CA1147813A - Dispositif de controle de bon fonctionnement d'un equipement electronique - Google Patents
Dispositif de controle de bon fonctionnement d'un equipement electroniqueInfo
- Publication number
- CA1147813A CA1147813A CA000355949A CA355949A CA1147813A CA 1147813 A CA1147813 A CA 1147813A CA 000355949 A CA000355949 A CA 000355949A CA 355949 A CA355949 A CA 355949A CA 1147813 A CA1147813 A CA 1147813A
- Authority
- CA
- Canada
- Prior art keywords
- address
- fault
- circuits
- circuit
- transformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Abstract
L'invention se réfère à un dispositif de contrôle de bon fonctionnement d'un équipement électronique, dont les différents circuits à contrôler disposent de bornes de signalisation de fautes. Selon l'invention, un appareil de simulation d'une faute comporte un compteur cyclique d'adresses, dont le nombre d'états dépasse le nombre de circuits à contrôler et qui commute la borne binaire d'un circuit vers sont état de faute, lorsqu'il affiche l'adresse de ce circuit. Si par contre, il affiche une adresse n'appartenant pas à un circuit, aucun des circuits ne devrait réagir, et on s'assure ainsi du bon fonctionnement de l'appareil de simulation lui-même. Application aux équipements électroniques analogiques ou numériques de haute sécurité de fonctionnement, en particulier aux bases de temps redondantes.
Description
~ J ~
Dis~ositif de contrôle de bon fonctionnement d'un équipemant electroniq~_ L'invention sa réf~re à un dispositif de contrôle de bon ~onction-nement d'un équipement électronique avec n circuits à contrôler, chaque circuit ayant une borne qul, dan~ l'un de ses états signale une faute de ce circuit, le dispositif comportant des moyen3 de regrou-pement de fautes, qui ~ont commandés par lesdites bornes et des moyens de simulation de fautes, qui, en opération de 3imulation, mettent cycliquement lesdites borneq en état de faute.
L'lnvention se réfère à un équipement électronique tel que les bases de temps d'un ordinateur ou d'un central de commutation numérique, qui doivent fonctionner avec une sécurité accrue. ~ ces fins, on rend souvent de tels équipements redondants, et on fournit comme signal de sortie le signal majoritaire des dif~érentes unités identiques. En outre, il faut contrôler de façon permanente ou répétée le bon fonctionnement des différentes unités, pour que des unités en panne ne rédui~ent pas trop le degré de redondance.
~ ces fins, il est connu d'associar des moyens de détection de fautes aux différents circuit3 dont est constitué l'équipement électronique à contrôler. Ces moyen3 de détection de fautes sont par cxemple constitués par des comparateurs logiques, qui comparent dans une structure redondante la sortie d'un circuit avec le signal majoritaire associé. ~s qu'il y a une divergence, ces moyens signalent la faute avec ou sans indication du lieu de cette faute (localisation).
Pour le contrôle de ces moyens de détection de fautes, il ~aut pouvoir simuler une ~aute. Il faut donc créer volontairement une faute et analy3er la répon e des moyens de détection et de regFoupement de fautes.
Un dispositif réalisant la 3imulation ~imultanée de3 n fautes ne contrôle que partiellement l'ensemble des moyens de détection 3o et de regroupement de fautas.
L'invention a pour but de perfectionner un tel dispositif de contrôle, dispositif dans lequel les moyens de simulation sont également vérifiés lors du contrôle de bon fonctionnement de l'équipement.
L'idée de base de l'invention est d'aYsocier une adresse à chaque circuit et de prévoir plus d'adre33es qu'il y a de circuits à désigner.
~.or3qu'une adres~e associée à un circuit est activée, les moyens 3~
de détection, et par consequen-t les moyens de regroupement, devraient signaler une faute, aloxs que dans le cas con-traire, c'est-à-dire, sl l'adresse associée à un circuit non exis-tan-t est activée, ces moyens de dé-tection ne devraient pas réagir.
Plus particulièrement, la présente invention propose un dispositif de controle de bon fonctionnement d'un équi-pement électronique, avec n circuits à contrôler. Chaque circuit délivre sur une borne de signalisation de fau-te un signal prenant l'une des valeurs 0 ou 1, qui dans l'un de ses etats, signale une faute de ce ci~cuit. Ce dispositif compor-te des moyens de regroupement de fautes commandés par les sigrlaux/ et des moyens de simulation de fautes, qui en operation de simulation, mettent cycliquement les signaux en état de faute. ~e dispositif est caractérisé
par le fait que les moyens de simulation d'une faute com-portent d'une part un compteur cyclique d'adresses modulo N ~ n, et des décodeurs d'adresses, commandant l'état des différents signaux de Eaçon qu'un signal commute vers son état de faute, lorsque le compteur affiche l'adresse du circuit délivrant ledit signal, et d'autre part une table de décodage, qui reçoit les adresses afichées par le compteur, et qui. dis-tingue entre les adresses dites réelles identifiant l'un des n circuits, et les autres adresses, dites non réelles, une sortie binaire de cette table étant comparée à la sortie d'une porte de regroupement qui recoit les signaux d'états de faute de tous les circuits à controler.
A~antageusement, l'adresse émise par un compteur, est transformée deux fois avant application aux décodeurs d'adresses,une transformation étant l'inverse de l'autre.
Pour cela, on fait usage de la présence d'adresses non réelles pour découvrir des fautes de transmission de l'adresse entre les moyens de simulation, c'est-à-dire entre le compteur cyclique d'adresses et les circuits.
~7~3~3 Avanta~eusement, La deu~ième trans~ormation a lieu près des circuits à con.trôler, la f~nc-tion de transfor-mation étant la meme pour -tout un ~roupe de circuits, qui sont reunis en pratique sur une carte commune, S alors qu'il y a des fonctions de transformation dif~eren-tes d'une carte à l'autre.
L1invention sera décrite ci.-après plus en détail a l'aide d'un exemple de réalisatïon et d'un dessin unique, qui représente schématiquement un dispositif selon l'in~en-tion.
~ Cet exemple de realisation concerne une base de temps redondante a securite accrue) telle qu'elle fait par exemple l'objet du brevet français 2 ~9~ ~5~. Mais il est bien entendu, que l'invention est genéralement applicabl.e à tout équipement électronique pour~u de moyens de détec-tion et de regroupement de fautes.
Sur la figure, on n'a montré schematiquement que les élements du dispositif de contrale, alors que l'equipement ~ controler proprement dit n'est pas represente.
Dans une base de temps, on controle par e~emple les criteres suivants:
l- Valeur des tensions d'alimentation: on compare une telle tension dans un comparateur avec un seuil, et on constate une faute lorsque la`tension d'alimentation fran-chit ce seuil. En cas de simulation, il suffit de modifier la valeur de la tension de.seuil pour declencher une faute.
Dis~ositif de contrôle de bon fonctionnement d'un équipemant electroniq~_ L'invention sa réf~re à un dispositif de contrôle de bon ~onction-nement d'un équipement électronique avec n circuits à contrôler, chaque circuit ayant une borne qul, dan~ l'un de ses états signale une faute de ce circuit, le dispositif comportant des moyen3 de regrou-pement de fautes, qui ~ont commandés par lesdites bornes et des moyens de simulation de fautes, qui, en opération de 3imulation, mettent cycliquement lesdites borneq en état de faute.
L'lnvention se réfère à un équipement électronique tel que les bases de temps d'un ordinateur ou d'un central de commutation numérique, qui doivent fonctionner avec une sécurité accrue. ~ ces fins, on rend souvent de tels équipements redondants, et on fournit comme signal de sortie le signal majoritaire des dif~érentes unités identiques. En outre, il faut contrôler de façon permanente ou répétée le bon fonctionnement des différentes unités, pour que des unités en panne ne rédui~ent pas trop le degré de redondance.
~ ces fins, il est connu d'associar des moyens de détection de fautes aux différents circuit3 dont est constitué l'équipement électronique à contrôler. Ces moyen3 de détection de fautes sont par cxemple constitués par des comparateurs logiques, qui comparent dans une structure redondante la sortie d'un circuit avec le signal majoritaire associé. ~s qu'il y a une divergence, ces moyens signalent la faute avec ou sans indication du lieu de cette faute (localisation).
Pour le contrôle de ces moyens de détection de fautes, il ~aut pouvoir simuler une ~aute. Il faut donc créer volontairement une faute et analy3er la répon e des moyens de détection et de regFoupement de fautes.
Un dispositif réalisant la 3imulation ~imultanée de3 n fautes ne contrôle que partiellement l'ensemble des moyens de détection 3o et de regroupement de fautas.
L'invention a pour but de perfectionner un tel dispositif de contrôle, dispositif dans lequel les moyens de simulation sont également vérifiés lors du contrôle de bon fonctionnement de l'équipement.
L'idée de base de l'invention est d'aYsocier une adresse à chaque circuit et de prévoir plus d'adre33es qu'il y a de circuits à désigner.
~.or3qu'une adres~e associée à un circuit est activée, les moyens 3~
de détection, et par consequen-t les moyens de regroupement, devraient signaler une faute, aloxs que dans le cas con-traire, c'est-à-dire, sl l'adresse associée à un circuit non exis-tan-t est activée, ces moyens de dé-tection ne devraient pas réagir.
Plus particulièrement, la présente invention propose un dispositif de controle de bon fonctionnement d'un équi-pement électronique, avec n circuits à contrôler. Chaque circuit délivre sur une borne de signalisation de fau-te un signal prenant l'une des valeurs 0 ou 1, qui dans l'un de ses etats, signale une faute de ce ci~cuit. Ce dispositif compor-te des moyens de regroupement de fautes commandés par les sigrlaux/ et des moyens de simulation de fautes, qui en operation de simulation, mettent cycliquement les signaux en état de faute. ~e dispositif est caractérisé
par le fait que les moyens de simulation d'une faute com-portent d'une part un compteur cyclique d'adresses modulo N ~ n, et des décodeurs d'adresses, commandant l'état des différents signaux de Eaçon qu'un signal commute vers son état de faute, lorsque le compteur affiche l'adresse du circuit délivrant ledit signal, et d'autre part une table de décodage, qui reçoit les adresses afichées par le compteur, et qui. dis-tingue entre les adresses dites réelles identifiant l'un des n circuits, et les autres adresses, dites non réelles, une sortie binaire de cette table étant comparée à la sortie d'une porte de regroupement qui recoit les signaux d'états de faute de tous les circuits à controler.
A~antageusement, l'adresse émise par un compteur, est transformée deux fois avant application aux décodeurs d'adresses,une transformation étant l'inverse de l'autre.
Pour cela, on fait usage de la présence d'adresses non réelles pour découvrir des fautes de transmission de l'adresse entre les moyens de simulation, c'est-à-dire entre le compteur cyclique d'adresses et les circuits.
~7~3~3 Avanta~eusement, La deu~ième trans~ormation a lieu près des circuits à con.trôler, la f~nc-tion de transfor-mation étant la meme pour -tout un ~roupe de circuits, qui sont reunis en pratique sur une carte commune, S alors qu'il y a des fonctions de transformation dif~eren-tes d'une carte à l'autre.
L1invention sera décrite ci.-après plus en détail a l'aide d'un exemple de réalisatïon et d'un dessin unique, qui représente schématiquement un dispositif selon l'in~en-tion.
~ Cet exemple de realisation concerne une base de temps redondante a securite accrue) telle qu'elle fait par exemple l'objet du brevet français 2 ~9~ ~5~. Mais il est bien entendu, que l'invention est genéralement applicabl.e à tout équipement électronique pour~u de moyens de détec-tion et de regroupement de fautes.
Sur la figure, on n'a montré schematiquement que les élements du dispositif de contrale, alors que l'equipement ~ controler proprement dit n'est pas represente.
Dans une base de temps, on controle par e~emple les criteres suivants:
l- Valeur des tensions d'alimentation: on compare une telle tension dans un comparateur avec un seuil, et on constate une faute lorsque la`tension d'alimentation fran-chit ce seuil. En cas de simulation, il suffit de modifier la valeur de la tension de.seuil pour declencher une faute.
2- Valeur de la fré~uence d'un oscillateur, on associe a la frequence de l'oscillateur une tension et on compare cette dexniere avec un seuil~ En cas de simulation, on modifie ce seuil. On peut- ~ -~ ~~---~~~- `- ``` `-~ - ~`
__ . _. _ .. _ . _ .. . ._ : _ .. .. . . . .. . . ._._ _ ._ . . ... . . .. . . .
... . ... . ..
3gl3 mame comparer la ~réquence de cette horloge à plusieurs seuilq, pour qavoir ~i la ~réquence de l'~orloge diverge peu ou beaucoup de 3a ~requence nominaLe. On peut ain~i distinguer entre une ~auta grave nscesqitant une intervention immédiate ou des fautes non grave~ pouvant être corrigées à l'occasion.
__ . _. _ .. _ . _ .. . ._ : _ .. .. . . . .. . . ._._ _ ._ . . ... . . .. . . .
... . ... . ..
3gl3 mame comparer la ~réquence de cette horloge à plusieurs seuilq, pour qavoir ~i la ~réquence de l'~orloge diverge peu ou beaucoup de 3a ~requence nominaLe. On peut ain~i distinguer entre une ~auta grave nscesqitant une intervention immédiate ou des fautes non grave~ pouvant être corrigées à l'occasion.
3 - Non-coincidence de circuitq redondants : Si plusieurs circuits, qui devraient travailler identiquement ne le font plu9, on observe cela en comp rant dans une porte OU exclusif le signal logique de sortie d'un circuit avec le signal majoritaire. Pour la slm~Lation, il su~fit d'inver~er l'un des deux ~ignaux.
Sur la figure, on a fait état de deux types de circuit de détection de fautes ;
Un premier circuit de détection de ~autes 22 correspond à l'un des types de circuits ; il permet la détection des non coincidences entre la sortie d'un circuit et le signaL majoritaire associé ; un deuxième circuit de détection de rautes 23 correspond à un autre typs de circuits, et permet la comparaison d'une tension à un seuil : ce type de circuit est donc utili~é pour contrôler soit la valeur d'une tension d~alimen~
tation qoit la valeur de la fréquence d'un oscillateur.
zO Dan~ le premier circuit de détect:Lon de fautes 22 on voit deux borne~ 1 et 2, dont l'une 2 reçoit la valeur logique majoritaire de plusieurs circuit~ redondar,tq et L'autre l reçoit la valeur corres-pondante de l'un de ces circuits. Ces deux borne~ sont reliées à
une porte OU exolusiP 3, qui délivre un signal logique de valeur zéro, lor~qu'il y a coincidence, c'e~t-à-dire lorsqu'il y a absence de ~aute. ~ntre la borne 1 et la porte OU exclusi~ 3, on a inséré
une porte ET 4 qui permet de bloquer la valeur majoritaire, par exemple, et de simuler air~i une ~aute.
~`es qu'une faute apparait, ~oit une vraie faute, c'est-à-dire 3o une non-coincidence entre le~ signaux aux bornes 1 et 2, qoit une ~aute ~imulée par blocage de la porte ET 4, on observe un changement dlétat binaire qur une borne de sortie 24 de la porte OU exclusl~ 3.
Ce changement d'état conduit à llactivation d'un moyen de regroupement tel que 18 et d'un moyen de locali~ation de fautes 25, qui comporte par exemple un voyant, ou qui con3titue avec d'autres moyen~ de loca-lisation tel~ que 25' un tableau central dlag~ichage. ~insi, un ~'7~3 opérateur peut locall~er rapidement une carte défaillante. Ces moyens de localisation peuvent distinguer entre les fautes néce3sitant une intervention urgente et agissant sur un moyen d'alarme, et les autres fautes.
Un autre type de ~aute est représenté au cen-tre de la ~igure par le deuxième circuit de détection de ~autes 23. Ici, on voit un comparateur 5 à deux entrées 6 et 7, dont l' une 6 reçoit une ten3ion à contrôler et l'autre 7 un seuil. L'entrée 7 e~t reliée à la sortie d'un sélecteur 29, relié à deux tersions de seuil U1 et U2; le sélecteur e9t commandé par un slgnal sur une entrée de commande 8 reliée à
une sortie d' un décodeur 16' : le sélecteur 29 est de tout type connu;
ce sélecteur est notamment celui commerciali~é SOU9 le numéro 4066 B
par les sociétés RCA, MOTORQLA etc.. Le signal appliqué sur l'entrée de commande 8 permet de modifier la tension de 3euil présente 15 sur l' entrée 7 et d'imposer à une borne de sortie 24' un niveau qui est représentatif d' une faute. Ln fonctionnement normal, ce comparateur délivre un signal logique zéro lorsque le niveau à contrôler est inférieur au seuil critique.
Les ~noyens de simulation qui ~ont plus spécifiquement représentés 20 9ur la figure comportent un enqemble centrali3é et des éléments spéci-fiques des circuits à contrôler, qui ~ont situés sur la même carte que le circuit en question.
ûans l'ensemble centralisé, il y a en particulier un compteur cyclique 9, divisé en deux moitiés 10 el; 11 de six bits chacun. On 25 distingue les bits de poids f aible, qui sont disporibles dans la partie ~0 du compteur, et les bits de poid~ fort, qui clont disponibles dan~ la partie 11.
Les six bits de poid~ faible sont appliqués d' une part à une porte OU exclusif 12 et d'autre part à une table de décodage 13 à
30 sortie 14 unique.
Les cirouits à contrôler sont associées à une porte OU exclusif 15 et à un décodeur 16. Ce décodeur comporte au moin3 une sortie 17, qui est spéci~ique d' un circuit à contraler. Lor que le compteur 9 affiche l'adresse qu'on a attribuée à un circuit donné, la sortie 17 35 du decodeur 16 correspondant est activée et bloque à travers un inverseur 28 la porte ET 4, ce qui simule une faute dans le circuit concerné. Cette faute est signalée à travers une porte de regroupement 18, qui regroupe tous les signaux de faute à une porte OU exclusif 19, dont l'autre entrée est rellée à la sortie 14 de la table de décodage 13.
Chaque décodeur tel que 16 peut comporter plusieur~ sortieq correspondant à de~ adresses dirPérentes et correspondant à plusieurs circuits à contrôler.
Les décodeurs tel~ que 16 ne reçoivent que la partle de l'adresse correspondant aux bit3 de poids faible du compteur 9, alors que l'autre partie de l'adresse est exploitée sous forme décodée. A ce~ fins, les 9iX bits de poids Port du compteur 9 sont appliqué~ à un démulti-plexeur 20, qul a autant de sorties qu'il y a de cartes avec des circuits à contrôler. Les sorties du démultiplexeur sont activées alternativement et sont reliées aux entrées de validation telles que 21 des décodeurs tels que 16. Ainsi, lor3 de la simultation, à un instant précis, un seul des déoodeurs est activé et transmet sur l'une de ses sortie~ telles que 17, un sign 1 mettant le circuit correspondant en état de ~aute.
Lor3 de l'opération de simulation, le compteur 9 ccmpte cycli-quement et introduit donc des fautes dans tous les circuits de déteotion de Pautes 22 d'une oarte, puia dans les circuits de détection de faute~ 23 de la carte 3uivante et airsi de 3uite.
; La table de décodage 13 reçoit les bits de poids faible du compteur 9 et délivre sur 3a 30rtie unique 14 un signal logique, lorsque 1'une des seize combinaisons du tableau ci-aprè3 est aPfichée par la partie 10 du compteur 9. Ce 30nt les combinaisons qui corre~
pondent a des adre ses des circuits réels à contrôler ~ur chaque carte das circuit~ de détection de fautes 22 ou 23, alor~ que le~ 48 autres combinaisons ne correspondant pas à un circuit réel gont consi-dérées comme de~ adresseg non-reelles. On di~tingue donc entre deux ~ortes de vérification lors de la simulation, la première concernant le bon fonctionnement des circuits de détection et de regroupement et la deuxième concernant le bon fonctionnement de la cha;ne de simulation.
Si une adresse réelle est a~fichée dans le compteur 9, par exemple l'adresse activant correcte~ent la sortie 17 du décodeur 16, le circuit correspondant est mis en faute par la porte ET 4 , et envQie à travers la porte de regroupement 18 un signal vers la porte OU exclusif 19.
.
Au même temps, la table de décodage 13 con3tate que le compteur 9 a~fiche dans sa partie de poids faible une adreqse réelle (l'une des combinai~ons du tableau) et 12 porte 19 répond par un signal logique æéro. Il en est de meme lor~que ce compteur 9 a~lche une adre~se non réelle, c'est~à-dire une adre~se dont la partie de poids ~aible affiche l'une des 48 combinai30ns n'existant pas dans le tableau.
~an~ ce cas, on a donc ni une activation de la sortie 14 de la table 13, ni une activation de la porte 18.
TABLEA~
Circult No
Sur la figure, on a fait état de deux types de circuit de détection de fautes ;
Un premier circuit de détection de ~autes 22 correspond à l'un des types de circuits ; il permet la détection des non coincidences entre la sortie d'un circuit et le signaL majoritaire associé ; un deuxième circuit de détection de rautes 23 correspond à un autre typs de circuits, et permet la comparaison d'une tension à un seuil : ce type de circuit est donc utili~é pour contrôler soit la valeur d'une tension d~alimen~
tation qoit la valeur de la fréquence d'un oscillateur.
zO Dan~ le premier circuit de détect:Lon de fautes 22 on voit deux borne~ 1 et 2, dont l'une 2 reçoit la valeur logique majoritaire de plusieurs circuit~ redondar,tq et L'autre l reçoit la valeur corres-pondante de l'un de ces circuits. Ces deux borne~ sont reliées à
une porte OU exolusiP 3, qui délivre un signal logique de valeur zéro, lor~qu'il y a coincidence, c'e~t-à-dire lorsqu'il y a absence de ~aute. ~ntre la borne 1 et la porte OU exclusi~ 3, on a inséré
une porte ET 4 qui permet de bloquer la valeur majoritaire, par exemple, et de simuler air~i une ~aute.
~`es qu'une faute apparait, ~oit une vraie faute, c'est-à-dire 3o une non-coincidence entre le~ signaux aux bornes 1 et 2, qoit une ~aute ~imulée par blocage de la porte ET 4, on observe un changement dlétat binaire qur une borne de sortie 24 de la porte OU exclusl~ 3.
Ce changement d'état conduit à llactivation d'un moyen de regroupement tel que 18 et d'un moyen de locali~ation de fautes 25, qui comporte par exemple un voyant, ou qui con3titue avec d'autres moyen~ de loca-lisation tel~ que 25' un tableau central dlag~ichage. ~insi, un ~'7~3 opérateur peut locall~er rapidement une carte défaillante. Ces moyens de localisation peuvent distinguer entre les fautes néce3sitant une intervention urgente et agissant sur un moyen d'alarme, et les autres fautes.
Un autre type de ~aute est représenté au cen-tre de la ~igure par le deuxième circuit de détection de ~autes 23. Ici, on voit un comparateur 5 à deux entrées 6 et 7, dont l' une 6 reçoit une ten3ion à contrôler et l'autre 7 un seuil. L'entrée 7 e~t reliée à la sortie d'un sélecteur 29, relié à deux tersions de seuil U1 et U2; le sélecteur e9t commandé par un slgnal sur une entrée de commande 8 reliée à
une sortie d' un décodeur 16' : le sélecteur 29 est de tout type connu;
ce sélecteur est notamment celui commerciali~é SOU9 le numéro 4066 B
par les sociétés RCA, MOTORQLA etc.. Le signal appliqué sur l'entrée de commande 8 permet de modifier la tension de 3euil présente 15 sur l' entrée 7 et d'imposer à une borne de sortie 24' un niveau qui est représentatif d' une faute. Ln fonctionnement normal, ce comparateur délivre un signal logique zéro lorsque le niveau à contrôler est inférieur au seuil critique.
Les ~noyens de simulation qui ~ont plus spécifiquement représentés 20 9ur la figure comportent un enqemble centrali3é et des éléments spéci-fiques des circuits à contrôler, qui ~ont situés sur la même carte que le circuit en question.
ûans l'ensemble centralisé, il y a en particulier un compteur cyclique 9, divisé en deux moitiés 10 el; 11 de six bits chacun. On 25 distingue les bits de poids f aible, qui sont disporibles dans la partie ~0 du compteur, et les bits de poid~ fort, qui clont disponibles dan~ la partie 11.
Les six bits de poid~ faible sont appliqués d' une part à une porte OU exclusif 12 et d'autre part à une table de décodage 13 à
30 sortie 14 unique.
Les cirouits à contrôler sont associées à une porte OU exclusif 15 et à un décodeur 16. Ce décodeur comporte au moin3 une sortie 17, qui est spéci~ique d' un circuit à contraler. Lor que le compteur 9 affiche l'adresse qu'on a attribuée à un circuit donné, la sortie 17 35 du decodeur 16 correspondant est activée et bloque à travers un inverseur 28 la porte ET 4, ce qui simule une faute dans le circuit concerné. Cette faute est signalée à travers une porte de regroupement 18, qui regroupe tous les signaux de faute à une porte OU exclusif 19, dont l'autre entrée est rellée à la sortie 14 de la table de décodage 13.
Chaque décodeur tel que 16 peut comporter plusieur~ sortieq correspondant à de~ adresses dirPérentes et correspondant à plusieurs circuits à contrôler.
Les décodeurs tel~ que 16 ne reçoivent que la partle de l'adresse correspondant aux bit3 de poids faible du compteur 9, alors que l'autre partie de l'adresse est exploitée sous forme décodée. A ce~ fins, les 9iX bits de poids Port du compteur 9 sont appliqué~ à un démulti-plexeur 20, qul a autant de sorties qu'il y a de cartes avec des circuits à contrôler. Les sorties du démultiplexeur sont activées alternativement et sont reliées aux entrées de validation telles que 21 des décodeurs tels que 16. Ainsi, lor3 de la simultation, à un instant précis, un seul des déoodeurs est activé et transmet sur l'une de ses sortie~ telles que 17, un sign 1 mettant le circuit correspondant en état de ~aute.
Lor3 de l'opération de simulation, le compteur 9 ccmpte cycli-quement et introduit donc des fautes dans tous les circuits de déteotion de Pautes 22 d'une oarte, puia dans les circuits de détection de faute~ 23 de la carte 3uivante et airsi de 3uite.
; La table de décodage 13 reçoit les bits de poids faible du compteur 9 et délivre sur 3a 30rtie unique 14 un signal logique, lorsque 1'une des seize combinaisons du tableau ci-aprè3 est aPfichée par la partie 10 du compteur 9. Ce 30nt les combinaisons qui corre~
pondent a des adre ses des circuits réels à contrôler ~ur chaque carte das circuit~ de détection de fautes 22 ou 23, alor~ que le~ 48 autres combinaisons ne correspondant pas à un circuit réel gont consi-dérées comme de~ adresseg non-reelles. On di~tingue donc entre deux ~ortes de vérification lors de la simulation, la première concernant le bon fonctionnement des circuits de détection et de regroupement et la deuxième concernant le bon fonctionnement de la cha;ne de simulation.
Si une adresse réelle est a~fichée dans le compteur 9, par exemple l'adresse activant correcte~ent la sortie 17 du décodeur 16, le circuit correspondant est mis en faute par la porte ET 4 , et envQie à travers la porte de regroupement 18 un signal vers la porte OU exclusif 19.
.
Au même temps, la table de décodage 13 con3tate que le compteur 9 a~fiche dans sa partie de poids faible une adreqse réelle (l'une des combinai~ons du tableau) et 12 porte 19 répond par un signal logique æéro. Il en est de meme lor~que ce compteur 9 a~lche une adre~se non réelle, c'est~à-dire une adre~se dont la partie de poids ~aible affiche l'une des 48 combinai30ns n'existant pas dans le tableau.
~an~ ce cas, on a donc ni une activation de la sortie 14 de la table 13, ni une activation de la porte 18.
TABLEA~
Circult No
4 0 0 1 1 0 20 10 1 0 ~ 1 0 16 1 1 1~ 1 1 0 Si, par contre, les moyens de détection, de regroupement ou de simulation sont défectueux, il y aura antl-coincidence entre les deux entrées de la porte 19 et dé~activation de la sortie du point mémoire 30 ; on arrêtera automatiquement le cycle de comptage du compteur 9 pour analyser la ~aute, an bloquant une porte ET 26 à
l'entrée horloge ~ du compteur.
S'il n'y avait pas de risque d'une erreur des moyens de simulation et on pourrait réduire les adresses à celles a3soclées à un circuit réel et se passer de la double transformation d'adresse dans les moyens 1? et 15. Au lieu de transmettre les six bits de poids ~aible de l'adresse, on envoie une comparaison de ces bits avec les six ~ bits de poids fort de cette même adres3e. La comparaison est obtenue par six portes OU exclusif, qui ont été symbolisées sur la figure par une seule porte OU exclusif 12.
La transformation inverse a lieu sur chaque carte dans six autres portes OU exclusif 15 recevant dtune part l'adresse trans~ormée de 9iX bits et d'autre part l'adresse de la carte concernée, c'est-à-dire les informatlons affichées dan3 la partie 11 du compteur 9 ` lorsque cette carte est 3électionnée. Ces informations étant spéci-- 20 ~iques de la carte, elles sont cablées dans le dispositi~ 27. Comme il ressort de lt~lgébre binairet on retrouve l'adresse d'origine en sortie de la porte OU exclusif 15.
Du fait que la loi de transformation différe d'une carte à
l'autre (le cortenu de la partie 11 du compteur 9 étant different), une erreur introduite par la transmi3sion de l'adresse vers les cartes ou par la validation dRs décodeurs tel que 16 produit sur chaque carte une adres3e erronée différente. ~ès qu'une de ces adresses appartient aux 4~ adresses ron réelles, alors que l'adresse correcte appartient aux adresses réelles ou inversement, cette erreur de trans-3o mi~sion devient apparente.
Ltinvention permet dono d'accroître la sécurité de fonctionnementd'un tel dispositif de co~trole, car elle assure non seulement le contrôle des moyen~ de détection et de regroupement, mai3 également la vérification de la chalne de simulation elle-même.
~"~"f~
Enfin, l'invention n'est pas limitée au contrôle de bon fonction-nement d'une ~ase de temps redondante, mais elle est applicable généralement ~ tou3 les équipements électroniques, soit analogiques, soit numériques, qui ~ont munis de plusieurs circuits de détection et de regroupement de fautes.
l'entrée horloge ~ du compteur.
S'il n'y avait pas de risque d'une erreur des moyens de simulation et on pourrait réduire les adresses à celles a3soclées à un circuit réel et se passer de la double transformation d'adresse dans les moyens 1? et 15. Au lieu de transmettre les six bits de poids ~aible de l'adresse, on envoie une comparaison de ces bits avec les six ~ bits de poids fort de cette même adres3e. La comparaison est obtenue par six portes OU exclusif, qui ont été symbolisées sur la figure par une seule porte OU exclusif 12.
La transformation inverse a lieu sur chaque carte dans six autres portes OU exclusif 15 recevant dtune part l'adresse trans~ormée de 9iX bits et d'autre part l'adresse de la carte concernée, c'est-à-dire les informatlons affichées dan3 la partie 11 du compteur 9 ` lorsque cette carte est 3électionnée. Ces informations étant spéci-- 20 ~iques de la carte, elles sont cablées dans le dispositi~ 27. Comme il ressort de lt~lgébre binairet on retrouve l'adresse d'origine en sortie de la porte OU exclusif 15.
Du fait que la loi de transformation différe d'une carte à
l'autre (le cortenu de la partie 11 du compteur 9 étant different), une erreur introduite par la transmi3sion de l'adresse vers les cartes ou par la validation dRs décodeurs tel que 16 produit sur chaque carte une adres3e erronée différente. ~ès qu'une de ces adresses appartient aux 4~ adresses ron réelles, alors que l'adresse correcte appartient aux adresses réelles ou inversement, cette erreur de trans-3o mi~sion devient apparente.
Ltinvention permet dono d'accroître la sécurité de fonctionnementd'un tel dispositif de co~trole, car elle assure non seulement le contrôle des moyen~ de détection et de regroupement, mai3 également la vérification de la chalne de simulation elle-même.
~"~"f~
Enfin, l'invention n'est pas limitée au contrôle de bon fonction-nement d'une ~ase de temps redondante, mais elle est applicable généralement ~ tou3 les équipements électroniques, soit analogiques, soit numériques, qui ~ont munis de plusieurs circuits de détection et de regroupement de fautes.
Claims (4)
1. Dispositif de contrôle de bon fonctionnement d'un équipement électronique, avec n circuits à contrôler, chaque circuit délivrant sur une borne de signalisation de faute un signal prenant l'une des valeurs 0 ou 1, qui dans l'un de ses états, signale une faute de ce circuit, le dispo-sitif comportant des moyens de regroupement de fautes commandés par lesdits signaux, et des moyens de simulation de fautes, qui en opération de simulation, mettent cycli-quement lesdits signaux en état de faute, caractérise par le fait que les moyens de simulation d'une faute comportent d'une part un compteur cyclique d'adresses modulo N > n, et des décodeurs d'adresses, commandant l'état des dif-férents signaux de façon qu'un signal commute vers son état de faute, lorsque le compteur affiche l'adresse du circuit délivrant ledit signal, et d'autre part une table de décodage, qui reçoit les adresses affichées par ledit compteur, et qui distingue entre les adresses dites réel-les identifiant l'un des n circuits, et les autres adresses, dites non réelles, une sortie binaire de cette table étant comparée à la sortie d'une porte de regroupe-ment qui reçoit les signaux d'états de faute de tous les circuits à contrôler.
2. Dispositif selon la revendication 1, caractérisé
par le fait que l'adresse émise par le compteur est trans-formée deux fois avant application aux décodeurs d'adresses, une transformation étant l'inverse de l'autre.
par le fait que l'adresse émise par le compteur est trans-formée deux fois avant application aux décodeurs d'adresses, une transformation étant l'inverse de l'autre.
3. Dispositif selon la revendication 2, caractérisé
par le fait que la loi de transformation change d'un groupe de circuits à l'autre,
par le fait que la loi de transformation change d'un groupe de circuits à l'autre,
4. Dispositif selon la revendication 3, caractérisé
par le fait que le moyen de transformation d'adresse com-porte pour la première transformation des portes logiques OU exclusif recevant d'une part la moitié de poids supérieur de l'adresse et d'autre part la moitié de poids inférieur de l'adresse, et délivrant la moitié de poids inférieur de l'adresse transformée, et que le moyen de transformation d'adresse comporte, pour la seconde transformation, des portes logiques OU exclusif par groupes de circuits, ces portes recevant d'un côté un code caractéristique de ce groupe et d'un autre côté la partie transformée de l'adresse.
par le fait que le moyen de transformation d'adresse com-porte pour la première transformation des portes logiques OU exclusif recevant d'une part la moitié de poids supérieur de l'adresse et d'autre part la moitié de poids inférieur de l'adresse, et délivrant la moitié de poids inférieur de l'adresse transformée, et que le moyen de transformation d'adresse comporte, pour la seconde transformation, des portes logiques OU exclusif par groupes de circuits, ces portes recevant d'un côté un code caractéristique de ce groupe et d'un autre côté la partie transformée de l'adresse.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918030A FR2461261A1 (fr) | 1979-07-11 | 1979-07-11 | Dispositif de controle de bon fonctionnement d'un equipement electronique |
| FR7918030 | 1979-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA1147813A true CA1147813A (fr) | 1983-06-07 |
Family
ID=9227773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA000355949A Expired CA1147813A (fr) | 1979-07-11 | 1980-07-10 | Dispositif de controle de bon fonctionnement d'un equipement electronique |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4283720A (fr) |
| EP (1) | EP0022965B1 (fr) |
| JP (1) | JPS5657152A (fr) |
| CA (1) | CA1147813A (fr) |
| DE (1) | DE3062615D1 (fr) |
| FI (1) | FI70088C (fr) |
| FR (1) | FR2461261A1 (fr) |
| IE (1) | IE50004B1 (fr) |
| MX (1) | MX148231A (fr) |
| PL (1) | PL131895B1 (fr) |
| RO (1) | RO80911A (fr) |
| ZA (1) | ZA804154B (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117698A (ja) * | 1982-12-25 | 1984-07-07 | 株式会社 サタケ | 色彩選別機の故障診断装置 |
| US4528458A (en) * | 1984-01-06 | 1985-07-09 | Ncr Corporation | Self-diagnostic redundant modular power supply |
| US4535598A (en) * | 1984-05-14 | 1985-08-20 | Carrier Corporation | Method and control system for verifying sensor operation in a refrigeration system |
| US5193177A (en) * | 1988-11-26 | 1993-03-09 | Motorola, Inc. | Fault indicating microcomputer interface units |
| GB9121540D0 (en) * | 1991-10-10 | 1991-11-27 | Smiths Industries Plc | Computing systems and methods |
| US5446451A (en) * | 1993-06-08 | 1995-08-29 | Servo Corporation Of America | On board hot bearing detector system with fault detection |
| US6064312A (en) * | 1998-07-31 | 2000-05-16 | Hewlett-Packard Company | Method and apparatus for automatic verification of measurement probe functionality and compensation |
| DE60204333T2 (de) * | 2001-09-20 | 2006-01-26 | Honeywell Inc. | Telefonsteuerung im einem flugdeck |
| JP4255366B2 (ja) * | 2003-11-28 | 2009-04-15 | 富士通株式会社 | ネットワーク監視プログラム、ネットワーク監視方法、およびネットワーク監視装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3257546A (en) * | 1963-12-23 | 1966-06-21 | Ibm | Computer check test |
| US3638191A (en) * | 1968-01-08 | 1972-01-25 | Weltronic Co | Production monitoring system |
| US3858181A (en) * | 1973-10-17 | 1974-12-31 | Martin Marietta Corp | Monitoring system |
| JPS5127242A (en) * | 1974-08-30 | 1976-03-06 | Komatsu Mfg Co Ltd | Kensetsusharyo no jidoanzenkeihosochi |
-
1979
- 1979-07-11 FR FR7918030A patent/FR2461261A1/fr active Granted
-
1980
- 1980-06-24 US US06/162,472 patent/US4283720A/en not_active Expired - Lifetime
- 1980-06-25 PL PL1980225206A patent/PL131895B1/pl unknown
- 1980-07-04 EP EP80103812A patent/EP0022965B1/fr not_active Expired
- 1980-07-04 DE DE8080103812T patent/DE3062615D1/de not_active Expired
- 1980-07-07 FI FI802176A patent/FI70088C/fi not_active IP Right Cessation
- 1980-07-10 MX MX183189A patent/MX148231A/es unknown
- 1980-07-10 RO RO80101658A patent/RO80911A/fr unknown
- 1980-07-10 IE IE1432/80A patent/IE50004B1/en not_active IP Right Cessation
- 1980-07-10 CA CA000355949A patent/CA1147813A/fr not_active Expired
- 1980-07-10 ZA ZA00804154A patent/ZA804154B/xx unknown
- 1980-07-11 JP JP9556380A patent/JPS5657152A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2461261B1 (fr) | 1981-07-17 |
| PL225206A1 (fr) | 1981-04-10 |
| US4283720A (en) | 1981-08-11 |
| MX148231A (es) | 1983-03-28 |
| FI70088C (fi) | 1986-09-12 |
| FI802176A (fi) | 1981-01-12 |
| EP0022965B1 (fr) | 1983-04-06 |
| IE50004B1 (en) | 1986-01-22 |
| DE3062615D1 (en) | 1983-05-11 |
| FR2461261A1 (fr) | 1981-01-30 |
| RO80911A (fr) | 1983-02-01 |
| JPS5657152A (en) | 1981-05-19 |
| JPS6321931B2 (fr) | 1988-05-10 |
| EP0022965A1 (fr) | 1981-01-28 |
| IE801432L (en) | 1981-01-11 |
| ZA804154B (en) | 1981-07-29 |
| PL131895B1 (en) | 1985-01-31 |
| FI70088B (fi) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4138599A (en) | Modular communication system having self-identifying modules | |
| CA1147813A (fr) | Dispositif de controle de bon fonctionnement d'un equipement electronique | |
| BE897586A (fr) | Circuit parallele de controle de redondance cyclique | |
| KR920005172A (ko) | 테스트 모드 진입을 위한 클럭된 호출 코드를 가지는 반도체 메모리 | |
| US4901003A (en) | Telecommunications wiring test apparatus and method including two color display indicating correct wiring | |
| KR900019188A (ko) | 시험 방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 | |
| EP0166838A1 (fr) | Procédé et dispositif pour détecter une configuration de bits particulière dans un train de bits en série | |
| US4121054A (en) | Regenerative line access module | |
| KR920001834A (ko) | 플립-플롭회로 | |
| KR970055599A (ko) | 전송 데이타 정형 장치 | |
| CA1151754A (fr) | Dispositif de raccordement de multiplex dans un central de commutation temporelle | |
| DE1762639C3 (de) | Prüfeinrichtung zur Prüfung eines Verbindungsnetzwerkes | |
| EP0140155A3 (fr) | Dispositif de contrôle pour la détection de fautes dans des circuits redondants, en particulier dans des processeurs de commande d'un système de commutation téléphonique | |
| FR2537821A1 (fr) | Circuit d'observation de circuits telephoniques sur la base de mesures d'activite | |
| JPS5731058A (en) | Fault diagnostic system of digital circuit | |
| KR0181113B1 (ko) | 중계선 시험을 위한 톤 검출방법 | |
| KR890008737Y1 (ko) | 다심 케이블 검사 장치 | |
| SU1018062A1 (ru) | Устройство дл контрол монтажных схем | |
| KR960003244A (ko) | 전전자 교환기의 가입자 형상정보 점검 방법 | |
| DK116996A (da) | Fremgangsmåde og system til sikring af, at moduler, som forbindes til et elektronisk apparat, er af en bestemt type, samt m | |
| KR920007390A (ko) | 모뎀내의 각 기능별 불량 검사방법 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| KR940013033A (ko) | 키폰시스템의 자체고장 자동진단 장치 | |
| KR950022543A (ko) | 디지탈 키폰 시스템의 전용선 방식 선택 회로 | |
| JPS5894093A (ja) | 火災警報試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MKEX | Expiry |