CN100334564C - 具有内部行高速缓存的内存集线器及访问方法 - Google Patents

具有内部行高速缓存的内存集线器及访问方法 Download PDF

Info

Publication number
CN100334564C
CN100334564C CNB038237903A CN03823790A CN100334564C CN 100334564 C CN100334564 C CN 100334564C CN B038237903 A CNB038237903 A CN B038237903A CN 03823790 A CN03823790 A CN 03823790A CN 100334564 C CN100334564 C CN 100334564C
Authority
CN
China
Prior art keywords
memory
memory device
coupled
data
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038237903A
Other languages
English (en)
Other versions
CN1688980A (zh
Inventor
约瑟夫·M·杰德洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1688980A publication Critical patent/CN1688980A/zh
Application granted granted Critical
Publication of CN100334564C publication Critical patent/CN100334564C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch

Abstract

一种计算机系统，包括耦合到多个内存模块的一个控制器，每一个内存模块包括一个内存集线器和多个内存设备。内存集线器包括一个当从内存设备读取数据时存储数据的行高速缓存。当控制器不访问内存模块时，内存模块中的一个序列发生器生成从一行存储单元读取数据的请求。响应该生成的读取请求而读取的数据也存储在行高速缓存中。因此，在所访问的行中的读取数据可以存储在行高速缓存中，即使以前没有响应来自控制器的内存请求从内存设备读取该数据。

Description

具有内部行高速缓存的内存集线器及访问方法
技术领域
本发明涉及计算机系统，更具体地讲，本发明涉及一种具有把多个内存设备耦合到处理器或其它内存访问设备的内存集线器的计算机系统。
发明背景
计算机系统使用诸如动态随机访问存储器(“DRAM”)设备这样的内存设备存储由处理器所访问的指令与数据。通常把这些内存设备用作计算机系统中的系统存储器。在一个典型的计算机系统中，处理器通过处理器总线和内存控制器与系统存储器进行通信。处理器发布一个内存请求，该内存请求包括诸如读取命令这样的内存命令，以及指出将从其读取数据或指令的位置的地址。内存控制器使用命令与地址生成适当的命令信号，以及将施加于系统存储器的行与列地址。响应该命令与地址，在系统存储器和处理器之间传送数据。通常，内存控制器为系统控制器的一部分，而且内存控制器还包括用于把处理器总线耦合到诸如PCI总线这样的外部总线的总线桥电路。
尽管内存设备的操作速度正在不断增加，然而这一增加不能与处理器的操作速度的增加保持同步。把处理器耦合到内存设备的内存控制器的操作速度增加得更为缓慢。内存控制器和内存设备的相对慢的速度，限制了处理器和内存设备之间的数据带宽。
除了处理器和内存设备之间受限的带宽外，计算机系统的性能还受到延迟问题的限制，该延迟问题增加了从系统存储器设备读取数据所需的时间。更具体地讲，当把内存设备读取命令耦合到系统存储器设备时，例如耦合到同步DRAM(“SDRAM”)设备时，仅在多个时钟周期的延迟之后才能够从SDRAM输出读取数据。因此，尽管SDRAM设备能够同时以高数据率输出突发数据，但最初提供数据过程中的延迟可能会明显减慢使用这样的SDRAM设备的计算机系统的运行速度。
缓解内存延迟问题一种方案是，使用多个通过内存集线器耦合到处理器的内存设备。在内存集线器体系结构中，把系统控制器或内存控制器耦合到多个内存模块，每个内存模块包括一个耦合到多个内存设备的内存集线器。内存集线器有效地在控制器和内存设备之间路由内存请求和响应。使用这一体系结构的计算机系统可以具有较高的带宽，因为处理器可以在另一个内存设备响应先前的内存访问的同时，访问一个内存设备。例如，处理器可以把写入数据输出到系统中的内存设备之一，同时系统中的另一个内存设备正准备把读取数据提供给处理器。尽管使用内存集线器的计算机系统可以提供较优的性能，但出于多种原因，它们常常不能以最佳速度操作。例如，即使内存集线器可以向计算机系统提供较大的内存带宽，但它们仍会遭遇以上所描述的类型的延迟问题。更具体地讲，尽管处理器可以与一个内存设备进行通信，而同时另一个内存设备正准备传送数据，但有时在可使用来自另一个内存设备的数据之前，必须从一个内存设备接收数据。在这一情况下，在可以使用从另一个内存设备所接收的数据之前，必须从一个存储器设备接收数据，延迟问题继续减慢这样的计算机系统的操作速度。
已用于减小内存设备中延迟的一种技术是高速缓存，高速缓存保存最近从系统内存中访问的数据。高速缓存通常以静态随机访问存储器(“SRAM”)的形式出现，与通常用作系统存储器的动态随机访问存储器(“DRAM”)相比，SRAM具有较短的访问时间。另外，与DRAM系统存储器通过系统控制器等耦合到处理器不同，SRAM高速缓存通常直接耦合到处理器。由于高速缓存较快的速度以及高速缓存与处理器更为靠近，所以使用高速缓存可大大减小内存读取操作的延迟。
尽管传统的高速缓存已经减少了传统计算机系统中的内存访问延迟，但尚未以在使用内存集线器的计算机系统中提供最佳性能的方式，来使用高速缓存。特别是，与典型的内存集线器系统存储器的大得多的容量相比，典型的高速缓存的有限的存储容量使高速缓存不受重视，因为高速缓存的命中率偏低。这一问题由于难于将数据传送给高速缓存而加剧，该难于将数据传送给高速缓存可能成为随后内存请求的问题。更具体地讲，难以通过内存控制器从所有的内存模块把随后需要的数据耦合到处理器，并且然后从处理器耦合到高速缓存。另外，在使用内存集线器和通过处理器总线耦合于处理器的高速缓存的计算机系统中，维持高速缓存的一致性也可能是困难的，并且其可能要求大量的硬件资源维持高速缓存的一致性。而且，维持高速缓存的一致性所需的时间，可能会把存储器的性能减慢到这样的程度：可能损失使用高速缓存的性能优势。
因此，需要一种计算机体系结构，其提供内存集线器体系结构的优点，并且最小化了这样的系统中所共有的这种延迟问题，从而提供了一种具有较高带宽和低延迟的内存设备。
发明概述
把多个内存模块耦合于计算机系统中的控制器。每一个内存模块包括多个内存设备和一个内存集线器。内存集线器包括一个耦合于控制器的链路接口和一个耦合于内存设备的内存设备接口。链路接口从控制器接收用于访问至少一个该内存设备中的一行存储单元的多个内存请求。链路接口把该多个内存请求传送到内存设备接口，然后内存设备接口把该多个内存请求耦合到该多个内存设备，用于访问至少一个该内存设备中的一行存储单元。接下来，内存设备接口从该多个内存设备接收对至少一些该内存请求进行响应的读取数据。每一个内存集线器还包括耦合到内存设备接口的行高速缓存，用于接收和存储响应至少一个该内存请求的读取数据。包括在内存集线器中的序列发生器耦合到链路接口、内存设备接口以及行高速缓存。序列发生器生成内存请求，并且把该内存请求耦合到内存设备接口，以从响应从链路接口到内存设备接口所传送的内存请求而访问的一行存储单元中的存储单元读取数据。将来自响应所生成的内存请求而访问的行存储单元中的存储单元的读取数据也存储在行高速缓存中。较佳的做法是，当不从控制器接收内存请求时，序列发生器生成内存请求。
附图简述
图1是根据本发明的一个实例的计算机系统的结构图，在该计算机系统中，内存集线器包括在多个内存模块的每一个中。
图2是用于图1的计算机系统中的内存集线器的结构图。
发明详述
图1中描述了根据本发明的一个实例的计算机系统100。计算机系统100包括处理器104，用于执行各种计算功能，例如运行那些执行具体计算或任务的具体的软件。处理器104包括处理器总线106，处理器总线106通常包括地址总线、控制总线以及数据总线。通常把处理器总线106耦合到高速缓存108，如以上所提到的，高速缓存108通常为静态随机访问存储器(“SRAM”)。最后，把处理器总线106耦合于系统控制器110，有时也把系统控制器110称为“北桥芯片”或“内存控制器”。
系统控制器110充当各种其它部件通向处理器104的通信路径。更具体地讲，系统控制器110包括图形端口，通常把该图形端口耦合于图形控制器112，而图形控制器112耦合于视频终端114。还把系统控制器110耦合于一或多个输入设备118，例如键盘或鼠标器，以允许操作员与计算机系统100相接。通常，计算机系统100还包括一或多个诸如打印机这样的输出设备120，通过系统控制器110把输出设备120耦合于处理器104。通常，还通过系统控制器110把一或多个数据存储设备124耦合于处理器104，以允许处理器104向内部或外部存储媒介(未示出)存储数据或者从内部或外部存储媒介检索数据。典型的存储设备124的例子包括硬和软盘、盒式磁带、光盘只读存储器(CD-ROM)。
系统控制器110耦合到多个内存模块130a、b、...n，它们用作计算机系统100的系统存储器。较佳的做法是，通过高速链路134把内存模块130耦合于系统控制器110，高速链路134可以为光或电通信路径，或某一其它类型的通信路径。在高速链路134实现为光通信路径的情况下，例如，光通信路径可以呈现为一或多条光纤的形式。在这样的情况下，系统控制器110和内存模块将包括耦合于光通信路径的光输入/输出端口或独立的输入和输出端口。内存模块130示出为以多点配置的方式耦合于系统控制器110，在该多点配置的方式中，把单一的高速链路134耦合于所有内存模块130。然而，应该认识到，也可以使用其它的拓扑结构，例如点到点耦合配置，其中使用独立的高速链路(未示出)把每一内存模块130耦合于系统控制器110。也可以使用切换拓扑结构，其中通过交换器(未示出)有选择地把系统控制器110耦合于每一内存模块130。本领域技术人员将会明显意识到，也可以使用其它拓扑。
每一个内存模块130均包括内存集线器140，该内存集线器140用于控制对6个内存设备148的访问，在图2中举例说明的例子中，这6个内存设备为同步动态随机访问存储器(“SDRAM”)设备。然而，也可以使用更少或更多数目的内存设备148，当然，也可以使用除SDRAM设备之外的内存设备。通过总线系统150，内存集线器140耦合到系统存储器设备148的每一个，通常，总线系统150包括控制总线、地址总线以及数据总线。
图2中示出了图1的内存集线器140的一个实例。内存集线器140包括耦合到高速链路134的链路接口152。链路接口152的特性将依赖于高速链路134的特征。例如，在使用光通信路径实现高速链路134的情况下，链路接口152将包括光输入/输出端口，并且把通过光通信路径耦合的光信号转换成电信号。在任何情况下，较佳的做法是令链路接口152包括缓冲器，例如先进先出缓冲器154，用于当通过高速链路134接收内存请求时，接收和存储该内存请求。把内存请求存储在缓冲器154中，直至可由内存集线器对它们进行处理。
当内存集线器140能够处理内存请求时，把存储在缓冲器154中的内存请求之一传送到内存序列发生器160。内存序列发生器160把内存请求从输出于系统控制器110的格式转换成具有可以由内存设备148所使用的格式的内存请求。这些重新格式化的请求信号通常包括内存命令信号，这些内存命令信号从包括在由内存集线器140接收的内存请求中的内存命令获得；以及行和列地址信号，行和列地址信号从包括在由内存集线器140接收的内存请求中的地址获得。在内存请求是写入内存请求的情况下，重新格式化的请求信号通常包括写入数据信号，写入数据信号从包括在由内存集线器140接收的内存请求中的写入数据获得。例如，在内存设备148为传统的DRAM设备的情况下，内存序列发生器160将输出行地址信号、行地址选通(“RAS”)信号、激活高写/激活低读信号(“W/R*”)、列地址信号以及列地址选通(“CAS”)信号。较佳的做法是，把重新格式化的内存请求按内存设备148将使用它们的顺序从序列发生器160输出。
内存序列发生器160把重新格式化的内存请求施加到内存设备接口166。内存设备接口166的特性也将依赖于内存设备148的特征。在任何情况下，较佳的做法是令内存设备接口166包括缓冲器，例如FIFO缓冲器168，用于当从链路接口152接收内存请求时，接收和存储一或多个内存请求。把内存请求存储在缓冲器168中，直至可以由内存设备148对它们进行处理。然而，在内存设备接口166存储内存请求的情况下，内存设备接口166可以对该内存请求重新进行排序，以便能够按某种其它顺序把它们施加到内存设备。例如，可以按这样一种方式把内存请求存储在接口166中：使对诸如读取请求这样的一种请求的处理先于诸如写入请求这样的其它类型的请求。
以上把内存请求描述为由内存集线器140以一种格式进行接收，该格式不同于把内存请求施加到内存设备148的格式。然而，系统控制器110也可以把来自处理器104的内存请求(图1)重新格式化为一种可以由内存设备148进行使用的格式。在这样的情况下，序列发生器160不需要重新格式化内存请求。取而代之，序列发生器160可以按内存设备148使用所需的顺序，简单地调度重新格式化的内存请求信号。然后，把一或多个内存请求的内存请求信号传送到内存设备接口166，从而能够把它们随后施加到内存设备148。
如以上所解释的，使用内存集线器的缺点之一在于，增大了它们有时可以引发的延迟。同样如以上所解释的，作为减少内存读取延迟的传统的方案，处理器104中或耦合到处理器总线106的高速缓存(图1)不十分适合于使用内存集线器的内存系统。图2中所示的内存集线器140实例，通过把行高速缓存170包括在每一内存集线器140中，提供了相当低的内存读取延迟。在设计上，行高速缓存170类似于包括数据存储器(未示出)、标记存储器(未示出)以及传统地址比较逻辑(未示出)的传统高速缓存系统。行高速缓存1 70存储包括在模块140中的一或多个内存设备148的以前被寻址的一或多行存储单元中的数据。高速缓存170从链路接口152接收形成内存请求的一部分的地址，把这些地址与所高速缓存的地址加以比较。在地址匹配的情况下，即表明内存请求所索取的数据存储在行高速缓存170中，高速缓存170输出所请求的数据以及指示高速缓存命中的“ROW HIT”信号。把ROW HIT信号施加到多路复用器176，以使来自高速缓存170的数据耦合到链路接口152。在行高速缓存未命中的情况下，多路复用器176把来自内存设备接口166的数据耦合到链路接口152。也把ROW HIT信号施加到内存序列发生器160，以便在行命中的情况下，序列发生器不把内存请求耦合到内存设备接口166，因为行高速缓存170已经提供内存请求所调用的数据。
尽管行高速缓存170可以存储仅来自一行中先前被访问的各列的数据，但较佳的做法是，当内存集线器不忙于响应来自系统控制器110的内存请求时，高速缓存170从所高速缓存的行中的多个或全部列中预取数据。更具体地讲，内存序列发生器160包括传统的电路，以追踪所访问的行的哪些列已经将数据传送到行高速缓存170并存储在其中。当序列发生器160不忙于向来自链路接口152的内存请求提供服务时，序列发生器160生成施加到内存设备接口166的内存请求，以使存储在被寻址的行的其余各列中的数据传送到行高速缓存170。因此，由于内存访问通常为相同行中的一系列内存位置，所以行高速缓存170很可能存有在随后的内存请求中将被取出的数据。
内存集线器140可以使用各种程序，处理指向存储器设备148之一中的一新行存储单元的随后的内存请求。例如，如果行高速缓存170能够存储来自一行以上的数据，则序列发生器160可以简单地使存储在随后被访问的行中的数据传送到行高速缓存170。如果行高速缓存170能够存储仅来自单个行的存储单元的数据，或行高速缓存170已经达到了其存储容量，则可以简单地把存储在新近被访问的行的存储单元中的数据覆盖在先前所存储的数据上。
尽管图2中未加以描述，也未在以上加以讨论，但较佳的做法是令内存集线器140包括用于维持使用传统高速缓存技术的高速缓存的一致性的电路。例如，在向一个位置写入的内存请求之后跟随从同一位置读取的内存请求的情况下，集线器140可以使用“写通(write throough)”操作模式或“写回”操作模式。
从以上的描述可以看出，尽管此处已说明性地描述了本发明的具体的实施例，然而在不背离本发明的构思与范围的情况下，可以对本发明进行多方面的修改。因此，本发明仅受所附权利要求的限制。

Claims (45)

1.一种内存模块，包括：
多个内存设备；以及
一个内存集线器，包括一个链路接口、一个耦合到该多个内存设备的内存设备接口、一个耦合到该内存设备接口的行高速缓存和一个序列发生器，其中：
该链路接口接收用于对至少一个该内存设备中的一行存储单元进行访问的多个内存请求；
该内存设备接口用于把多个内存请求耦合到该多个内存设备，以对至少一个该内存设备中的一行存储单元进行访问，并且接收对至少一些该内存请求进行响应的读取数据，耦合到该多个内存设备的至少一些内存请求是对从该链路接口传送到该内存设备接口的多个内存请求的响应；
该行高速缓存用于接收和存储来自一行存储单元的读取数据，该一行存储单元响应从该内存设备接口耦合到所述至少一个内存设备的至少一个内存请求被访问；以及
该序列发生器耦合到该链路接口、该内存设备接口以及该行高速缓存，该序列发生器用于生成内存请求，并且把该内存请求耦合到该内存设备接口，以从所访问的行存储单元中的多个存储单元读取数据，将从所访问的行存储单元中的多个存储单元所读取的读取数据存储在该行高速缓存中。
2.根据权利要求1所述的内存模块，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
3.根据权利要求1所述的内存模块，其中所述链路接口包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述内存设备接口。
4.根据权利要求3所述的内存模块，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
5.根据权利要求1所述的内存模块，其中所述链路接口包括一个光输入/输出端口。
6.根据权利要求1所述的内存模块，其中所述内存设备包括动态随机访问存储器设备。
7.根据权利要求1所述的内存模块，其中所述序列发生器用于输出包括在从所述链路接口接收的每一读取内存请求中的地址，而且其中所述行高速缓存用于从所述序列发生器接收该地址，以判断内存请求所调用的数据是否存储在所述行高速缓存中，如果内存请求所调用的数据存储在所述行高速缓存中，则所述行高速缓存输出该读取数据，并生成命中信号，如果内存请求所调用的数据未存储在所述行高速缓存中，则生成行未命中信号。
8.根据权利要求7所述的内存模块，还包括一个多路复用器，该多路复用器具有耦合到所述行高速缓存和耦合到所述内存设备接口的数据输入端、耦合到所述链路接口的数据输出端、以及耦合用以从所述行高速缓存接收所述行高速缓存命中和行高速缓存未命中信号的控制输入端，该多路复用器响应所述行高速缓存未命中信号，耦合来自所述内存设备接口的读取数据，以及响应所述行高速缓存命中信号，耦合来自所述行高速缓存的读取数据。
9.根据权利要求1所述的内存模块，其中所述序列发生器用于仅当未把内存请求从所述链路接口传送到所述内存设备接口时，生成内存请求并把该内存请求耦合到所述内存设备接口，以从所访问的行存储单元中的存储单元读取数据。
10.一种内存模块，包括：
多个内存设备；以及
一个内存集线器，包括一个链路接口、一个耦合到该多个内存设备的内存设备接口、一个序列发生器、一个耦合到该内存设备接口的行高速缓存和一个多路复用器，其中：
该链路接口接收用于对至少一个该内存设备中的一行存储单元进行访问的内存请求；
该内存设备接口用于把多个内存请求耦合到该多个内存设备，以对至少一个该内存设备中的一行存储单元进行访问，并且接收对至少一些该内存请求进行响应的读取数据，耦合到该多个内存设备的至少一些内存请求是对从该链路接口传送到该内存设备接口的多个内存请求的响应；
该序列发生器耦合到该链路接口、该内存设备接口以及行高速缓存，该序列发生器用于输出包括在从该链路接口接收的每一读取内存请求中的地址；
该行高速缓存用于接收和存储来自一行存储单元的读取数据，该一行存储单元响应从该内存设备接口耦合到该至少一个内存设备的一个内存请求被访问，该行高速缓存还可用于从该序列发生器接收地址，以判断该内存请求所调用的数据是否存储在该行高速缓存中，如果该内存请求所调用的数据存储在该行高速缓存中，则该行高速缓存输出读取数据，并生成命中信号，如果该内存请求所调用的数据未存储在该行高速缓存中，则生成行未命中信号；以及
该多路复用器具有耦合到该行高速缓存和耦合到该内存设备接口的数据输入端、耦合到该链路接口的数据输出端、以及耦合用以从该行高速缓存接收该行高速缓存命中和行高速缓存未命中信号的控制输入端，该多路复用器响应该行高速缓存未命中信号耦合来自该内存设备接口的读取数据，以及响应该行高速缓存命中信号耦合来自该行高速缓存的读取数据。
11.根据权利要求10所述的内存模块，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
12.根据权利要求10所述的内存模块，其中所述链路接口包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述内存设备接口。
13.根据权利要求12所述的内存模块，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
14.根据权利要求10所述的内存模块，其中所述链路接口包括一个光输入/输出端口。
15.根据权利要求10所述的内存模块，其中所述内存设备包括动态随机访问存储器设备。
16.一种内存集线器，包括：
一个链路接口，接收多个内存请求，至少一些该内存请求包括行地址；
一个内存设备接口，用于输出多个内存请求以及接收对至少一些该内存请求进行响应的读取数据，由该内存设备接口输出的至少一些内存请求是对从该链路接口传送到该内存设备接口的多个内存请求的响应；
一个耦合到该内存设备接口的行高速缓存，用于接收和存储响应从该内存设备接口输出的至少一个内存请求而从该内存设备接口接收的读取数据；以及
一个序列发生器，耦合到该链路接口、该内存设备接口以及该行高速缓存，该序列发生器用于生成内存请求，并且把该内存请求耦合到该内存设备接口，以读取与响应从该链路接口传送到该内存设备接口的内存请求的、由该内存设备接口接收的读取数据相关联的数据，将响应来自该序列发生器的内存请求所读取接收的读取数据存储在该行高速缓存中。
17.根据权利要求16所述的内存集线器，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序进行输出。
18.根据权利要求16所述的内存集线器，其中所述链路接口包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述内存设备接口。
19.根据权利要求18所述的内存集线器，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序进行输出。
20.根据权利要求16所述的内存集线器，其中所述链路接口包括一个光输入/输出端口。
21.根据权利要求16所述的内存集线器，其中所述序列发生器用于输出包括在从所述链路接口接收的每一读取内存请求中的地址，以及其中所述行高速缓存用于从所述序列发生器接收地址，以判断由内存请求所调用的数据是否存储在所述行高速缓存中，如果由内存请求所调用的数据存储在所述行高速缓存中，则所述行高速缓存输出该读取数据，并生成命中信号，如果由内存请求所调用的数据未存储在所述行高速缓存中，则生成行未命中信号。
22.根据权利要求21所述的内存集线器，还包括多路复用器，该多路复用器具有耦合到所述行高速缓存和耦合到所述内存设备接口的数据输入端、耦合到所述链路接口的数据输出端、以及耦合用以从所述行高速缓存接收所述行高速缓存命中和行高速缓存未命中信号的控制输入端，该多路复用器响应所述行高速缓存未命中信号，耦合来自所述内存设备接口的读取数据，以及响应所述行高速缓存命中信号，耦合来自所述行高速缓存的读取数据。
23.根据权利要求16所述的内存集线器，其中所述序列发生器用于仅当内存请求未从所述链路接口传送到所述内存设备接口时，生成内存请求并把该内存请求耦合到所述内存设备接口以读取数据。
24.一种计算机系统，包括：
一个中央处理器；
一个系统控制器，耦合到该中央处理器，该系统控制器具有一个输入端口和一个输出端口；
一个输入设备，通过该系统控制器耦合到该中央处理器；
一个输出设备，通过该系统控制器耦合到该中央处理器；
一个存储设备，通过该系统控制器耦合到该中央处理器；
多个内存模块，每一个内存模块包括：
多个内存设备；以及
一个内存集线器，包括一个链路接口、一个耦合到该多个内存设备的内存设备接口、一个耦合到该内存设备接口的行高速缓存、一个序列发生器和一个通信链路，其中：
该链路接口具有一个输入端口和一个输出端口，该链路接口通过该输入端口接收用于对至少一个该内存设备中的一行存储单元进行访问的多个内存请求，并且通过该输出端口输出响应该多个内存请求的数据；
该内存设备接口用于把多个内存请求耦合到该多个内存设备，以对至少一个该内存设备中的一行存储单元进行访问，并且接收对至少一些该内存请求进行响应的读取数据，耦合到该多个内存设备的至少一些内存请求是对从该链路接口传送到该内存设备接口的多个内存请求的响应；
该行高速缓存用于接收和存储来自一行存储单元的读取数据，该一行存储单元响应从该内存设备接口耦合到所述至少一个内存设备的至少一个内存请求被访问；以及
该序列发生器耦合到该链路接口、该内存设备接口以及该行高速缓存，该序列发生器用于生成内存请求，并且把该内存请求耦合到该内存设备接口，以从所访问的行存储单元中的多个存储单元读取数据，将从所访问的行存储单元中的多个存储单元所读取的读取数据存储在该行高速缓存中；以及
该通信链路把该系统控制器的输出端口耦合到每一个内存模块中的内存集线器的输入端口，并且把该系统控制器的输入端口耦合到每一个内存模块中的内存集线器的输出端口。
25.根据权利要求24所述的计算机系统，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
26.根据权利要求24所述的计算机系统，其中所述链路接口包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述内存设备接口。
27.根据权利要求26所述的计算机系统，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
28.根据权利要求24所述的计算机系统，其中所述内存设备包括动态随机访问存储器设备。
29.根据权利要求24所述的计算机系统，其中所述序列发生器用于输出包括在从所述链路接口接收的每一读取内存请求中的地址，而且其中所述行高速缓存用于从所述序列发生器接收该地址，以判断内存请求所调用的数据是否存储在所述行高速缓存中，如果内存请求所调用的数据存储在所述行高速缓存中，则所述行高速缓存输出该读取数据，并生成命中信号，如果内存请求所调用的数据未存储在所述行高速缓存中，则生成行未命中信号。
30.根据权利要求29所述的计算机系统，还包括一个多路复用器，该多路复用器具有耦合到所述行高速缓存和耦合到所述内存设备接口的数据输入端、耦合到所述链路接口的数据输出端、以及耦合用以从所述行高速缓存接收所述行高速缓存命中和行高速缓存未命中信号的控制输入端，该多路复用器响应所述行高速缓存未命中信号，耦合来自所述内存设备接口的读取数据，以及响应所述行高速缓存命中信号，耦合来自所述行高速缓存的读取数据。
31.根据权利要求24所述的计算机系统，其中所述序列发生器用于仅当未把内存请求从所述链路接口传送到所述内存设备接口时，生成内存请求并把该内存请求耦合到所述内存设备接口，以从所访问的行存储单元中的存储单元读取数据。
32.根据权利要求24所述的计算机系统，其中所述系统控制器的输入和输出端口包括一个耦合到所述通信链路的组合的输入/输出端口，而且其中每一内存集线器的输入和输出端口也包括一个耦合到所述通信链路的组合的输入/输出端口。
33.根据权利要求32所述的计算机系统，其中所述通信链路包括一个光通信链路，其中所述系统控制器的输入和输出端口包括一个耦合到该光通信链路的光输入/输出端口，而且其中每一内存集线器的输入和输出端口也包括一个各自的耦合到该光通信链路的光输入/输出端口。
34.一种计算机系统，包括：
一个中央处理器；
一个系统控制器，耦合到该中央处理器，该系统控制器具有一个输入端口和一个输出端口；
一个输入设备，通过该系统控制器耦合到该中央处理器；
一个输出设备，通过该系统控制器耦合到该中央处理器；
一个存储设备，通过该系统控制器耦合到该中央处理器；
多个内存模块，每一个内存模块包括：
多个内存设备；以及
一个内存集线器，包括一个链路接口、一个耦合到该多个内存设备的内存设备接口、一个序列发生器、一个耦合到该内存设备接口的行高速缓存、一个多路复用器和一个通信链路，其中：
该链路接口接收用于对至少一个该内存设备中的一行存储单元进行访问的多个内存请求；
该内存设备接口用于把多个内存请求耦合到该多个内存设备，以对至少一个该内存设备中的一行存储单元进行访问，并且接收对至少一些该内存请求进行响应的读取数据，耦合到该多个内存设备的至少一些内存请求是对从该链路接口传送到该内存设备接口的多个内存请求的响应；
该序列发生器耦合到该链路接口、该内存设备接口以及行高速缓存，该序列发生器用于输出包括在从该链路接口接收的每一读取内存请求中的地址；
该行高速缓存用于接收和存储来自一行存储单元的读取数据，该一行存储单元响应从该内存设备接口耦合到该至少一个内存设备的一个内存请求被访问，该行高速缓存还可用于从该序列发生器接收地址，以判断内存请求所调用的数据是否存储在该行高速缓存中，如果内存请求所调用的数据存储在该行高速缓存中，则该行高速缓存输出该读取数据，并生成命中信号，如果内存请求所调用的数据未存储在该行高速缓存中，则生成行未命中信号；以及
该多路复用器具有耦合到该行高速缓存和耦合到该内存设备接口的数据输入端、耦合到该链路接口的数据输出端、以及耦合用以从该行高速缓存接收该行高速缓存命中和行高速缓存未命中信号的控制输入端，该多路复用器响应该行高速缓存未命中信号耦合来自该内存设备接口的读取数据，以及响应该行高速缓存命中信号耦合来自该行高速缓存的读取数据。
该通信链路把该系统控制器的输出端口耦合到每一个内存模块中的内存集线器的输入端口，并且把该系统控制器的输入端口耦合到每一个内存模块中的内存集线器的输出端口。
35.根据权利要求34所述的计算机系统，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
36.根据权利要求34所述的计算机系统，其中所述链路接口包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述内存设备接口。
37.根据权利要求36所述的计算机系统，其中所述内存设备接口还包括一个先进先出缓冲器，该先进先出缓冲器用于接收和存储从所述链路接口和从所述序列发生器接收的内存请求，并且把该存储的内存请求按接收它们的顺序传送到所述至少一个内存设备。
38.根据权利要求34所述的计算机系统，其中所述链路接口包括一个光输入/输出端口。
39.根据权利要求34所述的计算机系统，其中所述内存设备包括动态随机访问存储器设备。
40.根据权利要求34所述的计算机系统，其中所述系统控制器的输入和输出端口包括一个耦合到所述通信链路的组合的输入/输出端口，而且其中每一内存集线器的输入和输出端口也包括一个耦合到所述通信链路的组合的输入/输出端口。
41.根据权利要求40所述的计算机系统，其中所述通信链路包括一个光通信链路，其中所述系统控制器的输入和输出端口包括一个耦合到该光通信链路的光输入/输出端口，而且其中每一内存集线器的输入和输出端口也包括一个各自的耦合到该光通信链路的光输入/输出端口。
42.一种使用耦合到多个内存模块的控制器读取在该多个内存模块的每一个中的数据的方法，该方法包括：
由该多个内存模块中第一内存模块从该控制器接收多个内存请求，至少一个该内存请求是访问多个内存设备中的至少一个内存设备的一行存储单元中的存储单元的请求，该多个内存设备包括在该第一内存模块中；
把该接收的多个内存请求耦合到该第一内存模块中的该至少一个内存设备；
响应对该至少一个内存设备的一行存储单元中的存储单元进行访问的请求，生成从所访问的行存储单元中的存储单元读取数据的请求，当来自该控制器的内存请求未耦合到该至少一个内存设备时，生成该请求；
把该生成的内存请求耦合到该至少一个内存设备；以及
在该第一内存模块中的高速缓存中存储响应该接收的若干内存请求和该生成的内存请求的读取数据。
43.根据权利要求42所述的方法，还包括响应来自所述控制器的从所述第一内存模块读取数据的内存请求：
判断所述读取数据是否存储在所述高速缓存中；
如果所述读取数据存储在所述高速缓存中，则把所述请求的读取数据从所述高速缓存传递到所述控制器中；
如果所述读取数据未存储在所述高速缓存中，则把所述请求的读取数据从所述至少一个内存设备传送到所述控制器。
44.根据权利要求42所述的方法，其中，由所述第一内存模块从所述控制器接收内存请求的动作，包括接收与所接收的内存请求相对应的光信号。
45.根据权利要求42所述的方法，其中包括在所述第一内存模块中的多个内存设备包括多个动态随机访问存储器设备。
CNB038237903A 2002-08-05 2003-08-01 具有内部行高速缓存的内存集线器及访问方法 Expired - Lifetime CN100334564C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/213,038 US7117316B2 (en) 2002-08-05 2002-08-05 Memory hub and access method having internal row caching
US10/213,038 2002-08-05

Publications (2)

Publication Number Publication Date
CN1688980A CN1688980A (zh) 2005-10-26
CN100334564C true CN100334564C (zh) 2007-08-29

Family

ID=31187850

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038237903A Expired - Lifetime CN100334564C (zh) 2002-08-05 2003-08-01 具有内部行高速缓存的内存集线器及访问方法

Country Status (8)

Country Link
US (2) US7117316B2 (zh)
EP (1) EP1546885B1 (zh)
JP (1) JP4517237B2 (zh)
KR (1) KR100950871B1 (zh)
CN (1) CN100334564C (zh)
AU (1) AU2003258015A1 (zh)
TW (1) TWI325110B (zh)
WO (1) WO2004013897A2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
KR101095025B1 (ko) * 2003-05-13 2011-12-20 어드밴스드 마이크로 디바이시즈, 인코포레이티드 직렬 메모리 상호접속부를 통해 복수의 메모리 모듈에결합된 호스트를 포함하는 시스템
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7107415B2 (en) * 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7133991B2 (en) * 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) * 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7213082B2 (en) 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7363419B2 (en) * 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7519788B2 (en) * 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
JP5388406B2 (ja) * 2006-06-20 2014-01-15 キヤノン株式会社 メモリシステム
US7949794B2 (en) 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
US7840748B2 (en) 2007-08-31 2010-11-23 International Business Machines Corporation Buffered memory module with multiple memory device data interface ports supporting double the memory capacity
US7865674B2 (en) 2007-08-31 2011-01-04 International Business Machines Corporation System for enhancing the memory bandwidth available through a memory module
US7899983B2 (en) * 2007-08-31 2011-03-01 International Business Machines Corporation Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module
US7818497B2 (en) 2007-08-31 2010-10-19 International Business Machines Corporation Buffered memory module supporting two independent memory channels
US8082482B2 (en) 2007-08-31 2011-12-20 International Business Machines Corporation System for performing error correction operations in a memory hub device of a memory module
US8086936B2 (en) 2007-08-31 2011-12-27 International Business Machines Corporation Performing error correction at a memory device level that is transparent to a memory channel
US7861014B2 (en) 2007-08-31 2010-12-28 International Business Machines Corporation System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel
US8019919B2 (en) 2007-09-05 2011-09-13 International Business Machines Corporation Method for enhancing the memory bandwidth available through a memory module
US20100293021A1 (en) * 2009-01-23 2010-11-18 Intranet Productivity Solutions, Ltd. Method and system for task tracking and allocation
US7925824B2 (en) 2008-01-24 2011-04-12 International Business Machines Corporation System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency
US7930469B2 (en) 2008-01-24 2011-04-19 International Business Machines Corporation System to provide memory system power reduction without reducing overall memory system performance
US7925825B2 (en) 2008-01-24 2011-04-12 International Business Machines Corporation System to support a full asynchronous interface within a memory hub device
US7925826B2 (en) 2008-01-24 2011-04-12 International Business Machines Corporation System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency
US8140936B2 (en) 2008-01-24 2012-03-20 International Business Machines Corporation System for a combined error correction code and cyclic redundancy check code for a memory channel
US7930470B2 (en) 2008-01-24 2011-04-19 International Business Machines Corporation System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller
US7770077B2 (en) * 2008-01-24 2010-08-03 International Business Machines Corporation Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem
US8122421B2 (en) * 2008-08-14 2012-02-21 Omnivision Technologies, Inc. System, and method, and computer readable medium for designing a scalable clustered storage integrated circuit for multi-media processing
CN104424102B (zh) * 2013-08-20 2017-10-10 华为技术有限公司 一种数据拷贝方法、设备和系统
US9141541B2 (en) 2013-09-20 2015-09-22 Advanced Micro Devices, Inc. Nested channel address interleaving
KR20190006314A (ko) * 2017-07-10 2019-01-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231443A (zh) * 1998-02-17 1999-10-13 国际商业机器公司 垂直高速缓冲的伪精确i－高速缓存的包括性
US6079008A (en) * 1998-04-03 2000-06-20 Patton Electronics Co. Multiple thread multiple data predictive coded parallel processing system and method
US6134643A (en) * 1997-11-26 2000-10-17 Intel Corporation Method and apparatus for cache line prediction and prefetching using a prefetch controller and buffer and access history
CN1347034A (zh) * 2000-09-25 2002-05-01 汤姆森许可贸易公司 数据内存管理系统和方法以及相关多处理器网络

Family Cites Families (322)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742253A (en) * 1971-03-15 1973-06-26 Burroughs Corp Three state logic device with applications
US4045781A (en) 1976-02-13 1977-08-30 Digital Equipment Corporation Memory module with selectable byte addressing for digital data processing system
US4245306A (en) * 1978-12-21 1981-01-13 Burroughs Corporation Selection of addressed processor in a multi-processor network
US4253146A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Module for coupling computer-processors
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network
US4240143A (en) 1978-12-22 1980-12-16 Burroughs Corporation Hierarchical multi-processor network for memory sharing
US4608702A (en) 1984-12-21 1986-08-26 Advanced Micro Devices, Inc. Method for digital clock recovery from Manchester-encoded signals
US4724520A (en) * 1985-07-01 1988-02-09 United Technologies Corporation Modular multiport data hub
US4707823A (en) 1986-07-21 1987-11-17 Chrysler Motors Corporation Fiber optic multiplexed data acquisition system
US4831520A (en) * 1987-02-24 1989-05-16 Digital Equipment Corporation Bus interface circuit for digital data processor
JPH064401Y2 (ja) 1987-05-20 1994-02-02 三洋電機株式会社 テ−プレコ−ダ−の録音再生切換回路
JPS63318652A (ja) * 1987-06-23 1988-12-27 Fujitsu Ltd バッファ制御方式
JPH07117863B2 (ja) * 1987-06-26 1995-12-18 株式会社日立製作所 オンラインシステムの再立上げ方式
JPS6484361A (en) 1987-07-30 1989-03-29 Araianto Computer Syst Corp Parallel processing computer with alterable preference of memory access
US4891808A (en) * 1987-12-24 1990-01-02 Coherent Communication Systems Corp. Self-synchronizing multiplexer
US5251303A (en) 1989-01-13 1993-10-05 International Business Machines Corporation System for DMA block data transfer based on linked control blocks
US5442770A (en) 1989-01-24 1995-08-15 Nec Electronics, Inc. Triple port cache memory
JPH02232890A (ja) 1989-03-06 1990-09-14 Hitachi Ltd 主記憶制御装置
US4953930A (en) 1989-03-15 1990-09-04 Ramtech, Inc. CPU socket supporting socket-to-socket optical communications
CA2011518C (en) * 1989-04-25 1993-04-20 Ronald N. Fortino Distributed cache dram chip and control method
JPH0628180B2 (ja) 1989-05-19 1994-04-13 日産自動車株式会社 コネクタハウジングの端子係止構造
JPH03156795A (ja) 1989-11-15 1991-07-04 Toshiba Micro Electron Kk 半導体メモリ回路装置
US5317752A (en) * 1989-12-22 1994-05-31 Tandem Computers Incorporated Fault-tolerant computer system with auto-restart after power-fall
US5327553A (en) * 1989-12-22 1994-07-05 Tandem Computers Incorporated Fault-tolerant computer system with /CONFIG filesystem
US5313590A (en) * 1990-01-05 1994-05-17 Maspar Computer Corporation System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer
JP2772103B2 (ja) 1990-03-28 1998-07-02 株式会社東芝 計算機システム立上げ方式
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5243703A (en) 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
GB2244157A (en) * 1990-05-15 1991-11-20 Sun Microsystems Inc Apparatus for row caching in random access memory
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5305389A (en) * 1991-08-30 1994-04-19 Digital Equipment Corporation Predictive cache system
US5461627A (en) 1991-12-24 1995-10-24 Rypinski; Chandos A. Access protocol for a common channel wireless network
JP2554816B2 (ja) 1992-02-20 1996-11-20 株式会社東芝 半導体記憶装置
US5355391A (en) 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
WO1993018463A1 (en) * 1992-03-06 1993-09-16 Rambus, Inc. Method and circuitry for minimizing clock-data skew in a bus system
JPH07506921A (ja) 1992-03-06 1995-07-27 ランバス・インコーポレーテッド コンピュータ・システムにおける主記憶装置のアクセス時間とキャッシュ・メモリのサイズを最小限にするためのキャッシュへの先取り
EP0632913B1 (en) 1992-03-25 2001-10-31 Sun Microsystems, Inc. Fiber optic memory coupling system
US5659713A (en) 1992-04-24 1997-08-19 Digital Equipment Corporation Memory stream buffer with variable-size prefetch depending on memory interleaving configuration
US5432907A (en) 1992-05-12 1995-07-11 Network Resources Corporation Network hub with integrated bridge
US5270964A (en) 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
GB2270780A (en) * 1992-09-21 1994-03-23 Ibm Scatter-gather in data processing systems.
JP3516963B2 (ja) 1993-03-12 2004-04-05 株式会社東芝 メモリアクセス制御装置
US5465343A (en) * 1993-04-30 1995-11-07 Quantum Corporation Shared memory array for data block and control program storage in disk drive
JPH0713945A (ja) 1993-06-16 1995-01-17 Nippon Sheet Glass Co Ltd 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
US5497494A (en) 1993-07-23 1996-03-05 International Business Machines Corporation Method for saving and restoring the state of a CPU executing code in protected mode
US5613075A (en) * 1993-11-12 1997-03-18 Intel Corporation Method and apparatus for providing deterministic read access to main memory in a computer system
US5729709A (en) * 1993-11-12 1998-03-17 Intel Corporation Memory controller with burst addressing circuit
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
US5566325A (en) 1994-06-30 1996-10-15 Digital Equipment Corporation Method and apparatus for adaptive memory access
US6175571B1 (en) * 1994-07-22 2001-01-16 Network Peripherals, Inc. Distributed memory switching hub
US5978567A (en) 1994-07-27 1999-11-02 Instant Video Technologies Inc. System for distribution of interactive multimedia and linear programs by enabling program webs which include control scripts to define presentation by client transceiver
US5740460A (en) 1994-07-29 1998-04-14 Discovision Associates Arrangement for processing packetized data
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
JPH08255107A (ja) 1994-11-29 1996-10-01 Toshiba Corp ディスプレイコントローラ
BR9509870A (pt) 1994-12-08 1997-11-25 Intel Corp Método e aparelho para permitir a um processador acessar um componente externo através de um barramento privado ou um barramento compartílhado
US6804760B2 (en) 1994-12-23 2004-10-12 Micron Technology, Inc. Method for determining a type of memory present in a system
JP3598139B2 (ja) 1994-12-28 2004-12-08 株式会社日立製作所 データ処理装置
US5715456A (en) * 1995-02-13 1998-02-03 International Business Machines Corporation Method and apparatus for booting a computer system without pre-installing an operating system
US5638534A (en) * 1995-03-31 1997-06-10 Samsung Electronics Co., Ltd. Memory controller which executes read and write commands out of order
US6128700A (en) * 1995-05-17 2000-10-03 Monolithic System Technology, Inc. System utilizing a DRAM array as a next level cache memory and method for operating same
DE69610548T2 (de) 1995-07-21 2001-06-07 Koninkl Philips Electronics Nv Multi-media-prozessorarchitektur mit hoher leistungsdichte
US5875352A (en) * 1995-11-03 1999-02-23 Sun Microsystems, Inc. Method and apparatus for multiple channel direct memory access control
US5796413A (en) 1995-12-06 1998-08-18 Compaq Computer Corporation Graphics controller utilizing video memory to provide macro command capability and enhanched command buffering
US5834956A (en) * 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5966724A (en) 1996-01-11 1999-10-12 Micron Technology, Inc. Synchronous memory device with dual page and burst mode operations
US7681005B1 (en) 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
JPH09198398A (ja) 1996-01-16 1997-07-31 Fujitsu Ltd パターン検索装置
US5710733A (en) * 1996-01-22 1998-01-20 Silicon Graphics, Inc. Processor-inclusive memory module
US5832250A (en) 1996-01-26 1998-11-03 Unisys Corporation Multi set cache structure having parity RAMs holding parity bits for tag data and for status data utilizing prediction circuitry that predicts and generates the needed parity bits
US5819304A (en) 1996-01-29 1998-10-06 Iowa State University Research Foundation, Inc. Random access memory assembly
US5659798A (en) 1996-02-02 1997-08-19 Blumrich; Matthias Augustin Method and system for initiating and loading DMA controller registers by using user-level programs
US5787304A (en) 1996-02-05 1998-07-28 International Business Machines Corporation Multipath I/O storage systems with multipath I/O request mechanisms
US5687325A (en) 1996-04-19 1997-11-11 Chang; Web Application specific field programmable gate array
US5818844A (en) 1996-06-06 1998-10-06 Advanced Micro Devices, Inc. Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets
US5875454A (en) * 1996-07-24 1999-02-23 International Business Machiness Corporation Compressed data cache storage system
JPH1049511A (ja) 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd １チップマイクロコンピュータ
JP4070255B2 (ja) 1996-08-13 2008-04-02 富士通株式会社 半導体集積回路
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
US5706224A (en) * 1996-10-10 1998-01-06 Quality Semiconductor, Inc. Content addressable memory and random access memory partition circuit
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US5887159A (en) * 1996-12-11 1999-03-23 Digital Equipment Corporation Dynamically determining instruction hint fields
EP0849685A3 (en) * 1996-12-19 2000-09-06 Texas Instruments Incorporated Communication bus system between processors and memory modules
US6216219B1 (en) * 1996-12-31 2001-04-10 Texas Instruments Incorporated Microprocessor circuits, systems, and methods implementing a load target buffer with entries relating to prefetch desirability
US6308248B1 (en) * 1996-12-31 2001-10-23 Compaq Computer Corporation Method and system for allocating memory space using mapping controller, page table and frame numbers
JPH10214223A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd 情報処理システム
US6553476B1 (en) * 1997-02-10 2003-04-22 Matsushita Electric Industrial Co., Ltd. Storage management based on predicted I/O execution times
JPH10228413A (ja) 1997-02-17 1998-08-25 Ge Yokogawa Medical Syst Ltd メモリアクセス制御方法および装置並びにメモリシステム
US6031241A (en) * 1997-03-11 2000-02-29 University Of Central Florida Capillary discharge extreme ultraviolet lamp source for EUV microlithography and other related applications
US5950229A (en) 1997-03-12 1999-09-07 Micron Electronics, Inc. System for accelerating memory bandwidth
TW387072B (en) 1997-04-04 2000-04-11 Ibm Low latency first data access in a data buffered smp memory controller
US6271582B1 (en) 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US5946712A (en) 1997-06-04 1999-08-31 Oak Technology, Inc. Apparatus and method for reading data from synchronous memory
US6092158A (en) * 1997-06-13 2000-07-18 Intel Corporation Method and apparatus for arbitrating between command streams
US6243769B1 (en) 1997-07-18 2001-06-05 Micron Technology, Inc. Dynamic buffer allocation for a computer system
US6073190A (en) * 1997-07-18 2000-06-06 Micron Electronics, Inc. System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair
US6760833B1 (en) 1997-08-01 2004-07-06 Micron Technology, Inc. Split embedded DRAM processor
US6105075A (en) 1997-08-05 2000-08-15 Adaptec, Inc. Scatter gather memory system for a hardware accelerated command interpreter engine
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6128703A (en) 1997-09-05 2000-10-03 Integrated Device Technology, Inc. Method and apparatus for memory prefetch operation of volatile non-coherent data
US6249802B1 (en) * 1997-09-19 2001-06-19 Silicon Graphics, Inc. Method, system, and computer program product for allocating physical memory in a distributed shared memory network
US6067594A (en) 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US6185676B1 (en) * 1997-09-30 2001-02-06 Intel Corporation Method and apparatus for performing early branch prediction in a microprocessor
US6223301B1 (en) * 1997-09-30 2001-04-24 Compaq Computer Corporation Fault tolerant memory
JPH11120120A (ja) * 1997-10-13 1999-04-30 Fujitsu Ltd カードバス用インターフェース回路及びそれを有するカードバス用ｐｃカード
US6122719A (en) * 1997-10-31 2000-09-19 Silicon Spice Method and apparatus for retiming in a network of multiple context processing elements
US5915123A (en) * 1997-10-31 1999-06-22 Silicon Spice Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements
US5889714A (en) * 1997-11-03 1999-03-30 Digital Equipment Corporation Adaptive precharge management for synchronous DRAM
US6049845A (en) 1997-11-05 2000-04-11 Unisys Corporation System and method for providing speculative arbitration for transferring data
US5987196A (en) 1997-11-06 1999-11-16 Micron Technology, Inc. Semiconductor structure having an optical signal path in a substrate and method for forming the same
US6098158A (en) 1997-12-18 2000-08-01 International Business Machines Corporation Software-enabled fast boot
US6212590B1 (en) * 1997-12-22 2001-04-03 Compaq Computer Corporation Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base
WO1999034294A1 (en) 1997-12-24 1999-07-08 Creative Technology Ltd. Optimal multi-channel memory controller system
US6111757A (en) 1998-01-16 2000-08-29 International Business Machines Corp. SIMM/DIMM memory module
US6023726A (en) * 1998-01-20 2000-02-08 Netscape Communications Corporation User configurable prefetch control system for enabling client to prefetch documents from a network server
GB2333896B (en) * 1998-01-31 2003-04-09 Mitel Semiconductor Ab Vertical cavity surface emitting laser
US6128706A (en) 1998-02-03 2000-10-03 Institute For The Development Of Emerging Architectures, L.L.C. Apparatus and method for a load bias--load with intent to semaphore
US7024518B2 (en) 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6186400B1 (en) * 1998-03-20 2001-02-13 Symbol Technologies, Inc. Bar code reader with an integrated scanning component module mountable on printed circuit board
US6038630A (en) * 1998-03-24 2000-03-14 International Business Machines Corporation Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses
US6006340A (en) 1998-03-27 1999-12-21 Phoenix Technologies Ltd. Communication interface between two finite state machines operating at different clock domains
US6247107B1 (en) * 1998-04-06 2001-06-12 Advanced Micro Devices, Inc. Chipset configured to perform data-directed prefetching
JPH11316617A (ja) 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体回路装置
KR100283243B1 (ko) 1998-05-11 2001-03-02 구자홍 운영체제의 부팅방법
US6167465A (en) 1998-05-20 2000-12-26 Aureal Semiconductor, Inc. System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection
SG75958A1 (en) 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6405280B1 (en) * 1998-06-05 2002-06-11 Micron Technology, Inc. Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence
US6134624A (en) * 1998-06-08 2000-10-17 Storage Technology Corporation High bandwidth cache system
US6301637B1 (en) 1998-06-08 2001-10-09 Storage Technology Corporation High performance data paths
US6067649A (en) * 1998-06-10 2000-05-23 Compaq Computer Corporation Method and apparatus for a low power self test of a memory subsystem
US6453377B1 (en) * 1998-06-16 2002-09-17 Micron Technology, Inc. Computer including optical interconnect, memory unit, and method of assembling a computer
JP2000011640A (ja) 1998-06-23 2000-01-14 Nec Corp 半導体記憶装置
FR2780535B1 (fr) * 1998-06-25 2000-08-25 Inst Nat Rech Inf Automat Dispositif de traitement de donnees d'acquisition, notamment de donnees d'image
US5963481A (en) * 1998-06-30 1999-10-05 Enhanced Memory Systems, Inc. Embedded enhanced DRAM, and associated method
JP3178423B2 (ja) 1998-07-03 2001-06-18 日本電気株式会社 バーチャルチャネルｓｄｒａｍ
US6912637B1 (en) * 1998-07-08 2005-06-28 Broadcom Corporation Apparatus and method for managing memory in a network switch
US6286083B1 (en) 1998-07-08 2001-09-04 Compaq Computer Corporation Computer system with adaptive memory arbitration scheme
JP3248617B2 (ja) * 1998-07-14 2002-01-21 日本電気株式会社 半導体記憶装置
US6145033A (en) 1998-07-17 2000-11-07 Seiko Epson Corporation Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value
US6272609B1 (en) 1998-07-31 2001-08-07 Micron Electronics, Inc. Pipelined memory controller
US6157743A (en) 1998-07-31 2000-12-05 Hewlett Packard Company Method for retrieving compressed texture data from a memory system
US6061296A (en) * 1998-08-17 2000-05-09 Vanguard International Semiconductor Corporation Multiple data clock activation with programmable delay for use in multiple CAS latency memory devices
US6219725B1 (en) * 1998-08-28 2001-04-17 Hewlett-Packard Company Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6910109B2 (en) * 1998-09-30 2005-06-21 Intel Corporation Tracking memory page state
US6587912B2 (en) 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
US6223259B1 (en) * 1998-10-30 2001-04-24 Telefonaktiebolaget Lm Ericsson (Publ) Reducing read cycle of memory read request for data to be partially modified by a pending write request
US6243831B1 (en) * 1998-10-31 2001-06-05 Compaq Computer Corporation Computer system with power loss protection mechanism
US6145039A (en) * 1998-11-03 2000-11-07 Intel Corporation Method and apparatus for an improved interface between computer components
JP3248500B2 (ja) * 1998-11-12 2002-01-21 日本電気株式会社 半導体記憶装置およびそのデータ読み出し方法
US6434639B1 (en) 1998-11-13 2002-08-13 Intel Corporation System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation
US6216178B1 (en) * 1998-11-16 2001-04-10 Infineon Technologies Ag Methods and apparatus for detecting the collision of data on a data bus in case of out-of-order memory accesses of different times of memory access execution
US6438622B1 (en) 1998-11-17 2002-08-20 Intel Corporation Multiprocessor system including a docking system
US6748493B1 (en) 1998-11-30 2004-06-08 International Business Machines Corporation Method and apparatus for managing memory operations in a data processing system using a store buffer
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6463059B1 (en) 1998-12-04 2002-10-08 Koninklijke Philips Electronics N.V. Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing
US6349363B2 (en) 1998-12-08 2002-02-19 Intel Corporation Multi-section cache with different attributes for each section
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6067262A (en) * 1998-12-11 2000-05-23 Lsi Logic Corporation Redundancy analysis for embedded memories with built-in self test and built-in self repair
US6191663B1 (en) * 1998-12-22 2001-02-20 Intel Corporation Echo reduction on bit-serial, multi-drop bus
US6367074B1 (en) * 1998-12-28 2002-04-02 Intel Corporation Operation of a system
US6061263A (en) 1998-12-29 2000-05-09 Intel Corporation Small outline rambus in-line memory module
US6598154B1 (en) * 1998-12-29 2003-07-22 Intel Corporation Precoding branch instructions to reduce branch-penalty in pipelined processors
US6542968B1 (en) 1999-01-15 2003-04-01 Hewlett-Packard Company System and method for managing data in an I/O cache
US6578110B1 (en) 1999-01-21 2003-06-10 Sony Computer Entertainment, Inc. High-speed processor system and cache memories with processing capabilities
US6684304B2 (en) 1999-01-29 2004-01-27 Micron Technology, Inc. Method to access memory based on a programmable page limit
EP1703520B1 (en) 1999-02-01 2011-07-27 Renesas Electronics Corporation Semiconductor integrated circuit and nonvolatile memory element
US6233629B1 (en) 1999-02-05 2001-05-15 Broadcom Corporation Self-adjusting elasticity data buffer with preload value
US6285349B1 (en) 1999-02-26 2001-09-04 Intel Corporation Correcting non-uniformity in displays
JP2000268006A (ja) * 1999-03-15 2000-09-29 Fuji Xerox Co Ltd マルチプロセッサシステム
US6564329B1 (en) * 1999-03-16 2003-05-13 Linkup Systems Corporation System and method for dynamic clock generation
US6389514B1 (en) * 1999-03-25 2002-05-14 Hewlett-Packard Company Method and computer system for speculatively closing pages in memory
US6460108B1 (en) 1999-03-31 2002-10-01 Intel Corporation Low cost data streaming mechanism
US6487628B1 (en) 1999-03-31 2002-11-26 Compaq Computer Corporation Peripheral component interface with multiple data channels and reduced latency over a system area network
US6496909B1 (en) 1999-04-06 2002-12-17 Silicon Graphics, Inc. Method for managing concurrent access to virtual memory data structures
US6433785B1 (en) 1999-04-09 2002-08-13 Intel Corporation Method and apparatus for improving processor to graphics device throughput
KR100328726B1 (ko) * 1999-04-29 2002-03-20 한탁돈 메모리 엑세스 시스템 및 그 제어방법
US6401149B1 (en) * 1999-05-05 2002-06-04 Qlogic Corporation Methods for context switching within a disk controller
US6381190B1 (en) * 1999-05-13 2002-04-30 Nec Corporation Semiconductor memory device in which use of cache can be selected
US6233376B1 (en) * 1999-05-18 2001-05-15 The United States Of America As Represented By The Secretary Of The Navy Embedded fiber optic circuit boards and integrated circuits
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
US6449308B1 (en) 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
JP3721283B2 (ja) 1999-06-03 2005-11-30 株式会社日立製作所 主記憶共有型マルチプロセッサシステム
JP2001014840A (ja) * 1999-06-24 2001-01-19 Nec Corp 複数ラインバッファ型メモリｌｓｉ
US6330639B1 (en) 1999-06-29 2001-12-11 Intel Corporation Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
US6779036B1 (en) 1999-07-08 2004-08-17 International Business Machines Corporation Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system
US6434736B1 (en) 1999-07-08 2002-08-13 Intel Corporation Location based timing scheme in memory design
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
US6460114B1 (en) 1999-07-29 2002-10-01 Micron Technology, Inc. Storing a flushed cache line in a memory buffer of a controller
US6477592B1 (en) * 1999-08-06 2002-11-05 Integrated Memory Logic, Inc. System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream
US6629220B1 (en) 1999-08-20 2003-09-30 Intel Corporation Method and apparatus for dynamic arbitration between a first queue and a second queue based on a high priority transaction type
US6552564B1 (en) * 1999-08-30 2003-04-22 Micron Technology, Inc. Technique to reduce reflections and ringing on CMOS interconnections
US6539490B1 (en) * 1999-08-30 2003-03-25 Micron Technology, Inc. Clock distribution without clock delay or skew
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
US6594713B1 (en) 1999-09-10 2003-07-15 Texas Instruments Incorporated Hub interface unit and application unit interfaces for expanded direct memory access processor
US6438668B1 (en) 1999-09-30 2002-08-20 Apple Computer, Inc. Method and apparatus for reducing power consumption in a digital processing system
US6467013B1 (en) * 1999-09-30 2002-10-15 Intel Corporation Memory transceiver to couple an additional memory channel to an existing memory channel
US6421744B1 (en) 1999-10-25 2002-07-16 Motorola, Inc. Direct memory access controller and method therefor
US6782466B1 (en) 1999-11-24 2004-08-24 Koninklijke Philips Electronics N.V. Arrangement and method for accessing data in a virtual memory arrangement
KR100319292B1 (ko) 1999-12-02 2002-01-05 윤종용 빠른 부팅 속도를 갖는 컴퓨터 시스템 및 그 방법
US6501471B1 (en) 1999-12-13 2002-12-31 Intel Corporation Volume rendering
JP3546788B2 (ja) * 1999-12-20 2004-07-28 日本電気株式会社 メモリ制御回路
JP3356747B2 (ja) 1999-12-22 2002-12-16 エヌイーシーマイクロシステム株式会社 半導体記憶装置
US6252821B1 (en) * 1999-12-29 2001-06-26 Intel Corporation Method and apparatus for memory address decode in memory subsystems supporting a large number of memory devices
US6496193B1 (en) 1999-12-30 2002-12-17 Intel Corporation Method and apparatus for fast loading of texture data into a tiled memory
US6628294B1 (en) 1999-12-31 2003-09-30 Intel Corporation Prefetching of virtual-to-physical address translation for display data
KR100343383B1 (ko) * 2000-01-05 2002-07-15 윤종용 반도체 메모리 장치 및 이 장치의 데이터 샘플링 방법
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US6745275B2 (en) * 2000-01-25 2004-06-01 Via Technologies, Inc. Feedback system for accomodating different memory module loading
US6823023B1 (en) 2000-01-31 2004-11-23 Intel Corporation Serial bus communication system
US6185352B1 (en) * 2000-02-24 2001-02-06 Siecor Operations, Llc Optical fiber ribbon fan-out cables
JP2001265539A (ja) 2000-03-16 2001-09-28 Fuji Xerox Co Ltd アレイ型記憶装置及び情報処理システム
JP2001274323A (ja) * 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法
US6370611B1 (en) * 2000-04-04 2002-04-09 Compaq Computer Corporation Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data
US6725388B1 (en) 2000-06-13 2004-04-20 Intel Corporation Method and system for performing link synchronization between two clock domains by inserting command signals into a data stream transmitted between the two clock domains
US6728800B1 (en) * 2000-06-28 2004-04-27 Intel Corporation Efficient performance based scheduling mechanism for handling multiple TLB operations
US6594722B1 (en) * 2000-06-29 2003-07-15 Intel Corporation Mechanism for managing multiple out-of-order packet streams in a PCI host bridge
TW491970B (en) 2000-06-29 2002-06-21 Silicon Integrated Sys Corp Page collector for improving performance of a memory
US6799268B1 (en) 2000-06-30 2004-09-28 Intel Corporation Branch ordering buffer
JP2002014875A (ja) 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6754812B1 (en) * 2000-07-06 2004-06-22 Intel Corporation Hardware predication for conditional instruction path branching
US6816947B1 (en) 2000-07-20 2004-11-09 Silicon Graphics, Inc. System and method for memory arbitration
US6845409B1 (en) * 2000-07-25 2005-01-18 Sun Microsystems, Inc. Data exchange methods for a switch which selectively forms a communication channel between a processing unit and multiple devices
US6647470B1 (en) 2000-08-21 2003-11-11 Micron Technology, Inc. Memory device having posted write per command
US6704817B1 (en) * 2000-08-31 2004-03-09 Hewlett-Packard Development Company, L.P. Computer architecture and system for efficient management of bi-directional bus
US6453393B1 (en) 2000-09-18 2002-09-17 Intel Corporation Method and apparatus for interfacing to a computer memory
US6526483B1 (en) * 2000-09-20 2003-02-25 Broadcom Corporation Page open hint in transactions
US6523093B1 (en) * 2000-09-29 2003-02-18 Intel Corporation Prefetch buffer allocation and filtering system
US6523092B1 (en) * 2000-09-29 2003-02-18 Intel Corporation Cache line replacement policy enhancement to avoid memory page thrashing
US6859208B1 (en) * 2000-09-29 2005-02-22 Intel Corporation Shared translation address caching
US6658509B1 (en) 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
JP2002123479A (ja) 2000-10-17 2002-04-26 Hitachi Ltd ディスク制御装置およびそのキャッシュ制御方法
US7006505B1 (en) * 2000-10-23 2006-02-28 Bay Microsystems, Inc. Memory management system and algorithm for network processor architecture
US6792059B2 (en) 2000-11-30 2004-09-14 Trw Inc. Early/on-time/late gate bit synchronizer
US6631440B2 (en) 2000-11-30 2003-10-07 Hewlett-Packard Development Company Method and apparatus for scheduling memory calibrations based on transactions
US6807630B2 (en) 2000-12-15 2004-10-19 International Business Machines Corporation Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory
US6801994B2 (en) 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
US6622227B2 (en) 2000-12-27 2003-09-16 Intel Corporation Method and apparatus for utilizing write buffers in memory control/interface
US6751703B2 (en) * 2000-12-27 2004-06-15 Emc Corporation Data storage systems and methods which utilize an on-board cache
JP2002236607A (ja) 2001-02-13 2002-08-23 Matsushita Electric Ind Co Ltd 共有メモリ制御装置とマルチメディア処理システム
US6889304B2 (en) * 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US6829705B2 (en) 2001-02-28 2004-12-07 Mpc Computers, Llc System information display method and apparatus
DE10110469A1 (de) 2001-03-05 2002-09-26 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Testen und Reparieren desselben
US6904499B2 (en) * 2001-03-30 2005-06-07 Intel Corporation Controlling cache memory in external chipset using processor
US6842830B2 (en) 2001-03-31 2005-01-11 Intel Corporation Mechanism for handling explicit writeback in a cache coherent multi-node architecture
US20020147884A1 (en) * 2001-04-05 2002-10-10 Michael Peters Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM
US6670959B2 (en) * 2001-05-18 2003-12-30 Sun Microsystems, Inc. Method and apparatus for reducing inefficiencies in shared memory devices
WO2002095599A1 (en) 2001-05-24 2002-11-28 Ceyx Technologies, Inc. Optical bus arrangement for computer system
SE524110C2 (sv) 2001-06-06 2004-06-29 Kvaser Consultant Ab Anordning och förfarande vid system med lokalt utplacerade modulenheter samt kontaktenhet för anslutning av sådan modulenhet
US6697926B2 (en) * 2001-06-06 2004-02-24 Micron Technology, Inc. Method and apparatus for determining actual write latency and accurately aligning the start of data capture with the arrival of data at a memory device
US6633959B2 (en) 2001-06-21 2003-10-14 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that provides notification of remote deallocation of shared data
US6920533B2 (en) * 2001-06-27 2005-07-19 Intel Corporation System boot time reduction method
EP1271782B1 (en) 2001-06-29 2005-05-18 STMicroelectronics Pvt. Ltd FPGA with at least two different and independently configurable memory structures
US6944694B2 (en) * 2001-07-11 2005-09-13 Micron Technology, Inc. Routability for memory devices
US6721195B2 (en) * 2001-07-12 2004-04-13 Micron Technology, Inc. Reversed memory module socket and motherboard incorporating same
US6792496B2 (en) 2001-08-02 2004-09-14 Intel Corporation Prefetching data for peripheral component interconnect devices
US6904556B2 (en) * 2001-08-09 2005-06-07 Emc Corporation Systems and methods which utilize parity sets
US6681292B2 (en) * 2001-08-27 2004-01-20 Intel Corporation Distributed read and write caching implementation for optimized input/output applications
US7174543B2 (en) 2001-08-29 2007-02-06 Analog Devices, Inc. High-speed program tracing
US7941056B2 (en) * 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US6665202B2 (en) 2001-09-25 2003-12-16 Integrated Device Technology, Inc. Content addressable memory (CAM) devices that can identify highest priority matches in non-sectored CAM arrays and methods of operating same
US7062591B2 (en) * 2001-09-28 2006-06-13 Dot Hill Systems Corp. Controller data sharing using a modular DMA architecture
US6718440B2 (en) * 2001-09-28 2004-04-06 Intel Corporation Memory access latency hiding with hint buffer
DE10153657C2 (de) * 2001-10-31 2003-11-06 Infineon Technologies Ag Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
US6886048B2 (en) * 2001-11-15 2005-04-26 Hewlett-Packard Development Company, L.P. Techniques for processing out-of-order requests in a processor-based system
US7227870B2 (en) * 2001-11-20 2007-06-05 Broadcom Corporation Systems including packet interfaces, switches, and packet DMA circuits for splitting and merging packet streams
US6646929B1 (en) 2001-12-05 2003-11-11 Lsi Logic Corporation Methods and structure for read data synchronization with minimal latency
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US6775747B2 (en) 2002-01-03 2004-08-10 Intel Corporation System and method for performing page table walks on speculative software prefetch operations
US6832303B2 (en) 2002-01-03 2004-12-14 Hewlett-Packard Development Company, L.P. Method and system for managing an allocation of a portion of a memory
US6856167B2 (en) 2002-01-17 2005-02-15 Irvine Sensors Corporation Field programmable gate array with a variably wide word width memory
US6804764B2 (en) 2002-01-22 2004-10-12 Mircron Technology, Inc. Write clock and data window tuning based on rank select
US20030158995A1 (en) 2002-02-15 2003-08-21 Ming-Hsien Lee Method for DRAM control with adjustable page size
US20030156639A1 (en) 2002-02-19 2003-08-21 Jui Liang Frame rate control system and method
US7047374B2 (en) 2002-02-25 2006-05-16 Intel Corporation Memory read/write reordering
US6751113B2 (en) * 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
US6795899B2 (en) 2002-03-22 2004-09-21 Intel Corporation Memory system with burst length shorter than prefetch length
US6735682B2 (en) * 2002-03-28 2004-05-11 Intel Corporation Apparatus and method for address calculation
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7110400B2 (en) 2002-04-10 2006-09-19 Integrated Device Technology, Inc. Random access memory architecture and serial interface with continuous packet handling capability
US20030217223A1 (en) 2002-05-14 2003-11-20 Infineon Technologies North America Corp. Combined command set
US7106113B2 (en) 2002-05-17 2006-09-12 Sun Microsystems, Inc. Adjustment and calibration system for post-fabrication treatment of phase locked loop input receiver
US6941433B1 (en) 2002-05-22 2005-09-06 Juniper Networks, Inc. Systems and methods for memory read response latency detection
US6731548B2 (en) 2002-06-07 2004-05-04 Micron Technology, Inc. Reduced power registered memory module and method
US7133972B2 (en) * 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US6898674B2 (en) * 2002-06-11 2005-05-24 Intel Corporation Apparatus, method, and system for synchronizing information prefetch between processors and memory controllers
KR100829557B1 (ko) 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
US6901486B2 (en) * 2002-07-05 2005-05-31 Hewlett-Packard Development Company, L.P. Method and system for optimizing pre-fetch memory transactions
US7082504B2 (en) * 2002-07-19 2006-07-25 Edmundo Rojas Method and apparatus for asynchronous read control
US7054985B2 (en) * 2002-07-23 2006-05-30 Hewlett-Packard Development Company, L.P. Multiple hardware partitions under one input/output hub
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US6981112B2 (en) * 2002-08-26 2005-12-27 International Business Machines Corporation Dynamic cache disable
US6820181B2 (en) * 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
DE60204687T2 (de) 2002-09-06 2006-05-18 Sun Microsystems, Inc., Santa Clara Speicherkopierbefehl mit Angabe von Quelle und Ziel, der in der Speichersteuerung ausgeführt wird
US6821029B1 (en) 2002-09-10 2004-11-23 Xilinx, Inc. High speed serial I/O technology using an optical link
US7117289B2 (en) * 2002-09-30 2006-10-03 Intel Corporation Claiming cycles on a processor bus in a system having a PCI to PCI bridge north of a memory controller
US6928528B1 (en) 2002-10-07 2005-08-09 Advanced Micro Devices, Inc. Guaranteed data synchronization
US6811320B1 (en) 2002-11-13 2004-11-02 Russell Mistretta Abbott System for connecting a fiber optic cable to an electronic device
KR100449807B1 (ko) * 2002-12-20 2004-09-22 한국전자통신연구원 호스트 버스 인터페이스를 갖는 데이터 전송 프로토콜제어 시스템
US7366423B2 (en) * 2002-12-31 2008-04-29 Intel Corporation System having multiple agents on optical and electrical bus
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US7469316B2 (en) 2003-02-10 2008-12-23 Intel Corporation Buffered writes and memory page control
KR101095025B1 (ko) * 2003-05-13 2011-12-20 어드밴스드 마이크로 디바이시즈, 인코포레이티드 직렬 메모리 상호접속부를 통해 복수의 메모리 모듈에결합된 호스트를 포함하는 시스템
US7120727B2 (en) * 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7107415B2 (en) 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7174432B2 (en) * 2003-08-19 2007-02-06 Nvidia Corporation Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture
US20050060533A1 (en) * 2003-09-17 2005-03-17 Steven Woo Method, device, software and apparatus for adjusting a system parameter value, such as a page closing time
US7433258B2 (en) 2003-10-10 2008-10-07 Datasecure Llc. Posted precharge and multiple open-page RAM architecture
US7177211B2 (en) 2003-11-13 2007-02-13 Intel Corporation Memory channel test fixture and method
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) * 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7213082B2 (en) 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7412614B2 (en) 2004-04-29 2008-08-12 Hewlett-Packard Development Company, L.P. Power management using a pre-determined thermal characteristic of a memory module
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7318130B2 (en) * 2004-06-29 2008-01-08 Intel Corporation System and method for thermal throttling of memory modules
US7254075B2 (en) 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
US20060168407A1 (en) 2005-01-26 2006-07-27 Micron Technology, Inc. Memory hub system and method having large virtual page size
US8490065B2 (en) * 2005-10-13 2013-07-16 International Business Machines Corporation Method and apparatus for software-assisted data cache and prefetch control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134643A (en) * 1997-11-26 2000-10-17 Intel Corporation Method and apparatus for cache line prediction and prefetching using a prefetch controller and buffer and access history
CN1231443A (zh) * 1998-02-17 1999-10-13 国际商业机器公司 垂直高速缓冲的伪精确i－高速缓存的包括性
US6079008A (en) * 1998-04-03 2000-06-20 Patton Electronics Co. Multiple thread multiple data predictive coded parallel processing system and method
CN1347034A (zh) * 2000-09-25 2002-05-01 汤姆森许可贸易公司 数据内存管理系统和方法以及相关多处理器网络

Also Published As

Publication number Publication date
KR100950871B1 (ko) 2010-04-06
US8954687B2 (en) 2015-02-10
CN1688980A (zh) 2005-10-26
AU2003258015A1 (en) 2004-02-23
TWI325110B (en) 2010-05-21
EP1546885A2 (en) 2005-06-29
TW200421087A (en) 2004-10-16
WO2004013897A2 (en) 2004-02-12
EP1546885B1 (en) 2017-05-17
US7117316B2 (en) 2006-10-03
US20040024978A1 (en) 2004-02-05
JP2005535038A (ja) 2005-11-17
JP4517237B2 (ja) 2010-08-04
KR20050084797A (ko) 2005-08-29
AU2003258015A8 (en) 2004-02-23
EP1546885A4 (en) 2008-03-19
WO2004013897A3 (en) 2004-05-06
US20050223161A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN100334564C (zh) 具有内部行高速缓存的内存集线器及访问方法
US7529896B2 (en) Memory modules having a memory hub containing a posted write buffer, a memory device interface and a link interface, and method of posting write requests in memory modules
CN100361095C (zh) 具有内部高速缓存和/或内存访问预测的内存集线器
US7415567B2 (en) Memory hub bypass circuit and method
CN100578478C (zh) 用于存储器模块的板上数据搜索能力的装置、系统和方法
CN100580639C (zh) 用于控制对具有存储器集线器体系结构的存储模块的存储器存取的方法和系统
US9274991B2 (en) Memory hub architecture having programmable lane widths
CN101390060B (zh) 存储集线器和存储排序的方法
US6378055B1 (en) Memory accessing and controlling method
US9032166B2 (en) Memory arbitration system and method having an arbitration packet protocol
CN100507874C (zh) 用于存储器系统性能监视的存储器集线器和方法
US20040010658A1 (en) External storage subsystem
US20050210185A1 (en) System and method for organizing data transfers with memory hub memory modules
JPH02103649A (ja) 制御装置および情報処理システム
US20080189450A1 (en) Data transfer device, semiconductor integrated circuit, and processing status notification method
CN114860158A (zh) 一种高速数据采集记录方法
CN112559401B (zh) 一种基于pim技术的稀疏矩阵链式访问系统
JPH11232180A (ja) データ処理装置
JP2856150B2 (ja) トランザクション履歴記録システム
CN111966610A (zh) 数据传输方法、处理芯片和计算机设备
JPH05282107A (ja) 外部記憶装置
JP2003067350A (ja) プロセッシングシステム
KR20020089886A (ko) 피시아이 인터페이스를 이용한 데이터 저장장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070829

CX01 Expiry of patent term