CN100356283C - 用于与绝对温度成比例的偏压电路的起始加速电路 - Google Patents

用于与绝对温度成比例的偏压电路的起始加速电路 Download PDF

Info

Publication number
CN100356283C
CN100356283C CNB2005100872947A CN200510087294A CN100356283C CN 100356283 C CN100356283 C CN 100356283C CN B2005100872947 A CNB2005100872947 A CN B2005100872947A CN 200510087294 A CN200510087294 A CN 200510087294A CN 100356283 C CN100356283 C CN 100356283C
Authority
CN
China
Prior art keywords
circuit
voltage
type
carrier
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100872947A
Other languages
English (en)
Other versions
CN1725139A (zh
Inventor
许人寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN1725139A publication Critical patent/CN1725139A/zh
Application granted granted Critical
Publication of CN100356283C publication Critical patent/CN100356283C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种用于一能带隙参考电压源的PTAT偏压电路，包括一启动支电路。在一加电指示信号被启动之前，该加速电路强制该PTAT偏压电路从退化操作点切换到正常操作点。在检测到表示该PTAT偏压电路初始化的回馈信号时，该启动支电路就会独立于该加电指示信号的启动而终止该加速支电路的操作。

Description

用于与绝对温度成比例的偏压电路的起始加速电路
技术领域
本发明涉及一种参考偏压电路，特别是涉及PTAT(与绝对温度成比例)的偏压电路以及合并了一PTAT偏压电路的能带隙电压参考电路。更特别的是，本发明涉及用于PTAT(与绝对温度成比例)的偏压电路的启动电路。
背景技术
能带隙参考电压源电路是该领域中众所周知的，这些电路提供一独立于电路中温度变化的电压标准。
能带隙参考电压源的参考电压是一个双载子接面晶体管(双载子晶体管)的基极与发射极间所发展的电压Vbe和另外两个双载子晶体管的基极-发射极电压Vbe之差(ΔVbe)的函数。第一个双载子晶体管的基极-发射极电压Vbe具有一个负的温度系数，或者当温度升高时基极-发射极电压Vbe将会减少。另外两个双载子晶体管的差分电压ΔVbe将会具有一个正的温度系数，这就意味着当温度升高时该差分基极-发射极电压ΔVbe也随之升高。独立于能带隙电压参考电压源的温度的参考电压通过缩放差分基极-发射极电压ΔVbe以及求其与第一个双载子晶体管的基极-发射极电压Vbe之和而得到调整。
现在参阅图1以便理解Razavi，2001，McGraw-Hill，New York，NY，pp.：377-381.模拟集成电路设计中所描述的已知技术的一能带隙参考电压源电路5的执行过程。一PTAT(与绝对温度成比例的)偏压电路10在节点n3处提供了一PTAT的偏压，其中该节点n3被添加到该第一双载子晶体管的基极-发射极电压Vbe的CTAT(与绝对温度互补的)电压以生成能带隙参考电压VBGR。
该PTAT偏压电路10包括一对二极管式PNP双载子晶体管Q1和Q2，该PNP双载子晶体管Q1和Q2的基极和集电极被连接到基底偏压源VSS，该PNP双载子晶体管Q1的发射极则被连接到一P型金属氧化物半导体(MOS)晶体管MP1的漏极。该MOS晶体管MP1的源极被连接到电源电压源VDD。该PNP双载子晶体管Q2的发射极被连接到一电阻器R1的底端接头，该电阻器R1的顶端接头则被连接到P型MOS晶体管MP2的漏极。该MOS晶体管MP2的源极被连接到电源电压源VDD。
MOS晶体管MP1和MP2的栅极通常被连接到运算放大器OA1的输出端并形成提供PTAT偏压的节点n3，该运算放大器OA1的倒相输入被连接到MOS晶体管MP1的漏极与PNP双载子晶体管Q1发射极的连接处，该运算放大器OA1的非倒相输入被连接到该电阻器R1的顶端接头和该MOS晶体管MP2的漏极的连接处。
该MOS晶体管MP1和MP2形成了电流反射镜以产生电流Iq1和Iq2，而该电流Iq1和Iq2就是二极管式PNP双载子晶体管Q1和Q2的发射极电流，该MOS晶体管MP1和MP2在尺寸上大小一样以便于使电流Iq1和Iq2相等。由于该二极管式PNP双载子晶体管Q1和Q2同时被缩放以致于该二极管式连接PNP双载子晶体管Q1和Q2各自有一个比例因子1∶M。M是一个通常用来决定该PTAT偏压的比例系数，因此可以表明该电流Iq2可以由如下方程序确定：
lq2＝(KT/q)-(In(M)/R1)
其中
K是波尔兹曼常数。
T是绝对温度。
q是一个电子的电荷。
M是一个二极管式PNP双载子晶体管Q1和Q2的比例系数。
R1是该电阻器R1的电阻。
节点n01和n2端的电压差等于该二极管式PNP双载子晶体管Q1和Q2间基极-发射极电压Vbe的差分基极-发射极电压(ΔVbe)。该差分基极-发射极电压ΔVbe被运算放大器OA1放大以产生该PTAT偏压。
该PTAT偏压是加法电路15的输入，该加法电路15能有效地计算该PTAT偏压与一二极管式PNP双载子晶体管的基极-发射极电压Vbe之和。该加法电路15包括二极管式PNP双载子晶体管Q3，该二极管式PNP双载子晶体管Q3的基极和集电极被连接到基底偏压源VSS。该二极管式PNP双载子晶体管Q3的发射极被连接到电阻器R2的底端接头，该电阻器R2的顶端接头则被连接到MOS晶体管MP3的漏极，该MOS晶体管MP3则与PTAT偏压电路10的MOS晶体管MP1和MP2形成了一个电流反射镜。该MOS晶体管MP3的源极被连接到电源电压源VDD，该MOS晶体管MP3的的栅极被连接以便于可以接受来自该PTAT偏压电路10的PTAT偏压。电流Iq3被强制设置为与电流Iq1和Iq2相等。可以表明该能带隙参考电压VBGR由如下方程序确定：
VBGR＝Vbe3+(KT/q)*(ln(M)*R2/R1)
其中
Vbe3是该二极管式PNP双载子晶体管Q3的基极和发射极之间的电势差。
K是波尔兹曼常数。
T是绝对温度。
q是一个电子的电荷。
M是该二极管式PNP双载子晶体管Q1和Q2的比例系数。
R1是电阻器R1的电阻。
R2是电阻器R2的电阻。
众所周知该二极管式PNP双载子晶体管Q3的基极和发射极之间的电势差Vbe3有一个负的温度系数，同时该PTAT偏压有一个源于KT/q的正温度系数，通常被当作为温度的电压等价物。
另外众所周知，该二极管式PNP双载子晶体管Q3的基极和发射极之间的电势Vbe3会随着温度以-1.5mV/°K的比率变化，该温度的电压等价物(KT/q)随着温度以比率+0.087mV/°K变化。然后该比例因子M和电阻器R1和R2的电阻被选择以致于该能带隙参考电压源电路5的温度系数为0。
当该电源电压源VDD被停用时，该MOS晶体管MP1和MP2的栅极通向源极电压以及电流Iq1和Iq2都被设置为0。当该电源电压源VDD被启动时，该MOS晶体管MP1和MP2和节点n3被强制设定为该电源电压源VDD的等级，这就致使MOS晶体管MP3和电流Iq3为0，这是一个导致该能带隙参考电压源电路5产生故障的退化偏压点。参阅图2所示，当该MOS晶体管MP1和MP2的的漏极电流IDS以与门极通向源极电压VGS都为非0时，期望的正常操作点就会出现。当该MOS晶体管MP1和MP2的的漏极电流IDS以及由栅极通向源极电压VGS都为0时，在前面被解释的退化操作点就会出现。
该问题的一个解决办法就是如图3所示的启动电路20的一个附加物。该启动支电路20有一个二极管式MOS晶体管MP4，该MOS晶体管MP4的漏极和源极通常被连接以形成该二极管的阴极，该二极管的阳极是被连接到该电源电压源的MOS晶体管MP4的源极。该启动电路20具有一个使其源极连接到该二极管式MOS晶体管MP4的栅极及漏极的MOS晶体管MP5，该MOS晶体管MP5的漏极被连接到该PTAT偏压电路10的节点n1，该MOS晶体管MP5的栅极被连接到一个加电指示信号PU。当在该电源电压源VDD已经被启动后且该电源电压源VDD达到某个阈值电平时，该加电指示信号PU会被启动。在该加电指示信号PU被启动之前，该MOS晶体管MP5的的漏极近似为电源电压源VDD的电压电平减去经过该二极管式MOS晶体管MP4的降落电压，这就致使该节点n1的电压为非0，且因此该MOS晶体管MP1由栅极至源极的电压也为非0，以允许节点n3变为PTAT偏压以及图2中的正常偏移点。
图4和图5显示了表明该能带隙参考电压源电路5的操作条件的电压图。当该电源电压源VDD的电压开始提升至启动时，由于该MOS晶体管MP5被打开，所以该节点n1处的电压乃变为非0，这就导致该节点n3突然增加并致使该节点n2为非0。这导致该能带隙参考电压VBGR上升，但不会上升到稳定状态控制电压。只要该启动支电路20处于启动状态，节点n1处的电压并不会被设定为该二极管式PNP双载子晶体管Q1的基极-发射极电压。当该加电指示信号PU已经达到该阈值(通常是该电源电压源VDD的百分的九十)，该节点n1，n2，和n3就会达到它们各自的稳定状态值，同时该能带隙参考电压VBGR也会达到其稳定状态值。参阅图5，当能带隙参考电压源电路5正在提供该能带隙参考电压VBGR时，由于必须等待该加电指示信号PU的启动从而产生了时间上的延迟t1。
菲玛斯(Vermaas)等人的“使用数字CMOS制程的能带隙电压标准”，1998年IEEE电路与系统国际研讨会会刊第二卷第303～306页，描述了一些有关能带隙电压标准设计的问题和标准。在特殊的电压参考架构下，该运算放大器的特性，附加双载子晶体管偏磁电流以及启动支电路都被描述。
匹西(Pease)的“能带隙参考电路的设计：试验和困难”，1990年双载子电路和技术会议会刊第214～218页，即讨论了多种能带隙标准，尤其是启动电路的设计。
美国专利US4,839,535(Miller)中讨论了一种能带隙电压标准。该标准由一MOS电流源在不同的电流强度下发送电流到两个基底双载子晶体管而得到，同时它还被作为发射极输出放大器而操作。一双MOS电流反射镜降低来自该两个双载子晶体管的电流，一启动电路在应用电源电压时初始化该电路。一输出阶段使该能带隙参考电压与期望输出电压级进行相乘运算，一回馈阶段通过调整参考电路中的电流来提高该输出电压的精度。
美国专利US5,087,830号专利(Cave，et al.)描述了用于使用CMOS晶体管的能带隙参考电池的启动电路，该CMOS晶体管包括一连接在该能带隙参考电池和一回馈电路中差分放大器间的晶体管。该晶体管在电源第一次被启用时在该能带隙参考电池里创建一个偏移电压，该偏移电压确保该能带隙参考电池的操作正确，同时在正确操作完成后使其关闭。
美国专利US5,545,978(Pontius)提出了一个具有校准和脚踏式起动电路的能带隙参考发生器。该能带隙参考发生器包括一能带隙参考电路和一连接到能带隙参考电路的电压校准电路，该电压校准电路运转从而为该能带隙参考电路提供电源以使第一个内部控制节点和第二个内部控制节点处的电压相等，用于该电压校准电路和该能带隙参考电路的脚踏式起动电路也包含在该能带隙参考发生器内。
美国专利US5,610,506(Mclntyre)提供了一个能带隙参考电路，该能带隙参考电路产生了一个始终至少和稳定参考值一样高的参考电压。这是通过产生一个闭锁信号来完成的，该闭锁信号在该参考电路的启动期间被维持处于第一逻辑水平然后在该参考值达到稳定状态后达到第二逻辑水平。
美国专利US6,084,388号(Toosky)描述了一用于能带隙电压标准的小功率启动电路。该启动电路在该能带隙电路达到一个预定值时通过把该启动电路的电流减少到近似为0可能会使该启动电路达到低电流要求。
美国专利US6,133,719号(Maulik)为能带隙标准提供了一启动电路。有一个放大器被作为能带隙标准配置在差动接法中，当与该放大器的第二输入侧对应的输出节点也被拉至低电压状态时，启动电路确保一第二输入节点被维持处于一个比在启动处的放大器第一节点还要低的电压状态。
美国专利US6,335,614号(Ganti)描述了一带有启动电路的能带隙参考电压电路，其中启动电路初始化该能带隙参考电路。当能带隙电路通上电源后启动脉冲电路就会提供一启动脉冲，一晶体管接受该脉冲以作为它的一个输入，并且把该脉冲应用到一个再生放大能带隙参考电路中。该能带隙参考电路的输出电压被强制性的加到一正常输出电压的上面，并通过该能带隙参考电路产生一个回馈电流，同时提供一个超过了正常稳定操作水平和输出电压电平范围的电流水平。当该脉冲停止时，  该再生放大能带隙参考电路输出电压降低到它的正常稳定值，同时该再生放大能带隙参考电路被设定在其正常稳定操作状态。
美国专利US6,392,470号(Burstein，et al.)描述了一能带隙参考变调电路。该能带隙参考变调电路包括一自供偏压电路，该自供偏压电路系电连接到一启动电路，并且它还支持该启动电路以使其能够为任何支持该能带隙参考电路操作模式的供应电压促使一能带隙参考电路转换到其操作模式。
美国专利US6,509,726号(Roh)提供了一用于带有内置启动电路的能带隙参考电路的放大器。该能带隙参考电路包括至少一个晶体管，一放大器以及一启动电路。该放大器被连接到该晶体管以产生一个能带隙参考电压，该启动电路对能带隙参考电路的加电作出的响应，即把该放大器的一输出端从至少一个放大器的输入端处分开，并且通过输出端为该晶体管提供电源。
美国专利US6,566,850号(Heinrich)阐明了一带有引导电流的低压，小功率能带隙参考电路。该能带隙参考产生器包括一个能带隙参考电路，一检测电路，以及一电流喷射电路。该检测电路由于要检测一个在该能带隙参考电路的第一个内节点处的起始电压而被连接到该能带隙参考电路。该电流喷射电路对该检测电路作出响应因为其直到起始电压达到一个阈值电压时才把引导电流导入到一个第二内部节点。该电流喷射电路在该能带隙参考电路的初始条件将要促使该能带隙参考电路快速地切换到一个期望的操作状态的过程中运行以把引导电流导入该第二内部节点，  当第二电压达到一个表明了已经达到期望操作状态的阈值电压时引导电流的喷射操作就会被中断。
美国专利US6,642,776号(Micheloni，et al.)描述了一个能带隙电压参考电路。该能带隙电压参考电路包括一小功率功耗能带隙电路以及瞬时启动能带隙电路，该瞬时启动能带隙电路提供输出参考电压直到该低功率功耗能带隙电路在瞬时启动能带隙电路被关闭的时候处于稳定状态。
美国专利US6,710,641号(Yu，et al.)描述了一个和电压供应一起进行操作的能带隙参考电路，该电压供应可能小于1伏特并有个稳定的，非0的电流工作点。磁心有一个内嵌在其中的电流发生器，它同时还包括一个为多个使用在电路中的晶体管提供自调电压的运算放大器。
美国专利US6,737,908号(Mottola，et al.)描述了一个包括一分路能带隙调整器和外部加电电流源的引导参考电路。该引导参考电路包括一用于在一个第一节点处产生一参考电压的稳压器，一个产生电流的电流源，以及一个把电流导入稳压器并提供给稳压器的电流反射镜。在运转过程中，在稳压器被接上电源的时候，当第一节点的电压小于一个其值小于参考电压的预定电压值的时候，电流会越来越大。
美国US2002/0125937专利申请(Park，et al.)阐明了一个具有一用于初始化能带隙参考电压电路的能带隙启动电路的能带隙参考电压电路。该能带隙启动电路被连接到一个能带隙磁心电路里的低阻抗引线，同时能带隙输出电路有一个被连接到一能带隙磁心电路里高阻抗引线的回馈电路。该能带隙启动电路到该能带隙磁心电路的低阻抗引线的联机排除了该能带隙参考电压电路亚稳定操作的可能性。
美国US2003/0080806专利申请(Sugimura)提供了一个能带隙参考电压电路。该能带隙电压电路包括一常数电流电路，一个依据该常数电流产生一参考电压的参考电压输出电路，一个电源电压检测电路，以及一个启动输出电路。该启动输出电路为该常数电流电路里的一个节点提供一个起始电压直到该电源电压检测电路检测到电源已经达到一个足够使该常数电流电路维持操作的电压值。
美国US2003/0201822专利申请(Kang，et al.)描述了一个快速启动低功率能带隙电压参考电路。该快速启动低功率能带隙电压参考电路在启动时是随意地把一个启动电路加载到该能带隙电压参考电路以提高其稳定性。
发明内容
本发明的一个目的是提供一个启动电路以初始化一个PTAT(与绝对温度成比例)的偏压电路，该偏压电路用来检测启动电路的状态以便于中断该初始化过程。
本发明的另一个目的是提供一个PTAT偏压电路，该偏压电路包括一启动支电路，该启动支电路强制该PTAT偏压从一个退化操作点切换到一个正常操作点，并且在检测到PTAT偏压电路的初始化操作时中断该启动支电路的操作。
此外，本发明的另一个目的是提供一能带隙参考电路，该能带隙参考电路包括一个启动支电路，该启动支电路强制该能带隙参考电路从一个退化操作点切换到一个正常操作点，并且在检测到该能带隙标准的初始化时中断该启动支电路的操作。
上述目的是这样实现的，一个用于产生能带隙参考电压的能带隙参考电路包括一用于产生一PTAT偏压的PTAT偏压电路，一个用于该能带隙参考电路初始化操作的加速电路，以及一有效地把PTAT偏压和CTAT电压相加以产生一个能带隙参考电压的加法电路。
该加速电路合并了一个第一导电型的第一MOS晶体管和一个第二导电型的第一及第二MOS晶体管。该第一导电型的MOS晶体管有一个连接到第一电源电压源的源极，一个连接以接受电源指示信号的栅极，以及一个漏极。该第二导电型的第一MOS晶体管有一个被连接以接受一个来自PTAT偏压电路的PTAT偏压的漏极，一个与该第一导电型的MOS晶体管的漏极进行通信的栅极，以及一个连接第二电源电压源的源极。该第二导电型的第二MOS晶体管有一个和该第一导电型的MOS晶体管的漏极及该第二导电型的第一MOS晶体管的栅极进行通信的漏极，一个被连接以接收来自PTAT偏压电路的回馈信号的栅极，以及一连接到第二电源电压源的源极。
如果在第一电源启动的过程中电源指示信号表明该第一电源没有达到一个阈值电平，该第一导电型的MOS晶体管的漏极会处于第一电压电平以启动该第二导电型的第一MOS晶体管强制设定PTAT偏压为第二电源电压源处的电压电平。当回馈信号表明该PTAT偏压电路已经达到一个正常偏压电平时，该第二导电型的第二MOS晶体管被启动，同时该第二导电型的第一MOS晶体管被停用，并且该PTAT偏压被设定为一个活动偏压电平。
与启动电路进行通信的PTAT偏压产生电路提供了PTAT偏压和回馈信号给该启动电路。该PTAT偏压产生电路包括一个第一和第二二极管式双载子晶体管以及第一导电型的第二和第三MOS晶体管。该第一二极管式双载子晶体管有一个基极和通常连接到第二电源电压源的集电极，以及一个发射极。该第二二极管式双载子晶体管有一个基极和通常连接到第二电源电压源的集电极，以及一个发射极。该第一导电型的第二MOS晶体管有一个连接到第一电源电压源的源极，一个栅极，以及一个与该第一二极管式双载子晶体管的发射极进行通信以提供一个第一电流给该第一二极管式双载子晶体管的漏极。该第一导电型的第三MOS晶体管有一个连接到第一电源电压源的源极，一个栅极，以及一个与该第二二极管式双载子晶体管的发射极进行通信以提供一个第二电流给该第一二极管式双载子晶体管的漏极。该PTAT偏压生成电路进一步包括一个第一电阻器以及一个运算放大器。该第一电阻器有一个连接以便于接收来自该第一导电型的第三MOS晶体管的漏极的第二电流的第一接头和一个连接以便于把第二电流传递给第二二极管式双载子晶体管的发射极以生成一个差分基极-发射极电压的第二接头。该差分基极-发射极电压表明了第一二极管式双载子晶体管的基极-发射极电压和第二二极管式双载子晶体管的基极-发射极电压之间的不一致性。该运算放大器使输入端连接在一起以接收且放大第一二极管式双载子晶体管的基极-发射极电压和第二二极管式双载子晶体管的基极-发射极电压以产生PTAT偏压。
提供给加速电路的回馈信号是第一个执行过程中第一二极管式双载子晶体管的基极-发射极电压。另一方面，回馈信号是第二个执行过程中第二二极管式双载子晶体管的基极-发射极电压。
在第三执行过程中，该PTAT偏压生成电路进一步包括一个第二电阻器。该第二电阻器有一个连接以便于接收第一电流的第一接头以及一个把第二电流切换到第一二极管式双载子晶体管的发射极的第二接头。在该第三执行过程中，该回馈信号在第二电阻器的第一接头处生成。
在第四执行过程中，该PTAT偏压生成电路包括一个第三电阻器。该第三电阻器有一个连接以便于接收第二电流的第一接头以及一个把第二电流切换到第一电阻器的第一接头再切换至第一二极管式双载子晶体管的发射极的第二接头。在该第四执行过程中，该回馈信号系在第三电阻器的第一接头处产生。
该能带隙加法电路把PTAT偏压和一双载子晶体管基极-发射极电压相加以产生能带隙参考电压。该能带隙加法电路合并了一个第一导电型的第四MOS晶体管，一个第四电阻器，以及第三二极管式双载子晶体管。该第一导电型的第四MOS晶体管有一个连接到第一电源电压源的源极，一个连接用于接收该PTAT偏压的栅极，以及一个漏极。该第四电阻器有一个连接以接收从该第一导电型的第四MOS晶体管的漏极切换而来的第三电流的第一接头，以及用于切换第三电流的第二接头。该第三二极管式双载子晶体管有一个基极和通常连接到第二电源电压源的集电极以及连接用于从该第四电阻器的第二接头接收第三电流的发射极。该能带隙参考电压系在该第四电阻器的第二接头处产生。在第五执行过程中，用于加速电路的回馈信号即该能带隙参考电压。
下面结合附图对本发明进行详细说明。
附图说明
图1是一已知技术能带隙参考电压源的示意图；
图2是一已知技术PTAT偏压电路的MOS晶体管的操作图，其阐明了该电路的操作点；
图3是一具有已知技术启动电路的能带隙参考电压源的示意图；
图4和图5是图3中能带隙参考电压源先前技术的电压对时间的操作图；
图6a和图6b是本发明一具有加速电路能带隙参考电压源的第一和第二实施例的示意图；
图7a和图7b是本发明一具有加速电路能带隙参考电压源的第三和第四实施例的示意图；
图8a和图8b是本发明一具有加速电路能带隙参考电压源的第五和第六实施例的示意图；
图9a和图9b是本发明一具有加速电路能带隙参考电压源的第七和第八实施例的示意图；
图10和图11是本发明能带隙参考电压源实施例的电压对时间的操作图。
附图标记说明：5能带隙参考电压源电路；10与绝对温度成比例的偏压电路；15加法电路；20启动电路；105能带隙参考电压源；110与绝对温度成比例的偏压电路；115加法电路；120起始加速电路；205能带隙参考电压源；210与绝对温度成比例的偏压电路；215加法电路；220起始加速电路；305能带隙参考电压源；310与绝对温度成比例的偏压电路；315加法电路；320起始加速电路；405能带隙参考电压源；410与绝对温度成比例的偏压电路；415加法电路；420起始加速电路；430与绝对温度成比例的偏压电路。
具体实施方式
本发明的加速电路用以初始化一PTAT偏压电路。当该PTAT偏压电路被启动后，该加速电路检测该启动操作并将其切断。一个加电信号被应用到该加速电路以提供一电源电压源已经达到一个阈值电平的指示。这时会通过表明该PTAT偏压电路已经离开了退化操作点的加速电路而接收到一个回馈信号。当该回馈信号表明离开了该退化操作点时，该加速电路就会被自动地停用。
参阅图6a描述的一个能带隙参考电压源105。该PTAT偏压电路110被构建并作为图1中的PTAT偏压电路10而被操作。本发明的加速电路120被连接以接收表明该电源电压源VDD操作状态的加电信号PU。当该加电信号PU被启动时，该电源电压源VDD就已经达到一个与该电源电压源VDD的操作电压成比例的阈值。在该加电信号PU被停用的过程中，该加速电路120被启动。
该加速电路120的输出端被连接到节点n3处的PTAT电压。虽然该加速电路1 20被启动，但节点n3被放电以达到基底电压参考源VSS。当来自该PTAT偏压110的回馈信号被启动时，该加速电路120被停用，同时节点n3也被设置为PTAT偏压。在这第一个实施例中，该回馈信号就是该PTAT偏压电路110的第一二极管式双载子晶体管Q1的基极-发射极电压。
该加速电路120有一个具有连接到该电源电压源VDD的源极的p型MOS晶体管MP4。栅极被连接以接收该加电信号PU。该p型MOS晶体管MP4的漏极被连接到n型MOS晶体管MN1的漏极及n型MOS晶体管MN2的栅极，该n型MOS晶体管MN1的栅极被连接到该PTAT偏压电路110的节点n1处以接收该回馈信号。该n型MOS晶体管MN1和MN2的源极被连接到基底偏压电源电压源VSS，该n型MOS晶体管MN2的漏极被连接到该节点n3以在该电源电压源VDD启动的过程中对该节点n3放电以迫使该PTAT偏压电路110离开其退化操作点。
当节点n1处的回馈信号变得足够大时，该n型MOS晶体管MN1就会开启。该n型MOS晶体管MN1漏极处的电压逼近该基底偏压电源电压源VSS的电压电平，同时该n型MOS晶体管MN2被关闭以停用该加速电路120。
该PTAT偏压在被连接到该加法电路115的节点n3处被呈现。该加法电路115有效地把PTAT偏压加到一二极管式双载子晶体管的基极-发射极电压。该加法电路115由p型MOS晶体管MP3，电阻器R2，以及二极管式PNP双载子晶体管Q3，而其功能则如图1中的加法电路一样。
参阅本发明加速电路120第二实施例的图6b。在该实施例中，该n型MOS晶体管MN1的栅极被连接到该PTAT偏压电路110的节点n2处。如第一个实施例所述，当该节点n2处的电压变得足够大以启动该n型MOS晶体管MN1时，该n型MOS晶体管MN2就会被关闭，同时该加速电路120也会被停用。
如图7a和图7b所示本发明的加速电路220的第3和第4实施例中，其基本结构实质上类似于图6a和图6b中的结构。该加速电路220被连接到节点n3处以执行能带隙参考电压源205的初始化操作。该PTAT偏压电路210提供了PTAT偏压给该节点n3并因此也提供给该加法电路215。在该PTAT偏压电路210内，该电阻器R3被安置在该p型MOS晶体管MP1漏极处的节点n5，和该二极管式PNP双载子晶体管Q1的发射极及该运算放大器OA1的倒相输入端处的节点n1间。该电阻器R4被安置在该p型MOS晶体管MP2的漏极处的节点n6，和该二极管式PNP双载子晶体管Q2的发射极及该运算放大器OA1的非倒相输入端处的节点n2间。该电阻器R3和该电阻器R4的电阻和该电阻器R2的电阻相等。该PTAT偏压电路210剩下的结构和操作与图1中的PTAT偏压电路10等价。
图6a中节点n1和图6b中节点n2处的回馈信号如图1的说明里所描述的那样大大地依赖于温度变化。这个温度依赖性将会导致该加速电路120的初始化进程未初始化或过初始化该PTAT偏压电路110及该能带隙参考电压源105。这就迫使该能带隙参考电压源105在很长时间里还处于不稳定状态。这就降低了该能带隙参考电压应用到外部电路的速度。
节点处的电压可由下面的方程式确定：
Vn5＝Vbe1+(KT/q)*(ln(M)*R3/R1)
Vn6＝Vbe1+(KT/q)*(ln(M)*R4/R1)
其中
Vn5是节点n5处的生产电压。
Vn6是节点n6处的生成电压。
Vbe1是该二极管式PNP双载子晶体管Q1的基极和发射极间的生成电压。
K是波尔兹曼常数。
T是绝对温度。
q是一个电子的电荷。
M是该二极管式PNP双载子晶体管Q1和Q2的比例系数
R1是电阻器R1的电阻。
R2是电阻器R2的电阻。
图7a中的回馈信号在节点n5处生成并在该n型MOS晶体管MN1的栅极处被传送到该加速电路220。另一方面，图7b中的回馈信号在节点n6处生成并在该n型MOS晶体管MN2的栅极处被传送到该加速电路220。由计算Vn5和Vn6的方程式可以看出，该回馈信号现在相对独立于温度变化。
在图8a和图8b所示本发明加速电路320的第五和第六实施例中，其基本结构本质上类似于图6a和图6b中的结构。该加速电路320被连接到节点n3处以执行该能带隙参考电压源305的初始化操作。该PTAT偏压电路310提供PTAT偏压给节点n3同时因此也提供给该加法电路315。在图8a的PTAT偏压电路310中，该电阻器R3被安置在该p型MOS晶体管MP1的漏极处的节点n5，和该二极管式PNP双载子晶体管Q1的发射极及该运算放大器OA1的倒相输入端处的节点n1间。在图8b的PTAT偏压电路310中，该电阻器R4被安置在该p型MOS晶体管MP2的漏极处的节点n6，和该二极管式PNP双载子晶体管Q2的发射极及该运算放大器OA1的非倒相输入端的节点n2间。该电阻器R3和该电阻器R4的电阻和该电阻器R2的电阻相等。该PTAT偏压电路310剩下的结构和操作系与图1中的PTAT偏压电路10等价。
其显示在图8a中节点n5内间生成的电压Vn5以及在图8b中节点n6内间生成的电压Vn6系可以根据用于图7a和图7b的方程式得到。图8a和图8b的实施例分别是图7a和图7b实施例的特殊情况。分别加到图8a和图8b的电阻器R3和R4并不会影响能带隙参考电压源305的性能。
现在为讨论本发明加速电路420的第七实施例而参阅图9a，其基本结构本质系类似于图6a和图6b的结构。该加速电路420被连接到节点n3以执行能带隙参考电压源405的初始化操作。该PTAT偏压电路410提供PTAT偏压给节点n3并因此也提供给该加法电路415。该PTAT偏压电路410的结构及功能与图1中的PTAT偏压电路10一样。在该能带隙参考电压源405的初始化执行过程中，该回馈信号从该p型MOS晶体管MP3处的漏极及该电阻器R2的顶端接头处提供给该n型MOS晶体管MN1，而且该能带隙参考电压从该电阻器R2的顶端接头处生成。在这种情况下，当该p型MOS晶体管MP4被开启同时也开启了该n型MOS晶体管MN2的时候，该p型MOS晶体管MP3乃被开启，而且该电阻器R2的第二接头会随着该电源电压源VDD的电压电平的升高而升高。当该能带隙参考电压VBGR的水平达到一个能足够开启该n型MOS晶体管MN1的电压电平时，该n型MOS晶体管MN2乃会关闭，同时该PTAT偏压电平在其适当的水平处开始使该能带隙参考电压VBGR趋于稳定。
如图9b所示的本发明加速电路420的第八实施例，其基本结构本质类似于图7a和图7b的结构。该加速电路420被连接到节点n3以执行该能带隙参考电压源405的初始化操作。该PTAT偏压电路410提供PTAT偏压给节点n3并因此也提供给加法电路415。该PTAT偏压电路430的结构及功能和图7a和图7b中的PTAT偏压电路210一样。在该能带隙参考电压源405的初始化执行过程中，该回馈信号从p型MOS晶体管MP3处的漏极及该电阻器R2的顶端接头处提供给该n型MOS晶体管MN1，而且该能带隙参考电压从该电阻器R2的顶端接头处生成。在这种情况下，当该p型MOS晶体管MP4被开启同时也开启了该n型MOS晶体管MN2的时候，该p型MOS晶体管MP3及被开启，同时该电阻器R2的第二电接头随着该电源电压源VDD的电压电平的升高而升高。当该能带隙参考电压VBGR的水平达到一个能足够开启该n型MOS晶体管MN1的电压电平时，该n型金属氧化物半导体晶体管MN2乃会关闭，同时该PTAT偏压电平在其适当的水平处开始使该能带隙参考电压VBGR趋于稳定。
如上所述，被描述的本发明加速电路的每个实施例以及该PTAT偏压电路和该能带隙参考电压源在操作时本质上是一样的。参阅图10和图11以解释在该电源电压源VDD的启动过程中该能带隙参考电压源内的电压电平。当该电源电压源VDD的电压升高且该加电指示信号PU被停用时，该p型MOS晶体管MP4乃被启动并致使节点n4适当地朝该电源电压源VDD的电压电平方向升高因而开启该n型MOS晶体管MN2。然后该节点n3被提升到近似于该基底偏压源VSS的电压电平，而该基底偏压源VSS使该p型MOS晶体管MP1，MP2和MP3开启以使节点n1和n2和该电阻器R2顶端接头处的节点的电压电平VBGR以及该p型MOS晶体管MP3沿着稳定的能带隙参考电压VBGR的方向增加。该n型MOS晶体管MN1的栅极处的回馈电压电平升高到足够大以开启该n型MOS晶体管MN1并使节点n4处的电压接近该基底偏压电源电压源VSS的的水平。该n型MOS晶体管MN2关闭的同时节点n3增加到该PTAT偏压的稳定状态水平，同时该电阻器R2的顶端接头处的节点和该p型MOS晶体管MP3的漏极处的电压电平VBGR完成朝该稳定能带隙参考电压VBGR的水平增加。当该回馈信号启动该n型MOS晶体管MN1时，本发明的加速电路就会被停用，同时该PTAT偏压电路及该加法电路会达到其正常的操作的电压电平。
虽然本发明的加速电路和该PTAT偏压电路被显示为应用到一能带隙参考电压源，但是该加速电路和该PTAT偏压电路可能会被应用到具有相同配置且设有一个退化操作点的电路。这样的一个电路范例可能是一个温度传感器。其它类似的电路将会合并本发明的加速电路并符合本发明的内容。
虽然本发明已经根据其中优选实施例被特别地显示和描述，但是本领域熟练技术人员将会理解那些未背离本发明精神的形式上各种各样的变化。

Claims (22)

1.一种用于与绝对温度成比例PTAT的偏压电路的起始加速电路，其特征在于，包括：
一第一导电型的MOS晶体管，具有一连接到一第一电源电压的源极，一连接以接收一电源指示信号的栅极，及一漏极；
一第二导电型的第一MOS晶体管，具有一连接以接收来自该PTAT偏压电路的PTAT偏压的漏极，一与该第一导电型的MOS晶体管的漏极进行通信的栅极，及一连接一第二电源电压源的源极；以及
一第二导电型的第二MOS晶体管，其具有一与该第一导电型的MOS晶体管的漏极及该第二导电型的第一MOS晶体管的栅极进行通信的漏极，一连接以接收来自该PTAT偏压电路的回馈信号的栅极，以及一连接到该第二电源电压源的源极。
2.一种与绝对温度成比例PTAT的偏压电路，其特征在于，包括：
一个用于该与绝对温度成比例PTAT偏压电路的起始加速电路，包含：
一第一导电型的MOS晶体管，具有一连接到一第一电源电压源的源极，一连接以接收一个电源指示信号的栅极，及一漏极；
一第二导电型的第一MOS晶体管，具有一连接以接收来自该PTAT偏压电路的PTAT偏压的漏极，一与该第一导电型的MOS晶体管的漏极进行通信的栅极，及一连接一第二电源电压源的源极；以及
一第二导电型的第二MOS晶体管，具有一与该第一导电型的MOS晶体管的漏极及该第二导电型的第一MOS晶体管的栅极进行通信的漏极，一连接以接收来自该PTAT偏压电路的回馈信号的栅极，及连接到该第二电源电压源的源极。
3.如权利要求2所述的与绝对温度成比例PTAT的偏压电路，其特征在于，进一步包括：
一PTAT偏压生成电路，与一启动电路通信以提供该PTAT偏压和该回馈信号给该启动电路。
4.如权利要求3所述的PTAT偏压电路，其特征在于，该PTAT偏压生成电路包含：
一第一二极管式双载子晶体管，具有一连接到该第二电源电压源的基极和集电极，以及一发射极；
一第二二极管式双载子晶体管，具有一连接到第二电源电压源的基极和集电极，以及一发射极；
一第一导电型的第二MOS晶体管，具有一连接到该第一电源电压源的源极，一栅极，以及一与该第一二极管式双载子晶体管的发射极通信以提供一第一电流给该第一二极管式双载子晶体管的漏极；
一第一导电型的第三MOS晶体管，具有一连接到该第一电源电压源的源极，一栅极，以及一与该第二二极管式双载子晶体管的发射极通信以提供一第二电流给该第二二极管式双载子晶体管的漏极；
一第一电阻器，具有一连接以接收来自该第一导电型的第三MOS晶体管的漏极的第二电流的第一接头和一连接以传送该第二电流到该第二二极管式双载子晶体管的发射极，使生成一个差分基极-发射极电压的第二接头，其中该差分基极-发射极电压表示该第一二极管式双载子晶体管的基极-发射极电压和该第二二极管式双载子晶体管的基极-发射极电压之间的不一致性；以及
一运算放大器，具有连接以接收并放大该第一二极管式双载子晶体管的基极-发射极电压和该第二二极管式双载子晶体管的基极-发射极电压以生成该PTAT偏压的输入端。
5.如权利要求4所述的PTAT偏压电路，其特征在于该回馈信号是第一二极管式双载子晶体管的基极-发射极电压。
6.如权利要求4所述的PTAT偏压电路，其特征在于该回馈信号是第二二极管式双载子晶体管的基极-发射极电压。
7.如权利要求4所述的PTAT偏压电路，其特征在于该PTAT偏压生成电路进一步包括：
一第二电阻器，具有一连接以接收该第一电流的第一接头和一传送该第二电流给该第一二极管式双载子晶体管的发射极的第二接头。
8.如权利要求7所述的PTAT偏压电路，其特征在于该回馈信号在第二电阻器的第一接头处产生。
9.如权利要求4所述的PTAT偏压电路，其特征在于该PTAT偏压生成电路进一步包括：
一第三电阻器，具有一连接以接收该第二电流的第一接头和一传送该第二电流到该第一电阻器的第一接头和该第一二极管式双载子晶体管的发射极的第二接头。
10.如权利要求8所述的PTAT偏压电路，其特征在于该回馈信号在该第三电阻器的第一接头处产生。
11.一种用以产生能带隙参考电压的能带隙参考电路，其特征在于，包括：
一用于能带隙参考电路的起始加速电路，包含：
一第一导电型的第一MOS晶体管，具有一连接到一第一电源电压源的源极，一连接以接收一电源指示信号的栅极，及一漏极；
一第二导电型的第一MOS晶体管，具有一连接以接收来自该PTAT偏压电路的PTAT偏压的漏极，一与该第一导电型的MOS晶体管的漏极进行通信的栅极，及一连接一第二电源电压源的源极；以及
一第二导电型的第二MOS晶体管，具有一个与该第一导电型的MOS晶体管的漏极及该第二导电型的第一MOS晶体管的栅极进行通信的漏极，一连接以接收来自该PTAT偏压电路的回馈信号的栅极，及一连接到该第二电源电压源的源极。
12.如权利要求11所述的能带隙参考电路，其特征在于，进一步包括：
一PTAT偏压电路，与一启动电路通信以提供该PTAT偏压和该回馈信号给该启动电路。
13.如权利要求12所述的能带隙参考电路，其特征在于，该PTAT偏压生成电路包括：
一第一二极管式双载子晶体管，具有连接到该第二电源电压源的基极和集电极，以及一发射极；
一第二二极管式双载子晶体管，具有连接到该第二电源电压源的基极和集电极，以及一发射极；
一第一导电型的第二MOS晶体管，具有一个连接到该第一电源电压源的源极，一栅极，以及一与该第一二极管式双载子晶体管的发射极通信以提供一第一电流给该第一二极管式双载子晶体管的漏极；
一第一导电型的第三MOS晶体管，具有一连接到该第一电源电压源的源极，一栅极，以及一与该第二二极管式双载子晶体管的发射极通信以提供一第二电流给该第二二极管式双载子晶体管的漏极；
一第一电阻器，具有一连接以接收来自该第一导电型的第三MOS晶体管的漏极的第二电流的第一接头和一连接以传送该第二电流到该第二二极管式双载子晶体管的发射极使生成一个差分基极-发射极电压的第二接头，其中该差分基极-发射极电压表示该第一二极管式双载子晶体管的基极-发射极电压和该第二二极管式双载子晶体管的基极-发射极电压之间的不一致性；以及
一运算放大器，具有连接以接收并放大该第一二极管式双载子晶体管的基极-发射极电压和该第二二极管式双载子晶体管的基极-发射极电压以生成该PTAT偏压的输入端。
14.如权利要求13所述的能带隙参考电路，其特征在于，该回馈信号是该第一二极管式双载子晶体管的基极-发射极电压。
15.如权利要求13所述的能带隙参考电路，其特征在于，该回馈信号是该第二二极管式双载子晶体管的基极-发射极电压。
16.如权利要求13所述的能带隙参考电路，其特征在于，该PTAT偏压生成电路进一步包括：
一第二电阻器，具有一连接以接收该第一电流的第一接头和一传送该第二电流给该第一二极管式双载子晶体管的发射极的第二接头。
17.如权利要求16所述的能带隙参考电路，其特征在于，该回馈信号在该第二电阻器的第一接头处产生。
18.如权利要求13所述的能带隙参考电路，其特征在于，该PTAT偏压生成电路进一步包括：
一第三电阻器，具有一连接以接收该第二电流的第一接头和一传送该第二电流到该第一电阻器的第一接头和该第一二极管式双载子晶体管的发射极的第二接头。
19.如权利要求18所述的能带隙参考电路，其特征在于，该回馈信号在该第三电阻器的第一接头处产生。
20.如权利要求11所述的能带隙参考电路，其特征在于，该能带隙参考电路进一步包括：
一能带隙加法电路，用以使该PTAT偏压和一双载子晶体管的基极-发射极电压相加以产生该能带隙参考电压。
21.如权利要求20所述的能带隙参考电路，其特征在于，该能带隙加法电路包括：
一第一导电型的第四MOS晶体管，具有一连接到该第一电源电压源的源极，一个连接以接收该PTAT偏压的栅极，以及一个漏极；
一第四电阻器，具有一连接以接收一来自该第一导电型的第四MOS晶体管的漏极所传送第三电流的第一接头，以及一传送该第三电流的第二接头；以及
一第三二极管式双载子晶体管，具有一连接到该第二电源电压源的基极和集电极，以及连接以接收来自该第四电阻器的第二接头的第三电流的发射极。
其中该能带隙参考电压在该第四电阻器的第二接头处产生。
22.如权利要求21所述的能带隙参考电路，其特征在于，该回馈信号是能带隙参考电压。
CNB2005100872947A 2005-03-03 2005-07-28 用于与绝对温度成比例的偏压电路的起始加速电路 Active CN100356283C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/071,489 US7224209B2 (en) 2005-03-03 2005-03-03 Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
US11/071,489 2005-03-03

Publications (2)

Publication Number Publication Date
CN1725139A CN1725139A (zh) 2006-01-25
CN100356283C true CN100356283C (zh) 2007-12-19

Family

ID=35924640

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100872947A Active CN100356283C (zh) 2005-03-03 2005-07-28 用于与绝对温度成比例的偏压电路的起始加速电路

Country Status (3)

Country Link
US (1) US7224209B2 (zh)
CN (1) CN100356283C (zh)
TW (1) TWI299821B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631297A (zh) * 2012-08-28 2014-03-12 三星半导体(中国)研究开发有限公司 低压输出带隙基准电路

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099163A1 (en) * 2003-11-08 2005-05-12 Andigilog, Inc. Temperature manager
US7857510B2 (en) * 2003-11-08 2010-12-28 Carl F Liepold Temperature sensing circuit
US7265529B2 (en) 2004-08-19 2007-09-04 Micron Technologgy, Inc. Zero power start-up circuit
JP2006133916A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp 基準電圧回路
JP2006262348A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 半導体回路
US20070069709A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Band gap reference voltage generator for low power
GB0519987D0 (en) * 2005-09-30 2005-11-09 Texas Instruments Ltd Band-gap voltage reference circuit
KR100761837B1 (ko) * 2006-02-09 2007-09-28 삼성전자주식회사 바이어스 회로 동작 차단회로를 구비하는 반도체메모리장치 및 바이어스 전압 발생방법
TWI394367B (zh) * 2006-02-18 2013-04-21 Seiko Instr Inc 帶隙定電壓電路
US7688054B2 (en) * 2006-06-02 2010-03-30 David Cave Bandgap circuit with temperature correction
DE102006031549B4 (de) * 2006-07-07 2016-08-04 Infineon Technologies Ag Verfahren zum Betreiben einer Hochfahrschaltung für eine Bandabstandsreferenzschaltung, Verfahren zum Unterstützen des Hochfahrens einer Bandabstandsreferenzschaltung und elektronische Schaltung zur Durchführung der Verfahren
GB2442494A (en) * 2006-10-06 2008-04-09 Wolfson Microelectronics Plc Voltage reference start-up circuit
JP2008123480A (ja) * 2006-10-16 2008-05-29 Nec Electronics Corp 基準電圧発生回路
US7486129B2 (en) * 2007-03-01 2009-02-03 Freescale Semiconductor, Inc. Low power voltage reference
US7714563B2 (en) * 2007-03-13 2010-05-11 Analog Devices, Inc. Low noise voltage reference circuit
US7446599B1 (en) * 2007-05-30 2008-11-04 Himax Technologies Limited Reference voltage generator
US7768343B1 (en) * 2007-06-18 2010-08-03 Marvell International Ltd. Start-up circuit for bandgap reference
CN101382811A (zh) * 2007-09-06 2009-03-11 普诚科技股份有限公司 电流源稳定电路
US8040340B2 (en) * 2007-11-05 2011-10-18 Himax Technologies Limited Control circuit having a comparator for a bandgap circuit
KR100940150B1 (ko) * 2007-12-03 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생을 위한 새로운 스타트-업 회로
KR100940151B1 (ko) 2007-12-26 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생회로
CN101226414B (zh) * 2008-01-30 2012-01-11 北京中星微电子有限公司 一种动态补偿基准电压的方法以及带隙基准电压源
JP4538066B2 (ja) * 2008-08-26 2010-09-08 株式会社東芝 乱数生成装置
US8022751B2 (en) * 2008-11-18 2011-09-20 Microchip Technology Incorporated Systems and methods for trimming bandgap offset with bipolar elements
KR101585958B1 (ko) * 2008-12-29 2016-01-18 주식회사 동부하이텍 기준전압 발생회로
US20100228906A1 (en) * 2009-03-06 2010-09-09 Arunprasad Ramiya Mothilal Managing Data in a Non-Volatile Memory System
CN101571727B (zh) * 2009-06-11 2012-10-10 四川和芯微电子股份有限公司 一种电流型带隙基准源电路启动电路
US8745365B2 (en) 2009-08-06 2014-06-03 Imation Corp. Method and system for secure booting a computer by booting a first operating system from a secure peripheral device and launching a second operating system stored a secure area in the secure peripheral device on the first operating system
US8683088B2 (en) * 2009-08-06 2014-03-25 Imation Corp. Peripheral device data integrity
US8878511B2 (en) * 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor
US8390264B2 (en) * 2010-03-23 2013-03-05 Himax Technologies Limited Differential reference voltage generator
US8264214B1 (en) * 2011-03-18 2012-09-11 Altera Corporation Very low voltage reference circuit
CN102722205A (zh) * 2011-03-29 2012-10-10 北京兆易创新科技有限公司 一种低压带隙基准产生电路
FR2975510B1 (fr) * 2011-05-17 2013-05-03 St Microelectronics Rousset Dispositif de generation d'une tension de reference de bande interdite ajustable a fort taux de rejection d'alimentation
FR2975512B1 (fr) * 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
US9535446B2 (en) * 2011-07-13 2017-01-03 Analog Devices, Inc. System and method for power trimming a bandgap circuit
US9110486B2 (en) * 2012-09-06 2015-08-18 Freescale Semiconductor, Inc. Bandgap reference circuit with startup circuit and method of operation
US9235229B2 (en) * 2012-09-14 2016-01-12 Nxp B.V. Low power fast settling voltage reference circuit
JP2014086000A (ja) * 2012-10-26 2014-05-12 Sony Corp 基準電圧発生回路
CN103645765B (zh) * 2013-12-20 2016-01-13 嘉兴中润微电子有限公司 一种用于高压功率mosfet电路中的高压大电流控制电路
US9600014B2 (en) 2014-05-07 2017-03-21 Analog Devices Global Voltage reference circuit
WO2016029340A1 (en) 2014-08-25 2016-03-03 Micron Technology, Inc. Apparatuses for temperature independent current generations
US20160246317A1 (en) * 2015-02-24 2016-08-25 Qualcomm Incorporated Power and area efficient method for generating a bias reference
KR101733157B1 (ko) * 2015-05-15 2017-05-08 포항공과대학교 산학협력단 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
GB2539446A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Start-up circuits
KR102062116B1 (ko) * 2015-07-28 2020-01-03 마이크론 테크놀로지, 인크. 일정 전류 제공 장치 및 방법
CN106571797B (zh) * 2015-10-10 2024-03-15 意法半导体研发(深圳)有限公司 上电复位(por)电路
CN105388951B (zh) * 2015-12-25 2017-06-06 上海华虹宏力半导体制造有限公司 带隙基准源电路
CN105487589B (zh) * 2016-01-15 2017-08-22 西安紫光国芯半导体有限公司 一种高低温下分布集中的带隙基准电路
US9946277B2 (en) 2016-03-23 2018-04-17 Avnera Corporation Wide supply range precision startup current source
US10261537B2 (en) 2016-03-23 2019-04-16 Avnera Corporation Wide supply range precision startup current source
CN105955386A (zh) * 2016-05-12 2016-09-21 西安电子科技大学 超低压cmos阈值带隙基准电路
US9864389B1 (en) * 2016-11-10 2018-01-09 Analog Devices Global Temperature compensated reference voltage circuit
CN106774574B (zh) * 2016-12-14 2019-01-15 深圳市紫光同创电子有限公司 一种带隙基准源电路
US10520972B2 (en) * 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
CN107992142B (zh) * 2017-12-29 2023-07-18 上海智浦欣微电子有限公司 一种高电源抑制比ptat电流源
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
CN109725672B (zh) * 2018-09-05 2023-09-08 南京浣轩半导体有限公司 一种带隙基准电路及高阶温度补偿方法
US11233513B2 (en) * 2019-11-05 2022-01-25 Mediatek Inc. Reference voltage buffer with settling enhancement
US11736103B2 (en) * 2021-06-16 2023-08-22 Appleton Grp Llc Voltage source kickstart circuit for powering integrated circuits
US11619551B1 (en) * 2022-01-27 2023-04-04 Proteantecs Ltd. Thermal sensor for integrated circuit
CN114895742A (zh) * 2022-05-30 2022-08-12 广东省大湾区集成电路与系统应用研究院 一种基准电压源电路
CN115016588B (zh) * 2022-07-22 2023-10-10 南京英锐创电子科技有限公司 用于带隙基准电路的启动电路及启动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238483A (zh) * 1998-06-05 1999-12-15 日本电气株式会社 带隙参考电压发生电路
JP2000148263A (ja) * 1998-11-06 2000-05-26 Nec Corp 内部電圧発生回路
US6188270B1 (en) * 1998-09-04 2001-02-13 International Business Machines Corporation Low-voltage reference circuit

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839535A (en) * 1988-02-22 1989-06-13 Motorola, Inc. MOS bandgap voltage reference circuit
US5087830A (en) * 1989-05-22 1992-02-11 David Cave Start circuit for a bandgap reference cell
US5545978A (en) * 1994-06-27 1996-08-13 International Business Machines Corporation Bandgap reference generator having regulation and kick-start circuits
GB9423033D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A voltage reference circuit
US5900773A (en) * 1997-04-22 1999-05-04 Microchip Technology Incorporated Precision bandgap reference circuit
US6084388A (en) * 1998-09-30 2000-07-04 Infineon Technologies Corporation System and method for low power start-up circuit for bandgap voltage reference
IT1312244B1 (it) * 1999-04-09 2002-04-09 St Microelectronics Srl Circuito di riferimento di tensione a bandgap.
US6133719A (en) * 1999-10-14 2000-10-17 Cirrus Logic, Inc. Robust start-up circuit for CMOS bandgap reference
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method
US6335614B1 (en) * 2000-09-29 2002-01-01 International Business Machines Corporation Bandgap reference voltage circuit with start up circuit
US6392470B1 (en) * 2000-09-29 2002-05-21 International Business Machines Corporation Bandgap reference voltage startup circuit
US6566850B2 (en) * 2000-12-06 2003-05-20 Intermec Ip Corp. Low-voltage, low-power bandgap reference circuit with bootstrap current
US6570437B2 (en) 2001-03-09 2003-05-27 International Business Machines Corporation Bandgap reference voltage circuit
US6509726B1 (en) * 2001-07-30 2003-01-21 Intel Corporation Amplifier for a bandgap reference circuit having a built-in startup circuit
US6489835B1 (en) * 2001-08-28 2002-12-03 Lattice Semiconductor Corporation Low voltage bandgap reference circuit
JP3678692B2 (ja) 2001-10-26 2005-08-03 沖電気工業株式会社 バンドギャップ基準電圧回路
TW574782B (en) * 2002-04-30 2004-02-01 Realtek Semiconductor Corp Fast start-up low-voltage bandgap voltage reference circuit
US6661713B1 (en) * 2002-07-25 2003-12-09 Taiwan Semiconductor Manufacturing Company Bandgap reference circuit
US6737908B2 (en) * 2002-09-03 2004-05-18 Micrel, Inc. Bootstrap reference circuit including a shunt bandgap regulator with external start-up current source
US6774711B2 (en) * 2002-11-15 2004-08-10 Atmel Corporation Low power bandgap voltage reference circuit
US6885178B2 (en) * 2002-12-27 2005-04-26 Analog Devices, Inc. CMOS voltage bandgap reference with improved headroom
US7071673B2 (en) * 2003-09-02 2006-07-04 Acu Technology Semiconductor Inc. Process insensitive voltage reference
GB2405707B (en) * 2003-09-05 2007-03-14 Micron Technology Europ Ltd Low voltage bandgap reference circuit with reduced area
JP2005128939A (ja) * 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
US7170274B2 (en) * 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
US7119527B2 (en) * 2004-06-30 2006-10-10 Silicon Labs Cp, Inc. Voltage reference circuit using PTAT voltage
US7116158B2 (en) * 2004-10-05 2006-10-03 Texas Instruments Incorporated Bandgap reference circuit for ultra-low current applications
US7119620B2 (en) * 2004-11-30 2006-10-10 Broadcom Corporation Method and system for constant or proportional to absolute temperature biasing for minimizing transmitter output power variation
US7170336B2 (en) * 2005-02-11 2007-01-30 Etron Technology, Inc. Low voltage bandgap reference (BGR) circuit
US7119528B1 (en) * 2005-04-26 2006-10-10 International Business Machines Corporation Low voltage bandgap reference with power supply rejection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238483A (zh) * 1998-06-05 1999-12-15 日本电气株式会社 带隙参考电压发生电路
US6188270B1 (en) * 1998-09-04 2001-02-13 International Business Machines Corporation Low-voltage reference circuit
JP2000148263A (ja) * 1998-11-06 2000-05-26 Nec Corp 内部電圧発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631297A (zh) * 2012-08-28 2014-03-12 三星半导体(中国)研究开发有限公司 低压输出带隙基准电路
CN103631297B (zh) * 2012-08-28 2015-11-11 三星半导体(中国)研究开发有限公司 低压输出带隙基准电路

Also Published As

Publication number Publication date
US20060197584A1 (en) 2006-09-07
TWI299821B (en) 2008-08-11
TW200632612A (en) 2006-09-16
CN1725139A (zh) 2006-01-25
US7224209B2 (en) 2007-05-29

Similar Documents

Publication Publication Date Title
CN100356283C (zh) 用于与绝对温度成比例的偏压电路的起始加速电路
CN101685317B (zh) 带隙基准电压电路
CN100451908C (zh) 温度稳定的参考电压电路
CN100504324C (zh) 半导体器件、温度传感器和包括该温度传感器的电子设备
CN111610812B (zh) 一种带隙基准电源产生电路及集成电路
JP5353548B2 (ja) バンドギャップレファレンス回路
JP5543090B2 (ja) バンドギャップ電源回路およびその起動方法
GB2425419A (en) An overtemperature detector for integrated circuits, using hysteresis
JP2008219486A (ja) パワーオン検知回路
TW200827978A (en) Bandgap reference circuits and start-up methods thereof
CN110989760B (zh) 基于带隙基准电压的检测电路及带隙基准电压电路
TW200928657A (en) Start-up circuit for reference voltage generation circuit
KR20100078621A (ko) 기준 전압 발생 회로
TW201337497A (zh) 快速響應的低壓差穩壓系統和低壓差穩壓系統的操作方法
CN102841629A (zh) 一种BiCMOS电流型基准电路
EP1505467A2 (en) Voltage reference generator providing an output voltage lower than the bandgap voltage
JP2009176111A (ja) バンドギャップ基準電源回路
JP4397562B2 (ja) バンドギャップリファレンス回路
EP1852766B1 (en) Reference voltage generating circuit
CN112000162A (zh) 一种带隙基准电压源
CN111293876A (zh) 一种电荷泵的线性化电路
CN103926967B (zh) 低压低功耗基准电压源及低基准电压产生电路
JP2000194431A (ja) 安定化電源回路
JP2001117654A (ja) 基準電圧発生回路
CN114610108A (zh) 偏置电流生成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant