CN100359648C - 其上具有半导体器件的单晶氧化物的生长方法 - Google Patents

其上具有半导体器件的单晶氧化物的生长方法 Download PDF

Info

Publication number
CN100359648C
CN100359648C CNB038101661A CN03810166A CN100359648C CN 100359648 C CN100359648 C CN 100359648C CN B038101661 A CNB038101661 A CN B038101661A CN 03810166 A CN03810166 A CN 03810166A CN 100359648 C CN100359648 C CN 100359648C
Authority
CN
China
Prior art keywords
layer
substrate
oxide
temperature
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038101661A
Other languages
English (en)
Other versions
CN1650407A (zh
Inventor
李�浩
拉温德拉纳特·德罗帕德
丹·S·马歇尔
魏义
小·M·胡
梁勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1650407A publication Critical patent/CN1650407A/zh
Application granted granted Critical
Publication of CN100359648C publication Critical patent/CN100359648C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Abstract

在例如硅晶片的单晶衬底(72)上生长高品质单晶金属氧化物层(74)。在足够低以防止硅衬底的有害的并同时存在的氧化的温度下，在硅衬底上生长单晶金属氧化物。在生长一层1-3单原子层的单晶氧化物之后，停止生长并且通过较高温度退火提高该层的结晶品质。退火之后，通过重新开始低温生长可以增加层的厚度。在单晶氧化物的厚度达到几个单原子层之后，可以在单晶金属氧化物层和硅衬底之间的界面处生长非晶氧化硅层(78)。

Description

其上具有半导体器件的单晶氧化物的生长方法
技术领域
本发明一般涉及半导体结构和器件以及它们的制造方法，更具体地涉及半导体结构和器件以及含有由半导体材料、化合物半导体材料、和/或例如金属和非金属的其它类型的材料构成的单晶材料层的半导体结构、器件和集成电路的制造和使用，还更具体地涉及用于在单晶衬底上生长单晶氧化物层的方法以及用于制造含有这种氧化物层的半导体结构和器件的方法。
背景技术
半导体器件常常包括多层导电、绝缘和半导体层。常常用层的可结晶性提供这类层的理想特性。例如，随着层的可结晶性增长，提高了半导体层的电子迁移率和能带隙。类似地，随着这些层的可结晶性增长，提高了导电层的自由电子浓度以及绝缘或电介质模的电子电荷位移和电子能量可复性。
多年以来，人们尝试在例如硅(Si)的异质衬底上生长各种单片薄膜。为了取得各种单片层的最佳特性，无论如何，高结晶品质的单晶膜是理想的。例如，已尝试在例如锗、硅的衬底和各种绝缘体上生长各种单晶层。因为，主晶和生长晶体之间的晶格失配以使单晶材料的最终层是低品质的，所以这些尝试一般是不成功的。
如果低成本的高品质单晶材料的大面积薄膜是可利用的，那么与用单晶材料的大块晶片开始制造这种器件或在相同材料的大块晶片上的这种材料的外延膜中制造这种器件的成本相比，以低成本在该膜中或使用该膜能有利地制造各种半导体器件。此外，如果能用例如硅晶片的大块晶片开始实现高品质单晶材料的薄膜，可以利用硅和高品质单晶材料两者的最佳特性得到集成器件结构。
因此，存在用于在另一单晶材料上提供高品质单晶膜或层的半导体结构以及用于制作这种结构的工艺的需要。而且，存在用于制造在另一单晶材料上方提供高品质单晶膜或层的异质半导体结构的方法的需要。换句话说，存在用于提供适应高品质单晶材料层的单晶衬底的形成的需要，使得能够得到用于高品质半导体结构、器件和集成电路的形成、尤其用于在单晶衬底上面高品质异质外延单晶氧化物层的形成的可靠二维生长，半导体结构、器件和集成电路具有与下层衬底相同的晶体取向。
此外，存在用于制造半导体结构的方法的需要，该半导体结构依序具有在堆叠在单晶衬底上的单晶氧化物膜上面的任意的半导体、化合物半导体、绝缘的或金属化的生长单晶膜。为了取得这些需要，还存在一种用于在单晶半导体衬底上生长高结晶品质的单晶氧化物的方法的需要。
发明内容
根据本发明的第一方面，提供了一种用于在单晶衬底上生长单晶氧化物层的方法，包括如下步骤：在反应室内放置具有表面的单晶衬底；除去出现在衬底表面上的任意氧化物；加热衬底到第一温度；引入氧气到反应室以确立反应室中氧气的第一局部压力，其中所述第一温度和所述第一局部压力的所选择的组合使得衬底将基本不与氧反应；引入至少一种反应物到反应室并使至少一种反应物与氧气反应以形成第一层氧化物；停止引入所述至少一种反应物到反应室；降低反应室内的氧气的局部压力到小于氧气的第一局部压力的氧气的第二局部压力；以及在停止引入所述至少一种反应物以及降低反应室内的氧气的局部压力的步骤之后，加热衬底到大于第一温度的第二温度，其中第二温度足够高以提高第一层的结晶品质，并且第二温度不足以高到引起衬底与第一层反应。
根据本发明的第二方面，提供了一种用于制造半导体结构的方法，包括如下步骤：在反应室内放置具有表面的单晶衬底；除去出现在衬底表面上的任意氧化物；加热衬底到第一温度；引入氧气到反应室以确立反应室中氧气的第一局部压力；引入至少一种反应物到反应室；使氧气与至少一种反应物在衬底表面反应以在表面上生长氧化物；增加反应室中的氧气的局部压力；终止引入所述至少一种反应物的步骤；以及加热衬底到大于第一温度的第二温度，以提高氧化物的结晶品质；其中，与可氧化衬底的氧化相比，所述第一温度是使至少一种反应物的氧化在动力学上有利的温度。
根据本发明的第三方面，提供了一种用于制造半导体结构的工艺，包括：提供单晶硅衬底；以及在单晶硅衬底上面淀积单晶钙钛矿氧化物膜，淀积的步骤包括如下步骤：在反应室中放置衬底；除去出现在衬底表面上的任意氧化物；加热衬底到小于400℃的温度；引入氧气和大量金属反应物到反应室以在衬底上生长1-10单原子层的钙钛矿氧化物的第一层；以及加热衬底到500℃至750℃之间的第二温度以提高钙钛矿氧化物的结晶品质。
附图说明
本发明用例子来举例说明而不局限于附图，其中相同的参考数字指示相同的部件，其中：
图1-4示意地示例出根据本发明的各种实施例的器件结构的截面图；
图5用图表示例了最多可得到的膜厚度与主晶和生长晶体覆层之间的晶格失配之间的关系；
图6示例了含有单晶调节(accommodating)缓冲层的结构的高清晰度透射电子显微图(TEM)；
图7示例了含有单晶调节缓冲层的结构的x-射线衍射频谱；
图8示例了含有非晶氧化物层的结构的高清晰度透射电子显微图；
图9示例了含有非晶氧化物层的结构的x-射线衍射频谱；
图10-13示意地示例出根据本发明的另一个实施例的形成器件结构的截面图；
图14示意地示例出根据本发明的又一个实施例的形成器件结构的截面图。
有经验的技术人员应明白，示例图中的部件为便于简化和清楚而不必按规定比例描绘。例如，可以相对于其它部件夸大图中某些部件的尺寸，以有助于提高本发明的实施例的理解。
具体实施方式
图1示意地示例出根据本发明一个实施例的半导体结构20的一部分的截面图。半导体结构20包括单晶衬底22、由单晶材料构成的调节缓冲层24、以及单晶材料层26。在本文中，术语“单晶”可以具有在半导体产业内通常使用的含义。该术语可以指单晶体或基本为单晶体的材料，并且可以包括具有例如位错和在硅或锗或硅和锗的混合物的衬底中通常发现的之类的相对少量缺陷的那些材料、以及在半导体工业中通常得到的这类材料的外延层。
根据本发明的一个实施例，结构20还包括位于衬底22和调节缓冲层24之间的非晶中间层28。结构20还可以包括调节缓冲层24和单晶材料层26之间的模板层30。如下面所更加充分说明地，模板层有助于促进调节缓冲层上的单晶材料层的生长。非晶中间层有助于减缓调节缓冲层中的应力，并且这样做时帮助了高结晶品质的调节缓冲层的生长。
根据本发明的一个实施例，衬底22是优选为大直径的单晶半导体或化合物半导体晶片。例如，晶片可以为元素周期表中IV族的材料。IV族半导体材料的例子包括硅、锗、混合的硅和锗、混合的硅和碳、混合的硅、锗和碳，等等。优选衬底22为含有硅或锗的晶片，最优选为如在半导体工业中所利用的高品质单晶硅晶片。衬底22还可以包括外延层(未示出)以利于制造半导体器件，如下面将更充分说明的。调节缓冲层24优选为在下层衬底上外延生长的单晶氧化物或氮化物材料。根据本发明的一个实施例，在层24生长期间通过氧化衬底22，在衬底22和生长的调节缓冲层之间的界面处衬底22上生长非晶中间层28。非晶中间层用于减缓应力，该应力由于在衬底和缓冲层的晶格常数上的差异的结果可另外出现在单晶调节缓冲层中。如此处所用的，晶格常数是指在表面的平面内所测量的晶格的原子之间的距离。如果不用非晶中间层减缓这种应力，应力可以在调节缓冲层的晶体结构中产生缺陷。调节缓冲层的晶体结构中的缺陷将很难在单晶材料层26中得到高品质晶体结构，单晶材料层26可以包括半导体材料、化合物半导体材料、单晶氧化物、或例如金属或非金属的其他类型的材料。
优选调节缓冲层24为选择用于与下层衬底和与上层材料层的结晶匹配的单晶氧化物或氮化物材料。例如，该材料可以为具有与衬底和与随后涂敷的单晶材料层极其匹配的晶格结构的氧化物或氮化物。适合于调节缓冲层的材料包括金属氧化物、例如碱土金属/过渡金属氧化物、例如钛酸碱土金属、锆酸碱土金属、铪酸碱土金属、钽酸碱土金属、钌酸碱土金属、铌酸碱土金属、钒酸碱土金属、锡基钙钛矿碱土金属、铝酸镧、氧化镧钪、氧化钆、其它钙钛矿氧化物材料、以及其它单晶金属氧化物。另外，各种氮化物还可以用于调节缓冲层，例如氮化锗、氮化铝和氮化硼。尽管例如钌酸锶为导体，但这些材料中的大部分为绝缘体。通常，这些材料为金属氧化物或金属氮化物，并且更具体地，这些金属氧化物或氮化物一般而非必须而言包括至少两种不同的金属元素。在一些具体的应用中，金属氧化物或氮化物可以包括至少三种不同的金属元素。
非晶中间层28优选为通过氧化衬底22的表面形成氧化物，更优选由氧化硅构成。层28的厚度足以减缓由衬底22和调节缓冲层24的晶格常数之间的失配引起的应力。通常，层28具有大约0.5-5纳米(nm)范围内的厚度。如下面将更充分说明的，在特定的应用中，应使非晶层的厚度最少，尤其是在单晶缓冲层生长的最初阶段。
如必要的话，为了具体的结构或应用可以选择用于单晶材料层26的材料。例如，层26的单晶材料可以包括化合物半导体，如用于具体的半导体结构所需要的，可以从任何IIIA和VA族元素(III-V半导体化合物)、混合的III-V化合物、II(A或B)和VIA族元素(II-VI半导体化合物)、混合的II-VI化合物、IV和VI族元素(IV-VI半导体化合物)、混合的IV-VI化合物、IV族元素(IV族半导体)、以及混合的IV族化合物中来选择。这些例子包括砷化镓(GaAs)、镓铟砷(GaInAs)、镓铝砷(GaAlAs)、磷化铟(InP)、硫化镉(CdS)、碲镉汞(CdHgTe)、硒化锌(ZnSe)、硒化硫锌(ZnSSe)、硒化铅(PbSe)、碲化铅(PbTe)、硒化硫铅(PbSSe)、硅(Si)、锗(Ge)、锗化硅(SiGe)、碳化锗硅(SiGeC)，等等。然而，单晶材料层26还可以包括用于形成半导体结构、器件和/或集成电路的其它半导体材料、单晶氧化物、金属、或非金属材料。
下面论述用于模板30的适当材料。适当的模板材料在选择的位置处以化学方法键合到调节缓冲层24的表面上，并且提供用于单晶材料层26的外延生长的结晶的位置。当被使用时，模板层30具有从大约1至10单原子层范围内的厚度。此处，规定钙钛矿氧化物、例如SrTiO3的单原子层为一层具有沿生长方向的其单位晶格长度的厚度的这种氧化物。规定其化合物之一的单原子层、例如Sr的单原子层为在这种氧化物的单原子层中所包含的这种类型的原子的等效总量，在该例中为Sr原子。模板还可以结合有助于促进高品质二维晶体生长的湿润层。
图2示例出根据本发明的又一个实施例的半导体结构40的一部分的截面图。除在调节缓冲层24和单晶材料层26之间设置附加缓冲层32以外，结构40类似于上述半导体结构20。具体地，附加缓冲层位于模板层30和上层单晶材料之间。当单晶材料层26包括半导体或化合物半导体材料时，在调节缓冲层的晶格常数不能充分匹配上层单晶半导体或化合物半导体材料层时，由半导体或化合物半导体材料形成的附加缓冲层用于提供晶格补偿。
上面结合图1和图2介绍的结构和材料示例出用于在单晶衬底上方生长单晶材料层的结构。在某些应用中，例如层26的单晶材料层是制造器件的必要部分。在其它应用中，调节缓冲层可以成为制造器件的主要部分，例如场效应晶体管的栅极绝缘体。在这种其它应用中，形成在单晶调节缓冲层上面的材料层可以是或不是单晶的。例如，如在图3中所示例的，根据本发明的又一个实施例，半导体结构31包括单晶半导体衬底22、非晶中间层28、调节缓冲层24和覆层33。覆层可以是或不是单晶的。例如，如果半导体结构31用于制造场效应晶体管，那么层33可以是用于制造栅电极的多晶硅。在该实施例中，调节缓冲层24可以用做场效应晶体管的栅极电介质。因此，在该结构中，层24不是像本公开中别处所使用的术语那样的“调节缓冲”，也就是，单晶层提供下层和上层晶格常数的调节；但为了前后一致，将用该术语来指示生长在衬底22上面的任何单晶层。
图4示意地示例出根据本发明的另一个实施例的半导体结构34的一部分的截面图。结构34类似于结构20，除结构34包括非晶层36、而不是调节缓冲层24和非晶界面层28、以及还包括附加单晶层38以外。
如下面更加详细地说明的，以与上述相同的方式，可以通过首先形成调节缓冲层和非晶界面层来形成非晶层36。然后在单晶调节缓冲层上面形成(通过外延生长)单晶层38。然后调节缓冲层可以任意暴露于退火处理以使至少一部分单晶调节缓冲层转换成非晶层。以这种方式形成的非晶层36包括来自调节缓冲和界面层两者的材料，非晶层可以或不可以与汞混合。从而，层36可以包括一层或两层非晶层。衬底22和附加单晶层26之间的非晶层36的形成减缓了层22和38之间的应力，并提供用于随后的处理-例如形成单晶材料层26的可靠适用的衬底。
上面结合图1-3介绍的工艺适合于在单晶衬底上方生长单晶材料层。然而，结合图3介绍的工艺，由于其使层26中的任何应力缓和，可以更好地用于生长单晶材料层，该工艺包括使至少一部分单晶调节缓冲层转换成非晶氧化物层。
附加单晶层38可以包括结合任一单晶材料层26或附加缓冲层32的整个本申请介绍的任何材料。例如，当单晶材料层26包括半导体或化合物半导体材料时，层38可以包括单晶IV族、单晶化合物半导体材料、或含有氧化物和氮化物的其他单晶材料。
根据本发明的一个实施例，附加单晶层38在层36形成期间用作退火帽层以及用作模板用于随后形成单晶层26。因此，优选层38足够厚以提供适当的模板用于层26生长(至少一单原子层)，并且足够薄以使层38形成为基本无缺陷的单晶材料层。
根据本发明的另一个实施例，附加单晶层38包括足够厚以在层38内形成器件的单晶材料(例如，结合单晶材料层26的上述材料)。在该例中，根据本发明的半导体结构不包括单晶材料层26。换句话说，根据该实施例的半导体结构仅仅包括位于非晶氧化物层36上方的一层单晶层。
根据本发明各种可替换的实施例，下面不受限制的、示意的例子举例说明了结构20、40、31和34中有效的材料的各种组合。这些例子仅仅是举例说明的，并非想使本发明局限于这些示例的例子。
例1
根据本发明的一个实施例，单晶衬底22一般为(100)取向的硅衬底。例如，通常用于制作互补金属氧化物半导体(CMOS)集成电路时，硅衬底可以为具有大约200-300mm直径的硅衬底。根据本发明的该实施例，调节缓冲层24是SrZBa1-ZTiO3的单晶层，其中z范围从0至1，并且非晶中间层是在硅衬底和调节缓冲层之间的界面处形成的一层氧化硅(SiOX)。选择z的值以得到与下层衬底和随后形成的层26的一致的晶格常数接近匹配的至少一个晶格常数。所得到的晶体氧化物的晶格结构表现出相对衬底硅晶格结构的基本45度取向。调节缓冲层可以具有大约2至大约100纳米(nm)的厚度，并且优选具有大约5nm的厚度。通常，希望具有调节缓冲层的厚度足以使单晶材料层26与衬底绝缘以得到理想的电和光学特性。比100nm厚的层常提供很少的额外优势而不必要地增加了成本；但是，如果需要可以制造较厚的层。氧化硅的非晶中间层可以具有大约0.5-5nm的厚度，并优选为大约1至2nm的厚度。
根据本发明的该实施例，单晶材料层26是具有大约1nm至大约100微米(μm)厚度并优选具有大约0.5μm至10μm厚度的砷化镓(GaAs)或镓铝砷(GaAlAs)的化合物半导体层。厚度一般取决于要制备的层的应用。为了促进单晶氧化物上的砷化镓或镓铝砷的外延生长，用模板层覆盖氧化物层。优选模板层含有化合物半导体层中的一种元素以与预先已被覆盖的氧化物层的表面反应。覆盖层优选高达Sr-O、Ti-O、锶或钛的3层单原子层。模板层优选为Sr-Ga、Ti-Ga、Ti-As、Ti-O-As、Ti-O-Ga、Sr-O-As、Sr-Ga-O、Sr-Al-O、或Sr-Al。模板层的厚度优选为大约0.5至大约10单原子层，并优选为大约0.5-3单原子层。借助于优选的例子，说明位于被覆盖的Sr-O终止表面上的0.5-3单原子层的Ga成功地生长了GaAs层。为促进层26的高品质二维单晶生长，模板层还可以包括在其上表面上的湿润层。如下面更充分说明的，湿润层由改变调节缓冲层的表面能以有助于覆盖层的单晶生长的材料形成。例如，用于湿润层的适合材料包括具有立方晶体结构的金属、金属间化合物和金属氧化物。这样材料的例子包括NiAl、FeAl、CoAl、Ni、Co、Fe、Cu、Ag、Au、Ir、Rh、Pt、Pd、Rb、Cs、CoO、FeO、Cu2O、Rb2O3、Cs2O3和NiO。湿润层的厚度优选为0.5-5.0单原子层。
例2
根据本发明的又一个实施例，单晶衬底22是上述硅衬底。调节缓冲层是具有氧化硅的非晶中间层的单晶氧化物，单晶氧化物为立方或正交晶相位的锶或锆酸或铪酸钡，氧化硅的非晶中间层形成在硅衬底和调节缓冲层之间的界面处。调节缓冲层可以具有大约2-100nm的厚度并且优选具有至少4nm的厚度以确保恰当的结晶和表面品质，并且由单晶SrZrO3、BaZrO3、SrHfO3、BaSnO3或BaHfO3形成。例如，调节缓冲层可以是在大约700℃的温度下生长的BaZrO3的单晶氧化物层。最终的晶体氧化物的晶格结构表现出相对衬底硅晶格结构的45度取向。
由这些锆酸或铪酸材料形成的调节缓冲层适合于生长含有磷化铟(InP)体系中的化合物半导体材料的单晶材料层。在该体系中，例如，化合物半导体材料可以为具有大约1.0nm至10μm厚度的磷化铟(InP)、镓铟砷(GaInAs)、铟镓砷(InGaAs)、铝铟砷(AlInAs)、或磷化砷铝镓铟(AlGaInAsP)。用于该结构的适合模板为大约0.5-10单原子层并优选为大约0.5-2单原子层的材料M-N或材料M-O-N之一，其中M选自Zr、Hf、Ti、Sr和Ba中的至少一种，而N选自As、P、Ga、Al和In中的至少一种。可选择地，模板可以包括镓(Ga)、铝(Al)、铟(In)或镓、铝或铟的组合的0.5-10单原子层，并优选这些材料之一的0.5-2单原子层。通过例子，对于锆酸钡调节缓冲层，通过随后淀积0.5-2单原子层的砷以形成Zr-As模板来用0.5-2单原子层的锆终止表面。如用上面例子，可以用适合的湿润层来完成模板层，以促进后续层的二维单晶生长。然后在模板层上生长来自磷化铟体系的化合物半导体材料的单晶层。化合物半导体材料的最终晶格结构表面出相对调节缓冲层晶格结构的基本45度取向，并且缓冲层和(100)取向的InP之间的晶格失配小于2.5％，并优选小于1.0％。
例3
根据本发明的又一个实施例，提供适合于在硅衬底上面生长包括II-VI族材料的单晶材料的外延膜的结构。优选衬底为上述的硅晶片。合适的调节缓冲层材料为SrXBa1-XTiO3的单晶层，其中x范围从0至1，并具有大约2-100nm的厚度，并且优选具有大约3-10nm的厚度。例如，在调节缓冲层上面外延生长的单晶II-VI族化合物半导体材料可以为硒化锌(ZnSe)或硒化硫锌(ZnSSe)。用于该材料体系的适合模板包括通过随后硒化表面上的锌在0.5-2单原子层的剩余锌之后的0.5-10单原子层的锌-氧(Zn-O)。可选择的，例如，模板可以继ZnSSe之后的0.5-10单原子层的锶-硫(Sr-S)。另外，模板还可以包括合适的湿润层。
例4
本发明的该实施例是图2中所示例的结构40的例子。衬底22、调节缓冲层24和单晶材料层26可以与例1中介绍的那些相同。另外，附加缓冲层32用于减缓可能由调节缓冲层的晶格和单晶材料的晶格之间的失配产生的任何应力。缓冲层32可以是一层锗或GaAs、铝镓砷(AlGaAs)、铟镓磷(InGaP)、铝镓磷(AlGaP)、铟镓砷(InGaAs)、铝铟磷(AlInP)、镓砷磷(GaAsP)、或铟镓磷(InGaP)应力补偿的超晶格。根据本发明的一个方案，缓冲层32包括GaAsXP1-X超晶格，其中x的值范围从0至1。根据另一个方案，缓冲层32包括InyGa1-yP超晶格，其中y的值范围从0至1。通过改变x或y的值，根据具体情况而定，晶格常数跨越超晶格从底部到顶部变化以在下层氧化物和上层单晶材料的晶格常数之间产生基本的(即，有效的)匹配，在该例中下层单晶材料是化合物半导体材料。例如上面列出的其它化合物半导体材料的成分还可以相似的变化，以用相同的方式处理层32的晶格常数。超晶格能具有大约50-500nm的厚度并优选具有大约2-15nm的厚度，优选为2-10nm。用于该结构的模板可以与例1中介绍的模板相同。可选择地，缓冲层32可以是具有1-50nm厚度并且优选具有大约2-20nm厚度的一层单晶锗。在使用锗缓冲层时，具有大约0.5-2单原子层厚度的锗-锶(Ge-Sr)或锗-钛(Ge-Ti)的模板层可以用作用于单晶锗层的后续生长的形成晶核的位置。用0.5-1单原子层的锶或0.5-1单原子层的钛覆盖形成的调节缓冲层以用作用于单晶锗层的后续生长的形成晶核的位置。一层锶或钛提供能结合到锗的第一单原子层的形成晶核的位置。例1中上述相同的湿润剂可以用于促进高品质二维生长锗层。
例5
该例还示例了图2中所示例的结构40中有用的材料。衬底材料22、调节缓冲层24、单晶材料层26和模板层30可以与例2中上述的那些相同。此外，在调节缓冲层和上层单晶材料层之间插入附加缓冲层32。例如，在该例中含有半导体材料的缓冲层、另外的单原子材料可以是铟镓砷(InGaAs)或铟铝砷(InAlAs)的分级层。根据本发明的一个方案，附加缓冲层32包括InGaAs，其中组合物中的铟从单晶材料层26处的0变化到调节缓冲层24处的大约50％。附加缓冲层32优选具有大约1-30nm的厚度。缓冲层的成分从GaAs到InGaAs的变化用于提供下层单晶氧化物材料和上层单晶材料之间的基本的(即，有效的)晶格匹配，其中在该例中单晶材料是化合物半导体材料。如果调节缓冲层24和单晶材料层26之间存在晶格失配，那么这种缓冲层尤其有利。
例6
该例提供了图3中示例的结构31中有用的示范性材料。例如衬底材料22是在半导体工业中普遍使用用于制造半导体器件和集成电路的单晶硅晶片。根据要制造的器件或集成电路，衬底可以是大块晶片或可以是具有形成在其顶部表面上的外延硅层的大块晶片。在衬底中可以形成杂质掺杂区，例如作为场效应晶体管的源和漏区。非晶中间层28是通过氧化硅衬底的表面形成的氧化硅。调节缓冲层24是具有1-10单原子层的初始厚度并优选为3-6单原子层的初始厚度的钛酸锶单原子层。形成在调节缓冲层上面的层33是将要形成场效应晶体管的栅电极的一层多晶硅。该层钛酸锶用作晶体管的栅电极。在可替换的实施例中，层33可以是一层单晶锆酸锶以形成所谓的晶体管的“介质k”栅极电介质。然后在锆酸锶电介质层上面形成栅电极。在半导体结构31的制造中，使非晶中间层28的厚度减少到最小是有利的。非晶中间层是场效应晶体管的栅极电介质的一个部分，并且使该电介质厚度减少到最小通常是理想的。另外，形成非晶中间层的氧化硅还是相对的“低k”电介质并由此减少到最小。
例7
该例提供图4中所示例的结构34中有用的示范性材料。衬底材料22、模板层30和单晶材料层26可以与结合例1上述的那些相同。
非晶层36是非晶氧化物层，其由非晶中间层材料(例如，上述的层28材料)和调节缓冲层材料(例如，上述的层24材料)的组合适当地形成。例如，非晶层36可以包括在退火处理期间至少局部地组合或混合以形成非晶氧化物层36的SiOX和SrZBa1-ZTiO3(其中z范围从0至1)的组合物。
非晶层36的厚度可以从应用到应用之间变化不等并且可以取决于层36的理想的绝缘特性、构成层26的单晶材料的类型之类的这种因素。根据本实施例的一个示范性方案，层36厚度大约为1nm至大约100nm，优选为大约1-10nm，并更优选为3-5nm。
层38包括可以在单晶氧化物材料上方外延生长的单晶材料，例如用于形成调节缓冲层24的材料。根据本发明的一个实施例，层38包括与构成层26的那些材料相同的材料。例如，如果层26含有GaAs，那么层38也含有GaAs。然而，根据本发明的其他实施例，层38可以含有与用于形成层26的那些材料不同的材料。根据本发明的一个示范性实施例，层38形成到大约1nm至500nm的厚度。
再回来参考图1-4，衬底22是单晶衬底，例如单晶硅或砷化镓衬底。单晶衬底的晶体结构的特征在于晶格常数和晶格取向。以相同的方式，调节缓冲层24也是单晶材料并且该单晶材料的晶格的特性在于晶格常数和晶体取向。调节缓冲层和单晶衬底的晶格常数必须接近匹配，或可选择地，必须使得一个晶体取向的上方旋转针对其他的晶体取向，得到了晶格常数的基本匹配。在本文中，术语“基本等于”或“基本匹配”表示在晶格常数之间存在充分的简化，以允许在下层上的高品质结晶层的生长。
图5用图表示例了高结晶品质的生长晶体层的最多可得到的膜厚度随主晶和生长晶体的晶格常数之间的失配函数变化的关系曲线。曲线42示例出可得到的高结晶品质材料的边界线。对于曲线42右侧的区域表示具有大量缺陷的层。由于没有晶格失配，理论上能够在主晶上生长无限厚的、高品质外延层。随着晶格常数中的失配增加，迅速降低了可得到的、高品质结晶层的厚度。作为参考点，例如，如果主晶和生长层之间的晶格常数失配到超过大约2％，那么不能得到超过大约20nm的单晶外延层。
根据本发明的一个实施例，衬底22是(100)取向的单晶硅晶片，调节缓冲层24是一层钛酸锶钡。通过使钛酸材料的晶体取向相对硅衬底晶片的晶体取向旋转大约45°，得到了这两种材料基本(即，有效的)匹配的晶格常数。非晶界面层28、该例中为氧化硅层的结构中的包含物，过其足够厚的话，那么用于减缓单晶钛酸层中的应力，该应力可能由主硅晶片和生长钛酸层的晶格常数的任意失配所产生的。结果，根据本发明的一个实施例，可得到高品质、厚的、单晶钛酸层。
仍然参考图1-4，层26是一层外延生长单晶材料，并且该单晶材料的特征也在于晶体晶格常数和晶体取向。根据本发明的一个实施例，层26的晶格常数与衬底22的晶格常数不同。为了在该外延生长的单晶层中取得高结晶品质，调节缓冲层必须为高结晶品质。此外，为了在层26中取得高结晶品质，在该例中，主晶、单晶调节缓冲层和生长的晶体层的晶体晶格常数之间基本匹配是理想的。用适当选择的材料，由生长的晶体的晶体取向针对主晶的取向的所产生的结果得到晶格常数的该基本匹配。例如，如果生长的晶体是砷化镓、镓铝砷、硒化锌或硒化硫锌，调节缓冲层是单晶SrXBa1-XTiO3，那么得到了两种材料的晶体晶格常数的基本匹配，其中通过相对主单晶氧化物的取向旋转生长层的晶体取向大致为45°。类似的，如果主材料是锆酸锶或钡或铪酸锶或钡或者钡锡氧化物，而化合物半导体层是磷化铟或镓铟砷或铝铟砷，那么通过相对主氧化物晶体旋转生长的晶体层的取向45°，可以得到晶体晶格常数的基本匹配。在一些情况下，主氧化物和生长的单晶材料层之间的晶体半导体缓冲层32可以用于减缓由晶格常数中的小差异产生的生长单晶材料层中的应力。由此可以得到生长的单晶材料层中的更好的结晶品质。
根据本发明的一个实施例，下列例子示例出用于制造像图1-4中所描绘的结构的半导体结构的工艺。通过提供含有硅或锗的单晶半导体衬底开始该工艺。根据本发明的优选实施例，半导体衬底是具有(100)取向的硅晶片。在轴上或如果理想的话在朝理想的晶体学方向偏离轴达8°确定衬底方向。至少一部分半导体衬底具有露出的表面，尽管如下所述其它部分的衬底可以包含其它结构。本文中术语“露出的”表示已经清洗了衬底的该部分中的表面以除去任意氧化物、污染或其它的异质材料。如所周知的，露出的硅非常易反应并很容易形成自然氧化物。术语“露出的”想要包括这种自然氧化物。根据本发明的一个实施例，然后在半导体衬底上有意识地生长薄氧化硅。在形成单晶调节缓冲层之前，直接生长出薄氧化硅，并且可以通过过热或化学氧化硅表面来生长。根据本发明的一个实施例，通过把衬底表面暴露到紫外(UV)灯、在臭氧的存在下用达大约20分钟的时间周期来生长薄氧化硅。晶片最初在环境室温下，但在处理结束时通过UV灯加热到20℃和100℃之间的温度。可选择地，根据本发明的又一实施例，把半导体衬底暴露于rf或ECR氧等离子体中。在这样的处理期间，在10-5至10-8毫巴(mbar)的氧局部压力下保持衬底的温度在100℃和600℃之间的温度。根据本发明的再一个实施例，通过在相同的处理设备、例如分子束外延(MBE)反应室中在提高的温度下把衬底暴露于臭氧环境中可以生长薄氧化硅，用于后续淀积调节缓冲层。使用臭氧处理来生长氧化物具有从衬底表面除去碳污染的有益效果。为了在单晶衬底上面生长单晶氧化物层，必须首先除去自然和/或生长氧化物层，以露出下层衬底的晶体结构。优选用分子束外延来执行下述工艺，尽管根据本发明也可以使用其它外延工艺。首先通过在MBE设备中淀积一薄层(优选1-3单原子层)的锶、钡、锶和钡的组合物、或其它的碱土金属或碱土金属的组合物到衬底上，可以除去自然氧化物。在使用锶的情况下，然后加热衬底到如用光测高温计测量的720℃以上的温度，以使锶与自然和/或生长的氧化硅层反应。锶用于减少氧化硅以离开无氧的硅表面。最终的表面可以表现出有序的2×1结构。如果在工艺的这个阶段没有得到有序的(2×1)的重构，那么结构可以暴露于另外的锶中直到取得有序的(2×1)的重构。有序的2×1的重构形成用于有序的生长单晶氧化物的上层的模板。模板提供必要的化学和物理特性以结晶成核上层的晶体生长。
应明白在MBE设备以及其它处理设备中实际温度的精确测量很难，并且通常通过用高温计或借助于放置在极接近衬底的热电偶来实现。可以进行校准以使读出的高温计温度与热电偶的温度相关。然而，任何读出的温度必然是实际衬底温度的精确指示。此外，当从一个MBE系统到另一个MBE系统测量温度时，可以存在变化。对于本说明书的目的，将使用典型的高温计温度，并且应明白由于这些测量困难在实践中可以存在变化。
根据本发明的可替换实施例，通过用MBE在低温下把碱土金属氧化物、例如氧化锶、氧化锶钡、或氧化钡淀积到衬底表面上并且随后通过加热衬底到720℃以上的温度，可以转化自然和/或生长的氧化硅以及可以制备用于单晶氧化层生长的衬底表面。在该温度下，固态反应发生在氧化锶和自然和/或生长的氧化硅之间，使得减少了氧化硅并且在衬底表面上留下有序的2×1的重构。如果在工艺的这个阶段没有得到有序的(2×1)的重构，那么结构可以暴露于另外的锶中直到取得有序的(2×1)的重构。此外，这样形成用于有序的单晶氧化物层的后续生长的模板。在用于除去氧化硅层并且制备用于后续形成单晶调节缓冲层的表面的任何方法中，可以实时监控表面重构，例如用反射高能电子衍射(RHEED)。还可以使用其他的公知实时监控结束。
在衬底的表面上除去氧化硅并形成模板之后，可以开始在衬底上单晶氧化物层的生长。在与表面制备相同的设备中完成这种生长，优选MBE反应室。在单晶硅衬底上面生长单晶氧化物层期间，把含有氧的反应物引入MBE反应室。在适当的条件下，反应物在硅表面反应以生长理想的单晶氧化物。然而，由于氧的存在，还可能出现氧化硅衬底的竞争反应。为了得到单晶氧化物层的高品质二维生长，还应控制生长工艺以抑制氧和衬底的竞争反应，该反应使硅衬底氧化并且中断了单晶氧化物层的有序二维生长。尽管在单晶氧化物层下面的一层非晶氧化物可以理想的用于减缓单晶氧化物层中的应力，但是在充分开始单晶生长以后必须生长非晶层。根据本发明的一个实施例，可以通过下列工艺实现在例如硅衬底的可氧化的单晶衬底上面，例如一层单晶钛酸锶的高品质单晶氧化物层的有序的二维生长。本发明工艺抑制了衬底材料的氧化(即，在硅衬底的情况下，硅衬底的氧化以生长非晶氧化硅层)而使锶或钛氧化以生长单晶钛酸锶。
在从衬底除去氧化硅层以及用像上述的方式形成模板层之后，冷却衬底到室温和大约400℃之间的温度，并优选大约300℃或更低的温度。在该低温下将发生钛酸锶单晶层的最初生长。在降低的温度下，比硅衬底的氧化更有利于锶和钛的氧化以形成钛酸锶。硅和钛酸锶成分都有更高的温度、更快的氧化速率。类似的，在反应室中氧的更高的局部压力，硅衬底和钛酸锶成分锶和钛都更快的氧化速率。然而，与硅的氧化形成对比，在低温下和在适当的低氧局部压力下锶和钛的氧化更有利。因此，为了以最有效的方式促进钛酸锶的生长，在不引起硅氧化的有害量的情况下，所选择的温度应尽可能高。一旦低温稳定，那么把氧气引入反应室以确立反应室中的氧的局部压力在大约1×10-8mbar和大约3×10-7mbar之间。选择的精确压力将取决于反应室的一些物理参数，例如反应室的尺寸和反应室抽吸容量。选择局部压力应足够高以生长化学计量的钛酸锶，但又不要太高以使Si显著氧化。然后打开MBE反应室的锶和钛阀门以把锶和钛引入反应室。调整锶和钛的比例为1∶1以生长化学计量的钛酸锶。在硅衬底表面上生长大约1-3单原子层的钛酸锶之后，关闭阀门并且终止氧气流以减少反应室中的氧局部压力到小于大约5×10-9mbar。在上述条件下，在硅表面没有明显氧化的情况下，在硅表面上形成1-3单原子层的钛酸锶作为有序的二维单晶层。在300℃下生长的、钛酸锶层的有序参数不高。也就是，尽管为单晶，但膜不是高结晶品质。然后升高衬底的温度到大约500℃-750℃并且优选大约650℃，以退火单晶钛酸锶层，并由此提高层的结晶品质。在这种提升的温度下，钛酸层变得更加有序。可以实时监控层的排序，优选通过观察来自表面的RHEED图案。保持衬底在提升的温度下直到RHEED图案的密度开始平板。这表明单晶钛酸锶层的排序已饱和。在观察到饱和之后，终止在提升的温度下优选小于15分钟的退火。在退火工艺之后，再次降低衬底的温度并且再次开始生长工艺。由于硅表面没有露出，而是用1-3单原子层的钛酸盐覆盖，所以可以升高生长温度，例如到400℃。一旦衬底达到降低的温度(优选在大约300℃和大约400℃之间)，氧气再次被引入反应室，并且设定氧气的局部压力为等于或大约上述淀积期间保持的局部压力的值。打开钛和锶阀门，并且在硅衬底上生长额外的1-3单原子层的单晶钛酸锶。如上所述，然后可以退火额外的钛酸锶以提高层的结晶性。此外，用RHEED实时监控在层的结晶性上的退火效果。
重复在退火之后的生长步骤以增加单晶氧化物层的厚度。在硅衬底上生长单晶钛酸锶层之后，钛酸锶层具有大于5单原子层并优选大于10单原子层的厚度，硅衬底将充分与反应物隔离，并且可以在更高的温度下生长额外的单晶钛酸锶(如果额外的钛酸锶必须用于制造器件结构的话)。例如，可以在大约550℃和950℃之间的温度下并优选在大于650℃的温度下生长额外的钛酸锶。此外，在单晶钛酸锶层的厚度超过10单原子层之后，可以增加氧气的局部压力在初始最小值以上，以在单晶硅衬底和单晶钛酸锶层之间的界面处引起非晶氧化硅层的生长。在钛酸锶层的生长期间或之后都可以实施该硅氧化步骤。由氧通过钛酸锶层扩散到界面产生氧化硅层的生长，在下层衬底的表面处氧与硅反应。钛酸锶生长为相对下层衬底旋转45°的(100)晶体取向的有序(100)单晶体。通过非晶氧化硅中间层的存在，减缓了由于硅衬底和生长晶体之间的晶格常数中的小的失配可能存在于钛酸锶层中的应力。
在上文中，公开了用于在硅衬底上生长高品质单晶钛酸锶层的工艺。在不氧化下层衬底的情况下，以相同的方式通过氧化金属可以在单晶衬底上生长其它的单晶氧化物、尤其是金属氧化物。这包括一系列氧化物，例如SrZrO3、BaTiO3、Pb(Zr，Ti)O3、(Pb，La)(Zr，Ti)O3、LaAlO3、SrRuO3、YBCO、CeO2、ZrO2和MgO等等。在低温下开始生长以防止衬底的氧化并在不存在氧化剂的情况下退火以提高小膜厚度的结晶性的原理可以运用到任何可氧化的衬底上的任何其它氧化物上。此外，氧化剂不局限于氧气，而且可以是氧化衬底的其它任何反应物，例如O3、H2O、N2O、F2、Cl2，等等。以这种方式在单晶衬底上面生长的单晶氧化物可以用作许多器件结构的起始材料。例如，在不逐一细说的情况下，例如钛酸锶的单晶氧化物其本身可以用作场效应晶体管的高介电常数(“高k”)绝缘体。在这种器件中，具有最少量的非晶氧化硅的薄单晶层可以是理想的。可以形成其它的场效应器件，其中钛酸锶层用作用于生长例如单晶锆酸锶的介质k电介质的调节缓冲层。单晶锆酸锶很难生长在单晶硅上，但可以通过MBE工艺或通过溶胶-凝胶(sol-gel)工艺生长在钛酸锶上。单晶钛酸锶层还可以用作调节缓冲层，用于形成其他的例如PZT、PLZT的单晶绝缘体层，例如SrRuO3、(La，Sr)CoO3的导电层，例如YBCO、BSCCO的超导电层，例如MgO、ZrO2的普通氧化物、以及钛酸锶的均匀厚度的层。通过MBE、CBE、CVD、PVD、PLD、溶胶-凝胶工艺或通过本公开中别处介绍的其它的外延生长工艺之一，可以在单晶钛酸锶上形成所有这些(层)。下面将更详细地介绍在单晶衬底上形成单晶调节缓冲层以及在调节缓冲层上形成单晶层的其它工艺。
在钛酸锶生长到理想厚度之后，可以用模板层覆盖单晶钛酸锶，模板层有益于理想单晶材料的外延层的后续生长。例如，对于砷化镓的单晶化合物半导体材料层的后续生长，通过随着达到2单原子层的钛、达到2单原子层的钛-氧或达到2单原子层的锶-氧终止生长，可以覆盖钛酸锶单晶层的MBE生长。在形成该覆盖层之后，淀积砷来形成Ti-As键、Ti-O-As键或Sr-O-As键。任何这些形成适当的模板用于淀积和形成单晶砷化镓层。在形成模板之后，随后引入镓以与砷反应形成砷化镓。可选择地，达到3单原子层的镓可以淀积在覆盖层上以形成Sr-O-Ga键、Ti-Ga键或Ti-O-Ga键；随后引入砷和镓来形成GaAs。
根据本发明的又一个实施例，在GaAs层的生长之前，通过在其顶部增加湿润层来增强模板层。由结合氧化表面(在该例中为钛酸锶表面)的下表面和界面能量导致三维生长的出现。氧化物一般比金属和大部分电子材料，例如GaAs在化学方面和能量方面更加稳定。三维生长导致不连续的GaAs片的斑点局部化生长。随着进一步生长，可以一起生长碎片，但不能作为单晶层。为了促进理想的二维生长，可以在调节缓冲层的上部表面上外延生长湿润层，以提高氧化物层的表面处的表面能量。有效的湿润剂包括具有从金属、金属间化合物和金属氧化物的组中选择的立方晶体结构的材料。适合这些标准的典型材料包括NiAl、FeAl、CoAl、Ni、Co、Fe、Cu、Ag、Au、Ir、Rh、Pt、Pd、Rb、Cs、CoO、FeO、Cu2O、Rb2O3、Cs2O3和NiO。在用于淀积调节缓冲层的相同工艺设备中，所选择的湿润剂淀积到0.5-5.0单原子层的厚度，并且用作部分模板层。例如，如果调节缓冲层为钛酸锶、钛酸钡或钛酸钡锶，以及理想的单晶化合物半导体层是GaAs或AlGaAs，那么0.5-5.0单原子层的NiAl形成合适的湿润层。优选用Ni的淀积开始NiAl的淀积。
根据本发明的又一个实施例，可以在单晶氧化物调节缓冲层上方淀积例如一层多晶硅的非单晶层。在该实施例中，例如，可以使用单晶调节缓冲层和其上方形成的任何单晶氧化物层作为绝缘栅极场效应晶体管的栅极绝缘体。例如，可以使用多晶硅或其它非单晶层来形成场效应晶体管的栅电极。
图6是根据本发明的一个实施例制造的半导体材料的高清晰度透射电子显微图(TEM)。单晶SrTiO3调节缓冲层24外延生长在硅衬底22上。在该生长工艺期间，形成了减缓由晶格失配引起的应力的非晶界面层28。然后用模板层30外延生长GaAs化合物半导体层26。
图7示例出在含有GaAs单晶层26的结构上拍摄的x-射线衍射频谱，该GaAs单晶层26包括使用调节缓冲层24生长在硅衬底22上的GaAs。频谱中的峰值表明调节缓冲层24和GaAs化合物半导体层26都是单晶和(100)取向。
通过外加附加缓冲层淀积步骤的上述工艺可以形成图2中所示例的结构。在淀积单晶材料层26之前，附加缓冲层32形成在模板上面。如果附加缓冲层是含有化合物半导体超晶格的单晶材料，那么可以例如用MBE在任意包括湿润层的模板30上淀积这种超晶格，如上所述。如果取代附加缓冲层为含有一层锗的单晶材料层，那么修改上述工艺以用锶或钛的最终层覆盖钛酸锶单晶层，并随后任选淀积由上述的湿润剂之一形成的湿润层。然后在该模板/湿润层上可以直接淀积锗缓冲层。
如上所述，通过生长调节缓冲层24、在衬底22上方形成非晶氧化物层28、以及在调节缓冲层上方生长半导体层38可以形成图4中所示例的结构34。然后把调节缓冲层和非晶氧化物层暴露到退火工艺，足以使调节缓冲层的晶体结构从单晶改变为非晶，由此形成非晶层，使得非晶氧化物层和现在的非晶调节缓冲层的组合形成单个非晶氧化物层36。然后连续在层38上生长层26。可选择地，在层26的生长之后进行退火工艺。
根据本实施例的一个方案，通过把衬底22、调节缓冲层24、非晶氧化物层28和单晶层38暴露到快速热退火工艺来形成层36，该退火工艺具有大约700℃至大约1000℃的峰值温度(实际温度)和大约5秒至大约20分钟的处理时间。然而，根据本发明，可以利用其它合适的退火工艺使调节缓冲层转换成非晶层。例如，可以使用激光退火、电子束退火、或“常规的”热退火工艺(在合适的环境中)来形成层36。当使用常规的热退火来形成层36时，可以需要层38的至少一种组成成分的超压力来防止在退火工艺期间该层的退化。例如，当层38含有GaAs时，退火环境优选包括砷的过压力来减轻层38的退化。可选择地，可以利用适当的退火帽层、例如氮化硅来防止退火工艺期间层38的退化，在退火工艺之后除去退火帽层。
如上面所指出的，结构34的层38可以包括适合于任一层32或26的任何材料。因此，可以使用结合任何层32或26介绍的任何淀积或生长方法来淀积层38。
图8是根据图4所示例的本发明的实施例制造的半导体材料的高清晰度TEM。根据本实施例，单晶SrTiO3调节缓冲层外延生长在硅衬底22上。在该生长工艺期间，如上所述形成非晶界面层。接着，含有GaAs的化合物半导体层的单晶层38形成在调节缓冲层上方，并且调节缓冲层暴露到退火工艺中来形成非晶氧化物层36。
图9示例出在含有包括在硅衬底22上形成的GaAs化合物半导体层和非晶氧化物层36的附加单晶层38的结构上拍摄的x-射线衍射频谱。频谱中的峰值表明GaAs化合物半导体层38是单晶和(100)取向，以及在40至50周围缺少峰值表明层36是非晶的。
上述工艺示例出用于通过分子束外延工艺形成半导体结构的工艺，该半导体结构包括硅衬底、上层氧化物层、以及含有砷化镓化合物半导体层的单晶材料层。还可以通过化学汽相淀积(CVD)、金属有机化学汽相淀积(MOCVD)、徙动增强外延(MEE)、原子层外延(ALE)、物理汽相淀积(PVD)、化学溶液淀积(CSD)、脉冲激光淀积(PLD)，等等的工艺来进行该工艺。此外，通过相同的工艺，还可以生长其它的单晶调节缓冲层，例如碱土金属钛酸盐、锆酸盐、铪酸盐、钽酸盐、钒酸盐、钌酸盐和铌酸盐、碱土金属锡基钙钛矿、其它的钙钛矿、铝酸镧、氧化镧钪、氧化钆、以及其它的金属氧化物。此外，通过相同的工艺，例如MBE，可以在单晶氧化物调节缓冲层上面淀积含有其它的III-V、II-VI和IV-VI单晶化合物半导体、半导体、金属和非金属的其它单晶材料层。
单晶材料层和单晶氧化物调节缓冲层的每个变化都使用用于促进单晶材料层生长的适当模板。例如，如果调节缓冲层是碱土金属锆酸盐，那么可以用一薄层的锆覆盖氧化物。在淀积砷或磷之后可以淀积锆使与锆反应作为前体，来分别淀积铟镓砷、铟铝砷或磷化铟。相同的，如果单晶氧化物调节缓冲层是碱土金属铪酸盐，那么可以用一薄层的铪来覆盖氧化物层。在淀积砷或磷之后可以淀积铪使与铪反应作为前体，来分别生长铟镓砷、铟铝砷或磷化铟层。以相同的方式，可以用一层锶或锶和氧来覆盖钛酸锶，并且可以用一层钡或钡和氧来覆盖钛酸钡。可以在淀积砷或磷之后分别进行这些淀积使与覆盖材料反应形成用于淀积含有例如铟镓砷、铟铝砷或磷化铟的化合物半导体的单晶材料层的模板。
单晶硅具有4-褶曲(fold)对称。也就是说，它的结构实质上与其在(100)表面的平面内旋转90度级相同。同样的，钛酸锶和许多其它的氧化物具有4-褶曲对称。另一方面，GaAs和相关的化合物半导体具有2-褶曲对称。2-褶曲对称的0度和180度旋转与4-褶曲对称的90度和270度旋转不同。如果GaAs在表面上的多个位置处的钛酸锶上结晶成核，那么就会产生两种不同的相位。随着材料继续生长，两个相位相遇并形成反相区域。这些反相区域能具有对确定类型的器件不利的效果，尤其是对相激光器和发光二极管的少数载流子器件。
根据本发明的一个实施例，为了提供高品质单晶化合物半导体材料的形成，原始衬底是切余的(off-cut)或与理想的(100)取向在任何方向上定位不当0.5至6度，并优选为朝向[110]方向1至2度。这种切余提供了在硅表面上的台阶或平台，并且认为，与具有切角几乎为0度或切角大于6度的衬底相比，这些基本减少了化合物半导体材料中反相区域的数目。变得切角的总量更大、台阶更近以及平台宽度更小。在非常小的角度，晶核出现在不同于台阶边缘处，减少了单相位区域的尺寸。在高角度处，更小的平台减少了单个相位区域的尺寸。在硅表面上生长例如钛酸锶的高品质氧化物使表面特征被复制在氧化物的表面上。台阶和平台表面特征被复制在氧化物的表面上，由此保存了用于化合物半导体材料的后续生长的方向提示。因为在氧化物的结晶成核开始之后出现非晶界面层的形成，所以非晶界面层的形成不中断氧化物的台阶结构。
在适当的调节缓冲层的生长之后，例如钛酸锶或开始介绍的其它材料，使用模板来促进化合物半导体材料的适当结晶成核。根据一个实施例，用达2单原子层的SrO覆盖钛酸锶。通过把衬底升高到540℃至630℃范围内的温度并暴露表面到镓中来形成用于GaAs结晶成核的模板30。镓曝露的总量优选在0.5-5单原子层的范围内。应明白对镓的曝露不表明所有的材料都实际上粘附到表面上。理论上不希望被键合，认为镓原子更容易粘附在氧化物表面的露出台阶边缘处。因此，砷化镓的后续生长优先沿台阶边缘形成并且优先在平行于台阶边缘的方向首先自对准，由此显著地形成单个区域材料。还可以以相同的方式利用除镓以外的其它材料，例如铝和铟或其组合物。
在模板淀积之后，可以淀积例如砷化镓的化合物半导体材料。优选在打开镓源的阀门之前打开砷源的阀门。还可以同时淀积少量的其它元素来帮助化合物半导体材料层的结晶成核。例如，可以淀积铝来形成AlGaAs。正如上面所指出的，图4中所示例的层38包括能外延生长在单晶氧化物材料上方的单晶材料，例如用于形成调节缓冲层24的材料。根据本发明的一个实施例，层38包括与用于形成层26的材料不同的材料。例如，在优选实施例中，层38包括AlGaAs，其以相对慢的生长速率淀积作为结晶成核层。例如，AlGaAs的层38的生长速率可以大约为0.10-0.5μm/hr。在该例中，通过首先在模板层30上淀积As，随后淀积铝和镓，可以促进生长。一般在大约300-600℃完成结晶成核层的淀积，并优选400-500℃。根据本发明的一个示范性实施例，结晶成核层大约1nm至大约500nm厚，并且优选5nm至大约50nm。在该例中，优选在打开镓源的阀门之前打开铝源的阀门。铝的总量优选在从0至50％范围内(如用AlGsAs层中的铝含量的百分比来表达)，并最优选大约15-25％。还可以以相同的形式使用其它的材料，例如InGaAs。一旦促进了化合物半导体材料的生长，那么可以对不同应用所需要的不同的组合物和不同的厚度来生长化合物半导体材料的其它混合物。例如，在形成器件层之前可以在AlGaAs层的顶部上生长GaAs的较厚的层来提供半导体-绝缘缓冲层。
通过在生长期间在不同的点处包括至少一种即时退火来改善化合物半导体材料的品质。中断生长，并且把衬底升高到500℃-650℃之间的温度，并优选为大约550℃-600℃。退火时间取决于所选择的温度，但对于大约500℃的退火，时间长度优选为大约1 5分钟。可以在化合物半导体材料的淀积期间在任何点处进行退火，但优选当淀积有50nm至500nm化合物半导体材料时进行。还可以根据要淀积的材料的总厚度来进行额外的退火。
根据一个实施例，单晶材料层26为GaAs。层26可以在不同的应用之间转变以不同懂得速率淀积在层24上；然而，在优选实施例中，层26的生长速率大约为0.2至1.0μm/hr。层26生长的温度还可以改变，但在一个实施例中，层26在大约300-600℃的温度下生长并优选为大约350-500℃。
现在转到图10-13，示例了根据本发明的又一个实施例的器件结构的形成的截面图。本实施例利用合适的衬底的形成，合适的衬底依赖于在氧化物上面的单晶硅的外延生长之后硅上的单晶氧化物的外延生长。
首先在例如硅的衬底层72上通过非晶界面层78生长例如单晶氧化物层的调节缓冲层74，如图10中所示例的。单晶氧化物层74可以包括参考图1、2和4中层24的上面论述的任何那些材料，而非晶界面层78优选由参考图1、2和4中所示例的层28的上述任何的那些材料构成。尽管衬底72优选硅，但还可以包括参考图1-4中衬底22的上述任何的那些材料。
接着，通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等在单晶氧化物层74上方淀积硅层81，如图11中所示例的，具有达几十纳米的厚度，但优选具有大约5nm的厚度。单晶氧化物层74优选具有大约2-10nm的厚度。
然后在例如乙炔或甲烷的碳源存在下进行快速热退火，例如在大约800℃至1000℃范围内的温度下，来形成覆盖层82和非晶硅酸盐层86。只要快速热退火步骤运行使单晶氧化物层74非晶化、并且把该单晶层转化成非晶硅酸盐层86、以及碳化顶部硅层81来形成本例中为碳化硅(SiC)层的覆盖层82，还可以使用其它合适的碳源，如图12中所示例的。非晶层86的形成类似于图4中示例的层36的形成并且可以包括参考图4中层36介绍的任何那些材料，但优选材料将取决于用于硅层81的覆盖层82。
最后，通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等在SiC表面上方生长例如氮化镓(GaN)的化合物半导体层96来形成用于器件形成的高品质化合物半导体材料，如图13中所示例的。更具体地，例如GaInN和AlGaN的GaN和GaN基体系的淀积将导致在硅/非晶区域处限定的位错点的形成。最终的含化合物半导体材料的氮化物可以包括来自元素周期表中的III、IV和V族的元素并且无缺陷。
尽管过去GaN生长在SiC衬底上，但发明的本实施例拥有含有在Si表面上的SiC顶部表面和非晶层的合适的衬底的一步形成。更具体地，本发明的本实施例使用被非晶化来形成吸收层之间的应力的硅酸盐层的中间单晶氧化物层。此外，不像过去使用的SiC衬底，本发明的本实施例不局限于通常对于现有技术的SiC衬底的小于50nm直径的晶片尺寸。
含有III-V族氮化物的半导体化合物的氮化物的单片集成和硅器件可以用于高温及高功率RF应用和光电子学中。GaN体系具体用于蓝色/绿色和UV光源及检波器的光子学工业中。高亮度发光二极管(LED)和激光器还可以形成在GaN体系中。
明显地，具体介绍具有化合物半导体部分和IV族半导体部分的结构的那些实施例是想要举例说明本发明的实施例而不局限于本发明。存在本发明的其它组合和其它实施例的多样性。例如，本发明包括用于制造材料层的结构和方法，该材料层形成含有例如金属和非金属层的其它层的半导体结构、器件和集成电路。更具体地，本发明包括用于形成适合的衬底的结构和方法，适合的衬底用于制造半导体结构、器件和集成电路，而材料层适合于制造那些结构、器件和集成电路。通过使用本发明的实施例，现在对于集成器件来说更简单了，集成器件包括含有半导体和化合物半导体材料的单晶层以及用于形成那些器件的其它材料层和运转更好或容易和/或便宜地形成在半导体或化合物半导体材料内的其它成分。这样使得器件被压缩、制造成本降低、以及产量和可靠性增加。
根据本发明的一个实施例，单晶半导体或化合物半导体晶片可以被用于在晶片上方形成单晶材料层。以这种方式，晶片实质上在半导体电部件的制造期间在覆盖晶片的单晶层内是所使用的“操作(handle)”晶片。因此，电部件可以形成在至少大约200毫米直径、并可能为至少大约300毫米的晶片上方的半导体材料内。
利用这种类型的衬底，通过放置材料在相对更耐用并易于制造的基础衬底上，相对便宜的“操作”晶片克服了单晶化合物半导体或其它单晶材料的制造晶片的易碎特性。因此，可以形成集成电路，使得所有的电部件、尤其是所有的有源器件可以在单晶材料层内或使用单晶材料层来形成，即使衬底本身可以包括不同的单晶半导体材料。因为与相对较小并更易碎的衬底(例如，常规化合物半导体晶片)相比，可以更加节约和更加容易地处理较大的衬底，所以将降低用于化合物半导体器件和使用非硅的单晶材料的其它器件的制造成本。
图14示意地示例出根据本发明的又一个实施例的器件结构50的截面图。器件结构50包括单晶半导体衬底52，优选为单晶硅晶片。在一些应用中，衬底52还可以包括外延硅层51。在区域53中至少局部地形成一般用虚线56标明的电半导体部件。电部件56可以是电阻、电容、例如二极管或晶体管的有源半导体部件，或例如CMOS集成电路的集成电路。例如，电半导体部件56可以是构造用于进行数字信号处理或用于很适合的硅集成电路的其它功能的CMOS集成电路。通过众所周知及半导体工业中广泛操作的常规半导体处理可以形成区域53内的电半导体部件。例如一层二氧化硅之类的一层绝缘材料59可以覆盖电半导体部件56。
从区域57的表面上除去在半导体部件56的处理期间区域53中可能形成或淀积的绝缘材料59和任何其它的层，以提供在该区域中的露出的硅表面。如上所述，露出的硅表面非常易反应并且能很快在露出的表面上形成自然氧化硅层。一层钡或钡和氧被淀积到区域57的表面上的自然氧化物层上，并且与已氧化的表面反应以减少自然氧化物并形成第一模板层(未示出)。根据一个实施例，通过分子束外延工艺在模板层上面形成单晶氧化物层65。包括钡、钛和氧的反应物在模板层上反应以与上面详述的相同方式形成单晶钛酸钡层。在形成单晶氧化物的合适层之后，随后增加MBE反应室内的氧气的局部压力，以提供氧气的超压力并使氧气通过生长的单晶氧化物层扩散。通过钛酸钡层扩散的氧气与区域57的表面处的硅反应以在硅衬底52和单晶氧化物层65之间的界面处的第二区域57上形成氧化硅62的非晶层。使层65和62受到结合图4的上述退火工艺以形成单个非晶调节层。
根据本发明的实施例，通过淀积第二模板层64终止淀积单晶氧化物层65的步骤，第二模板层64可以为0.5-10单原子层的钛、钡、钡和氧、或钛和氧。然后，通过分子束外延工艺以与上述相同的方式，在第二模板层64上面淀积单晶化合物半导体材料的一层66。通过把一层砷淀积到模板64上开始层66的淀积。在淀积镓和砷之后开始该初始步骤以形成单晶砷化镓66。可选择地，在上述例子中锶可以取代钡。
根据又一个实施例，在化合物半导体层66中形成一般用虚线68标明的半导体部件。通过传统用于砷化镓或其它的III-V族化合物半导体材料器件的制造中的处理步骤可以形成半导体部件68。半导体部件68可以为任何有源或无源部件，并优选为半导体激光器、发光二极管、光电探测器、异质结双极晶体管(HBT)、高频MESFET(金属-半导体场效应晶体管)、或使用和利用化合物半导体材料的物理特性的其它部件。可以形成用线70示意地标明的金属化导体以电耦合器件68和器件56，由此实现包括形成在硅衬底52中的至少一种部件和形成在单晶化合物半导体材料层66中的一种器件的集成器件。尽管已经介绍了示例的结构50为形成在硅衬底52上并具有钛酸钡(或锶)层65和砷化镓层66的结构，但如本公开中别处所描述的，可以使用其它的衬底、其它的单晶氧化物层和其它的化合物半导体层制造相似的器件。
明显地，具体介绍具有化合物半导体部分和IV族半导体部分的结构的那些实施例是想要举例说明本发明的实施例而不局限于本发明。存在本发明的其它组合和其它实施例的多样性。例如，本发明包括用于制造材料层的结构和方法，该材料层形成含有例如金属和非金属层的其它层的半导体结构、器件和集成电路。更具体地，本发明包括用于形成适合的衬底的结构和方法，适合的衬底用于制造半导体结构、器件和集成电路，而材料层适合于制造那些结构、器件和集成电路。通过使用本发明的实施例，现在对于集成器件来说更简单了，集成器件包括含有半导体和化合物半导体材料的单晶层以及用于形成那些器件的其它材料层和运转更好或容易和/或便宜地形成在半导体或化合物半导体材料内的其它成分。这样使得器件的尺寸被减小、制造成本降低、以及产量和可靠性增加。
在上述说明书中，参考具体的实施例介绍了本发明。然而，本领域的普通技术人员应明白在不脱离权利要求中所阐明的本发明的范围的情况下，可以作出各种修改和变化。因此，说明书和附图应看作是说明性的而不是限制性的意义，并且所有这样的修改和变化要包含在本发明的范围内。
对于具体的实施例上面已经介绍益处、其它优势和解决问题的方法。可以使任何益处、优势或方法出现或变得更加显著的益处、优势、解决问题的方法和任何部件不应推论为任意或所有权利要求的严重的、必须的或主要的特征或部件。如此处所使用的，术语“包括(comprise)”、“构成(comprising)”或其任何其它变化想要覆盖不排除的包含物，使得包括一系列部件的工艺、方法、商品或设备不仅包括那些部件，而且还可以包括不额外列出的或含在这种工艺、方法、商品或设备内的其他部件。

Claims (27)

1.一种用于在单晶衬底上生长单晶氧化物层的方法，包括如下步骤：
在反应室内放置具有表面的单晶衬底；
除去出现在衬底表面上的任意氧化物；
加热衬底到第一温度；
引入氧气到反应室以确立反应室中氧气的第一局部压力，其中所述第一温度和所述第一局部压力的所选择的组合使得衬底将基本不与氧反应；
引入至少一种反应物到反应室并使至少一种反应物与氧气反应以形成第一层氧化物；
停止引入所述至少一种反应物到反应室；
降低反应室内的氧气的局部压力到小于氧气的第一局部压力的氧气的第二局部压力；以及
在停止引入所述至少一种反应物以及降低反应室内的氧气的局部压力的步骤之后，加热衬底到大于第一温度的第二温度，其中第二温度足够高以提高第一层的结晶品质，并且第二温度不足以高到引起衬底与第一层反应。
2.如权利要求1的方法，进一步包括如下步骤：
在加热衬底到第二温度的步骤之后，降低衬底的温度到小于第二温度的第三温度；
引入氧气到反应室以确立反应室中氧气的第三局部压力，氧气的第三局部压力等于或大于氧气的第二局部压力；
再次引入至少一种反应物到反应室中并且使至少一种反应物和氧气反应以在第一层上面形成第二层氧化物；
停止再次引入所述至少一种反应物到反应室的步骤；
降低反应室中的氧气的局部压力到小于或等于氧气的第三局部压力的氧气的第四局部压力；以及
加热衬底到大于第三温度的第四温度，其中第四温度足够高以提高第二层的结晶品质。
3.如权利要求2的方法，进一步包括如下步骤：在第二层上面形成模板。
4.如权利要求3的方法，进一步包括如下步骤：在第二层上面形成第三单晶层。
5.如权利要求4的方法，其中形成第三单晶层的步骤包括：形成从半导体材料、化合物半导体材料、氧化物材料、金属或非金属材料中任选一种构成的单晶层。
6.如权利要求2的方法，进一步包括如下步骤：在第二层上面形成一层栅电极材料。
7.如权利要求1的方法，其中单晶衬底是单晶硅衬底。
8.如权利要求7的方法，进一步包括如下步骤：在加热衬底到第二温度之后，在氧环境中加热衬底以在单晶硅衬底和第一层之间形成氧化硅的非晶层。
9.如权利要求7的方法，其中引入至少一种反应物的步骤包括如下步骤：引入钙钛矿氧化物的组成元素。
10.如权利要求7的方法，其中引入至少一种反应物的步骤包括如下步骤：引入碱土金属和过渡金属到反应室。
11.如权利要求10的方法，其中引入至少一种反应物的步骤包括如下步骤：引入锶和钛到反应室。
12.如权利要求1的方法，其中除去任意氧化物的步骤包括如下步骤：在所述任意氧化物的上面淀积碱土金属并且使碱土金属与所述任意氧化物反应以减少所述任意氧化物。
13.如权利要求12的方法，进一步包括如下步骤：在反应步骤之后把额外的碱土金属淀积到单晶衬底的表面上。
14.如权利要求1的方法，进一步包括如下步骤：在加热衬底到第二温度的步骤期间使用反射高能电子衍射监控第一层氧化物。
15.如权利要求14的方法，其中加热衬底到第一温度的步骤包括如下步骤：加热衬底到小于400℃的温度。
16.如权利要求15的方法，其中加热衬底到第一温度的步骤包括如下步骤：加热衬底到300℃的温度。
17.如权利要求15的方法，其中加热衬底到第二温度的步骤包括如下步骤：加热衬底到500℃至750℃之间的温度。
18.如权利要求17的方法，其中第一层具有1-10单原子层的厚度。
19.如权利要求1的方法，进一步包括如下步骤：在第一层上面形成第二单晶层。
20.如权利要求19的方法，其中形成第二单晶层的步骤包括如下步骤：形成由半导体材料、化合物半导体材料、氧化物材料、金属和非金属材料构成的组中选择的材料的单晶层。
21.如权利要求1的方法，进一步包括如下步骤：在第一层上面形成一层栅电极材料。
22.一种用于制造半导体结构的方法，包括如下步骤：
在反应室内放置具有表面的单晶衬底；
除去出现在衬底表面上的任意氧化物；
加热衬底到第一温度；
引入氧气到反应室以确立反应室中氧气的第一局部压力；
引入至少一种反应物到反应室；
使氧气与至少一种反应物在衬底表面反应以在表面上生长氧化物；
增加反应室中的氧气的局部压力；
终止引入所述至少一种反应物的步骤；以及
加热衬底到大于第一温度的第二温度，以提高氧化物的结晶品质；
其中，与可氧化衬底的氧化相比，所述第一温度是使至少一种反应物的氧化在动力学上有利的温度。
23.一种用于制造半导体结构的工艺，包括：
提供单晶硅衬底；以及
在单晶硅衬底上面淀积单晶钙钛矿氧化物膜，淀积的步骤包括如下步骤：
在反应室中放置衬底；
除去出现在衬底表面上的任意氧化物；加热衬底到小于400℃的温度；
引入氧气和大量金属反应物到反应室以在衬底上生长1-10单原子层的钙钛矿氧化物的第一层；以及
加热衬底到500℃至750℃之间的第二温度以提高钙钛矿氧化物的结晶品质。
24.如权利要求23的工艺，具有如下附加步骤：在单晶钙钛矿氧化物膜上面形成第二层。
25.如权利要求24的工艺，其中形成第二层的步骤包括如下步骤：外延形成由半导体材料、化合物半导体材料、氧化物材料、金属和非金属材料构成的组中选择的材料的单晶层。
26.如权利要求24的工艺，进一步包括如下步骤：在外延形成单晶第二层的步骤之前，在单晶钙钛矿氧化物膜上形成模板层。
27.如权利要求26的工艺，其中形成模板层的步骤包括如下步骤：形成含有湿润层的模板层。
CNB038101661A 2002-05-03 2003-04-24 其上具有半导体器件的单晶氧化物的生长方法 Expired - Fee Related CN100359648C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/137,383 2002-05-03
US10/137,383 US6916717B2 (en) 2002-05-03 2002-05-03 Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate

Publications (2)

Publication Number Publication Date
CN1650407A CN1650407A (zh) 2005-08-03
CN100359648C true CN100359648C (zh) 2008-01-02

Family

ID=29269077

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038101661A Expired - Fee Related CN100359648C (zh) 2002-05-03 2003-04-24 其上具有半导体器件的单晶氧化物的生长方法

Country Status (6)

Country Link
US (1) US6916717B2 (zh)
JP (1) JP2005524977A (zh)
KR (1) KR20040108771A (zh)
CN (1) CN100359648C (zh)
AU (1) AU2003231131A1 (zh)
WO (1) WO2003094218A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155795B2 (ja) * 2002-10-31 2008-09-24 住友電気工業株式会社 基材上に中間層を介して酸化物高温超電導体薄膜を形成する方法
JP3868407B2 (ja) * 2003-07-25 2007-01-17 ローム株式会社 化合物半導体層の形成方法
DE10352655A1 (de) * 2003-11-11 2005-06-30 Universität Augsburg Heteroepitaxieschicht und Verfahren zu ihrer Herstellung
JP4611127B2 (ja) * 2004-06-14 2011-01-12 パナソニック株式会社 電気機械信号選択素子
US20060011129A1 (en) * 2004-07-14 2006-01-19 Atomic Energy Council - Institute Of Nuclear Energy Research Method for fabricating a compound semiconductor epitaxial wafer
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
KR100741968B1 (ko) * 2004-11-23 2007-07-23 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
WO2006099171A2 (en) * 2005-03-11 2006-09-21 The Arizona Boar Of Regents, A Body Corporate Acting On Behalf Of Arizona State University NOVEL GeSiSn-BASED COMPOUNDS, TEMPLATES, AND SEMICONDUCTOR STRUCTURES
KR100780169B1 (ko) * 2005-07-26 2007-11-27 페-쳉 종 커패시터를 형성하기 위한 반도체 장벽(베리어) 결정립계 절연 구조체 및 그 제조 방법
US8012592B2 (en) * 2005-11-01 2011-09-06 Massachuesetts Institute Of Technology Monolithically integrated semiconductor materials and devices
JP5196224B2 (ja) * 2006-08-04 2013-05-15 株式会社ナノテコ 発光素子の製造方法
US7639912B2 (en) * 2007-01-31 2009-12-29 Hewlett-Packard Development Company, L.P. Apparatus and method for subterranean distribution of optical signals
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
US20090045437A1 (en) * 2007-08-15 2009-02-19 Northrop Grumman Space & Mission Systems Corp. Method and apparatus for forming a semi-insulating transition interface
FR2921200B1 (fr) * 2007-09-18 2009-12-18 Centre Nat Rech Scient Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
WO2009079780A1 (en) * 2007-12-21 2009-07-02 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature ceramic microelectromechanical structures
JP5267271B2 (ja) * 2009-03-26 2013-08-21 セイコーエプソン株式会社 半導体基板の製造方法及び半導体基板
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
FR2955707B1 (fr) * 2010-01-27 2012-03-23 Commissariat Energie Atomique Procede de realisation d'une cellule photovoltaique avec preparation de surface d'un substrat en silicium cristallin
FR2955702B1 (fr) 2010-01-27 2012-01-27 Commissariat Energie Atomique Cellule photovoltaique comprenant un film mince de passivation en oxyde cristallin de silicium et procede de realisation
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8334161B2 (en) 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
CN102779838A (zh) * 2011-05-13 2012-11-14 中国科学院微电子研究所 一种硅基张应变衬底结构及其制备方法
GB2565054A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Heterostructure semiconductor device and manufacturing method
WO2020069312A1 (en) 2018-09-28 2020-04-02 The Penn State Research Foundation Method of growing crystalline layers on amorphous substrates using two-dimensional and atomic layer seeds
KR102276296B1 (ko) * 2018-12-10 2021-07-13 한양대학교 산학협력단 단결정 반도체층 제조방법, 단결정 반도체층을 포함하는 구조체, 및 상기 구조체를 포함하는 반도체 소자
EP4052091A4 (en) 2019-10-29 2023-11-22 Psiquantum, Corp. METHOD AND SYSTEM FOR FORMING STABILIZED TETRAGONAL BARIUM TITANATE
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919515A (en) * 1995-08-25 1999-07-06 Tdk Corporation Ferroelectric thin film, electric device and method for preparing ferroelectric thin film
CN1301038A (zh) * 1999-12-17 2001-06-27 摩托罗拉公司 与硅具有稳定结晶界面的半导体结构的制造方法
CN1306299A (zh) * 1999-12-17 2001-08-01 摩托罗拉公司 具有结晶碱土金属硅氮化物/氧化物与硅界面的半导体结构
JP2001284349A (ja) * 2000-02-07 2001-10-12 Lucent Technol Inc シリコン基材装置のための高誘電率ゲート酸化物
WO2002009159A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Thin-film metallic oxide structure and process for fabricating same
WO2002009203A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Microelectronic piezoelectric structure
CN1334593A (zh) * 2000-07-14 2002-02-06 摩托罗拉公司 与硅具有结晶碱土金属氧化物界面的半导体结构制造方法
CN1334361A (zh) * 2000-07-21 2002-02-06 摩托罗拉公司 在硅衬底上制备结晶碱土金属氧化物的方法

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617951A (en) 1968-11-21 1971-11-02 Western Microwave Lab Inc Broadband circulator or isolator of the strip line or microstrip type
US3670213A (en) 1969-05-24 1972-06-13 Tokyo Shibaura Electric Co Semiconductor photosensitive device with a rare earth oxide compound forming a rectifying junction
US4404265A (en) 1969-10-01 1983-09-13 Rockwell International Corporation Epitaxial composite and method of making
US3766370A (en) 1971-05-14 1973-10-16 Hewlett Packard Co Elementary floating point cordic function processor and shifter
US3802967A (en) 1971-08-27 1974-04-09 Rca Corp Iii-v compound on insulating substrate and its preparation and use
US3914137A (en) 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
US3758199A (en) 1971-11-22 1973-09-11 Sperry Rand Corp Piezoelectrically actuated light deflector
US3818451A (en) 1972-03-15 1974-06-18 Motorola Inc Light-emitting and light-receiving logic array
US4006989A (en) 1972-10-02 1977-02-08 Raytheon Company Laser gyroscope
US3935031A (en) 1973-05-07 1976-01-27 New England Institute, Inc. Photovoltaic cell with enhanced power output
US4084130A (en) 1974-01-18 1978-04-11 Texas Instruments Incorporated Laser for integrated optical circuits
US4120588A (en) 1976-07-12 1978-10-17 Erik Chaum Multiple path configuration for a laser interferometer
NL7710164A (nl) 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4174422A (en) 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
US4284329A (en) 1978-01-03 1981-08-18 Raytheon Company Laser gyroscope system
US4146297A (en) 1978-01-16 1979-03-27 Bell Telephone Laboratories, Incorporated Tunable optical waveguide directional coupler filter
US4174504A (en) 1978-01-25 1979-11-13 United Technologies Corporation Apparatus and method for cavity dumping a Q-switched laser
US4242595A (en) 1978-07-27 1980-12-30 University Of Southern California Tunnel diode load for ultra-fast low power switching circuits
US4297656A (en) 1979-03-23 1981-10-27 Harris Corporation Plural frequency oscillator employing multiple fiber-optic delay line
FR2453423A1 (fr) 1979-04-04 1980-10-31 Quantel Sa Element optique epais a courbure variable
JPS5696834A (en) 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
US4424589A (en) 1980-04-11 1984-01-03 Coulter Systems Corporation Flat bed scanner system and method
US4452720A (en) 1980-06-04 1984-06-05 Teijin Limited Fluorescent composition having the ability to change wavelengths of light, shaped article of said composition as a light wavelength converting element and device for converting optical energy to electrical energy using said element
US4289920A (en) 1980-06-23 1981-09-15 International Business Machines Corporation Multiple bandgap solar cell on transparent substrate
EP0051488B1 (en) 1980-11-06 1985-01-30 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US4442590A (en) 1980-11-17 1984-04-17 Ball Corporation Monolithic microwave integrated circuit with integral array antenna
US4392297A (en) 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
GB2096785B (en) 1981-04-09 1984-10-10 Standard Telephones Cables Ltd Integrated optic device
JPS57177583A (en) 1981-04-14 1982-11-01 Int Standard Electric Corp Holl effect device
JPS57176785A (en) 1981-04-22 1982-10-30 Hitachi Ltd Semiconductor laser device
GB2115996B (en) 1981-11-02 1985-03-20 Kramer Kane N Portable data processing and storage system
US4439014A (en) 1981-11-13 1984-03-27 Mcdonnell Douglas Corporation Low voltage electro-optic modulator
US4626878A (en) 1981-12-11 1986-12-02 Sanyo Electric Co., Ltd. Semiconductor optical logical device
US4525871A (en) 1982-02-03 1985-06-25 Massachusetts Institute Of Technology High speed optoelectronic mixer
US4482422A (en) 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
JPS58158944A (ja) 1982-03-16 1983-09-21 Futaba Corp 半導体装置
US4484332A (en) 1982-06-02 1984-11-20 The United States Of America As Represented By The Secretary Of The Air Force Multiple double heterojunction buried laser device
US4482906A (en) 1982-06-30 1984-11-13 International Business Machines Corporation Gallium aluminum arsenide integrated circuit structure using germanium
US4594000A (en) 1983-04-04 1986-06-10 Ball Corporation Method and apparatus for optically measuring distance and velocity
US4756007A (en) 1984-03-08 1988-07-05 Codex Corporation Adaptive communication rate modem
US4629821A (en) 1984-08-16 1986-12-16 Polaroid Corporation Photovoltaic cell
JPH069334B2 (ja) 1984-09-03 1994-02-02 株式会社東芝 光・電気集積化素子
US4773063A (en) 1984-11-13 1988-09-20 University Of Delaware Optical wavelength division multiplexing/demultiplexing system
US4661176A (en) 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
US4748485A (en) 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPS61255074A (ja) 1985-05-08 1986-11-12 Mitsubishi Electric Corp 光電変換半導体装置
US4846926A (en) 1985-08-26 1989-07-11 Ford Aerospace & Communications Corporation HcCdTe epitaxially grown on crystalline support
CA1292550C (en) 1985-09-03 1991-11-26 Masayoshi Umeno Epitaxial gallium arsenide semiconductor wafer and method of producing the same
JPS6263828A (ja) 1985-09-06 1987-03-20 Yokogawa Electric Corp 振動式トランスジューサ
US4695120A (en) 1985-09-26 1987-09-22 The United States Of America As Represented By The Secretary Of The Army Optic-coupled integrated circuits
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US4872046A (en) 1986-01-24 1989-10-03 University Of Illinois Heterojunction semiconductor device with <001> tilt
FR2595509B1 (fr) 1986-03-07 1988-05-13 Thomson Csf Composant en materiau semiconducteur epitaxie sur un substrat a parametre de maille different et application a divers composants en semiconducteurs
US4804866A (en) 1986-03-24 1989-02-14 Matsushita Electric Works, Ltd. Solid state relay
US4777613A (en) 1986-04-01 1988-10-11 Motorola Inc. Floating point numeric data processor
US4901133A (en) 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US4891091A (en) 1986-07-14 1990-01-02 Gte Laboratories Incorporated Method of epitaxially growing compound semiconductor materials
US4866489A (en) 1986-07-22 1989-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US4888202A (en) 1986-07-31 1989-12-19 Nippon Telegraph And Telephone Corporation Method of manufacturing thin compound oxide film and apparatus for manufacturing thin oxide film
JP2516604B2 (ja) 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
US4723321A (en) 1986-11-07 1988-02-02 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques for cross-polarization cancellation in a space diversity radio system
JPH07120835B2 (ja) 1986-12-26 1995-12-20 松下電器産業株式会社 光集積回路
US4772929A (en) 1987-01-09 1988-09-20 Sprague Electric Company Hall sensor with integrated pole pieces
US4876208A (en) 1987-01-30 1989-10-24 Yellowstone Diagnostics Corporation Diffraction immunoassay apparatus and method
US4868376A (en) 1987-05-15 1989-09-19 Smartcard International Inc. Intelligent portable interactive personal data system
US4815084A (en) 1987-05-20 1989-03-21 Spectra Diode Laboratories, Inc. Semiconductor laser with integrated optical elements
US4801184A (en) 1987-06-15 1989-01-31 Eastman Kodak Company Integrated optical read/write head and apparatus incorporating same
JPS6414949A (en) 1987-07-08 1989-01-19 Nec Corp Semiconductor device and manufacture of the same
JPH0766922B2 (ja) 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
GB8718552D0 (en) 1987-08-05 1987-09-09 British Railways Board Track to train communications systems
FI81926C (fi) 1987-09-29 1990-12-10 Nokia Oy Ab Foerfarande foer uppbyggning av gaas-filmer pao si- och gaas-substrater.
JPH0695554B2 (ja) 1987-10-12 1994-11-24 工業技術院長 単結晶マグネシアスピネル膜の形成方法
US4885376A (en) 1987-10-13 1989-12-05 Iowa State University Research Foundation, Inc. New types of organometallic reagents and catalysts for asymmetric synthesis
US4802182A (en) 1987-11-05 1989-01-31 Xerox Corporation Monolithic two dimensional waveguide coupled cavity laser/modulator
US4981714A (en) 1987-12-14 1991-01-01 Sharp Kabushiki Kaisha Method of producing ferroelectric LiNb1-31 x Tax O3 0<x<1) thin film by activated evaporation
US5073981A (en) 1988-01-22 1991-12-17 At&T Bell Laboratories Optical communication by injection-locking to a signal which modulates an optical carrier
JPH01207920A (ja) 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JP2691721B2 (ja) 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US4912087A (en) 1988-04-15 1990-03-27 Ford Motor Company Rapid thermal annealing of superconducting oxide precursor films on Si and SiO2 substrates
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US5063166A (en) 1988-04-29 1991-11-05 Sri International Method of forming a low dislocation density semiconductor device
US4910164A (en) 1988-07-27 1990-03-20 Texas Instruments Incorporated Method of making planarized heterostructures using selective epitaxial growth
US4889402A (en) 1988-08-31 1989-12-26 American Telephone And Telegraph Company, At&T Bell Laboratories Electro-optic polarization modulation in multi-electrode waveguides
US4963949A (en) 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
US4952420A (en) 1988-10-12 1990-08-28 Advanced Dielectric Technologies, Inc. Vapor deposition patterning method
US5063081A (en) 1988-11-14 1991-11-05 I-Stat Corporation Method of manufacturing a plurality of uniform microfabricated sensing devices having an immobilized ligand receptor
US5087829A (en) * 1988-12-07 1992-02-11 Hitachi, Ltd. High speed clock distribution system
US4965649A (en) 1988-12-23 1990-10-23 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
US5028563A (en) 1989-02-24 1991-07-02 Laser Photonics, Inc. Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays
US4999842A (en) 1989-03-01 1991-03-12 At&T Bell Laboratories Quantum well vertical cavity laser
US4990974A (en) 1989-03-02 1991-02-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor
US5237233A (en) * 1989-03-03 1993-08-17 E. F. Johnson Company Optoelectronic active circuit element
US5057694A (en) 1989-03-15 1991-10-15 Matsushita Electric Works, Ltd. Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode
US4934777A (en) 1989-03-21 1990-06-19 Pco, Inc. Cascaded recirculating transmission line without bending loss limitations
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US5067809A (en) 1989-06-09 1991-11-26 Oki Electric Industry Co., Ltd. Opto-semiconductor device and method of fabrication of the same
DE3923709A1 (de) * 1989-07-18 1991-01-31 Standard Elektrik Lorenz Ag Optoelektronische anordnung
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5055445A (en) 1989-09-25 1991-10-08 Litton Systems, Inc. Method of forming oxidic high Tc superconducting materials on substantially lattice matched monocrystalline substrates utilizing liquid phase epitaxy
US4959702A (en) 1989-10-05 1990-09-25 Motorola, Inc. Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
GB8922681D0 (en) * 1989-10-09 1989-11-22 Secr Defence Oscillator
US5051790A (en) 1989-12-22 1991-09-24 David Sarnoff Research Center, Inc. Optoelectronic interconnections for integrated circuits
US6362017B1 (en) * 1990-02-28 2002-03-26 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
US5018816A (en) 1990-06-11 1991-05-28 Amp Incorporated Optical delay switch and variable delay system
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5608046A (en) * 1990-07-27 1997-03-04 Isis Pharmaceuticals, Inc. Conjugated 4'-desmethyl nucleoside analog compounds
GB2250751B (en) * 1990-08-24 1995-04-12 Kawasaki Heavy Ind Ltd Process for the production of dielectric thin films
DE4027024A1 (de) * 1990-08-27 1992-03-05 Standard Elektrik Lorenz Ag Faserkreisel
US5281834A (en) * 1990-08-31 1994-01-25 Motorola, Inc. Non-silicon and silicon bonded structure and method of manufacture
US5060031A (en) 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
FR2670050B1 (fr) * 1990-11-09 1997-03-14 Thomson Csf Detecteur optoelectronique a semiconducteurs.
US5387811A (en) * 1991-01-25 1995-02-07 Nec Corporation Composite semiconductor device with a particular bipolar structure
US5312765A (en) * 1991-06-28 1994-05-17 Hughes Aircraft Company Method of fabricating three dimensional gallium arsenide microelectronic device
EP0584410A1 (en) * 1991-07-05 1994-03-02 Conductus, Inc. Superconducting electronic structures and methods of preparing same
US5306649A (en) * 1991-07-26 1994-04-26 Avantek, Inc. Method for producing a fully walled emitter-base structure in a bipolar transistor
US5283462A (en) * 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
DE59108800D1 (de) * 1991-12-21 1997-08-28 Itt Ind Gmbh Deutsche Offsetkompensierter Hallsensor
JP3379106B2 (ja) * 1992-04-23 2003-02-17 セイコーエプソン株式会社 液体噴射ヘッド
JPH0667046A (ja) * 1992-08-21 1994-03-11 Sharp Corp 光集積回路
US6048751A (en) * 1993-06-25 2000-04-11 Lucent Technologies Inc. Process for manufacture of composite semiconductor devices
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5394489A (en) * 1993-07-27 1995-02-28 At&T Corp. Wavelength division multiplexed optical communication transmitters
JPH0766366A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体積層構造体およびそれを用いた半導体装置
JP3395318B2 (ja) * 1994-01-07 2003-04-14 住友化学工業株式会社 ３−５族化合物半導体結晶の成長方法
US5623552A (en) * 1994-01-21 1997-04-22 Cardguard International, Inc. Self-authenticating identification card with fingerprint identification
US5481102A (en) * 1994-03-31 1996-01-02 Hazelrigg, Jr.; George A. Micromechanical/microelectromechanical identification devices and methods of fabrication and encoding thereof
JP3771287B2 (ja) * 1994-04-15 2006-04-26 富士写真フイルム株式会社 導波路型電気光学素子
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
US5873977A (en) * 1994-09-02 1999-02-23 Sharp Kabushiki Kaisha Dry etching of layer structure oxides
US5677551A (en) * 1994-11-15 1997-10-14 Fujitsu Limited Semiconductor optical device and an optical processing system that uses such a semiconductor optical system
US5610744A (en) * 1995-02-16 1997-03-11 Board Of Trustees Of The University Of Illinois Optical communications and interconnection networks having opto-electronic switches and direct optical routers
WO1996029725A1 (en) * 1995-03-21 1996-09-26 Northern Telecom Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
US5753300A (en) * 1995-06-19 1998-05-19 Northwestern University Oriented niobate ferroelectric thin films for electrical and optical devices and method of making such films
KR100193219B1 (ko) * 1995-07-06 1999-06-15 박원훈 수동형 편광변환기
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6022963A (en) * 1995-12-15 2000-02-08 Affymetrix, Inc. Synthesis of oligonucleotide arrays using photocleavable protecting groups
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US5729566A (en) * 1996-06-07 1998-03-17 Picolight Incorporated Light emitting device having an electrical contact through a layer containing oxidized material
US5838851A (en) * 1996-06-24 1998-11-17 Trw Inc. Optical-loop signal processing using reflection mechanisms
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
US6367699B2 (en) * 1996-07-11 2002-04-09 Intermec Ip Corp. Method and apparatus for utilizing specular light to image low contrast symbols
US5734672A (en) * 1996-08-06 1998-03-31 Cutting Edge Optronics, Inc. Smart laser diode array assembly and operating method using same
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
DE69739387D1 (de) * 1996-10-29 2009-06-10 Panasonic Corp Tintenstrahlaufzeichnungsgerät und Verfahren zu seiner Herstellung
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5864543A (en) * 1997-02-24 1999-01-26 At&T Wireless Services, Inc. Transmit/receive compensation in a time division duplex system
US6022671A (en) * 1997-03-11 2000-02-08 Lightwave Microsystems Corporation Method of making optical interconnects with hybrid construction
US6211096B1 (en) * 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
US5869845A (en) * 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
US6181920B1 (en) * 1997-10-20 2001-01-30 Ericsson Inc. Transmitter that selectively polarizes a radio wave
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
US6197503B1 (en) * 1997-11-26 2001-03-06 Ut-Battelle, Llc Integrated circuit biochip microsystem containing lens
JP3092659B2 (ja) * 1997-12-10 2000-09-25 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6011646A (en) * 1998-02-20 2000-01-04 The Regents Of The Unviersity Of California Method to adjust multilayer film stress induced deformation of optics
US6051874A (en) * 1998-04-01 2000-04-18 Citizen Watch Co., Ltd. Diode formed in a surface silicon layer on an SOI substrate
EP0961371B1 (en) * 1998-05-25 2001-09-12 Alcatel Optoelectronic module containing at least one optoelectronic component and temperature stabilising method
FI108583B (fi) * 1998-06-02 2002-02-15 Nokia Corp Resonaattorirakenteita
US6372356B1 (en) * 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
US6338756B2 (en) * 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
JP2000022128A (ja) * 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP4511739B2 (ja) * 1999-01-15 2010-07-28 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア マイクロ電子機械システムを形成するための多結晶シリコンゲルマニウム膜
JP2000278085A (ja) * 1999-03-24 2000-10-06 Yamaha Corp 弾性表面波素子
US6372813B1 (en) * 1999-06-25 2002-04-16 Motorola Methods and compositions for attachment of biomolecules to solid supports, hydrogels, and hydrogel arrays
US6319730B1 (en) * 1999-07-15 2001-11-20 Motorola, Inc. Method of fabricating a semiconductor structure including a metal oxide interface
US6340788B1 (en) * 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6362558B1 (en) * 1999-12-24 2002-03-26 Kansai Research Institute Piezoelectric element, process for producing the same and ink jet recording head
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US20020008234A1 (en) * 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
JP2002023123A (ja) * 2000-07-11 2002-01-23 Fujitsu Ltd 非主要光を導波する光導波路を備える光回路
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
US6590236B1 (en) * 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6524651B2 (en) * 2001-01-26 2003-02-25 Battelle Memorial Institute Oxidized film structure and method of making epitaxial metal oxide structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919515A (en) * 1995-08-25 1999-07-06 Tdk Corporation Ferroelectric thin film, electric device and method for preparing ferroelectric thin film
CN1301038A (zh) * 1999-12-17 2001-06-27 摩托罗拉公司 与硅具有稳定结晶界面的半导体结构的制造方法
CN1306299A (zh) * 1999-12-17 2001-08-01 摩托罗拉公司 具有结晶碱土金属硅氮化物/氧化物与硅界面的半导体结构
JP2001284349A (ja) * 2000-02-07 2001-10-12 Lucent Technol Inc シリコン基材装置のための高誘電率ゲート酸化物
CN1334593A (zh) * 2000-07-14 2002-02-06 摩托罗拉公司 与硅具有结晶碱土金属氧化物界面的半导体结构制造方法
CN1334361A (zh) * 2000-07-21 2002-02-06 摩托罗拉公司 在硅衬底上制备结晶碱土金属氧化物的方法
WO2002009159A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Thin-film metallic oxide structure and process for fabricating same
WO2002009203A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Microelectronic piezoelectric structure

Also Published As

Publication number Publication date
AU2003231131A8 (en) 2003-11-17
WO2003094218A3 (en) 2004-01-22
AU2003231131A1 (en) 2003-11-17
US6916717B2 (en) 2005-07-12
KR20040108771A (ko) 2004-12-24
US20030207589A1 (en) 2003-11-06
CN1650407A (zh) 2005-08-03
WO2003094218A2 (en) 2003-11-13
JP2005524977A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
CN100359648C (zh) 其上具有半导体器件的单晶氧化物的生长方法
US7105866B2 (en) Heterojunction tunneling diodes and process for fabricating same
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
CN1222032C (zh) 通信装置
US6583034B2 (en) Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US20020117664A1 (en) Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6559471B2 (en) Quantum well infrared photodetector and method for fabricating same
US20020144725A1 (en) Semiconductor structure suitable for forming a solar cell, device including the structure, and methods of forming the device and structure
US20030015700A1 (en) Suitable semiconductor structure for forming multijunction solar cell and method for forming the same
US20040069991A1 (en) Perovskite cuprate electronic device structure and process
US6638872B1 (en) Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
US20020140012A1 (en) Semiconductor structures and devices for detecting far-infrared light and methods for fabricating same
US20030015702A1 (en) Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
JP2004505444A (ja) 薄膜金属酸化物構造体およびその製造方法
KR20030051868A (ko) 컴플라이언트 기판을 갖는 반도체 구조
US20020000584A1 (en) Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
US20020153524A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US20020158245A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20030082833A1 (en) Method for fabricating semiconductor structures utilizing the formation of a compliant substrate
US20030019423A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant gallium nitride substrate
US20030020068A1 (en) Structure and method for integrating compound semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US20030012965A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US20030015725A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate and ion beam assisted deposition for materials used to form the same
KR20030051820A (ko) 고 유전 상수 재료를 가지는 반도체 구조체
WO2002009157A2 (en) Alkali earth metal oxide gate insulators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20150424

EXPY Termination of patent right or utility model