CN100365816C - 电容元件及其制造方法 - Google Patents

电容元件及其制造方法 Download PDF

Info

Publication number
CN100365816C
CN100365816C CNB2005100063035A CN200510006303A CN100365816C CN 100365816 C CN100365816 C CN 100365816C CN B2005100063035 A CNB2005100063035 A CN B2005100063035A CN 200510006303 A CN200510006303 A CN 200510006303A CN 100365816 C CN100365816 C CN 100365816C
Authority
CN
China
Prior art keywords
barrier film
hydrogen barrier
capacity cell
film
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100063035A
Other languages
English (en)
Other versions
CN1649157A (zh
Inventor
长野能久
三河巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1649157A publication Critical patent/CN1649157A/zh
Application granted granted Critical
Publication of CN100365816C publication Critical patent/CN100365816C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

在由氢阻挡膜覆盖的电容元件的结构中，防止高段差的产生。在由下部电极(21)、与所述下部电极(21)相面对形成的上部电极(24)以及电容绝缘膜(22)构成的电容元件中，所述电容绝缘膜(22)由在所述下部电极(21)和所述上部电极(24)之间形成的强电介质或者高电介质构成，所述下部电极(21)、所述电容绝缘膜(22)和所述上部电极(24)被形成至少在从其上面配置了第一氢阻挡膜(17)的层间绝缘膜(16)上所设置的孔(18)的内部的孔上方，配置与第一氢阻挡膜(17)相接的第二氢阻挡膜(26)使得覆盖上部电极(24)的上面以及在该上部电极(24)当中在孔(18)的上方所形成的部分侧面。

Description

电容元件及其制造方法
技术领域
本发明涉及具有使用由强电介质或者高电介质构成的电容绝缘膜之立体结构的电容元件。
背景技术
近年来，以现有技术所没有的低电压并且高速进行写入和读出的RAM实用化作为目标，正在广泛进行涉及具有自发极化特性之强电介质或者高电介质的研究开发。特别是，为了实现在由设计尺寸为0.18μm以下的CMOS构成的LSI上安装兆位级半导体存储装置，必须开发即使在小面积上也能够实现大容量的具有立体结构的电容元件。具有立体结构的电容元件具有被称为凹型、凸型、圆柱型的形状，电容元件的高度与电容元件的宽度相比变得非常高。
由于强电介质或者高电介质是金属氧化物，其通过氢容易还原，结果，存在电特性恶化之类的问题。为了解决这类问题，近年来开始广泛探讨用能够防止氢扩散的氢阻挡膜来覆盖电容元件的技术。
鉴于上述，为了使具有立体结构的电容元件实用化，对具有立体结构的电容元件，通过氢阻挡膜来开发最合适的覆盖结构变得必不可少。此时的重要内容是实现能够解决因立体结构中特有的高的段差形状带来的以下课题的结构。
第一个课题是：即使是在形成了用氢阻挡膜完全覆盖电容元件的结构之后，通过使段差尽可能变低，在形成电容元件之后实施的形成布线之光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量(focusmargin)。
第二个课题是：在形成覆盖电容元件上部和侧壁的氢阻挡膜的工序中，通过使段差尽可能变低，在形成用于加工氢阻挡膜之掩模图形的光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量(focusmargin)。
下面，参考附图说明现有技术的电容元件。
首先，参考图20说明第一现有技术例子(例如参考专利文献1)。
图20表示具有根据第一现有技术例子之平面结构的电容元件主要部分的剖面图。
如图20所示，在半导体基板101上形成了元件分离区102和有源区103使得覆盖半导体基板101，并且形成由BPSG构成的第一层间绝缘膜104。在第一层间绝缘膜104的上面形成了由SiN构成的第一氢阻挡膜105。在第一氢阻挡膜105上，通过由下至上依次形成由Pt/Ti构成的下部电极106、由强电介质材料SrBi2Ta2O9构成的电容绝缘膜107以及由Pt构成的上部电极108，从而形成电容元件109。电容元件109的端部配置在比第一氢阻挡膜105的端部更靠向内侧。
在上部电极108上配置了由TiN构成的第二氢阻挡膜110。而且，形成由覆盖电容元件109的SiN构成的第三氢阻挡膜111，使得第一氢阻挡膜105和第二氢阻挡膜111相接。在第一层间绝缘膜104上形成由SiO2构成的第二层间绝缘膜112使得覆盖由第一氢阻挡膜105、第二氢阻挡膜110和第三氢阻挡膜111包围的电容元件109。
在第二层间绝缘膜112和第三氢阻挡膜111上形成达到第二氢阻挡膜110之上层的第一接触孔113。在第一层间绝缘膜104和第二层间绝缘膜112上形成达到有源区103的第二接触孔114。而且，在第二层间绝缘膜112上，通过介入第一接触孔113和第二接触孔114，形成连接电容元件109和有源区103的布线层115。
在第一个现有技术例子中，在电容元件109具有其高度非常低的平面结构时，通过位于电容元件109下层的第一氢阻挡膜105、位于电容元件109上层的第二氢阻挡膜110、配置于电容元件上部和侧壁的第三氢阻挡膜111，能够容易地实现完全覆盖电容元件109。因此，由于能够防止通过在形成电容元件109之后的制造工序中产生的氢来使电容绝缘膜107还原，因此能够抑制电容元件109的特性恶化。
下面，参考图21说明第二个现有技术例子(例如参考专利文献1)。
图21是具有根据第二二个现有技术例子之凸型立体结构的电容元件主要部分的剖面图。图21中，与第一个现有技术例子构成要素共同的构成要素使用同一符号。
如图21所示，在半导体基板101上形成了元件分离区102和有源区103使得覆盖半导体基板101，并且形成由BPSG构成的第一层间绝缘膜104。在第一层间绝缘膜104的上面形成了由SiN构成的第一氢阻挡膜105。在第一氢阻挡膜105和第一层间绝缘膜104上形成了达到有源区103的插柱116。
在第一氢阻挡膜105上形成由TiN或者TaN构成的第二氢阻挡膜117使得其下面与插柱116的上端相接。在第二氢阻挡膜117上形成由Ru构成的下部电极106。形成由高电介质材料(BaxSr1-x)TiO3(0≤x≤1)构成的电容绝缘膜107，使得覆盖下部电极106上部和侧壁以及第二氢阻挡膜117的侧壁。形成由TiN构成的第三氢阻挡膜118使得在覆盖电容绝缘膜107的同时与第一氢阻挡膜105相接。第三氢阻挡膜118还具有上部电极的作用。这样，形成了具有由下部电极106、电容绝缘膜107和第三氢阻挡膜(上部电极)118构成的凸型立体结构的电容元件119。
在第二个现有技术例子中，尽管形成了具有包括高段差形状之立体结构的电容元件119，但是采用了与形成第一个现有技术例子中具有其高度非常低之平面结构的电容元件109几乎相同的氢阻挡层结构。具体地，电容元件119通过位于电容元件119下层的第一氢阻挡膜105和第二氢阻挡膜117以及位于电容元件119上部的第三氢阻挡膜118完全覆盖。
下面，参考图22说明第三个现有技术例子(例如参考专利文献2)。
图22表示构成最近DRAM之主流的具有凹型立体结构的第三个现有技术例子之电容元件主要部分的剖面图。在第三个现有技术例子中，由于没有涉及氢阻挡膜的记述，因此只说明涉及电容元件的事项。在图22中，与第一个现有技术例子构成要素共同的构成要素使用同一符号。
如图22所示，在半导体基板101上形成了元件分离区102和有源区103使得覆盖半导体基板101，并且形成由SOG构成的第一层间绝缘膜120。在第一层间绝缘膜120的上面形成了到达有源区103的由多晶硅构成的第一插柱121。在第一层间绝缘膜120上形成了由SOG构成的第二层间绝缘膜122。在第二层间绝缘膜122上形成了其下端与第一插柱121的上端连接的由多晶硅构成的第二插柱123。在第二层间绝缘膜122上形成了由SiN构成的第三层间绝缘膜124，在第三层间绝缘膜124上形成了由SiO2构成的第四层间绝缘膜125。
在第三层间绝缘膜124和第四层间绝缘膜125上形成了使第二插柱123上端露出的孔126。沿着该孔126的内壁，由于形成了后述的电容元件的下部电极127，为了通过使下部电极127表面积变大而使电容变大，有必要使孔126的深度尽可能地做深。因此，形成了孔126的第四层间绝缘膜125的膜厚必须为1.3μm。
在孔126的内壁上形成了由多晶硅构成的下部电极127，在该下部电极127的表面和第四层间绝缘膜125的表面上形成了由Ta2O5构成的电容绝缘膜128，在该电容绝缘膜128的上面，形成了由TiN构成的上部电极129。这样，形成了通过具有由电容绝缘膜128和上部电极129构成之凹型形状的立体结构所构成的电容元件130。
下面，参考图23说明第四个现有技术例子(例如参考专利文献3)。
图23表示构成最近DRAM之正成为主流的具有圆柱型立体结构的第四个现有技术例子之电容元件主要部分的剖面图。在第四个现有技术例子中，由于没有涉及氢阻挡膜的记述，因此只说明涉及电容元件的事项。在图23中，与第一个现有技术例子构成要素共同的构成要素使用同一符号。
如图23所示，在半导体基板101上形成了由SiO2构成的层间绝缘膜104。在层间绝缘膜104上形成了由钨构成的插柱116。在层间绝缘膜104上，形成了具有构成储藏节点(storage node)之圆柱形状的下部电极106。下部电极106由Pt或者RuO2构成。下部电极106的表面和层间绝缘膜104的表面形成了由Ta2O5、(Ba1-xSrx)TiO3或者Pb(ZrxTi1-x)O3(0≤x≤1)构成的电容绝缘膜107。在电容绝缘膜107的表面上形成了成为阳极(plate)电极的上部电极108。电容绝缘膜107和上部电极108覆盖下部电极106的底面、上面、内侧侧面和外测侧面。就是说，由具有圆柱型形状的立体结构构成的电容元件131由于具有大的表面积，因此能够实现大电容的电容量。
但是，在上述现有技术例子的电容元件中，由于不容易实现将电容元件通过氢阻挡膜完全覆盖的结构，该电容元件是由将强电介质或者高电介质用作为电容绝缘膜的立体结构构成的，因此不能够将高性能且高集成的半导体存储装置实用化。
下面，详细说明其理由。
在具有第一现有技术例子所采用平面结构的电容元件中，由于电容元件的高度非常低，即使在形成了由氢阻挡膜完全覆盖电容元件的构成之后，在形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量(focus margin)。而且，在与配置于下部的氢阻挡膜相连接的同时加工配置于电容元件上部的氢阻挡膜时，在用于形成掩模图形时所使用的光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。
但是，在具有第二现有技术例子所采用之凸型立体结构的电容元件中，由于电容元件的高度必须成为1μm，在整个晶圆将起因于电容元件之高度的段差减缓是非常困难的。因此，电容元件形成后实施的形成布线之光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量变得非常困难。而且，在与配置于下部的氢阻挡膜相连接的同时加工配置于电容元件上部的氢阻挡膜时，在用于形成掩模图形时所使用的光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量变得非常困难。
另一方面，在具有第三现有技术例子所采用之凹型立体结构的电容元件中，由于电容元件被形成在孔内，因此几乎不产生段差。就是说，在不通过氢阻挡膜覆盖电容元件的情况下，在形成电容元件之后实施的形成布线之光刻工序中，确保聚焦余量变得非常容易。
但是，如前述，在第三现有技术例子中，没有公开使用氢阻挡膜的结构。因此，考虑将第三现有技术例子记载的电容元件被氢阻挡膜完全覆盖的结构，即，具体地，将配置于电容元件下部的氢阻挡膜和配置成使得覆盖电容元件上部和侧壁的氢阻挡膜连接在电容元件下部的结构适用于具有凹型立体形状的电容元件中。
图24是表示根据前述第三现有技术的例子假定由氢阻挡膜覆盖电容元件之结构的主要部分的剖面图。在图24中，与图22共同的地方使用了相同的符号，因此在下面不重复说明与图22共同的地方。
如图24所示，在具有凹型立体形状之电容元件130的下层配置了第一氢阻挡膜132，而且配置第二氢阻挡膜133使得覆盖电容元件130的上部和侧壁。第一氢阻挡膜132和第二氢阻挡膜133在第一氢阻挡膜132的上面连接。
在为图24所示结构的情况下，在不形成氢阻挡膜时(参考图23)，必定产生原来不存在的段差。具体地，产生与电容元件130高度相当之高度即1.3μm程度的段差。当形成这种高度的段差时，与第二现有技术例子的情况相同，在整个晶圆的表面上，减缓所述段差是非常困难的。因此，在形成电容元件之后实施的形成布线的光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量变得非常困难。而且，在与配置于下部的氢阻挡膜相连接的同时加工配置于电容元件上部的氢阻挡膜时，在用于形成掩模图形时所使用的光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量变得非常困难。
另一方面，即使是具有在第四现有技术例子所采用圆柱型立体形状的电容元件，为了实现大电容，由于电容元件的高度必须成为1μm的程度，因此在整个晶圆的表面上使起因于电容元件高度的段差减缓是非常困难的。在第四现有技术例子中，由于没有涉及氢阻挡膜的记述，因此考虑将第四现有技术例子记载的电容元件被氢阻挡膜完全覆盖的结构，即，具体地，将配置于电容元件下部的氢阻挡膜和配置成使得覆盖电容元件上部和侧壁的氢阻挡膜在电容元件下部连接的结构适用于具有圆柱型立体结构的电容元件中。
图25是表示根据前述第四现有技术例子假定通过氢阻挡膜覆盖电容元件之结构的主要部分的剖面图。在图25中，与图23共同的地方使用了相同的符号，因此在下面不重复说明与图23共同的地方。
如图25所示，在具有圆柱型立体结构之电容元件131的下层配置了第一氢阻挡膜134，而且配置第二氢阻挡膜135使得覆盖电容元件131的上部和侧壁。第一氢阻挡膜134和第二氢阻挡膜135在第一氢阻挡膜134的上面连接。
在采用图25所示结构的情况下，在连接第一氢阻挡膜134和第二氢阻挡膜135的部分中，产生与电容元件131之高度相当的段差，具体地为1μm程度的段差。当产生了这种高度的段差时，在整个晶圆的表面上减缓所述段差是非常困难的。因此，在形成电容元件之后实施的形成布线的光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量变得非常困难。而且，在与配置于下部的第一氢阻挡膜相连接的同时，在加工配置于电容元件上部的第二氢阻挡膜时，在用于形成掩模图形时所使用的光刻工序中，确保以步进曝光装置之性能所能够实现范围的聚焦余量变得非常困难。
如上述，在具有现有技术例子所示立体结构的电容元件中，不可能解决起因于具有立体结构之形状的问题，不可能通过氢阻挡膜实现最佳覆盖结构。因此，具有的问题是，不能够使用由强电介质或者高电介质构成的电容绝缘膜来使高性能和高集成的电容元件实用化。
专利文献1：特开平11-135736号公报(第4-5页第0014～0021段，第1图，第5-6页的第0028～0035段，第8图)；
专利文献2：特开2000-286254号公报(第15-16页第0133段～0139段，第28图)；
专利文献3：US6380579号公报(第11页1栏第55行-第11页2栏第55行，图3)。
发明内容
鉴于前述，本发明的目的在于提供一种电容元件及其制造方法，该电容元件不产生高段差，并且具有由氢阻挡膜覆盖的结构。据此，通过防止由氢引起的电容绝缘膜的特性恶化，能够实现具有优良特性的电容元件及其制造方法。
为了实现上述目的，本发明的第一电容元件，由下部电极、与下部电极相面对形成的上部电极以及电容绝缘膜构成，电容绝缘膜由在下部电极和上部电极之间形成的强电介质或者高电介质构成，其特征在于，下部电极、电容绝缘膜和上部电极，至少从在其上面配置了第一氢阻挡膜的层间绝缘膜上所设置的孔的内部开始到该孔的上方形成；配置与第一氢阻挡膜相接的第二氢阻挡膜，使得覆盖上部电极的上面以及在该上部电极当中在孔的上方所形成的部分侧面。
根据第一电容元件，由于覆盖电容元件的上面和侧面的第二氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第二氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一和第二氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容的立体结构的电容元件。
优选地，在第一电容元件中，在孔的侧壁上配置与第一氢阻挡膜相接的第三氢阻挡膜。
这样，不会发生高的段差，并且通过第一、第二和第三氢阻挡膜能够覆盖电容元件，特别是由于通过第三氢阻挡膜能够防止氢从层间绝缘膜向电容元件侧面的扩散，因此能够更加抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
优选地，对于第一电容元件，在将与第一氢阻挡膜相接的第三氢阻挡膜配置在孔侧壁上的第一结构中，第五氢阻挡膜被配置在孔的下侧，其上面具有等于或者大于孔底部的尺寸，第五氢阻挡膜和第三氢阻挡膜相接。
这样，电容元件能够通过第一、第二、第三和第五氢阻挡膜完全覆盖，特别是，由于通过第五氢阻挡膜能够防止氢从下面向电容元件的扩散，因此能够更可靠地防止因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
优选地，在层间绝缘膜下形成下层绝缘膜，其设置有由导电性材料构成的埋入柱，埋入柱的上端与第五氢阻挡膜的下面相接。在这种情况下，另外优选地，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与第五氢阻挡膜相接。
这样，即使在设置了将电容元件和基板连接的接触柱的情况下，也能够通过氢阻挡膜完全覆盖电容元件，而且，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。
优选地，在下层绝缘膜的最上层配置第六氢阻挡膜，其形成为覆盖埋入柱的周围，第六氢阻挡膜与第五氢阻挡膜相接，另外在这种情况下，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与第五氢阻挡膜相接。
这样，对于氢从下面向电容元件的扩散，其能够更加强化阻挡性能。特别是，其具有防止氢从下层绝缘膜扩散的效果。
优选地，在第一电容元件的前述第一结构中，在层间绝缘膜下形成下层绝缘膜，其设置有由导电性材料构成的埋入柱，埋入柱的上端与孔的底部相接，另外，在这种情况下，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜可以是与孔底部相接的结构。
这样，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。
而且，优选地，在下层绝缘膜的最上层配置第六氢阻挡膜，其形成为覆盖埋入柱的周围，第六氢阻挡膜与孔的底部相接。
这样，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。特别是，其具有防止氢从下层绝缘膜扩散的效果。
而且，优选地，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。
这样，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。
优选地，在第一电容元件中，在孔的侧壁配置与第一氢阻挡膜相接的第三氢阻挡膜，在孔的底部配置与第三氢阻挡膜相接的第四氢阻挡膜。
这样，不会发生高的段差，并且通过第一、第二、第三和第四氢阻挡膜能够完全覆盖电容元件，特别是由于通过第四氢阻挡膜能够防止氢从下面向电容元件的扩散，因此能够可靠地抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
这里，在第一电容元件之孔的侧壁上配置与第一氢阻挡膜相接的第三氢阻挡膜的同时又在孔的底部配置与第三氢阻挡膜相接的第四氢阻挡膜的第二结构还可以包括下面的结构。
即，在这个第二结构中，可以为这种结构：在层间绝缘膜下形成了设置有由导电性材料构成的埋入柱的下层绝缘膜，埋入柱的上端与孔底部相接，而且在该情况下，还可以为这种结构：在埋入柱的最上层配置了第七氢阻挡膜，第七氢阻挡膜与孔底部相接。这样，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。还可以为这种结构：在下层绝缘膜的最上层配置了第六氢阻挡膜，其被形成使得覆盖埋入柱的周围，第六氢阻挡膜与孔底部相接。这样，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。特别是其具有防止氢从下层绝缘膜扩散的效果。还可以为这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。这样，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。
而且，优选地，在第一电容元件的所述第二结构中，在孔的下侧配置至少与第四氢阻挡膜相接的第五氢阻挡膜。
这样，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。
而且，在这种情况下，其还能够包括下面的结构。
即，可以为这种结构：在层间绝缘膜下形成设置有由导电性材料构成的埋入柱的下层绝缘膜，埋入柱的上端可以是与第五氢阻挡膜的下面相接。这样，即使是在设置有将电容元件和基板连接的接触柱的情况下，也能够通过氢阻挡膜完全覆盖电容元件。还可以具有这种结构：在下层绝缘膜的最上层配置第六氢阻挡膜，其被形成使得覆盖埋入柱的周围，第六氢阻挡膜与第五氢阻挡膜相接，而且，在这种情况下，还可以具有这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与第五氢阻挡膜相接。这样，对于氢从下面向电容元件的扩散，其能够更加强化阻挡性能。特别是其具有防止氢从下层绝缘膜扩散的效果。还可以具有这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与第五氢阻挡膜相接。这样，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。
为了解决前述课题，根据本发明的第二电容元件，包括下部电极、与下部电极相面对形成的上部电极以及电容绝缘膜，电容绝缘膜由在下部电极和上部电极之间形成的强电介质或者高电介质构成，其特征在于，下部电极、电容绝缘膜和上部电极，至少从在其上面配置了第一氢阻挡膜的层间绝缘膜上所设置的孔的内部开始到该孔的上方形成；配置与第一氢阻挡膜相接的第二氢阻挡膜，使得覆盖上部电极的上面以及在该上部电极当中在孔的上方所形成的部分侧面；在孔的侧壁和所述下部电极之间配置第三氢阻挡膜，其上面比第一氢阻挡膜的上面的高度更高；第三氢阻挡膜和第一氢阻挡膜在第三氢阻挡膜外侧的侧面相接。
根据第二电容元件，由于覆盖电容元件的上面和侧面的第二氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第二氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一、第二和第三氢阻挡膜覆盖电容元件，因此能够抑制从电容元件的上方或者侧面扩散来的氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容之立体结构的电容元件。
在第二电容元件中，优选地，下部电极、电容绝缘膜和上部电极沿着第三氢阻挡膜的上面和外侧的侧面，从孔的上方开始延伸到第一氢阻挡膜的上面，并且还可以包括下述的各种结构。
这样，由于能够增大电容元件的面积，因此在能够实现大电容的电容元件的同时，还能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
在第二电容元件中，在孔的底部和下部电极之间配置与第三氢阻挡膜相接的第四氢阻挡膜。
这样，不会发生高的段差，并且通过第一、第二、第三和第四氢阻挡膜能够完全覆盖电容元件，特别是由于通过第四氢阻挡膜能够防止氢从下面向电容元件的扩散，因此能够可靠地抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
对于第二电容元件，在孔底部和下部电极之间配置与第三氢阻挡膜相接的第四氢阻挡膜的第一结构中，优选地，在孔的下侧配置第五氢阻挡膜，其上面具有等于或者大于孔底部的尺寸，第五氢阻挡膜和第三氢阻挡膜相接。
这样，电容元件能够通过第一、第二、第三和第五氢阻挡膜完全覆盖，特别是，由于通过第五氢阻挡膜能够防止氢从下面向电容元件的扩散，因此能够更可靠地防止因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
优选地，在层间绝缘膜下形成下层绝缘膜，其设置有由导电性材料构成的埋入柱，埋入柱的上端与第五氢阻挡膜的下面相接。
这样，即使是在设置有用于连接电容元件和半导体基板的接触柱的情况下，也能够通过氢阻挡膜完全覆盖电容元件。
优选地，在下层绝缘膜的最上层配置第六氢阻挡膜，其形成为覆盖埋入柱的周围，第六氢阻挡膜与第五氢阻挡膜相接。
这样，对于氢从下面向电容元件的扩散，其能够更加强化阻挡性能。特别是，其具有防止氢从下层绝缘膜扩散的效果。
优选地，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与第五氢阻挡膜相接。
这样，对于氢从接触柱向电容元件的扩散，其能够强化阻挡性能。
在第二电容元件的所述第一结构中，优选地，在层间绝缘膜下形成下层绝缘膜，其设置有由导电性材料构成的埋入柱，埋入柱的上端与孔的底部相接，在这种情况下，还可以为这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。
这样，即使是在设置有用于连接电容元件和半导体基板的接触柱的情况下，也能够防止电容元件特性的恶化。
优选地，在下层绝缘膜的最上层配置第六氢阻挡膜，其形成为覆盖埋入柱的周围，第六氢阻挡膜与孔的底部相接。
这样，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。
优选地，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。
在第二电容元件中，优选地，在层间绝缘膜下形成下层绝缘膜，其设置了由导电性材料构成的埋入柱，埋入柱的上端与孔的底部相接。而且还可以是这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。
这样，即使是在设置有用于连接电容元件和半导体基板的接触柱的情况下，也能够防止电容元件特性的恶化。
对于第二电容元件，在层间绝缘膜下形成设置有埋入柱的下层绝缘膜的同时又使埋入柱的上端与孔的底部相接的第二结构中，优选地，在下层绝缘膜的最上层配置第六氢阻挡膜，其形成为覆盖埋入柱的周围，第六氢阻挡膜与孔的底部相接。
这样，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。
优选地，在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。
在第二电容元件中，优选地，在孔的下侧配置第五氢阻挡膜，其上面具有等于或者大于孔底部的尺寸，第五氢阻挡膜和第三氢阻挡膜相接。
这样，电容元件能够通过第一、第二、第三和第五氢阻挡膜完全覆盖，特别是，由于通过第五氢阻挡膜能够防止氢从下面向电容元件的扩散，因此能够更可靠地防止因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
对于第二电容元件，在孔的下侧配置其上面具有等于或者大于孔底部尺寸的第五氢阻挡膜的同时又使第五氢阻挡膜和第三氢阻挡膜相接的第三结构中，还可以包括下面的结构。
即，优选地，在层间绝缘膜下形成了设置有由导电性材料构成的埋入柱的下层绝缘膜，埋入柱的上端与孔底部相接，在该情况下，还可以为这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔底部相接。这样，即使是在设置有用于连接电容元件和半导体基板的接触柱的情况下，也能够防止电容元件特性的恶化。还可以为这种结构：在下层绝缘膜的最上层配置第六氢阻挡膜，其被形成使得覆盖埋入柱的周围，第六氢阻挡膜与孔底部相接。这样，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。还可以为这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。也可以为这种结构：在埋入柱的最上层配置第七氢阻挡膜，第七氢阻挡膜与孔的底部相接。
在具有如上述结构的第一或者第二电容元件中，还可以下述事项为特征。
首先，在第一或者第二电容元件中，当第三氢阻挡膜与下部电极相接时，如果在第三氢阻挡膜上使用导电性材料，则第三氢阻挡膜不仅具有氢阻挡性能，还能够具有使电导通到下部电极的作用。
当第三和第四氢阻挡膜与下部电极相接时，如果在第三和第四氢阻挡膜上使用导电性材料，则第三氢阻挡膜和第四氢阻挡膜不仅具有氢阻挡性能，还能够具有使电导通到下部电极的作用。
优选地，第四氢阻挡膜在是防止氢的扩散膜的同时还是防止氧的扩散膜。这样，在600℃以上高温氧氛围气中进行使强电介质或者高电介质结晶时必需的退火时，其能够防止因氧扩散到用于连接下部电极和基板之接触柱导致的接触电阻的升高。
第七氢阻挡膜在与第六氢阻挡膜相接的情况下，对于氢从下面向电容元件的扩散，其能够强化阻挡性能。
优选地，第一氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、以及TaSiO当中的任何一种材料或者多种材料。
优选地，第二氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti以及Ta当中的任何一种材料或者多种材料。
优选地，第三氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti以及Ta当中的任何一种材料或者多种材料。
优选地，第四氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti以及Ta当中的任何一种材料或者多种材料。
优选地，第五氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、IaSiON、Ti以及Ta当中的任何一种材料或者多种材料。
优选地，第六氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、以及TaSiO当中的任何一种材料或者多种材料。
优选地，第七氢阻挡膜包含TiAlN、TiSiN、TaAlN、TaSiN、Ti以及Ta当中的任何一种材料或者多种材料。
在第一或者第二电容元件中，优选地，导电性材料是多晶硅或者钨。
优选地，电容绝缘膜由SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BixLa1-x)4Ti3O12、(BaxSr1-x)TiO3(但0≤x≤1)、或者Ta2O5构成。
优选地，在Pt、Ir或者Ru的贵金属材料当中，下部电极包括由其中一种材料构成的单层膜或者由多种材料构成的层叠膜。
优选地，下部电极包含导电性氧阻挡层，导电性氧阻挡层包括Ir、IrO2、Ru、RuO2、TiAlN、TaAlN、TiSiN、以及TaSiN当中的任何一种材料构成的单层膜或者多种材料构成的层叠膜。
优选地，在Pt、Ir或者Ru的贵金属材料当中，上部电极包括由其中一种材料构成的单层膜或者由多种材料构成的层叠膜。
这样，通过在电容元件的构造中选择合适的材料，能够实现具有高性能和大电容之立体结构的电容元件。
在第二电容元件中，从第一氢阻挡膜的上面到第二氢阻挡膜的最上面的高度优选为从20nm到200nm的范围。
另一方面，为了解决上述课题，根据本发明第一电容元件的制造方法，其特征在于，具有：在基板上形成层间绝缘膜的步骤；在层间绝缘膜上形成第一氢阻挡膜的步骤；在第一氢阻挡膜和层间绝缘膜上形成接触孔的步骤；形成与第一氢阻挡膜相接的第二氢阻挡膜使得覆盖接触孔的侧壁和底部的步骤；顺次形成下部电极、由强电介质或者高电介质构成的电容绝缘膜以及上部电极使得覆盖第二氢阻挡膜的步骤；形成与第一氢阻挡膜相接的第三氢阻挡膜使得覆盖上部电极的上面以及该上部电极中在孔上方形成的部分侧面的步骤。
根据第一电容元件的制造方法，由于使覆盖电容元件的上面和侧面的第三氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第三氢阻挡膜加工用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一、第二和第三氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容的立体结构的电容元件。
为了解决上述课题，根据本发明第二电容元件的制造方法，其特征在于，具有：在基板上形成层间绝缘膜的步骤；在层间绝缘膜上形成第一氢阻挡膜的步骤；在第一氢阻挡膜上形成上层绝缘膜的步骤；在上层绝缘膜、第一氢阻挡膜和层间绝缘膜上形成接触孔的步骤；形成与第一氢阻挡膜相接的第二氢阻挡膜使得覆盖接触孔的侧壁和底部的步骤；在通过根据蚀刻选择地去除上层绝缘膜而使第一氢阻挡膜的上面露出的同时，又使第二氢阻挡膜之外侧侧面即在比第一氢阻挡膜更高位置处存在的部分露出的步骤；顺次形成下部电极、由强电介质或者高电介质构成的电容绝缘膜以及上部电极使得覆盖第二氢阻挡膜之内侧侧面、底面、上面以及露出的外侧侧面的步骤；形成与第一氢阻挡膜相接的第三氢阻挡膜使得覆盖上部电极的上面以及该上部电极中在孔上方形成的部分侧面的步骤。
根据第二电容元件的制造方法，由于使覆盖电容元件的上面和侧面的第三氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第三氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一、第二和第三氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容之立体结构的电容元件。
在第二电容元件的制造方法中，蚀刻可以被实现为使上层绝缘膜和第一氢阻挡膜之间的蚀刻速率之比以及上层绝缘膜和第二氢阻挡膜之间的蚀刻速率之比分别变成等于或者大于10∶1。这样，由于通过蚀刻能够选择地除去上层绝缘膜，因此通过简易方法能够制造出不发生高的段差并通过氢阻挡膜完全覆盖的电容元件。
在第二电容元件的制造方法中，上层绝缘膜优选由SiO2构成，蚀刻可以是使用氟酸的湿式蚀刻。这样，通过简易方法能够制造出不发生高的段差并通过氢阻挡膜完全覆盖的电容元件。
在第二电容元件的制造方法中，蚀刻可以是使用氟和氧之混合气体的干式蚀刻。这样，通过简易方法能够制造出不发生高的段差并通过氢阻挡膜完全覆盖的电容元件。
在第二电容元件的制造方法中，形成第一氢阻挡膜的步骤在孔的侧壁和底部以及层间绝缘膜的上面形成氢阻挡材料，之后，通过CMP法或者蚀刻法，可以选择地去除在层间绝缘膜的上面形成的氢阻挡材料。这样，通过简单的方法，能够形成具有圆柱形状的氢阻挡膜。
(发明效果)
根据本发明的第一电容元件，由于覆盖电容元件的上面和侧面的第二氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第二氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一和第二氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容的立体结构的电容元件。
根据本发明的第二电容元件，由于覆盖电容元件的上面和侧面的第二氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第二氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一、第二和第三氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容之立体结构的电容元件。
根据本发明第一电容元件的制造方法，由于使覆盖电容元件的上面和侧面的第三氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第三氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一、第二和第三氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容的立体结构的电容元件。
根据本发明第二电容元件的制造方法，由于使覆盖电容元件的上面和侧面的第三氢阻挡膜与第一氢阻挡膜连接，该第一氢阻挡膜配置在比电容元件的底部更位于上部的层间绝缘膜的最上层上，因此不会产生现有技术例子所示那样的高的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。在第三氢阻挡膜加工中用于形成掩模图形时使用的光刻工序中，也能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，由于用第一、第二和第三氢阻挡膜覆盖电容元件，因此能够抑制因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。这样，通过容易的方法，能够在小面积上实现具有高性能和大电容之立体结构的电容元件。
附图说明
图1是本发明第一实施方式电容元件主要部分的平面图。
图2(a)和(b)是本发明第一实施方式电容元件主要部分的平面图。
图3是本发明第一实施方式中第一变形例的电容元件主要部分的剖面图。
图4是本发明第一实施方式中第二变形例的电容元件主要部分的剖面图。
图5(a)和(b)是本发明第一实施方式中第三变形例的电容元件主要部分的剖面图。
图6(a)和(b)是本发明第一实施方式中第三变形例的电容元件主要部分的剖面图。
图7(a)和(b)是本发明第一实施方式中第四变形例的电容元件主要部分的剖面图。
图8(a)和(b)是本发明第一实施方式中第四变形例的电容元件主要部分的剖面图。
图9(a)～(c)是表示本发明第二实施方式之电容元件制造方法的主要部分工序的剖面图。
图10(a)和(b)是表示本发明第二实施方式之电容元件制造方法的主要部分工序的剖面图。
图11是本发明第三实施方式电容元件主要部分的平面图。
图12(a)和(b)是本发明第三实施方式电容元件主要部分的平面图。
图13(a)是本发明第三实施方式中第一变形例的电容元件主要部分的剖面图，(b)是本发明第三实施方式中第二变形例的电容元件主要部分的剖面图。
图14(a)和(b)是本发明第三实施方式中第三变形例的电容元件主要部分的剖面图。
图15(a)和(b)是本发明第三实施方式中第三变形例的电容元件主要部分的剖面图。
图16(a)和(b)是本发明第三实施方式中第四变形例的电容元件主要部分的剖面图。
图17(a)和(b)是本发明第三实施方式中第四变形例的电容元件主要部分的剖面图。
图18(a)～(c)是表示本发明第四实施方式之电容元件制造方法的主要部分工序的剖面图。
图19(a)～(c)是表示本发明第四实施方式之电容元件制造方法的主要部分工序的剖面图。
图20是第一现有技术例子之电容元件主要部分的剖面图。
图21是第二现有技术例子之电容元件主要部分的剖面图。
图22是第三现有技术例子之电容元件主要部分的剖面图。
图23是第四现有技术例子之电容元件主要部分的剖面图。
图24是表示将第三现有技术例子之电容元件用氢阻挡膜覆盖之结构的主要部分的剖面图。
图25是表示将第四现有技术例子之电容元件用氢阻挡膜覆盖之结构的主要部分的剖面图。
图中：10、50-半导体基板，11、51-元件分离区，12、52-有源区，13、53-栅极，14、54-下层绝缘膜，15、55-接触柱(plug contact)，16、56-层间绝缘膜，17、57-第一氢阻挡膜，18、58一孔，19、59-第四氢阻挡膜，20、60-第三氢阻挡膜，21、61-下部电极，22、62-由强电介质或者高电介质构成的电容绝缘膜，23、63-接触孔，24、64-上部电极，25、65-电容元件，26、66-第二氢阻挡膜，27、67-第五氢阻挡膜，28、68-第六氢阻挡膜，29、69-第七氢阻挡膜，71-上层绝缘膜。
具体实施方式
下面，参考附图说明本发明的各个实施方式。
(第一实施方式)
下面，参考图1、图2(a)和(b)说明根据本发明第一实施方式的电容元件。
图1表示使用了电容元件的半导体存储装置之主要部分的平面图，该电容元件具有根据本发明第一实施方式的立体结构(凹型)。图2(a)和(b)表示使用了根据本发明第一实施方式立体结构的半导体存储装置之主要部分的剖面图，具体地，图2(a)是沿图1中IIa-IIa线的主要部分的剖面图，图2(b)是沿图1中IIb-IIb线的主要部分的剖面图。
如图1和图2(a)及(b)所示，在半导体基板10上形成了元件分离区11和有源区12，还形成了栅极(gate)13。在具有元件分离区11和有源区12的半导体基板10的整个面上，形成厚度为500～1000nm由SiO2或者SiN构成的下层绝缘膜14，使得覆盖栅极13。在下层绝缘膜14形成接触柱15，其由掺入钨或者n型杂质的低电阻多晶硅构成，并且同时其下端还与有源区12相连。
在下层绝缘膜14和接触柱15的上面形成了由SiO2构成的层间绝缘膜16，在该层间绝缘膜16的上面形成了由SiN构成的第一氢阻挡膜17。在层间绝缘膜16和第一氢阻挡膜17形成了使接触柱15上端露出的孔18。利用该孔18的底部和侧壁来形成具有后述之立体结构的电容元件。
为了将电容元件的电容做大，层间绝缘膜16的膜厚尽可能做厚是必要的，在本实施方式中，层间绝缘膜16的膜厚为1μm以上。第一氢阻挡膜17的膜厚如果是等于或者大于能够防止氢扩散的膜厚就足够了，在本实施方式中，假定为10nm以上。孔18的直径假定为从0.2μm到1μm的范围，在本实施方式中假设为0.6μm。
在孔18的底部配置由TiAlN构成的第四氢阻挡膜19使得其下面与接触柱15的上端相连。而且，在孔18的侧壁配置由TiAlN构成的第三氢阻挡膜20使得与第一氢阻挡膜17和第四氢阻挡膜19相连。在本实施方式中，通过让第四氢阻挡膜19和第三氢阻挡膜20为相同材料，有可能在相同工序中形成第四氢阻挡膜19和第三氢阻挡膜20。第四氢阻挡膜19和第三氢阻挡膜20的膜厚分别假设为10nm以上。而且，在包含氧的氛围气中进行后述电容绝缘膜22结晶时不可缺少的高温(从600℃到800℃)退火时，第四氢阻挡膜19还具有作为氧阻挡膜的作用，其用于防止因氧到达接触柱15而使接触电阻升高。
在第四氢阻挡膜19和第三氢阻挡膜20上形成了下部电极21。在本实施方式中，下部电极21例如从上面开始顺序具有Pt/IrO2/Ir的层叠结构。如前述，在包含氧的氛围气中进行电容绝缘膜结晶时不可缺少的高温(从600℃到800℃)退火时，IrO2/Ir是氧阻挡膜，其用于防止因氧到达接触柱15而使接触电阻升高。构成下部电极21的Pt、IrO2和Ir的各自膜厚均为从10nm到50nm的范围。而且，在本实施方式中，将下部电极21端部的侧面形状和第四氢阻挡膜19端部的侧面形状做成相同形状。这样，当形成下部电极21和形成第四氢阻挡膜19时能够减少形成掩模的次数。
在多个下部电极21的上面和侧面以及第一氢阻挡膜17的上面，形成由SrBi2(TaxNb1-x)2O9(0≤x≤1)构成的电容绝缘膜22。为了形成电容绝缘膜22使得覆盖具有立体结构的下部电极21，通过使用有机金属化学气相沉积法(称为MOCVD法)来形成电容绝缘膜22。电容绝缘膜22的膜厚是12.5nm到100nm的范围。
如图2(b)所示，在电容绝缘膜22形成了接触孔23，其被设置使得下部电极21露出，该接触孔23具有后述的连接上部电极24和下部电极21的作用。形成由Pt构成的上部电极24，使得覆盖电容绝缘膜22的上面和侧面以及接触孔23的侧面和底部。这样，上部电极24通过介入下部电极21来传送电信号。该结构的优点是：为了使在上部电极24上部所形成的布线和上部电极24电连接，不需要在用于覆盖上部电极24上部的后述第二氢阻挡膜26上形成接触孔，也就是说，由于不需要去除第二氢阻挡膜26，因此能够容易地实现由氢阻挡膜完全覆盖电容元件的结构。
为了与多个下部电极21相面对，形成由Pt构成的上部电极24，使得覆盖电容绝缘膜22的上面和侧面以及接触孔23的内部，该上部电极24的膜厚在第一氢阻挡膜17的上方区域为从10nm到50nm的范围。而且在本实施方式中，将上部电极24端部的侧面形状和电容绝缘膜22端部的侧面形状做成相同形状。由此，在形成上部电极24和电容绝缘膜22时，能够减少用于形成掩模的次数。这样，通过沿着孔18的内壁从孔18内部向上形成下部电极21、电容绝缘膜22和上部电极24，完成了具有凹型之立体形状的信息存储用的电容元件25。
在上部电极24的上面和侧面以及电容绝缘膜22的侧面形成了由Al2O3或者TiAlN构成的第二氢阻挡膜26。第二氢阻挡膜26在没有形成上部电极24和电容绝缘膜22的区域中与第一氢阻挡膜17相接。
由此，电容元件25被第一氢阻挡膜17、第二氢阻挡膜26、第三氢阻挡膜20、以及第四氢阻挡膜19完全覆盖。
这里，在形成第二氢阻挡膜26情况下的段差或者在形成第二氢阻挡膜26之后的段差就变成上部电极24的膜厚、电容绝缘膜22的膜厚、下部电极21的膜厚以及第三氢阻挡膜20的膜厚之和。具体地，变成了最大为310nm程度的非常小的段差。
如上述，本实施方式的电容元件通过第一氢阻挡膜、第二氢阻挡膜、第三氢阻挡膜、以及第四氢阻挡膜被完全覆盖。因此，能够防止由氢引起电容绝缘膜还原所导致的电容元件特性的恶化。即使是在已经形成由氢阻挡膜完全覆盖电容元件的结构之后，也只形成最大310nm程度的非常低的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置(stepper)之性能所能够实现范围的聚焦余量(focus margin)。而且，在形成用于覆盖电容元件上部和侧壁的氢阻挡膜的工序中，由于存在的段差是非常小的，最大为310nm的程度，因此在形成用于加工氢阻挡膜的掩模图形的光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。
<第一变形例>
下面，参考图3说明根据第一实施方式中第一变形例的电容元件。在图3的构成要素当中，与图2(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
图3是根据第一实施方式中第一变形例的电容元件主要部分的剖面图，下面，主要说明图3所示电容元件不同于图2(a)所示电容元件的方面。
如图3所示，在下层绝缘膜14上配置由TiAlN构成的第五氢阻挡膜27，使得覆盖接触柱15的上端。第五氢阻挡膜27的上面连接到在孔18的底部配置的第四氢阻挡膜19的下面和在孔18的侧壁配置的第三氢阻挡膜20的端部。而且如图3所示，当考虑更可靠阻止氢从孔18下方进入时，希望第五氢阻挡膜27的上面具有大于或者等于孔18底部所占区域的区域，但是，由于在第五氢阻挡膜27上配置了第四氢阻挡膜19，第五氢阻挡膜27的上面所占区域不被限定于图3所示的情况。
这样，根据第一变形例的电容元件，通过配置第五氢阻挡膜27，能够对于从孔18下方进入的氢的扩散强化阻挡性能。因此，能够防止因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
在包含氧的氛围气中进行电容绝缘膜22结晶时不可缺少的高温(从600℃到800℃)退火时，第五氢阻挡膜27还具有作为氧阻挡膜的作用，其用于防止因氧到达接触柱15而使接触电阻升高。第五氢阻挡膜27的膜厚设定为从10nm到100nm的范围。
<第二变形例>
下面，参考图4说明根据第一实施方式中第二变形例的电容元件。在图4的构成要素当中，与图2(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
图4是根据第一实施方式中第二变形例的电容元件主要部分的剖面图，下面，主要说明图4所示电容元件不同于图2(a)所示电容元件的方面。
如图4所示，在下层绝缘膜14上配置由导电性材料构成的第五氢阻挡膜27，使得覆盖接触柱15的上端。由于在孔18的底部没有形成第四氢阻挡膜19，因此第五氢阻挡膜27的上面具有大于或者等于孔18底部所占区域的区域，并且连接到下部电极21的最下面和第三氢阻挡膜20的端部。在第二变形例中，采用TiAlN作为第五氢阻挡膜，其膜厚设定在从10nm到100nm的范围。
这样，根据第二变形例的电容元件，作为第一个优点，即使在没有形成图2(a)所示第四氢阻挡膜19的情况下，也能够实现通过第一氢阻挡膜17、第二氢阻挡膜26、第三氢阻挡膜20、以及第五氢阻挡膜27来完全覆盖电容元件25的结构。
第二个优点是作为第三氢阻挡膜20，其能够使用绝缘性材料。即，一般为了实现电容元件的高集成化，有必要在将孔18的直径尽可能做小的同时也使孔18的深度尽可能做深。因此，作为在孔18内部形成的膜，如果能够使用使覆盖段差性能优良又能够使膜厚很薄(希望在50nm之下)的材料则是有利的。至于使覆盖段差性能优良的成膜方法，具有化学气相沉积法(称为CVD法)或者原子层沉积法(Atomic Layer Deposition：称为ALD法)，但是，以金属为代表的导电性材料通过CVD法或者ALD法成膜是非常困难的。另一方面，在使用绝缘性材料的情况下，通过CVD法或者ALD法成膜是比较容易的。因此，在第二变形例中，作为第三氢阻挡膜20，通过使用例如Al2O3，能够提高第三氢阻挡膜20的覆盖段差性能和薄膜化，并且能够实现电容元件的高集成化。第三氢阻挡膜20的膜厚为从2nm到20nm的范围。
<第三变形例>
下面，参考图5(a)和(b)以及图6(a)和(b)说明根据第一实施方式中第三变形例的电容元件。
图5(a)和(b)以及图6(a)和(b)表示根据第一实施方式中第三变形例的电容元件之主要部分的剖面图。在图5(a)和(b)以及图6(a)和(b)的构成要素当中，与图2(a)和(b)以及图3、图4所示构成要素共同的部分给出了相同的符号，不重复对其说明。
在根据第一实施方式第三变形例的电容元件中，由于其特征是配置第六氢阻挡膜28，下面，以该特征部分为中心进行说明。
首先，第三变形例电容元件之图5(a)所示结构与图2(a)比较，其最大不同点是：在下层绝缘膜14的最上层配置了由SiN构成的第六氢阻挡膜28。第六氢阻挡膜28的上面相连到第四氢阻挡膜19的底面和第三氢阻挡膜20的端部。
接着，第三变形例电容元件之图5(b)所示结构与图2(a)比较，其最大不同点是：没有形成第四氢阻挡膜19，并且在下层绝缘膜14的最上层配置了由SiN构成的第六氢阻挡膜28。第六氢阻挡膜28的上面相连到下部电极21的底面和第三氢阻挡膜20的端部。
另外，第三变形例电容元件之图6(a)所示结构与图3比较，其最大不同点是：在下层绝缘膜14的最上层配置了由SiN构成的第六氢阻挡膜28。第六氢阻挡膜28的上面相连到第五氢阻挡膜27的底面。而且，第五氢阻挡膜27的上面所占区域的大小是与前述第一变形例中说明的相同。
而且，第三变形例电容元件之图6(b)所示结构与图4比较，其最大不同点是：在下层绝缘膜14的最上层配置了由SiN构成的第六氢阻挡膜28。第六氢阻挡膜28的上面相连到第五氢阻挡膜27的底面。而且，第五氢阻挡膜27的上面所占区域的大小是与前述第二变形例中说明的相同。
这样，图5(a)和(b)以及图6(a)和(b)所示第六氢阻挡膜28在其配置以及加工时就不需要新的掩模。因此，根据图5(a)和(b)以及图6(a)和(b)所示的电容元件，其通过容易的方法，对于从孔18的下方尤其是从下层绝缘膜14进入的氢的扩散能够更加强化阻挡性能。由此，能够防止因氢对电容绝缘膜22的还原所导致的电容元件25特性的恶化。而且，对于图5(b)以及图6(b)所示的电容元件，与前述第二变形例相同，通过在第三氢阻挡膜20上使用绝缘性材料，能够提高第三氢阻挡膜20的覆盖段差性能和薄膜化，并且还能够实现电容元件的高集成化。在第三变形例中，第六氢阻挡膜28的膜厚为从10nm到150nm的范围。
<第四变形例>
下面，参考图7(a)和(b)以及图8(a)和(b)说明根据第一实施方式中第四变形例的电容元件。
图7(a)和(b)以及图8(a)和(b)表示根据第一实施方式中第四变形例的电容元件之主要部分的剖面图。在图7(a)和(b)以及图8(a)和(b)的构成要素当中，与图2(a)和(b)、图3、图4、图5(a)和(b)以及图6(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
在根据第一实施方式第四变形例的电容元件中，由于其特征是配置第七氢阻挡膜29，下面，以该特征部分为中心进行说明。
首先，第四变形例电容元件之图7(a)所示结构与图5(a)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜29。第七氢阻挡膜29在与第六氢阻挡膜28相接的同时又与第四氢阻挡膜19的下面相接。
接着，第四变形例电容元件之图7(b)所示结构与图5(b)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜29。第七氢阻挡膜29在与第六氢阻挡膜28相接的同时又与下部电极21的下面相接。
另外，第四变形例电容元件之图8(a)所示结构与图6(a)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜29。第七氢阻挡膜29在与第六氢阻挡膜28相接的同时又与第五氢阻挡膜27的下面相接。
而且，第四变形例电容元件之图8(b)所示结构与图6(b)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜29。第七氢阻挡膜29在与第六氢阻挡膜28相接的同时又与第五氢阻挡膜27的下面相接。
这样，根据图7(a)和(b)以及图8(a)和(b)所示的电容元件，由于在接触柱15的最上层还配置了第七氢阻挡膜29，对于从接触柱15进入的氢的扩散，其能够更加强化阻挡性能。由此，能够防止因氢对电容绝缘膜22的还原所导致的电容元件25特性的恶化。而且，在图7(b)以及图8(b)所示的电容元件中，如前述，通过在第三氢阻挡膜20上使用绝缘性材料，能够提高第三氢阻挡膜20的覆盖段差性能和薄膜化，并且还能够实现电容元件的高集成化。在第四变形例中，第七氢阻挡膜29的膜厚设定为从10nm到150nm的范围。
尽管没有图示，在图7(a)和(b)以及图8(a)和(b)中，采用不配置第六氢阻挡膜28的结构当然也是可以的。
(第二实施方式)
下面，参考图9(a)～(c)以及图10(a)和(b)说明根据本发明第二实施方式之电容元件的制造方法。
图9(a)～(c)以及图10(a)和(b)表示工序剖面图，其表示根据第二实施方式电容元件的制造方法。第二实施方式电容元件的制造方法由于是前述第一实施方式中说明的各个电容元件的制造方法，因此在图9(a)～(c)以及图10(a)和(b)的构成要素当中，与前述第一实施方式中说明的各个电容元件的构成要素共同的部分使用了相同的符号。
如图9(a)所示，在半导体基板10上形成元件分离区11和有源区12，还形成栅极13。
接着，通过CVD法，在沉积SiO2或者SiN膜使得覆盖半导体基板10的整个面之后，用CMP(化学机械抛光)法进行平坦化，并且形成膜厚为500～1000nm的下层绝缘膜14。
接着，通过干式蚀刻法，在下层绝缘膜14形成使有源区3露出的接触孔。此后，通过CVD法，在包含接触孔的下层绝缘膜14的整个面上成膜掺钨或者n型杂质的低电阻多晶硅，之后，根据CMP法，通过除去在下层绝缘膜14上成膜的掺钨或者n型杂质的低电阻多晶硅而形成接触柱15(直径为0.2μm以下)。
接着，通过CVD法，在下层绝缘膜14和接触柱15上形成由SiO2构成的膜厚为1μm以上的层间绝缘膜16，之后，形成由SiN构成的第一氢阻挡膜17，使得覆盖该层间绝缘膜16的上面。由于第一氢阻挡膜17的膜厚如果是等于或者大于能够防止氢扩散的膜厚就足够了，因此只要在10nm以上即可。
接着，如图9(b)所示，通过对层间绝缘膜16和第一氢阻挡膜17干式蚀刻来形成使接触柱15的上端露出的孔18。孔18的直径假定为0.2μm～1μm的范围，在本实施方式中为0.6μm。
如图9(c)所示，通过溅射法或者CVD法，在第一氢阻挡膜17的整个面上成膜由TiAlN构成的氢阻挡材料，使得覆盖孔18的底部和侧壁，之后，通过溅射法或者CVD法，在氢阻挡材料上形成通过从上至下依次层叠Pt/IrO2/Ir而构成的电极材料。此后，为了将电极材料和氢阻挡材料加工成希望的形状，通过使用包含氯的气体来进行干式蚀刻，在形成第四氢阻挡膜19和第三氢阻挡膜20的同时又形成下部电极21。即，在孔18底部配置与接触柱15上端相接的第四氢阻挡膜19的同时，在孔19侧壁又配置了与第一氢阻挡膜17和第四氢阻挡膜19相接的第三氢阻挡膜20。第四氢阻挡膜19的膜厚和第三氢阻挡膜20的膜厚分别是等于或者大于10nm。在本实施方式中，作为第四氢阻挡膜19和第三氢阻挡膜20，尽管说明了根据分别使用相同材料而能够由相同工序形成第四氢阻挡膜19和第三氢阻挡膜20的情况，但也可以通过不同工序形成。而且，在包含氧的氛围气中进行后述电容绝缘膜22结晶时不可缺少的高温(从600℃到800℃)退火时，第四氢阻挡膜19还具有作为氧阻挡膜的作用，其用于防止因氧到达接触柱15而使接触电阻升高。
另一方面，如前述，在包含氧的氛围气中进行电容绝缘膜结晶时不可缺少的高温(从600℃到800℃)退火时，下部电极21包含的IrO2/Ir是氧阻挡膜，其用于防止因氧到达接触柱15而使接触电阻升高。构成下部电极21的各自膜厚对于Pt、IrO2和Ir均为从10nm到50nm的范围。
在本实施方式中，将下部电极21的端部和由第四氢阻挡膜19和第三氢阻挡膜20构成的氢阻挡膜的端部做成相同形状。由此，能够减少形成掩模的次数。
如图10(a)所示，在多个下部电极21的上面和侧面以及第一氢阻挡膜17的上面，形成由SrBi2(TaxNb1-x)2O9(0≤x≤1)构成的电介质薄膜。为了形成电介质薄膜使得覆盖具有立体结构的下部电极21，通过有机金属化学气相沉积法(称为MOCVD)来形成电介质薄膜。电介质薄膜的膜厚是12.5nm到100nm的范围。在电介质薄膜成膜之后，为了结晶，在包含氧的氛围气下实施600℃～800℃范围的热处理。该热处理在炉子或者RTA(快速热退火)装置中实施。
尽管在图10(a)和(b)中没有示出，但如前述图2(b)所示，通过对电介质薄膜进行蚀刻，形成使下部电极21露出的接触孔23。此时的蚀刻使用干式蚀刻法，其使用了包含氟的气体。接触孔23具有后述的将上部电极24和下部电极21连接的作用。由此，电信号通过介入下部电极21被传送到上部电极24，
接着，通过溅射法或者CVD法，成膜由Pt构成的电极材料，使得覆盖电介质薄膜的上面和侧面以及接触孔23的侧面和底面，之后，为了将电极材料和电介质薄膜加工到希望的形状，通过使用包含氯或者氟之气体的干式蚀刻法来形成电容绝缘膜22和上部电极24。上部电极24被形成为与多个下部电极21相面对。上部电极24的膜厚是从10nm到50nm的范围。
这样，通过沿着孔18的内壁在孔18的内部及其上方形成下部电极21、电容绝缘膜22和上部电极24，完成了具有凹型之立体形状的信息存储用的电容元件25。
在本实施方式中，上部电极24的端部和电容绝缘膜22的端部做成为相同形状。由此，能够减少形成掩模的次数。
通过根据干式蚀刻法将电极材料加工成希望形状，在没有形成上部电极24和电容绝缘膜22的区域中，使第一氢阻挡膜17露出。
如图10(b)所示，通过溅射法或者CVD法，在上部电极24的上面和侧面以及电容绝缘膜22的侧面形成了由Al2O3或者TiAlN构成的第二氢阻挡膜26。第二氢阻挡膜26在没有形成上部电极24和电容绝缘膜22的区域中必须与第一氢阻挡膜17相接。由此，电容元件25被第一氢阻挡膜17、第二氢阻挡膜26、第三氢阻挡膜20、以及第四氢阻挡膜19完全覆盖。因此，能够防止因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
即使是在形成由氢阻挡膜完全覆盖电容元件的结构之后，也不会形成如现有技术例子所示那样高的段差。因此，在已经形成电容元件25之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，在形成用于覆盖电容元件25上部和侧壁的第二氢阻挡膜26的工序中，由于存在的段差是非常小的，因此在形成用于加工第二氢阻挡膜26的掩模图形的光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。
<第一变形例>
下面，参考图3以及前述的图9(a)～(c)以及图10(a)和(b)说明根据第二实施方式中第一变形例的电容元件的制造方法。根据第一变形例的电容元件的制造方法是前述图3所示电容元件的制造方法，由于其特征在于配置了第五氢阻挡膜27，下面，以该特征部分为中心进行说明。
如前述图4所示，到形成接触柱15为止的工序是与使用前述图9(a)的说明相同。
接着，在下层绝缘膜14和接触柱15的整个面上成膜由TiAlN构成的氢阻挡材料。然后，通过使用包含氯之气体的干式蚀刻法，通过将氢阻挡材料加工成希望形状，形成膜厚为10～100nm范围的第五氢阻挡膜27。
接着，在下层绝缘膜14上成膜由SiO2构成的绝缘膜，使得覆盖第五氢阻挡膜27，之后，通过由CMP法来使绝缘膜平坦化，形成层间绝缘膜16。层间绝缘膜16的膜厚在第五氢阻挡膜27上假定为1μm以上。
接着，根据CVD法，在层间绝缘膜16上形成由SiN构成的第一氢阻挡膜17。由于第一氢阻挡膜17的膜厚如果是等于或者大于能够防止氢扩散的膜厚就足够了，因此假设为10nm以上。
以后的工序是与前述图9(b)和(c)以及图10(a)和(b)的相同。
这样，通过设置第五氢阻挡膜27，对于氢从下面向电容元件25的扩散，其能够强化阻挡性能。
<第二变形例>
下面，参考前述图3、前述图9(a)～(c)以及图10(a)和(b)说明根据第二实施方式中第二变形例的电容元件的制造方法。根据第二变形例的电容元件的制造方法是前述图4所示电容元件的制造方法，其特征点在于只配置了在孔18侧壁上形成的第三氢阻挡膜20以及配置了第五氢阻挡膜27，由于配置第五氢阻挡膜27的方法在前述第一变形例中进行了说明，下面，以在孔18侧壁上只配置第三氢阻挡膜20的方法为中心进行说明。
如前述图3所示，到形成接触柱15为止的工序是与使用前述图9(a)的说明相同。
接着，在下层绝缘膜14和接触柱15的整个面上成膜由TiAlN构成的氢阻挡材料。然后，通过使用包含氯之气体的干式蚀刻法，通过将氢阻挡材料加工成希望形状，形成膜厚为10～100nm范围的第五氢阻挡膜27。
如前述图4所示，到形成接触柱15为止的工序是与使用前述图9(a)的说明相同。到形成第五氢阻挡膜27和第一氢阻挡膜17为止的工序是与在前述第二实施方式的第一变形例中所说明的相同。而且，形成孔18的工序是与前述图9(b)所示工序相同。
接着，通过溅射法或者CVD法，在第一氢阻挡膜17的整个面上成膜由SiN、Al2O3等绝缘性氢阻挡材料或者TiAlN构成的氢阻挡材料，使得覆盖孔18的底部和侧壁。
接着，根据干式蚀刻法，通过对基板整个面进行各向异性蚀刻的蚀刻，只在孔18的侧壁上形成第三氢阻挡膜20。在该干式蚀刻中，使用了包含氟或者氯的气体。
只在孔18的侧壁上配置第三氢阻挡膜20而在孔18的底部上不配置第四氢阻挡膜19之结构的优点是作为第三氢阻挡膜20可以使用绝缘性氢阻挡材料。就是说，作为第三氢阻挡膜20使用的材料，其选择范围宽了。
接着，通过溅射法或者CVD法，在基板的整个面上形成按从上至下依次层叠Pt/IrO2/Ir所构成的电极材料，此后，通过由使用了包含氯之气体的干式蚀刻法而将电极材料加工成希望的形状来形成下部电极21。
后面的工序是与使用前述图10(a)和(b)所说明的相同。
<第三变形例>
下面，参考前述图5(a)和(b)、前述图6(a)和(b)、前述图9(a)～(c)以及图10(a)和(b)说明根据第二实施方式中第三变形例的电容元件的制造方法。根据第三变形例的电容元件的制造方法是前述图5(a)和(b)以及前述图6(a)和(b)所示电容元件的制造方法，由于与前述第一和第二变形例相比，其特征点在于配置了第六氢阻挡膜28，因此在下面，以第六氢阻挡膜28的配置方法为中心进行说明。
如前述图5(a)和(b)以及前述图6(a)和(b)所示，在半导体基板10上形成元件分离区11和有源区12，还形成栅极13。
接着，通过CVD法，成膜SiO2或者SiN使得覆盖半导体基板10的整个面，之后，通过用CMP(化学机械抛光)法进行平坦化来形成膜厚为500～1000nm的下层绝缘膜14。
接着，通过CVD法或者溅射法，在下层绝缘膜14上成膜由SiN、Al2O3或者TiAlO构成的第六氢阻挡膜28。第六氢阻挡膜28的膜厚是10～150nm的范围。
接着，通过干式蚀刻法，在第六氢阻挡膜28和下层绝缘膜14上形成通到有源区12的接触孔。
接着，通过CVD法，在包含接触孔的第六氢阻挡膜28的整个面上成膜掺钨或者n型杂质的低电阻多晶硅，之后，根据CMP法，通过除去第六氢阻挡膜28上成膜的掺钨或者n型杂质的低电阻多晶硅而形成接触柱15。
以后，在形成前述图5(a)所示电容元件的情况下，与前述图9(a)中的工序相同，在第六氢阻挡膜28和接触柱15上成膜层间绝缘膜16和第一氢阻挡膜17。而且对于后面的工序，也是与图9(b)和(c)以及图10(a)和(b)的相同。
在形成前述图5(b)所示电容元件的情况下，与前述图9(a)中的工序相同，在第六氢阻挡膜28和接触柱15上成膜层间绝缘膜16和第一氢阻挡膜17。此后，与前述第二变形例中的说明相同，在形成了孔18之后，在孔18的侧壁上配置第三氢阻挡膜20。而且对于后面的工序，也是与图9(b)和(c)以及图10(a)和(b)的相同。
在形成前述图6(a)所示电容元件的情况下，与前述第一变形例中的说明相同，在第六氢阻挡膜28和接触柱15上形成与接触柱15的上端相接的第五氢阻挡膜27。而且对于后面的工序，也可以与在前述第一变形例中说明的相同方式进行。
而且，在形成前述图6(b)所示电容元件的情况下，与前述第二变形例中的说明相同，在第六氢阻挡膜28和接触柱15上形成与接触柱15的上端相接的第五氢阻挡膜27。而且对于后面的工序，也可以与在前述第二变形例中说明的相同方式进行。
这样，通过设置第六氢阻挡膜28，对于氢从下方朝电容元件25的扩散，其能够强化阻挡性能。
<第四变形例>
下面，参考前述图7(a)和(b)、前述图8(a)和(b)、前述图9(a)～(c)以及图10(a)和(b)说明根据第二实施方式中第四变形例的电容元件的制造方法。根据第四变形例的电容元件的制造方法是前述图7(a)和(b)以及前述图8(a)和(b)所示电容元件的制造方法，由于与前述第一～第三变形例相比，其特征在于配置了第七氢阻挡膜29，因此在下面，以第七氢阻挡膜29的配置方法为中心进行说明。
如前述图7(a)和(b)以及前述图8(a)和(b)所示，在半导体基板10上形成元件分离区11和有源区12，还形成栅极13。
接着，通过CVD法，成膜SiO2或者SiN使得覆盖半导体基板10的整个面，之后，通过用CMP(化学机械抛光)法进行平坦化来形成膜厚为500～1000nm的下层绝缘膜14。
接着，通过CVD法或者溅射法，在下层绝缘膜14上成膜由SiN、Al2O3或者TiAlO构成的第六氢阻挡膜28。第六氢阻挡膜28的膜厚是10～150nm的范围。
接着，通过干式蚀刻法，在第六氢阻挡膜28和下层绝缘膜14上形成通到有源区12的接触孔。
接着，通过CVD法，在包含接触孔的第六氢阻挡膜28的整个面上成膜掺钨或者n型杂质的低电阻多晶硅，之后，根据CMP法，通过除去第六氢阻挡膜28上成膜的掺钨或者n型杂质的低电阻多晶硅而形成接触柱15。
接着，通过干式蚀刻法，背蚀刻(etch back)接触柱15内部的钨或者低电阻多晶硅而形成凹槽(recess)。该背蚀刻使用了包含氟的气体。凹槽的深度为20～100nm范围。
接着，在基板整个面上成膜厚度为10～15nm由TiAlN构成的氢阻挡材料，使得填充在接触柱15上所形成的凹槽。
接着，通过CMP法或者背蚀刻法，去除在凹槽内部之外所成膜的氢阻挡材料而仅仅在凹槽内部形成第七氢阻挡膜29。
以后，在形成前述图7(a)所示电容元件的情况下，与前述图9(a)中的工序相同，在第六氢阻挡膜28和接触柱15上成膜层间绝缘膜16和第一氢阻挡膜17。而且对于后面的工序，也是与图9(b)和(c)以及图10(a)和(b)的相同。
在形成前述图7(b)所示电容元件的情况下，与前述图9(a)中的工序相同，在第六氢阻挡膜28和接触柱15上成膜层间绝缘膜16和第一氢阻挡膜17。此后，与前述第二变形例中的说明相同，在形成了孔18之后，在孔18的侧壁上配置第三氢阻挡膜20。而且对于后面的工序，也是与图9(b)和(c)以及图10(a)和(b)的相同。
在形成前述图8(a)所示电容元件的情况下，与前述第一变形例中的说明相同，在第六氢阻挡膜28和第七氢阻挡膜29上形成与第七氢阻挡膜29的上面相接的第五氢阻挡膜27。而且对于后面的工序，也可以与在前述第一变形例中说明的相同方式进行。
而且，在形成前述图8(b)所示电容元件的情况下，与前述第二变形例中的说明相同，在第六氢阻挡膜28和第七氢阻挡膜29上形成与第七氢阻挡膜29的上面相接的第五氢阻挡膜27。而且对于后面的工序，也可以与在前述第二变形例中说明的相同方式进行。
这样，通过设置第七氢阻挡膜29，对于氢从下方朝电容元件25的扩散，其能够强化阻挡性能。
(第三实施方式)
下面，参考图11～图17(a)和(b)说明根据本发明第三实施方式的电容元件。
图11表示使用了具有根据本发明第三实施方式之立体结构(圆柱型)的电容元件的半导体存储装置主要部分的平面图。图12(a)和(b)表示使用了根据本发明第三实施方式立体结构的半导体存储装置之主要部分的剖面图，具体地，图12(a)是沿图11中XIIa-XIIa线的主要部分的剖面图，图12(b)是沿图11中XIIb-XIIb线的主要部分的剖面图。
如图11和图12(a)及(b)所示，在半导体基板50上形成了元件分离区51和有源区52，还形成了栅极(gate)53。在具有元件分离区51和有源区52的半导体基板50的整个面上，形成厚度为500～1000nm由SiO2或者SiN构成的下层绝缘膜54，使得覆盖栅极53。在下层绝缘膜54形成接触柱55，其由掺入钨或者n型杂质的低电阻多晶硅构成，并且同时其下端还与有源区52相连。
在下层绝缘膜54和接触柱55上形成了膜厚为300～1000nm的由SiO2构成的层间绝缘膜56，在该层间绝缘膜56的上面形成了由SiN构成的第一氢阻挡膜57。由于第一氢阻挡膜57的膜厚如果是等于或者大于能够防止氢扩散的膜厚就足够了，因此在本实施方式中，假设为在10nm以上。
在层间绝缘膜56和第一氢阻挡膜57形成了使接触柱55上端露出的孔58。在该孔58的底部配置了由导电性的TiAlN构成的第四氢阻挡膜59使得其下面与接触柱55的上端相接。而且，在该孔58的侧壁同样配置了由TiAlN构成的具有圆柱型形状的第三氢阻挡膜60使得在外侧面与第一氢阻挡膜17相接。就是说，在第三氢阻挡膜60的上面具有位于第一氢阻挡膜57上面之上方的比第一氢阻挡膜57上面更突出的形状。第三氢阻挡膜60也与第四氢阻挡膜59相接。在本实施方式中，从第一氢阻挡膜57的上面到第三氢阻挡膜60的上面的高度假定为20nm～200nm的范围。由于第三和第四氢阻挡膜59和60的膜厚如果是等于或者大于能够防止氢扩散的膜厚就足够了，因此在本实施方式中，假设为在10nm以上。为了确保足够的电容值，第三氢阻挡膜60的高度(从位于孔58底部的下表面到上表面之间的长度)假设为0.5μm。在本实施方式中，由于第四氢阻挡膜59和第三氢阻挡膜60用相同材料，因此能够在相同工序中形成第四氢阻挡膜59和第三氢阻挡膜60。
在包含氧的氛围气中进行后述电容绝缘膜62结晶时不可缺少的高温(从600℃到800℃)退火时，第三和第四氢阻挡膜59和60还具有作为氧阻挡膜的作用，其用于防止因氧到达接触柱15而使接触电阻升高。
在第三和第四氢阻挡膜59和60的表面以及在第一氢阻挡膜57上形成了下部电极61。在本实施方式中，下部电极21例如从上面开始顺序具有Pt/IrO2/Ir的层叠结构。如前述，在包含氧的氛围气中进行电容绝缘膜结晶时不可缺少的高温(从600℃到800℃)退火时，IrO2/Ir是氧阻挡膜，其用于防止因氧到达接触柱55而使接触电阻升高。构成下部电极61的Pt、IrO2和Ir的各自膜厚均为从10nm到50nm的范围。
在多个下部电极61的上面和侧面以及第一氢阻挡膜57的上面，形成由SrBi2(TaxNb1-x)2O9(0≤x≤1)构成的电容绝缘膜62。为了形成电容绝缘膜62使得覆盖具有立体结构(圆柱型)的下部电极61，通过使用有机金属化学气相沉积法(称为MOCVD)来形成电容绝缘膜62。电容绝缘膜62的膜厚是12.5nm到100nm的范围。
如图12(b)所示，在电容绝缘膜62形成了接触孔63，其被设置使得下部电极61露出，该接触孔63具有连接后述上部电极64和下部电极61的作用。形成了由Pt构成的上部电极64，使得覆盖电容绝缘膜62的上面和侧面以及接触孔63的侧面和底部。由此，电信号通过介入下部电极61被传送到上部电极64。该结构的优点是：为了使在上部电极64上部所形成的布线和上部电极64电连接，不需要在用于覆盖上部电极64上部的后述第二氢阻挡膜66上形成接触孔，也就是说，由于不需要去除第二氢阻挡膜66，因此能够容易地实现由氢阻挡膜完全覆盖电容元件的结构。
为了与多个下部电极61相对，形成由Pt构成的上部电极64，使得覆盖电容绝缘膜62的上面和侧面以及接触孔63的内部，该上部电极64的膜厚在第三氢阻挡膜60的上方区域为从10nm到50nm的范围。而且在本实施方式中，将上部电极64端部的侧面形状和电容绝缘膜62端部的侧面形状做成相同形状。由此，在形成上部电极64和电容绝缘膜62时，能够减少用于形成掩模的次数。这样，通过沿着孔58的内壁从孔58内部向上形成下部电极61、电容绝缘膜62和上部电极64，完成了具有圆柱型之立体形状的信息存储用的电容元件65。
形成由Al2O3或者TiAlN构成的第二氢阻挡膜66，使得覆盖位于第一氢阻挡膜57上方之电容元件65的上部和侧部。第二氢阻挡膜66在没有形成上部电极64和电容绝缘膜62的区域中与第一氢阻挡膜57相接。
由此，电容元件65被第一氢阻挡膜57、第二氢阻挡膜66、第三氢阻挡膜60、以及第四氢阻挡膜59完全覆盖。因此，在形成第二氢阻挡膜66情况下的段差或者在形成第二氢阻挡膜66之后的段差就变成上部电极64的膜厚、电容绝缘膜62的膜厚、下部电极61的膜厚以及第一氢阻挡膜57的膜厚之和。具体地，变成了最大为500nm大小的非常小的段差。
由此，电容元件65被第一氢阻挡膜57、第二氢阻挡膜66、第三氢阻挡膜60、以及第四氢阻挡膜59完全覆盖。
这里，在形成第二氢阻挡膜66情况下发生的段差与前述相同，最大为500nm，与将第一氢阻挡膜57直接配置在下层绝缘膜54上的情况相比较，段差变得非常小。
如上述，本实施方式的电容元件通过第一氢阻挡膜、第二氢阻挡膜、第三氢阻挡膜、以及第四氢阻挡膜被完全覆盖。因此，能够防止由氢引起电容绝缘膜的还原所导致的电容元件特性的恶化。即使是在已经形成由氢阻挡膜完全覆盖电容元件的结构之后，也只形成非常低的段差。因此，在已经形成电容元件之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，在形成用于覆盖电容元件上部和侧壁的氢阻挡膜的工序中，由于存在的段差是非常小的，因此在形成用于加工氢阻挡膜的掩模图形的光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。
<第一变形例>
下面，参考图13(a)说明根据第三实施方式中第一变形例的电容元件。在图13(a)的构成要素当中，与图12(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
图13(a)是根据第三实施方式中第一变形例的电容元件主要部分的剖面图，下面，主要说明图13(a)所示电容元件不同于图12(a)所示电容元件的方面。
如图13(a)所示，在下层绝缘膜54上配置由TiAlN构成的第五氢阻挡膜67，使得覆盖接触柱55的上端。第五氢阻挡膜67的上面连接到在孔58的底部配置的第四氢阻挡膜59的下面和在孔58的侧壁配置的第三氢阻挡膜60的端部。而且如图13(a)所示，当考虑更可靠地阻止氢从孔58下方进入时，希望第五氢阻挡膜67的上面具有大于或者等于孔58底部所占区域的区域，但是，由于在第五氢阻挡膜67上配置了第四氢阻挡膜59，第五氢阻挡膜67的上面所占区域不被限定于图13(a)所示的情况。
这样，根据第一变形例的电容元件，通过配置第五氢阻挡膜67，能够对于从孔58下方进入的氢的扩散，强化阻挡性能。因此，能够防止因氢对电容绝缘膜的还原所导致的电容元件特性的恶化。
在包含氧的氛围气中进行电容绝缘膜62结晶时不可缺少的高温(从600℃到800℃)退火时，第五氢阻挡膜67还具有作为氧阻挡膜的作用，其用于防止因氧到达接触柱55而使接触电阻升高。第五氢阻挡膜67的膜厚设定为从10nm到100nm的范围。
<第二变形例>
下面，参考图13(b)说明根据第三实施方式中第二变形例的电容元件。在图13(b)的构成要素当中，与图12(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
图13(b)是根据第三实施方式中第二变形例的电容元件主要部分的剖面图，下面，主要说明图13(b)所示电容元件不同于图12(a)所示电容元件的方面。
如图13(b)所示，在下层绝缘膜54上配置由导电性材料构成的第五氢阻挡膜67，使得覆盖接触柱55的上端。由于第四氢阻挡膜59没有形成在孔58的底部，因此第五氢阻挡膜67的上面具有大于或者等于孔58底部所占区域的区域，并且连接到下部电极61的最下面和第三氢阻挡膜60的端部。在第二变形例中，采用TiAlN作为第五氢阻挡膜67，其膜厚设定在从10nm到100nm的范围。
这样，根据第二变形例的电容元件，作为第一个优点，即使在没有形成图12(a)所示第四氢阻挡膜59的情况下，也能够实现通过第一氢阻挡膜57、第二氢阻挡膜66、第三氢阻挡膜60、以及第五氧阻挡膜67来完全覆盖电容元件65的结构。
第二个优点是作为第三氢阻挡膜60，其能够使用绝缘性材料。即，一般为了实现电容元件的高集成化，有必要在将孔58的直径尽可能做小的同时也使孔58的深度尽可能做深。因此，作为在孔58内部形成的膜，如果能够使用使覆盖段差性能优良又能够使膜厚很薄(希望在50nm之下)的材料则是有利的。至于使覆盖段差性能优良的成膜方法，具有化学气相沉积法(称为CVD法)或者原子层沉积法(称为ALD法)，但是，以金属为代表的导电性材料通过CVD法或者ALD法成膜是非常困难的。另一方面，在使用绝缘性材料的情况下，通过CVD法或者ALD法成膜是比较容易的。因此，在第二变形例中，作为第三氢阻挡膜60，通过使用例如Al2O3，能够使第三氢阻挡膜60的覆盖段差性能和薄膜化，并且能够实现电容元件的高集成化。第三氢阻挡膜60的膜厚为从2nm到20nm的范围。
<第三变形例>
下面，参考图14(a)和(b)以及图15(a)和(b)说明根据第三实施方式中第三变形例的电容元件。
图14(a)和(b)以及图15(a)和(b)表示根据第三实施方式中第三变形例的电容元件之主要部分的剖面图。在图14(a)和(b)以及图15(a)和(b)的构成要素当中，与图12(a)和(b)以及图13(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
在根据第三实施方式的第三变形例的电容元件中，由于其特征是配置第六氢阻挡膜68，因此在下面，以该特征部分为中心进行说明。
首先，第三变形例电容元件之图14(a)所示结构与图12(a)比较，其最大不同点是：在下层绝缘膜54的最上层配置了由SiN构成的第六氢阻挡膜68。第六氢阻挡膜68的上面相连到第四氢阻挡膜59的底面和第三氢阻挡膜60的端部。
接着，第三变形例电容元件之图14(b)所示结构与图12(b)比较，其最大不同点是：没有形成第四氢阻挡膜59，并且在下层绝缘膜54的最上层配置了由SiN构成的第六氢阻挡膜68。第六氢阻挡膜68的上面相连到下部电极61的底面和第三氢阻挡膜60的端部。
另外，第三变形例电容元件之图15(a)所示结构与图13(a)比较，其最大不同点是：在下层绝缘膜54的最上层配置了由SiN构成的第六氢阻挡膜68。第六氢阻挡膜68的上面相连到第五氢阻挡膜67的底面。而且，第五氢阻挡膜67的上面所占区域的大小是与前述第一变形例中说明的相同。
而且，第三变形例电容元件之图15(b)所示结构与图13(b)比较，其最大不同点是：在下层绝缘膜54的最上层配置了由SiN构成的第六氢阻挡膜68。第六氢阻挡膜68的上面相连到第五氢阻挡膜67的底面。而且，第五氢阻挡膜67的上面所占区域的大小是与前述第二变形例中说明的相同。
这样，图14(a)和(b)以及图15(a)和(b)所示第六氢阻挡膜68在其配置以及加工时就不需要新的掩模。因此，根据图14(a)和(b)以及图15(a)和(b)所示的电容元件，其通过容易的方法，对于从孔58的下方例如从下层绝缘膜54进入的氢的扩散能够更加强化阻挡性能。由此，能够防止因氢对电容绝缘膜62的还原所导致的电容元件65特性的恶化。而且，对于图14(b)以及图15(b)所示的电容元件，与前述第二变形例相同，通过在第三氢阻挡膜60上使用绝缘性材料，能够使第三氢阻挡膜60的覆盖段差性能和薄膜化，并且还能够实现电容元件的高集成化。在第三变形例中，第六氢阻挡膜68的膜厚为从10nm到150nm的范围。
<第四变形例>
下面，参考图16(a)和(b)以及图17(a)和(b)说明根据第三实施方式中第四变形例的电容元件。
图16(a)和(b)以及图17(a)和(b)表示根据第三实施方式中第四变形例的电容元件之主要部分的剖面图。在图16(a)和(b)以及图17(a)和(b)的构成要素当中，与图12(a)和(b)、图13(a)和(b)、图14(a)和(b)、以及图15(a)和(b)所示构成要素共同的部分给出了相同的符号，不重复对其说明。
在根据第三实施方式第四变形例的电容元件中，由于其特征是配置第七氢阻挡膜69，下面，以该特征部分为中心进行说明。
首先，第四变形例电容元件之图16(a)所示结构与图14(a)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜69。第七氢阻挡膜69在与第六氢阻挡膜68相接的同时又与第四氢阻挡膜59的下面相接。
接着，第四变形例电容元件之图16(b)所示结构与图14(b)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜69。第七氢阻挡膜69在与第六氢阻挡膜68相接的同时又与下部电极61的下面相接。
另外，第四变形例电容元件之图17(a)所示结构与图15(a)比较，其最大不同点是：在接触柱15的最上层配置了由TiAlN构成的第七氢阻挡膜69。第七氢阻挡膜69在与第六氢阻挡膜68相接的同时又与第五氢阻挡膜67的下面相接。
而且，第四变形例电容元件之图17(b)所示结构与图15(b)比较，其最大不同点是：在接触柱55的最上层配置了由TiAlN构成的第七氢阻挡膜69。第七氢阻挡膜69在与第六氢阻挡膜68相接的同时又与第五氢阻挡膜67的下面相接。
这样，根据图16(a)和(b)以及图17(a)和(b)所示的电容元件，由于在接触柱15的最上层还配置了第七氢阻挡膜69，对于从接触柱15进入的氢的扩散，其能够更加强化阻挡性能。由此，能够防止因氢对电容绝缘膜62的还原所导致的电容元件65特性的恶化。而且，在图16(b)以及图17(b)所示的电容元件中，如前述，通过在第三氢阻挡膜60上使用绝缘性材料，能够使第三氢阻挡膜60的覆盖段差性能和薄膜化，并且还能够实现电容元件的高集成化。在第四变形例中，第七氢阻挡膜69的膜厚设定为从10nm到150nm的范围。
尽管没有图示，在图16(a)和(b)以及图17(a)和(b)中，采用不配置第六氢阻挡膜68的结构当然也是可以的。
(第四实施方式)
下面，参考图18(a)～(c)以及图19(a)～(c)说明根据本发明第四实施方式之电容元件的制造方法。
图18(a)～(c)以及图19(a)～(c)表示工序剖面图，其表示根据第四实施方式电容元件的制造方法。第四实施方式电容元件的制造方法由于是前述第三实施方式中说明的各个电容元件的制造方法，因此在图18(a)～(c)以及图19(a)～(c)的构成要素当中，与前述第三实施方式中说明的各个电容元件共同的部分使用了相同的符号。
如图18(a)所示，在半导体基板50上形成元件分离区51和有源区52，还形成栅极53。
接着，通过CVD法，成膜SiO2或者SiN使得覆盖半导体基板50的整个面，之后，用CMP法使SiO2或者SiN平坦化，并且形成膜厚为500～1000nm的下层绝缘膜54。
接着，通过干式蚀刻法，在下层绝缘膜54形成使有源区52露出的接触孔。此后，通过CVD法，在包含接触孔的下层绝缘膜54的整个面上成膜掺钨或者n型杂质的低电阻多晶硅，之后，使用CMP法，通过除去在下层绝缘膜54上成膜的掺钨或者n型杂质的低电阻多晶硅而形成接触柱55(直径为0.2μm以下)。
接着，通过CVD法，在下层绝缘膜54和接触柱55上形成由SiO2构成的层间绝缘膜56，之后，通过CVD法，沉积膜厚等于或大于10nm的由SiN构成的第一氢阻挡膜57，使得覆盖该层间绝缘膜56的上面。而且，通过CVD法，在第一氢阻挡膜57上成膜其膜厚为20～200nm的由SiO2构成的上层绝缘膜71(膜厚为20～200nm)。上层绝缘膜71的膜厚相当于从第一氢阻挡膜57的上表面到后述的第三氢阻挡膜60的上表面为止的高度。
接着，如图18(b)所示，通过干式蚀刻法，在上层绝缘膜71、第一氢阻挡膜57和层间绝缘膜56上形成使接触柱55的上端露出的孔58(直径为0.2μm～1μm)。
接着，如图18(c)所示，通过溅射法或者CVD法，在孔58的内壁和底部以及上层绝缘膜71上沉积膜厚等于或者大于10nm且为导电性的由TiAlN构成的氢阻挡材料。之后，通过CMP法或者背蚀刻法，除去上层绝缘膜71上的氢阻挡材料，从而形成在孔58内壁上配置的膜厚等于或者大于10nm的第三氢阻挡膜60以及在孔58底部上配置的膜厚等于或者大于10nm的第四氢阻挡膜59。这里，第三氢阻挡膜60与在孔58内壁上露出的第一氢阻挡膜57相接，第四氢阻挡膜59与在孔58底部上露出的接触柱55相接。在本实施方式中，尽管说明了第四氢阻挡膜59和第三氢阻挡膜60分别由相同材料构成而能够由相同工序形成的情况，但也可以由不同工序形成。
接着，如图19(a)所示，通过选择地只去除上层绝缘膜71，完成了具有圆柱形状之第三氢阻挡膜60的形成。这里，仅仅选择去除上层绝缘膜71的方法使用了这种工艺方法，其使上层绝缘膜71和第一氢阻挡膜57之间的蚀刻速率之比以及上层绝缘膜71和第三氢阻挡膜30之间的蚀刻速率之比变成等于或者大于10∶1。具体地，使用其中使用了氟酸的湿式蚀刻法以及其中使用了氟和氧之混合气体的干式蚀刻法。
接着，如图19(b)所示，通过溅射法或者CVD法，在第三氢阻挡膜60的表面以及在第一氢阻挡膜57上形成通过按从上至下依次层叠Pt/IrO2/Ir所构成的电极材料，之后，通过使用包含氯之气体的干式蚀刻法，将电极材料加工成希望的形状而形成下部电极61。该干式蚀刻中，在通过完成电极材料加工而使第一氢阻挡膜57露出时，不必完全去除第一氢阻挡膜57。如前述，在包含氧的氛围气中进行电容绝缘膜结晶时不可缺少的高温(从600℃到800℃)退火时，下部电极61包含的IrO2/Ir是氧阻挡膜，其用于防止因氧到达接触柱55而使接触电阻升高。而且，构成下部电极61的各个膜的膜厚对于Pt、IrO2和Ir都是从10nm到50nm的范围。
接着，在多个下部电极61的上面和侧面以及第一氢阻挡膜57的上面，形成由SrBi2(TaxNb1-x)2O9(0≤x≤1)构成的电介质薄膜。为了形成电介质薄膜使得覆盖具有圆柱型立体结构的下部电极61，通过有机金属化学气相沉积法(称为MOCVD)来形成电介质薄膜。电介质薄膜的膜厚是12.5nm到100nm的范围。在电介质薄膜成膜之后，为了结晶，在包含氧的氛围气下实施600℃～800℃范围的热处理。该热处理在炉子或者RTA(快速热退火)装置中实施。
尽管在图19(a)～(c)中没有示出，但如前述图12(b)所示，通过对电介质薄膜进行蚀刻，形成使下部电极61露出的接触孔63。此时的蚀刻使用干式蚀刻法，其使用了包含氟的气体。接触孔63具有将后述的上部电极64和下部电极61连接的作用。由此，电信号通过介入下部电极61被传送到上部电极64。
接着，通过溅射法或者CVD法，成膜由Pt构成的电极材料，使得覆盖电介质薄膜的上面和侧面以及接触孔63的侧壁和底部，之后，为了将电极材料和电介质薄膜的层叠膜加工到希望的形状，通过使用其中使用了氯或者氟之气体的干式蚀刻法来形成电容绝缘膜62和上部电极64。上部电极64的膜厚是从10nm到50nm的范围。
在该干式蚀刻中，在通过完成电极材料和电介质薄膜的加工来使第一氢阻挡膜57露出时，不必要完全去除第一氢阻挡膜57。这样，完成了由下部电极61、电容绝缘膜62和上部电极64构成的具有圆柱型之立体形状的信息存储用的电容元件65。
接着，通过CVD法或者溅射法，形成由Al2O3或者TiAlN构成的第二氢阻挡膜66，使得覆盖位于第一氢阻挡膜57上方的电容元件65的上面和侧壁。第二氢阻挡膜66在没有形成上部电极64和电容绝缘膜62的区域中必须与第一氢阻挡膜57相接。由此，电容元件65被第一氢阻挡膜57、第二氢阻挡膜66、第三氢阻挡膜60、以及第四氢阻挡膜59完全覆盖。因此，能够防止因氢对电容绝缘膜62的还原所导致的电容元件特性的恶化。
即使是在已经形成由氢阻挡膜完全覆盖电容元件的结构之后，也不会形成如现有技术例子所示那样高的段差。因此，在已经形成电容元件65之后实施的形成布线之光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。而且，在形成用于覆盖电容元件65上部和侧壁的第二氢阻挡膜66的工序中，由于存在的段差是非常小的，因此在形成用于加工第二氢阻挡膜66的掩模图形的光刻工序中，能够容易地确保以步进曝光装置之性能所能够实现范围的聚焦余量。
<第一变形例>
下面，参考图13(a)以及前述的图18(a)～(c)以及图19(a)～和(c)说明根据第四实施方式中第一变形例的电容元件的制造方法。根据第一变形例的电容元件的制造方法是前述图13(a)所示电容元件的制造方法，由于其特征在于配置了第五氢阻挡膜67，因此在下面，以该特征部分为中心进行说明。
如前述图13(a)所示，到形成接触柱55为止的工序是与使用前述图18(a)的说明相同。
接着，在下层绝缘膜54和接触柱55的整个面上成膜由TiAlN构成的氢阻挡材料。然后，通过使用包含氯之气体的干式蚀刻法而将氢阻挡材料加工成希望形状，形成膜厚为10～100nm范围的第五氢阻挡膜67。
接着，在下层绝缘膜54上成膜由SiO2构成的绝缘膜，使得覆盖第五氢阻挡膜67，之后，通过由CMP法来使绝缘膜平坦化而形成层间绝缘膜56。层间绝缘膜56的膜厚根据第五氢阻挡膜67假定为300～1000nm。
接着，根据CVD法，在层间绝缘膜56上形成由SiN构成的第一氢阻挡膜57。由于第一氢阻挡膜57的膜厚如果是等于或者大于能够防止氢扩散的膜厚就足够了，因此假设为10nm以上。而且，通过CVD法，在第一氢阻挡膜56上形成上层绝缘膜71(膜厚为20nm～200nm)。
以后的工序是与前述图18(b)和(c)以及图19(a)～(c)的相同。
这样，通过设置第五氢阻挡膜67，对于氢从下面向电容元件65的扩散，其能够强化阻挡性能。
<第二变形例>
下面，参考前述图13(b)、前述图18(a)～(c)以及图19(a)～(c)说明根据第四实施方式中第二变形例的电容元件的制造方法。根据第二变形例的电容元件的制造方法是前述图13(b)所示电容元件的制造方法，其特征点在于只配置了在孔58侧壁上形成的第三氢阻挡膜60以及配置了第五氢阻挡膜67，由于配置第五氢阻挡膜67的方法在前述第一变形例中进行了说明，因此在下面，以在孔58侧壁上只配置第三氢阻挡膜60的方法为中心进行说明。
如前述图13(b)所示，到形成接触柱55为止的工序是与使用前述图18(a)的说明相同。
接着，在下层绝缘膜54和接触柱55的整个面上成膜由TiAlN构成的氢阻挡材料。然后，通过根据使用包含氯之气体的干式蚀刻法而将氢阻挡材料加工成希望形状，从而形成膜厚为10～100nm范围的第五氢阻挡膜57。
如前述图13(b)所示，到形成接触柱55为止的工序是与使用前述图18(a)的说明相同。到形成第五氢阻挡膜67、第一氢阻挡膜57和上层绝缘膜71为止的工序是与在前述第二实施方式的第一变形例中所说明的相同。而且，形成孔58的工序是与前述图18(b)所示工序相同。
接着，通过溅射法或者CVD法，在上层绝缘膜71的整个面上成膜由SiN、Al2O3等绝缘性氢阻挡材料或者TiAlN构成的氢阻挡材料，使得覆盖孔58的底部和侧壁。
接着，根据干式蚀刻法，通过对基板整个面进行各向异性蚀刻的背蚀刻，只在孔58的侧壁上形成第三氢阻挡膜60。在该干式蚀刻中，使用了包含氟或者氯的气体。
只在孔58的侧壁上配置第三氢阻挡膜60而在孔58的底部上不配置第四氢阻挡膜59之结构的优点是作为第三氢阻挡膜60可以使用绝缘性氢阻挡材料。就是说，作为第三氢阻挡膜60使用的材料，其选择范围宽了。
后面的工序是与使用前述图19(a)～(c)所说明的相同。
<第三变形例>
下面，参考前述图14(a)和(b)、前述图15(a)和(b)、前述图18(a)～(c)以及图19(a)～(c)说明根据第四实施方式中第三变形例的电容元件的制造方法。根据第三变形例的电容元件的制造方法是前述图14(a)和(b)以及前述图15(a)和(b)所示电容元件的制造方法，由于与前述第一和第二二变形例相比，其特征在于配置了第六氢阻挡膜68，因此在下面，以第六氢阻挡膜68的配置方法为中心进行说明。
如前述图14(a)和(b)以及前述图15(a)和(b)所示，在半导体基板50上形成元件分离区51和有源区52，还形成栅极53。
接着，通过CVD法，成膜SiO2或者SiN使得覆盖半导体基板50的整个面，之后，通过用CMP(化学机械抛光)法进行平坦化来形成膜厚为500～1000nm的下层绝缘膜54。
接着，通过CVD法或者溅射法，在下层绝缘膜54上成膜由SiN膜、Al2O3膜或者TiAlO膜构成的第六氢阻挡膜68。第六氢阻挡膜68的膜厚是10～150nm的范围。
接着，通过干式蚀刻法，在第六氢阻挡膜68和下层绝缘膜54上形成通到有源区52的接触孔。
接着，通过CVD法，在包含接触孔的第六氢阻挡膜68的整个面上成膜掺钨或者n型杂质的低电阻多晶硅，之后，根据CMP法，通过除去第六氢阻挡膜68上的掺钨或者n型杂质的低电阻多晶硅而形成接触柱55。
以后，在形成前述图14(a)所示电容元件的情况下，与前述图18(a)中的工序相同，在第六氢阻挡膜68和接触柱55上成膜层间绝缘膜56、第一氢阻挡膜57和上层绝缘膜71。而且对于后面的工序，也是与图18(b)和(c)以及图19(a)～(c)的相同。
在形成前述图14(b)所示电容元件的情况下，与前述图18(a)中的工序相同，在第六氢阻挡膜68和接触柱55上成膜层间绝缘膜56、第一氢阻挡膜57和上层绝缘膜71。此后，与前述第二变形例中的说明相同，在形成了孔58之后，在孔58的侧壁上配置第三氢阻挡膜60。而且对于后面的工序，也是与图19(a)～(c)的相同。
在形成前述图15(a)所示电容元件的情况下，与前述第一变形例中的说明相同，在第六氢阻挡膜68和接触柱55上形成与接触柱55的上端相接的第五氢阻挡膜67。而且对于后面的工序，也可以与在前述第一变形例中说明的相同方式进行。
而且，在形成前述图15(b)所示电容元件的情况下，与前述第二变形例中的说明相同，在第六氢阻挡膜68和接触柱55上形成与接触柱55的上端相接的第五氢阻挡膜67。而且对于后面的工序，也可以与在前述第二变形例中说明的相同方式进行。
这样，通过设置第六氢阻挡膜68，对于氢从下方朝电容元件25的扩散，其能够强化阻挡性能。
<第四变形例>
下面，参考前述图16(a)和(b)、前述图17(a)和(b)、前述图18(a)～(c)以及图19(a)～(c)说明根据第四实施方式中第四变形例的电容元件的制造方法。根据第四变形例的电容元件的制造方法是前述图16(a)和(b)以及前述图17(a)和(b)所示电容元件的制造方法，由于与前述第一～第三变形例相比，其特征点在于配置了第七氢阻挡膜69，因此在下面，以第七氢阻挡膜69的配置方法为中心进行说明。
如前述图16(a)和(b)以及前述图17(a)和(b)所示，在半导体基板50上形成元件分离区51和有源区52，还形成栅极53。
接着，通过CVD法，成膜SiO2或者SiN使得覆盖半导体基板50的整个面，之后，通过用CMP(化学机械抛光)法进行平坦化来形成膜厚为500～1000nm的下层绝缘膜54。
接着，通过CVD法或者溅射法，在下层绝缘膜54上成膜由SiN、Al2O3或者TiAlO构成的第六氢阻挡膜68。第六氢阻挡膜68的膜厚是10～150nm的范围。
接着，通过干式蚀刻法，在第六氢阻挡膜68和下层绝缘膜54上形成通到有源区52的接触孔。
接着，通过CVD法，在包含接触孔的第六氢阻挡膜68的整个面上成膜掺钨或者n型杂质的低电阻多晶硅，之后，根据CMP法，通过除去第六氢阻挡膜68上成膜的掺钨或者n型杂质的低电阻多晶硅而形成接触柱55。
接着，通过干式蚀刻法，背蚀刻(etch back)接触柱55内部的钨或者低电阻多晶硅而形成凹槽(recess)。该背蚀刻使用了包含氟的气体。凹槽的深度为20～100nm范围。
接着，在基板整个面上成膜厚度为10～15nm由TiAlN构成的氢阻挡材料，使得填充在接触柱55上所形成的凹槽。
接着，通过CMP法或者背蚀刻法，去除在凹槽内部之外所成膜的氢阻挡材料而仅仅在凹槽内部形成第七氢阻挡膜69。
以后，在形成前述图16(a)所示电容元件的情况下，与前述图18(a)中的工序相同，在第六氢阻挡膜68和接触柱55上成膜层间绝缘膜56、第一氢阻挡膜57和上层绝缘膜71。而且对于后面的工序，也是与图18(b)和(c)以及图19(a)～(c)的相同。
在形成前述图16(b)所示电容元件的情况下，与前述图18(a)中的工序相同，在第六氢阻挡膜68和接触柱55上成膜层间绝缘膜56、第一氢阻挡膜57和上层绝缘膜71。此后，与前述第二变形例中的说明相同，在形成了孔58之后，在孔58的侧壁上配置第三氢阻挡膜60。而且对于后面的工序，也是与图19(a)～(c)的相同。
在形成前述图17(a)所示电容元件的情况下，与前述第一变形例中的说明相同，在第六氢阻挡膜68和第七氢阻挡膜69上形成与第七氢阻挡膜69的上面相接的第五氢阻挡膜67。而且对于后面的工序，也可以与在前述第一变形例中说明的相同方式进行。
而且，在形成前述图17(b)所示电容元件的情况下，与前述第二变形例中的说明相同，在第六氢阻挡膜68和第七氢阻挡膜69上形成与第七氢阻挡膜69的上面相接的第五氢阻挡膜67。而且对于后面的工序，也可以与在前述第二变形例中说明的相同方式进行。
工业实用性
如前述，在具有将强电介质或者高电介质用于电容绝缘膜之立体结构的电容元件和其制造方法中，本发明是有用的。

Claims (31)

1.一种电容元件，在贯通基板上的下层绝缘膜的接触柱上形成，由下部电极、与所述下部电极相面对形成的上部电极以及电容绝缘膜构成，所述电容绝缘膜由在所述下部电极和所述上部电极之间形成的强电介质或者高电介质构成，其特征在于，
所述下部电极、所述电容绝缘膜和所述上部电极，至少从在其上面配置了第一氢阻挡膜的层间绝缘膜上所设置的孔的内壁及底部上形成；
配置与所述第一氢阻挡膜相接的第二氢阻挡膜，使得覆盖所述上部电极的上面；
在所述接触柱和所述下部电极之间配置有导电性氢阻挡膜。
2.根据权利要求1所述的电容元件，其特征在于，在所述孔的侧壁上配置与所述第一氢阻挡膜相接的第三氢阻挡膜。
3.根据权利要求1或2所述的电容元件，其特征在于，
所述导电性氢阻挡膜是在所述孔的底部形成的第四氢阻挡膜。
4.根据权利要求1或2所述的电容元件，其特征在于，
所述导电性氢阻挡膜是配置在所述孔的下侧且上面具有所述孔的底部以上的大小的第五氢阻挡膜；
所述第五氢阻挡膜的下面与所述接触柱的上端相接，上面与所述下部电极相接。
5.根据权利要求1或2所述的电容元件，其特征在于，
所述导电性氢阻挡膜是配置在所述接触柱的最上层的第七氢阻挡膜。
6.根据权利要求3所述的电容元件，其特征在于，
在所述第四氢阻挡膜和所述接触柱之间进一步配置有上面具有所述孔的底部以上的大小的第五氢阻挡膜。
7.根据权利要求3所述的电容元件，其特征在于，
在所述接触柱的最上层配置有与第四氢阻挡膜相接的第七氢阻挡膜。
8.根据权利要求4所述的电容元件，其特征在于，
在所述接触柱的最上层配置有与第五氢阻挡膜相接的第七氢阻挡膜。
9.根据权利要求6所述的电容元件，其特征在于，
在所述接触柱的最上层配置有与第五氢阻挡膜相接的第七氢阻挡膜。
10.根据权利要求1所述的电容元件，其特征在于，
在所述下层绝缘膜的最上层配置有与所述导电性氢阻挡膜相接的第六氢阻挡膜。
11.根据权利要求3所述的电容元件，其特征在于，
在所述下层绝缘膜的最上层配置有与所述导电性氢阻挡膜相接的第六氢阻挡膜。
12.根据权利要求4所述的电容元件，其特征在于，
在所述下层绝缘膜的最上层配置有与所述导电性氢阻挡膜相接的第六氢阻挡膜。
13.根据权利要求5所述的电容元件，其特征在于，
在所述下层绝缘膜的最上层配置有与所述导电性氢阻挡膜相接的第六氢阻挡膜。
14.根据权利要求2所述的电容元件，其特征在于，
所述第三氢阻挡膜被配置成延伸到比所述第一氢阻挡膜的上面高度还高。
15.根据权利要求14所述的电容元件，其特征在于，
所述下部电极、所述电容绝缘膜和所述上部电极沿着所述第三氢阻挡膜的形状被形成。
16.根据权利要求1所述的电容元件，其特征在于，
从所述第一氢阻挡膜的上面到所述第二氢阻挡膜的最上面为止的高度在20nm到200nm的范围。
17.根据权利要求3所述的电容元件，其特征在于，
所述第四氢阻挡膜是防止氢扩散的膜并且是防止氧扩散的膜。
18.根据权利要求1所述的电容元件，其特征在于，
所述第一氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、以及TaSiO当中的任何一种材料或者多种材料。
19.根据权利要求1所述的电容元件，其特征在于，
所述第二氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSlN、TaSiON、Ti以及Ta当中的任何一种材料或者多种材料。
20.根据权利要求2所述的电容元件，其特征在于，
所述第三氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti以及Ta当中的任何一种材料或者多种材料。
21.根据权利要求10所述的电容元件，其特征在于，
所述第六氢阻挡膜包含SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、以及TaSiO当中的任何一种材料或者多种材料。
22.根据权利要求5所述的电容元件，其特征在于，
所述第七氢阻挡膜包含TiAlN、TiSiN、TaAlN、TaSiN、Ti以及Ta当中的任何一种材料或者多种材料。
23.根据权利要求1所述的电容元件，其特征在于，
所述电容绝缘膜由SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BixLa1-x)4Ti3O12、(BaxSr1-x)TiO3、或者Ta2O5构成，其中0≤x≤1。
24.根据权利要求1所述的电容元件，其特征在于，
所述下部电极以及所述上部电极，分别包含由Pt、Ir或者Ru的贵金属材料中任一种材料构成的单层膜或者由其中多种材料构成的层叠膜。
25.根据权利要求1所述的电容元件，其特征在于，
所述下部电极包含导电性氧阻挡层，所述导电性氧阻挡层包括由Ir、IrO2、Ru、RuO2、TiAlN、TaAlN、TiSiN、以及TaSiN中任一种材料构成的单层膜或者由其中多种材料构成的层叠膜。
26.一种电容元件的制造方法，其特征在于，具有：
在基板上形成层间绝缘膜的步骤；
在所述层间绝缘膜上形成第一氢阻挡膜的步骤；
在所述第一氢阻挡膜和所述层间绝缘膜上形成接触孔的步骤；
形成与所述第一氢阻挡膜相接的第二氢阻挡膜使得覆盖所述接触孔的侧壁和底部的步骤；
顺次形成下部电极、由强电介质或者高电介质构成的电容绝缘膜以及上部电极使得覆盖所述第二氢阻挡膜的步骤；和
形成与所述第一氢阻挡膜相接的第三氢阻挡膜使得覆盖所述上部电极的上面的步骤。
27.根据权利要求26所述的电容元件的制造方法，其特征在于，
所述形成第二氢阻挡膜的步骤，在所述孔的侧壁和底部以及层间绝缘膜的上面形成氢阻挡材料之后，通过CMP法或者蚀刻法，选择地去除在所述层间绝缘膜的上面形成的所述氢阻挡材料。
28.一种电容元件的制造方法，其特征在于，具有：
在基板上形成层间绝缘膜的步骤；
在所述层间绝缘膜上形成第一氢阻挡膜的步骤；
在所述第一氢阻挡膜上形成上层绝缘膜的步骤；
在所述上层绝缘膜、所述第一氢阻挡膜和所述层间绝缘膜上形成接触孔的步骤；
形成与所述第一氢阻挡膜相接的第二氢阻挡膜使得覆盖所述接触孔的侧壁和底部的步骤；
通过选择地去除所述上层绝缘膜而使所述第一氢阻挡膜的上面以及在比所述第一氢阻挡膜更高位置处存在的所述第二氢阻挡膜露出的步骤；
顺次形成下部电极、由强电介质或者高电介质构成的电容绝缘膜以及上部电极使得覆盖所述第二氢阻挡膜的步骤；和
形成与所述第一氢阻挡膜相接的第三氢阻挡膜使得覆盖所述上部电极的上面的步骤。
29.根据权利要求28所述的电容元件的制造方法，其特征在于，
所述选择地去除上层绝缘膜的工序采用蚀刻进行；
所述蚀刻按照使所述上层绝缘膜和所述第一氢阻挡膜之间的蚀刻速率之比以及所述上层绝缘膜和所述第二氢阻挡膜之间的蚀刻速率之比分别变成等于或者大于10∶1的方式进行。
30.根据权利要求28所述的电容元件的制造方法，其特征在于，
所述上层绝缘膜由SiO2构成。
31.根据权利要求29所述的电容元件的制造方法，其特征在于，
所述蚀刻是使用氟和氧之混合气体的干式蚀刻。
CNB2005100063035A 2004-01-29 2005-01-26 电容元件及其制造方法 Expired - Fee Related CN100365816C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004022043 2004-01-29
JP2004022043A JP2005217189A (ja) 2004-01-29 2004-01-29 容量素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN1649157A CN1649157A (zh) 2005-08-03
CN100365816C true CN100365816C (zh) 2008-01-30

Family

ID=34805644

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100063035A Expired - Fee Related CN100365816C (zh) 2004-01-29 2005-01-26 电容元件及其制造方法

Country Status (3)

Country Link
US (1) US7420237B2 (zh)
JP (1) JP2005217189A (zh)
CN (1) CN100365816C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601953B1 (ko) * 2004-05-03 2006-07-14 삼성전자주식회사 메모리 소자의 캐패시터 및 그 제조 방법
US20060050722A1 (en) * 2004-09-03 2006-03-09 James Bury Interface circuitry for a receive ring buffer of an as fabric end node device
KR100687904B1 (ko) * 2005-06-30 2007-02-27 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
JP2007019191A (ja) * 2005-07-06 2007-01-25 Fujitsu Ltd 半導体装置とその製造方法
KR100718137B1 (ko) * 2005-09-05 2007-05-14 삼성전자주식회사 3차원 강유전체 커패시터와 이를 포함하는 불휘발성 메모리소자와 그 제조 방법
DE102005061346A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7842990B2 (en) * 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
JP2010177257A (ja) * 2009-01-27 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
KR101951319B1 (ko) 2012-02-07 2019-02-22 삼성전자주식회사 가변 초점 렌즈
KR101917816B1 (ko) * 2012-05-08 2019-01-29 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
KR101934037B1 (ko) * 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법
KR102335280B1 (ko) * 2015-10-02 2021-12-03 삼성전자주식회사 커패시터를 갖는 반도체 장치 및 이의 제조 방법
CN105702737B (zh) * 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US10903308B2 (en) 2016-07-13 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor device
KR20180007543A (ko) * 2016-07-13 2018-01-23 삼성전자주식회사 반도체 소자
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI744784B (zh) * 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
US11723212B2 (en) 2021-03-26 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory window of MFM MOSFET for small cell size

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265260B1 (en) * 1999-01-12 2001-07-24 Lucent Technologies Inc. Method for making an integrated circuit capacitor including tantalum pentoxide
US6436757B1 (en) * 1999-11-18 2002-08-20 Nec Corporation Method for fabricating a capacitor having a tantalum oxide dielectrics in a semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498562A (en) * 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
JPH118355A (ja) * 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JP3111940B2 (ja) * 1997-09-24 2000-11-27 日本電気株式会社 容量及びその製造方法
JPH11126881A (ja) * 1997-10-23 1999-05-11 Hitachi Ltd 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
JP2000286254A (ja) 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100319884B1 (ko) * 1999-04-12 2002-01-10 윤종용 반도체소자의 커패시터 및 그 제조방법
JP4737789B2 (ja) 1999-06-18 2011-08-03 株式会社東芝 半導体装置
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
JP2001210798A (ja) * 1999-12-22 2001-08-03 Texas Instr Inc <Ti> コンデンサ構造の保護のための絶縁性と導電性の障壁の使用
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
KR100407575B1 (ko) * 2001-04-18 2003-12-01 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
JP3643091B2 (ja) 2001-06-25 2005-04-27 松下電器産業株式会社 半導体記憶装置及びその製造方法
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3961994B2 (ja) * 2003-07-28 2007-08-22 株式会社東芝 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265260B1 (en) * 1999-01-12 2001-07-24 Lucent Technologies Inc. Method for making an integrated circuit capacitor including tantalum pentoxide
US6436757B1 (en) * 1999-11-18 2002-08-20 Nec Corporation Method for fabricating a capacitor having a tantalum oxide dielectrics in a semiconductor device

Also Published As

Publication number Publication date
CN1649157A (zh) 2005-08-03
US20050167725A1 (en) 2005-08-04
US7420237B2 (en) 2008-09-02
JP2005217189A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
CN100365816C (zh) 电容元件及其制造方法
US7535745B2 (en) Ferroelectric memory device and method of manufacturing the same
JP5047250B2 (ja) 半導体素子の製造方法
US6713310B2 (en) Ferroelectric memory device using via etch-stop layer and method for manufacturing the same
US6773929B2 (en) Ferroelectric memory device and method for manufacturing the same
US20050121713A1 (en) Semiconductor device and method for manufacturing the same
JPH11243184A (ja) 高誘電率キャパシタおよび製造方法
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
JP2005136414A (ja) キャパシタ、それを備えた半導体素子およびその製造方法
US6563161B2 (en) Memory-storage node and the method of fabricating the same
US7573120B2 (en) Semiconductor device and method of manufacturing the same
US6277702B1 (en) Capacitor of a semiconductor device and a method of fabricating the same
JP4105656B2 (ja) 半導体装置及びその製造方法
KR100442103B1 (ko) 강유전성 메모리 장치 및 그 형성 방법
US7052951B2 (en) Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices
US7521746B2 (en) Ferroelectric random access memories (FRAMS) having lower electrodes respectively self-aligned to node conductive layer patterns and methods of forming the same
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
US6946340B2 (en) Method of fabricating ferroelectric memory device with photoresist and capping layer
KR100418587B1 (ko) 전기도금법을 이용한 반도체 메모리 소자의 형성방법
US20100133597A1 (en) Semiconductor memory device and manufacturing method thereof
JP2005259872A (ja) 半導体装置及びその製造方法
JP2008060503A (ja) 半導体記憶装置及びその製造方法
KR20040051070A (ko) 금속 스토리지 노드를 갖는 반도체 소자의 제조방법
JP2002100747A (ja) 半導体装置及びその製造方法
JP2009117514A (ja) 容量素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20130126

CF01 Termination of patent right due to non-payment of annual fee