CN100375255C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100375255C
CN100375255C CNB200310103500XA CN200310103500A CN100375255C CN 100375255 C CN100375255 C CN 100375255C CN B200310103500X A CNB200310103500X A CN B200310103500XA CN 200310103500 A CN200310103500 A CN 200310103500A CN 100375255 C CN100375255 C CN 100375255C
Authority
CN
China
Prior art keywords
semiconductor device
columnar electrode
dielectric film
distribution
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200310103500XA
Other languages
English (en)
Other versions
CN1499595A (zh
Inventor
松崎富夫
新井一能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002324973A external-priority patent/JP3945380B2/ja
Priority claimed from JP2003147447A external-priority patent/JP2004349610A/ja
Priority claimed from JP2003324204A external-priority patent/JP2005093652A/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1499595A publication Critical patent/CN1499595A/zh
Application granted granted Critical
Publication of CN100375255C publication Critical patent/CN100375255C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明涉及半导体装置。在由氧化硅构成的绝缘膜(3)的上面设置由聚酰亚胺构成的保护膜(5)。在保护膜(5)的上面设置的凹部(7、107)内或者保护膜(5)的上面设置由铜构成的重布线(8)。这时，凹部(7、107)的深度比重布线(8)的厚度深。在重布线(8)的连接垫部分的上面设置由铜构成的柱状电极(10)。在包含重布线8的保护膜(5)的上面设置由环氧类树脂构成的密封膜(11)。在柱状电极(10)的上面设置焊锡珠(12)。于是，通过在包含柱状电极(10)的下部的重布线(8)之间存在比重布线(8)的上表面更高的保护膜(5)，可以使由所谓的离子迁移引起的短路难于发生。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置，更详细说，涉及能够防止在以微小间距形成的配线之间的离子迁移的半导体装置及其制造方法。
背景技术
在现有技术的半导体装置中，有称为CSP(芯片尺寸组件)的半导体装置，它是在上面具有连接垫的半导体基片上通过绝缘膜设置由铜形成的重布线(再配線)，使其与所属连接垫连接；在上述重布线的连接垫部分上设置由铜形成的柱状电极；在包含上述重布线的上述绝缘膜上设置密封膜，使其上表面和上述柱状电极的上表面在同一平面(例如参照USP6,600,234B2)。
在上述现有技术的半导体装置中，如图7所示，有下面的问题。因为在绝缘膜54的几乎平坦的上表面上设置配线56，如果使用环境中的水分浸透密封膜的话，则从施加有正电压的配线56或者柱状电极57溶解出来的铜离子移动到绝缘膜和密封膜的界面，析出到施加负电压的配线56或者柱状电极57上，发生由于所谓的离子迁移引起的短路。
发明内容
因此，本发明的目的是提供一种半导体装置及其制造方法，它能使由于所谓的离子迁移引起的短路难于发生。
根据本发明，提供一种半导体装置，其特征在于，所述半导体装置具有：在一面有多个连接垫的半导体基片；绝缘膜，它在所述半导体基片的一面上形成，具有对应所述各连接垫的开口部分、上表面、以及在厚度方向上在从所述上表面下沉的位置具有底面的凹部；在所述绝缘膜的上面或者所述凹部的底面两者之一上形成的、通过所述绝缘膜的开口部分连接在所述连接垫上的配线。
另外，根据本发明，提供一种半导体装置的制造方法，其特征在于，包括下面的步骤：准备在上表面上设置有多个连接垫的半导体基片；形成绝缘膜，所述绝缘膜具有对应所述连接垫的部分的开口部分，而且在上面的重布线形成区域上具有凹部，形成对应所述各连接垫的开口部分，在所述半导体基片的一面上形成绝缘膜，其具有上表面、以及在厚度方向上在从所述上表面下沉的位置具有底面的凹部；以及在所述绝缘膜的上表面或者在所述凹部的底面两者之一上通过所述绝缘膜的开口部分形成连接在所述连接垫上的配线。
附图说明
图1是本发明的一个实施例的半导体装置的放大断面图。
图2是表示在制造图1所示的半导体装置时最初的制造工序的放大断面图。
图3是继续图2的制造工序的放大断面图。
图4是继续图3的制造工序的放大断面图。
图5是继续图4的制造工序的放大断面图。
图6是继续图5的制造工序的放大断面图。
图7是继续图6的制造工序的放大断面图。
图8是继续图7的制造工序的放大断面图。
图9是继续图8的制造工序的放大断面图。
图10是继续图9的制造工序的放大断面图。
图11是继续图10的制造工序的放大断面图。
图12是表示为说明保护膜的其他形成方法的放大断面图。
图13是表示图1所示的第一实施例的第一变型例的半导体装置的放大断面图。
图14是表示图1所示的第一实施例的第二变型例的半导体装置的放大断面图。
图15是表示图1所示的第一实施例的第三变型例的半导体装置的放大断面图。
图16是本发明的第二实施例的半导体装置的放大断面图。
图17是表示在制造图16所示的半导体装置时最初的工序的放大断面图。
图18是继续图17的工序的放大断面图。
图19是继续图18的工序的放大断面图。
图20是继续图19的工序的放大断面图。
图21是继续图20的工序的放大断面图。
图22是继续图21的工序的放大断面图。
图23是继续图22的工序的放大断面图。
图24是继续图23的工序的放大断面图。
图25是继续图24的工序的放大断面图。
图26是继续图25的工序的放大断面图。
图27是继续图26的工序的放大断面图。
图28是继续图27的工序的放大断面图。
图29是继续图28的工序的放大断面图。
图30是继续图29的工序的放大断面图。
图31是继续图30的工序的放大断面图。
图32是继续图31的工序的放大断面图。
图33是继续图32的工序的放大断面图。
图34是继续图33的工序的放大断面图。
图35是表示为说明图16所示半导体装置的其他制造方法的规定工序的放大断面图。
图36是继续图35的工序的放大断面图。
图37是继续图36的工序的放大断面图。
图38是表示图16所示的本发明的第二实施例的第一变型例的半导体装置的放大断面图。
图39是表示图16所示的本发明的第二实施例的第二变型例的半导体装置的放大断面图。
图40是表示图16所示的本发明的第二实施例的第三变型例的半导体装置的放大断面图。
图41是表示图16所示的本发明的第二实施例的第四变型例的半导体装置的放大断面图。
图42是本发明的第三实施例的半导体装置的放大断面图。
图43是表示在制造图42所示的半导体装置时最初准备的工序的放大断面图。
图44是继续图43的工序的放大断面图。
图45是继续图44的工序的放大断面图。
图46是继续图45的工序的放大断面图。
图47是继续图46的工序的放大断面图。
图48是继续图47的工序的放大断面图。
图49是继续图48的工序的放大断面图。
图50是表示图42所示的本发明的第三实施例的变型例的半导体装置的放大断面图。
图51是表示在制造图50所示的半导体装置时对应图44的工序的放大断面图。
图52是继续图51的工序的放大断面图。
图53是继续图52的工序的放大断面图。
图54是继续图53的工序的放大断面图。
图55是继续图54的工序的放大断面图。
图56是继续图55的工序的放大断面图。
具体实施方式
第一实施例
图1是表示本发明的第一实施例的半导体装置的断面图。该半导体装置具有硅基片(半导体基片)1。在硅基片1的上面中央部分上设置集成电路(未图示)，在上面周边部分设置多个由铝系金属形成的连接垫2与集成电路连接。在除去连接垫2的中央部分的硅基片1的上表面上设置由氧化硅形成的绝缘膜3，连接垫2的中央部分通过在绝缘膜3上设置的开口部分4露出。
在绝缘膜3的上面设置由聚酰亚胺等有机树脂形成的保护膜(绝缘膜)5。在保护膜5的对应绝缘膜3的开口部分4的部分上设置开口部分6。在保护膜5的上面的重布线形成区域上设置凹部7。凹部7和开口部分6连通。
从通过两个开口部分4、6露出的连接垫2的上面直到保护膜5的凹部7内的上面的规定的位置设置由底层金属层8a和在该底层金属层8a上设置的上层金属层8b组成的重布线8。这时，未详细图示底层金属层8a，但是从下向上形成钛层和铜层的两层结构。上层金属层8b仅由铜层形成。另外，凹部7的深度比重布线8的厚度更深。此外，重布线8和凹部7的内壁面之间设置若干间隙9。
在重布线8的连接垫部分的上面设置由铜形成的柱状电极10。在包含重布线8的保护膜5的上面设置由环氧类树脂等有机树脂形成的密封膜11，并使密封膜的上表面和柱状电极的上表面在同一平面。因此，柱状电极10的上表面露出。在柱状电极10的上表面设置焊锡珠12。
下面，说明该半导体装置的制造方法的一个例子。首先，如图2所示，进行如下准备：在晶片状态的硅基片1的上面形成由铝系金属形成的连接垫2，在硅基片上面除连接垫2的中央部分上形成由氧化硅、氮化硅等无机绝缘材料形成的绝缘膜3，使连接垫2的中央部分通过在绝缘膜3上形成的开口部分4露出来。
其次，在包含通过开口部分4露出来的连接垫2的上面的绝缘膜3的全部上表面通过涂敷法形成由聚酰亚胺树脂等有机树脂形成的保护膜5。接着，在保护膜5的上面在除凹部7(亦即重布线8)的形成区域以外的区域形成抗蚀膜21。接着把抗蚀膜21作为掩膜半腐蚀保护膜5，如图3所示，在抗蚀膜21下以外的区域的保护膜5的上面形成凹部7。这里，凹部7通过腐蚀液的腐蚀，凹部7的底面一侧的宽度比上面一侧的宽度小，形成在厚度方向倾斜，但是注意在图中为简单起见，画成垂直。这时，对保护膜5的半腐蚀可以使用等离子体腐蚀等干腐蚀，特别是若使用各向异性的腐蚀的话，可以使倾斜面接近垂直，更理想。接着，剥离抗蚀膜21。
接着，如图4所示，在保护膜5的上面形成抗蚀膜22图案。这时，在对应绝缘膜3的开口部分4的部分的抗蚀膜22上形成开口部分23。接着，当以抗蚀膜22作为掩膜腐蚀保护膜5时，如图5所示，在对应抗蚀膜22的开口部分23的部分、亦即对应绝缘膜3的开口部分4的部分的保护膜5上形成开口部分6。接着，剥离抗蚀膜22。
接着，如图6所示，在包含通过两个开口部分4、6露出的连接垫2的上面的保护膜5的全部上面上形成底层金属层8a。这时，虽没有详细表示，但底层金属层8a是在通过溅射形成的钛层上又通过溅射形成铜层。此外，底层金属层8a也可以仅是通过非电解电镀形成的铜层。
接着，在底层金属层8a的上面形成抗镀膜24的图案。这时，在对应重布线8形成区域的部分的抗镀膜24上形成开口部分25。另外，在保护膜5的凹部7的内壁面上形成的底层金属层8a由抗镀膜24覆盖。接着，把底层金属层8a作为电镀电流路径进行铜的电解电镀，在对应抗镀膜24的开口部分25内的底层金属层8a的上面形成上层金属层8b。接着，剥离抗镀膜24。
接着，如图7所示，在包含上层金属层8b的底层金属层8a的上面形成抗镀膜27的图案。这时，在对应上层金属层8b的连接垫部分的抗镀膜27上形成开口部分28。另外，在上层金属层8b周围保护膜5的凹部7的内壁面上形成的底层金属层8a由抗镀膜27覆盖。接着，通过把底层金属层8a作为电镀电流路径进行铜的电解电镀，在对应抗镀膜27的开口部分28内的上层金属层8b的连接垫部分的上面形成柱状电极10。
接着，剥离抗镀膜28，随后，以柱状电极10和上层金属层8b作为掩膜腐蚀去除底层金属层8a不需要的部分时，如图8所示，在凹部7内，只在上层金属层8b下残留底层金属层8a，通过该残留的底层金属层8a和在其全部上面形成的上层金属层8b形成重布线8。另外，在重布线8和凹部7的内壁面之间形成若干间隙9。这些间隙是印刷抗镀膜28时的位置偏差量，通常为数μm或以下。另外，在上面的叙述中，将如后述，因为底层金属层8a远比上层金属层8b薄，若在全部表面上短时间喷射腐蚀液，可以只除去从底层金属层8a的柱状电极10和上层金属层8b露出的部分。
接着，如图9所示，在包含柱状电极10和重布线8的保护膜5的上面形成由环氧树脂等有机树脂形成的密封膜11，使其厚度比柱状电极10的高度稍微厚一些。在该状态下，在含有间隙9的凹部7内也形成密封膜11。另外，柱状电极10的上面用密封膜11覆盖。
接着，通过适当研磨密封膜11和柱状电极10的上面一侧，如图10所示，露出柱状电极10的上表面。接着，如图11所示，在柱状电极10的上面形成焊锡珠12。接着经过切割工序，可以得到多个图1所示的半导体装置。
在这样得到的半导体装置中，因为在保护膜5的上面设置的凹部7内设置重布线8，使凹部7的深度比重布线8的厚度更深，因此在包含柱状电极10的下部的重布线8之间存在比重布线8的上表面更高的保护膜5，由此可以使由所谓的离子迁移引起的短路难于发生。
这里，说明有关尺寸的一个例子。底层金属层8a的厚度为0.4～0.8μm左右。上层金属层8b的厚度为1～10μm左右。保护膜5的厚度为10～30μm左右，凹部7的深度为5～15μm左右(但是，要比重布线8的厚度要深)，在凹部7的部分的保护膜5的厚度为11μm～20μm。柱状电极10的高度为80～150μm左右。
重布线的宽度等由各半导体装置的端子数或者导引等设定为所希望的值，举例来说，重布线8的宽度为20～40μm左右，开口部分4、6的直径比重布线8的宽度大为30～60μm左右。另外，重布线8的连接垫部分和在其上设置的柱状电极10的直径作为参考例如可以取200～400μm左右。另外，重布线8之间的间隔以及重布线8和其附近别的重布线8的连接垫部分之间的间隔可以为20μm左右或其以下。
下面，说明保护膜42的另外的形成方法。如图12所示，在绝缘膜3的上面涂敷由有机树脂形成的第一保护膜5A。通过光刻法形成开口部分6a。具有开口部分6a的第一保护膜5A也可以通过丝网印刷法形成。接着，在第一保护膜5A的上面，通过丝网印刷法形成具有开口部分(亦即凹部)7a的由有机树脂形成的第二保护膜5B。通过第一保护膜5A和第二保护膜5B构成和图1的保护膜5相同的结构。
此外，在上述实施例中，如图1所示，说明了凹部7的深度比重布线8的厚度深的情况，但是不限于此，例如如图13所示的第一变型例，也可以使凹部7的深度和重布8的厚度几乎相同。
另外，在上述实施例中，如图1所示，说明了使柱状电极10的配置位置和连接垫2的配置位置不同的场合。但是不限于此，例如如图14所示的第二变型例，也可以在连接垫2上设置比其平面尺寸大的仅由连接垫部分形成的重布线8，在其上设置横断面尺寸比连接垫2的平面尺寸大的柱状电极10。这时，图1中的重布线8作为具有图14中的柱状电极10的阻挡层和结合层的功能的底座形成，邻接的柱状电极10及其底座因为在凹部7中由间隙分离，所以可以防止离子迁移。在图14所示实施例的场合，如果上层金属层8b和柱状电极10的材料相同的话，则如图15所示的第三变型例，也可以仅以底层金属层8a作为柱状电极10的底座，在该底层金属层8a上直接形成柱状电极10。此外，组合图14或者图15所示的第二、第三变型例和图1的实施例，也可以在连接垫2的一部分上如图1伸出重布线8，在该伸出部分上形成柱状电极10，在剩余的连接垫2上，如图14或者图15所示，仅在该连接垫2上形成重布线(相当于连接垫部分)，也可以在该重布线上形成柱状电极10。此外，在上述第一实施例中，因为仅用密封膜11覆盖重布线8，当水分浸透密封膜11时则有可能发生离子迁移。对于这一点，需要得到可靠性更高的结构。另外，取柱状电极10比密封膜11的上面更突出的结构的话，在和印刷电路板的结合状态下，柱状电极10更容易变形，可以更有效地缓和由于硅基片1和印刷电路板(图中未示出)的线膨胀系数不同引起的应力。因此，下面表示这样的实施例。
第二实施例
图16是表示本发明的第二实施例的半导体装置的放大断面图。该半导体装置具有硅基片1。在硅基片1的上面中央部分上设置集成电路(未图示)，在上面周边部分设置多个由铝系金属形成的连接垫2，连接到集成电路上。在除去连接垫2的中央部分的硅基片1的上面设置由氧化硅或者氮化硅等无机绝缘材料形成的绝缘膜3，连接垫2的中央部分通过在绝缘膜3上设置的开口部分4露出。
在绝缘膜3的上表面设置由聚酰亚胺等有机树脂形成的下层保护膜5。在下层保护膜5的对应绝缘膜3的开口部分4的部分上设置开口部分6。在下层保护膜5的上面的重布线形成区域上设置凹部7。凹部7和开口部分6连通。从通过两个开口部分4、6露出的连接垫2的上面直到下层保护膜5的凹部7内设置由底层金属层8a和上层金属层8b组成的重布线8。这时，未详细图示底层金属层8a，但是从下向上形成钛层和铜层的两层结构。上层金属层8b仅由铜层形成。
在硅基片1的周边部分附近底层金属层8a上面不叠置上层金属层8b，在下层保护膜5的上表面上形成以单层延伸到硅基片1的边缘的连接部分8a’。在重布线8的连接垫部分的上面设置由铜形成的下部柱状电极10a和上部柱状电极10b。也就是说，在该实施例中，柱状电极10具有下部柱状电极10a和上部柱状电极10b的两层结构。在包含除去在下层保护膜5的上表面上形成的底层金属层8a和上层金属层8b的连接垫部分的区域的下层保护膜5的上面，设置由聚酰亚胺等有机树脂形成的上层保护膜13和由环氧类树脂等有机树脂形成的密封膜11。这时，密封膜11的上面和下部柱状电极10a的上面成同一平面。因此，下部柱状电极10a突出到上层保护膜13之上。另外，上部柱状电极10b整个突出到密封膜11上。
下面说明该半导体装置的制造方法的一个例子。首先，如图17所示，在晶片状态的硅基片1的上面形成由铝系金属形成的连接垫2，在硅基片上面除连接垫2的中央部分的部分上形成由氧化硅、氮化硅等无机绝缘材料形成的绝缘膜3，使连接垫2的中央部分通过在绝缘膜3上形成的开口部分4露出来。此外，图17中用符号31表示的区域对应切割道(dicingstreet)的区域。
接着，如图18所示，在包含通过开口部分4露出来的连接垫2的上面的绝缘膜3的全部上面通过旋涂()法等形成由聚酰亚胺树脂等形成的下层保护膜5，使其上表面接近平坦。接着，在下层保护膜5的上面在除凹部7(亦即重布线8)的形成区域以外的区域形成抗蚀膜32。接着把抗蚀膜32作为掩膜半腐蚀下层保护膜5时，则如图19所示，在抗蚀膜32下以外的区域的下层保护膜5的上面形成凹部7。接着，剥离抗蚀膜32。
接着，如图20所示，在下层保护膜5的上面形成抗蚀膜33的图案。这时，在对应绝缘膜3的开口部分4的部分的抗蚀膜33上形成开口部分34。接着，把抗蚀膜33作为掩膜腐蚀下层保护膜5时，则如图21所示，在对应抗蚀膜33的开口部分34的部分、亦即对应绝缘膜3的开口部分4的部分的下层保护膜5上形成开口部分6。接着，剥离抗蚀膜33。
接着，如图22所示，在包含通过两个开口部分4、6露出的连接垫2的上面的下层保护膜5的全部上面形成底层金属层8a。这时，虽没有详细表示，但底层金属层8a是在通过溅射形成的钛层上又通过溅射形成了铜层。此外，底层金属层8a也可以仅是通过无电解电镀形成的铜层。
接着，在底层金属层8a的上面形成抗蚀膜35的图案。这时，在对应重布线8形成区域的部分的抗蚀膜35上形成开口部分36。也就是说，开口部分36的边缘部分和在凹部7内形成的底层金属层8a的内壁面一致。接着，把底层金属层8a作为电镀电流路径进行铜的电解电镀，在对应抗蚀膜35的开口部分36内的底层金属层8a的上面形成上层金属层8b。这时，上层金属层8b的上表面和底层金属层8a的上表面几乎在同一平面。接着，剥离抗蚀膜35。
接着，如图23所示，在包含上层金属层8b的底层金属层8a的上面形成抗蚀膜37的图案。图24是在图23所示状态的平面图(但是也包含比图23所示区域更广的区域)。如图24所示，抗蚀膜37的形状具有：对应上层金属层8b的部分37a、对应用点划线表示的切割道31的部分37b、和与连接垫2和切割道31之间的上层金属层8b相对应的部分37c。
接着，以抗蚀膜37作为掩膜腐蚀去除底层金属层8a的不需要的部分，接着剥离抗蚀膜37时，成为图25和图26所示那样。也就是说，在凹部7内，露出重布线8的上层金属层8b，在其下面以及侧面上形成有形成底层金属层8a的重布线8。另外，在对应点划线表示的切割道31的区域上形成只由底层金属层8a单层形成的格子状的辅助配线38。进一步，在辅助配线38和底层金属层8a之间形成只由底层金属层8a单层形成的连接线8a’。
接着，如图27所示，在包含重布线8、连接线8a’以及辅助配线38的下层保护膜5的全部上表面上使用旋涂法等形成悠由与下层保护膜5同样材料、即聚酰亚胺等有机树脂形成的上层保护膜13，使其上表面接近平坦。接着，在上层保护膜13的上面形成抗蚀膜39的图案。这时，在与重布线8的连接垫部分对应的部分的抗蚀膜39上形成开口部分40。
接着，以抗蚀膜39作为掩膜腐蚀上层保护膜13时，则如图28所示，在对应抗蚀膜39的开口部分40的部分、亦即对应重布线8的连接垫部分的部分的上层保护膜13上形成开口部分41。接着，如图29所示，把辅助配线38作为电镀电流路径进行铜的电解电镀时，在抗蚀膜39以及上层保护膜13的开口部分40、41内的重布线8的连接垫部分上面形成下部柱状电极10a。接着，剥离抗蚀膜39。
接着，如图30所示，在包含下部柱状电极10a、重布线8、连接线8a’以及辅助配线38的上层保护膜13的全部上表面上形成由环氧类树脂等有机树脂形成的密封膜11，使其厚度比下部柱状电极10a的高度稍微厚一些。因此，在这一状态下，下部柱状电极10a的上表面由密封膜11覆盖。接着，通过适当研磨密封膜11和下部柱状电极10a的上面一侧，如图31所示，露出下部柱状电极10a的上表面，同时使包含下部柱状电极10a的上表面的密封膜11的上表面平坦。
接着，如图32所示，在密封膜11的上面形成抗蚀膜42的图案。这时，在对应下部柱状电极10a的上面的部分的抗蚀膜42上形成开口部分43。接着，把辅助配线38作为电镀电流路径进行铜的电解电镀，在抗蚀膜42的开口部分43内的下部柱状电极10a的上面形成上部柱状电极10b，由此形成两层结构的柱状电极10。接着，通过适当研磨抗蚀膜42和上部柱状电极10b的上面一侧，如图33所示，使包含上部柱状电极10b的上表面的抗蚀膜42的上表面平坦。
接着，剥离抗蚀膜42，如图34所示，上部柱状电极10b的全体成为突出到密封膜11上面的状态。接着，把晶片状态的硅基片1在对应切割道的区域31内切割，就得到如图16所示的多个半导体装置。这时，把晶片状态的硅基片1在对应切割道的区域31内切割的话，因为除去了对应切割道的区域31上所形成的辅助配线38，因此重布线8互相成非短路状态。
在这样得到的半导体装置中，除去在下层保护膜5的上面设置的凹部7内设置的重布线8的连接垫部分的部分外，因为被由与下层保护膜5相同的材料形成的上层保护膜13覆盖，因此即使使用环境中的水分浸透密封膜11，由于该浸透的水分在上层保护膜13的上面，阻止进一步的浸透，因此可以使重布线8之间以及重布线8和柱状电极10之间难于发生由所谓的离子迁移引起的短路。
但是，在图16中，在图示场合下，下部柱状电极10a和上部柱状电极10b虽由在其间画的实线分开，但实际上，因为两柱状电极10a、10b通过铜的电解电镀形成，其间不存在分开两者的界面。因此，实际上在重布线8的连接垫部分的上面形成的各柱状电极10的上部突出密封膜11之上。这一结果，在柱状电极10上载置焊锡珠(未图示)连接到印刷电路板的连接端子的场合，柱状电极10更容易变形，可以更有效地缓和由于硅基片1和印刷电路板的线膨胀系数不同引起的应力。
下面，说明第二实施例的制造方法的其他例子。
在上述制造方法中，如图25所示，除去底层金属层8a不需要的部分，接着如图28所示，形成上层保护膜13，接着如图29所示，形成下部柱状电极10a，但是不限定于此。例如，如图22所示的在保护膜5的全部表面上形成底层金属层8a，在下层保护膜5的凹部7内形成重布线8以后，不对底层金属层8a形成图案，而是如图35所示，在含重布线8的底层金属层8a的上面形成抗蚀膜51的图案。这时，在对应重布线8的连接垫部分的部分的抗蚀膜51上形成开口部分52。接着，以底层金属层8a作为电镀电流路径进行铜的电解电镀，在抗蚀膜51的开口部分52内的重布线8的连接垫部分上面形成下部柱状电极10a。接着，剥离抗蚀膜51。
接着，如图36所示，在含有重布线8的底层金属层8a上形成抗蚀膜53的图案。该抗蚀膜53除不在对应下部柱状电极10a的区域上形成这一点外，做成和在图23和图24所示的抗蚀膜27的图案相同。接着，以包含下部柱状电极10a的抗蚀膜53作为掩膜腐蚀去除底层金属层8a不需要的部分，接着剥离抗蚀膜53。接着，如图37所示，在包含重布线8等的下层保护膜5的上面除去下部柱状电极10a形成区域的区域中使用旋涂法等形成上层保护膜13，使上表面接近平坦。其后，经过图30～图34所示工序，可以得到多个图16所示的半导体装置。
另外，在第二实施例中，在图22所示的重布线8的形成工序中，使在通过铜的电解电镀形成的上层金属层8b的上表面做成与下层保护膜5的上表面几乎在同一平面的场合，可以得到图38所示的第二实施例的第一变型例的半导体装置。这时，也可以使在上层金属层8b周围的底层金属层8a的上表面和重布线8的上表面几乎在同一平面。
另外，作为通过电解电镀形成上层柱状电极10b时的电流路径的连接线8a’是仅由底层金属层8a形成的单层结构，但是，这一点作为第二实施例的第二变型例如图24所示，和重布线8同样，也可以取在底层金属层8a上形成上层金属层8b的2层结构的连接线8’。在那种场合，在图18所示形成凹部7的工序中，也可以除去对应切割道的区域31以及对应其附近的区域中的在下层保护膜5的上面形成的抗蚀膜32的图案，把该抗蚀膜32作为掩膜半腐蚀下层保护膜5。这样，在图19所示状态中，在对应切割道的区域31以及对应其附近的区域的下层保护膜5的上面也形成凹部7，其后，若形成底层金属层8a，通过电解电镀形成上层金属层8b的话，就成为图24所示那样。因此，在这样的场合，在硅基片1的端面附近形成的凹部7内形成由底层金属层8a和上层金属层8b形成的2层结构的连接线8’。这时，在对应切割道的区域31内形成的辅助配线也为同样的2层结构。
另外，图40表示第二实施例的第三变型例的半导体装置的断面图。在该半导体装置中，和图16所示场合大的不同点是不在下层保护膜5的上面形成凹部7，而是使下层保护膜5的上表面几乎平坦。即使在这样的场合，因为重布线8的连接垫部分以外的部分由上层保护膜13覆盖，因此可以使重布线8之间以及重布线8和下部柱状电极10a之间难于发生由所谓的离子迁移引起的短路。
图41表示第二实施例的第四变型例的半导体装置的断面图。在该半导体装置中，和图16所示场合的不同点是柱状电极10A的高度取两柱状电极10a、10b的合计高度，密封膜11A的上表面和柱状电极10的上表面在同一平面。
这里，比较图16所示半导体装置和图41所示半导体装置的话，因为密封膜11的厚度仅薄为上部柱状电极10b的高度，上部柱状电极10b突出到密封膜14之上，因此可以更有效地缓和由于硅基片1和印刷电路板之间的线膨胀系数不同引起的应力。另一方面，密封膜11的厚度仅薄为上部柱状电极10b的高度的话，和图41所示半导体装置比较，使用环境中的水分虽容易浸透到密封膜11下，但是因为可由上层保护膜13的上表面阻止进一步浸透，因此可以使由所谓的离子迁移引起的短路难于发生。
进而，在密封膜11的厚度仅薄为上部柱状电极10b的高度的场合，和图41所示半导体装置比较，也可以降低晶片状态的硅基片1的挠度。作为一个例子，在图16所示的半导体装置中，取下层保护膜5的厚度为10μm左右，取上层保护膜13的厚度为4μm左右，凹部7的深度为6μm左右，柱状电极10的高度为100μm左右。这时，密封膜11的厚度由上部柱状电极10b的高度决定。
而且，在取晶片状态的硅基片1是200μm型、上部柱状电极10b的高度为0μm(亦即与图41所示半导体装置的场合相同)的场合，晶片状态的硅基片1的挠度是1mm左右。与此相对，上部柱状电极10b的高度取22.5μm、45μm的场合，晶片状态的硅基片1的挠度是0.7mm左右、0.5mm左右。这样，因为可以降低晶片状态的硅基片1的挠度，因此对其以后工序的搬运或者对其以后的工序的加工精度难于产生障碍。
在上述第一和第二实施例中，是在保护膜5上形成凹部7、再在凹部7内形成重布线8的结构。但是，本发明也可以在保护膜5的上面形成重布线8，通过半腐蚀在保护膜5的重布线8之间形成凹部7。下面表示这样的实施例。
第三实施例
图42是表示本发明的第三实施例的半导体装置的断面图。该半导体装置具有硅基片1。在硅基片1的上面中央部分设置集成电路(未图示)，在上面周边部分设置由铝系金属形成的多个连接垫2，连接集成电路。
在除去连接垫2的中央部分的硅基片1的上表面上设置由氧化硅或者氮化硅等无机绝缘材料等形成的绝缘膜3，连接垫2的中央部分通过在绝缘膜3上设置的开口部分4露出。在绝缘膜3的上表面设置由聚酰亚胺形成的保护膜5。在保护膜5的对应绝缘膜3的开口部分4的部分上设置开口部分6。在除去保护膜5的上表面的重布线形成区域的区域中设置凹部107。
从通过两个开口部分4、6露出的连接垫2的上表面直到保护膜5的上表面设置由底层金属层8a和在该底层金属层8a上形成的上层金属层8b组成的2层结构的重布线8。这时，未详细图示底层金属层8a，但是从下向上形成钛层和铜层的两层结构。重布线8仅由铜层形成。
在重布线8的连接垫部分的上面设置由铜形成的柱状电极10。在包含重布线8的保护膜5的上表面上设置由环氧类树脂构成的密封膜11，使其上表面与柱状电极10的上表面在同一平面。
下面说明该半导体装置的制造方法的一个例子。首先，如图43所示，作如下准备：在晶片状态的硅基片1的上面形成由铝系金属构成的连接垫2、绝缘膜3及保护膜5，使连接垫2的中央部分通过在绝缘膜3和保护膜5上形成的开口部分4、6露出来。此外，图43中用符号31表示的区域是对应切割道的区域。
其次，如图44所示，在包含通过开口部分4、6露出来的连接垫2的上面的保护膜5的整个上表面形成底层金属层8a。这时虽然没有详细表示，但是底层金属层8a是在通过溅射形成的钛层上又通过溅射形成铜层。此外，底层金属层8a也可以仅是通过无电解电镀形成的铜层。
接着，在底层金属层8a的上面形成抗蚀膜62的图案。这时，在对应上层金属层8b形成区域的部分的抗蚀膜62上形成开口部分63。接着，把底层金属层8a作为电镀电流路径进行铜的电解电镀，在对应抗蚀膜62的开口部分63内的底层金属层8a的上面形成上层金属层8b。接着，剥离抗蚀膜62。
接着，如图45所示，在包含上层金属层8b的底层金属层8a的上面形成抗蚀膜64的图案。这时，在对应柱状电极10形成区域的部分的抗蚀膜64上形成开口部分65。接着，把底层金属层8a作为电镀电流路径进行铜的电解电镀，在对应抗蚀膜64的开口部分65内的上层金属层8b的连接垫部分的上面形成柱状电极10。
接着，剥离抗蚀膜64，随后以柱状电极10和上层金属层8b作为掩膜腐蚀去除底层金属层8a不需要的部分后，如图46所示，只残留上层金属层8b下的底层金属层8a，形成重布线8。
接着，如图47所示，以柱状电极10和重布线8作为掩膜半腐蚀保护膜5，在重布线8下面以外的区域的保护膜5的上面形成凹部107。凹部107的深度也根据保护膜5的膜厚，例如为1～5μ。此外，重布线8的宽度以及重布线8之间的最小间隔例如为10～20μ。这里，凹部107通过腐蚀液的腐蚀，凹部107的底面一侧的宽度比上面一侧的宽度小，形成在厚度方向的倾斜，但是注意在附图中为简单起见，画成垂直。这时，保护膜5的半腐蚀可以使用等离子体腐蚀等干腐蚀，特别是若进行各向异性的腐蚀，可以使倾斜面接近垂直，更加理想。
接着，如图48所示，在包含柱状电极10、重布线8及凹部107的保护膜5的整个上面上形成由环氧类树脂等有机树脂构成的密封膜11，使其厚度比柱状电极10的高度稍微厚一些。因此，在这一状态下，柱状电极10的上表面由密封膜11覆盖。
接着，通过适当研磨密封膜11和柱状电极10的上面一侧，如图49所示，露出柱状电极10的上表面，同时使包含柱状电极10的上表面的密封膜11的上表面平坦。接着，在对应切割道的区域31内切割晶片状态的硅基片1，可以得到图42所示的多个半导体装置。
在这样得到的半导体装置中，因为在设置在保护膜5的上面的重布线8之间存在设置在保护膜5的上面的凹部107，因此在重布线8之间的保护膜5和密封膜11的界面的长度亦即铜离子的析出路径成为凹部107的深度的两倍，正由于此，可以使在重布线8之间以及重布线8与柱状电极10之间难于发生由所谓的离子迁移引起的短路。
图50表示本发明的第三实施例的变型例的半导体装置的断面图。在该半导体装置中，和图42所示场合大的不同之点在于，在包含重布线8的保护膜5和密封膜11之间设置由聚酰亚胺等有机树脂构成的上层保护膜15。这时，不在硅基片1的端面附近的保护膜5的上面未设置凹部。
然后，在连接垫2的附近的保护膜5的上面，重布线8伸出形成的连接线8’延伸设置到硅基片1的端面。连接线8’和重布线8同样具有底层金属层8a和上层金属层8b的两层结构。
下面，说明该半导体装置的制造方法的一个例子。首先，在图51所示的工序中，如图51所示，在对应抗蚀膜72的重布线8形成区域及连接线8’形成区域以及对应切割道的区域31内的辅助配线38’形成区域的部分形成开口部分73。其次，以底层金属层8a作为电镀电流路径进行铜的电解电镀，在抗蚀膜72的开口部分73内的底层金属层8a的上面形成上层金属层8b。这时，上层金属层8b在对应切割道的区域内以格子状形成。
接着，剥离抗蚀膜72，随后以上层金属层8b作为掩膜腐蚀去除底层金属层8a的不需要的部分，如图52所示，只留下上层金属层8b下面的底层金属层8a，在底层金属层8a上形成上层金属层8b的两层结构的重布线8、在对应切割道的区域31内成格子状形成的辅助配线38’、连接重布线8和辅助配线38’的连接线8’。接着，如图53所示，以重布线8、连接线8’、辅助配线38’作为掩膜半腐蚀保护膜5后，在除重布线8下面、连接线8’下面、辅助配线38’下面以外的区域的保护膜5的上面形成凹部7。
接着，如图54所示，在包含重布线8、连接线8’、辅助配线38’以及凹部7的保护膜5的整个上面使用旋涂法等形成由聚酰亚胺等有机树脂构成的上层保护膜15，使其上表面接近平坦。接着，在上层保护膜15的上面形成抗蚀膜81的图案。这时，在对应重布线8的连接垫的部分的抗蚀膜81上形成开口部分82。
接着，如图55所示，以抗蚀膜81作为掩膜腐蚀上层保护膜15后，在对应抗蚀膜81的开口部分82的部分亦即对应重布线8的连接垫部分的部分的上层保护膜15上形成开口部分83。接着，如图56所示，以重布线8、连接线8’、辅助配线38’作为电镀电流路径进行铜的电解电镀，在抗蚀膜81及上层保护膜15的开口部分82、83内的重布线8的连接垫部分上面形成柱状电极10。接着剥离抗蚀膜81。
接着，和上述第三实施例的场合相同，形成密封膜11，适当研磨密封膜11和柱状电极10的上表面一侧，在对应切割道的区域31内切割晶片状态的硅基片1，可以得到图50所示的多个半导体装置。这时，对应切割道的区域31内切割晶片状态的硅基片1的话，因为已除去在对应切割道的区域31内形成的重布线8、连接线8’、辅助配线38’，因此重布线8相互成为非短路状态。
在这样得到的半导体装置中，由于除去重布线8的连接垫部分之外的部分由与保护膜5同样的材料构成的上层保护膜15覆盖，因此即使使用环境中的水分浸透到密封膜11，这种浸透的水分由上层保护膜15的上表面阻止进一步浸透，因此可以使重布线8之间以及重布线8与柱状电极10之间难于发生由所谓的离子迁移引起的短路。此外，通过凹部107，不用说可以使重布线8之间以及重布线8与柱状电极10之间难于发生由所谓的离子迁移引起的短路。这时，凹部107的宽度，可以比重布线8之间的间隔小。

Claims (56)

1.一种半导体装置，其特征在于，具有：
在一面有多个连接垫(2)的半导体基片(1)；
绝缘膜(5)，它在所述半导体基片(1)的一面上形成，具有上表面、凹部(7)和开口部分(6)，其中所述凹部(7)在厚度方向的中间位置的从所述上表面下沉的位置具有底面和从所述上表面的端部开始在所述底面的端部上设置的侧面，所述开口部分(6)与所述凹部(7)的底面相连通且对应于所述各连接垫(2)；和，
配线(8)，它在所述绝缘膜(5)的所述凹部(7)的底面上以及所述开口部分(6)的内部形成，通过所述绝缘膜(5)的开口部分(6)与所述连接垫(2)连接，所述配线(8)具有上面和底面，所述配线(8)的底面整体都位于比所述绝缘膜(5)的上表面更下方的位置。
2.根据权利要求1所述的半导体装置，其特征在于，在所述各配线和所述凹部的侧面之间设置间隙。
3.根据权利要求1所述的半导体装置，其特征在于，所述配线(8)具有连接垫部分，所述半导体装置还具有在所述连接垫部分上形成的柱状电极(10)、在包含所述配线(8)的所述绝缘膜(5)上的所述柱状电极(10)之间形成的密封膜(11)。
4.根据权利要求3所述的半导体装置，其特征在于，在所述绝缘膜(5)和所述密封膜(11)之间形成在所述柱状电极对应部分上形成开口部分(41、83)的上层绝缘膜(13、15)。
5.根据权利要求4所述的半导体装置，其特征在于，所述绝缘膜(5)和所述上层绝缘膜(13、15)由主要成分相同的材料形成。
6.根据权利要求4所述的半导体装置，其特征在于，所述上层绝缘膜(13、15)用与所述密封膜(11)不同的材料形成。
7.根据权利要求3所述的半导体装置，其特征在于，所述柱状电极(10)从所述密封膜(11)的上面突出形成。
8.根据权利要求3所述的半导体装置，其特征在于，所述柱状电极(10)具有下部柱状电极(10a)和上部柱状电极(10b)。
9.根据权利要求8所述的半导体装置，其特征在于，所述下部柱状电极(10a)从所述密封膜(11)的上面突出形成。
10.根据权利要求1所述的半导体装置，其特征在于，所述配线(11)是在所述连接垫(2)上设置的连接垫部分，半导体装置还具有：在所述连接垫部分上形成的柱状电极(10)，在所述绝缘膜(5)上的所述柱状电极(10)之间形成的密封膜。
11.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜(5)由有机树脂构成。
12.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜(5)的凹部(7)具有与所述配线(8)的厚度相同或比其更深的深度。
13.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜(5)具有10～30μm的厚度。
14.根据权利要求1所述的半导体装置，其特征在于，所述凹部(7)具有5～15μm的深度。
15.根据权利要求14所述的半导体装置，其特征在于，所述绝缘膜(5)具有从所述凹部(7)的底面起1μm的以上的厚度。
16.根据权利要求15所述的半导体装置，其特征在于，所述配线(8)具有连接垫部分，半导体装置还具有：在所述连接垫部分上形成的柱状电极(10)，在包含所述配线(8)的所述绝缘膜(5)上的所述柱状电极(8)之间形成的密封膜(11)。
17.根据权利要求16所述的半导体装置，其特征在于，所述绝缘膜(5)和所述密封膜(11)之间形成在所述柱状电极对应部分形成开口部分(83)的上层绝缘膜(15)。
18.根据权利要求17所述的半导体装置，其特征在于，所述绝缘膜(5)和所述上层绝缘膜(15)由主要成分性同的材料形成。
19.根据权利要求17所述的半导体装置，其特征在于，所述上层绝缘膜(15)用与所述密封膜(11)不同的材料形成。
20.一种半导体装置的制造方法，其特征在于，包括下列步骤：
准备上面设置有多个连接垫(2)的半导体基片(1)；
在所述半导体基片(1)的一面上形成绝缘膜(5)，所述绝缘膜(5)具有上表面、凹部(7)以及开口部分(6)，其中所述凹部(7)在厚度方向的中间位置的从所述上表面下沉的位置具有底面和从所述上表面的端部开始在所述底面的端部上设置的侧面，所述开口部分(6)与所述凹部(7)的底面相连通且对应于所述各连接垫(2)；
形成配线(8)，它在所述绝缘膜(5)的所述凹部(7)的底面上和所述开口部分(6)的内部，所述配线(8)具有上面和底面，该底面整体都位于比所述绝缘膜(5)的上表面更下方的位置，并且通过所述绝缘膜(5)的开口部分(6)与所述连接垫(2)连接。
21.根据权利要求20所述的半导体装置的制造方法，其特征在于，所述形成凹部(7)的深度与所述配线(8)的厚度几乎相同或比其更深。
22.根据权利要求20所述的半导体装置的制造方法，其特征在于，还包括：在所述配线(8)上形成连接垫部分，在所述配线(8)的连接垫部分上形成柱状电极(10)，在包括所述配线(8)的所述绝缘膜(5)的上面的所述柱状电极(8)之间形成密封膜(11)。
23.根据权利要求22所述的半导体装置的制造方法，其特征在于，包括在所述柱状电极(10)上面形成焊锡珠(12)的工序。
24.根据权利要求22所述的半导体装置的制造方法，其特征在于，包括在所述绝缘膜(5)和所述密封膜(11)之间形成在所述柱状电极对应部分形成开口部分(41、83)的上层绝缘膜(13、15)。
25.根据权利要求22所述的半导体装置的制造方法，其特征在于，使所述柱状电极(10)突出于所述密封膜(11)的上面形成。
26.根据权利要求25所述的半导体装置的制造方法，其特征在于，所述柱状电极(10)具有下部柱状电极(10a)和上部柱状电极(10b)。
27.根据权利要求22所述的半导体装置的制造方法，其特征在于，还包括在所述绝缘膜(5)上形成的与所述配线(8)连接的连接线(8a’、8’)。
28.根据权利要求27所述的半导体装置的制造方法，其特征在于，还包括通过电镀形成所述下部柱状电极(10a)，使与所述密封膜(11)为同一平面，以所述连接线作为电镀电流路径通过电解电镀在所述下部柱状电极(10a)上形成上部柱状电极(10b)。
29.一种半导体装置，其特征在于，具有：
在一面有多个连接垫(2)的半导体基片(1)；
绝缘膜(5)，它在所述半导体基片(1)的一面上形成，具有上表面、在厚度方向的中间位置的从所述上表面下沉的位置具有底面的凹部(107)以及与所述绝缘膜(5)的上表面相连通且对应于所述各连接垫(2)的所述开口部分(6)；和，
在所述绝缘膜(5)的上表面上以及上述开口部分(6)内形成的、通过所述绝缘膜(5)的开口部分(6)与所述连接垫(2)连接的配线(8)，
所述配线(8)整体上不设置在上述凹部(107)上。
30.根据权利要求29所述的半导体装置，其特征在于，所述配线(8)具有连接垫部分，所述半导体装置还具有在所述连接垫部分上形成的柱状电极(10)、在包含所述配线(8)的所述绝缘膜(5)上的所述柱状电极(10)之间形成的密封膜(11)。
31.根据权利要求30所述的半导体装置，其特征在于，在所述绝缘膜(5)和所述密封膜(11)之间形成在所述柱状电极对应部分上形成开口部分(41、83)的上层绝缘膜(13、15)。
32.根据权利要求31所述的半导体装置，其特征在于，所述绝缘膜(5)和所述上层绝缘膜(13、15)由主要成分相同的材料形成。
33.根据权利要求31所述的半导体装置，其特征在于，所述上层绝缘膜(13、15)用与所述密封膜(11)不同的材料形成。
34.根据权利要求30所述的半导体装置，其特征在于，所述柱状电极(10)从所述密封膜(11)的上面突出形成。
35.根据权利要求30所述的半导体装置，其特征在于，所述柱状电极(10)具有下部柱状电极(10a)和上部柱状电极(10b)。
36.根据权利要求35所述的半导体装置，其特征在于，所述下部柱状电极(10a)从所述密封膜(11)的上面突出形成。
37.根据权利要求29所述的半导体装置，其特征在于，所述配线(11)是在所述连接垫(2)上设置的连接垫部分，半导体装置还具有：在所述连接垫部分上形成的柱状电极(10)，在所述绝缘膜(5)上的所述柱状电极(10)之间形成的密封膜。
38.根据权利要求29所述的半导体装置，其特征在于，所述绝缘膜(5)由有机树脂构成。
39.根据权利要求29所述的半导体装置，其特征在于，所述绝缘膜(5)具有10～30μm的厚度。
40.根据权利要求29所述的半导体装置，其特征在于，所述凹部(107)具有5～15μm的深度。
41.根据权利要求40所述的半导体装置，其特征在于，所述绝缘膜(5)具有从所述凹部(107)的底面起1μm的以上的厚度。
42.根据权利要求29所述的半导体装置，其特征在于，所述绝缘膜(5)的凹部(107)具有与所述配线(8)之间的间隔几乎相同的宽度。
43.根据权利要求29所述的半导体装置，其特征在于，所述配线(8)具有连接垫部分，半导体装置还具有：在所述连接垫部分上形成的柱状电极(10)，在包含所述配线(8)的所述绝缘膜(5)上的所述柱状电极(8)之间形成的密封膜(11)。
44.根据权利要求43所述的半导体装置，其特征在于，所述绝缘膜(5)和所述密封膜(11)之间形成在所述柱状电极对应部分形成开口部分(83)的上层绝缘膜(15)。
45.根据权利要求44所述的半导体装置，其特征在于，所述绝缘膜(5)和所述上层绝缘膜(15)由主要成分性同的材料形成。
46.根据权利要求44所述的半导体装置，其特征在于，所述上层绝缘膜(15)用与所述密封膜(11)不同的材料形成。
47.一种半导体装置的制造方法，其特征在于，包括下列步骤：
准备上面设置有多个连接垫(2)的半导体基片(1)；
在所述半导体基片(1)的一面上形成绝缘膜(5)，所述绝缘膜具有上表面、在厚度方向的中间位置的从所述上表面下沉的位置具有底面的凹部(7、107)以及与所述绝缘膜(5)的上表面相连通且对应于所述各连接垫(2)的所述开口部分(6)；和，
在所述绝缘膜(5)的上表面上和所述开口部分(6)内部形成配线(8)，它通过所述绝缘膜(5)的开口部分(6)与所述连接垫(2)连接，且整体上不设置在所述凹部(107)上。
48.根据权利要求47所述的半导体装置的制造方法，其特征在于，还包括：在所述配线(8)上形成连接垫部分，在所述配线(8)的连接垫部分上形成柱状电极(10)，在包括所述配线(8)的所述绝缘膜(5)的上面的所述柱状电极(8)之间形成密封膜(11)。
49.根据权利要求48所述的半导体装置的制造方法，其特征在于，包括在所述柱状电极(10)上面形成焊锡珠(12)的工序。
50.根据权利要求48所述的半导体装置的制造方法，其特征在于，包括在所述绝缘膜(5)和所述密封膜(11)之间形成在所述柱状电极对应部分形成开口部分(41、83)的上层绝缘膜(13、15)。
51.根据权利要求48所述的半导体装置的制造方法，其特征在于，使所述柱状电极(10)突出于所述密封膜(11)的上面形成。
52.根据权利要求51所述的半导体装置的制造方法，其特征在于，所述柱状电极(10)具有下部柱状电极(10a)和上部柱状电极(10b)。
53.根据权利要求48所述的半导体装置的制造方法，其特征在于，还包括在所述绝缘膜(5)上形成的与所述配线(8)连接的连接线(8a’、8’)。
54.根据权利要求53所述的半导体装置的制造方法，其特征在于，还包括通过电镀形成所述下部柱状电极(10a)，使与所述密封膜(11)为同一平面，以所述连接线作为电镀电流路径通过电解电镀在所述下部柱状电极(10a)上形成上部柱状电极(10b)。
55.根据权利要求47所述的半导体装置的制造方法，其特征在于，在所述绝缘膜(5)的上表面上形成所述配线(8)后，在所述绝缘膜(5)上形成所述凹部(107)。
56.根据权利要求55所述的半导体装置的制造方法，其特征在于，所述凹部(107)是以所述配线(8)作为掩膜通过腐蚀形成。
CNB200310103500XA 2002-11-08 2003-11-10 半导体装置及其制造方法 Expired - Lifetime CN100375255C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002324973 2002-11-08
JP2002324973A JP3945380B2 (ja) 2002-11-08 2002-11-08 半導体装置およびその製造方法
JP2003147447A JP2004349610A (ja) 2003-05-26 2003-05-26 半導体装置およびその製造方法
JP2003147447 2003-05-26
JP2003324204A JP2005093652A (ja) 2003-09-17 2003-09-17 半導体装置
JP2003324204 2003-09-17

Publications (2)

Publication Number Publication Date
CN1499595A CN1499595A (zh) 2004-05-26
CN100375255C true CN100375255C (zh) 2008-03-12

Family

ID=32303295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310103500XA Expired - Lifetime CN100375255C (zh) 2002-11-08 2003-11-10 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7285867B2 (zh)
KR (1) KR100595885B1 (zh)
CN (1) CN100375255C (zh)
TW (1) TWI235439B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035618A (zh) * 2011-09-28 2013-04-10 台湾积体电路制造股份有限公司 用于3dic测试的结构设计

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP2006041328A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
JP2006100481A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
TWI251861B (en) * 2005-06-16 2006-03-21 Etron Technology Inc Re-entrant Routing method and circuit structure
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
JP4224717B2 (ja) * 2005-07-11 2009-02-18 セイコーエプソン株式会社 半導体装置
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
CN100447997C (zh) * 2005-09-28 2008-12-31 王忠诚 一种电子装置
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
KR100800476B1 (ko) * 2006-07-11 2008-02-04 삼성전자주식회사 반도체 패키지 및 그 제조방법과 반도체 모듈 및 그제조방법
US7919353B2 (en) * 2006-09-11 2011-04-05 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080280393A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP2008306028A (ja) * 2007-06-08 2008-12-18 Smk Corp プリント回路基板
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US20170004978A1 (en) * 2007-12-31 2017-01-05 Intel Corporation Methods of forming high density metal wiring for fine line and space packaging applications and structures formed thereby
CN101266931B (zh) * 2008-04-28 2010-06-02 日月光半导体制造股份有限公司 具有高深宽比镀通孔的装置的制造方法
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
CN101882587B (zh) * 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8679591B2 (en) * 2009-11-17 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing voids in a copper-tin interface and structure formed thereby
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
KR101143473B1 (ko) 2010-05-06 2012-05-08 (주) 이피웍스 웨이퍼 레벨 엘이디 인터포저
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
JP5532137B2 (ja) 2010-08-18 2014-06-25 株式会社村田製作所 Ｅｓｄ保護デバイス
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
CN102569231A (zh) * 2011-12-31 2012-07-11 桂林电子科技大学 基于卷曲型铜布线的芯片级三维柔性封装结构
CN102543925A (zh) * 2011-12-31 2012-07-04 桂林电子科技大学 基于锯齿型铜布线的芯片级三维柔性封装结构
CN102543924A (zh) * 2011-12-31 2012-07-04 桂林电子科技大学 基于s型铜布线的芯片级三维柔性封装结构
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
JP6075825B2 (ja) * 2012-04-26 2017-02-08 新光電気工業株式会社 パッド形成方法
US8772949B2 (en) * 2012-11-07 2014-07-08 International Business Machines Corporation Enhanced capture pads for through semiconductor vias
CN105051887B (zh) 2013-02-28 2018-04-17 株式会社村田制作所 半导体装置
CN206250192U (zh) 2013-02-28 2017-06-13 株式会社村田制作所 Esd 保护电路用半导体装置
CN205081096U (zh) 2013-02-28 2016-03-09 株式会社村田制作所 Esd保护器件
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP5843049B2 (ja) 2013-04-05 2016-01-13 株式会社村田製作所 Ｅｓｄ保護デバイス
US9570342B1 (en) * 2014-01-17 2017-02-14 Altera Corporation Via structure and method for its fabrication
JP6437246B2 (ja) 2014-08-28 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI566349B (zh) 2014-12-04 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN107768320A (zh) * 2016-08-18 2018-03-06 恒劲科技股份有限公司 电子封装件及其制法
JP6841634B2 (ja) * 2016-11-08 2021-03-10 ローム株式会社 電子部品
TWI753993B (zh) * 2017-01-20 2022-02-01 日商東京威力科創股份有限公司 內連線結構及其形成方法
KR102422460B1 (ko) * 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
US10756037B2 (en) * 2018-05-15 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabricating method thereof
JP2020047792A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置
FR3104315B1 (fr) * 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
KR20220056309A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264178A (zh) * 1999-02-15 2000-08-23 卡西欧计算机株式会社 半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135385A (ja) 1993-11-09 1995-05-23 Fujikura Ltd Ｆｐｃの導体回路形成方法
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP3408172B2 (ja) 1998-12-10 2003-05-19 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3790063B2 (ja) 1999-03-08 2006-06-28 新光電気工業株式会社 多層配線基板及びその製造方法並びに半導体装置
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3298570B2 (ja) 1999-11-09 2002-07-02 カシオ計算機株式会社 半導体装置の製造方法
JP2001144213A (ja) 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP3629178B2 (ja) 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
KR20010105769A (ko) * 2000-05-18 2001-11-29 윤종용 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JP2002083904A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4394266B2 (ja) 2000-09-18 2010-01-06 カシオ計算機株式会社 半導体装置および半導体装置の製造方法
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264178A (zh) * 1999-02-15 2000-08-23 卡西欧计算机株式会社 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035618A (zh) * 2011-09-28 2013-04-10 台湾积体电路制造股份有限公司 用于3dic测试的结构设计
CN103035618B (zh) * 2011-09-28 2015-12-16 台湾积体电路制造股份有限公司 用于3dic测试的结构设计

Also Published As

Publication number Publication date
US20040094841A1 (en) 2004-05-20
TWI235439B (en) 2005-07-01
KR100595885B1 (ko) 2006-06-30
TW200414382A (en) 2004-08-01
KR20040041045A (ko) 2004-05-13
US7285867B2 (en) 2007-10-23
CN1499595A (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
CN100375255C (zh) 半导体装置及其制造方法
US6518092B2 (en) Semiconductor device and method for manufacturing
US8350364B2 (en) Electronic component with semiconductor chips, electronic assembly composed of stacked semiconductor chips, and methods for producing an electronic component and an electronic assembly
US5875100A (en) High-density mounting method and structure for electronic circuit board
CN101281872B (zh) 布线基板和布线基板的制造方法
CN102931154B (zh) 半导体装置
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
EP0540312B1 (en) Bump electrode structure and semiconductor chip having the same
US7528069B2 (en) Fine pitch interconnect and method of making
CN101589467B (zh) 包括电迁移防护膜的半导体装置及其制造方法
US6667235B2 (en) Semiconductor device and manufacturing method therefor
KR20050033456A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN105282969B (zh) 印刷电路板及其制造方法
US20050245059A1 (en) Method for making an interconnect pad
JP3945380B2 (ja) 半導体装置およびその製造方法
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
US5843806A (en) Methods for packaging tab-BGA integrated circuits
JP4322181B2 (ja) 半導体装置の製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
CN111148373B (zh) 电路板制造方法
EP1261029A2 (en) Semiconductor device and method of production of same
JP2006228953A (ja) 表面実装パッケージ
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120214

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120214

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170316

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170316

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080312

CX01 Expiry of patent term