CN100417025C - 比特检测装置和用于重现信息的设备 - Google Patents

比特检测装置和用于重现信息的设备 Download PDF

Info

Publication number
CN100417025C
CN100417025C CNB028238273A CN02823827A CN100417025C CN 100417025 C CN100417025 C CN 100417025C CN B028238273 A CNB028238273 A CN B028238273A CN 02823827 A CN02823827 A CN 02823827A CN 100417025 C CN100417025 C CN 100417025C
Authority
CN
China
Prior art keywords
signal
bit
phase
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028238273A
Other languages
English (en)
Other versions
CN1636321A (zh
Inventor
J·A·H·M·卡尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1636321A publication Critical patent/CN1636321A/zh
Application granted granted Critical
Publication of CN100417025C publication Critical patent/CN100417025C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Abstract

描述的是涉及到能够把模拟信号(AS)变换成数字信号(DS)的比特检测装置的发明。模拟信号(AS)被馈送到量化器(11)。在量化器(11)后，输出信号S1被馈送到鉴相器PD1(12)。也对输出信号S1进行采样。鉴相器PD1(12)的输出信号PH2取决于在输出信号S1与时钟信号C2之间的相位差。如果时钟信号C2的频率近似等于输出信号S1的频率，则鉴相器PD1(12)的输出信号PH2缓慢地变化。所以，模拟-数字变换器ADC(13)能以由时钟信号C1规定的、慢的速率采样该输出。时钟信号C1是通过把时钟信号C2除以因子n而从时钟信号C2得到的，其中n是大于1的整数。为了以时钟信号C2的时钟周期得到相位差，对模拟-数字变换器ADC(13)的被处理的信号PrS进行内插。这可以以不同的方式完成。具体的实施例包括带有离散时间振荡器的数字锁相环DPLL(2)。所得到的相位差被比特判决单元(3)使用来输出该样本。

Description

比特检测装置和用于重现信息的设备
技术领域
本发明涉及能够把具有一幅度的模拟信号变换成代表比特序列的数字信号的比特检测装置，该模拟信号从该比特序列得出，该比特检测装置包括：
-预处理单元，能够把模拟信号变换成适合于进一步处理的已处理信号和能够产生输出信号S1，该预处理单元包括模拟-数字变换器ADC，它能够以由时钟信号C1控制的采样速率输出该已处理的信号；
-数字锁相环DPLL，能够锁定在该已处理的信号上和能够通过使用时钟信号C1来输出一个相位信号PH1，以及
-比特判决单元，能够通过使用该相位信号PH1、时钟信号C1、和输出信号S1，来输出该数字信号和时钟信号C3。
本发明还涉及具有这样的比特检测装置的、用于重现在信息载体上的信息的设备。
背景技术
这样的比特检测装置的实施例可以从欧洲专利申请0342736获知。
已知的比特检测装置通过使用预处理单元的模拟-数字变换器ADC把模拟信号变换成已处理的信号。已处理的信号因此包括模拟信号的样本。模拟-数字变换器ADC由时钟信号C1控制，该时钟信号C1具有近似于或者大于藉以得出模拟信号的比特序列的比特速率的频率。在比特序列中的比特此后也称为信道比特。在模拟信号中信道比特的比特速率此后也称为信道比特速率，或信道比特频率。数字PLL能够输出表示信道比特速率的相位信号PH1。比特判决单元能够确定与相位信号PH1的预定电平的第一交叉点，以及能够通过使用已处理的信号来确定模拟信号的样本在第一交叉点邻近的时刻处的正负号以输出数字信号。所以，在这种情形下，已处理的信号被用作为在开头段落中提到的信号S1。比特判决单元能够输出与数字数据同步的时钟信号C3。时钟信号C3从相位信号PH1得出。时钟信号C3被使用来在正确的时刻按时钟输出正确的比特。已知的比特检测装置还包括内插器，它确定在时钟信号C1的零交叉点与已处理信号的零交叉点之间的相位差。根据这个相位差，已处理信号的相位被校正，以及随后被馈送到数字PLL。
显然，模拟-数字变换器ADC必须以由信道比特速率确定的速率来采样。随着对信道比特速率增加的要求，模拟-数字变换器ADC也必须以增加的速率来采样。熟知的比特检测装置的缺点在于，它不能以相对较高的信道比特速率来处理模拟信号。而且，能以相对较高的采样速率进行采样的模拟-数字变换器ADC是相对较昂贵的。另外，数字PLL运行的速度由信道比特速率确定，所以，对数字PLL的要求随增加的信道比特速率变得更高。
发明内容
本发明的第一个目的是提供在开头段落中描述的那种比特检测装置，它能够以相对较高的信道比特速率，以及甚至也以相对较低的成本来处理模拟信号。
本发明的第二个目的是提供配备有这样的比特检测装置的、用于重现被记录在信息载体上的信息的设备。
第一个目的被实现，因为比特检测装置还包括时钟分频器，能够使用第三时钟信号、通过把第三时钟信号的频率除以因子n而产生第一时钟信号，其中n是大于1的整数，以及该预处理单元还包括：
-量化器，能够通过对模拟信号的幅度进行量化而产生第一输出信号，
-鉴相器，能够确定在第一输出信号与第三时钟信号之间的第一相位差，以及能够把具有一幅度的第二输出信号馈送到模拟-数字变换器ADC，其中该第二输出信号的幅度表示该第一相位差，以及
-比特判决单元，包括采样和保持单元，能够通过使用第三时钟信号对于第一输出信号进行采样，以及在第一时钟信号的时钟周期内保持第一输出信号的n个样本，sampley＝1到sampley＝n，n是第三时钟信号的分频因子。
如果第三时钟信号与第一输出信号的频率之间的差值是相对较小的，则鉴相器的第二输出信号具有相对较低的频率。所以，模拟-数字变换器ADC可以以相对较慢的速率采样，而且，ADC因此可以是相对较简单和便宜的ADC。为此，第一时钟信号可以具有比起第三时钟信号更低的频率，事实上第一时钟信号是通过把第三时钟信号的频率除以因子n而从第三时钟信号得出的。模拟-数字变换器ADC能够使用第一时钟信号来控制采样速率，从而产生该已处理的信号。
量化器量化模拟信号。一种普通使用的量化器是阈值检测器。阈值检测器把模拟信号变换成数字信号。如果模拟信号大于预定的阈值电平，则第一输出信号具有数值1。否则，输出信号具有数值0。采样和保持单元现在可采样这些0和1。另外，鉴相器可以被数字化地实施，这样，它可以是更简单的和工作在更高的频率上。
比特判决单元能够使用相位信号来产生相对于信道比特同步的数字信号，由此能够使用该第一时钟信号来输出数字信号。采样和保持单元能够保持n个样本。这个单元在第一时钟信号的每个周期被读出，以及在第一时钟信号的每个周期期间有第三时钟信号的n个周期。n个样本包括多个信道比特，其数目取决于信道比特频率与第三时钟信号的频率的比值。例如，如果第三时钟信号的频率近似等于信道比特频率，则n个样本包括n个信道比特。如果第三时钟信号的频率是信道比特频率的一倍半，则n个样本包括2n/3个信道比特。如果对于这个比值，n等于3，则3个样本包含2个信道比特。
所以，一个样本可包含已由另一个样本代表的信道比特的双份的值。如果相位差超过预定值，则相应的样本是可能包含双份值的样本，以及比特判决单元可以决定在数字信号中不输出该样本。不输出样本的判决此后也称为丢弃样本。因为已处理的信号的幅度代表相位差，所以可以从已处理的信号确定哪个样本被丢弃。因为数字锁相环锁定到已处理的信号，所以相位信号也可被使用来确定使用哪个样本和丢弃哪个样本。初始的，相位差以及从而相位信号的幅度可以从零开始。当幅度超过预定值时，则相应的样本可被丢弃。该相应的样本可以是最接近于该预定值被穿过的时间点的样本。在该交叉后，在每次该预定值的倍数被穿过时，一个相应的样本可被丢弃。
如果第三时钟信号的频率近似等于信道比特速率，则该已处理的信号的频率是相对较低的。然后，相位信号也具有相对较低的频率。因为相位信号的幅度只在由第一时钟信号确定的采样时刻才是已知的，因此相应于第一输出信号的样本的相位信号的幅度必须例如通过在n个采样时刻内插该幅度而被确定。这产生在第一时钟信号的每个周期之间的n个点处相位信号的幅度。如果在n个点之一处相位信号的幅度超过预定值的倍数，则第一输出信号的相应的样本可被丢弃。
如果相位信号的频率是相对较低的，则相位信号的幅度超过预定值的倍数的时刻是相当稀少的。这导致几乎第一输出信号的每一个样本被输出成为数字信号。这是想要的结果，因为当相位信号的频率是相对较低时，第三时钟信号的频率与信道比特速率是近似相同的。如果那些频率是完全相同的，则所有的样本被输出。
如果相位信号的频率是相对较高的，则相位信号的幅度超过预定值的倍数的时刻是相对较频繁的。这导致在第一时钟信号的两个接连的周期之间较小数目的第一输出信号样本被输出成为数字信号。
如果n等于1，则模拟-数字变换器ADC以与已知的比特检测装置的模拟-数字变换器相同的速度来采样，因此，当n等于1时，本发明的目的未达到。被馈送到数字锁相环DPLL和比特判决单元的时钟信号并不明显地必须是第一时钟信号。满足用于该已处理信号的奈奎斯特准则的时钟信号将是足够的。因为第三时钟信号总是比第一时钟信号具有更高的速率，在数字锁相环DPLL和比特判决单元的情形下，可以使用第三时钟信号，而不用第一时钟信号。
在一个实施例中，n等于8。因为许多数字系统以8比特的单元工作，所以这个实施例是可相对较容易实施的。然而，n可以具有其他的数值，只要n是整数。如果n等于1，则比特检测装置不满足本发明的目的，因为ADC必须以相对较高的速率采样。n的通常的数值是2的幂，例如，16、64、128、或256。
从前面的段落可以得出，对于从模拟信号得到数字信号，模拟-数字变换器ADC不一定必须以等于或大于信道比特速率的速率进行采样。比信道比特速率更低的速率是足够的，因为第二输出信号具有相对较低的频率。相反，在已知的比特检测装置中，模拟-数字变换器ADC必须以相对较高的速率采样，以便满足奈奎斯特准则。
在按照本发明的装置的实施例中，相位信号包括n个分量，表示n个样本的哪个样本在由第一时钟信号指示的时刻是有效的，n具有上述的数值。数字锁相环DPLL可以以与前面段落中描述的相同方式，即，通过内插相位信号来生成n个分量，以及确定相位信号的幅度是否已经超过预定值的倍数。
在优选实施例中，第二输出信号的幅度反比于第一相位差，以及该锁相环DPLL包括：
-第二鉴相器，能够生成第二相位差信号，它表示在已处理的信号与反馈信号之间的相位差；
-集成低通滤波器，能够通过滤波该第二相位差信号而产生滤波的信号；
-第一多达n个离散时间振荡器DTOx＝1到DTOx＝n，每个DTO包括：
-倍增器，能够产生倍增的信号，它是被滤波的信号以等于DTO的下标x的因子x进行的倍增，以及
-求和器，能够产生求和的信号，它是该倍增的信号与反馈信号的和值；
-截断单元，能够通过复位在第n个求和的信号的比特呈现中比该比特呈现中的k个最低有效比特更高有效的所有比特而产生一个截断的信号，以及能够产生相位信号的n个分量，其中如果在第一求和信号的样本的比特呈现中的比特k+1的数值不同于紧接在该第n个求和信号之前的样本的比特呈现中的比特k+1的数值，则第一分量具有数值1，表示样本sampley＝1是有效的，以及其中如果在第x个求和的信号的比特呈现中的比特k+1具有的数值不同于在第x-1个求和的信号的比特呈现中的比特k+1的数值，则该相位信号的第x个分量(其中x大于1)具有数值1，表示样本sampley＝x是有效的，以及
-缓冲器，能够通过在第一时钟信号的一个时钟周期内保持该截断的信号的数值而产生反馈信号。
DPLL能够使反馈信号与已处理的信号同步。如果第三时钟信号具有与信道比特频率近似相同的频率，则所有的样本可以以数字信号被输出，即，所有的样本是有效的。这意味着，在第一个求和信号的比特呈现中的比特k+1不同于在第一时钟信号的一个时钟周期之前在第n个求和信号的比特呈现中的比特k+1，以及在第x个求和的信号的比特呈现中的比特k+1(其中x大于1)不同于在所有求和信号的第x-1个求和信号的比特呈现中的比特k+1。在这种情形下，该滤波的信号具有的数值近似等于由在求和信号的比特呈现中的比特k+1代表的数值，这样，比特k+1在随后的求和信号的比特呈现之间交替(alternate)。
如果信道比特频率降低，则已处理的信号的频率增加。在第一时钟信号的采样时刻，已处理的信号的幅度减小，因为该信号反比于第一相位差。因此，反馈信号的幅度也减小。这是通过降低已滤波的信号的数值而完成的。因为已滤波信号被降低，所以在某些时候第x个求和信号的比特呈现的比特k+1具有与第x-1个求和的信号的比特k+1相同的数值。这个比特不是有效的，并且不在该数字信号中输出。
如果数字PLL处在锁定状态，则第二相位差信号具有接近零的数值。因为在集成低通滤波器中集成的效果，已滤波信号保留它的数值，由此保留反馈信号的频率。
前面描述的内插在本实施例中实际上是由n个离散时间振荡器DTOx＝1到DTOx＝n执行的。
在一个例子中，n等于8，以及在一个采样时刻，信号SUM1到SUM8的比特k+1是：
SUM1＝0，SUM2＝1，SUM3＝0，SUM4＝0，
SUM5＝1，SUM6＝O，SUM7＝1，SUM8＝0。
在这种情形下，当比较SUM3和SUM4时，比特k+1具有相同的数值。这暗示样本sampley＝4可被丢弃。
如果相位差信号ΔP2缓慢地改变，则反馈信号快速地改变，以及第x个求和的信号的比特k+1更频繁地来回切换(toggle)。这是一个逻辑结果，因为如果第二相位差信号具有低的频率，则第三时钟信号的频率近似等于信道比特频率，以及因此几乎每个样本都可以被输出。如果第二相位差信号更加快速地改变，则反馈信号更慢地改变，以及第x个求和的信号的比特k+1不太频繁地来回切换。在这种情形下，第三时钟信号的频率高于信道比特频率，以及某些样本可被丢弃。在采样和保持单元中的样本可以通过使用第一时钟信号而并行地按时钟输出。在那种情形下，第三时钟信号被用作为第二时钟信号。这样数字信号DS包括在采样和保持单元中的n个样本。数字信号DS也包括相位信号的n个分量，以指示n个样本中的哪些样本是有效的。替换地，在采样和保持单元中的n个样本可以通过使用第二时钟信号来串行地按时钟输出，其中第二时钟信号通过使第一时钟信号的时钟周期内相位信号的n个分量串行化而得到。
另一个实施例还包括：
-压控振荡器，能够产生具有的频率取决于VCO电压的第三时钟信号，以及
-鉴频器，能够根据从第一输出信号、第二输出信号和已处理信号选择的信号的频率，来产生VCO电压，该鉴频器被设计来操控被选择的信号。
因为在本实施例中，第三时钟信号的频率涉及到第一输出信号的频率、第二输出信号或已处理信号，因此，也涉及到信道比特频率，在数字信号中的比特数保持为恒定的。如果第三时钟信号的频率近似等于信道比特频率，则所有的样本可以在数字信号中按第一时钟信号的每个时钟周期被输出。如果使用第一输出信号，则所测量的频率直接是信道比特速率，以及VCO的频率可随之被确立。另外，鉴频器和VCO可以工作在模拟域。当使用第二输出信号时，则所测量的频率是在第三时钟信号与信道比特速率之间的频率差的度量。VCO被控制来使得这个差值最小化。这里，鉴频器和VCO也可以工作在模拟域。如果使用已处理信号，则所测量的频率再次是在第三时钟信号与信道比特速率之间的频率差。然而，已处理信号是数字信号，这样鉴频器在本例中被设计来操控数字信号。
在再一个实施例中，比特检测装置还包括位置确定装置，其能够输出位置信号，它指示第一输出信号穿过第一预定的电平和第三时钟信号穿过第二预定的电平的位置的相对定位，以及比特判决单元能够使用位置信号来确定样本是否可被来回切换。
因为第三时钟信号的相位未锁定到第一输出信号的相位，所以采样和保持单元可以取具有的数值与相应的信道比特不同的样本。这种情形可在所谓的零交叉附近发生。零交叉是其中AC-信号的幅度具有零数值的点。如果信号也具有DC分量，则零交叉被规定为其中信号的幅度具有该DC分量的数值的点。在本实施例中，通过把这些信号与第一和第二预定的电平进行比较而确定零交叉。
在第三时钟信号与第一输出信号之间的相位差可以很大，以致于采样和保持单元在零交叉附近的区域进行采样。在以下的例子中，假设第三时钟信号滞后于第一输出信号，意味着采样时刻在时间上迟于信道比特的时序。如果第三时钟信号向采样和保持单元表示在第一输出信号的零交叉之前采样，则样本具有与相应的信道比特有关的正确的数值。然而，如果第三时钟信号表示采样和保持单元在输出信号的零交叉之后采样，则样本具有不同于相应的信道比特的其他数值。这个样本可被来回切换，以便让它具有正确的数值。
当比特可被来回切换时，位置信号具有表示这一情形的数值。因此比特判决单元可来回切换该相应的样本。
在比特检测装置的实施例中，预处理单元包括第一变换装置，用于：
-生成第一变换的信号，它是当第一相位差展现陡峭的相位改变时，通过在反相与非反相状态之间进行切换来去除陡峭过渡，而从第二输出信号得到的；
-把该第一已变换的信号馈送到模拟-数字变换器ADC，以及
-输出表示该相位改变的控制信号，
以及数字锁相环DPLL还包括第二变换装置，它能够生成第二变换的信号，该第二变换的信号是通过使用控制信号在反相与非反相状态之间进行切换来加上陡峭过渡，而从已处理信号得到的。
在前面的实施例中，当第一相位差从359度变到0度时，第二输出信号展现陡峭的过渡。这个过渡对模拟-数字变换器ADC的性能设置了高的要求。第一变换装置消除了该陡峭的过渡。所以，对于模拟-数字变换器ADC的要求可以放松。第二变换装置使该过渡退回(put back)，这样由数字锁相环DPLL进行的进一步的处理可以与以前实施例中的相同。
本发明的第二目的被实现，因为用于重现被记录在信息载体上的信息的设备配备有按照本发明的比特检测装置。
这样的设备通常还包括：
读取头，能够从信息载体读信息；
移位装置，能够造成在信息载体与读取头之间的相对位移；
信号处理单元，能够将来自读取头的信号处理成模拟信号；
信道译码装置，能够译码该数字信号。
用于重现信息载体上的信息的设备能够使用一个比特检测装置，该比特检测装置具有一个采用相对较慢采样速率的模拟-数字变换器。
附图说明
通过附图将阐述和明白按照本发明的比特检测装置和用于重现信息的设备的这些和其他方面，其中：
图1显示按照本发明的比特检测装置的实施例；
图2a显示模拟信号的例子；
图2b显示在图2a的例子中代表信道比特速率的信号；
图2c显示在图2a的例子中的时钟信号C2；
图2d显示在图2a的例子中的输出信号PH2；
图3显示与时钟信号C1和C2有关的已处理信号的例子；
图4显示能够输出相位信号PH2的DPLL的实施例，该相位信号包括8个分量，表示8个样本的哪个样本是有效的；
图5a显示与已处理信号有关的反馈信号的例子；
图5b显示与已处理信号有关的反馈信号的另一个例子；
图6显示包括鉴频器和压控振荡器的比特检测装置的可能的实施例；
图7显示包括位置确定装置的比特检测装置的实施例；
图8a显示与时钟信号C2的采样时刻有关的输出信号S1的例子，其中采样是在零交叉之前进行的；
图8b显示与时钟信号C2的采样时刻有关的输出信号S1的例子，其中采样是在零交叉之后进行的；
图9显示使用反相装置的比特检测装置的实施例；
图10a显示相位差ΔP1的例子；
图10b显示在图10a所示的相位差ΔP1的情形下，当使用第一反相装置时的输出信号PH2；
图10c显示在图10a所示的相位差ΔP1的情形下控制信号的例子；以及
图11显示配备有本发明的比特检测装置的、用于重现信息的设备的实施例。
具体实施方式
在图1所示的比特检测装置的实施例中，模拟信号AS被预处理单元1变换成已处理信号PrS。数字锁相环DPLL 2锁定到已处理信号PrS上，以及输出相位信号PH1。比特判决单元通过使用相位信号PH1、时钟信号C1和输出信号S1，来输出数字信号DS和时钟信号C3。时钟分频器4通过把时钟信号C2的频率除以因子n，产生时钟信号C1。量化器11量化模拟信号AS的幅度，和输出最终得到的信号S1。鉴相器PD1 12确定在输出信号S1与时钟信号C2之间的相位差ΔP1，以及把输出信号PH2馈送到ADC。ADC然后以由时钟信号C1控制的速率对输出信号PH2采样。采样和保持单元31通过使用时钟信号C2来采样输出信号S1，以得到二进制样本。在时钟信号C1的时钟周期的末端，采样和保持单元31包含n个样本。比特判决单元可以在时钟信号C1的下一个周期的开始端输出所有这些样本，或者它输出这些样本的较少选择。某些样本可被丢弃。
在图2a上，模拟信号AS 5连同电平8一起被显示。在下一个例子中，量化器11的实施例是阈值检测器。如果样本值高于预定的电平，则阈值检测器把样本解译为逻辑1，以及如果样本值低于预定的电平，则解译为逻辑0。图2a所示的电平8是预定的电平。时钟信号C2的采样时刻由圆圈6表示。原先数据的采样时刻由十字叉7表示。在图2b上，脉冲上升沿表示相应于十字叉7的采样时刻，即，这个信号代表信道比特速率。图2c中脉冲上升沿表示相应于圆圈6的采样时刻，即，这个信号代表时钟信号C2。
图2a的模拟信号AS中包含的信道比特是11110001。在采样输出信号S1后该采样和保持单元包含的数据是111110001。显然，一个信道比特被采样两次。在这种情形下，采样和保持单元31包含的第5比特，即sampley＝5，可被丢弃。
而且，在图2d上，可以看到：用实线表示的输出信号PH2与信道比特速率相比具有相对较低的频率。ADC 13可以以相对较低的速率采样。因为在时钟信号C2中的扰动，以及因为相位差ΔP1不是精确地具有线性路线，所以输出信号PH2是有噪声的。因此，已处理信号PrS也是有噪声的，因为它是输出信号PH2的采样版本。数字PLL 2平滑已处理信号PrS，以便抑制这些扰动。
正如从图2a到2d可以看到的，在第一点处在时钟信号C2与信道比特速率之间的相位差变得如此之大，以致于一个信道比特被采样两次。这个第一点相应于输出信号PH2的幅度穿过预定值的第二点。因为ADC 13以比起时钟信号C2的时钟周期慢n倍的时钟周期进行采样，所以从已处理信号PrS不能弄清采样和保持单元31包含的n个样本中哪个样本可被丢弃。然而，如图3所示，已处理信号PrS可被内插，以便得到有关哪个样本可被丢弃的信息。相应于该内插的、大于预定电平L的第一样本可被丢弃。具有大于预定值L两倍的相应内插的下一个样本可被丢弃。如果已处理信号PrS在某个点返回到零，则当然，用于丢弃下一个样本的准则是穿过该预定的电平L。在图3上，C1和C2是相应的时钟信号的周期。如果数字PLL 2的实施例输出一个与已处理信号PrS类似的信号，则代替已处理信号PrS，还可使用相位信号PH1。在这种情形下，内插可以由比特检测单元3完成。
在图4上，鉴相器21输出由集成低通滤波器22滤波的相位差信号ΔP2。已滤波信号FS被馈送到倍增器231到238。倍增的信号被馈送到求和器241到248。求和的信号SUM1到SUM8然后被馈送到截断器25。求和的信号SUM8被截断器截断，然后作为截断的信号TrS被馈送到缓冲器26。在本上下文中，截断意味着复位在求和的信号SUM8的比特呈现中、比该比特呈现中k个最低有效比特的所有更高有效比特。如果DTO_8的求和的信号SUM8具有十进制值83，则8比特的该样本的比特呈现是01010011。如果k等于4，则截断的信号TrS样本等于0000 0011，它代表十进制3。截断的信号TrS被时钟信号C1按时钟输入到缓冲器，以及在C1的一个时钟周期内作为反馈信号FB被输出。反馈信号FB被求和器241到248加到该倍增的信号。另外，反馈信号FB的相位由鉴相器21与已处理信号PrS的相位进行比较。相位信号PH1包含8个分量S1V到S8V。信号S1V到S8V表示8个样本的哪个样本在由时钟信号C1表示的时刻是有效的。此后，这些信号的数值1表示相应的样本是有效的，以及可以在数字信号DS中被输出。
在图5a上显示已处理信号PrS、反馈信号FB和代表信道比特频率ChBf的信号的例子，由此n等于8。在水平轴上插入时钟信号C1和时钟信号C2的周期。反馈信号FB和已处理信号PrS用时钟信号C1计时。时钟信号C2是为了说明的目的而被包括。在本例中，时钟信号C2比起信道比特频率ChBf具有略高的频率。结果，已处理信号PrS相对较慢地变化。在时钟信号C1的每个时钟周期，反馈信号FB被缓冲。鉴相器PD2 21试图用已处理信号PrS来同步反馈信号FB。如果情况是这样，则反馈信号FB的瞬时幅度基本上等于已处理信号PrS的幅度。因为几乎所有的、由采样和保持单元31得到的样本可以在数字信号DS中被输出，所以以后的求和的信号SUMx的比特k+1是交替的。这意味着，已滤波信号FS具有相对较高的数值。如果例如比特k+1代表256的十进制数值，则已滤波信号FS具有约250的数值。这造成以后的求和信号SUMx的比特k+1交替，以及信号S1V到S8V具有数值1，表示所有的样本可被输出。
在图5b上，信道比特频率ChBf实质上低于图5a所示的例子的信道比特频率ChBf。这使得已处理信号PrS更快速地变化。结果，为了使反馈信号FB与已处理信号PrS同步，反馈信号FB的频率减小。为了减小反馈信号FB的频率，已滤波信号FS被减小。已滤波信号FS例如可具有200的数值。这时，以后的求和的信号SUMx的比特k+1不交替，以及相应的样本不被输出。
在图6所示的实施例中，时钟信号C2由压控振荡器VCO产生。鉴频器产生VCO电压作为输出信号PH2的频率、或已处理信号PrS的频率、或输出信号S1的频率的函数。使用输出信号PH2或输出信号S1的频率的实施例的压控振荡器VCO和鉴频器FD可以用模拟电子方法实施。使用已处理信号PrS的实施例的鉴频器FD优选地数字地被实施，因为已处理信号PrS是数字的。另外，在VCO电压与鉴频器FD的输入信号频率之间的关系取决于用作为鉴频器FD的输入信号的信号。例如，输出信号S1比已处理信号PrS具有更高的频率。
图7上的位置确定装置LDM能够确定输出信号S1的零交叉的位置和时钟信号C2的零交叉的位置。如果如图8a所示，样本6刚好在输出信号S1的零交叉之前被采样，则样本的数值是1。相应的信道比特7也具有数值1，这样，该样本具有正确的数值。如果如图8b所示，样本6刚好在输出信号的零交叉之后被采样，则样本的数值是0。因此，样本值不正确，以及可被来回切换。位置信号可以向比特判决单元表示：来回切换这个样本。位置信号例如可以是具有与时钟信号C2相同频率的比特流，但如果相应的比特优选地不被来回切换，则具有数值0，以及如果相应的比特优选地被来回切换，具有数值1。
在图9上，输出信号PH2被馈送到第一变换装置14的输入端。第一反相信号CvS1被馈送到模拟-数字变换器ADC 13。另外，控制信号CS由第一变换装置14产生。控制信号CS被馈送到第二变换装置27。第二变换装置27使用控制信号CS来阻止陡峭过渡。
在图10a上，输出信号PH2呈现几个陡峭过渡。在点P1与点P2之间，如图10b所示，输出信号PH2被反相，由此，去除在点P1和P2处的两个陡峭过渡。正如在图10c上看到的，也生成控制信号CS。在这个例子中，控制信号CS在陡峭过渡处包含脉冲。第二变换装置27以类似的方式运行。
在图11上，移位装置200相对于读取头300移位信息载体100。信号处理单元400把来自读取头300的信号变换成模拟信号AS。读取头300例如可以是激光单元和用于检测由信息载体100的表面反射的激光束的检测器。检测器能包含4个子检测区域。信号处理单元400然后对来自子检测区域的信号执行求和运算。模拟信号AS随后由本发明的比特检测装置500变换成数字信号DS。在该变换后，信道译码装置600进一步译码数字信号DS。数字信号DS例如可以是EFM编码的信号。

Claims (7)

1. 能够把模拟信号(AS)变换成代表比特序列的数字信号(DS)的比特检测装置，由该比特序列得出该模拟信号(AS)，该比特检测装置包括：
-预处理单元(1)，能够把模拟信号(AS)变换成适合用来进一步处理的已处理信号(PrS)且能够产生第一输出信号(S1)，该预处理单元包括模拟-数字变换器(13)，它能够以由第一时钟信号(C1)控制的采样速率来输出该已处理信号(PrS)；
-数字锁相环(2)，能够锁定在该已处理信号(PrS)上且能够通过使用该第一时钟信号(C1)而输出相位信号(PH1)，以及
-比特判决单元(3)，能够通过使用该相位信号(PH1)、第一时钟信号(C1)、和第一输出信号(S1)，来输出数字信号(DS)和第二时钟信号(C3)，
其特征在于，存在时钟分频器(4)，能够使用第三时钟信号(C2)、通过把第三时钟信号(C2)的频率除以因子n而产生第一时钟信号(C1)，其中n是大于1的整数，以及
该预处理单元(1)还包括：
-量化器(11)，能够通过对模拟信号(AS)的幅度进行量化而产生第一输出信号(S1)，以及
-第一鉴相器(12)，能够确定在第一输出信号(S1)与第三时钟信号(C2)之间的第一相位差，且能够把具有一幅度的第二输出信号(PH2)馈送到模拟-数字变换器(13)，其中该第二输出信号(PH2)的幅度表示该第一相位差，以及
-比特判决单元(3)，包括采样和保持单元(31)，能够通过使用第三时钟信号(C2)对第一输出信号(S1)进行采样，以及在第一时钟信号(C1)的一个时钟周期内保持该第一输出信号(S1)的n个样本，samp1ey＝1到sampley＝n，n是第三时钟信号(C2)的分频因子。
2. 如权利要求1中要求的比特检测装置，其特征在于，相位信号(PH1)包括n个分量，指示在由第一时钟信号(C1)表示的时刻，该n个样本的哪个样本是有效的。
3. 如权利要求1中要求的比特检测装置，其特征在于，还包括：
-压控振荡器(VCO)，能够产生具有取决于VCO电压的频率的第三时钟信号(C2)，以及
-鉴频器(FD)，能够根据从第一输出信号(S1)、第二输出信号(PH2)、和已处理信号(PrS)选择的信号的频率来产生VCO电压，该鉴频器(FD)被设计来操控所选择的信号。
4. 如权利要求1中要求的比特检测装置，其特征在于，还包括位置确定装置(LDM)，能够输出位置信号，它表示第一输出信号(S1)穿过第一预定的电平和第三时钟信号(C2)穿过第二预定的电平的位置的相对定位，以及该比特判决单元(3)能够使用位置信号来确定样本是否可被来回切换。
5. 如权利要求1中要求的比特检测装置，其特征在于，n等于8。
6. 如前述权利要求之一中要求的比特检测装置，其特征在于，预处理单元(1)包括第一变换装置(14)，用于：
-生成第一变换的信号(CvS1)，该第一变换的信号是当第一相位差呈现陡峭的相位改变时，通过在反相与非反相状态之间进行切换来去除陡峭过渡，而从第二输出信号(PH2)得到的；
-把该第一变换的信号(CvS1)馈送到模拟-数字变换器(13)，以及
-输出表示该相位改变的控制信号(CS)，
以及数字锁相环(2)还包括第二变换装置(27)，它能够生成第二变换的信号，该第二变换的信号是通过使用控制信号(CS)、在反相与非反相状态之间进行切换来加上陡峭过渡，而从已处理信号(PrS)得到的。
7. 配备有如权利要求1中要求的比特检测装置的、用于重现被记录在信息载体(100)上的信息的设备。
CNB028238273A 2001-11-30 2002-10-24 比特检测装置和用于重现信息的设备 Expired - Fee Related CN100417025C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01204622 2001-11-30
EP01204622.3 2001-11-30

Publications (2)

Publication Number Publication Date
CN1636321A CN1636321A (zh) 2005-07-06
CN100417025C true CN100417025C (zh) 2008-09-03

Family

ID=8181333

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028238273A Expired - Fee Related CN100417025C (zh) 2001-11-30 2002-10-24 比特检测装置和用于重现信息的设备

Country Status (9)

Country Link
US (1) US7430239B2 (zh)
EP (1) EP1459447B1 (zh)
JP (1) JP4339121B2 (zh)
KR (1) KR100899180B1 (zh)
CN (1) CN100417025C (zh)
AT (1) ATE320110T1 (zh)
AU (1) AU2002339626A1 (zh)
DE (1) DE60209774T2 (zh)
WO (1) WO2003047109A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE341857T1 (de) * 2003-06-04 2006-10-15 Koninkl Philips Electronics Nv Bitdetektionsanordnung und vorrichtung zur wiedergabe von informationen
FR3042877A1 (fr) * 2015-10-22 2017-04-28 Commissariat Energie Atomique Procede et dispositif de determination de la phase d'un signal periodique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067138A (en) * 1988-05-16 1991-11-19 U.S. Philips Corporation Phase-locked-loop circuit and bit-detection arrangement comprising such a phase-locked-loop circuit
CN1266529A (zh) * 1998-04-28 2000-09-13 皇家菲利浦电子有限公司 再现来自记录载体的信息的装置
US6134064A (en) * 1997-05-20 2000-10-17 Matsushita Electric Industrial Co., Ltd. Playback clock extracting apparatus

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8303561A (nl) * 1983-10-17 1985-05-17 Philips Nv Geregelde oscillatorschakeling.
US4847876A (en) * 1986-12-31 1989-07-11 Raytheon Company Timing recovery scheme for burst communication systems
US5291500A (en) * 1990-05-22 1994-03-01 International Business Machines Corporation Eight-sample look-ahead for coded signal processing channels
US5195110A (en) * 1991-04-01 1993-03-16 Nec America, Inc. Clock recovery and decoder circuit for a CMI-encoded signal
DE69204144T2 (de) 1991-11-25 1996-03-21 Philips Electronics Nv Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife.
JP3255179B2 (ja) * 1992-02-14 2002-02-12 ソニー株式会社 データ検出装置
US5559840A (en) * 1994-09-27 1996-09-24 Inernational Business Machines Corporation Digital timing recovery method and apparatus for a coded data channel
JPH08167841A (ja) * 1994-12-13 1996-06-25 Pioneer Electron Corp ディジタルｐｌｌ回路
JP3360990B2 (ja) 1995-09-20 2003-01-07 株式会社東芝 ディスク記録再生装置のデータ再生処理装置
US6385257B1 (en) * 1997-01-21 2002-05-07 Sony Corporation Frequency demodulating circuit, optical disk apparatus thereof and preformating device
JP3094976B2 (ja) * 1997-11-19 2000-10-03 日本電気株式会社 同期回路
DE69814822T2 (de) * 1997-12-22 2004-04-08 Koninklijke Philips Electronics N.V. Zeitdiskreter phasenregelkreis
GB2333916B (en) * 1998-01-09 2001-08-01 Plessey Semiconductors Ltd A phase detector
GB2333214A (en) * 1998-01-09 1999-07-14 Mitel Semiconductor Ltd Data slicer
DE10022486C1 (de) * 2000-05-09 2002-01-17 Infineon Technologies Ag Digitaler Phasenregelkreis
DE10033109C2 (de) * 2000-07-07 2002-06-20 Infineon Technologies Ag Taktsignalgenerator
US6990163B2 (en) * 2000-11-21 2006-01-24 Lsi Logic Corporation Apparatus and method for acquiring phase lock timing recovery in a partial response maximum likelihood (PRML) channel
US6876616B2 (en) * 2001-03-13 2005-04-05 Victor Company Of Japan, Ltd. Digital signal reproducing apparatus
US6496556B1 (en) * 2002-01-15 2002-12-17 Motorola, Inc. Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO
US7124153B2 (en) * 2002-03-18 2006-10-17 Genesis Microchip Inc. Frequency converter and methods of use thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067138A (en) * 1988-05-16 1991-11-19 U.S. Philips Corporation Phase-locked-loop circuit and bit-detection arrangement comprising such a phase-locked-loop circuit
US6134064A (en) * 1997-05-20 2000-10-17 Matsushita Electric Industrial Co., Ltd. Playback clock extracting apparatus
CN1266529A (zh) * 1998-04-28 2000-09-13 皇家菲利浦电子有限公司 再现来自记录载体的信息的装置

Also Published As

Publication number Publication date
EP1459447B1 (en) 2006-03-08
KR100899180B1 (ko) 2009-05-27
US20050018776A1 (en) 2005-01-27
CN1636321A (zh) 2005-07-06
JP2005510936A (ja) 2005-04-21
WO2003047109A3 (en) 2003-10-23
JP4339121B2 (ja) 2009-10-07
KR20040065566A (ko) 2004-07-22
US7430239B2 (en) 2008-09-30
WO2003047109A2 (en) 2003-06-05
EP1459447A2 (en) 2004-09-22
DE60209774T2 (de) 2006-11-02
DE60209774D1 (de) 2006-05-04
ATE320110T1 (de) 2006-03-15
AU2002339626A1 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
JP2773669B2 (ja) ディジタルｐｌｌ回路
US6792063B1 (en) Frequency control/phase synchronizing circuit
US5235622A (en) Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop
US6055284A (en) Symbol timing recovery circuit in digital demodulator
GB2026796A (en) Clock synchronization circuit
JP3669796B2 (ja) ディジタルｐｌｌ回路
EP0578489B1 (en) Clock recovery phase detector
KR0132811B1 (ko) 디지탈 데이터 복구장치
US5550878A (en) Phase comparator
JP3125699B2 (ja) データ同期回路
US7248194B2 (en) Bit-detection arrangement and apparatus for reproducing information
CN100417025C (zh) 比特检测装置和用于重现信息的设备
JP2005506798A (ja) 遷移検出、妥当正確認および記憶回路
EP1113616B1 (en) Method for recovering a clock signal in a telecommunications system and circuit thereof
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
CN1159886C (zh) 高斯滤波最小频移键控解调电路中位同步方法及位同步器
KR20050021491A (ko) 데이터 비트 값 측정 방법 및 수신기
Hussain Convergence behavior of the first-order time-delay digital tanlock loop
KR20020064849A (ko) 입력신호의 위상오차 검출장치와 그 방법, 및 이를 이용한위상고정루프회로
KR100280044B1 (ko) 직접확산 시스템의 수신기
KR0136473B1 (ko) 디지탈 영상디코더의 클럭복원회로
Chen et al. A family of pure digital signal processing bit synchronizers
JPH06197138A (ja) ディジタルクロック再生回路
WO1994011952A1 (en) Pseudo clock extractor
JPH09270826A (ja) Ｆｓｋ復調用ディジタルｐｌｌ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20091124