CN100456512C - 相变存储器件及其形成方法 - Google Patents

相变存储器件及其形成方法 Download PDF

Info

Publication number
CN100456512C
CN100456512C CNB2004100957118A CN200410095711A CN100456512C CN 100456512 C CN100456512 C CN 100456512C CN B2004100957118 A CNB2004100957118 A CN B2004100957118A CN 200410095711 A CN200410095711 A CN 200410095711A CN 100456512 C CN100456512 C CN 100456512C
Authority
CN
China
Prior art keywords
electrode
hole
phase
pilot hole
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100957118A
Other languages
English (en)
Other versions
CN1622360A (zh
Inventor
郑元哲
金亨俊
朴哉炫
郑椙旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1622360A publication Critical patent/CN1622360A/zh
Application granted granted Critical
Publication of CN100456512C publication Critical patent/CN100456512C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

提供了相变存储器件和制造相变存储器件的方法，相变存储器件包括布置在衬底上的加热电极。加热电极包括加热电极中的电极孔。相变材料图形设置在电极孔中并接触电极孔的侧壁。在某些实施例中，电极孔贯穿加热电极。在某些实施例中，相可变材料图形仅仅在电极孔的侧壁处接触电极。

Description

相变存储器件及其形成方法
要求的优先权
本申请要求2003年11月24日在韩国知识产权局申请的韩国专利申请号KR 2003-083551的优先权，在此将其内容全部引入以参考。
技术领域
本发明涉及半导体器件及其形成方法，更具体涉及相变存储器件及其形成方法。
背景技术
在非易失性存储器件中，即使当电源被切断，器件的基本单元仍保持基本单元中存储的数据。广泛地使用的非易失性存储器件包括快闪存储器件。常规快闪存储器件的基本单元一般具有电绝缘的浮栅。根据浮栅中是否存在电子(或电子数量的变化)，快闪存储器件单元中存储的数据可以被探测为逻辑“1”或逻辑“0”值。
快闪存储器件单元一般使用高工作电压(即，编程电压或擦除电压)，以将电子注入到浮栅中或从浮栅提取电子。因此，常规快闪存储器件一般使用外围电路，用于控制高工作电压。而且，常规快闪存储器件的制造可能是复杂的。此外，由于高工作电压，快闪存储器件的功率耗损可能增加。
已提出了一种相变存储器件作为非易失性存储器件。相变存储器件使用相变材料储存数据。相变材料，一般具有非晶态和结晶态。非晶态中的相变材料一般具有高于结晶态中的相变材料的电阻率。因此，通过读出流过相变材料的电流可以决定相变存储器件的基本单元中存储的逻辑信息。众所周知的相变材料包括GST(或Ge-Te-Sb)，GST是包括锗Ge，碲Te和锑Sb的化合物。
一般，通过加热相变材料变为非晶态和结晶态。具体地，如果将接近于相变材料熔点的热量提供给相变材料，然后迅速地冷却相变材料，那么相变材料变为非晶态。相反，如果将对应于低于熔点的热量长时间提供给相变材料，然后冷却相变材料，那么相变材料变为结晶态。例如，如果GST被提供有接近熔点(约610℃)的热量然后迅速地冷却(约1ns)，那么GST变为非晶态。如果GST被较长时间(30～50ns)提供有结晶温度(约450℃)的热量，然后冷却，那么GST变为结晶态。
通常，为相变材料的转变而提供的热量是焦耳热。亦即，流过相变材料的电流用来产生焦耳热，以便相变材料被加热。
由Patrick Klersy等在美国专利号5,933,365中公开了相变存储单元的一个例子。图1图示了这种常规相变存储器件的剖面图。参考图1，第一热量层3布置在第一介质层1上，在部分第一热量层3和第一介质层1之间插入第一电接触层2。第二介质层4覆盖第一介质层3。形成接触孔5，以贯穿第二介质层4和露出第一热量层3的预定区域。相变材料层6穿过接触孔5接触第一热量层3并被布置在第二介质层4上。第二热量层7和第二电接触层8连续地层叠在相变材料层6上。相变材料层6和第一热量层3的接触面积与接触孔5中露出的第一热量层3的面积相同。
流过接触孔5的电流量(即，第一热量层3和相变材料层6的接触表面)被控制，以将邻近接触表面的部分相变材料层6转变为非晶态或结晶态。
在常规相变存储单元中，用于将相变材料层6转变为非晶态或结晶态的工作电流量取决于相变材料层6和第一热量层3的接触表面的面积。亦即，当与接触表面的面积相关的接触孔5的宽度W0减小时，流过接触孔5的电流密度增加。所属领域的技术人员公知焦耳热增加与电流密度成正比。结果，当接触孔5的宽度W0减小时，工作电流量减少。通常，接触孔5的宽度W0取决于由光刻工艺限定的光刻图形，以便接触孔5的最小宽度一般取决于光刻工艺的最小宽度极限。
发明内容
本发明的某些实施例提供相变存储器件和制造包括布置在衬底上的加热电极的相变存储器件的方法。加热电极包括贯穿加热电极的电极孔。相变材料图形设置在电极孔中并接触电极孔的侧壁。
在本发明的某些实施例中，绝缘层设置在加热电极上，且包括贯穿绝缘层的导向孔。相变材料图形被布置在绝缘层上和导向孔中，且部分相变材料图形贯穿导向孔到电极孔并接触电极孔的侧壁。电极孔的侧壁和导向孔的侧壁可以沿直线布置。导向孔的侧壁可以被倾斜，以便导向孔的底端宽度小于导向孔的顶端宽度。
在本发明的再一实施例中，在导向孔的侧壁上和加热电极上设置隔片，且电极孔的宽度小于导向孔。
在本发明的附加实施例中，导电帽盖图形布置在相变材料图形的顶表面上。导电帽盖图形具有对准相材料图形侧壁的侧壁。
在本发明的又一其他实施例中，在加热电极和衬底之间插入下层间介质层。下栓塞贯穿下介质层，以接触衬底的预定区域。下栓塞的顶表面电连接到加热电极。此外，可以用贯穿上层间介质层的上栓塞设置覆盖相变材料图形的上层间介质层，以电连接相变材料图形。下栓塞和上栓塞可以对准垂直于衬底顶表面的直线。导向孔和电极孔可以偏离下栓塞和/或上栓塞。
在本发明的再一实施例中，相可变材料图形仅仅通过接触孔的侧壁接触加热电极。
在本发明的附加实施例中，通过在衬底的预定区域上形成加热电极、形成贯穿加热电极的电极孔和形成接触电极孔侧壁的相变材料图形而形成相变存储器件。
本发明的进一步实施例包括在衬底上形成下层间介质层和形成贯穿下层间介质层以接触衬底的预定区域的下栓塞。在这种实施例中，形成加热电极还包括在下层间介质上形成加热电极，以接触下栓塞的顶表面。导向孔和电极孔可以偏离下栓塞。
本发明的附加实施例包括形成覆盖加热电极的绝缘层，以及构图绝缘层，以形成贯穿绝缘层的预定区域并布置在对应于电极孔的加热电极区域中的导向孔。在这种实施例中，形成相变材料图形还包括形成相变材料图形，以贯穿导向孔和进入电极孔中接触电极孔的侧壁。
构图绝缘层以形成导向孔和形成电极孔可以包括构图绝缘层形成导向孔，露出对应于电极孔的加热电极的区域并有选择地刻蚀加热电极的露出区域，形成电极孔。构图绝缘层以形成导向孔可以包括构图绝缘层，以形成具有倾斜侧壁的导向孔，导向孔的底端宽度小于导向孔的顶端宽度。构图绝缘层以形成具有倾斜侧壁的导向孔和形成电极孔可以包括，应用包括倾斜刻蚀工艺的构图工艺于绝缘层，以形成露出对应于电极孔的加热电极的区域并具有倾斜侧壁的导向孔，以及有选择地刻蚀加热电极的露出区域，以形成电极孔。构图绝缘层，以形成具有倾斜侧壁的导向孔和形成绝缘层也可以还包括，构图绝缘层以形成露出对应于电极孔的加热电极区域的导向孔以及应用射频(RF)溅射刻蚀工艺于绝缘层和加热电极的露出区域，以形成具有倾斜侧壁的导向孔和电极孔。
在本发明的附加实施例中，构图绝缘层以形成导向孔和形成电极孔包括，构图绝缘层以形成露出对应于电极孔的加热电极区域的导向孔，在导向孔的内侧壁形成隔片，以及使用隔片和绝缘层作为蚀刻掩模并刻蚀加热电极以形成电极孔。因此，电极孔的宽度可以小于导向孔的宽度。
本发明的进一步实施例包括在相变材料图形的顶表面上形成导电帽盖图形，导电帽盖图形的侧壁对准相变材料图形的侧壁。
本发明的某些实施例也包括形成覆盖相变材料图形的上层间介质层和形成贯穿上层间介质层以电连接相变材料图形的上栓塞。
本发明的某些实施例也提供一种相可变存储器件，包括具有厚度的电极，与电极接触的相可变材料图形以及用于根据电极的厚度限定电极和相可变材料图形之间的接触区的装置。用于限定的装置可以包括电极中的孔，以便相可变材料图形仅仅接触孔侧壁的电极。
本发明的附加实施例提供一种相可变存储器件和制造相可变存储器件的方法，该器件包括其中具有电极孔的电极和与电极接触的相可变材料图形。相可变材料图形仅仅接触孔侧壁处的电极。
附图说明
图1是常规相变存储器件的剖面图。
图2是根据本发明的某些实施例的相变存储器件的平面图。
图3是沿图2中的线I-I′的剖面图。
图4A是根据本发明的进一步实施例的相变存储器件的剖面图。
图4B是根据本发明的进一步实施例的相变存储器件的剖面图。
图5至8图示了根据本发明的某些实施例形成相变存储器件的方法的剖面图。
图9至10图示了根据本发明的进一步实施例形成相变存储器件的方法的剖面图。
具体实施方式
在下文中参考附图更完全地描述本发明，其中示出本发明的优选实施例。但是，本发明不应该被认为限于在此阐述的实施例。相反，提供这些实施例以便本公开是彻底的和完全的，并将本发明的范围完全传达给所属领域的技术人员。在图中，为了清楚放大了层和区域的厚度。在整篇中，相同的标记指相同的元件。如在此使用的术语“和/或”包括一个或多个相关列项的任一和所有组合。
应当理解当一个元件例如层、区域或衬底指“在另一元件上”或“在另一元件上”延伸时，它可以直接在另一个元件上或直接在另一元件上延伸，或也可能存在插入元件。相反，当一个元件称为“直接在另一元件上”或“直接在另一元件上延伸”时，不存在插入元件。应当理解当一个元件称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件或可以存在插入元件。相反，当一个元件称为“直接连接”或“直接耦合”到另一个元件时，不存在插入元件。在整个说明书中，相同的标记指相同的元件。
应当理解，尽管在此可以使用术语第一、第二等描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅仅是用来区分一个元件、组件、层或部分与其它区域、层或部分。因此，在不脱离本发明的教导的条件下，下面论述的第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部分。
而且，在此可以使用相对术语如“下”或“底部”和“上”或“顶部”描述一个元件与图中图示的其它元件的关系。应当理解相对术语是用来包括除图中描绘的取向之外的器件的不同取向。例如，如果图中的器件被翻转，那么描述为在其他元件的“下”侧边上的元件将定向在另一元件的“上”侧边上。因此根据图的特定取向，示例性术语“下”包含“下”和“上”两种取向。类似地，如果附图之一中的器件被翻转，那么描述为“在其他元件下面”或“在其他元件底下”的元件将定向“在其它元件”之上。因此示例性术语“在...下面”或“在...底下”包含在...之上和在...下面的两种取向。
在此参考图示的剖面图描述了本发明的实施例，图示的剖面图是本发明的理想化实施例的示意图。照此，预想作为结果的图例形状的变化例如制造工艺和/或容差的变化。因此，本发明的实施例不应该认为限于在此所示的区域的特定形状而是包括所得的形状例如由制造的偏差。例如，图示为矩形的刻蚀区域一般将具有圆润的或弯曲的特点。因此，图中所示的区域实际上是示意性的且它们的形状并不打算图示器件区域的精确形状以及不打算限制本发明的范围。
图2是根据本发明的某些实施例的相变存储器件的平面图，以及图3是沿图2中的线I-I′的剖面图。
参考图2和3，图2的平面图是根据本发明的某些实施例的相变存储器件的布局。下层间介质层102布置在半导体衬底(在下文称为衬底)100上。下栓塞104布置在下层间介质层102中。下栓塞104填充在贯穿下层间介质层102并露出衬底100的预定区域的下接触孔103中。因此，下栓塞104接触衬底100的预定区域。下栓塞104可以接触衬底100内形成的杂质扩散层(未示出)。杂质扩散层可以是例如MOS场效应晶体管(未示出)的源/漏区。杂质扩散层也可以是PN二极管、双极晶体管等的一个元件。
下层间介质层102可以由氧化硅层构成。
下栓塞104可以包括导电材料。例如，下栓塞104可以由金属(例如钨)或包括氮(例如，氮化钛(TiN))的导电材料形成。
加热电极106可以布置在下层间介质层102上。加热电极106可以电接触下栓塞104的顶表面。亦即，加热电极106的底表面可以接触下栓塞104，以将加热电极106电耦接到下栓塞104。加热电极106包括电极孔112。电极孔112贯穿加热电极106的预定区域，露出下层间介质层102的预定区域。
加热电极106可以包括含氮的导电材料，含碳、钛、钨、钼、钽、硅化钛和/或硅化钽的导电材料。含氮的导电材料可以是氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌(NbN)、氮硅钛(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化硅钼(MoSiN)、氮化铝(MoAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、氮氧化钛(TiON)、氮氧化钛铝(TiAlON)、氮氧化钨(WON)和/或氮氧化钽(TaON)。
绝缘层108所示为布置覆盖加热电极106。绝缘层108覆盖加热电极106和下层间介质层102的至少一部分。绝缘层108包括导向孔110。导向孔110贯穿绝缘层108的预定区域。导向孔110的内部空间连接到电极孔112的内部空间。导向孔110的侧壁可以连接到电极孔112的侧壁。如图3所示，导向孔110的侧壁和电极孔112的侧壁可以沿直线布置。在图2中，电极孔112的平面形状图示为矩形，但是可以利用其他形状的电极孔112，如圆形。
相变材料图形116a和导电帽盖图形118a连续地布置在绝缘层108上。部分相变材料图形116a贯穿导向孔110，以接触电极孔112的内侧壁。贯穿导向孔110的部分相变材料图形116a可以填充导向孔110和电极孔112。
相变材料图形116a可以包括Te、Se和/或Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和/或N的组合。具体地，相变材料图形116a可以包括Ge-Sb-Te、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、Ag-In-Sb-Te、In-Sb-Te、5A族元素-Sb-Te、6A族元素Sb-Te、5A族元素-Sb-Se和/或6A族元素-Sb-Se等。导电帽盖图形118a可以包括含氮的导电材料，含碳、钛、钨、钼、钽、硅化钛和/或硅化钽的导电材料。含氮的导电材料可以是氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌(NbN)、氮硅钛(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化硅钼(MoSiN)、氮化铝(MoAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、氮氧化钛(TiON)、氮氧化钛铝(TiAlON)、氮氧化钨(WON)和/或氮氧化钽(TaON)。在本发明的某些实施例中，导电帽盖图形118a可以是与加热电极106相同的材料。
相变材料图形116a和加热电极106的接触表面是电极孔112的内侧壁。因此，与常规器件相比较可以缩小接触表面的面积。亦即，接触表面取决于加热电极106的厚度和电极孔112的周边长度。在此情况下，加热电极106的厚度可以形成为比由常规光刻工艺限定的最小线宽提供的厚度更加薄。结果，与常规器件相比可以缩小接触表面的面积。
此外，尽管通过制造工艺的容差可以改变电极孔112的尺寸，但是与常规器件相比较，可以减小本发明的某些实施例中的接触表面的面积变化。更具体地说，如果电极孔112和常规接触孔的形状是具有相同半径的圆形，那么根据本发明的接触表面的面积是2πr1t。在此情况下，r1是电极孔112的半径，以及t是加热电极106的厚度。常规接触表面的面积是πr2 2，r2是常规接触孔的半径。亦即，对于圆形接触孔，本发明的接触面积与电极孔112的半径成正比，但是常规接触面积与常规接触孔半径的平方成正比。因此，如果根据制造工艺的容差改变孔的尺寸，那么与常规器件相比可以减小根据本发明的接触表面的面积变化。
结果，相变材料图形116a和加热电极106的接触面积可以减小超过器件，以便在编程或擦除工作过程中流过加热电极106的接触表面的工作电流密度增加。因此，可以减小相变存储器件的工作电流和/或功率耗损量。
再次参考图2和3的实施例，布置上层间介质层120以覆盖相变材料图形116a、导电帽盖图形118a和至少部分绝缘层108。上层间介质层120可以由氧化硅形成。在穿透上层间介质层120的上接触孔121中提供上栓塞122，以露出导电帽盖图形118a的预定区域。可以在上层间介质层120上布置互连124。互连124可以接触上栓塞122的顶表面。
上栓塞122可以包括导电材料，亦即掺杂的多晶硅、金属(例如，钨)和/或含氮(例如，氮化钛)的导电材料。互连124可以由钨形成。在本发明的某些实施例中，上栓塞122可以是互连124的一部分。亦即，在某些实施例中，互连124延伸到上接触孔121中并填充上接触孔121。在此情况下，上接触孔121中的部分互连124对应于上栓塞122。
上栓塞122和下栓塞104可以沿垂直于衬底的直线布置。亦即，上栓塞122可以对准在下栓塞104上。在此情况下，导向孔110和电极孔可以布置在不同于下和上栓塞104和122的其它垂直线中。因此，在某些实施例中，导向孔110和电极孔112从下栓塞104偏移在横向平面中，在某些实施例中，从上栓塞122和下栓塞104偏移。
在本发明的某些实施例中，导向孔110和/或电极孔112可以具有不同的形式。在图4A和4B中图示了导向孔110和/或电极孔112的选择性形式的例子。
参考图4A，在根据本发明的相变存储器件的某些实施例中，导向孔110′具有倾斜侧壁。在此情况下，导向孔110′的底部宽度W1可以小于其顶部宽度W2。电极孔112′的侧壁也可以倾斜，且可以倾斜以与导向孔110的倾斜侧壁排在一起。导向孔110′的侧壁倾斜，以便减小导向孔110′的高宽比，以及相变材料图形116a′可以更容易地填充导向孔110′和/或电极孔112′。
参考图4B，根据本发明的相变存储器件的进一步实施例，隔片111可以布置在导向孔110的侧壁上。在此情况下，加热电极106在隔片111的底表面下平行延伸。亦即。电极孔112″的侧壁对准与导向孔110的侧壁相对的隔片111的侧壁。因此，电极孔112″的宽度可以小于导向孔的宽度。结果，相变材料图形116a″和加热电极106的接触表面可以被进一步减小。
接下来，将解释形成根据本发明的某些实施例的相变存储器件的方法。图5至8图示了形成根据本发明的某些实施例的相变存储器件的方法剖面图。剖面图对应于沿图2中的线I-I′的制造工序中的各个阶段。
参考图5，在衬底100上形成下层间介质层102。在形成下层间介质层102之前，可以在衬底100的预定区域中形成杂质扩散层(未示出)。杂质扩散层例如可以对应于MOS场效应晶体管的源/漏区。另外，杂质扩散层可以是PN二极管、双极晶体管等的一个元件。下层间介质层102可以由氧化硅层构成。
下层间介质层102被构图，以形成露出衬底100的预定区域的下接触孔103。下接触孔103可以露出杂质扩散层(未示出)的预定区。在下接触孔103中形成下栓塞104以及在某些实施例中下栓塞104填充下接触孔103。下栓塞104可以由掺杂的多晶硅、金属(例如钨)和/或包括氮(例如，钛化氮)的导电材料形成。
在下层间介质层102的预定区上形成加热电极106，以接触下栓塞104的顶表面。加热电极106可以由含氮的导电材料，含碳、钛、钨、钼、钽、硅化钛和/或硅化钽的导电材料形成。含氮的导电材料可以是氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)、氮化铌(NbN)、氮硅钛(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化硅钼(MoSiN)、氮化铝(MoAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、氮氧化钛(TiON)、氮氧化钛铝(TaAlON)、氮氧化钨(WON)和/或氮氧化钽(TaON)。
可以在表面上形成绝缘层108，以及在某些实施例中，可以在包括加热电极106的区域中的衬底100的整个表面上。该绝缘层108可以由氧化硅层制成。
参考图6和7，绝缘层108被构图，以形成露出加热电极106的预定区域的导向孔110。在此情况下，构图工艺可以包括常规的各向异性的刻蚀工艺。
导向孔110中露出的加热电极106被刻蚀，以形成露出下层间介质层102的预定区域的电极孔112。可以使用用于形成导向孔106的构图工艺中使用的光刻图形(未示出)作为蚀刻掩模执行用于形成电极孔112的刻蚀工艺。也可以使用具有导向孔110的绝缘层作为蚀刻掩模执行用于形成电极孔112的刻蚀工艺。
电极孔112穿透加热电极106以及在某些实施例中完全贯穿加热电极106。电极孔112可以自对准导向孔110的侧壁。因此，可以沿直线例如垂直于衬底的线形成电极孔112的侧壁和导向孔110的侧壁。
在表面上形成相变材料层116，以及在某些实施例中，在衬底100的整个表面上形成，以延伸到导向孔110和电极孔112中，以及在某些实施例中填充导向孔110和电极孔112。导电帽盖层118可以形成在相变材料层116上。相变材料图形116a可以由与Te、Se和/或Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和/或N组合的化合物形成。例如，相变材料层116可以由Ge-Sb-Te、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、Ag-In-Sb-Te、In-Sb-Te、5A族元素-Sb-Te、6A族元素-Sb-Te、5A族元素-Sb-Se和/或6A族元素-Sb-Se等。导电帽盖层118可以由含氮的导电材料，含碳、钛、钨、钼、钛、硅化钛和/或硅化钛的导电材料形成。含氮的导电材料可以由与如上所述的那些材料相同的材料形成。在本发明的某些实施例中，导电帽盖层118可以由与加热电极106相同的材料形成。
参考图8，导电帽盖层118和相变材料层116被连续地构图，以形成连续地层叠的相变图形116a和导电帽盖图形118a。在此情况下，相变材料图形116a延伸到导向孔110和电极孔112中，以及在某些实施例中填充导向孔110和电极孔112。因此，相变材料图形116a接触电极孔112的侧壁。亦即，相变材料图形116a和加热电极106的接触表面是电极孔112的内侧壁。相变材料图形116a的底表面接触下层间介质层102。相变材料图形116a位于电极孔112中。
可以在表面上形成上层间介质层120，以及在某些实施例中可以在包括导电帽盖图形118a和相变材料图形116a的区域中的衬底100的整个表面上形成。
上层间介质层120被构图，以形成露出导电帽盖图形118a的预定区域的上接触孔121。形成上栓塞122，以填充上接触孔121。上栓塞122可以由金属如钨和/或含氮如氮化钛的材料形成。下栓塞122和下栓塞104可以对准垂直于衬底100的顶表面的直线。在此情况下，导向孔110和电极112可以对准不同于下和上栓塞104和122的其它垂直线。
也可以在上层间介质层120上形成图3所示的互连。上栓塞122可以是互连124的一部分。亦即，在形成上接触孔121之后，可以在表面上形成用于延伸到上接触孔121以及在某些实施例中填充上接触孔121的互连导电层(未示出)，以及在某些实施例中，可以在衬底100的整个表面上形成，然后可以构图互连导电层，以形成互连124。在此情况下，部分互连124延伸到接触孔121，以便上栓塞122形成为互连124的一部分。
对于参考图5，6和4A的本发明的某些实施例，现在将解释用于形成图4A中的导向孔110′和电极孔112′的方法。参考图5和4A，在用于形成导向孔110′和电极孔112′的本发明的某些实施例中，将包括倾斜刻蚀工艺的构图工艺应用于衬底100上形成的绝缘层108，以便形成用于露出加热电极106的预定区域的导向孔110′。倾斜刻蚀工艺使导向孔110′的侧壁倾斜。在此情况下，导向孔110的底部宽度W1可以小于其顶部宽度W2。
可以有选择地刻蚀露出导向孔110′的加热电极106，以形成电极孔112′。电极孔112′的侧壁可以形成为倾斜，因为导向孔110′的倾斜侧壁。
另一种方案，可以通过下面参考图6和4A解释的其他方法形成导向孔110′和电极孔112′。参考图6和4A，在形成导向孔110′和电极孔112′的其他方法中，绝缘层108被构图，以形成用于露出加热电极106的预定区域的导向孔110。在此情况下，可以通过常规各向异性刻蚀技术执行构图工艺。用于形成导向孔110的构图工艺包括用于除去光刻图形(未示出)的工艺。因此，可以露出绝缘层108。
将RF溅射刻蚀工艺应用于包括露出的加热电极106和绝缘层108的衬底100，以便形成电极孔112′。在此情况下，可以刻蚀导向孔110的部分侧壁。导向孔110的侧壁上部被刻蚀，进一步大于其下部。结果，形成电极孔112′和导向孔110′。可以同时形成电极孔112′和导向孔110′。可以用参考图7和8描述的那些方法一样的方法执行后续处理。
导向孔110′的侧壁显示形成为倾斜，以便导向孔110′的高宽比被减小。因此，相变材料层116a可以更容易地填充导向孔110′和电极孔112′。
对于参考图9和10的本发明某些实施例，现在将解释形成图4B中的相变存储器件的方法。参考图6，9和10，包括常规各向异性刻蚀工序的构图工序可以应用于衬底100上形成的绝缘层108，以便形成用于露出加热电极106的预定区域的导向孔110。在导向孔110的内侧壁上形成隔片111。隔片111可以由相对于加热电极106具有刻蚀选择率的绝缘材料形成。例如，隔片111可以由氮化硅、氮氧化硅和/或氧化硅。
可以使用绝缘层108和隔片111作为蚀刻掩模刻蚀加热电极106的露出部分，以形成贯穿加热电极106的电极孔112″，露出部分下层间介质层102。因此，电极孔112″的宽度可以形成为小于导向孔的宽度。此后，可以以类似于参考图7和8描述的那些方式执行后续工序。
因为隔片111可以形成电极孔112″，以具有小于导向孔110的宽度。加热电极106和图形116a″的接触表面可以被进一步减小。而且，如果导向孔110形成为具有在光刻工艺的极限范围内最小线宽，那么电极孔112″可以形成为具有小于光刻工艺的极限范围内的最小线宽的宽度。
根据本发明的某些实施例，加热电极包括穿透其预定区域的电极孔和接触电极孔的内侧壁的相变材料图形。因此，加热电极和相变材料图形的接触面积可以对应于电极孔的内侧壁的面积。亦即，加热电极的厚度可以减小，可以减小相变材料图形和加热电极的接触面积，以及与常规器件相比可以减小接触面积。结果，可以减小用于相变材料图形的状态转变的工作电流，以便减小相变存储器件的功率耗损。此外，因为工作电流减小，相变存储器件的其他分立器件(例如，MOS晶体管)的尺寸也可以被减小。因此，相变存储器件可以适于高集成度。
在附图和说明书中，已公开了本发明的一般优选实施例，尽管使用了具体的术语，但它们用于一般性和描述性理解并非限制目的，在下面的权利要求中将阐述本发明的范围。

Claims (25)

1.一种相变存储器件，包括：
布置在衬底上的加热电极，所述加热电极包括贯穿加热电极的电极孔；以及
设置在所述电极孔中并接触所述电极孔侧壁的相变材料图形。
2.根据权利要求1的器件，还包括在所述加热电极上的绝缘层，并且所述绝缘层包括贯穿所述绝缘层的导向孔，
其中所述相变材料图形布置在所述绝缘层上和所述导向孔中，以及
其中所述相变材料图形的一部分从所述所述导向孔延伸到所述电极孔，并接触所述电极孔的侧壁。
3.根据权利要求2的器件，其中所述电极孔的侧壁和所述导向孔的侧壁沿直线布置。
4.根据权利要求2的器件，其中所述导向孔的侧壁倾斜，以及所述导向孔的底端宽度小于所述导向孔的顶端宽度。
5.根据权利要求2的器件，还包括隔片，所述隔片位于所述导向孔的侧壁并且在所述加热电极上，以及其中所述电极孔的宽度小于所述导向孔的宽度。
6.根据权利要求1的器件，还包括布置在所述相变材料图形的顶表面上的导电帽盖图形，其中所述导电帽盖图形具有侧壁，该侧壁与所述相变材料图形的侧壁对齐。
7.根据权利要求1的器件，还包括
在所述加热电极和衬底之间插入的下介质层；以及
贯穿所述下介质层以接触所述衬底的预定区域的下栓塞，所述下栓塞的顶表面电连接到加热电极。
8.根据权利要求7的器件，还包括
覆盖所述相变材料图形的上介质层；以及
贯穿所述上介质层以电连接所述相变材料图形的上栓塞。
9.根据权利要求8的器件，其中所述下栓塞和上栓塞对齐到垂直于所述衬底顶表面的直线。
10.根据权利要求8的器件，其中所述导向孔和电极孔偏离所述下栓塞和/或上栓塞。
11.根据权利要求1的器件，其中所述相变材料图形仅仅通过所述电极孔侧壁接触所述加热电极。
12.一种形成相变存储器件的方法，包括：
在衬底的预定区域上形成加热电极；
形成贯穿所述加热电极的电极孔；以及
形成接触所述电极孔侧壁的相变材料图形。
13.根据权利要求12的方法，还包括：
在所述衬底上形成下介质层；
形成贯穿所述下介质层以接触所述衬底预定区域的下栓塞；以及
其中，所述的形成加热电极的步骤还包括在所述下介质上形成加热电极以接触所述下栓塞的顶表面。
14.根据权利要求13的方法，其中所述电极孔偏离所述下栓塞。
15.根据权利要求12的方法，还包括：
形成覆盖所述加热电极的绝缘层；以及
构图所述绝缘层以形成穿透所述绝缘层预定区域的导向孔，
其中，所述的形成相变材料图形的步骤还包括形成相变材料图形从所述导向孔延伸并进入电极孔中，以接触所述电极孔的侧壁。
16.根据权利要求15的方法，其中所述的构图绝缘层以形成导向孔和形成电极孔，包括：
构图所述绝缘层以形成露出对应于所述电极孔的加热电极的区域的导向孔；以及
有选择地刻蚀所述加热电极的露出区域，以形成电极孔。
17.根据权利要求15的方法，其中构图所述绝缘层以形成导向孔的步骤包括构图所述绝缘层以形成具有倾斜侧壁的导向孔，以及
其中所述导向孔的底端宽度小于所述导向孔的顶端宽度。
18.根据权利要求17的方法，其中构图所述绝缘层以形成具有倾斜侧壁的导向孔和形成电极孔包括：
将包括倾斜-刻蚀工艺的构图工艺应用于所述绝缘层，以形成露出对应于电极孔的加热电极的区域和具有倾斜侧壁的导向孔；以及
有选择地刻蚀加热电极的露出区域，以形成电极孔。
19.根据权利要求17的方法，其中构图绝缘层以形成具有倾斜侧壁的导向孔和形成电极孔包括：
构图所述绝缘层以形成导向孔以露出对应于电极孔的加热电极区域；以及
应用射频(RF)溅射刻蚀工艺于所述绝缘层和加热电极的所述的露出区域以形成具有倾斜侧壁的导向孔和电极孔。
20.根据权利要求15的方法，其中构图绝缘层以形成导向孔和形成电极孔，包括：
构图绝缘层以形成露出对应于电极孔的加热电极区域的导向孔；以及
在导向孔的内侧壁上形成隔片；以及
使用隔片和绝缘层作为蚀刻掩模，刻蚀加热电极以形成电极孔。
其中电极孔的宽度小于导向孔的宽度。
21.根据权利要求12的方法，还包括在相变材料图形的顶表面上形成导电帽盖图形。
其中导电帽盖图形的侧壁对准相变材料图形的侧壁。
22.根据权利要求12的方法，还包括：
形成覆盖相变材料图形的上介质层；以及
形成贯穿上介质层以电连接相变材料图形的上栓塞。
23.根据权利要求的方法12，其中相变材料图形仅仅通过接触孔侧壁接触加热电极。
24.一种相可变存储器件，包括：
一种其中具有电极孔的加热电极；以及
与所述加热电极接触的相可变材料图形，
其中所述相可变材料图形仅仅在所述电极孔的侧壁处接触所述加热电极。
25.一种制造相可变存储器件的方法，包括：
形成其中具有电极孔的加热电极；以及
形成与所述加热电极接触的相可变材料图形，
其中所述相可变材料图形仅仅在所述电极孔的侧壁处接触所述加热电极。
CNB2004100957118A 2003-11-24 2004-11-24 相变存储器件及其形成方法 Expired - Fee Related CN100456512C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR200383551 2003-11-24
KR1020030083551A KR100568109B1 (ko) 2003-11-24 2003-11-24 상변화 기억 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
CN1622360A CN1622360A (zh) 2005-06-01
CN100456512C true CN100456512C (zh) 2009-01-28

Family

ID=34588008

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100957118A Expired - Fee Related CN100456512C (zh) 2003-11-24 2004-11-24 相变存储器件及其形成方法

Country Status (4)

Country Link
US (1) US7521706B2 (zh)
JP (1) JP4955204B2 (zh)
KR (1) KR100568109B1 (zh)
CN (1) CN100456512C (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668826B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
KR100626388B1 (ko) * 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7229883B2 (en) * 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
US20060273297A1 (en) * 2005-06-07 2006-12-07 Thomas Happ Phase change memory cell having ring contacts
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
KR100723839B1 (ko) * 2005-09-01 2007-05-31 한국전자통신연구원 관통전극 구조를 포함하는 상변화 메모리 소자 및 그제조방법
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
JP4817410B2 (ja) 2005-09-12 2011-11-16 エルピーダメモリ株式会社 相変化メモリ素子およびその製造方法
KR100650761B1 (ko) * 2005-09-30 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
JP4847743B2 (ja) * 2005-11-28 2011-12-28 エルピーダメモリ株式会社 不揮発性メモリ素子
US7728319B2 (en) * 2005-12-20 2010-06-01 Nxp B.V. Vertical phase change memory cell and methods for manufacturing thereof
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
KR100744273B1 (ko) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 상변화 메모리 소자 제조 방법
JP4691454B2 (ja) * 2006-02-25 2011-06-01 エルピーダメモリ株式会社 相変化メモリ装置およびその製造方法
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US7663909B2 (en) * 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
TWI305042B (en) * 2006-08-16 2009-01-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
JP4257352B2 (ja) * 2006-08-22 2009-04-22 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
CN100461484C (zh) * 2006-10-13 2009-02-11 中国科学院上海微系统与信息技术研究所 相变存储器存储单元及其制备方法
KR100766499B1 (ko) 2006-10-20 2007-10-15 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US7541609B2 (en) * 2006-11-17 2009-06-02 International Business Machines Corporation Phase change memory cell having a sidewall contact
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
US7956344B2 (en) * 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
JP4299882B2 (ja) * 2007-05-18 2009-07-22 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US7812333B2 (en) * 2007-06-28 2010-10-12 Qimonda North America Corp. Integrated circuit including resistivity changing material having a planarized surface
KR20090013419A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US20090111263A1 (en) * 2007-10-26 2009-04-30 Kuan-Neng Chen Method of Forming Programmable Via Devices
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
KR101480292B1 (ko) 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
CN101764194B (zh) * 2008-12-26 2012-02-15 力晶科技股份有限公司 相变化存储装置及其制造方法
US8030635B2 (en) * 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8058095B2 (en) 2009-06-23 2011-11-15 Micron Technology, Inc. Encapsulated phase change cell structures and methods
WO2011011912A1 (en) * 2009-07-28 2011-02-03 Beijing Huizhi Fountain Science Co., Ltd Phase change memory and manufacturing method thereof
US20110042759A1 (en) * 2009-08-21 2011-02-24 International Business Machines Corporation Switching device having a molybdenum oxynitride metal gate
JP2011091156A (ja) * 2009-10-21 2011-05-06 Elpida Memory Inc 半導体装置およびその製造方法
CN102544356B (zh) * 2010-12-17 2013-10-09 中芯国际集成电路制造(北京)有限公司 相变存储器的加热层制备方法
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9130162B2 (en) * 2012-12-20 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
CN105489759B (zh) * 2016-01-19 2018-04-13 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN105633279A (zh) * 2016-01-29 2016-06-01 中国科学院上海微系统与信息技术研究所 包含部分限定型相变材料结构的相变存储单元及制作方法
CN108110139B (zh) * 2016-03-23 2021-11-19 江苏时代全芯存储科技股份有限公司 相变化记忆体及其制造方法
CN108630806A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN110752291B (zh) * 2019-09-18 2023-04-18 杭州未名信科科技有限公司 一种侧壁电极阻变存储结构及其制备方法
US11825754B2 (en) * 2021-05-27 2023-11-21 Micron Technology, Inc. Memory cells with sidewall and bulk regions in planar structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
CN1449062A (zh) * 2002-04-04 2003-10-15 惠普公司 用于相变介质存储装置的低热耗小接触面积复合电极
US20030209746A1 (en) * 2002-05-07 2003-11-13 Hideki Horii Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention and methods of forming same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
KR20030081900A (ko) * 2002-04-15 2003-10-22 삼성전자주식회사 상변화 메모리 소자의 제조방법
US6605821B1 (en) * 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
KR100448895B1 (ko) * 2002-10-25 2004-09-16 삼성전자주식회사 상변환 기억셀들 및 그 제조방법들
JP4403356B2 (ja) * 2002-10-29 2010-01-27 ソニー株式会社 半導体メモリ及びその製造方法
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR20040047272A (ko) * 2002-11-29 2004-06-05 삼성전자주식회사 상전이형 반도체 메모리 장치
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
CN1449062A (zh) * 2002-04-04 2003-10-15 惠普公司 用于相变介质存储装置的低热耗小接触面积复合电极
US20030209746A1 (en) * 2002-05-07 2003-11-13 Hideki Horii Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention and methods of forming same

Also Published As

Publication number Publication date
KR20050049810A (ko) 2005-05-27
US7521706B2 (en) 2009-04-21
CN1622360A (zh) 2005-06-01
KR100568109B1 (ko) 2006-04-05
JP4955204B2 (ja) 2012-06-20
JP2005159325A (ja) 2005-06-16
US20050110983A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
CN100456512C (zh) 相变存储器件及其形成方法
KR100766504B1 (ko) 반도체 소자 및 그 제조 방법
KR100639206B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100486306B1 (ko) 셀프 히터 구조를 가지는 상변화 메모리 소자
US7038261B2 (en) Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention
CN100456513C (zh) 相变存储单元和形成其的方法
US9000408B2 (en) Memory device with low reset current
CN101393772B (zh) 多级存储器件及其操作方法
CN101552282A (zh) 相变存储器件及其制造方法
KR100668823B1 (ko) 상변환 기억 소자 및 그 제조방법
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
US6770531B2 (en) Adhesive material for programmable device
KR20030081900A (ko) 상변화 메모리 소자의 제조방법
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
JP2006344948A (ja) 相変化記憶素子及びその製造方法
TWI441325B (zh) 相位變化記憶體裝置以及形成該相位變化記憶體裝置之方法
US20240099164A1 (en) Phase change memory cell
KR100650718B1 (ko) 상변환 기억 소자 및 그 제조방법
US20240099168A1 (en) Phase change memory cell
KR101052861B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100675989B1 (ko) 프로그램가능 장치에 관한 소자를 형성하는 방법 및이들을 포함하는 장치 및 시스템
KR101052859B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100822808B1 (ko) 상변화 기억 소자 및 그 형성 방법
KR20050053617A (ko) 프로그램 가능 디바이스를 위한 변경된 콘택트
KR20060001050A (ko) 상변환 기억 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20141124

EXPY Termination of patent right or utility model