CN100474598C - 成像光传感器中的暗电流抑制 - Google Patents

成像光传感器中的暗电流抑制 Download PDF

Info

Publication number
CN100474598C
CN100474598C CNB2004800325309A CN200480032530A CN100474598C CN 100474598 C CN100474598 C CN 100474598C CN B2004800325309 A CNB2004800325309 A CN B2004800325309A CN 200480032530 A CN200480032530 A CN 200480032530A CN 100474598 C CN100474598 C CN 100474598C
Authority
CN
China
Prior art keywords
semiconductor substrate
ion
region
pixel cell
optical sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800325309A
Other languages
English (en)
Other versions
CN1875487A (zh
Inventor
C·穆利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aptina Imaging Corp
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1875487A publication Critical patent/CN1875487A/zh
Application granted granted Critical
Publication of CN100474598C publication Critical patent/CN100474598C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers

Abstract

一种像素单元在氧化物隔离区和光传感器之间有卤素富集区。所述卤素富集区防止从所述隔离区到所述光传感器的泄漏，从而抑制了成像装置中的暗电流。

Description

成像光传感器中的暗电流抑制
技术领域
本发明一般涉及成像装置，更具体地说，涉及一种成像装置的像素单元，该单元具有用于抑制光传感器内的暗电流的卤素富集区。
背景技术
在摄影成像应用中，成像装置，包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)传感器得到普遍的使用。
在Rhodes的美国专利No.6,140,630、Rhodes的美国专利No.6,376,868、Rhodes等人的美国专利No.6,310,366、Rhodes的美国专利No.6,326,652、Rhodes的美国专利No.6,204,524、Rhodes的美国专利No.6,333,205中，说明了示范性的CMOS成像电路和这些电路的加工步骤，并详细说明了成像电路的各种CMOS元件的功能。此处通过引用，将前述专利的全部公开内容包含于本文中。
成像装置，例如，CMOS成像装置包括像素单元组成的焦平面阵列；每个单元包括光传感器，如光电栅(photogate)、光电导体(photoconductor)或叠加在衬底上的在所述衬底的掺杂区内产生光生电荷的光电二极管。为每个像素单元配置了读出电路，且该电路包括至少一个源跟随器晶体管和用于将所述源跟随器晶体管连接到列输出线的行选择晶体管。所述像素单元通常也包括连接到所述源跟随器晶体管的栅极的浮置扩散结区。将所述光传感器产生的电荷发送至所述浮置扩散结区。所述成像装置也可以包括将电荷从光传感器传输至浮置扩散结区的传输晶体管和在电荷传输前将浮置扩散结区复位至预定的电荷电平的复位晶体管。
图1示出了CMOS成像装置之类的图像传感器的传统像素单元10。像素单元10通常包括光传感器12，该传感器在p-衬底14内具有p-区域12a和n-区域12b。为高效地运行光传感器12，光传感器12的p-区域12a通常连接到p-衬底14的电位。像素单元10也包括具有结合栅极的传输晶体管16、在掺杂程度更高的p-型阱20内形成的浮置扩散区18和具有结合栅极的复位晶体管22。复位晶体管22具有结合的源/漏区域30，当在电荷传输前将浮置扩散区18复位到预定的电荷电平时，使用该区域30。
撞击光传感器12的p-区域12a表面的光子产生电子，在光传感器12的n-区域12b内收集这些电子。当传输栅极16开通时，由于光传感器12和浮置扩散区18之间存在电势差，因而n-区域12b内的光生电子就传输到浮置扩散区18。浮置扩散区18连接到源跟随器晶体管24的栅极，该晶体管接收由浮置扩散区18临时存储的电荷，并将电荷传输至行选择晶体管26的第一源/漏端子。当行选择信号RS变为高电平时，所述光生电荷传输到列线28，在该处由采样/保持及处理电路进一步处理。
像素单元10通常形成于两个隔离区32之间。在示出的像素单元10中，两个隔离区为浅槽隔离(STI)区32。STI区32可防止相邻像素之间的串扰，同时，像素单元10仅仅是像素单元阵列中的成百上千个像素中的一个。所述像素单元阵列通常组织成行和列。依次读出每一行和列来产生整体的数字图像，以下详细说明。
通常，STI区32的制造包括在衬底14中蚀刻槽和在所述槽中填充电介质，以在相邻的像素之间提供物理的和电的阻挡层。通过各向异性的干蚀刻或其他蚀刻工艺来蚀刻槽而形成重新填充的槽结构，如STI区域32；然后，在该结构中填充电介质，例如用化学气相淀积(CVD)或高密度等离子体(HDP)淀积的氧化硅或二氧化硅(SiO2)。然后，通过化学机械研磨(CMP)或回蚀(etch-back)工艺来对所述填充槽进行平面化加工，使得所述电介质只留在槽内，其上表面与硅衬底上表面齐平。
然而，在STI区域32之间形成像素单元10，但是在像素单元10的运行过程中会产生一些问题。例如，STI的侧壁及其底部，此处统称为STI的边界32a，具有比衬底14高的硅密度，从而，与晶体管(如传输晶体管16)的硅/栅氧化物界面相比，沿STI的边界32a形成了高密度的“俘获部位”。这些俘获部位是二氧化硅/硅界面中能够俘获电子或空穴的一些区域。因为沿STI边界32a和硅衬底14之间的二氧化硅/硅界面的缺陷的缘故，形成了所述的俘获部位。例如，沿二氧化硅/硅界面的悬空键或断裂键能够俘获电子或空穴。
所述俘获部位通常不带电，但是，当其俘获了电子和空穴后便变得带电。高能量的电子或空穴成为热载流子。热载流子能为现有的俘获部位俘获，且能增加器件的固定电荷，并能改变器件的阈值电压及其它电特性。由于沿STI边界32a的不同晶体取向平面的缘故，STI边界32a也可包含较高的缺陷密度。而较高的缺陷密度与较高的俘获部位一起导致了沿STI边界32a的较高的泄漏程度。由于恒定电荷不断漏进光传感器12，因此产生自光传感器12内部或近旁的俘获部位的电流将增加CMOS成像装置内的暗电流(即无光时光传感器内的电流)。暗电流对光传感器的运行和性能有危害。因此，希望提供一种防止电流产生或电流泄漏的隔离技术。
发明内容
本发明提供了一种用于在成像装置成像装置的像素单元中防止电流产生和泄漏的隔离技术。
在本发明的各种实施例中，通过提供具有处于隔离区和光传感器之间的卤素富集区的像素单元，实现了上述的以及及其他的特征与优点。所述卤素富集区防止了从隔离区到光传感器内的泄漏，从而抑制了成像装置内的暗电流。
附图说明
从参照附图给出的以下详细说明中，可以更清楚地理解本发明的以上特征和优点。
图1示出了传统的像素单元的局部截面图；
图2示出了根据本发明的一个示范性实施例构建的像素单元的局部截面图；
图3-6示出图2中的像素单元的各制作阶段；
图7示出了根据本发明的第二示范性实施例构建的像素单元的局部截面图；
图8示出了根据本发明的第三示范性实施例构建的像素单元的局部截面图；
图9示出了根据本发明的第四示范性实施例构建的像素单元的局部截面图；
图10示出了根据本发明的第六示范性实施例构建的像素单元的局部截面图；
图11是CMOS成像装置的框图，该成像装置集成了至少一个根据本发明的一个实施例构建的像素单元；和
图12是本发明一示范性实施例的集成了图11的CMOS成像装置的处理器系统的示意图成像装置。
具体实施方式
以下参照附图进行详细说明，，这些附图构成了本说明书的一部分，并通过具体的实施例说明本发明的实施方式。对这些实施例进行了足够详细的说明，以让本领域技术人员实施本发明，并且，应当理解，在不背离本发明的精神和范围的情况下，可以利用其他实施例，以及对现有实施例进行结构、逻辑和电学方面的改变。所描述的加工步骤的进行顺序是对本发明实施例的举例说明，然而，步骤的顺序却不限于此处所说明的顺序，相反，除了那些必须按照一定顺序的步骤外，如业内所知，可以对步骤的顺序进行改变。
应当将术语“半导体衬底”、“硅衬底”和“衬底”理解成包括任何基于半导体的结构。应当将所述半导体结构理解成包括硅、绝缘基硅(SOI)、蓝宝石基硅(SOS)、硅锗、掺杂或未掺杂的半导体、由基底半导体基础支撑的硅外延层及其他半导体结构。当在以下说明中提到衬底时，可能已经利用之前的加工步骤在基底半导体或基础之中或之上形成了区域或结。
文中使用的术语“像素”是指包含用于将光子转换成电信号的光传感器的光电元件单元。为说明之目的，此处在附图和说明中图示说明了单个的代表性的像素及其形成方式；然而，在通常情况下多个相同的像素的制造过程是同时进行的。因此，不应当将以下的详细说明视为限制性的，并且，本发明的范围仅由附录的权利要求加以规定。
文中使用的“卤素富集区”是指衬底内的离子富集区。在所述衬底内形成的离子可以包括但不限于以下的卤素离子：氟、氯、溴、碘或它们的任意组合。
在以下的说明中，为方便起见，用CMOS成像装置对本发明进行了说明，然而，本发明具有更广的用途，可以适用于任意成像装置单元的任意光传感器。例如，尽管示出为钉扎光电二极管，但是光传感器12(图2)也可以是p-n结光电二极管、肖特基光电二极管光电栅或任何其他合适的光转换器件。此外，尽管用CMOS成像装置进行了说明，但本发明也可用于电荷耦合器件(CCD)。
现在参看附图，其中，相同的附图标记指代相同的要素。图2示出了根据本发明的一个实施例构建的示范性的像素单元100。像素单元100与图1的像素单元类似，但相对于后者有重大改进：具有位于与硅衬底14接触的STI边界32a周围的卤素富集区34。如上所述，卤素富集区34可以包括但不限于以下的卤素离子：氟、氯、溴、碘或它们的任意组合。
根据本发明，卤素富集区34的卤素离子浓度处于约1×1013/cm3至约1×1016/cm3的范围内，且其峰值离子浓度处于
Figure C200480032530D0011113915QIETU
的范围内。在示出的实施例中，卤素富集区34的卤素离子浓度约为1×1014/cm3，且具有基本均匀的离子浓度直到深度为约
Figure C200480032530D0012113927QIETU
。
尽管卤素富集区34不减少STI边界32a和衬底14之间的二氧化硅/硅界面内发现的缺陷数，但是，卤素富集区34将防止在传统的像素单元(联系图1进行了说明)中发现的电流产生或电流泄漏。卤素富集区34用来补偿与靠近二氧化硅/硅界面的悬空键或断裂键结合的电荷。通过补偿与悬空键结合的电荷，所得的像素单元100减少了电流生成和/或电流泄漏，从而，抑制了暗电流。
图3-6示出了通过离子注入来形成图2的像素单元的示范性方法的各阶段。图3示出了具有以传统蚀刻方法形成的槽36的衬底14。例如，可以通过化学蚀刻、各向异性蚀刻、反应性离子蚀刻(RIE)或其他在衬底14内建立槽的手段来蚀刻槽36。掩模38放置在衬底14上，以暴露槽36和所要的与槽36相邻的衬底14的表面。如图3中的箭头所示，掩模38用来保护衬底14的表面，掩模38遮挡了卤素离子的注入。所述卤素离子注入导致了衬底14中的局部的卤素富集区34。
根据本发明的一个示范性实施例，可以用处于约10KeV至约50KeV范围内的掺杂能量对卤素富集区34进行掺杂，以实现距离衬底14表面约
Figure C200480032530D00121
至约
Figure C200480032530D00122
的深度。用约为25KeV的掺杂能量对示出的像素单元100进行掺杂，以在深度为约
Figure C200480032530D00123
处实现峰值卤素离子浓度。如联系表1的以下说明所述，选择的离子能量导致了在距离衬底14表面的特定深度处的卤素离子的峰值浓度。表1示出了用氟作为所述卤素时，用于各种注入条件的不同离子能量范围(离子能量)；在给定的离子能量范围处的峰值浓度的深度；偏离所述峰值浓度深度的垂直标准偏差(纵向歧离)；和偏离峰值浓度区域的水平标准偏差(横向歧离)。
 
离子能量(keV) 范围(埃) 纵向歧离(埃) 横向歧离(埃)
10.00 233 123 88
11.00 253 132 95
12.00 274 141 102
13.00 295 150 108
14.00 315 159 114
15.00 336 168 121
16.00 357 177 127
17.00 377 185 133
18.00 398 194 139
20.00 440 211 151
22.00 482 227 163
24.00 524 243 175
26.00 566 259 187
28.00 608 275 199
30.00 651 290 210
33.00 715 313 228
36.00 779 335 245
40.00 866 364 268
45.00 974 399 296
50.00 1083 433 324
55.00 1192 466 351
60.00 1302 498 378
65.00 1411 529 405
70.00 1521 559 431
80.00 1741 616 483
90.00 1961 671 534
100.00 2180 723 583
图4示出了在衬底14内形成STI区域32的情形。具体地说，槽36填充了电介质，所述电介质包括但不限于化学淀积(CVD)的氧化硅或二氧化硅或高密度等离子体(HDP)淀积的氧化硅或二氧化硅。然后，用化学机械研磨(CMP)或回蚀工艺对填充了电介质的槽进行平面化，使得所述电介质仅仅保留在槽36内，且STI区域32的上表面与衬底14底上表面相齐平。
图5示出了具有在衬底14内形成的p-区域12a和n-区域12b的光传感器12的形成情形。应当注意，尽管示出和说明的光传感器是p-n-p光电二极管，但是，本文无意将本发明限于这样的光传感器。例如，说明的光传感器12可以是n-p-n光电二极管、光电栅或任何合适的能将光转换为电荷的光转换器件。图5也示出了在衬底14内形成掺杂程度更高的p-型阱20的情形。此外，通过传统方法形成传输晶体管栅极16a和复位晶体管栅22a。应当注意，仅在具有四晶体管(4T)配置的像素单元100中形成传输晶体管栅极16a。在像素单元100中，传输晶体管16(图6)是一种任选的晶体管，且像素单元100可以具有三晶体管(3T)配置而没有传输晶体管。另外，像素单元100的晶体管可以超过四个或少于三个。
图6示出了在栅堆叠16a、22a的侧壁上形成栅堆叠侧壁绝缘体16b、22b的情形，这些绝缘体和侧壁一起分别形成了传输晶体管栅极16和复位晶体管栅22。图6也示出了在p-型阱20内形成n-型区域的情形；具体来说，所述n-型区域是指浮置扩散区18和源/漏区域30。也形成了读出电路(示意表示)，包括源跟随器晶体管24、行选择晶体管26和列线28。
图3-6仅示出一种在衬底14内形成卤素富集区34的方法，不应当将该方法视为限制性的。也可以采用其他在衬底14内形成卤素富集区34的方法来得到如图2所示的像素单元100。例如，通过高密度等离子体(HDP)淀积工艺可以将卤素加入。另一种将卤素加入到衬底14的方法是固体源扩散。
如图7所示的像素单元200是本发明的第二实施例，其中，卤素富集区34处于STI区32和光传感器12之间。因为绝大部分泄漏发生在STI侧壁32b，具体来说是与光传感器12的p-区12a接触的那部分STI侧壁32b处，因此卤素富集区34可以处于光传感器12和STI侧壁32b之间，并仍可用来抑制暗电流。
另一个造成泄漏的区域是如图8中所示的STI底部32c。在图8示出的像素单元300中，卤素富集区除处于光传感器12和STI侧壁32b之外，还处于STI区域32之下。通过在STI区域32之下形成用卤素掺杂的区域34，卤素富集区34可以抵消任何位于STI底部32c中的俘获部位，从而抑制了像素单元300的任何暗电流。
参阅图9，在衬底14的顶部区域40内形成了卤素富集区34。在衬底14的整个顶部区域40内形成卤素富集区34，不仅抵消了在STI边界32a和衬底14之间的氧化硅/硅界面内发现的缺陷的影响，如根据图2-8进行的以上说明所述，也抵消了在传输晶体管栅极16a(图5)和栅14之间，或复位晶体管栅22a(图5)和衬底14之间的硅/栅氧化物界面42内的发现的缺陷的不利影响。如根据图1进行的以上说明所述，所述硅/栅氧化物界面42含有沿所述栅氧化物(如图5的传输晶体管栅极16a)和衬底14形成俘获部位的缺陷。卤素富集区34抵消了所述俘获部位的有害影响，从而得到了能防止电流产生或电流泄漏的像素单元400。
图10示出了像素单元500，其中，在用CVD或HDP淀积的氧化硅或二氧化硅填充槽36之前，先用经过卤化的具有较低介电常数的介质材料为槽36(图4)做内衬。例如，先用氟化的氧化硅(SiOF)为槽36做内衬，然后，在其中填充CVD氧化硅材料来形成STI区域32。通过用经过卤化的具有较低介电常数的介质材料如SiOF为槽36做内衬，所述卤素便能扩散到衬底14内，在STI区域32和衬底14之间形成卤素富集区34。尽管图中示出的电解质材料为较薄的材料，但是，应当注意，经过卤化的具有较低介电常数的介质材料46可以填充整个槽，从而形成由如SiOF之类的材料构成的STI区域。
可以将本发明的像素单元100、200、300、400、500与外围电路进行组合来形成成像装置成像装置。例如，图11示出了具有像素阵列900的CMOS成像装置908的框图。示出的像素阵列900由配置成预定数目的列和行的多个像素组成。示出的像素阵列包括至少一个根据本发明的任意一个示范性实施例构建的像素单元100、200、300、400、500，且这些实施例如根据图2-10进行的说明所述。为清楚起见，这里讨论的图11中的CMOS成像装置成像装置908集成了至少一个图6的像素单元100；然而，这样做并不是意图将CMOS成像装置成像装置908限制于这样一种实施例。
通过行选择线，同时开通了阵列900中的每一行的像素100，且每一列的像素100通过各自的列选择线进行有选择地输出。为整个阵列900提供了多个行和列。响应行地址解码器920，用行驱动器910依次有选择地启动行选择线，而响应列地址解码器970，用列驱动器960为每一行的启动依次有选择地启动列选择线。通过控制电路950操作CMOS成像装置成像装置908，所述电路控制地址解码器920、970来为像素内容的读出选择恰当的行和列选择线，以及控制行和列驱动电路910、960来将驱动电压施加于选定的行和列选择线的驱动晶体管。
像素输出信号通常包括当浮置扩散结区(如图6中的18)发生复位时采集的像素复位信号Vrst和在成像装置产生的电荷传输到浮置扩散结区后从所述节点(如图6中的18)采集的像素图像信号Vsig。用采样和保持电路961读出Vrst和Vsig信号，然后，用差动放大器对这两者进行相减，而这为每个像素单元100产生了代表撞击在像素上的光数量的差动信号(Vrst-Vsig)。用模数转换器975将该信号差进行数字化。然后，将所述的数字化的信号差馈入图像处理器980，以形成数字图像。此外，如图11所示，可以在单一的半导体芯片(如晶片1100)内集成CMOS成像装置908。
图12示出了典型的基于处理器的系统1000，该系统经过修改，以能够集成图11中所示的成像装置908。基于处理器的系统的实例包括，但不限于：计算机系统、照相机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监视系统、自动对焦系统、恒星跟踪系统、运动检测系统、图像稳定系统、用于高分辨率电视的数据压缩系统，这些系统中的任何一种都能利用本发明。
系统100包括成像装置908，该装置具有如图11所示的整体配置，并具有根据本发明的任何一种实施例构建的像素阵列900。系统1000包括处理器1002，该处理器具有通过总线1004与各种装置通信的中央处理单元(CPU)。某些连接到总线1004的装置提供了到达和离开系统1000的通信；输入/输出(I/O)装置1006和成像装置908是这样的通信装置的实例。其他连接到总线1004的装置提供了存储器，在图中，所述存储器包括随机存取存储器(RAM)1010、硬驱1012和一个或多个外围存储装置，如软盘驱动器1014和光盘(CD)驱动器1016。成像装置908可接收来自CPU1002或系统1000的其他部件的控制或其他数据。而成像装置908也将定义图像的信号提供给处理器1002来进行图像处理或其他图像处理操作。
应当注意，尽管用具有形成于光传感器12和STI区域32之间的卤素富集区34(图2-图10)的CMOS像素单元对本发明进行了说明，但是，本发明具有更广泛的应用范围，实际上，可将它用于任何成像设备之中。例如，本发明可以与电荷耦合器件(CCD)成像装置一起使用。以上说明和附图图示说明了实现了本发明的目标、特征和优点的优选实施例。尽管以上已对特定的优点和优选实施例进行了说明，但是本领域技术人员当会认识到，在不背离本发明的精神或范围的情况下，可以进行各种替代、增加、减少、修改和/或其他变化。因此，以上描述并不对本发明构成限制，本发明的范围仅由附录的权利要求书加以规定。

Claims (39)

1.一种像素单元，包括：
有结合于半导体衬底的第一掺杂区和第二掺杂区的光传感器；
在所述衬底内形成的隔离区；以及
至少处于所述隔离区的侧壁区域的卤素富集区。
2.如权利要求1所述的像素单元，其中，所述卤素富集区处于所述隔离区和所述光传感器之间。
3.如权利要求1所述的像素单元，其中，所述卤素富集区由氟离子、氯离子、溴离子、碘离子的其中之一或氟离子、氯离子、溴离子、碘离子的任意组合形成。
4.如权利要求1所述的像素单元，其中，所述卤素富集区与所述光传感器的所述第一掺杂区重叠。
5.如权利要求1所述的像素单元，其中，所述卤素富集区具有距所述半导体衬底表面300
Figure C200480032530C0002140309QIETU
至800的深度。
6.如权利要求1所述像素单元，其中，所述卤素富集区具有从5×1013/cm3至5×1015/cm3的卤素离子浓度。
7.如权利要求1所述的像素单元，还包括电连接到读出电路的电荷收集区。
8.如权利要求7所述的像素单元，还包括形成于所述光传感器和所述电荷收集区之间并连接这两者的传输晶体管。
9.一种集成电路，包括：
像素单元阵列，所述阵列的至少一个像素单元包含：
半导体衬底，在该衬底内形成有隔离区；
光传感器，具有与所述半导体衬底结合的第一掺杂区和第二掺杂区；
卤素富集区，处于所述隔离区下方和所述光传感器和所述隔离区之间；以及
形成于所述半导体衬底内并电连接到所述阵列的信号处理电路，所述电路用于接收和处理由所述阵列获得的代表图像的像素信号以及提供代表所述图像的输出数据。
10.如权利要求9所述的集成电路，其中，所述卤素富集区由氟离子、氯离子、溴离子、碘离子的其中之一或氟离子、氯离子、溴离子、碘离子的任意组合形成。
11.如权利要求9所述的集成电路，其中，所述卤素富集区具有距所述半导体衬底表面300至800的深度。
12.如权利要求9所述的集成电路，其中，所述卤素富集区具有从5×1013/cm3至5×1015/cm3的卤素浓度。
13.如权利要求9所述的集成电路，其中，所述至少一个像素单元还包括一个形成于所述半导体衬底内的电荷收集区。
14.如权利要求13所述的集成电路，其中，所述至少一个像素单元还包括一个形成于所述电荷收集区和所述光传感器之间的传输晶体管。
15.一种图像处理系统，包括：
处理器；
连接到所述处理器的成像装置，所述成像装置包括含有多个像素单元的成像阵列，至少一个像素单元包含：
具有卤素富集区的半导体衬底；
处于所述卤素富集区内的隔离区；
具有与所述半导体衬底结合的第一掺杂区和第二掺杂区的光传感器；和
所述半导体衬底内的读出电路，所述读出电路提供来自所述光传感器的信号。
16.一种像素单元，包括：
半导体衬底，在该衬底内形成了一些槽；
形成于距所述半导体衬底上表面300至800处的卤素富集区；
具有与所述半导体衬底结合的第一掺杂区和第二掺杂区的光传感器；以及
在所述半导体衬底的所述槽内形成的隔离区。
17.如权利要求16所述的像素单元，其中，所述卤素富集区由氟离子、氯离子、溴离子、碘离子的其中之一或氟离子、氯离子、溴离子、碘离子的任意组合形成。
18.如权利要求16所述的像素单元，还包括与所述卤素富集区结合的、并电连接到读出电路的电荷收集区。
19.如权利要求18所述的像素单元，还包括与所述卤素富集区结合的、并处于所述光传感器和所述电荷收集区之间的传输晶体管。
20.如权利要求19所述的像素单元，还包括与所述卤素富集区结合的、并电连接到所述电荷收集区的复位晶体管。
21.一种集成电路，包括：
像素单元阵列，所述阵列的至少一个像素包含：
半导体衬底，该衬底内形成了至少一个槽；
在所述至少一个槽内形成的卤化的低介电常数介质材料；
具有与所述半导体衬底结合的第一掺杂区和第二掺杂区的光传感器；以及
形成于所述半导体衬底内并电连接到所述阵列的信号处理电路，所述电路接收并处理由所述阵列获得的代表图像的像素信号，而且提供代表所述图像的输出数据。
22.如权利要求21所述的集成电路，其中，所述卤化的低介电常数介质材料由氟离子、氯离子、溴离子、碘离子的其中之一或氟离子、氯离子、溴离子、碘离子的任意组合形成。
23.如权利要求21所述的集成电路，其中，所述卤化的低介电常数介质材料用氟化的氧化硅形成。
24.如权利要求21所述的集成电路，其中，所述卤化的低介电常数介质材料与所述半导体衬底的顶层表面同平面。
25.一种用于形成像素单元的方法，所述方法包括以下操作：
在半导体衬底内形成槽；
至少在所述槽的侧壁区域形成卤素富集区；
用介质材料填充所述槽；以及
形成具有与所述半导体衬底结合的第一掺杂区和第二掺杂区的光传感器。
26.如权利要求25所述的方法，其中，所述形成卤素富集区的操作包含用氟离子、氯离子、溴离子、碘离子的其中之一或氟离子、氯离子、溴离子、碘离子的任意组合来掺杂所述衬底。
27.如权利要求26所述的方法，其中，掺杂所述衬底的所述操作通过离子注入进行。
28.如权利要求26所述的方法，其中，掺杂所述衬底的所述操作通过用高密度等离子体淀积工艺掺入卤素来进行。
29.如权利要求26所述的方法，其中，掺杂所述衬底的所述操作通过卤素离子的固体源扩散进行。
30.如权利要求25所述的方法，其中，所述卤素富集区在距所述半导体衬底表面300至800的深度处形成。
31.如权利要求25所述的方法，其中，形成的所述卤素富集区具有从5×1013/cm3至5×1015/cm3的卤素浓度。
32.如权利要求25所述的方法，其中，形成所述光传感器的所述第一掺杂区而与所述卤素富集区重叠。
33.如权利要求25所述的方法，还包括在形成所述卤素富集区之前在所述半导体衬底上设置掩模的操作。
34.如权利要求25所述的方法，还包括在所述半导体衬底内形成电荷收集区的操作。
35.如权利要求34所述的方法，还包括在所述光传感器和所述电荷收集区之间形成传输晶体管的操作。
36.一种形成集成电路的方法，所述方法包括：
形成像素单元阵列，所述阵列的至少一个像素单元通过以下操作形成：
形成半导体衬底，在该衬底内形成了至少一个槽；
至少在所述至少一个槽的底部和侧壁区域形成卤素富集区；以及
形成具有与所述半导体衬底结合的第一掺杂区和第二掺杂区的光传感器；以及
形成处于所述半导体衬底内并电连接到所述阵列的信号处理电路，所述电路接收并处理由所述阵列获得的代表图像的像素信号，而且提供代表所述图像的输出数据。
37.一种形成图像处理系统的方法，所述方法包括：
设置处理器；
形成连接到所述处理器的成像装置，所述成像装置包括含有多个像素单元的成像阵列，至少一个像素单元通过以下操作形成：
在半导体衬底内形成多个槽；
在每条所述槽内形成卤化的低介电常数介质材料；
形成具有与所述半导体衬底结合的第一掺杂区和第二掺杂区的光传感器；以及
形成处于所述半导体衬底内并电连接到所述阵列的信号处理电路，所述电路接收并处理由所述阵列获得的代表图像的像素信号，而且提供代表所述图像的输出数据。
38.如权利要求37所述的方法，其中，所述卤化的低介电常数介质材料用氟化的氧化硅形成。
39.如权利要求37所述方法，还包括使所述卤化的低介电常数介质材料平面化的操作，以使所述卤化的低介电常数介质材料与所述半导体衬底的顶层表面同平面。
CNB2004800325309A 2003-09-03 2004-09-01 成像光传感器中的暗电流抑制 Expired - Fee Related CN100474598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/653,152 US7064406B2 (en) 2003-09-03 2003-09-03 Supression of dark current in a photosensor for imaging
US10/653,152 2003-09-03

Publications (2)

Publication Number Publication Date
CN1875487A CN1875487A (zh) 2006-12-06
CN100474598C true CN100474598C (zh) 2009-04-01

Family

ID=34217835

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800325309A Expired - Fee Related CN100474598C (zh) 2003-09-03 2004-09-01 成像光传感器中的暗电流抑制

Country Status (9)

Country Link
US (4) US7064406B2 (zh)
EP (2) EP1661184B1 (zh)
JP (1) JP2007504666A (zh)
KR (1) KR100794339B1 (zh)
CN (1) CN100474598C (zh)
AT (1) ATE470240T1 (zh)
DE (1) DE602004027509D1 (zh)
TW (1) TWI259591B (zh)
WO (1) WO2005031874A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US7064406B2 (en) * 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
US7154136B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
EP1608019B1 (en) * 2004-06-15 2010-02-24 STMicroelectronics (Research & Development) Limited Imaging sensor
KR100741875B1 (ko) * 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US7348651B2 (en) * 2004-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pinned photodiode fabricated with shallow trench isolation
EP2249385A1 (en) * 2005-03-28 2010-11-10 Fujitsu Semiconductor Limited Imaging device
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
US7271025B2 (en) * 2005-07-12 2007-09-18 Micron Technology, Inc. Image sensor with SOI substrate
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀
KR100761829B1 (ko) 2005-12-15 2007-09-28 삼성전자주식회사 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
US7813586B2 (en) 2006-08-07 2010-10-12 Mela Sciences, Inc. Reducing noise in digital images
KR100837271B1 (ko) 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법
US8053287B2 (en) 2006-09-29 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making multi-step photodiode junction structure for backside illuminated sensor
US7675097B2 (en) * 2006-12-01 2010-03-09 International Business Machines Corporation Silicide strapping in imager transfer gate device
KR100836507B1 (ko) * 2006-12-27 2008-06-09 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US7879638B2 (en) * 2007-03-02 2011-02-01 Aptina Imaging Corporation Backside illuminated imager and method of fabricating the same
KR100849238B1 (ko) * 2007-09-07 2008-07-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
US7858914B2 (en) 2007-11-20 2010-12-28 Aptina Imaging Corporation Method and apparatus for reducing dark current and hot pixels in CMOS image sensors
US7940315B2 (en) * 2008-01-07 2011-05-10 Aptina Imaging Corporation Method and apparatus for identification and correction of aberrant pixels in an image sensor
US8130289B2 (en) * 2008-09-25 2012-03-06 Aptima Imaging Corporation System, method, and apparatus for correction of dark current error in semiconductor imaging devices
US8815634B2 (en) * 2008-10-31 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Dark currents and reducing defects in image sensors and photovoltaic junctions
US20100148230A1 (en) * 2008-12-11 2010-06-17 Stevens Eric G Trench isolation regions in image sensors
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JP5629450B2 (ja) * 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
US8946845B1 (en) * 2011-02-02 2015-02-03 Aptina Imaging Corporation Stacked pixels for high resolution CMOS image sensors with BCMD charge detectors
US8760543B2 (en) 2011-09-26 2014-06-24 Truesense Imaging, Inc. Dark reference in CCD image sensors
WO2013152031A1 (en) * 2012-04-04 2013-10-10 Kla-Tencor Corporation Protective fluorine-doped silicon oxide film for optical components
JP5985269B2 (ja) * 2012-06-26 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
US8907385B2 (en) * 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
KR102046761B1 (ko) * 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
CN105321974B (zh) * 2015-09-25 2018-04-03 上海华力微电子有限公司 通过f离子注入降低cmos图像传感器暗电流的方法
CN108463887B (zh) 2016-01-21 2022-12-16 索尼公司 摄像器件和电子设备
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
CN109216392A (zh) * 2018-09-12 2019-01-15 德淮半导体有限公司 图像传感器及其形成方法
CN110211985A (zh) * 2019-06-20 2019-09-06 德淮半导体有限公司 半导体衬底的修复方法
CA3171124A1 (en) * 2020-03-31 2021-10-07 National Research Council Of Canada Short range infrared imaging systems
CN113035895A (zh) * 2021-03-30 2021-06-25 上海华力微电子有限公司 图像传感器的制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH06151801A (ja) 1992-11-13 1994-05-31 Canon Inc 光電変換装置及び光電変換装置の製造方法
JPH1126741A (ja) 1997-07-04 1999-01-29 Toshiba Corp 固体撮像装置
US6140630A (en) 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP2000353801A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 固体撮像素子を有する半導体装置およびその製造方法
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6211040B1 (en) * 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
JP2001093150A (ja) 1999-09-20 2001-04-06 Yamaha Corp Ｃｄ−ｒディスクの記録方法
US6362040B1 (en) * 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
KR100562668B1 (ko) * 2001-12-28 2006-03-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서 제조 방법
US6780730B2 (en) * 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
JP2003318379A (ja) * 2002-04-22 2003-11-07 Sony Corp 光電変換装置及びその製造方法
US6566722B1 (en) * 2002-06-26 2003-05-20 United Microelectronics Corp. Photo sensor in a photo diode on a semiconductor wafer
TWI223408B (en) * 2003-05-09 2004-11-01 Nanya Technology Corp Trench type capacitor formation method
US7122408B2 (en) 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
US6864145B2 (en) * 2003-06-30 2005-03-08 Intel Corporation Method of fabricating a robust gate dielectric using a replacement gate flow
US7148528B2 (en) 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
US6780666B1 (en) * 2003-08-07 2004-08-24 Micron Technology, Inc. Imager photo diode capacitor structure with reduced process variation sensitivity
US7064406B2 (en) * 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
KR100672666B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100657143B1 (ko) * 2005-07-11 2006-12-13 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
WO2005031874A1 (en) 2005-04-07
EP1661184A1 (en) 2006-05-31
US20070296004A1 (en) 2007-12-27
US7576376B2 (en) 2009-08-18
KR20060034734A (ko) 2006-04-24
JP2007504666A (ja) 2007-03-01
TW200520244A (en) 2005-06-16
TWI259591B (en) 2006-08-01
EP1661184B1 (en) 2010-06-02
US7064406B2 (en) 2006-06-20
DE602004027509D1 (de) 2010-07-15
US20050045926A1 (en) 2005-03-03
US20050145902A1 (en) 2005-07-07
US7279395B2 (en) 2007-10-09
US20090286348A1 (en) 2009-11-19
KR100794339B1 (ko) 2008-01-15
CN1875487A (zh) 2006-12-06
EP2096674A1 (en) 2009-09-02
US7776639B2 (en) 2010-08-17
ATE470240T1 (de) 2010-06-15

Similar Documents

Publication Publication Date Title
CN100474598C (zh) 成像光传感器中的暗电流抑制
KR100846005B1 (ko) 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법
US7919828B2 (en) Image sensor for reduced dark current
US7148525B2 (en) Using high-k dielectrics in isolation structures method, pixel and imager device
US7102184B2 (en) Image device and photodiode structure
US7772027B2 (en) Barrier regions for image sensors
US7510897B2 (en) Photodiode with self-aligned implants for high quantum efficiency and method of formation
US7842523B2 (en) Buried conductor for imagers
KR20070035066A (ko) 이미지 센서용 중수소화 구조 및 그 형성 방법
US7745858B2 (en) Photodiode with self-aligned implants for high quantum efficiency and method of formation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: APTINA DIGITAL IMAGING HOLDINGS INC.

Free format text: FORMER OWNER: MICROMETER TECHNOLOGY CO., LTD.

Effective date: 20100525

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: IDAHO, U.S.A. TO: CAYMAN ISLANDS

TR01 Transfer of patent right

Effective date of registration: 20100525

Address after: Cayman Islands

Patentee after: APTINA IMAGING Corp.

Address before: Idaho

Patentee before: Micron Technology, INC.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20210901