CN100481345C - SiGe层的热氧化及其应用 - Google Patents

SiGe层的热氧化及其应用 Download PDF

Info

Publication number
CN100481345C
CN100481345C CNB2005800465614A CN200580046561A CN100481345C CN 100481345 C CN100481345 C CN 100481345C CN B2005800465614 A CNB2005800465614 A CN B2005800465614A CN 200580046561 A CN200580046561 A CN 200580046561A CN 100481345 C CN100481345 C CN 100481345C
Authority
CN
China
Prior art keywords
sige layer
oxidation
sige
layer
thermal treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800465614A
Other languages
English (en)
Other versions
CN101103446A (zh
Inventor
尼古拉斯·达瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101103446A publication Critical patent/CN101103446A/zh
Application granted granted Critical
Publication of CN100481345C publication Critical patent/CN100481345C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe

Abstract

本发明涉及氧化SiGe层的表面区域的方法，该方法包括对SiGe层进行氧化热处理以氧化所述表面区域，其特征在于包括两个阶段：第一阶段，氧化热处理，所述氧化热处理直接在所述SiGe层上进行，从而得到氧化区域，所述氧化区域具有足以形成覆层氧化物的足够厚度，所述覆层氧化物可在随后的第二阶段中保护下方的SiGe不发生点蚀，并且所述氧化区域的厚度足够薄，以保持氧化的表面区域的厚度在阈值厚度范围之下，所述阈值范围对应着SiGe层内的位错的产生，和第二阶段，在惰性气氛中高温退火，所述高温退火在所述第一阶段之后在所述SiGe层上进行，所述SiGe层覆盖有在所述第一阶段中产生的所述氧化区域，所述高温退火使Ge从所述富Ge区域扩散进入所述SiGe层的下部。

Description

SiGe层的热氧化及其应用
技术领域
本发明涉及一种氧化SiGe层的表面区域的方法。
并且本发明涉及一种处理在其至少一个表面上包含半导体层的基片的方法，所述方法包括基片的退火，所述退火本身包括在氧化所述基片的表面区域的氧化气氛下基片的氧化热处理。
背景技术
这样的方法已经存在。
上面披露的基片的退火一般在控制的气氛中进行。
通常，在非氧化气氛(氮气、氩气、真空……)中的退火的缺点是在半导体层(特别是硅)的表面产生点蚀现象。
另一方面，在氧化气氛中退火的缺点是会在基片的晶体结构中产生缺陷。
US 6 403 450(US‘450)提出了一种解决方案，该方案使基片退火而不发生表面点蚀，同时尽可能地减少引入到基片的晶体结构中的缺陷数目。
实际上，US‘450提出的方法包括，在所述基片退火之前，在基片表面上产生氧化区域。
在这种方法中，在退火时(所述退火在使氧化的表面区域不受影响的气氛中进行)，氧化的表面区域可保护基片。
于是，US‘450提供了一种减少与基片退火相关的上述缺点的解决方案。
该解决方案尤其适合SOI(绝缘体上硅)型的基片的处理。
但是，近来随着半导体基片的发展，出现了一种多层基片，该多层基片通常包含：如Si等材料的支持层；和至少一层如SiGe等半导体材料的层，所述半导体材料的晶格参数不同于支持层的晶格参数。
SGOI(绝缘体上硅锗)基片是这种基片的一个例子。
当然，也可以将US‘450提供的通用解决方案应用在SGOI基片上。
可以通过氧化物的沉积产生氧化的表面区域，从而实施该通用解决方案。
但是，这将在该过程中增加沉积步骤。由于该附加的步骤会增加处理时间、复杂性和成本，所以不希望增加沉积步骤。
产生氧化的表面区域的另一种方式是，“直接”氧化SGOI基片的SiGe表面(即，通过对SiGe表面进行热处理，从而使SiGe层的表面区域氧化)。
但是，如热氧化等热处理会对SGOI基片内产生不良影响。
事实上已经知道，使SGOI基片退火(例如为了氧化其表面)会产生一些特定问题，特别是会在SGOI的SiGe层内产生位错。
因为在所述SiGe层的表面氧化区域下形成富Ge层，所以在SiGe层内产生这种位错。
事实上，退火将Ge从SiGe层的表面区域排斥到SiGe层的内部，该排斥的Ge将累积在SiGe层的表面氧化区域与下部之间的界面上。
于是，这种累积形成富Ge层，该富Ge层埋在SiGe层的表面氧化区域与下面剩余部分之间。
该富Ge层的晶格参数不同于SiGe层的下面剩余部分的晶格参数。
因此，随着SiGe层的热氧化进行和随着富Ge层厚度增加，由于富Ge层和下面的SiGe之间的晶格参数不匹配，该厚度将达到与出现位错对应的值。
在LeGoues等的文章(“Oxidation studies of SiGe”—J.Applied Physics65(4)，1989年2月15日，1724，具体见part C：“Structural charaterization”)中披露了这种局限性。
因此，将US‘450的通用方法应用于SGOI基片(特别是通过直接氧化应用)时存在局限性。
发明内容
本发明的一个目的是提供一种不存在这些局限性的方法。
本发明的另一个目的是提供一种方法，该方法通过直接热氧化在SiGe层(特别是在SGOI基片的SiGe层)上产生氧化的表面区域，而在SiGe层的结构内不产生如位错等缺陷。
本发明的另一个目的是提供一种使例如SGOI基片等基片退火的方法，以便稳定和增强所述基片的两层之间的粘结界面。
本发明的另一个目的是提供上述的方法，该方法有利于Ge在整个SiGe层中均匀分布。
采用氧化SiGe层的表面区域的方法而达到了这些目的，所述方法包括在氧化所述表面区域的氧化气氛下SiGe层的氧化热处理，其特征在于，所述方法包括两个阶段：
·第一阶段，氧化热处理，所述氧化热处理直接在所述SiGe层上进行，进行所述氧化热处理以得到如下氧化区域：
◇所述氧化区域具有足以形成覆层氧化物的足够厚度，所述覆层氧化物可在随后的第二阶段中保护下方的SiGe不发生点蚀，并且
◇所述氧化区域的厚度足够薄，以保持氧化的表面区域的厚度在阈值厚度范围之下，所述阈值范围是与SiGe层内的位错的产生对应的阈值范围，所述位错是由于紧邻所述氧化的表面区域下方的所述SiGe层内的富Ge区域与所述SiGe层的下部之间的晶格参数不匹配而产生的位错，和
·第二阶段，在惰性气氛中高温退火，所述高温退火在所述第一阶段之后在所述SiGe层上进行，
◇所述SiGe层覆盖有在所述第一阶段中产生的所述氧化区域，
◇所述高温退火使Ge从所述富Ge区域扩散进入所述SiGe层的下部。这种方法的优选但非限定的方案如下：
·用由SiO2构成的表面氧化区域的形成所对应的耗热量(thermalbudget)进行所述的氧化热处理；
·所述的氧化热处理在高于转变温度的温度下进行，所述转变温度限定了低于所述转变温度的第一温度域和高于所述转变温度的高温域，在所述第一温度域中，SiGe被氧化成SixGeyOz形式的氧化物，其中z不等于0，在所述高温域中，SiGe被氧化成SiO2；
·所述SiGe层含有20％的Ge，所述转变温度在750℃和800℃之间；
·所述阈值范围对应的氧化的表面区域的厚度为30nm～50nm；
·所述SiGe层包含20％的Ge，所述氧化热处理在900℃进行15分钟；
·所述氧化热处理在纯氧气气氛下进行；
·用使Ge基本均匀地分布在整个SiGe层内以消除所述的富Ge区域的耗热量进行所述的高温退火；
·所述的高温退火在1000℃和1100℃之间的温度下进行2小时；
·所述的高温退火在1100℃的温度下进行。
本发明还涉及一种使SGOI结构内的至少一个粘结界面稳定的稳定化方法，所述SGOI结构包含在SiGe层和支持基片之间包埋的氧化物层，所述方法的特征在于：
·所述的稳定化方法包括将上述的氧化方法应用于所述SGOI结构的SiGe层，
·在所述SGOI结构上进行所述氧化方法的氧化热处理，以便形成覆盖在所述SGOI结构的SiGe层表面上的保护性氧化物，从而在所述氧化方法的随后的高温退火时保护所述的SiGe层不发生点蚀，
·所述高温退火同时使得：
◇所述SiGe层和所述包埋的氧化物层之间的粘结界面稳定化，和/或所述支持基片和所述包埋的氧化物层之间的粘结界面稳定化，和
◇Ge在SGOI结构的SiGe层内扩散，以便减少通式为SixGeyOz的氧化物的产生。
这样的稳定化方法的优选但非限定的方案如下：
·所述的氧化热处理在高于转变温度的温度下进行，所述转变温度限定了低于所述转变温度的第一温度域和高于所述转变温度的高温域，在所述第一温度域中，SiGe被氧化成SixGeyOz形式的氧化物，其中z不等于0，在所述高温域中，SiGe被氧化成SiO2；
·所述SiGe层含有20％的Ge，所述氧化热处理进行30分钟，所述转变温度在750℃和800℃之间；
·用在所述SiGe层上产生表面氧化区域所对应的耗热量进行所述的氧化热处理，所述表面氧化区域同时满足：
◇具有足够的厚度，以在随后的高温退火时保护所述的SiGe层不发生点蚀，
◇厚度足够薄，以保持在所述的阈值范围之下；
·所述的表面氧化区域的厚度为100埃；
·所述SiGe层包含20％的Ge，所述氧化热处理在900℃进行15分钟；
·所述高温退火在至少950℃的温度下进行2小时；
·所述高温退火在1000℃和1100℃之间的温度下进行2小时；
·所述高温退火在1100℃的温度下进行。
并且本发明还涉及一种将SiGe层与由半导体材料制成的基片层粘结的方法，其特征在于，在所述的SiGe层上进行上述的氧化方法，以在所述的SiGe层的表面区域中形成SiO2氧化物层，然后将氧化的SiGe层与所述的基片层粘结。
·在Smart-CutTM(智能剥离)型工艺中，在与所述基片层粘结之前，对在表面区域中包含SiO2氧化物层的所述SiGe层进行注入，以所述SiGe层的厚度上形成脆性区；
·在所述注入之后且在所述粘结之前，除去所述表面氧化物；
·所述基片层为Si基片层；
·所述基片层覆盖有氧化物层。
附图说明
参照附图，阅读本发明的优选实施方式的下列说明，将会更明显地看出本发明的其他方面、目的和优点。
图1是本发明方法的主要基本步骤的示意图。
图2是表示SiGe层的热氧化的两个温度域的图(氧化产生SixGeyOz(SiGeO2)形式的氧化物的第一域；和氧化产生SiO2形式的氧化物的第二域，从而显示出这两个氧化区域之间的转变温度)。
图3a～3c是SiGe层的三个不同样品经历以下三种不同类型的氧化热处理之后的截面的TEM图像：
 在900℃热氧化50分钟(图3a的样品)，
Figure C200580046561D00102
 在900℃热氧化250分钟(图3b的样品)，
Figure C200580046561D00103
 在900℃热氧化500分钟(图3c的样品)。
图4a1～4a3是表示图3a的样品在氧化之后没有缺陷的TEM图像。
图4b1～4b7是表示图3b的样品在氧化之后的结构的TEM图像：
Figure C200580046561D00104
 图4b1～4b2表示样品的富Ge区域中的缺陷，
Figure C200580046561D00105
 图4b3～4b5表示在样品的所述富Ge区域与下面的SiGe之间的界面上的缺陷，
Figure C200580046561D00106
 图4b6～4b7表示穿过样品的SiGe层的螺纹位错。
图4c1～4c12是表示图3c的样品在氧化之后的结构的TEM图像，这些图特别显示了样品的富Ge区域中的缺陷高度集中。
具体实施方式
本发明的总体特征
氧化SiGe层的表面区域的方法
本发明的第一方面是氧化SiGe层的表面区域的方法，所述方法包括在氧化所述表面区域的氧化气氛下SiGe层的氧化热处理。
该方法包括两个阶段：
·第一阶段，氧化热处理，所述氧化热处理直接在所述SiGe层上进行，和
·第二阶段，高温退火，所述高温退火在所述第一阶段之后在惰性气氛中在所述SiGe层上进行。
第一阶段在氧化气氛下进行。它可以以干式热氧化或湿式热氧化进行。
进行第一阶段以得到SiGe层的氧化区域，该氧化区域足够厚，以便形成覆层氧化物，所述覆层氧化物可在后面的第二阶段中保护下面的SiGe不发生点蚀。
并且，进行第一阶段以得到SiGe层的具有限定厚度的氧化的表面区域。
实际上，在这样的方法中，SiGe层的表面氧化区域的厚度必须在阈值厚度范围之下。
所述阈值范围是与SiGe层内的位错的产生对应的阈值范围，所述位错是由于以下部分之间的晶格参数不匹配而产生的位错：
·在氧化热处理时Ge迁离表面而形成的富Ge区域，和
·SiGe层的下面的剩余部分。
于是，本发明揭示了“阈值厚度范围”的存在，该阈值厚度范围是与位错的出现对应的阈值厚度范围。
在第一阶段之后，在覆盖有第一阶段产生的表面氧化区域的SiGe层上进行第二阶段。
该氧化的表面区域形成覆层氧化物，在后续的高温退火时，该覆层氧化物将保护SiGe层的下部不发生点蚀。
应当说明的是，在该阶段，该SiGe层的“下部”(即位于表面氧化区域以下的部分)包含富Ge层。
第二阶段的高温退火使Ge从该富Ge区域扩散到所述SiGe层的下部中。
这样的氧化方法可以在SiGe层的表面上产生氧化区域，同时避免点蚀和位错。
图1表示应用于SiGe层100的该方法的两个阶段，其中，SiGe层100是结构10的一个部分，结构10还包括支持层101(可以是例如Si)和SiGe层与支持层之间包埋的氧化物层102。
结构10通常为包含多个很薄的层的圆形晶片，在图中这些层没有按实际比例绘制。
在第一阶段中，进行氧化热处理，以从初始SiGe层100的表面区域起产生氧化的表面区域110。
如上面提及的，该表面区域足够厚，以便在后面的高温退火时保护SiGe层的下面的区域不发生点蚀。同时，该表面区域足够薄，以便维持在上面提及的厚度阈值范围之下。
紧邻氧化区域110下方的是热氧化时Ge迁离氧化区域110而形成的富Ge区域120。
SiGe层的剩余部分130位于富Ge区域120下方。该剩余部分由组成与初始SiGe层相同的基本纯的SiGe构成。
在第二阶段中，对第一阶段之后得到的结构实施高温退火。
高温退火有利于Ge在区域120和130之间扩散。并且进行该高温退火直到这种扩散完成，即，直到在不受高温退火影响的表面氧化区域110下，两个区域120和130形成单一的均相区域140。
稳定粘结界面的方法
本发明可有利地用于SiGe层与另一层之间的粘结界面的稳定化。
具体来说，粘结在一起的这两层可以是SGOI结构的两层，氧化物层包埋在SGOI结构的SiGe层与支持层之间。
这样的构造显示在图1中。
在本发明的这种应用中，稳定化方法包括将上面提及的氧化方法应用于SGOI结构的SiGe层。
并且为了在所述氧化方法的后续的高温退火时保护所述的SiGe层不发生点蚀，在SGOI结构上进行所述氧化方法的氧化热处理(即第一阶段)，以形成覆盖在SGOI结构的SiGe层的表面上的保护性氧化物。
氧化方法的高温退火(第二阶段)同时实现：
·已经粘结(具有非常低的粗糙度的两个表面之间的简单接触产生的分子附着)的两层之间的粘结界面的稳定化，该粘结界面可以是该结构的SiGe层与包埋的氧化物层之间的界面，和/或是支持基片与包埋的氧化物层之间的界面；以及
·Ge在该结构的SiGe层内的扩散，以便减少包含Si、Ge和O的氧化物(即通式SixGeyOz的氧化物)的产生。
粘结方法
本发明的另一有利的应用是SiGe层与用半导体材料制成的基片层的粘结方法，其中，在SiGe层上进行如上述提及的氧化方法，以在所述的SiGe层的表面区域中形成SiO2氧化物层，然后使氧化的SiGe层与基片层粘结。
在这样的应用中，优选的是，进行该氧化方法，使得第一阶段(氧化热处理)的耗热量能够在SiGe层上形成由SiO2构成的表面氧化区域。
处于待粘结的两层之间的SiO2(即待粘结的一个表面或两个表面上的SiO2)实际上有利于这些层的粘结。
应用于Smart-Cut TM 型工艺
如上面披露的，本发明可以应用于SiGe层与其他层的粘结。
这样的“其他层”可以是对应Smart-CutTM型工艺的基础(或“接受”)层的基片层。
在一个优选的应用中，SiGe层已被氧化以便在它的上面形成SiO2氧化区域，在与基片层粘结之前，对SiGe层进行注入，以在其厚度上形成脆性区。
注入通常用如H和/或He等物种进行。
在注入时，氧化的表面区域保护SiGe免受不利影响。
这些不利影响具体包括：
·被烃污染，
·注入可能在SiGe层的结构中产生开缝(channelling)。覆盖该SiGe层的SiO2表面区域实际上是无定形的，可以降低这种开缝作用。
为了SiGe层与基片层的粘结，在注入之后可以使用SiGe层上的氧化的表面区域作为粘结层。
另外，也可以在注入之后且在注入后的SiGe层与基片层粘结之前，除去该表面氧化区域。在这种情况中，氧化区域的主要功能是保护SiGe层免受注入的不利影响。
如果在粘结之前除去表面氧化区域，这样的除去应优选通过HF蚀刻进行。
基片层通常可以为Si的基片层。
并且在粘结之前，基片层本身可以被氧化物覆盖。
在注入和粘结之后，进行Smart-CutTM型工艺的后续步骤(在通过注入而产生的脆性区处裂开，以及如抛光等修整)。
将本发明应用在Smart-CutTM型工艺中时，能够在SiGe顶(或“施主”)层上实施这样的工艺，而不必经历在这样的层上沉积氧化物的步骤。
本发明的详细特点
下列解释和细节涉及上面提及的本发明的所有方面(氧化SiGe层的表面区域的方法、稳定化方法、粘结方法)。
SiGe层的Ge浓度可以为20％，使用该值作为下述的许多例子的基础。但是，Ge浓度的该值不是限定性的。
氧化热处理(第一阶段)
氧化热处理可以以干式氧化或湿式氧化进行。它可以在纯氧气气氛下进行。
■ 氧化的表面区域的所需厚度的指示
如上面披露的，进行氧化热处理以同时满足两个条件：
·SiGe层的氧化的表面区域必须足够厚，以便形成覆层氧化物，该覆层氧化物在后续的第二阶段中可保护下面的SiGe不发生点蚀，
·但是同时该氧化的表面区域必须保持足够薄，以便保持在出现位错所对应的阈值厚度范围之下。
在本发明的实施方式中，SiGe层的氧化的表面区域的阈值范围定义为30nm～50nm的厚度。这特别适合包含20％的Ge的SiGe层。
表面氧化区域的一个良好的值为100埃。该值也适合于包含20％的Ge的SiGe层。
■ 由SiO2制成的表面氧化区域的产生
优选的是，进行氧化热处理(第一阶段)时，采用的耗热量对应于由SiO2构成的表面氧化区域的形成。
SiO2实际上是对温度稳定的氧化物(即暴露于高温处理时它的组成不改变)，这使得它特别有利(对于经历第二阶段的高温退火，和对于粘结目的等)。
为了实现得到由SiO2构成的氧化的表面区域的目的，申请人对起初相同的SGOI晶片结构(表面SiGe层具有20％的Ge)的不同氧化热处理进行了观察，氧化热处理经历相同的时间(30分钟)，但各自的温度不同(这些温度在640℃～860℃的范围中)。
热处理后，观察每个结构的氧化区域的厚度以及组成。
申请人由这些观察(特别是对氧化区域的组成的观察)发现，可以确定氧化热处理的转变温度。
对于在该转变温度以上进行的热处理，在该结构的SiGe层上形成的表面氧化区域为SiO2。
对于在该转变温度以下进行的热处理，在该结构的SiGe层上形成的表面氧化区域包含Ge，且其通式为SixGeyOz。
图2显示，在上面提及的情况(SiGe层具有20％的Ge，热处理时间30分钟)中，转变温度在750℃和800℃之间。该图显示该转变非常明显。
在图2中，上方的曲线表示包含20％ Ge的SiGe层的表面氧化区域的厚度，该厚度是对SiGe层进行30分钟热处理的温度的函数。
该上方的曲线是不连续的，中断的位置对应着转变温度。
为了绘制图2的曲线图，除了测定氧化区域的厚度外，还对该区域的性质进行表征(通过观察氧化区域的氧化物的折射率)。
上方的曲线的左侧部分对应着包含SiGeO2(折射率约1.48)的氧化区域。
该曲线的右侧部分对应着由SiO2(折射率约1.45)形成的氧化区域。
该图的下方的曲线表示在Si层上形成的氧化物的厚度，该厚度是30分钟热处理的温度的函数。由于在Si上形成的氧化物的性质不随热处理的温度变化，所以该曲线是连续的。
对于上面提及的“第一阶段”的热处理，当需要SiO2作为SiGe层的表面氧化区域的材料时，在高于转变温度的温度下进行热处理，所述转变温度限定了低于所述转变温度的第一温度域和高于所述转变温度的高温域，在所述第一温度域中，SiGe被氧化成SixGeyOz形式的氧化物，其中z不等于0，在所述高温域中，SiGe被氧化成SiO2。
图2的曲线图涉及进行30分钟的热处理。但是，该处理时间不限于此。对于不同的处理时间，转变温度的值可以不同于图2的上述值。
例如，申请人确定，在900℃，在包含20％ Ge的SiGe层上进行热处理15分钟时，得到没有明显位错或点蚀的氧化的SiGe层。
该最后的例子还很好地适用于包含所述SiGe层的SGOI的稳定化方法。
高温退火(第二阶段)
用使Ge基本均匀地分布在整个SiGe层内的耗热量进行第二阶段的高温退火，由此消除所述的富Ge区域。
该退火在惰性气氛中进行。
对于包含20％的Ge的SiGe层，这样的耗热量通常对应着在高于950℃的温度下退火2小时。
更确切地说，在1000℃和1100℃之间的温度下退火2小时是特别有利的。
进一步确切地说，在1100℃退火2小时是特别优选的，这是由于申请人观察到，为了达到能够获得高粘结能(2J/m2)的耗热量，必须采用这样的条件。
为了使第一阶段(氧化热处理在900℃进行15分钟)所披露的例子中提及的SGOI结构稳定化，这样的值是特别有利的。
图3a～3c是三个不同SiGe层样品截面的TEM图像，这些样品包含20％的Ge，且经历了三种不同类型的氧化热处理：
·热氧化在900℃进行50分钟(图3a的样品)
·热氧化在900℃进行250分钟(图3b的样品)
·热氧化在900℃进行500分钟(图3c的样品)
这三个样品表现出统一标记为31(即三个图分别为31a、31b、31c)的表面氧化区域和紧邻该表面氧化区域下方的累积区域。
累积区域(统一标记为32)对应着在热氧化时Ge迁入并累积的富Ge区域。
三个图没有用一致的刻度精确地绘制。
下表概括了三个样品的特征(包括SiGe层的累积区域与下面的剩余部分(统一标记为33)之间的界面的粗糙度)：
样品
 
900℃氧化 氧化物厚度[nm] Ge累积[nm] 界面粗糙度 缺陷密度累积[cm<sup>-2</sup>] 缺陷数目螺纹位错SiGe缓冲
25nm，50分钟 19～23 9.5～11.5 约4nm 0 0(大于30μm长)
60nm，250分钟 63 19～21.5 约3nm 2×10<sup>8</sup>cm<sup>-2</sup> 2(大于60μm长)
85nm，500分钟 约81.5 约33 约3nm 3×10<sup>12</sup>cm<sup>-2</sup> 0(大于150μm长)
图4a1～4a3是表示图3a的样品在氧化后没有缺陷的TEM图像。
可以观察到：
·在SiGe层的累积(富Ge)区域32a与下面的剩余部分33a之间的界面上没有缺陷，
·在SiGe层的剩余部分33a内没有缺陷。
第一样品(图3a和图4a1～4a3所示)的氧化根据本发明方法的“第一阶段”进行。
图4b1～4b7是表示图3b的样品(第二样品)在氧化后的结构的TEM图像。
图4b1～4b2显示在该样品的富Ge区域32b中的缺陷。因此它的氧化没有根据本发明方法的“第一阶段”进行。
图4b3～4b5进一步显示在样品的富Ge区域32b与SiGe层的下面的剩余部分33b之间的界面上的缺陷。测定的缺陷密度为2×108个缺陷/cm2。
并且，图4b6～4b7显示穿过该第二样品的整个SiGe层33b的螺纹位错。
图4c1～4c12是显示图3c的样品(第三样品)在氧化后的结构的TEM图像。
这些图特别显示了在样品的富Ge区域33c中的高密度缺陷。
由此可见，该第三样品的热氧化没有根据本发明方法的“第一阶段”进行。

Claims (22)

1.一种氧化SiGe层的表面区域的方法，所述方法包括在氧化所述表面区域的氧化气氛下SiGe层的氧化热处理，其特征在于，所述方法包括两个阶段：
·第一阶段，氧化热处理，所述氧化热处理直接在所述SiGe层上进行，进行所述氧化热处理以得到如下氧化区域：
◇所述氧化区域具有足以形成覆层氧化物的足够厚度，所述覆层氧化物可在随后的第二阶段中保护下方的SiGe不发生点蚀，并且
◇所述氧化区域的厚度足够薄，以保持氧化的表面区域的厚度在阈值厚度范围之下，所述阈值范围是与所述SiGe层内的位错的产生对应的阈值范围，所述位错是由于紧邻所述氧化的表面区域下方的所述SiGe层内的富Ge区域与所述SiGe层的下部之间的晶格参数不匹配而产生的位错，和
·第二阶段，在惰性气氛中高温退火，所述高温退火在所述第一阶段之后在1000℃和1100℃之间的温度下在所述SiGe层上进行2小时，
◇所述SiGe层覆盖有在所述第一阶段中产生的所述氧化区域，
◇所述高温退火使Ge从所述富Ge区域扩散进入所述SiGe层的下部。
2.如权利要求1所述的方法，其特征在于，用由SiO2构成的表面氧化区域的形成所对应的耗热量进行所述的氧化热处理。
3.如权利要求2所述的方法，其特征在于，所述的氧化热处理在高于转变温度的温度下进行，所述转变温度限定了低于所述转变温度的第一温度域和高于所述转变温度的高温域，在所述第一温度域中，SiGe被氧化成SixGeyOz形式的氧化物，其中z不等于0，在所述高温域中，SiGe被氧化成SiO2。
4.如权利要求3所述的方法，其特征在于，所述SiGe层含有20％的Ge，所述转变温度在750℃和800℃之间。
5.如前述任一项权利要求所述的方法，其特征在于，所述阈值范围对应的氧化的表面区域的厚度为30nm～50nm。
6.如权利要求1～4任一项所述的方法，其特征在于，所述SiGe层包含20％的Ge，所述氧化热处理在900℃进行15分钟。
7.如权利要求1～4任一项所述的方法，其特征在于，所述氧化热处理在纯氧气气氛下进行。
8.如权利要求1～4任一项所述的方法，其特征在于，用使Ge均匀地分布在整个SiGe层内以消除所述的富Ge区域的耗热量进行所述的高温退火。
9.如权利要求1所述的方法，其特征在于，所述的高温退火在1100℃的温度下进行。
10.一种使SGOI结构内的至少一个粘结界面稳定的稳定化方法，所述SGOI结构包含在SiGe层和支持基片之间包埋的氧化物层，所述方法的特征在于：
·所述的稳定化方法包括将任一项前述权利要求中的氧化方法应用于所述SGOI结构的SiGe层，
·在所述SGOI结构上进行所述氧化方法的氧化热处理，以便形成覆盖在所述SGOI结构的SiGe层表面上的保护性氧化物，从而在所述氧化方法的随后在至少950℃的温度下进行2小时的高温退火时保护所述的SiGe层不发生点蚀，
·所述高温退火同时使得：
◇所述SiGe层和所述包埋的氧化物层之间的粘结界面稳定化，和/或所述支持基片和所述包埋的氧化物层之间的粘结界面稳定化，和
◇Ge在所述SGOI结构的SiGe层内扩散，以便减少通式为SixGeyOz的氧化物的产生。
11.如权利要求10所述的稳定化方法，其特征在于，所述的氧化热处理在高于转变温度的温度下进行，所述转变温度限定了低于所述转变温度的第一温度域和高于所述转变温度的高温域，在所述第一温度域中，SiGe被氧化成SixGeyOz形式的氧化物，其中z不等于0，在所述高温域中，SiGe被氧化成SiO2。
12.如权利要求11所述的稳定化方法，其特征在于，所述SiGe层含有20％的Ge，所述氧化热处理进行30分钟，所述转变温度在750℃和800℃之间。
13.如权利要求10～12中任一项所述的稳定化方法，其特征在于，用在所述SiGe层上产生表面氧化区域所对应的耗热量进行所述的氧化热处理，所述表面氧化区域同时满足：
·具有足够的厚度，以在随后的所述高温退火时保护所述的SiGe层不发生点蚀，
·厚度足够薄，以保持在所述的阈值范围之下。
14.如权利要求13所述的稳定化方法，其特征在于，所述的表面氧化区域的厚度为100埃。
15.如权利要求10～12中任一项所述的稳定化方法，其特征在于，所述SiGe层包含20％的Ge，所述氧化热处理在900℃进行15分钟。
16.如权利要求15所述的稳定化方法，其特征在于，所述高温退火在1000℃和1100℃之间的温度下进行2小时。
17.如权利要求15所述的稳定化方法，其特征在于，所述高温退火在1100℃的温度下进行。
18.一种将SiGe层与由半导体材料制成的基片层粘结的方法，其特征在于，在所述的SiGe层上进行权利要求8所述的氧化方法，以在所述的SiGe层的表面区域中形成SiO2氧化物层，然后将氧化的SiGe层与所述的基片层粘结。
19.如权利要求18所述的粘结方法，其特征在于，在智能剥离型工艺中，在与所述基片层粘结之前，对在表面区域中包含SiO2氧化物层的所述SiGe层进行注入，以在所述SiGe层的厚度上形成脆性区。
20.如权利要求19所述的粘结方法，其特征在于，在所述注入之后且在所述粘结之前，除去所述表面氧化物。
21.如权利要求18～20中任一项所述的粘结方法，其特征在于，所述基片层为Si基片层。
22.如权利要求18～20中任一项所述的粘结方法，其特征在于，所述基片层覆盖有氧化物层。
CNB2005800465614A 2005-02-24 2005-02-24 SiGe层的热氧化及其应用 Active CN100481345C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2005/000644 WO2006090201A2 (en) 2005-02-24 2005-02-24 Thermal oxidation of a sige layer and applications thereof

Publications (2)

Publication Number Publication Date
CN101103446A CN101103446A (zh) 2008-01-09
CN100481345C true CN100481345C (zh) 2009-04-22

Family

ID=36927795

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800465614A Active CN100481345C (zh) 2005-02-24 2005-02-24 SiGe层的热氧化及其应用

Country Status (5)

Country Link
US (1) US7531427B2 (zh)
EP (1) EP1851789B1 (zh)
JP (1) JP4958797B2 (zh)
CN (1) CN100481345C (zh)
WO (1) WO2006090201A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227319B2 (en) * 2004-03-10 2012-07-24 Agere Systems Inc. Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor
FR2913527B1 (fr) 2007-03-05 2009-05-22 Commissariat Energie Atomique Procede de fabrication d'un substrat mixte et utilisation du substrat pour la realisation de circuits cmos
FR2916573A1 (fr) * 2007-05-21 2008-11-28 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
FR2918793B1 (fr) * 2007-07-11 2009-10-09 Commissariat Energie Atomique Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique.
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
FR2941326A1 (fr) * 2009-01-16 2010-07-23 Commissariat Energie Atomique Procede de revelation de dislocations emergentes dans un element cristallin a base de germanium
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
JP2010219249A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
CN103632945B (zh) * 2012-08-29 2016-05-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR101521555B1 (ko) * 2014-01-28 2015-05-19 한양대학교 산학협력단 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
TWI662699B (zh) * 2015-11-04 2019-06-11 聯華電子股份有限公司 半導體結構及其製作方法
FR3048816B1 (fr) * 2016-03-09 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136036A (ja) * 1985-12-10 1987-06-19 Nec Corp 絶縁膜形成法
JPH04257225A (ja) * 1991-02-12 1992-09-11 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH06244448A (ja) * 1993-02-18 1994-09-02 Sanyo Electric Co Ltd 半導体光センサ及び酸化膜形成方法
EP0755068B1 (en) * 1995-07-21 2003-06-04 Canon Kabushiki Kaisha Semiconductor substrate and process for production thereof
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
JP4949628B2 (ja) * 2002-10-30 2012-06-13 台湾積體電路製造股▲ふん▼有限公司 Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
FR2868202B1 (fr) * 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US9660082B2 (en) 2009-07-28 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit transistor structure with high germanium concentration SiGe stressor

Also Published As

Publication number Publication date
WO2006090201A3 (en) 2007-01-25
CN101103446A (zh) 2008-01-09
EP1851789B1 (en) 2013-05-01
JP2008532276A (ja) 2008-08-14
US20070254440A1 (en) 2007-11-01
WO2006090201A2 (en) 2006-08-31
EP1851789A2 (en) 2007-11-07
JP4958797B2 (ja) 2012-06-20
US7531427B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
CN100481345C (zh) SiGe层的热氧化及其应用
EP1025580B1 (en) Improved process for production of thin layers of semiconductor material
CN100543936C (zh) 半导体硅基板用热处理夹具
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
CN101241835B (zh) 贴合晶片的制造方法
KR101537960B1 (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
CN1317152A (zh) 制备理想析氧硅晶片的工艺
KR100947815B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
CN106030760B (zh) 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法
CN101179014A (zh) 半导体衬底的制造方法
EP1102314A3 (en) Method for manufacturing a SOI substrate
EP1160845A3 (en) Method for fabricating a silicon carbide semiconductor device
CN105324834B (zh) 硅晶圆的热处理方法
CN100501922C (zh) Simox基板的制造方法
JP2008159811A (ja) Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ
US20120299156A1 (en) Wafer processing method
JP2007180285A (ja) Ｓｇｏｉ基板の製造方法
KR100883642B1 (ko) ＳｉＧｅ 층의 가열 산화 및 그 적용
JP2006032463A (ja) 半導体装置の製造方法および半導体装置
EP1241707A3 (en) SOI substrate, annealing method therefor, semiconductor device having the SOI substrate, and method of manufacturing the same
KR100329776B1 (ko) 실리콘웨이퍼의표면결함제거를위한반도체소자제조방법
KR20150087244A (ko) 반도체-온-절연체 기판의 제조 방법
KR100765639B1 (ko) 웨이퍼의 표면 거칠기 개선 방법
JP2001223220A (ja) 半導体ウェーハの熱処理方法及び半導体ウェーハ
Vast et al. A novel method to prepare wafers with very low COPs for bonded SOI.(Materials).

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.