CN100505646C - 将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统 - Google Patents

将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统 Download PDF

Info

Publication number
CN100505646C
CN100505646C CNB2004100686258A CN200410068625A CN100505646C CN 100505646 C CN100505646 C CN 100505646C CN B2004100686258 A CNB2004100686258 A CN B2004100686258A CN 200410068625 A CN200410068625 A CN 200410068625A CN 100505646 C CN100505646 C CN 100505646C
Authority
CN
China
Prior art keywords
data pattern
storage card
detection
virtual memory
storage control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100686258A
Other languages
English (en)
Other versions
CN1595891A (zh
Inventor
乔尔·杰勒德·古德温
玛尼施·弥斯拉
约翰·丹尼尔·厄普顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1595891A publication Critical patent/CN1595891A/zh
Application granted granted Critical
Publication of CN100505646C publication Critical patent/CN100505646C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Abstract

本发明披露了一种通过判断存储系统中哪一个特定部件存在缺陷，将存储系统中的缺陷隔离的方法、系统和产品。该存储系统包括多个部件。这些部件包括物理存储模块，与物理存储模块连接的存储卡，和用于控制存储卡的存储控制器。存储卡包括一个或多个用于驱动或检测存储信号的电缓冲器。缓冲器作为虚拟存储元件。单独检测每个部件，以借助于虚拟存储系统元件确定有缺陷的部件。对这些部件的检测开始于首先检测物理存储模块。如果物理存储模块通过检测，则检测存储卡。如果存储卡通过检测，则检测存储控制器。

Description

将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统
技术领域
本发明概括而言涉及数据处理系统领域，并具体涉及用于检测存储系统的方法、系统和计算机程序产品。更具体而言，本发明涉及一种通过确定存储系统中哪一个特定部件存在缺陷而隔离存储系统中的缺陷的方法、系统和计算机程序产品。
背景技术
当前，在具有单一存储范围的小型系统结构中，计算机存储缺陷隔离技术中没有可靠的方法将存储器模块中的硬件问题隔离，存储器模块如双列直插存储模块(DIMM)，存储控制器和与存储器模块连接的存储卡。已知方法检验连接在一起的存储器系统的所有部分。通过将存储系统的所有部分连接在一起，使用存储控制器通过数据和地址位将数据模式写到存储子系统中。然后使用存储控制器从存储子系统读出数据。首先检测存储控制器。然后检测存储控制器周围的逻辑。接下来检测存储卡的逻辑，最后检测存储模块的逻辑。然后将写入存储系统的模式与从存储系统读出的模式进行比较。如果模式不匹配，则可以确定存储系统内存在缺陷。不过，存储系统的所有部件作为单个单元被检测，不能单独检测。除此之外，在小型结构中，当各存储系统部件如存储控制器、存储卡和存储模块中仅有一个部件存在缺陷时，所检测出的任何错误可能存在于相互连接的任何一个部件中，不能隔离。
这种用于确定存储系统中是否存在缺陷的现有技术方法不能单独检测存储系统的各个部件，因为这三个部件，即存储控制器，存储卡和存储模块作为一个连接单元被一起全部检测。另外，在小型结构情形中，这种现有技术方法难以精确确定哪个部件存在缺陷。此外，这种现有技术方法也没有细致地检测存储系统的存储卡部件及其周围的逻辑。结果，在存储卡部件存在缺陷时，带来不能隔离缺陷存储部件的问题，从而为了校正存储系统错误可能会增大现场更换部件的数量。
从而，需要一种与系统结构无关地、通过确定存储系统中哪个特定部件存在缺陷而隔离存储系统中的缺陷的方法、系统和产品，并且还提供单独检测各存储系统部件的能力，各部件之间不相互依赖。
发明内容
本发明提供了一种在数据处理系统中用于将存储系统中的缺陷隔离到特定存储系统部件的方法，所述方法包括步骤：所述存储系统包括多个部件，所述多个部件包括与存储卡连接的物理存储模块，所述存储卡，及用于控制所述存储卡的存储控制器，所述存储卡包括缓冲器或者三态装置；和单独检测所述多个部件中的每一个，以识别所述多个部件中具有有缺陷的部件，其中，所述物理存储模块的单独检测是通过将所述缓冲器或者三态装置作为虚拟存储控制器实现的，所述存储卡的单独检测是通过将所述缓冲器或者三态装置作为虚拟存储模块实现的。
本发明提供了一种用于将存储系统中的缺陷隔离到特定存储系统部件的数据处理系统，所述系统包括：所述存储系统，所述存储系统包括多个部件，所述多个部件包括与存储卡连接的物理存储模块，所述存储卡，及用于控制所述存储卡的存储控制器，所述存储卡包括缓冲器或者三态装置；和逻辑，所述逻辑分别检测所述多个部件中每一个，用于识别所述多个部件中有缺陷的部件，其中逻辑包括检测所述物理存储模块的逻辑和检测所述存储卡的逻辑，所述检测所述物理存储模块的逻辑是通过将所述缓冲器或者三态装置作为虚拟存储控制器实现检测的，所述检测所述存储卡的逻辑是通过将所述缓冲器或者三态装置作为虚拟存储模块实现检测的。
本发明披露了一种通过确定存储系统中哪个具体部件存在缺陷而隔离存储系统缺陷的方法、系统和产品。该存储系统包括多个部件。这些部件包括一个或多个物理存储模块，一个或多个与物理存储模块相连的存储卡，以及一个或多个用于控制存储卡的存储控制器。存储卡包括一个或多个用于驱动或检测存储信号的电缓冲器。根据本发明所述的方法，可使用缓冲器作为虚拟存储系统元件。为了识别缺陷部件，分别检测每个存储部件。首先使用电缓冲器作为虚拟存储控制器检测物理存储模块，从而检测存储系统。如果物理存储模块通过检测，则使用电缓冲器作为虚拟存储模块检测存储卡。如果存储卡通过检测，则使用任何一种现有技术方法检测存储控制器。通过这种方式，可将缺陷隔离到物理存储模块，存储卡或存储控制器。
在下面的详细描述中，显然可以看出本发明的上述及其他目的、特征和优点。
附图说明
在所附权利要求中提出了相信为新颖特征的本发明特征。不过本发明本身及优选使用方式，其他目的和优点，通过结合附图阅读下面的详细说明，将能更好地理解，附图中：
图1表示根据本发明，可以实现本发明的数据处理系统网络的示意图；
图2为根据本发明，可以实现本发明的数据处理系统的详细的方块图；
图3A为根据本发明，包括存储卡，物理存储模块和缓冲器的存储子系统的方块图；
图3B为根据本发明，包括存储卡，物理存储模块和三态装置的存储子系统的方块图；
图4表示根据本发明，通过首先检测物理存储模块，然后检测其他存储系统部件，从而检测存储系统的高级(high level)流程图；
图5表示根据本发明检测其他存储系统部件如存储卡和存储控制器的高级流程图；
图6表示根据本发明检测物理存储模块(物理DIMM)的高级流程图；
图7表示根据本发明检测存储卡的高级流程图；以及
图8表示根据本发明使用任何现有技术方法检测存储控制器的高级流程图.
具体实施方式
参照附图更好地理解本发明的优选实施例和其优点，使用相同附图标记表示附图中相同和相应的部件。
本发明是一种与系统结构无关，通过单独检测各存储系统部件，确定存储系统中哪个部件存在缺陷而隔离存储系统中缺陷的方法、系统和计算机程序产品。本发明可减少维修人员将缺陷隔离到存储系统的特定部件时必须执行的现场更换部件的数量.通过这种方式，在呼叫维修人员之前，识别缺陷部件。从而，在发生缺陷时，可呼叫服务人员，并且呼叫可包括识别存储系统的哪个特定部件存在缺陷，需要更换.因此，在进行服务呼叫之前确定缺陷装置。
本发明通过依照特定顺序单独检测各存储系统部件而将缺陷隔离到特定部件。首先，检测物理存储模块。然后检测存储卡，之后检测存储控制器.
首先，检测与存储卡连接的物理存储模块。设置检测模式检测物理存储模块。存储卡通常包括电缓冲器作为卡的一部分。根据本发明，在检测与存储卡连接的物理存储模块时，存储卡的这些电缓冲器作为虚拟存储控制器。这些缓冲器利用总线如JTAG总线，与处理器如服务处理器相连.通过服务处理器利用缓冲器作为虚拟存储控制器在JTAG总线上将检测模式写入物理存储模块并从物理存储模块读出。由此，检测存储系统的物理存储模块(物理DIMM)。如果在任何物理存储模块中都没有错误，则本发明下面描述存储卡的检测。
如上所述，存储卡通常包括电缓冲器作为卡的一部分。根据本发明，为了检测存储卡，将这些缓冲器视作虚拟存储模块.这些缓冲器利用总线如JTAG总线与处理器如服务处理器相连。然后赋予每个缓冲器惟一的标识，使服务处理器可以寻址缓冲器。然后服务处理器将每个缓冲器作为虚拟存储模块对待，对存储卡和与存储卡相关的逻辑执行检测。系统处理器将检测模式写到这些电缓冲器.服务处理器通过将数据模式读出到处于被视作虚拟存储模块的电缓冲器范围内的单个存储位置，从而检测数据位.如果对于虚拟存储模块中的各存储位置，读出的模式与写入模式匹配，则对存储卡进行地址位校验。
地址位校验比数据位校验更复杂。为了检测地址位，将视作虚拟存储模块的电缓冲器中的存储位置清空成已知状态，如全部为零。然后，将已知数据模式写入处于特定缓冲器或虚拟存储模块范围内的特定存储位置。然后，读出与相同电缓冲器或虚拟存储模块的范围相应的特定地址组，确定是否从除第一特定存储位置以外的存储位置读出已知数据模式。如果仅从第一特定存储位置没有从其他位置读出已知数据模式，则服务处理器确定该存储卡通过检测。如果存储卡通过了这种检验，则从第一特定存储位置去除已知数据模式，然后将其写到下一特定存储位置。重复这一过程直至所有存储地址位都经过检验。
服务处理器使用缓冲器作为虚拟存储模块检测存储卡。因此，使用缓冲器保存数据模式执行上述的数据和地址检测。当在物理存储模块检测中没有检测出错误时，如果在使用缓冲器作为虚拟存储模块的存储卡检验期间发生错误，则确定该存储卡存在缺陷并进行隔离。
如果在使用缓冲器作为虚拟存储模块的存储卡检测期间没有发生错误，则此时，确定物理存储模块和存储卡没有缺陷。然后，使用现有技术方法如内置自检(BIST)或JTAG扫描链签名验证检测存储控制器和支持逻辑。如果在这一阶段发现错误，则确定存储控制器存在缺陷。如果在存储控制器检测期间没有检测出错误，则可以宣布存储系统良好。
图1为可以实现本发明的数据处理系统网络100的示意图。网络数据处理系统100包含网络102，网络102是一种在网络数据处理系统100内连接在一起的各装置与计算机之间提供通信链接的介质。网络102可以包括连接线，如电线、无线通信链路或光缆。
在所示实施例中，服务器104与存储部件106一起与网络102相连.此外，客户机108，110和112通过网络通信装置也与网络102相连.网络102可以包括永久接线，如电线或光缆，或者通过电话连线构成的临时连接线。通信网络102还包括其他公共和/或专用广域网，局域网，无线网，数据通信网或连接，企业内部网，路由器，卫星链路，微波链路，蜂窝或电话网，无线电链路，光纤传送线路，ISDN线路，T1线路，DSL等。在一些实施例中，用户装置可以直接与服务器104相连，这也不偏离本发明的范围。此外，正如此处所使用的，通信包括有线或无线技术进行的通信。
客户机108，110和112可以为例如，个人电脑，便携式计算机，移动或固定用户站，工作站，网络终端或服务器，移动电话，公用电话亭，无声终端，个人数字助理，双向寻呼机，智能电话机，通知设备(Information appliance)或网络计算机。为了这种用途，网络计算机为与网络相连的任何计算机，其从与网络连接的另一计算机接收程序或其他应用程序。
在所示实施例中，服务器104将数据如引导文件，操作系统图像和应用程序提供给客户机108-112。客户机108，110和112为服务器104的客户。网络数据处理系统100可以包括附加的服务器，客户机或者其他没有示出的装置。图1作为一个示例，并非对本发明进行结构上的限制.
图2为可以实现本发明的数据处理系统的详细方块图。数据处理系统200可以为包括与系统总线206相连的多个处理器201，202，203和204的对称多处理器(SMP)系统.例如，数据处理系统200可以为纽约Armonk的国际商用机器公司的产品IBS RS/6000，作为网络内的服务器。或者，可以采用单处理器系统.并且存储控制器/高速缓存208也与系统总线206连接，提供与存储子系统260-263的接口。I/O总线桥(bus bridge)210与系统总线206相连，并为I/O总线212提供接口。如图所示，存储控制器/高速缓存208与I/O总线桥210可以集成。
如此处使用的，存储子系统包括存储卡，存储卡与物理存储模块如DIMM相连。存储卡还包括一个或多个此处所述的可作为虚拟DIMM的缓冲器.为每个缓冲器赋予惟一的标识，并且与存储卡的数据总线和地址总线相连。每个缓冲器还利用总线如JTAG总线234与诸如服务处理器235的处理器连接.通过这种方式，服务处理器235可以控制缓冲器，可以将数据写入缓冲器和从缓冲器读出数据。
数据处理系统200可以为逻辑上分区的数据处理系统。因此，数据处理系统200可以具有同时运行的多个异构操作系统(或者一个操作系统的多个例程)。这多个操作系统中的每一个可以具有可在其内部执行的任何数量的软件程序。数据处理系统200可以逻辑上分区，从而可以将不同的I/O适配器220-221，228-229，236和248-249分派给不同逻辑分区.
连接I/O总线212的外围元件互联(PCI)主机桥(host bridge)214，为PCI局部总线215提供接口。若干输入/输出适配器220-221可以通过PCI-PCI桥216与PCI总线215连接。典型的PCI总线设备将支持4个到8个之间的I/O适配器(即用于增加连接器的扩展槽).每个I/O适配器220-221提供数据处理系统200与输入/输出装置如作为数据处理系统200的客户机的其他网络计算机之间的接口。
附加的PCI主机桥222提供附加PCI总线223的接口.PCI总线223通过PCI总线226-227与多个PCI I/O适配器228-229连接。因此，可通过各个PCI I/O适配器228-229支持附加I/O装置如调制解调器或网络适配器。通过这种方式，数据处理系统200能连接多个网络计算机。
内存映象图适配器248可以经由所述PCI总线244和245通过PCI主桥240和PCI-PCI桥242与I/O总线212相连。并且，硬盘250也可以经由所述的PCI总线241和245通过PCI主桥240和PCI-PCI桥242与I/O总线212连接。
PCI主桥230为PCI总线231提供连接I/O总线212的接口.PCI总线231将PCI主桥230连接至服务处理器邮箱接口和ISA总线访问通过逻辑294以及PCI-PCI桥232。ISA总线访问通过逻辑294，并且将PCI访问向前传送到PCI/ISA总线293。NVRAM存储器与ISA总线296相连。服务处理器235通过其局部PCI总线295与服务处理器邮箱接口294连接。服务处理器235还通过多个JTAG/I2C总线234与处理器201-204相连.JTAG/I2C总线234为JTAG/扫描总线(参见IEEE1149.1)与菲利浦I2C总线的组合.不过，可仅由菲利浦I2C总线或者仅用JTAG/扫描总线替换JTAG/I2C总线234.主处理器201，202，203和204的所有SP-ATTN信号结合成服务处理器的中断输入信号。服务处理器235具有其自身的局部存储器291，并访问硬件操作器控制面板290。
当数据处理系统200最初加电时，服务处理器235使用JTAG/扫描总线234询问系统(主)处理器201-204，存储控制器208和I/O桥210。在这一步骤完成之后，服务处理器235具有可了解数据处理系统200的详细目录(inventory)和拓扑结构。服务处理器235还对通过询问系统处理器201-204，存储控制器208和I/O桥210发现的所有元件执行内置自检(BIST)，基本保证检测(BAT，Basic Assurance Tests)和存储器检测。由服务处理器235收集和报告BIST、BAT和存储器检测期间检测出的任何错误信息。
JTAG总线可以扩展到一个或多个存储子系统，如存储子系统260-263，并且扩展到存储控制器208。
本领域技术人员可知，可以改变图2中所示的硬件。例如，还可以使用其他外围设备，如光盘驱动器等，或者用这些装置取代所述硬件。所述例子并不意味着对本发明进行结构限制。
图3A为根据本发明，包括存储卡，物理存储模块和缓冲器的存储子系统的方块图。存储卡300a包括一个或多个物理存储模块，如存储模块302和304。存储卡300a可以包括用于将附加物理存储模块连接到存储卡300a的附加空槽306和308。
典型存储卡还包括一个或多个缓冲器，如缓冲器310和312。根据本发明，缓冲器310和312与总线如JTAG总线322连接，用于与诸如服务处理器235的处理器通信.可以使用数据/地址总线318对缓冲器写入和读出。存储模块302和304处于伸入缓冲器310和312内的数据/地址总线319上。
利用存储卡上作为虚拟存储元件如虚拟存储控制器的现有电缓冲器310和312检测存储系统，可利用存储卡上现有的硬件只需作出微小改变就可以检测存储系统。如果需要，可以改变缓冲器，使其与诸如JTAG总线的总线相连。
图3B为根据本发明包括存储卡，物理存储模块和三态装置的存储子系统的方块图.还可以使用三态装置314和316检测存储系统。典型存储卡不包括三态装置。从而，可以将这些装置加入存储卡。处理器可使用总线如I2C总线320控制该装置314和316。装置314和316中的每一个均包括并-串寄存器转换功能.并-串寄存器上的输入线数量与存储卡上的地址和数据线数量一样多。通过以电缓冲器相同的方式使用这些三态装置314和316，检测存储系统。使用三态装置执行检测，需要向存储卡增加附加硬件。
图4表示说明本发明检测存储系统的高级流程图。该流程开始于方块400，然后通过方块402，方块402表明首先检测存储系统的各物理存储模块(DIMM)。图6更详细地描述根据本发明检测物理存储模块的过程。
再次参照本发明，流程进行到方块404，方块404表示判断是否在一个或多个物理存储模块中检测到错误.如果判断结果为一个或多个物理存储模块中检测到错误，则流程进行到方块406，方块406表示识别存在缺陷的一个或多个存储模块。之后，方块408表示用适当的位置代码记录物理存储模块的错误.再次参照方块404，如果判断结果为在任何物理模块中都没有检测到错误，则流程进行到方块410，方块410表示检测其他存储系统部件，如存储卡和存储控制器。图5更详细地描述方块410的处理。
图5表示根据本发明检测其他存储系统部件的高级流程图。流程开始于方块500，方块500表明开始检测其他存储系统部件如存储卡和存储控制器.如果整个存储系统包括不止一个这种存储部件，则对每个部件重复图5所示的过程。
然后流程进行到方块502，方块502表示使用已经包括为典型存储卡一部分的电缓冲器检测存储卡.使用这些缓冲器作为虚拟存储模块。或者，可以利用加入存储卡的三态装置检测存储卡。参照图7更详细地描述存储卡检测过程.
之后，方块504表示判断是否在存储卡中检测到错误。如果判断结果为检测到错误，则流程进行到方块506，方块506表示用适当的位置代码记录存储卡的错误.再次参照方块504，如果判断结果为在存储卡中没有检测到错误，则流程进行到方块508，方块508表示使用现有技术方法检测存储控制器。将参照图8更详细地描述存储控制器检测过程。
再次参照本发明，方块510表示判断是否在存储控制器中检测到错误.如果判断结果为在存储控制器中检测到错误，则流程进行到方块512，方块512表示用适当位置代码记录存储控制器的错误。再次参照方块510，如果判断结果为没有检测到错误，则如方块514所示流程终止。
图6表示根据本发明检测物理存储模块的高级流程图。如果系统中存在多个物理存储模块(DIMM)，则对每个模块重复该过程。用于检测物理存储模块的过程开始于方块600.使用JTAG总线通过存储卡电缓冲器访问物理存储模块。因此，将缓冲器视作虚拟存储控制器。设定检测模式以检测物理存储模块.然后，方块602表示对这些缓冲器扫描数据和地址信息。然后，方块604表示通过JTAG扫描进行触发控制，使用缓冲器将数据写入物理存储模块.下面，方块606表示对物理存储模块内的其他地址重复相同过程.方块608表示判断是否物理存储模块内的所有地址都已经写入。如果判断结果为还存在需要写入的附加地址，则流程返回方块602。再次参照方块608，如果数据已经写入所有地址，则流程进行到方块610。
方块610表示对物理存储模块扫描地址信息。之后，方块612表示通过JTAG扫描进行触发控制，从物理存储模块读出数据。然后，方块614表示对来自于缓冲器的物理存储模块数据执行扫描。然后，方块616表示验证数据模式，保证所写入的信息被读出。下面，方块618表示判断是否所有存储位置都经过验证。如果结果为否，则流程返回方块610。如果所有存储位置都经过验证，则如方块620所示流程终止。如上所述，可使用三态装置取代缓冲器检测物理存储模块。
图7表示根据本发明检测存储卡的高级流程图.该用于检测存储卡的过程开始于方块700。然后，方块702表示设定检测模式以检测存储卡。然后流程进行到方块704，方块704表示将惟一标识赋予每个缓冲器.然后，方块706表示将存储卡上的电缓冲器视作虚拟存储模块.然后，方块708表示系统处理器通过将数据和地址位写入存储子系统而直接将数据和地址信息写到每个缓冲器。此后，方块710表示服务处理器通过JTAG总线直接从缓冲器读出数据和地址信息。然后如方块712所示流程终止。如上所述，可使用三态装置取代缓冲器来检测存储卡。
图8表示根据本发明使用现有技术方法检测存储控制器的高级流程图。用于检测存储控制器的流程开始于方块800，然后进行到方块802，方块802表示使用任何现有技术方法如内置自检(BIST)或JTAG扫描链签名验证，检测存储控制器。然后如方块804所示流程终止。
注意，尽管在全功能数据处理系统的角度描述了本发明，不过本领域普通技术人员可知，本发明的处理可以分布成计算机可读介质形式和多种格式的指令，从而无论实际用于执行分布的信号载体介质的特定类型如何，都可以同样应用本发明.计算机可读介质包括可记录型介质如软盘，硬盘驱动器，RAM，CD-ROM，DVD-ROM，和传输型介质如数字和模拟通信链路，使用传输形式如射频和光波传输的有线和无线通信链路.计算机可读介质可以采用编码格式，并且可以通过解码实际用于特定数据处理系统中。
本发明的描述用于说明和描述的目的，而非穷举或者将本发明限定为所披露的形式.本领域技术人员显然可以想到多种变型和改变。所选择和描述的实施例是为了更好地理解本发明的原理，实际应用，并且为了使本领域普通技术人员能理解本发明，具有多个变型的多种实施方式适合于预期的特定用途。

Claims (18)

1、一种在数据处理系统中用于将存储系统中的缺陷隔离到特定存储系统部件的方法，所述方法包括步骤：
所述存储系统包括多个部件，所述多个部件包括与存储卡连接的物理存储模块，所述存储卡，及用于控制所述存储卡的存储控制器，所述存储卡包括缓冲器或者三态装置；和
单独检测所述多个部件中的每一个，以识别所述多个部件中具有有缺陷的部件，其中，所述物理存储模块的单独检测是通过将所述缓冲器或者三态装置作为虚拟存储控制器实现的，所述存储卡的单独检测是通过将所述缓冲器或者三态装置作为虚拟存储模块实现的。
2、根据权利要求1所述的方法，还包括步骤：
检测所述物理存储模块；
所述物理存储模块通过所述检测时，检测所述存储卡；和
所述存储卡通过所述检测时，检测所述存储控制器。
3、根据权利要求2所述的方法，其中，所述检测所述存储卡的步骤包括：
将所述缓冲器视作虚拟存储模块；
将所述数据模式保存在所述虚拟存储模块中；
从所述虚拟存储器读出所述数据模式；
将写入所述虚拟存储模块的所述数据模式与从所述虚拟存储模块读出的所述数据模式进行比较；
在写入所述虚拟存储模块的所述数据模式与从所述虚拟存储模块读出的所述数据模式相同时，确定所述存储卡通过所述检测；以及
在写入所述虚拟存储模块的所述数据模式与从所述虚拟存储模块读出的所述数据模式不同时，确定所述存储卡没有通过所述检测。
4、根据权利要求2所述的方法，还包括步骤：
所述存储卡还包括多个缓冲器；和
将惟一的标识赋予所述多个缓冲器中的每一个，用于寻址所述多个缓冲器。
5、根据权利要求2所述的方法，还包括步骤：
将所述缓冲器与服务处理器连接；和
利用所述服务处理器检测所述存储卡。
6、根据权利要求5所述的方法，还包括步骤：
利用JTAG总线将所述缓冲器与所述服务处理器连接。
7、根据权利要求2所述的方法，还包括步骤：
将数据模式存储到所述存储控制器中；
从所述存储控制器读出数据模式；
将写入所述存储控制器的所述数据模式与从所述存储控制器读出的所述数据模式进行比较；
在写入所述存储控制器的所述数据模式与从所述存储控制器读出的所述数据模式相同时，确定所述存储控制器通过所述检测；以及
在写入所述存储控制器的所述数据模式与从所述存储控制器读出的所述数据模式不同时，确定所述存储控制器没有通过所述检测。
8、根据权利要求7所述的方法，还包括步骤：
将所述存储控制器与服务处理器相连。
9、根据权利要求7所述的方法，还包括步骤：
利用JTAG总线将所述存储控制器与服务处理器连接。
10、根据权利要求2所述的方法，其中，所述检测所述存储卡的步骤包括：
将所述三态装置视作虚拟存储模块；
将所述数据模式存储到所述三态装置中；
从所述三态装置读出数据模式；
比较写入所述三态装置的所述数据模式与从所述三态装置读出的所述数据模式；
在写入所述三态装置的所述数据模式与从所述三态装置读出的所述数据模式相同时，确定所述存储卡通过所述检测；和
在写入所述三态装置的所述数据模式与从所述三态装置读出的所述数据模式不同时，确定所述存储卡没有通过所述检测。
11、一种用于将存储系统中的缺陷隔离到特定存储系统部件的数据处理系统，所述系统包括：
所述存储系统，所述存储系统包括多个部件，所述多个部件包括与存储卡连接的物理存储模块，所述存储卡，及用于控制所述存储卡的存储控制器，所述存储卡包括缓冲器或者三态装置；和
逻辑，所述逻辑分别检测所述多个部件中每一个，用于识别所述多个部件中有缺陷的部件，其中逻辑包括检测所述物理存储模块的逻辑和检测所述存储卡的逻辑，所述检测所述物理存储模块的逻辑是通过将所述缓冲器或者三态装置作为虚拟存储控制器实现检测的，所述检测所述存储卡的逻辑是通过将所述缓冲器或者三态装置作为虚拟存储模块实现检测的。
12、根据权利要求11所述的系统，还包括检测所述存储控制器的逻辑，其中，该系统中，
首先检测所述物理存储模块的逻辑进行检测；
在所述物理存储模块通过所述检测时，检测所述存储卡的逻辑进行检测；和
在所述存储卡通过所述检测时，检测所述存储控制器的逻辑进行检测。
13、根据权利要求12所述的系统，其中，所述检测所述存储卡的逻辑包括：
用于将所述数据模式保存在所述虚拟存储模块中的存储装置；
用于从所述虚拟存储器读出数据模式的读出装置；
用于将写入所述虚拟存储模块的所述数据模式与从所述虚拟存储模块读出的所述数据模式进行比较的比较装置；
判断装置，其根据写入所述虚拟存储模块的所述数据模式与从所述虚拟存储模块读出的所述数据模式相同而判断所述存储卡通过所述检测；以及
判断装置，其根据写入所述虚拟存储模块的所述数据模式与从所述虚拟存储模块读出的所述数据模式不同而判断所述存储卡没有通过所述检测。
14、根据权利要求11所述的系统，其中所述存储卡还包括多个缓冲器，该系统还包括：
赋值装置，其将惟一标识赋予所述多个缓冲器中的每一个，用于寻址所述多个缓冲器。
15、根据权利要求11所述的系统，其中
所述缓冲器与服务处理器相连；和
所述服务处理器用于检测所述存储卡。
16、根据权利要求15所述的系统，其中所述缓冲器利用JTAG总线与所述服务处理器相连。
17、根据权利要求11所述的系统，其中，所述检测所述存储控制器的逻辑包括：
用于将数据模式存储到所述存储控制器中的存储装置；
用于从所述存储控制器读出数据模式的读出装置；
用于比较写入所述存储控制器的所述数据模式与从所述存储控制器读出的所述数据模式的比较装置；
判断装置，根据写入所述存储控制器的所述数据模式与从所述存储控制器读出的所述数据模式相同而判断所述存储控制器通过所述检测；以及
判断装置，根据写入所述存储控制器的所述数据模式与从所述存储控制器读出的所述数据模式不同而判断所述存储控制器没有通过所述检测。
18、根据权利要求17所述的系统，其中所述存储控制器利用JTAG总线与服务处理器相连。
CNB2004100686258A 2003-09-11 2004-09-03 将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统 Expired - Fee Related CN100505646C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/660,006 2003-09-11
US10/660,006 US7305595B2 (en) 2003-09-11 2003-09-11 Method, system, and product for isolating memory system defects to a particular memory system component

Publications (2)

Publication Number Publication Date
CN1595891A CN1595891A (zh) 2005-03-16
CN100505646C true CN100505646C (zh) 2009-06-24

Family

ID=34273572

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100686258A Expired - Fee Related CN100505646C (zh) 2003-09-11 2004-09-03 将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统

Country Status (2)

Country Link
US (1) US7305595B2 (zh)
CN (1) CN100505646C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US7404117B2 (en) * 2005-10-24 2008-07-22 Inapac Technology, Inc. Component testing and recovery
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US7466160B2 (en) * 2002-11-27 2008-12-16 Inapac Technology, Inc. Shared memory bus architecture for system with processor and memory units
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US7673193B1 (en) * 2005-08-18 2010-03-02 Rambus Inc. Processor-memory unit for use in system-in-package and system-in-module devices
US7496819B2 (en) * 2004-02-05 2009-02-24 Broadcom Corporation Custom logic BIST for memory controller
DE102004047813A1 (de) * 2004-09-29 2006-03-30 Infineon Technologies Ag Halbleiterbaustein mit einer Umlenkschaltung
US7779311B2 (en) * 2005-10-24 2010-08-17 Rambus Inc. Testing and recovery in a multilayer device
US7593271B2 (en) 2006-05-04 2009-09-22 Rambus Inc. Memory device including multiplexed inputs
KR100770749B1 (ko) * 2006-07-11 2007-10-26 삼성전자주식회사 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법
US7466603B2 (en) * 2006-10-03 2008-12-16 Inapac Technology, Inc. Memory accessing circuit system
US7561027B2 (en) * 2006-10-26 2009-07-14 Hewlett-Packard Development Company, L.P. Sensing device
US8499208B2 (en) * 2006-10-27 2013-07-30 Qualcomm Incorporated Method and apparatus for scheduling BIST routines
CN102915260B (zh) * 2012-09-17 2016-04-20 记忆科技(深圳)有限公司 固态硬盘容错的方法及其固态硬盘
DE102014202826A1 (de) * 2014-02-17 2015-08-20 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Erhöhung der Datenrate eines Bussystems
CN106918750A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于内存插槽的测试电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357521A (en) 1990-02-14 1994-10-18 International Business Machines Corporation Address sensitive memory testing
US5357621A (en) * 1990-09-04 1994-10-18 Hewlett-Packard Company Serial architecture for memory module control
US5343478A (en) * 1991-11-27 1994-08-30 Ncr Corporation Computer system configuration via test bus

Also Published As

Publication number Publication date
US20050060604A1 (en) 2005-03-17
US7305595B2 (en) 2007-12-04
CN1595891A (zh) 2005-03-16

Similar Documents

Publication Publication Date Title
CN100505646C (zh) 将存储系统中的缺陷隔离到特定存储系统部件的方法和数据处理系统
US20020178404A1 (en) Method for prioritizing bus errors
CN1174327C (zh) 确定系统配置的方法和系统
CN1841547B (zh) 识别故障模块的方法及装置
CZ346099A3 (cs) Způsob a systém pro izolování chyb PCI sběrnice
CN109144852A (zh) 静态代码的扫描方法、装置、计算机设备及存储介质
CN102053898A (zh) 针对主机pcie插槽上总线接口的测试方法及其读写测试方法
CN101354667B (zh) 一种外围组件互连总线级压力测试方法
CA1208795A (en) Data processing scan-art system
CN101127580B (zh) 节点装置、控制装置和控制方法
CN101452417B (zh) 监控方法及其监控装置
CN111309553A (zh) 一种监控存储Jbod的方法、系统、设备及介质
CN100454226C (zh) 主机、存储装置以及对存储装置的访问方法
CN104636228A (zh) 便于测试的电子装置及测试方法
US20020157047A1 (en) Logical verification apparatus and method for memory control circuit
US6795938B2 (en) Memory access controller with response faking
JPH0637766A (ja) データ伝送システム
US7174480B1 (en) Data processing method and system for simulation of hardware faults utilizing a PCI bus
CN100337199C (zh) 升级flash器件的基本输入输出系统的方法
CN113609037B (zh) 一种基于uvm的gpio模块验证的方法、装置、设备及可读介质
JP3288345B2 (ja) バッファ制御装置、バッファ評価方法、バッファ評価装置、プログラムを記録した記録媒体、中央処理装置、情報処理装置
JP2002244934A (ja) メモリ監視装置および方法
JP3429139B2 (ja) コンピュータ装置における書込み用バッファ装置のアドレス用比較器及び主記憶装置からのデータ読出し方法
KR19980079439A (ko) 캐쉬 모듈 결함 격리 방법 및 시스템
CN116401120A (zh) 一种线缆连接校验方法、装置、设备及机器可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20210903