CN100520754C - 用于传送数据的数据处理设备以及方法 - Google Patents
用于传送数据的数据处理设备以及方法 Download PDFInfo
- Publication number
- CN100520754C CN100520754C CNB2004800064385A CN200480006438A CN100520754C CN 100520754 C CN100520754 C CN 100520754C CN B2004800064385 A CNB2004800064385 A CN B2004800064385A CN 200480006438 A CN200480006438 A CN 200480006438A CN 100520754 C CN100520754 C CN 100520754C
- Authority
- CN
- China
- Prior art keywords
- bus
- data
- control module
- bus master
- processing equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 22
- 238000004891 communication Methods 0.000 claims abstract description 27
- 230000006978 adaptation Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000000872 buffer Substances 0.000 claims description 7
- 239000000725 suspension Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 241001608711 Melo Species 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000004258 Cordia alliodora Nutrition 0.000 description 1
- 244000085692 Cordia alliodora Species 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Abstract
依照本发明的数据处理设备包括链接到第一总线(5)的第一处理单元(1)，链接到第二总线(6)的第二处理单元(2)，链接到第一总线(5)的第一总线主设备(3)，链接到第二总线(6)的第二总线主设备(4)，使第一和第二总线主设备(3，4)彼此链接的第一和第二通信信道(7，20，8，21)，以及控制第一和第二总线主设备(3，4)之间经由第一和第二通信信道(7，20，8，21)的数据传送的控制单元(9)。
Description
本发明涉及一种用于把数据从第一处理器系统的第一存储器传送至第二处理器系统的第二存储器的数据处理设备以及方法。例如，本发明可以用于建立两个或更多处理器之间的通信。本发明特别涉及设置在同一半导体电路小片上的处理器之间的相互处理器通信。
依照本发明的用于传送数据的数据处理设备以及方法总体上支持使用多微处理器的应用程序，其中处理器核心之间大块数据的快速交换是必要的。这包括移动电话、联网的个人数字助理(PDA)，联网装备或通用计算装备，其中不同的处理器核心在数据必须跨越处理器边界的系统中共享不同的任务。
随着对更大功率的计算设备的需要的增加，提供越来越多的包括不只是一个处理器的系统。
存在这样的系统，其中两个或更多处理器被集成在同一芯片或半导体电路小片上。典型实例是智能卡，其在同一半导体电路小片上具有主处理器以及隐藏处理器。
随着小型手持设备变得越来越流行，对功能强大以及灵活的芯片的需要也不断增加。典型实例是便携式电话，开始时，它的传播作用仅仅是语音传输的电话，即，用于模拟通信。近几年来，已经增添了附加的特征，并且大多数当今的便携式电话被设计成用于语音以及数据服务。增加的微分器是无线应用协议(WAP)支持、传呼以及短消息系统(SMS)功能，仅仅用于命名某些新发展。所有这些特征都要求功能性更强的处理器并且甚至往往要求双处理器或多处理器芯片。
以后，处理例如数字视频流的系统将变得可用。此系统还要求功能性强并且灵活的芯片集。
其它例子是集成电路卡、诸如多目的JavaCards、小型手持设备，诸如掌上型计算机或个人数字助理(PDA)等等。
在Ghodrat及其他人提出的USP 6 266 723中，描述了一种用于优化外围组件互联PCI总线传送的方法以及系统。这种方法和设备是特别为优化数据处理系统中总线上的数据传送而提供的。为此目的，所述数据处理系统包括中央处理单元、存储器子系统、用于接收传送数据的总线事务的总线以及连接至所述总线的设备。此设备还包括总线事务启动器，用于产生总线事务请求，总线事务优化器，用于响应于接收原始总线事务请求来产生多个总线事务请求，并且其中这些请求包括高性能总线事务请求以及低性能总线事务请求。所述设备还包括总线接口单元，其用于响应于接收总线事务请求来控制总线事务。
Melo及其他人提出的USP 6 212 590描述了具有延迟事务判优机制的集成总线桥接设计的计算机系统。将其应用于对接至扩展基的膝上型计算机内，借此可以获得较高的性能。所述系统包括便携式计算机中的次级总线桥接设备，并且包括所述便携式计算机对接的扩展基中的另一个次级总线桥接设备。扩展基中的外围设备可以初始化延迟周期来经由主总线桥接设备向存储器读取或写入数据，其中所述主总线桥接设备还耦合至CPU。两个总线桥接设备均包括判优器，用于控制连接两个次级桥接设备的外围总线的判优。
在Melo及其他人提出的USP 6 279 087中，描述了一种用于在支持写寄送操作的总线桥中保持相关性并且改善性能的系统和方法。所述桥在耦合至处理器总线的微处理器、耦合至存储器总线的主存储器以及耦合至外围总线的外围设备之间提供接口。为了保持相关性，所述桥在某些情况下禁止寄送，并且在允许某些读请求被服务以前刷新寄送的写事务。至少在Melo及其他人提出的USP 6 199131中，描述了采用优化的延迟事务判优技术的计算机系统。缺点是，两个方法都不允许同时读取和写入数据。
在Pardillos提出的USP 5 642 482中，描述了一种使用通信协同处理器进行网络传输的系统，其包括用于实现协议层的微处理器以及用于管理直接存储器访问的微处理器。用于在计算机总线和网络之间传输数据的系统包括连接至所述总线并且连接至网络连接的适配器的通用单元，并且还包括第一微处理器以及用于在所述总线和适配器之间传送帧的单元，所述适配器包括在两者之间连接的双端口存储器。所述系统还包括连接至通用单元的通信协同处理器。所述通信协同处理器包括第二微处理器，用于通过向每个帧提供适用于协议的控制数据来为每个通信层实现相应的协议。所述第二微处理器相连到第一微处理器和双端口存储器。最后，所述系统包括第三微处理器，用于提供第二微处理器和双端口存储器之间的数据传送的直接存储器访问管理。
此方案的缺点在于：由于在整个数据块或字可由相对的处理器读出以前必须把它们首先写入双端口存储器，所以存在块或单个传送的高的等待时间。在所有这些时间内，所述处理器从事传送。另一缺点在于：固件包含于执行传送的两个处理器块传送。两侧上的传送功能还必须一致。
在Honda提出的USP 5 916 296中描述了另外的多处理器系统。其中描述的双处理器自动控制系统包括具有只读存储器(ROM)的主机微处理器、随机访问存储器(RAM)、中央处理单元(CPU)和直接存储器访问(DMA)控制器。所述系统还包括敲击-控制系统微处理器，装备有ROM、RAM、CPU和DMA控制器。所述主机微处理器和所述敲击-控制系统微处理器由双向通信线路连接。
此方案的缺点在于：两个DMA控制器之间的双向通信线路没有采用流水线缓冲器。
本发明的一个目的在于提供一种用于把数据从第一处理器传送至第二处理器的数据处理设备和方法，其中在两个处理器之间可以同时双向交换数据。
本发明的另一目的在于：把数据从第一处理器传送至另一处理器，其中等待时间尽可能的短，所述等待时间指的是意图发送数据和总线对于传送可用的时间点之间的时间。
本发明的又一目的在于优化两个处理器核心的性能。把数据从一个处理器传送至另一处理器将不会消耗处理器核心的性能，并且由此防止系统的总体性能的减少。
如果在依照现有技术的系统中所述处理器时钟速度千差万别，那么这将使较快的处理器变慢并且降低数据传送期间整个系统的性能。由此，本发明的另一目的在于：当处理器以不同的时钟频率运行时，防止处理器和系统性能的损失。
与用于只传送单个数据字的系统相比，用于传送较大数据块的系统需要不同的硬件实现。本发明的一个目的还在于：提供一种用于把数据从第一处理器传送至第二处理器的数据处理设备和方法，其中传送较大数据块像传送单个字一样来利用。
一旦把数据从具有第一处理器的一个子系统传送至具有第二处理器的另一个子系统，现有技术解决方案往往要求附加过程来把数据移动到所述子系统内的期望位置。缺点是，这样做进一步降低了处理器性能。因此，本发明的另一目的在于：提供一种用于把数据从第一处理器传送至第二处理器的数据处理设备和方法，其中把数据传送至子系统内的期望位置不会影响处理器性能。
所述问题是通过具有如独立的装置权利要求所述的特征的数据处理设备来解决的，所述设备主要包括：链接到第一总线的第一处理单元，链接到第二总线的第二处理单元，链接到所述第一总线的第一总线主设备，链接到所述第二总线的第二总线主设备，使所述第一和所述第二总线主设备彼此链接的通信信道以及用于在两个总线主设备之间经由通信信道传送数据的控制器。
用于把数据从第一处理器传送至第二处理器的适当方法包括在独立的方法权利要求中列出的特征。依照本发明的用于把数据从第一处理器系统的第一存储器传送至第二处理器系统的第二存储器的此方法，包括如下步骤：第一存储器利用第一时钟速率经由第一总线把数据发送至由第一总线主设备控制的第一流水线；随后，借助于第二总线主设备利用第二时钟速率的把数据从第一流水线经由第二总线传送至第二存储器。
有益的是，本发明的进一步的演变可以参见从属权利要求中列出的特征。
依照本发明实施例的数据处理设备中的第一和第二通信信道包括缓冲器。由此，从一个处理器核心至另一个处理器核心的数据传送被缓冲，因此，较快处理器的性能不会受到较慢处理器的性能的影响。因此，数据传送不会降低上级系统的整体性能。
在依照本发明的数据处理设备的另一个实施例中，每个缓冲器均具有第一和第二时钟输入端，其中第一时钟输入端与第一总线主设备链接，而第二时钟输入端与第二总线主设备链接。此实施例的优势在于：如果处理器速度明显不同，那么此方案不会使较快的处理器变慢，并且在数据传送期间不会降低较快系统的性能。例如，所述数据可以利用第一处理器的时钟被写入第一缓冲器，并且数据可以利用第二处理器的时钟速率从第一缓冲器中被读出。
在依照本发明的数据处理设备的进一步的实施例中，第一总线具有第一总线宽度，而第二总线具有第二总线宽度，并且第一和第二通信信道包括用于适应所述总线宽度的适应单元。这具有如下好处，即：数据传送对软件是透明的。
在依照本发明的数据处理设备的又一实施例中，第一总线具有一种类型的字节次序，而第二总线具有另一类型的字节次序。此外，第一和第二通信信道包括用于适应所述字节次序的又一适应单元。由此，即使两个子系统具有不同的字节次序，也可以确保处理器之间的数据传送。例如，如果一个子系统利用低位在前(littleendian)结构来工作，而另一个子系统利用高位在前(big endian)结构，那么这两个子系统之间的通信仍然是可能的。
此外，依照本发明的数据处理设备的控制单元可以包括用于单数据传送的输出寄存器，其输入端与第一总线相连。多路复用器接入所述通信信道之一，并且连接至从属访问输出寄存器。以此，单数据传送或数据块传送得以实现。
进一步建议的是，在数据处理设备中，处理单元之一是主设备，而其它处理单元是从设备。所述控制单元与主设备相连以便接收并且发送控制和状态信号。
有益的是，依照本发明的数据处理设备的控制单元包括地址寄存器产生器，其输入端与主设备相连，并且其输出端与第一总线主设备相连，并且所述控制单元包括另一地址寄存器产生器，其输入端与主设备相连并且其输出端与第二总线主设备相连。
此外，依照本发明的数据处理设备的控制单元可以被配备以便地址得以自动递增。于是，利用地址的生成没有子系统被加载。
在另一有益的实施例中，依照本发明的数据处理设备的控制单元可以被配备以便使地址可以依照环形缓冲模式被产生。
有益的是，依照本发明的数据处理设备的控制单元包括连接至第一总线的字计数器。
依照本发明的另一实施例，所述控制单元被配备以便当缓冲器已满时，使数据传送可以被挂起。以此，可以防止缓冲器溢出以及由此造成的数据丢失的结果。
在依照本发明的数据处理设备的另一方面中，所述控制单元被配备以便使总线访问负载可以被控制，如此使得总线访问负载被控制在预定值以下。
此外，依照本发明的数据处理设备可以被配备以便使作为主设备的第一处理器可以挂起数据传送。
在依照本发明的数据处理设备的另一个实施例中，第一总线主设备被配备以便使其可以检测有关地址调整或非法地址的错误并且将此转发至拉制单元。
在依照本发明的用于传送数据的方法的又一实施例中，从第二处理器到第一处理器的数据传送包括如下步骤：所述第二存储器借助于第二总线主设备利用第二时钟速率把数据经由第二总线发送至第二流水线.过后，借助于第一总线主设备利用第一时钟速率把数据从第二流水线经由第一总线传送到第一存储器。
附图示出了依照本发明的数据处理设备的框图.
本发明提供了一种在多处理器系统中数据交换的改进方案。在图中示出了两个处理器系统的实施例，其中所述处理器系统具有经由流水线链接至远程总线主设备的本地主设备.
在图中示出的依照本发明的数据处理设备包括第一处理器A，用参考标记1表示，其可以是中央处理单元(CPU)，还包括第二处理器B，用参考标记2表示，其例如可以是数字信号处理器(DSP)。第一处理器A经由第一总线A被链接至本地总线主设备3。第二处理器B经由第二总线B被链接至远程总线主设备4。所述系统还包括链接到第一总线5的第一存储器A，以及链接到第二总线6的第二存储器B。
第一子系统包括第一处理器A、第一总线A、第一存储器A以及本地总线主设备3。第二子系统包括第二处理器B、第二总线B、第二存储器B以及远程总线主设备4。
所述数据传送是由两个通信信道执行的，其中第一通信信道把数据从远程总线主设备4传送至本地总线主设备3，而第二通信信道把数据从本地总线主设备3传送至远程总线主设备4。第一通信信道还被称为Rx-信道，而第二通信信道还称为Tx-信道.所述Rx-信道包括RX流水线，其输入端与远程总线主设备4的数据输出端R_data_out相连，并且其数据输出端7.4经由适应单元20与本地总线主设备3的数据输入端L_data_in相连。所述TX-信道包括TX流水线8，其输入端经由多路复用器10和第二适应单元21与本地总线主设备3的数据输出端L_data_out相连，并且其数据输出端8.5与远程总线主设备4的数据输入端R_data_in相连。
第一适应单元20被提供以便把从远程总线主设备4的数据输出端R_data_out递送的数据转换为适于本地总线主设备3的格式。特别是，如果远程总线主设备4在具有m1条线路的数据总线上递送其输出数据，而本地总线主设备的数据总线具有n1条线路，那么第一适应单元20转换所述数据，以便使它们适合于本地总线主设备3的数据总线。如果远程总线主设备4以低位在前格式(计算机工业中已知的第一字节寻址格式)递送其输出数据R_data_out，但是本地总线主设备3需要具有以高位在前格式(计算机工业中已知的第二字节寻址格式)的数据时，那么第一适应单元20适当地转换输出数据R_data_out。是否必须转换来自于远程总线主设备4的输出数据R_data_out取决于控制单元9，其与第一适应单元20的控制输入端20.1链接。
第二适应单元21被提供以便把从本地总线主设备3的数据输出端L_data_out递送的数据转换为适于远程总线主设备4的格式。如果本地总线主设备3在具有n2条线路的数据总线上递送其输出数据，而远程总线主设备的数据总线具有m2条线路，那么第二适应单元21转换所述输出数据，以便使它们适合于远程总线主设备4的数据总线。如果所述本地总线主设备3依照低位在前格式递送其输出数据L_data_out，但是远程总线主设备4需要具有高位在前格式的数据，那么第二适应单元21适当地转换输出数据L_data_out。类似地，如果来自于本地总线主设备3的输出数据L_data_out依照高位在前格式被递送，但是远程总线主设备4要求依照低位在前格式，那么也是有效的。是否必须转换来自于本地总线主设备3的输出数据L_data_out取决于控制单元9，其与第二适应单元21的控制输入端21.1链接。
在本发明的所示出的实施例中，所述RX流水线包括先进先出(FIFO)缓冲器7，其具有时钟输入端7.1和7.2。所述时钟输入端7.1与远程总线主设备4相连，同时时钟输入端7.2与本地总线主设备3相连。借此，能够实现从远程总线主设备4至本地总线主设备3的异步数据传送。如果第一处理器A的时钟和第二处理器B的时钟非常不同，那么这也不会在数据传送期间使较快处理器变慢并且不会降低较快子系统的性能，这是因为处理器1和2的时钟速率由缓冲器7去耦。例如，所述数据可以依照处理器B的时钟被写入缓冲器7，并且数据可以依照处理器A的时钟速率从缓冲器7中被读出。
为了防止缓冲器欠载运行或者缓冲器溢出，缓冲器7经由其缓冲控制输入端7.3被连接至控制单元9的RX-控制单元11的控制输出端。总的来说，所述RX-控制单元11控制缓冲器7。所述RX-控制单元11通过状态线7.4获取经由缓冲器7接收的数据的状态。
所述TX流水线包括缓冲器8，所述缓冲器8具有两个时钟输入端8.1和8.2，所述缓冲器8也是先进先出缓冲器。缓冲器8的第一时钟输入端8.1与所述远程总线主设备4相连，而缓冲器8的第二时钟输入端8.2与本地总线主设备3相连。借此，还能够实现从本地总线主设备3至远程总线主设备4的异步数据传送。如果第一处理器A的时钟和第二处理器B的时钟明显不同，那么这也不会在数据传送期间使较快处理器变慢并且不会降低较快子系统的性能，这是因为两个处理器1和2的时钟速率由缓冲器8去耦。例如，数据可以依照处理器A的时钟被写入缓冲器8，并且数据可以利用处理器B的时钟速率从缓冲器8中被读出。
为了避免缓冲器8的缓冲器欠载运行或者缓冲器溢出，将其经由它的缓冲控制输入端8.3与控制单元9的TX-控制单元12的控制输出端连接。总的来说，所述TX-控制单元12控制缓冲器8。所述TX-控制单元11通过状态行8.4获取经由缓冲器8发送的数据的状态。
本发明通过为每个处理器核心1和2的两总线5和6提供通过专用的本地和远程总线主设备3和4而期望的改善。由于两个总线主设备3和4能够在处理器1和2不需要总线5和6时进行数据传送，所以处理器性能不会受到阻碍。
数据流水线8在从本地总线主设备3至远程总线主设备4的路径上传送输出数据L_data_out，而数据流水线7在从远程总线主设备4至本地总线主设备3的路径上传送输出数据R_data_out。当总线主设备3或者4之一暂时不可用于接收或发送数据到其专用总线5或者6(这可能由于总线5或者6不可用或者因为另一个总线5或者6不能以因不同子系统时钟速度而提供的相同速率接收数据包)时，此方案是特别有益的。使用数据流水线7和8的体系结构允许两个时钟域依照独立的时钟速度来运行。
覆盖总线A和总线B全部地址范围的地址寄存器13和14确定数据被传送到的或从其传送出的子系统地址，并因此不需要进一步的数据传送。这是因为所述数据可以直接被从所期望的源地址位置传送至所期望的目的地地址位置。
由于对每个处理器域的直接存储器访问，当传送大块数据时，等待时间被减少为最小。
任选地，依照本发明的数据处理单元还能够在没有编程完整寄存器集开销的情况下、每次传送单个数据字。这可能通过位于控制单元9上并且经由控制单元总线19连接至总线A的从属访问数据输入寄存器16和从属访问数据输出寄存器17。
本地总线主设备3服务于总线A，并且被称为本地总线主设备，因为它与同一处理器A相连，所述处理器A用于经由控制接口22来控制控制单元9。所述远程总线主设备4服务于总线B。总线主设备3和4都还可以被称作总线接口。例如，总线A可以是具有16位总线宽度的总线，而总线B可以具有32位总线宽度。
两条总线5和6的数据通路沿一个方向经由接收(RX)数据流水线7并且沿另一个方向经由发送(TX)数据流水线8被连接。如果总线A或者总线B不是立即可用于接收或者发送，那么所述流水线7和8充当缓冲器。向流水线7和8写入并从中读取是由控制单元9控制的。
为了经由数据流水线7和8并行发送和接收每个字，分别把控制和状态信息传送到RX-控制单元11和TX-控制单元12。
远程总线主设备4的地址是通过远程总线主设备4自身产生的。只有初始块地址(也称为起始地址)被从控制单元9发送到远程总线主设备4。这是为了防止对该地址也采用流水线。由于地址是递增的，所以远程总线主设备4通过自身在每次传送字后递增地址。
所述控制单元9包含寄存器13和14，用于待传送到并且从中传送的源和目的地地址。
所述控制单元9还包含字计数器15，用于确定待传送的字的数目。
所述控制单元9还包括控制和状态寄存器18，其允许控制处理器A检验传送的状态并且能够经由控制单元11和12进行数据传送。
最后，所述控制单元9包含从属访问数据输入寄存器16和从属访问数据输出寄存器17，其允许处理器A还在没有使用总线A上的本地总线主设备3的情况下执行单数据传送。
已经举例说明并且描述了用于数据传送的新颖的数据处理设备和方法的优选实施例，应注意的是，在不脱离本发明的一般概念或者所附权利要求书的范围的情况下，可以做出设备和方法方面的改变和修改。
Claims (16)
1.一种数据处理设备，包括：链接到第一总线(5)的第一处理单元(1)，链接到第二总线(6)的第二处理单元(2)，链接到所述第一总线(5)的第一总线主设备(3)，链接到所述第二总线(6)的第二总线主设备(4)，使所述第一和所述第二总线主设备(3，4)彼此链接的第一和第二通信信道(7，20，8，21)，以及在所述第一和所述第二总线主设备(3，4)之间经由所述第一和所述第二通信信道(7，20，8，21)来控制数据传送的控制单元(9)；其中第一和第二通信信道(7，20，8，21)的每个均包括一个或多个缓冲器，其中每个缓冲器具有第一和第二时钟输入端(7.1，7.2，8.1，8.2)，并且其中所述第一时钟输入端(7.1，8.1)与第一总线主设备(3)链接，而所述第二时钟输入端(7.2，8.2)与第二总线主设备(4)链接。
2.如权利要求1所述的数据处理设备，其中所述第一总线(5)具有第一组总线宽度(n1，n2)，而所述第二总线(6)具有第二组总线宽度(m1，m2)，并且第一和第二通信信道(7，20，8，21)包括用于适应总线宽度(n1，n2，m1，m2)的适应单元(20，21)。
3.如权利要求1或2所述的数据处理设备，其中第一总线(5)具有第一字节次序，第二总线(6)具有第二字节次序，并且第一和第二通信信道(7，20，8，21)包括用于适应字节次序的适应单元(20，21)。
4.如权利要求1或2所述的数据处理设备，其中所述控制单元(9)包括用于单数据传送的输出寄存器(17)，其输入端与第一总线(5)相连，并且多路复用器(10)被接入通信信道之一并且被连接至输出寄存器(17)。
5.如权利要求1或2所述的数据处理设备，其中第一和第二处理单元(1，2)之一是主设备，而另一个是从设备，并且所述控制单元(9)与所述主设备相连以便接收并且发送控制和状态信号。
6.如权利要求1所述的数据处理设备，其中所述控制单元(9)包括地址寄存器(13)，其输入端(13.1)与第一处理单元(1)相连并且其输出端(13.2)与第二总线主设备(4)相连，并且所述控制单元(9)包括又一地址寄存器(14)，其输入端(14.1)与第一处理单元(1)相连并且其输出端(14.2)与第一总线主设备(3)相连。
7.如权利要求6所述的数据处理设备，其中所述控制单元(9)被配备以便使将被传送的数据的地址自动地递增。
8.如权利要求6所述的数据处理设备，其中所述控制单元(9)被配备以便使将要被传送的数据的地址以环形缓冲模式被产生。
9.如权利要求6所述的数据处理设备，其中所述控制单元(9)包括连接至第一总线(5)的字计数器(15)。
10.如权利要求6所述的数据处理设备，其中所述控制单元(9)被配备以便如果缓冲器已满时，数据传送能被挂起。
11.如权利要求6所述的数据处理设备，其中所述控制单元(9)被配备以便使总线访问负载能被控制，如此使得总线访问负载被保持在预定值以下。
12.如权利要求1、2、6-11中任一项所述的数据处理设备，被配备以便使作为主设备的第一处理单元(1)能挂起数据传送。
13.如权利要求1、2、6-11中任一项所述的数据处理设备，其中第一总线主设备(3)被配备以便使其能检测有关地址调整或非法地址的错误并且将此转发至控制单元(9)。
14.一种用于把数据从第一处理器系统的第一存储器传送至第二处理器系统的第二存储器的方法，包括如下步骤：所述第一存储器借助于第一总线主设备(3)利用第一时钟速率把数据经由第一总线(5)发送至第一流水线，并且借助于第二总线主设备(4)利用第二时钟速率把所述数据从第一流水线经由第二总线(6)传送至所述第二存储器。
15.如权利要求14所述的方法，其中控制单元(9)控制总线访问负载，如此使得总线访问负载被保持在预定值以下。
16.如权利要求14或者15所述的方法，把数据从第二存储器传送至第一存储器包括如下步骤：所述第二存储器借助于第二总线主设备(4)利用第二时钟速率把所述数据经由第二总线(6)发送至第二流水线，并且借助于第一总线主设备(3)利用第一时钟速率把所述数据从第二流水线经由第一总线(5)传送至所述第一存储器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03100629.9 | 2003-03-12 | ||
| EP03100629 | 2003-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1759385A CN1759385A (zh) | 2006-04-12 |
| CN100520754C true CN100520754C (zh) | 2009-07-29 |
Family
ID=32981918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800064385A Expired - Fee Related CN100520754C (zh) | 2003-03-12 | 2004-03-03 | 用于传送数据的数据处理设备以及方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7340553B2 (zh) |
| EP (1) | EP1604288A1 (zh) |
| JP (1) | JP4892683B2 (zh) |
| CN (1) | CN100520754C (zh) |
| WO (1) | WO2004081803A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4437464B2 (ja) | 2005-06-01 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置及びデータ処理システム |
| JP4224080B2 (ja) * | 2006-06-05 | 2009-02-12 | フェリカネットワークス株式会社 | 情報処理端末およびそのプログラム |
| US8271827B2 (en) * | 2007-12-10 | 2012-09-18 | Qimonda | Memory system with extended memory density capability |
| US7895380B2 (en) * | 2009-01-21 | 2011-02-22 | Ati Technologies Ulc | Communication protocol for sharing memory resources between components of a device |
| US8782451B2 (en) | 2010-12-22 | 2014-07-15 | Via Technologies, Inc. | Power state synchronization in a multi-core processor |
| US9460038B2 (en) * | 2010-12-22 | 2016-10-04 | Via Technologies, Inc. | Multi-core microprocessor internal bypass bus |
| US8972707B2 (en) | 2010-12-22 | 2015-03-03 | Via Technologies, Inc. | Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin |
| US8631256B2 (en) | 2010-12-22 | 2014-01-14 | Via Technologies, Inc. | Distributed management of a shared power source to a multi-core microprocessor |
| US8637212B2 (en) | 2010-12-22 | 2014-01-28 | Via Technologies, Inc. | Reticle set modification to produce multi-core dies |
| US8930676B2 (en) | 2010-12-22 | 2015-01-06 | Via Technologies, Inc. | Master core discovering enabled cores in microprocessor comprising plural multi-core dies |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5193204A (en) * | 1984-03-06 | 1993-03-09 | Codex Corporation | Processor interface circuitry for effecting data transfers between processors |
| CA2080210C (en) * | 1992-01-02 | 1998-10-27 | Nader Amini | Bidirectional data storage facility for bus interface unit |
| JPH064458A (ja) * | 1992-06-18 | 1994-01-14 | Fuji Xerox Co Ltd | Ｄｍａ制御装置 |
| US5335326A (en) | 1992-10-01 | 1994-08-02 | Xerox Corporation | Multichannel FIFO device channel sequencer |
| FR2699706B1 (fr) * | 1992-12-22 | 1995-02-24 | Bull Sa | Système de transmission de données entre un bus d'ordinateur et un réseau. |
| US5761450A (en) * | 1994-02-24 | 1998-06-02 | Intel Corporation | Bus bridge circuit flushing buffer to a bus during one acquire/relinquish cycle by providing empty address indications |
| US5835742A (en) * | 1994-06-14 | 1998-11-10 | Apple Computer, Inc. | System and method for executing indivisible memory operations in multiple processor computer systems with multiple busses |
| US5627975A (en) * | 1994-08-02 | 1997-05-06 | Motorola, Inc. | Interbus buffer for use between a pseudo little endian bus and a true little endian bus |
| US5916296A (en) * | 1995-06-05 | 1999-06-29 | Nippondenso Co., Ltd. | Dual processor automotive control system having flexible processor standardization |
| US6212590B1 (en) * | 1997-12-22 | 2001-04-03 | Compaq Computer Corporation | Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base |
| US6279087B1 (en) * | 1997-12-22 | 2001-08-21 | Compaq Computer Corporation | System and method for maintaining coherency and improving performance in a bus bridge supporting write posting operations |
| US6199127B1 (en) * | 1997-12-24 | 2001-03-06 | Intel Corporation | Method and apparatus for throttling high priority memory accesses |
| US6298407B1 (en) * | 1998-03-04 | 2001-10-02 | Intel Corporation | Trigger points for performance optimization in bus-to-bus bridges |
| JP2000076180A (ja) * | 1998-08-28 | 2000-03-14 | Nec Corp | バス接続装置及び情報処理システム |
| US6405276B1 (en) * | 1998-12-10 | 2002-06-11 | International Business Machines Corporation | Selectively flushing buffered transactions in a bus bridge |
| US6266723B1 (en) * | 1999-03-29 | 2001-07-24 | Lsi Logic Corporation | Method and system for optimizing of peripheral component interconnect PCI bus transfers |
| US6715023B1 (en) * | 1999-09-23 | 2004-03-30 | Altera Corporation | PCI bus switch architecture |
| US6996659B2 (en) * | 2002-07-30 | 2006-02-07 | Lsi Logic Corporation | Generic bridge core |
-
2004
- 2004-03-03 US US10/548,344 patent/US7340553B2/en not_active Expired - Fee Related
- 2004-03-03 EP EP04716680A patent/EP1604288A1/en not_active Ceased
- 2004-03-03 WO PCT/IB2004/050197 patent/WO2004081803A1/en active Application Filing
- 2004-03-03 JP JP2006506673A patent/JP4892683B2/ja not_active Expired - Fee Related
- 2004-03-03 CN CNB2004800064385A patent/CN100520754C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004081803A1 (en) | 2004-09-23 |
| CN1759385A (zh) | 2006-04-12 |
| JP4892683B2 (ja) | 2012-03-07 |
| US7340553B2 (en) | 2008-03-04 |
| JP2006520956A (ja) | 2006-09-14 |
| US20060224809A1 (en) | 2006-10-05 |
| EP1604288A1 (en) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017196143A1 (en) | A method and device for improved advanced microcontroller bus architecture (amba) and advanced extensible interface (axi) operations | |
| CN100549992C (zh) | 可减少延迟的数据传送与接收方法与系统 | |
| US7705850B1 (en) | Computer system having increased PCIe bandwidth | |
| KR101720134B1 (ko) | 버스 브리지 장치 | |
| US7016994B2 (en) | Retry mechanism for blocking interfaces | |
| US20020174165A1 (en) | Cluster system, computer and program | |
| KR101699784B1 (ko) | 버스 시스템 및 그것의 동작 방법 | |
| KR20040044366A (ko) | 공유 메모리 데이터 전송장치 | |
| CN100520754C (zh) | 用于传送数据的数据处理设备以及方法 | |
| US20050174877A1 (en) | Bus arrangement and method thereof | |
| EP1535169B1 (en) | Improved inter-processor communication system for communication between processors | |
| EP0820023B1 (en) | Use of processor bus for the transmission of i/o traffic | |
| KR20180116717A (ko) | 직렬 시스템 버스 인터페이스 및 직접메모리액세스 컨트롤러를 갖는 전자 시스템 및 그 동작 방법 | |
| US6425071B1 (en) | Subsystem bridge of AMBA's ASB bus to peripheral component interconnect (PCI) bus | |
| CN109616149A (zh) | 一种eMMC主机控制器、eMMC控制系统及控制方法 | |
| US7296109B1 (en) | Buffer bypass circuit for reducing latency in information transfers to a bus | |
| CN209249081U (zh) | 一种eMMC主机控制器和eMMC控制系统 | |
| KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
| JP4175901B2 (ja) | バスブリッジ回路、バス接続システム、及びバスブリッジ回路のバッファ制御方法 | |
| US6877052B1 (en) | System and method for improved half-duplex bus performance | |
| US7360007B2 (en) | System including a segmentable, shared bus | |
| US6996657B1 (en) | Apparatus for providing packets in a peripheral interface circuit of an I/O node of a computer system | |
| US9304926B2 (en) | Coherency control message flow | |
| KR20040032732A (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
| US6968417B1 (en) | Method and apparatus for reducing latency in a peripheral interface circuit of an I/O node of a computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20071102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071102 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20180303 |