CN100524505C - 升压电路，包括该升压电路的存储器电路及提供电压的方法 - Google Patents

升压电路，包括该升压电路的存储器电路及提供电压的方法 Download PDF

Info

Publication number
CN100524505C
CN100524505C CNB018147127A CN01814712A CN100524505C CN 100524505 C CN100524505 C CN 100524505C CN B018147127 A CNB018147127 A CN B018147127A CN 01814712 A CN01814712 A CN 01814712A CN 100524505 C CN100524505 C CN 100524505C
Authority
CN
China
Prior art keywords
inductive element
voltage
circuit
control signal
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018147127A
Other languages
English (en)
Other versions
CN1483204A (zh
Inventor
J·雅万尼法尔德
P·瓦利姆贝
R·弗尔英格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1483204A publication Critical patent/CN1483204A/zh
Application granted granted Critical
Publication of CN100524505C publication Critical patent/CN100524505C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Stroboscope Apparatuses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一个能提高效率的直流电压升压电路。直流电压升压电路包括一个感性元件，一个开关设备，一个输出容性元件和一个调整电路。开关设备根据控制信号周期性地引发电流流经感性元件。每一次开关设备引发电流流过感性元件时，感性元件就存储能量。当开关设备阻止电流流向感性元件时，存储在感性元件中的能量就转移到输出容性元件中。容性元件对存储在感性元件中的能量以电荷的形式进行积累，以形成输出电压，并以产生控制信号用于此开关设备使输出电压能够得到调制。控制信号可以是调频信号或者脉宽调制信号。也公开了一个集成电路，包括一个集成电路组件，一个结合开关设备和调整电路的芯片，其中感性和容性元件置于集成电路组件以内，但在芯片外部。

Description

升压电路，包括该升压电路的存储电路及提供电压的方法
相关应用对照
本申请涉及题为“采用脉宽调制技术的感应调压泵的调整器设计”的专利申请，该专利申请与本申请同时申请。
技术领域
本发明总的涉及了直流(DC)电压升压电路，特别涉及了含有为闪速存储器和其他应用产生一个或多个调整直流电压感应的一个电荷泵电路的直流电压升压泵。
背景技术
许多应用中需要用到将输入电源直流电压升压至用于特定操作的较高直流电压的电路。需要升压的原因是因为经常仅有标准化的电源电压向电路提供电压。然而，可能会用到比有关电源所提供的电压更高的电压的情况。上述电路的其中一个例子是电可擦除只读存储器(EEPROM)，通常技术术语中称作“闪速存储器”。
闪速存储器一般包含存储单元阵列，每个存储单元通常保存一位数据信息。通常，存储单元仅仅是一个场效应晶体管(FET)，场效应晶体管包括一个浮动栅，浮动栅存有一个电荷，该电荷对应一位数据信息(在此称作为“位电荷”)。更详细地说，存储单元FET包括一个漏极，门极和源极，其中门极包括一个能对存储单元进行读，写和擦除的控制门极，以及包括一个保存数据信息的位电荷的浮动栅。除了这些门外，某些闪速存储器还包括擦除门，该擦除门可以从浮动栅中移去位电荷，从而擦除存储单元。
数据信息位电荷的写(即，编程)通常涉及在FET通道中通过稀栅(THIN GATE)向浮动栅中导入或注入的电子。通常，隧道效应或热电子注入需要相对高的能量来移动电子横穿门极氧化层。类似的，擦除过程中浮动栅中的电子的移去也需要相对高的能量来移动电子横穿门极氧化层或者位于擦除和浮动栅之间的氧化层。用于写入和擦除操作的高能量电源通常是一个相对高的电压源，该电压源的电压要比存储器控制操作所用的电压源电压高。例如，所需要写和读操作的电压为6伏特，而存储器控制正常操作的电压可以是1.5伏特。
在典型的闪速存储器电路中，多数电路操作需要一个例如1.5伏特的电压。从而，闪速存储器电路的电源设计包括一个1.5伏特的电压源。然而，为了产生较高的电压用于写和擦除操作，需要采用直流电压升压电路，该直流电压升压电路可以采用1.5伏特的正常电源电压并把其升压至大约6伏特，从而实现这些较高压的操作。一般，通过直流电压升压电路可以把任何输入电压转换成任何所想要的输出电压。
上述直流电压升压电路的一个例子是电容器电荷泵电路，该电路包括多个级联级，每个级联级包括一个开关和一个电容。级联中先前级向后一级提供电荷，以把输入电压升压至较高的输出电压。然而，该类型的升压电路通常效率较低，这是因为两个电压级中负荷的转换导致了电能损失以及流经每个电容器导致了电能损失。包含电容器电荷泵电路的直流电压升压电路的效率在5％到11％左右。
因而，完全有必要在把相对低的输入电压转换成相对高的电压中，已提高效率的直流电压升压电路。本发明的、将在下文中描述的直流电压升压电路就满足了上述需要。本发明的直流电压升压电路可以用于闪速存储器，静态和动态随机存储器(RAM)应用，或者其他的任何可能涉及或可能不涉及存储器应用的应用之中。一般情况下，需要一种能从输入电压中产生一个输出电压的直流电压升压电路。
发明内容
在第一实施例中，本发明提供了一种升压方法，包括：
响应第一控制信号以利用输入电压来周期性引发电流流经感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
以第一输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；
产生所述第一控制信号以调整所述第一输出电压；
响应第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
以第二输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
产生所述第二控制信号以调整所述第二输出电压。
在第二实施例中，本发明提供了一种存储器电路，包括：
存储单元阵列；以及
为所述存储单元阵列产生编程，擦除和/或读电压的升压电路，包括：
感性元件；
第一开关设备，该第一开关设备响应第一控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第一容性元件，该第一容性元件以第一输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第一控制信号以调整所述第一输出电压的第一调整电路；
第二开关设备，该第二开关设备响应第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第二容性元件，该第二容性元件以第二输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第二控制信号以调整所述第二输出电压的第二调整电路。
在第三实施例中，本发明提供了一种升压电路，包括：
感性元件；
第一开关设备，该第一开关设备响应第一控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第一容性元件，该第一容性元件以第一输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第一控制信号以调整所述第一输出电压的第一调整电路；
第二开关设备，该第二开关设备响应第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第二容性元件，该第二容性元件以第二输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第二控制信号以调整所述第二输出电压的第二调整电路。
在第四实施例中，本发明提供了一种升压电路，包括：
感性元件；
开关设备，该开关设备响应第一和第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性件在每次电流流过时储存一定量的能量；
第一容性元件，该第一容性元件对由所述开关设备引发的储存在所述感性元件中的、多个所述一定量的能量进行累积，其中所述累积的能量形成第一输出电压；
用于产生所述第一控制信号以调整所述第一输出电压的第一调整电路；
第二容性元件，该第二容性元件响应所述第二控制信号以对由所述开关设备引发的储存在所述感性元件中的、多个所述一定量的能量进行累积，其中所述累积的能量形成第二输出电压；以及
用于产生所述第二控制信号以调整所述第二输出电压的第二调整电路。
附图说明
图1图示了根据本发明的典型存储器电路的结构图；
图2图示了根据本发明的典型直流电压升压电路的结构/示意图；
图3图示了根据本发明的、产生多级输出电压的典型直流电压升压电路的结构/示意图；
图4图示了根据本发明的、产生多级输出电压的另一个典型直流电压升压电路的结构/示意图；
图5A图示了根据本发明的、与直流电压升压电路相结合的典型集成电路的俯视图；
图5B图示了根据本发明的、与直流电压升压电路相结合的另一个典型集成电路的俯视图；
图6图示了根据本发明的一个典型电子元件的结构图；
图7A图示了根据本发明的、用于升压泵的典型调整电路的结构/示意图；
图7B图示了涉及图7A的脉宽调制器的脉宽调制处理的波形；
图8A图示了根据本发明的、用于升压泵的另一个典型调整电路的结构/示意图；
图8B图示了涉及图8A的脉宽调制器的脉宽调制处理的波形；
图9A图示了根据本发明的、用于升压泵的再另一个典型调整电路的结构/示意图；
图9B图示了涉及图9A的脉宽调制器的脉宽调制处理的二进制真值表；以及
图9C图示了涉及图9A的脉宽调制器的脉宽调制处理的波形。
具体实施方式
图1图示了根据本发明的典型存储器电路100的结构图。存储器电路100包括一个直流电压升压电路101，一个存储器操作电路106和一个或多个存储器阵列130。直流电压升压电路101包括一个电荷泵102和一个泵控制器104。存储器操作电路106包括一个读解码器112，一个写/擦除解码器114和一个存储器控制器116。
在操作过程中，直流电压升压电路101的电荷泵102接收到一个相对低的电源电压Vcc并产生实现读，写，擦除和存储器控制操作的电压。这些电压分别通过线路122，124和126与读解码器112，写/擦除解码器114和存储器操作电路106的存储器控制器116相耦合。泵控制器104对提供给存储器操作电路的电压进行调整，以便将它们基本维持恒定的、所希望的电压。为了造成写和擦除操作，提供给写/擦除解码器114的电压通常比电源提供电压Vcc(例如1伏特)要高。例如，该电压可以是6伏特。而用于读和存储器控制操作的电压要低的多，例如，可以是1.5伏特左右。
直流电压升压电路101以及文中描述的其他所有直流电压升压电路，无需限制于闪速存储器应用中。本文中所描述的直流电压升压电路可以用于其他应用中，包括静态随机存储器(SRAM)，动态随机存储器(DRAM)，和其他的存储器应用。事实上，本文中描述的直流电压升压电路无需限制于存储器应用中，也可以用于任何其他的要求输出电压不同于输入电压的应用中，包括无线，便携式计算设备，比如个人数字助理(PDA)，膝上型计算机，电器等等。
图2图示了根据本发明的典型直流电压升压电路200的结构/示意图。直流电压升压电路200包括：一个感性元件210，含有一个开关FET T1和一个二极管D1的一个电荷泵驱动电路212，和一个输出充电电容器C2。直流电压升压电路200进一步包括调整电路222和一个电平移位器220。直流电压升压电路200也可以包括一个置于Vcc和大地之间的电容器C1以用于过滤噪音，激励和/或出现在电源电压Vcc中的不需要的信号，以及包括一个位于Vcc和升压电路200的输出端之间的FET T2以确保输出电压足够高，从而一旦启动就可以激励电平移位器。
在操作过程中，向开关晶体管T1的门提供一个振荡控制信号，该信号可以引发晶体管T1定期的导通和关断。晶体管T1转入导通将引起电流从Vcc通过感应电荷泵210以及晶体管T1流入大地。感应电荷泵210存有因流经感性元件的电流而形成的能量。当振荡控制信号引发晶体管T1关断时，晶体管T1漏极处的电压突起(spike up)，通过二极管D1将其转移到输出电容器C2。向输出电容器的电压转移(即，电荷)，增加了直流升压转换器的输出电压。
因而，每个控制信号周期引发一个向输出电容器C2转移的附加电荷包。在晶体管T1下一个导通周期，二极管D1可以阻止这些电荷回流通过晶体管T1。通过连续循环此控制信号，在输出电容器C2中不断累积电荷直到在升压电路200的输出端获得一个稳定的电压。该稳定电压依赖于控制信号的特性，包括其频率和占空因数。
直流电压升压电路200的输出被施加到调整电路222。调整电路222形成控制信号用于驱动开关晶体管T1，以便在升压电路200的输出端维持一个基本恒定的预期电压。调整电路222可以有多种方法实现上述功能，包括用产生调频控制信号或者脉宽调制控制信号的方法来实现。在优选实施例中，依照不同的调整电路产生脉宽调制控制信号，详细情况在下文中描述。调制控制信号发送到电平移位器220以提高调制控制信号的电压，从而可以驱动晶体管T1使其在导通状态和关断状态来回转换。通过采用电压级转换器220把驱动器增加进晶体管T1，可以使晶体管T1做得更小，从而节省空间。
此情形将解决产生调频控制信号的调整电路的控制操作。如果升压电路200的输出电压下降到期望值以下，调整电路222就能感知这种电压下降。为对感知到输出电压下降作出反应，调整电路222通过提高调制信号的频率来增加传输到输出电容器C2的充电电荷率。上述操作增加了升压电路200输出端的电压，从而补偿了此输出端电压的初始下降。另一方面，假如升压电路200的输出电压升高到期望电压之上，那么调整电路222也能感知电压的升高，同样，为对电压升高超出规定值作出反应，通过降低调制信号的频率来减少传输到输出电容器C2的充电电荷率。上述操作降低了升压电路200输出端的电压，从而补偿了此输出端电压的初始升高。
此情形将解决产生脉宽调制控制信号的调整电路的控制操作。如果升压电路200的输出电压下降到期望值以下，调整电路222就能感知这种电压下降。为对感知到输出电压下降作出反应，调整电路222通过提高调制信号的占空因数来增加传输到输出电容器C2的电荷包大小。上述操作增加了升压电路200输出端的电压，从而补偿了输出端电压的初始下降。另一方面，假如升压电路200的输出电压升高到期望电压之上，那么调整电路222也能感知电压的升高，同样，为对电压升高超出规定值作出反应，通过降低调制信号的占空因数来减小传输到输出电容器C2的电荷包大小。上述操作降低了升压电路200输出端的电压，从而补偿了此输出端电压的初始升高。
如果脉宽调制控制信号的占空因数大致维持在75％的话，直流电压升压电路200能达到最高操作效率，这一点已经得到确认。如果占空因数大大低于75％，那么将在电感器中存储较少的能量，这是因为允许电流流经电感器的时间变得更短了。如果占空因数大大高于75％，那么就没有足够的时间使得存储的能量转移到输出电容。当控制信号具有最优占空因数时，直流电压升压电路200能够获得大约70％的效率，该效率大大高于已有升压电路技术5％～11％的效率。
图3图示了根据本发明的产生、多级输出电压的典型直流电压升压电路300的结构/示意图。升压电路300包括了产生第一输出电压(即输出电压1，例如6伏特)的一个第一升压电路，而第一升压电路包含：开关晶体管T1，二极管D1，输出电容器C2，晶体管T2以及调整电路322。升压电路300还包括了产生第二输出电压(即输出电压2，例如1.55伏特)的一个第二升压电路，而第二升压电路包含：开关晶体管T2，开关344，二极管D2，输出电容器C3，调整电路342以及电平移位器340。此外，升压电路300还进一步包括第一、第二升压电路所公用的一个感应电荷泵310和一个电容器C1。
第一、第二升压电路的操作，与上文论述的图2所示的直流电压升压电路200的操作方式相似。当晶体管T1导通后，较低电压升压电路通过开关344来隔离输出电压2。也就是说，当晶体管T1导通时，开关344关断。而当晶体管T1处于关断时段，晶体管T2则导通。
图4图示了根据本发明的、产生多级输出电压的另一个典型直流电压升压电路400的结构/示意图。升压电路400包括了产生第一输出电压(即输出电压1，例如6伏特)的一个第一升压电路，而第一升压电路包含：二极管D1，输出电容器C1，晶体管T2以及调整电路422。升压电路400也包括了产生第二输出电压(即输出电压2，例如1.55伏特)的一个第二升压电路，而第二升压电路包含：开关444，二极管D2，输出电容器C2，以及调整电路442。此外，升压电路400还包括第一、第二升压电路所公用的一个输入电容器C，一个感应电荷泵L，一个开关晶体管T1和一个时钟逻辑462。
第一、第二升压电路的操作，与上文论述的图2所示的直流电压升压电路200的操作方式相似。调整电路422的6伏特电压输出端和1.55伏特电压输出端提供给时钟逻辑462。时钟逻辑462产生一个分时多路转换控制信号，该控制信号包括两个来自调整电路422和442的、不同时间片的脉宽调制控制信号。分时多路转换控制信号驱动公共开关晶体管T1。时钟逻辑462也可以包括一个电平移位器，该移位器利用输出端1的电压来增加开关晶体管T1的驱动，从而可以使开关晶体管T1做得更小—正如上文所述。
在操作过程中，在分时多路转换控制信号的第一相期间，由输出端1调制电路422产生的脉宽调制控制信号驱动开关晶体管T1以使其在输出端1产生期望电压(例如，6伏特)。而在分时多路转换控制信号的第一相期间，通过关断开关444把较低电压输出端2从跨越晶体管T1所产生的较高电压中隔离出来。在分时多路转换控制信号的第二相期间，由输出端2调制电路422产生的脉宽调制控制信号驱动开关晶体管T1以使其在输出端2产生期望电压(例如，1.55伏特)。而在分时多路转换控制信号的第二相期间，通过导通开关444把感应泵和开关晶体管耦合到输出端2。
调整电路422和442接收一个时钟脉冲CLK2以从中产生各自的脉宽调制控制信号。由于开关444在一个脉宽调制信号周期只能处于导通，而在另一个脉宽调制信号周期只能处于关断，所以它可以采用具有CLK2频率的一半的时钟脉冲CLK1来定时。同样，由于时钟逻辑电路462必须在两个脉宽调制信号之间进行转换，所有它也可以由时钟脉冲CLK1来定时。
图5A图示了根据本发明的、与直流电压升压电路相结合的另一个典型集成电路500的俯视图。集成电路500包括一个集成电路组件502，组件502包括多个用于连接外部电路的引线。集成电路500进一步包括一个集成电路芯片506，该芯片506位于集成电路组件502的组件内部边界504中。本例子中，芯片506结合了部分上文描述的直流电压升压电路510。多个引线连接器或其他适合的连接器件将该芯片电路连接到那些组件引线上。一个输入电容器512，一个电感器514和/或上文描述的直流电压升压电路的输出电容器516位于组件内部边界504中的芯片506的外部。这些元件可以位于邻近组件内部边界504中的芯片506的一侧，如图5A所示，或者也可以位于芯片506的顶部。多个引线连接器或其他适合的连接器件将输入电容器512，电感器514和/或直流电压升压电路的输出电容器516连接到升压电路510的剩余部分。
把输入电容器512，电感器514和/或直流电压升压电路的输出电容器516合并于集成电路组件500之中但又处于芯片506之外，这样做具有多个优点。首先，三个元件512，514和516置于芯片504之外可以大大节省芯片中的空间。第二，通过把电感器514置于芯片506之外，可以大大提高直流电压升压电路的效率。其中一个原因在于外部电感器514可以由一个磁性基片做成，该磁性基片具有能够获得较高电感和较高电流承载能力的三维电导螺线。这两个特点改善了直流电压升压电路的效率。第三，通过把输入电容器512，电感器514和/或输出电容器516合并入集成电路组件502，直流电压升压电路就能在集成电路组件502中自含，而无需外部连接这些元件。
图5B图示了根据本发明的、与直流电压升压电路相结合的另一个典型集成电路550的俯视图。集成电路550与集成电路500(图5A)相似，相似之处在于它包括一个集成电路组件552和一个集成电路芯片556，芯片556包括了位于组件552的内部边界554中的直流电压升压电路560的一部分。集成电路550与集成电路500的不同之处在于：550中输入电容器，电感器和输出电容器中至少两个可以并入集成基片558，而不是图5A所示的三个元件都相互分离。该特点可以使得集成电路550的装配更加容易并可能很大程度上降低生产成本和时间。
图6图示了根据本发明的一个典型电子元件600的结构图。电子元件600可以是任何电子元件，包括：集成电路，电路板，模块，和/或又包含多个电路，比如电路1-3(602，604和606)的，子模块，而电路1-3中的每个电路在该元件中实现特定的任务。电路1-3(602，604和606)需要特定的电源电压来操作，比如电路1(602)需要5伏特电压，电路2(604)需要3伏特，电路3(606)需要1伏特。电子元件600也包括多个直流电压升压电路，比如直流电压升压电路1-3(608，610和612)，而这些升压电路把适当的电源电压输出1-3(例如，5伏特，3伏特和1伏特)分别提供给电路1-3(602，604和606)。直流电压升压电路1-3(608，610和612)接收一个公共输入电压用于产生各自的输出电压1-3。
电子元件600的一个优点在于元件的输入电压是可变的，而元件中的不同电路1-3通过使用根据本发明的直流电压升压电路1-3(608，610和612)可以把适当的电压维持在几乎恒定的常数。例如，输入电压的变化范围可以从低至1伏特到高至3伏特。输入电压的变化可能是源于电池电能的降低或者其他因素，比如线路变化等等。尽管电子元件600的输入电压可以能改变，但是直流电压升压电路1-3(608，610和612)分别供给电路1-3(602，604和606)的电压输出仍然能够维持几乎恒定，以用于在上述电路中的适当操作。
图7A图示了根据本发明的、用于感应升压泵702的典型调整电路700的一个结构/示意图。调整电路700从升压泵702中接收输出电压，并且输出一个脉宽调制控制信号，用以驱动升压泵702的开关晶体管—正如上文中的直流电压升压电路200，300和400所述。在该典型实施例中，调整电路700包括：含有电阻R1和R2的一个电压分压器704，一个差分放大器706，一个第一比较器708，一个多路转换器710，一个斜波发生器714，一个脉宽调制器716，一个第二比较器718，一个反相器720，一个与门722和一个高电压电平移位器724。
在操作过程中，升压泵702的输出电压施加到电压分压器704，以产生一个较低比例的反馈电压Vf。反馈电压Vf施加到差分放大器706以产生一个调制电压refbias，该调制电压成比例于Vf和参考电压ref12的差分。电压refbias充当脉宽调制器716的调制信号。参考电压设定了升压泵的输出电压。
调制电压refbias施加到第一比较器708，以与另一个参考电压ref675进行比较。第一比较器708为多路转换器710产生一个输入筛选信号compoutl。如果调制电压refbias高于参考电压ref675，那么筛选信号compoutl引发多路转换器710输出调制电压refbias。另一方面，假如调制电压refbias低于参考电压ref675，那么筛选信号compoutl引发多路转换器710输出参考电压ref675，并把该输出电压充当调制信号。从而能够确保施加到脉宽调制器716的调制信号不低于脉宽调制器716的门槛电压。
来自多路转换器710的调制信号refbias，连同斜波发生器714所产生的三角波信号一起施加到脉宽调制器716。斜波发生器714本质上集成了一个方波时钟信号来产生三角波信号。脉宽调制器716是一个比较器，它把调制信号refbias与三角波信号进行比较。脉宽调制器716的输出是一个脉冲调制信号Pwm，信号Pwm经调制信号refbias调制，而调制信号refbias的变化则与升压器的输出电压成比例。
图7B图示了根据本发明的、涉及调整电路700的脉宽调制处理的波形。所示的波形是输入到斜波发生器714的时钟波形，与三个典型用于调制信号refbias的电压电平相叠加的三角波形，以及对应于三个典型调制信号电平的相应输出脉冲调制信号。
如先前所描述，方波时钟信号由斜波发生器714集成来形成三角波，如图7B所示。三角波施加到脉宽调制器比较器716的正极输入端，而调制信号refbias则施加到比较器716的负极输入端。如果在任何给定时刻三角波的电压比调制信号refbias要高，那么比较器716就产生一个几乎恒定的、相对较高的电压。反之，假如在任何给定时刻三角波的电压比调制信号refbias要低，那么比较器716就产生一个几乎恒定的、相对较低的电压，优选为接近0伏特。
因而，如图7B所示，调制信号电压refbia越高，脉宽调制信号Pwm的脉冲宽度就越窄。反之，调制信号电压refbias越低，脉宽调制信号Pwm的脉冲宽度就越宽。从而，调制信号Pwm的占空因数就由调制信号refbias来调制，并随着升压器输出电压的变化而变化。因此，当升压器输出电压下降时，脉冲调制信号的占空因数就会增加。上述操作引起开关晶体管导通一段较长时间，并因此使得更多的能量转移到升压器702的输出电容器。这将提高升压器的输出电压来补偿其初始电压降落。反之，当升压器输出电压上升时，脉冲调制信号的占空因数就会下降。上述操作引起开关晶体管导通一段较短时间，并因此使得较少的能量转移到升压器702的输出电容器。这将降低升压器的输出电压来补偿其初始电压降落。
重新参考图7A，来自脉宽调制器716的脉宽调制信号Pwm施加到与门722的一个输入端。第二个比较器718将调制电压refbias与参考电压ref12进行比较，如果参考电压ref12比调制电压refbias高，那么通过反相器720向与门722产生一个启动信号(enabling signal)。反之，如果调制电压refbias比参考电压ref12高，那么向与门722产生一个禁止信号(disabling signal)。如果调制电压refbias比参考电压ref12高，那么上述操作就会禁止调整电路700。上述操作可以在所有过程偏斜和温度角度防止升压器的输出电压超出期望电压(例如6伏特)150毫伏特。脉宽调制电压refbias施加到高电压电平移位器724(当与门722处于启动状态时)使其提高到足够高的电平以驱动升压器泵702的开关晶体管。电平移位器724采用升压器的输出电压来完成上述电压转换。
图8A图示了根据本发明的、用于调整感应升压泵的输出电压的另一个典型调整电路800的结构/示意图。调整电路800接收该升压泵802的输出电压并提供一个脉宽调制控制信号用以驱动升压泵802的开关晶体管，如上文中直流电压升压电路200，300和400所描述。在该典型实施例中，调整电路800包括一个分压器804，一个偏差发生器806，一个斜波发生器808，一个脉宽调制比较器810和一个高电压电平移位器812。斜波发生器808，依次包括一个传输门814，一个电容器816，一个反相器818和一个晶体管820。
在操作过程中，升压泵802的输出电压施加到分压器804以产生一个较低比例的反馈电压Vfb。反馈电压Vfb施加到偏差发生器806，偏差发生器806是一个低增益差分放大器。偏差发生器806产生随着反馈电压Vfb和参考电压ref1差分的变化而变化的互补正偏差(pbias)输出和负偏差(nbias)输出。参考电压ref1用来设定升压泵802的输出电压，使其达到预期的电压电平。
正偏差(pbias)输出和负偏差(nbias)输出分别施加到传输门814的互补p-极门和n-极门。具有大约75％占空因数的时钟信号，施加到传输门814。传输门814与电容器816相结合来操作集成时钟信号形成一个锯齿波Ramp。锯齿波Ramp的上升时间与传输门814的导通程度呈反比变化，这是升压泵802的输出电压的一个功能。当时钟变低时，反相器818与晶体管820相结合对电容器816进行放电。
锯齿波Ramp施加到脉宽调制比较器810的正输入端。比较器810将锯齿波Ramp与几乎恒定的参考电压Ref2进行比较。根据比较器810所作出的比较，比较器810产生一个脉冲调制控制信号Pwm_clk，信号Pwm_clk的占空因数随着升压泵802的输出电压的变化呈相反变化。脉冲调制控制信号驱动升压泵802的晶体管开关。
图8B图示了根据本发明的、涉及调整电路800的脉宽调制处理的波形。所示的波形是输入到斜波发生器808的时钟波，与几乎恒定的参考电压Ref2相叠加的升压泵的三个不同输出电压相对应的三个锯齿波Ramp，以及所形成的脉宽调制控制信号Pwm_clk。由于锯齿波Ramp施加到比较器810的正极输入端，而参考电压Ref2施加到比较器的负极输入端，所以当锯齿波Ramp比参考电压Ref2高时，比较器810就产生一个相对较高的输出电压，同时，当锯齿波Ramp比参考电压Ref2低时，比较器810就产生一个相对较低的输出电压。
因而，如图8B所示，脉宽调制信号的脉冲宽度是一个锯齿波Ramp比参考电压Ref2高的时间函数。由于锯齿波Ramp的斜率与升压泵802的输出电压呈反向变化，升压泵的输出电压越高，则锯齿波Ramp大于参考电压Ref2的时间越少，因此所形成的脉冲调制信号的脉冲宽度也越小。反之，升压泵的输出电压越低，则锯齿波Ramp大于参考电压Ref2的时间越多，因此所形成的脉冲调制信号的脉冲宽度也越大。因而，脉宽调制信号的占空因数与升压泵的输出电压呈反向变化。
脉宽调制信号Pwm_clk施加到高电压电平移位器，使脉冲调制信号电压提高到足够高的电平以驱动升压泵802的开关晶体管。脉宽调制信号Pwm_clk调整升压泵802以便产生一个几乎恒定的期望输出电压。调整过程如下：当升压器的输出电压下降时，就增加脉冲调制信号Pwm_clk的占空因数。该操作引起开关晶体管导通一个较长的时间，从而使得更多的能量转移到升压泵802的输出电容器。这就提高了升压器的输出电压从而补偿了初始电压就下降。反之，当升压器的输出电压上升时，就降低脉冲调制信号Pwm_clk的占空因数。该操作引起开关晶体管导通一个较短的时间，从而使得较少的能量转移到升压泵802的输出电容器。这就降低了升压器的输出电压从而补偿了初始电压的上升。
图9A图示了根据本发明的、用于调整感应升压泵902的输出电压的再另一个典型调整电路900的结构/示意图。调整电路900接收升压泵902的输出电压并提供一个脉宽调制控制信号以驱动升压泵902的开关晶体管，如上文中直流电压升压电路200，300和400所描述。在该典型实施例中，调整电路900包括一个分压器904，一个比较器906，一个3位计数器908，一个逻辑电路910和一个高电压电平移位器912。
在操作过程中，升压泵902的输出电压施加到分压器904以产生一个较低比例的反馈电压Vfb。反馈电压Vfb施加到比较器906的正输入端，比较器906将反馈电压Vfb与参考电压ref进行比较：如果反馈电压Vfb比参考电压ref高，那么将产生一个相对较高的电压；如果反馈电压Vfb比参考电压ref低，那么将产生一个相对较低的电压。参考电压ref用来设定升压泵902的输出电压，使其达到预期的电压电平。
比较器输出施加到3位设计数器908的复位输入端。时钟信号驱动3位计数器908从二进制0到二进制7之间重复计数，并且在输出端Bit0，1，2(Bit2为该计数值最低有效位，Bit0为该计数值最高有效位)产生计数值。计数器输出端施加到逻辑电路，逻辑电路根据图9B所示的真值表产生一个脉宽调制信号Pwm_clk。也就是说，为计数值1-6产生一个高电平，为计数值0和7产生一个低电平。
图9C图示了涉及根据本发明的、调整电路900的脉宽调制处理的波形。计数值周期性地从二进制0到二进制7来回变化。时钟引发3位计数器908以每一个时钟脉冲(前沿或后沿)来增加计数值。逻辑电路910产生的脉宽调制信号用于二进制输入1-6是高电平，而用于二进制输入0和7是低电平。当复位信号为高电平时，施加到3位计数器的复位输入端的信号就引发计数器产生一个0计数值，从而引发脉冲调制信号Pwm_clk变成低电平，或者，如果复位信号仍然是高电平的话，Pwm_clk继续维持低电平。脉冲调制信号Pwm_clk施加到高电压电平移位器912以使其能量提高到足够高的电平用以驱动升压泵902的开关晶体管。
升压泵902的调整操作如下：正常操作过程中，输出电压基本处在所期望的输出电压范围之内，复位信号就保持低电平，即反馈电压Vfb比参考电压ref低。由于已经判定在占空因数为75％左右的时候升压泵能获得最高效率，所以3位计数器的纯粹循环(mere cycling)产生具有75％占空因数的脉冲调制信号Pwm_clk。那是因为，随着计数器周期从二进制0到二进制7循环就具有6个高位状态和2个低位状态(见图9B)。如果升压器输出电压超过所预期的电压，那么反馈电压Vfb将超过参考电压ref，从而引发了比较器906产生一个高电平复位信号。高电平复位信号引发计数器908进行复位，又依次超前引发了脉冲调制信号变为低电平。这就减少了脉冲调制信号的占空因数，从而使得升压器的输出电压下降以补偿初始电压的上升。
所描述的调整电路可用于调整文中所述的感应直流电压升压电路的输出电压。此外，也可以用于诸如前面所述的电容电荷泵升压电路等等的其他直流电压升压电路输出电压的调整。
在上述的说明中，结合了特定的实施例对本发明进行描述。然而，显然可以对其作出不同的修改而不会背离本发明更广泛的宗旨和范围。文中的说明和附图，因此应当理解为是本发明的示例说明而非限制性内容。

Claims (47)

1.一种升压方法，包括：
响应第一控制信号以利用输入电压来周期性引发电流流经感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
以第一输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；
产生所述第一控制信号以调整所述第一输出电压；
响应第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
以第二输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
产生所述第二控制信号以调整所述第二输出电压。
2.权利要求1的方法，其中所述产生电流包括周期性导通开关元件来产生流经感性元件的所述电流。
3.权利要求2的方法，其中所述开关元件包括晶体管。
4.权利要求3的方法，其中所述晶体管包括场效应晶体管。
5.权利要求3的方法，其中所述晶体管包括双极型晶体管。
6.权利要求1的方法，其中所述感性元件包括电感器。
7.权利要求1的方法，其中所述累积由容性元件来实现。
8.权利要求1的方法，其中产生所述第一、第二控制信号的步骤包括产生由所述输出电压调制的控制信号。
9.权利要求8的方法，其中所述第一、第二控制信号是由所述输出电压调制的调频信号。
10.权利要求8的方法，其中所述第一、第二控制信号是由所述输出电压调制的脉宽调制信号。
11.一种存储器电路，包括：
存储单元阵列；以及
为所述存储单元阵列产生编程，擦除和/或读电压的升压电路，包括：
感性元件；
第一开关设备，该第一开关设备响应第一控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第一容性元件；该第一容性元件以第一输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第一控制信号以调整所述第一输出电压的第一调整电路；
第二开关设备，该第二开关设备响应第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第二容性元件，该第二容性元件以第二输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第二控制信号以调整所述第二输出电压的第二调整电路。
12.权利要求11的存储器电路，其中所述感性元件包括电感器。
13.权利要求11的存储器电路，其中所述第一、第二开关设备包括晶体管。
14.权利要求13的存储器电路，其中所述晶体管包括场效应晶体管。
15.权利要求13的存储器电路，其中所述晶体管包括双极型晶体管。
16.权利要求11的存储器电路，其中所述第一、第二容性元件包括电容器。
17.权利要求11的存储器电路，其中由所述第一、第二调整电路产生的所述第一、第二控制信号是由所述电压调制的调频信号。
18.权利要求11的存储器电路，其中由所述第一、第二调整电路产生的所述第一、第二控制信号是由所述电压调制的脉宽调制信号。
19.权利要求11的存储器电路，进一步包括二极管以阻止所述第一、第二容性元件通过所述第一、第二开关设备放电。
20.权利要求11的存储器电路，进一步包括：
与所述存储单元阵列、所述第一、第二开关设备和所述第一、第二调整电路相结合的集成电路芯片；以及
用来组装所述集成电路芯片、所述感性元件和所述第一、第二容性元件的集成电路组件，其中所述感性元件和/或第一、第二容性元件置于所述集成电路芯片的外部。
21.权利要求20的存储器电路，其中所述感性元件和/或第一、第二容性元件放置在所述集成电路组件的内部边界里面邻近于集成电路芯片之处。
22.权利要求20的存储器电路，其中所述感性元件和/或第一、第二容性元件布置在所述集成电路芯片的上面。
23.一种升压电路，包括：
感性元件；
第一开关设备，该第一开关设备响应第一控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第一容性元件，该第一容性元件以第一输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第一控制信号以调整所述第一输出电压的第一调整电路；
第二开关设备，该第二开关设备响应第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性元件在每次电流流过时储存一定量的能量；
第二容性元件，该第二容性元件以第二输出电压的形式对储存在所述感性元件中的、多个所述一定量的能量进行累积；以及
用于产生所述第二控制信号以调整所述第二输出电压的第二调整电路。
24.权利要求23的升压电路，其中所述感性元件包括电感器。
25.权利要求23的升压电路，其中所述第一、第二开关设备分别包括晶体管。
26.权利要求25的升压电路，其中所述晶体管包括场效应晶体管。
27.权利要求25的升压电路，其中所述晶体管包括双极型晶体管。
28.权利要求23的升压电路，其中所述第一、第二容性元件分别包括电容器。
29.权利要求23的升压电路，其中所述第一和/或第二控制信号周期的频率分别与所述第一和/或第二输出电压呈反向变化。
30.权利要求23的升压电路，其中所述第一和/或第二控制信号周期的占空因数分别与所述第一和/或第二输出电压呈反向变化。
31.权利要求23的升压电路，进一步包括第一和/或第二二极管分别用以阻止所述第一和/或第二容性元件分别通过所述第一和/或第二开关元件放电。
32.权利要求23的升压电路，进一步包括：
与所述第一和第二开关设备以及所述第一和第二调整电路相结合的集成电路芯片；以及
用来组装所述集成电路芯片、所述感性元件以及所述第一和第二容性元件的集成电路组件，其中所述感性元件和/或所述第一和第二容性元件置于所述集成电路芯片的外部。
33.权利要求32的升压电路，其中所述感性元件和/或所述第一和第二容性元件放置在所述集成电路组件的内部边界里面邻近于集成电路芯片之处。
34.权利要求32的升压电路，其中所述感性元件和/或所述第一和第二容性元件布置在所述集成电路芯片的上面。
35.一种升压电路，包括：
感性元件；
开关设备，该开关设备响应第一和第二控制信号以利用输入电压来周期性引发电流流经所述感性元件，其中所述感性件在每次电流流过时储存一定量的能量；
第一容性元件，该第一容性元件对由所述开关设备引发的储存在所述感性元件中的、多个所述一定量的能量进行累积，其中所述累积的能量形成第一输出电压；
用于产生所述第一控制信号以调整所述第一输出电压的第一调整电路；
第二容性元件，该第二容性元件响应所述第二控制信号以对由所述开关设备引发的储存在所述感性元件中的、多个所述一定量的能量进行累积，其中所述累积的能量形成第二输出电压；以及
用于产生所述第二控制信号以调整所述第二输出电压的第二调整电路。
36.权利要求35的升压电路，进一步包括产生分时多路控制信号的多路转换器，该分时多路控制信号包括在不同时间片的所述第一和第二控制信号，所述开关设备响应所述分时多路转换信号以引发流经感性元件的所述周期性电流。
37.权利要求35的升压电路，其中所述感性元件包括电感器。
38.权利要求35的升压电路，其中所述开关设备分别包括晶体管。
39.权利要求38的升压电路，其中所述晶体管包括场效应晶体管。
40.权利要求38的升压电路，其中所述晶体管包括双极型晶体管。
41.权利要求35的升压电路，其中所述第一、第二容性元件分别包括电容器。
42.权利要求35的升压电路，其中所述第一和/或第二控制信号周期的频率分别与所述第一和/或第二输出电压呈反向变化。
43.权利要求35的升压电路，其中所述第一和/或第二控制信号周期的占空因数分别与所述第一和/或第二输出电压呈反向变化。
44.权利要求35的升压电路，进一步包括第一和/或第二二极管分别用以阻止所述第一和/或第二容性元件通过所述第二开关元件放电。
45.权利要求35的升压电路，进一步包括：
把所述开关设备与所述第一和第二调整电路相结合的集成电路芯片；以及
用来组装所述集成电路芯片、所述感性元件以及所述第一和第二容性元件的集成电路组件，其中所述感性元件和/或所述第一和第二容性元件置于所述集成电路芯片的外部。
46.权利要求45的升压电路，其中所述感性元件和/或所述第一和第二容性元件放置在所述集成电路组件的内部边界里面邻近于集成电路芯片之处。
47.权利要求45的升压电路，其中所述感性元件和/或所述第一和第二容性元件布置在所述集成电路芯片的上面。
CNB018147127A 2000-06-30 2001-06-01 升压电路，包括该升压电路的存储器电路及提供电压的方法 Expired - Fee Related CN100524505C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/607,483 2000-06-30
US09/607,483 US6469482B1 (en) 2000-06-30 2000-06-30 Inductive charge pump circuit for providing voltages useful for flash memory and other applications

Publications (2)

Publication Number Publication Date
CN1483204A CN1483204A (zh) 2004-03-17
CN100524505C true CN100524505C (zh) 2009-08-05

Family

ID=24432478

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018147127A Expired - Fee Related CN100524505C (zh) 2000-06-30 2001-06-01 升压电路，包括该升压电路的存储器电路及提供电压的方法

Country Status (9)

Country Link
US (2) US6469482B1 (zh)
EP (1) EP1297530B1 (zh)
CN (1) CN100524505C (zh)
AT (1) ATE492020T1 (zh)
AU (1) AU2001275143A1 (zh)
DE (1) DE60143656D1 (zh)
HK (1) HK1052576A1 (zh)
TW (1) TW519657B (zh)
WO (1) WO2002003389A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418130B (zh) * 2011-05-19 2013-12-01 Univ Nat Taipei Technology Step-up conversion circuit

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1316002B1 (it) * 2000-11-08 2003-03-26 St Microelectronics Srl Regolatore di tensione per circuiti a basso consumo.
US7002381B1 (en) * 2001-12-11 2006-02-21 Advanced Micro Devices, Inc. Switched-capacitor controller to control the rise times of on-chip generated high voltages
WO2003085476A1 (en) * 2002-04-03 2003-10-16 International Rectifier Corporation Synchronous buck converter improvements
US6903535B2 (en) * 2002-04-16 2005-06-07 Arques Technology, Inc. Biasing system and method for low voltage DC—DC converters with built-in N-FETs
DE60317457D1 (de) * 2003-01-31 2007-12-27 St Microelectronics Srl Einbettbares Flashspeichersystem für nichtflüchtige Speicherung von Kode, Daten und Bitströmen für eingebettete FPGA-Konfigurationen
CN100423421C (zh) 2003-05-13 2008-10-01 富士通株式会社 半导体集成电路装置
CN1323434C (zh) * 2003-09-02 2007-06-27 台湾积体电路制造股份有限公司 整合闪存与高电压组件的制造方法
US7319616B2 (en) 2003-11-13 2008-01-15 Intel Corporation Negatively biasing deselected memory cells
WO2005109732A2 (en) * 2004-04-30 2005-11-17 Custom One Design, Inc. Low power direct conversion rf transceiver architecture and asic and systems including such
US7952335B2 (en) * 2004-08-09 2011-05-31 St-Ericsson Sa Power converter and method for power conversion
KR100622892B1 (ko) * 2004-12-09 2006-09-19 엘지전자 주식회사 저 전력소비형 이동통신 단말기
ITMI20050607A1 (it) * 2005-04-11 2006-10-12 St Microelectronics Srl Dispositivo elettronico integrato a bassa tensione di alimentazione
WO2006129339A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 記憶装置、および記憶装置の制御方法
WO2007043095A1 (ja) * 2005-09-30 2007-04-19 Spansion Llc 記憶装置、および記憶装置の制御方法
US7417488B2 (en) 2005-11-04 2008-08-26 Intel Corporation Regulation circuit for inductive charge pump
EP1876600B1 (en) 2006-07-06 2009-09-09 STMicroelectronics S.r.l. Control integrated circuit of a charge pump
JP2008071935A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置
US20080107013A1 (en) * 2006-11-06 2008-05-08 Nokia Corporation Signature generation using coded waveforms
ITVA20060071A1 (it) * 2006-12-05 2008-06-06 St Microelectronics Srl Regolatore di tensione con soli transistori del tipo high voltage
CN102044285B (zh) * 2009-10-22 2013-11-06 鸿富锦精密工业（深圳）有限公司 内存供电电路
JP2011216136A (ja) * 2010-03-31 2011-10-27 Fujitsu Semiconductor Ltd 半導体集積回路装置
US8723491B2 (en) * 2011-12-19 2014-05-13 Arctic Sand Technologies, Inc. Control of power converters with capacitive energy transfer
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
CN104716837B (zh) * 2013-12-17 2018-06-15 通用电气公司 升降压变换器和升降压控制方法
US9680374B2 (en) 2014-05-27 2017-06-13 Marcus Allen Smith DC to DC boost converter utilizing storage capacitors charged by parallel inductor
KR102571572B1 (ko) * 2018-12-05 2023-08-29 에스케이하이닉스 주식회사 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
US11145378B2 (en) * 2019-02-19 2021-10-12 Texas Instruments Incorporated Methods and apparatus to improve performance while reading a one-time programmable memory
US11171477B2 (en) * 2019-02-22 2021-11-09 Texas Instruments Incorporated Turn off circuit for protection switch

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437146A (en) 1982-08-09 1984-03-13 Pacific Electro Dynamics, Inc. Boost power supply having power factor correction circuit
US4536700A (en) * 1984-03-28 1985-08-20 United Technologies Corporation Boost feedforward pulse width modulation regulator
US4683529A (en) 1986-11-12 1987-07-28 Zytec Corporation Switching power supply with automatic power factor correction
JPH03144879A (ja) 1989-10-31 1991-06-20 Mitsubishi Electric Corp 携帯型半導体記憶装置
US5469399A (en) 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
US5402060A (en) 1993-05-13 1995-03-28 Toko America, Inc. Controller for two-switch buck-boost converter
KR100206143B1 (ko) * 1996-08-28 1999-07-01 윤종용 고역률 보상회로
US5905369A (en) * 1996-10-17 1999-05-18 Matsushita Electric Industrial Co., Ltd. Variable frequency switching of synchronized interleaved switching converters
US5929620A (en) 1996-11-07 1999-07-27 Linear Technology Corporation Switching regulators having a synchronizable oscillator frequency with constant ramp amplitude
US5894243A (en) 1996-12-11 1999-04-13 Micro Linear Corporation Three-pin buck and four-pin boost converter having open loop output voltage control
US5910725A (en) * 1997-03-27 1999-06-08 Digital Equipment Corporation Integrated circuit output power supply transient voltage protection circuit
JP3148171B2 (ja) 1998-01-12 2001-03-19 株式会社日本プロテクター スイッチングレギュレータ
KR100286047B1 (ko) * 1998-05-15 2001-04-16 김덕중 역톱니파를 이용한 역률 보정 회로
KR100303450B1 (ko) * 1998-05-29 2001-11-30 김덕중 역률보정제어기
US6037755A (en) * 1998-07-07 2000-03-14 Lucent Technologies Inc. Switching controller for a buck+boost converter and method of operation thereof
JP2001197728A (ja) * 1999-10-25 2001-07-19 Seiko Instruments Inc スイッチング・レギュレータ回路
US6323626B1 (en) * 2000-02-14 2001-11-27 General Motors Corporation DC/DC converter for a fuel cell having a non-linear inductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418130B (zh) * 2011-05-19 2013-12-01 Univ Nat Taipei Technology Step-up conversion circuit

Also Published As

Publication number Publication date
AU2001275143A1 (en) 2002-01-14
US6469482B1 (en) 2002-10-22
EP1297530A1 (en) 2003-04-02
ATE492020T1 (de) 2011-01-15
DE60143656D1 (de) 2011-01-27
US20030006742A1 (en) 2003-01-09
US6744669B2 (en) 2004-06-01
CN1483204A (zh) 2004-03-17
HK1052576A1 (zh) 2003-09-19
TW519657B (en) 2003-02-01
WO2002003389A1 (en) 2002-01-10
EP1297530B1 (en) 2010-12-15

Similar Documents

Publication Publication Date Title
CN100524505C (zh) 升压电路，包括该升压电路的存储器电路及提供电压的方法
EP1297531B1 (en) Regulator design for inductive booster pump using pulse width modulation technique
CN101594137B (zh) 具减低电压应力的栅极控制电路的电路
US20020122324A1 (en) High voltage generating charge pump circuit
US8638077B2 (en) Method for regulating an output voltage of a pulsed-width modulated switching converter
CN102290981B (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
CN108512538B (zh) 功率变换器及其控制电路和控制方法
CN101779174A (zh) 双极性多输出dc/dc转换器以及电压调整器
US7586361B2 (en) Semiconductor device comprising a charge pump operated by clock signals
CN101199106A (zh) 升压型开关调节器及其控制电路、使用了它的电子设备
CN112671222B (zh) Dcdc转换器、电子设备及dcdc转换器实现软启动的方法
JP2005304226A (ja) 電源ドライバ回路及びスイッチング電源装置
US6037622A (en) Charge pump circuits for low supply voltages
CN208424332U (zh) 功率变换器及其控制电路
US20040155699A1 (en) Capacitor charge sharing charge pump
US20220247318A1 (en) Synchronization of an electronic device
US20070146054A1 (en) Booster circuit
US11581803B2 (en) Driving circuit with EMI reduction
US20030025550A1 (en) Method and integrated circuit for boosting a voltage
CN112799456A (zh) 电压变换电路及方法以及升降压变换电路
Berkhout et al. Chargepump Circuits
JP3553508B2 (ja) 発信回路
JP2589329B2 (ja) 不揮発性半導体記憶装置
CN116667665A (zh) 用于开关电源的自举电容内置及百分百占空比控制电路
CN114765415A (zh) 电荷泵电路、非易失性存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20140601