CN100539041C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100539041C
CN100539041C CNB2004800441992A CN200480044199A CN100539041C CN 100539041 C CN100539041 C CN 100539041C CN B2004800441992 A CNB2004800441992 A CN B2004800441992A CN 200480044199 A CN200480044199 A CN 200480044199A CN 100539041 C CN100539041 C CN 100539041C
Authority
CN
China
Prior art keywords
mentioned
dot pattern
semiconductor device
tube
carbon nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800441992A
Other languages
English (en)
Other versions
CN101044605A (zh
Inventor
置田阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101044605A publication Critical patent/CN101044605A/zh
Application granted granted Critical
Publication of CN100539041C publication Critical patent/CN100539041C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/843—Gas phase catalytic growth, i.e. chemical vapor deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/844—Growth by vaporization or dissociation of carbon source using a high-energy heat source, e.g. electric arc, laser, plasma, e-beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Abstract

在半导体基板(1)的上方形成含有催化剂金属的多个起点图案(3)。然后，形成覆盖起点图案(3)的绝缘膜(4)。接着，在绝缘膜(4)上形成从两端露出起点图案(3)的侧面的沟槽。然后，通过在沟槽内使具有导电性的手性的碳纳米管(5)成长，从而形成配线。然后，形成覆盖碳纳米管(5)的层间绝缘膜。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种使用了碳纳米管的半导体器件及其制造方法。
背景技术
对于半导体器件的微小化的要求增高，与此相伴，还需要提高配线所需的电流密度。根据国际半导体技术细则(2002年)，预想在2005年后，半导体设备所需的最大配线电流密度接近2×106(A/cm2)，而这是以往的Cu配线等无法实现的。
作为可解决该问题的配线材料的一个候补，可以举出碳纳米管。碳纳米管的最大配线电流密度为109(A/cm2)台，将近Cu配线的1000倍。另外观测出，一根碳纳米管其电阻相当于约6kΩ的量子化电阻。因此，可以通过增加碳纳米管的根数，能够形成低电阻配线。
另外，通过控制碳纳米管的手性可做成半导体，正在研究将其作为场效应晶体管的沟道来使用。在这种电场晶体管中，单位宽度内的电导为形成在Si基板上的N沟道晶体管的数倍、P沟道晶体管的10倍左右。
以往，作为形成由碳纳米管构成的配线的方法，有这样的方法，即，通过热CVD法或等离子CVD法，使碳纳米管从钴、镍或铁等催化剂金属的表面有选择的成长。
例如，在JP特开2002-329723号公报中记载了这样的方法，即，在催化剂金属的图案上使碳纳米管沿垂直的方向进行CVD成长，从而形成使用了碳纳米管的通孔。另外，在该公报中还记载有通过在水平方向上施加电场而使碳纳米管成长从而生成在水平方向上延伸的配线的方法。
在JP特开2002-118248号公报中，记载有如下的形成在水平方向上延伸的配线的方法。首先，在形成催化剂金属的线状图案之后，在其上形成垂直成长抑制层。接着，在垂直成长抑制层以及线状图案上同时形成开口部。然后，在开口部内相对向的图案间使碳纳米管成长。另外还记载了这样的方法：有选择地形成垂直成长抑制层，并并形成线状图案之后，使碳纳米管成长。
另外，在Wolfgang Hoenlein(Jpn.J.Appl.Phys.Vol.41(2002)pp.4370-4374)中，虽然图示了使用金属镶嵌法工艺的碳纳米管配线，但并没有记载其形成方法。
但在，在JP特开2002-329723号公报所记载的方法中，很难控制碳纳米管的成长方向以及长度。另外，在JP特开2002-118248号公报所记载的形成开口部的方法中，需要在垂直成长抑制层以及催化剂金属的线状图案上同时形成开口部，但是很难在一系列的工序中对Co、Ni以及铁等催化剂金属和垂直成长抑制层进行蚀刻。特别催化剂金属的厚度比较厚时更加明显。并且，当对催化剂金属进行干蚀刻时，其副产物会附着在开口部的侧面，碳纳米管有可能从那里成长。另外，在有选择的形成垂直成长抑制层的方法中，很难控制碳纳米管的成长方向。
另外，在上述文献中，并没有针对使碳纳米管成长的方法的记载。另外，考虑在一部分接点上有选择的形成催化剂金属，但实现这种结构的工序很复杂。
专利文献1：JP特开2002-329723号公报；
专利文献1：JP特开2002-118248号公报；
非专利文献1：Wolfgang Hoenlein(Jpn.J.Appl.Phys.Vol.41(2002)pp.4370-4374)。
发明内容
本发明的第一目的是提供一种半导体器件及其制造方法，该半导体器件具有由沿着与基板的表面上平行的方向适当延伸的碳纳米管构成的配线。
本发明的第二目的是提供一种半导体器件及其制造方法，该半导体器件具有由沿着与基板的表面平行的方向适当延伸的碳纳米管构成的沟道。
本申请的发明人为了解决上述问题而努力研究的结果，想到如下所示的发明的各实施方式。
在本发明的第一半导体器件中，在半导体基板的上方形成有绝缘膜，在该绝缘膜的内部形成有沟槽。并且，在上述沟槽内形成有由碳纳米管构成的配线。
本发明的第二半导体器件具有：半导体基板；多个半导体元件，其形成在上述半导体基板的表面；多层配线，其连接上述多个半导体元件。并且，上述多层配线中的沿着与上述半导体基板的表面平行的方向延伸的部分中的至少一部分由露出到外部的碳纳米管构成。
在本发明的第一半导体器件的制造方法中，在半导体基板的上方形成含有催化剂金属的多个起点图案，然后形成覆盖上述起点图案的绝缘膜。接着，在上述绝缘膜上形成从两端露出上述起点图案的侧面的沟槽。接着，通过在上述沟槽内使具有导电性的手性的碳纳米管成长，从而形成配线。然后，形成覆盖上述碳纳米管的层间绝缘膜。
在本发明的第二半导体器件的制造方法中，在半导体基板的上方形成至少两个含有催化剂金属的起点图案，然后形成覆盖上述起点图案的绝缘膜。接着，在上述绝缘膜上形成从两端露出上述起点图案的侧面的沟槽。然后，通过在上述沟槽内使具有半导体的手性的碳纳米管成长，从而形成沟道。
本发明提供一种半导体器件，其特征在于，具有：半导体基板；绝缘膜，形成在上述半导体基板的上方，并在其内部形成有沟槽；配线，由形成在上述沟槽内的碳纳米管构成；起点图案，分别连接至上述碳纳米管的两端，并含有催化剂金属。
本发明提供一种半导体器件，其特征在于，具有：半导体基板；多个半导体元件，形成在上述半导体基板的表面；多层配线，连接上述多个半导体元件；在上述多层配线中的沿着与上述半导体基板的表面平行的方向延伸的部分的至少一部分，由露出到外部的碳纳米管构成，上述半导体器件还具有起点图案，上述起点图案分别连接至上述碳纳米管的两端，并含有催化剂金属。
本发明提供一种半导体器件，其特征在于，具有：半导体基板；源极以及漏极，它们由起点图案构成，该起点图案形成在上述半导体基板的上方，并含有催化剂金属；沟道，由形成在上述源极和上述漏极之间的碳纳米管构成；栅极绝缘膜，与上述沟道接触；栅极，在其与上述沟道之间隔着上述栅极绝缘膜。
本发明提供一种半导体器件的制造方法，其特征在于，包括：形成多个起点图案的工序，在半导体基板的上方形成含有催化剂金属的多个起点图案；形成绝缘膜的工序，形成覆盖上述起点图案的绝缘膜；形成沟槽的工序，在上述绝缘膜上形成从两端露出上述起点图案的侧面的沟槽；形成配线的工序，在上述沟槽内使具有导电性手性的碳纳米管成长，由此形成配线；形成层间绝缘膜的工序，形成覆盖上述碳纳米管的层间绝缘膜。
本发明提供一种半导体器件的制造方法，其特征在于，包括：形成起点图案的工序，在半导体基板的上方形成至少两个含有催化剂金属的起点图案；形成绝缘膜的工序，形成用于覆盖上述起点图案的绝缘膜；形成沟槽的工序，在上述绝缘膜上形成从两端露出上述起点图案的侧面的沟槽；使碳纳米管成长的工序，在上述沟槽内使具有半导体手性的碳纳米管成长，由此形成沟道。
附图说明
图1A是表示本发明的第一实施方式的半导体器件的制造方法的俯视图。
图1B是沿着图1A中的I-I线的剖视图。
图2A是接着图1A表示第一实施方式的半导体器件的制造方法的俯视图。
图2B是沿着图2A中的I-I线的剖视图。
图3A是接着图2A表示第一实施方式的半导体器件的制造方法的俯视图。
图3B是沿着图3A中的I-I线的剖视图。
图4A是接着图3A表示第一实施方式的半导体器件的制造方法的俯视图。
图4B是沿着图4A中的I-I线的剖视图。
图5A是接着图4A表示第一实施方式的半导体器件的制造方法的俯视图。
图5B是沿着图5A中的I-I线的剖视图。
图6A是接着图5A表示第一实施方式的半导体器件的制造方法的俯视图。
图6B是沿着图6A中的I-I线的剖视图。
图7A是接着图6A表示第一实施方式的半导体器件的制造方法的俯视图。
图7B是沿着图7A中的I-I线的剖视图。
图8A是接着图7A表示第一实施方式的半导体器件的制造方法的俯视图。
图8B是沿着图8A中的I-I线的剖视图。
图9A是接着图8A表示第一实施方式的半导体器件的制造方法的俯视图。
图9B是沿着图9A中的I-I线的剖视图。
图10A是接着图9A表示第一实施方式的半导体器件的制造方法的俯视图。
图10B是沿着图10A中的I-I线的剖视图。
图11是表示应用第一实施方式来制造的半导体器件的结构的剖视图。
图12A是表示本发明的第二实施方式的半导体器件的制造方法的俯视图。
图12B是沿着图12A中的I-I线的剖视图。
图13A是接着图12A表示第二实施方式的半导体器件的制造方法的俯视图。
图13B是沿着图13A中的I-I线的剖视图。
图14A是接着图13A表示第二实施方式的半导体器件的制造方法的俯视图。
图14B是沿着图14A中的I-I线的剖视图。
图15A是接着图14A表示第二实施方式的半导体器件的制造方法的俯视图。
图15B是沿着图15A中的I-I线的剖视图。
图16A是接着图15A表示第二实施方式的半导体器件的制造方法的俯视图。
图16B是沿着图16A中的I-I线的剖视图。
图17A是表示形成有成长抑制膜21的例子的俯视图。
图17B是沿着图17A中的I-I线的剖视图。
图18A是表示形成有剖面形状为倒立锥形形状的点图案23的例子的俯视图。
图18B是沿着图18A中的I-I线的剖视图。
图19A是表示形成有防氧化膜22的例子的俯视图。
图19B是沿着图19A中的I-I线的剖视图。
图20A是表示以催化剂金属膜覆盖点图案3的表面的方法的俯视图。
图20B是沿着图20A中的I-I线的剖视图。
图21A是接着图20A表示以催化剂金属膜覆盖点图案3的表面的方法的俯视图。
图21B是沿着图21A中的I-I线的剖视图。
图22A是接着图21A表示以催化剂金属膜覆盖点图案3的表面的方法的俯视图。
图22B是沿着图22A中的I-I线的剖视图。
图23A是接着图22A表示以催化剂金属膜覆盖点图案3的表面的方法的俯视图。
图23B是沿着图23A中的I-I线的剖视图。
图24A是表示使用了金属镶嵌法的例子的俯视图。
图24B是沿着图24A中的I-I线的剖视图。
图25A是接着图24A表示使用了金属镶嵌法的例子的俯视图。
图25B是沿着图25A中的I-I线的剖视图。
图26A是接着图25A表示使用了金属镶嵌法的例子的俯视图。
图26B是沿着图26A中的I-I线的剖视图。
图27A是接着图26A表示使用了金属镶嵌法的例子的俯视图。
图27B是沿着图27A中的I-I线的剖视图。
图28是表示除去了层间绝缘膜的例子的剖视图。
图29A是表示本发明的第三实施方式的半导体器件的制造方法的俯视图。
图29B是沿着图29A中的II-II线的剖视图。
图30A是接着图29A表示第三实施方式的半导体器件的制造方法的俯视图。
图30B是沿着图30A中的II-II线的剖视图。
图31A是接着图30A表示第三实施方式的半导体器件的制造方法的俯视图。
图31B是沿着图31A中的II-II线的剖视图。
图32A是接着图31A表示第三实施方式的半导体器件的制造方法的俯视图。
图32B是沿着图32A中的II-II线的剖视图。
图33A是接着图32A表示第三实施方式的半导体器件的制造方法的俯视图。
图33B是沿着图33A中的II-II线的剖视图。
图34A是接着图33A表示第三实施方式的半导体器件的制造方法的俯视图。
图34B是沿着图34A中的II-II线的剖视图。
图35A是接着图34A表示第三实施方式的半导体器件的制造方法的俯视图。
图35B是沿着图35A中的II-II线的剖视图。
图36A是接着图35A表示第三实施方式的半导体器件的制造方法的俯视图。
图36B是沿着图36A中的II-II线的剖视图。
图37A是接着图36A表示第三实施方式的半导体器件的制造方法的俯视图。
图37B是沿着图37A中的II-II线的剖视图。
图38A是接着图37A表示第三实施方式的半导体器件的制造方法的俯视图。
图38B是沿着图38A中的II-II线的剖视图。
图39A是接着图38A表示第三实施方式的半导体器件的制造方法的俯视图。
图39B是沿着图39A中的II-II线的剖视图。
图40A是接着图39A表示第三实施方式的半导体器件的制造方法的俯视图。
图40B是沿着图40A中的II-II线的剖视图。
图41是表示在栅极电极58上形成有催化剂金属层67的例子的剖视图。
图42是表示在栅极电极58上形成有催化剂金属层67的半导体器件的剖视图。
图43A是表示本发明的第四实施方式的半导体器件的制造方法的俯视图。
图43B是沿着图43A中的II-II线的剖视图。
图44A是接着图43A表示第四实施方式的半导体器件的制造方法的俯视图。
图44B是沿着图44A中的II-II线的剖视图。
图45A是接着图44A表示第四实施方式的半导体器件的制造方法的俯视图。
图45B是沿着图45A中的II-II线的剖视图。
图46A是表示采用了背栅结构的例子的俯视图。
图46B是沿着图46A中的II-II线的剖视图。
图47A是表示反向器(Inverter)的框图。
图47B是表示反向器的布局图。
图47C是表示反向器的电路图。
图48是表示反向器的形成方法的剖视图。
图49是表示形成了氧隔离膜86的例子的剖视图。
具体实施方式
下面，针对本发明的实施方式，参照附图进行说明。其中，这里为了方便，对于半导体器件的剖面结构，与其制造方法一起进行说明。
(第一实施方式)
首先，针对本发明的第一实施方式进行说明。图1A以及图1B～图10A以及图10B是以工序顺序表示本发明的第一实施方式的半导体器件的制造方法的图。此外，图1B～图10B是沿着各图1A～图10A中的I-I线的剖视图。
在本实施方式中，首先，如图1A以及图1B所示，在半导体基板1上，例如使用TEOS(tetraethylorthosilicate：正硅酸乙酯)形成Si氧化膜2。接着，在Si氧化膜2上形成由对碳纳米管的催化剂金属构成的点图案3。作为催化剂金属，可以举出例如钴(Co)、镍(Ni)或铁(铁)等。将形成点图案3的位置作为要形成的配线的端部以及弯曲部等。这是由于，碳纳米管在大多情况下在催化剂金属的图案之间的最短距离直线成长。另外，点图案3的高度以及宽度等剖面形状可以根据要形成的配线的粗度(碳纳米管的根数)即要形成的配线所需的电阻来决定。此外，点图案3的侧面并不一定要垂直，可以是正立锥形形状或倒立锥形形状。
接着，如图2A以及图2B所示，例如使用TEOS形成覆盖点图案3的层间绝缘膜4之后，通过CMP(Chemical Mechanical Polishing：化学机械研磨)等来平坦化其表面。
然后，如图3A以及图3B所示，在要形成层间绝缘膜4的配线的位置，例如通过干蚀刻来形成沟槽4a。此时，在沟槽4a的两端露出点图案3的侧面。这是由于点图案3的侧面构成碳纳米管成长的起点。另外，考虑到形成沟槽4a时的定位精度，优选设计为使沟槽4a的两端位于点图案3的上表面。即，优选设计为点图案3从沟槽4a露出一些。通过这样的设计，即使产生些位置偏差，也能够使点图案3的侧面可靠的露出。
此外，在形成沟槽4a后，在聚合物或催化剂金属的氧化物等附着在点图案3的侧面上时，优选根据需要进行各向同性蚀刻(等离子处理或湿处理等)。
然后，如图4A以及图4B所示，通过热CVD法或等离子CVD法，以点图案3为起点，使手性(几何结构)为扶手椅(Armchair)型的碳纳米管5成长。此时，大部分的碳纳米管5在相对向的点图案3之间成长，但一部分的碳纳米管5从点图案3的上表面向上方成长。
接着，如图5A以及图5B所示，为了防止在后进行CMP时产生损伤而形成保护碳纳米管5的保护膜6。保护膜6优选至少形成为埋入沟槽4a的程度，即形成为至少覆盖点图案3间的碳纳米管5的程度。作为保护膜6，为了回避碳纳米管5的氧化，优选形成硅氮化膜或导电膜。另外，也可以用溅射法形成绝缘膜。并且，如果注意到碳纳米管5的氧化，也可以使用硅氧化膜来作为保护膜6。
此外，在碳纳米管5相对于CMP具有充分的强度时，也可以不形成保护膜6。
接着，如图6A以及图6B所示，通过CMP等除去层间绝缘膜4、碳纳米管5以及保护膜6，直到露出点图案3为止。
接着，如图7A以及图7B所示，例如使用TEOS，在整个面上形成层间绝缘膜7。在到此的工序中，形成第一层碳纳米管配线的一系列的工序结束。
然后，如图8A以及图8B所示，在层间绝缘膜7中形成到达点图案3的开口部(贯通孔)7a。但不需要在全部的点图案3上形成开口部7a。
接着，如图9A以及图9B所示，通过热CVD法或等离子CVD法，以点图案3为起点使碳纳米管8在垂直方向上成长。
接着，如图10A以及图10B所示，通过CMP等除去碳纳米管8的从层间绝缘膜7突出的部分。其结果，可得到在开口部7a内埋入通孔的结构。
然后，通过相同的工序形成第二层以后的配线等，从而完成半导体器件。
根据该第一实施方式，能够容易的以高精度在所期望的位置形成由碳纳米管构成的配线。
此外，如上所述，优选基于要形成的配线所需的电阻来决定点图案3的形状，也优选基于其配线所需的电阻来决定沟槽4a的宽度以及高度。形成在沟槽4a内的碳纳米管5，因其成长的条件而使其单位面积内的根数和其导电性等的特性发生变化。因此，优选以得到所需的电阻的方式来决定沟槽4a的形状以及碳纳米管5的成长条件。此外，关于点图案3的宽度以及沟槽4a的宽度，哪个粗都可以，另外也可以宽度相同。
应用第一实施方式制造的半导体器件的结构例如图11所示。即，在半导体基板101的表面形成有MOS晶体管102以及电容器103等，并且以覆盖这些的方式形成有层间绝缘膜104。在层间绝缘膜104中形成有到达MOS晶体管102以及电容器103等电极的开口部，在其内部形成有W(钨)插件105。并且，在层间绝缘膜104及其上方，形成有含有催化剂金属的多个起点图案106和由碳纳米管构成的多个配线107以及通孔108。此外，焊盘层109例如由阻挡金属膜109a、Al膜109b以及阻挡金属膜109c构成。
(第二实施方式)
接着，针对本发明的第二实施方式进行说明。在第二实施方式中，同时形成由碳纳米管构成的配线以及通孔。图12A以及图12B～图16A以及图16B是以工序顺序表示本发明的第二实施方式的半导体器件的制造方法的图。
在第二实施方式中，与第一实施方式同样的进行到形成点图案3的工序，然后，如图12A以及图12B所示，例如使用TEOS形成覆盖点图案3的层间绝缘膜14。接着，通过CMP等来平坦化其表面。然后，在要形成层间绝缘膜14的配线的位置，例如通过干蚀刻来形成沟槽14a。此时，从沟槽14a的两端不仅露出点图案3的侧面，还露出其上表面。这是由于图案3的上表面构成通孔用的碳纳米管成长的起点。另外，考虑到形成沟槽14a时的定位精度，优选设计为使沟槽14a的两端位于点图案3的上表面。即，优选设计为上表面露出的点图案3被层间绝缘膜14覆盖一些。通过这样的设计，即使产生些位置偏差，也能够可靠的露出足够的形成通孔所需的面积。但与第一实施方式的开口部7a同样，不需要使全部的点图案3的上表面露出。
此外，在形成沟槽14a后，在聚合物或催化剂金属的氧化物等附着在点图案3的侧面上时，与第一实施方式同样优选根据需要进行各向同性蚀刻。
然后，如图13A以及图13B所示，通过热CVD法或等离子CVD法，以点图案3为起点，使碳纳米管成长。此时，碳纳米管15在相对向的点图案3之间成长，同时从点图案3的上表面在垂直方向上成长。
接着，如图14A以及图14B所示，例如使用TEOS，在整个面上形成层间绝缘膜16，通过CMP等除去碳纳米管15的从层间绝缘膜16突出的部分。其结果，可得到在层间绝缘膜14以及16构成的层中形成通孔的结构。
接着，如图15A以及图15B所示，在要形成第二层以后的配线必要的区域，形成由催化剂金属构成的点图案17。
接着，如图16A以及图16B所示，例如使用TEOS形成覆盖点图案17的层间绝缘膜18，然后通过CMP等来平坦化其表面。
然后，通过相同的工序形成第二层以后的配线等，从而完成半导体器件。
根据该第二实施方式，由于不需要形成保护膜6的工序及其附属工序，所以能够减少工序数量。
此外，在第一实施方式中，在点图案3之间使碳纳米管5成长时，由于不需要使碳纳米管5也向上方成长，所以将此除去，但也可以在使碳纳米管5成长之前不使碳纳米管5向上方成长。例如图17A以及图17B所示，可以在点图案3上形成以致碳纳米管5成长的成长抑制膜21。作为成长抑制膜21，只要是在形成沟槽4a时不与层间绝缘膜4同时进行蚀刻并且能够抑制碳纳米管5成长的膜，即只要是相对于层间绝缘膜4存在蚀刻选择比、并且对碳纳米管无催化作用的膜，形成导电膜以及绝缘膜就都可以。作为这种导电膜，可以举出Al膜、Ti膜、TiN膜等，作为绝缘膜，可以举出Si氮化膜、氧化铝膜等。
在使用这种成长抑制膜21时，在依次形成点图案3的原料膜以及成长抑制膜21的原料膜之后，只要对它们进行图案成形即可。另外，为了形成通孔，例如只要在层间绝缘膜7上形成开口部(贯通孔)7a之后接着在成长抑制膜21上也形成开口部即可。但在成长抑制膜21上形成开口部时，优选采用不对层间绝缘膜7进行蚀刻的条件。
并且，在使用成长抑制膜21时，如图18A以及图18B所示，优选将作为碳纳米管的成长起点的点图案23的剖面图案形成为倒立锥形形状，即越往下越细的形状。但使用这样的形状的点图案23时，在其间成长的碳纳米管25不易向上方露出，使得在后的加工更加容易。碳纳米管易于相对于催化剂金属的表面垂直的成长，但如图4B所示，一部分向从该方向倾斜的方向成长。在估计了这些性质的基础上，只要预先将点图案的剖面形状做成倒立锥形形状，就能够使碳纳米管的成长方向为横向或更向下的方向，而之后不需要除去向上方露出的部分。此外，虽然这样的倒立锥形形状的点图案在不使用成长抑制层时也有效，但比使用成长抑制层时更为有效起作用。
例如通过调整原料膜的蚀刻条件，使蚀刻中很难向图案侧壁产生再附着物，从而能够通过促进向横向蚀刻而形成这样的倒立锥形形状状的点图案。另外，可以采用后述的金属镶嵌法，并且将点图案用的开口部的剖面形状形成为正锥状。
另外，在形成了碳纳米管5之后，当以其露出的状态在氧化性环境下形成层间绝缘膜7时，碳纳米管5有可能被氧化。此时，如图19A以及图19B所示，优选在形成层间绝缘膜7之前形成防氧化膜22。作为防氧化膜22，例如可以举出Si氮化膜等可在还原性环境下通过CVD法形成的膜、以及可通过溅射法形成的绝缘膜(例如氧化铝膜、二氧化钛膜、Si氧化膜)以及导电膜(Ti膜、Al膜)。
并且，可以用由催化剂金属构成的膜来覆盖点图案3的表面。这里，针对这种膜的形成方法及其效果，参照图20A以及图20B～图23A以及图23B进行说明。
首先，如图20A以及图20B所示，在Si氧化膜2上顺次形成点图案3的原料膜以及催化剂金属膜，然后通过图案成形，形成点图案3以及催化剂金属膜31。催化剂金属膜31例如由Co、Ni或Fe等构成。
接着，如图21A以及图21B所示，例如通过CVD法、PVD法或电镀法等在整个面上形成由与催化剂金属膜31同种金属构成的催化剂金属膜32。
接着，如图22A以及图22B所示，通过对催化剂金属膜31以及32实施各向异性蚀刻，从而使它们只残留在点图案3的周围。
然后，如图23A以及图24B所示，与第一实施方式同样的在形成层间绝缘膜4之后形成沟槽4a。
根据这种方法，由于碳纳米管以催化剂金属膜31以及32为起点成长，所以点图案3也可以由催化剂金属以外的材料形成。Co、Ni以及Fe的干蚀刻并不能说容易，而难于将由它们构成的点图案3做成所期望的形状。与此相对，如果使用催化剂金属膜31以及32，就可以使用加工比较容易的Al、TiN、绝缘物等作为点图案3的材料，所以容易得到所期望的形状。点图案3的形状由于会影响到以其为起点的碳纳米管的成长方向，所以能够以高精度形成点图案3变得极为重要。另外，在已形成了由Ti构成的点图案3时，也能够得到碳纳米管与点图案3之间的欧姆接触(Ohmic Contact)。
并且，在使用催化剂金属膜31以及32时，点图案3也可以由多层构成。例如，可以将点图案3的结构做成以Ti膜覆盖由Al构成的基部的结构。在该结构的情况下，可同时得到通过使用Al而容易加工的优点、和通过使用Ti而能够确保欧姆接触的优点。
另外，点图案不仅可以通过如上所述的原料膜的形成以及其图案成形的方法来形成，而且可以通过金属镶嵌法来形成。针对该方法，参照图24A以及图24B～图27A以及图27B进行说明。
在该方法中，首先，如图24A以及图24B所示，在Si氧化膜2上形成绝缘膜4之后，在形成该点图案的预定部位形成开口部41a。作为绝缘膜41，例如优选使用相对于Si氧化膜2存在蚀刻选择比的膜。
接着，如图25A以及图25B所示，以埋入开口部41a的方式在整个面上形成催化剂金属膜42。催化剂金属膜42例如可通过CVD法、PVD法或电镀法等形成。
接着，如图26A以及图26B所示，通过CMP等进行平坦化，直到开口部41a内的催化剂金属膜42的高度成为所期望的高度。此外，如果将点图案的高度置为要形成绝缘膜41的厚度，则可在绝缘膜41露出的时刻结束平坦化处理。
然后，如图27A以及图27B所示，如果在整个面上形成层间绝缘膜43，则成为与图2A以及图2B所示的状态同等的状态。
如果采用这种金属镶嵌法，则即使是在使用Co、Ni以及Fe等比较难于干蚀刻的材料的情况下，也能够比较容易的形成所期望的形状的点图案。
此外，如图28所示，在构成配线以及通孔的碳纳米管的强度充分强时，也可以在配线间不形成层间绝缘膜。即，含有催化剂金属的多个起点图案106以及由碳纳米管构成的多个配线107和通孔108也可以被露出。该结构例如可通过这种方法得到，即，在构筑成与图11相同的层叠结构之后，使用氟酸类的药液进行各向同性蚀刻。但由于需要残留层间绝缘膜104，所以优选形成由覆盖层间绝缘膜104的Si氮化膜等构成的蚀刻阻止层110。
(第三实施方式)
接着，针对本发明的第三实施方式进行说明。在本实施方式中，形成具有由锯齿形的碳纳米管构成的沟道的场效应晶体管。图29A以及图29B～图40A以及图40B是以工序顺序表示本发明的第三实施方式的半导体器件的制造方法的图。此外，图29B～图40B是沿着各图29A～图40A中的II-II线的剖视图。
在第三实施方式中，首先，如图29A以及图29B所示，在半导体基板51上，例如使用TEOS形成Si氧化膜52。接着，在Si氧化膜52上形成由相对于碳纳米管的催化剂金属构成的点图案53。作为催化剂金属，可以举出例如钴(Co)、镍(Ni)或铁(铁)等。可以将形成点图案53的位置作为要形成的晶体管的源极以及漏极。另外，点图案53的高度以及宽度等剖面形状根据要形成的晶体管的沟道的粗度以及填充密度等来决定。
接着，如图30A以及图30B所示，例如使用TEOS形成覆盖点图案53的绝缘膜54，然后通过CMP等来平坦化其表面。
然后，如图31A以及图31B所示，在要形成绝缘膜54的沟道的位置，例如通过干蚀刻来形成沟槽54a。此时，与第一实施方式同样的在沟槽54a的两端露出点图案53的侧面。从而点图案53的侧面构成碳纳米管成长的起点。另外，考虑到形成沟槽54a时的定位精度，优选设计为使沟槽54a的两端位于点图案53的上表面。即，优选设计为使点图案53从沟槽54a露出一些。通过这样的设计，即使产生些位置偏差，也能够使点图案53的侧面可靠的露出。
此外，与第一实施方式同样的在形成沟槽54a后，在聚合物或催化剂金属的氧化物等附着在点图案53的侧面上时，优选根据需要进行各向同性蚀刻(等离子处理或湿处理等)。
然后，如图32A以及图32B所示，通过热CVD法或等离子CVD法，以点图案53为起点，使碳纳米管55成长。此时，一部分的碳纳米管55在相对向的点图案53之间成长，但一部分的碳纳米管55从点图案3的上表面向上方成长。
接着，如图33A以及图33B所示，为了防止在后进行CMP时产生损伤而形成保护碳纳米管55的保护膜56。作为保护膜56，为了回避碳纳米管55的氧化，优选形成硅氮化膜或导电膜。另外，也可以用溅射法形成绝缘膜。并且，如果注意到碳纳米管55的氧化，也可以使用硅氧化膜来作为保护膜6。
此外，在碳纳米管55相对于CMP具有充分的强度时，也可以不形成保护膜56。
接着，如图34A以及图34B所示，通过CMP等除去绝缘膜54、碳纳米管55以及保护膜56，直到露出点图案53为止。此外，有可能出现在碳纳米管55的间隙残留保护膜56而给晶体管的特性带来不良影响的情况，优选通过使用氟酸类药液进行湿处理来除去残留的保护膜56。
接着，如图35A以及图35B所示，例如使用CVD法，在整个面上形成栅极绝缘膜57。
然后，如图36A以及图36B所示，在栅极绝缘膜57上形成栅极电极58。此外，栅极电极58的宽度(栅极长)既可以比构成沟道的碳纳米管55的长度短，也可以比其长。
接着，如图37A以及图37B所示，例如使用TEOS，形成覆盖栅极电极58的层间绝缘膜59。
然后，如图38A以及图38B所示，在层间绝缘膜59中形成到达点图案53的开口部(贯通孔)59a。但不需要在全部的点图案53上形成开口部59a。
接着，如图39A以及图39B所示，通过热CVD法或等离子CVD法，以点图案53为起点使碳纳米管60在垂直方向上成长。然后，通过CMP等除去碳纳米管60的从层间绝缘膜59突出的部分。其结果，可得到在开口部59a内埋入通孔的结构。接着，在层间绝缘膜59上形成由相对于碳纳米管的催化剂金属构成的点图案61。将形成点图案61的位置作为要形成的晶体管的源极以及漏极。此时，可以在碳纳米管60上形成一部分的点图案61。
接着，进行与用于形成下层的场效应晶体管的工序相同的工序。即，如图40A以及图40B所示，形成绝缘膜62，在其上形成沟槽，使碳纳米管63在沟槽内成长，对它们进行平坦化之后，形成栅极绝缘膜64，在其上形成栅极电极65。而且，形成覆盖栅极电极65的层间绝缘膜66。然后，形成配线等，从而完成半导体器件。
根据该第三实施方式，能够容易的以高精度在所期望的位置形成具有由碳纳米管构成的沟道的场效应晶体管。另外，与在Si基板的表面上形成的情况不同，由于能够在各种膜上形成，所以在基板的表面上不仅可在平行的方向，在可以垂直方向上排列配置多个场效应晶体管。
此外，如图41所示，也可以在栅极电极58上形成催化剂金属层67，使碳纳米管60在其上方生长。通过采用这样的结构以及方法，可以在栅极与源极/漏极的连接中也使用碳纳米管。此时，在上层的晶体管的栅极电极65上形成催化剂金属层68，并且优选使用碳纳米管来连接上层的电极和配线等。并且，采用这种方法的半导体器件的剖面结构例如图42所示。
(第四实施方式)
接着，针对本发明的第四实施方式进行说明。图43A以及图43B～图45A以及图45B是以工序顺序表示本发明的第四实施方式的半导体器件的制造方法的图。此外，图43B～图45B是沿着各图43A～图45A中的II-II线的剖视图。
在第四实施方式中，如图43A以及图43B所示，在半导体基板51上形成Si氧化膜52之后，在Si氧化膜52上形成由相对于碳纳米管的催化剂金属构成的点图案71。可以将形成点图案71的位置作为要形成的晶体管的源极以及漏极。另外，使点图案53的平面形状大于最终留下的尺寸。接着，例如使用TEOS形成覆盖点图案71的绝缘膜72，然后通过CMP等来平坦化其表面。然后，在要形成绝缘膜72的沟道的位置，例如通过干蚀刻来形成沟槽72a。此时，与第三实施方式同样的在沟槽72a的两端露出点图案71的侧面，同时以使沟槽72a的两端位于点图案71的上表面的方式形成沟槽72a。
接着，如图44A以及图44B所示，通过湿蚀刻等使点图案71的端部各向同性的后退。其结果，在绝缘膜72与Si氧化膜52之间形成间隙。
然后，如图45A以及图45B所示，通过热CVD法或等离子CVD法，以点图案71为起点，使碳纳米管73成长。
根据该第四实施方式，碳纳米管73几乎不向上方成长，以高可靠性在相对向的点图案71之间成长。在第三实施方式中，由于点图案53从沟槽54a露出，所以碳纳米管55也向上方成长。另外，碳纳米管55由于受到点图案53的侧面的锥形角度以及平坦度的影响，有可能并不充分的在水平方向上成长。因此，需要在后除去碳纳米管55的多余的部分。与此相对，在第四实施方式中，由于碳纳米管73易于在水平方向上成长，所以不需要在后除去多余的碳纳米管的工序。
另外，点图案71的后退量越大，碳纳米管73向水平方向成长的容易程度越高。此外，在使碳纳米管73成长时沟槽72a有可能变形的情况下，只要调整绝缘膜72的厚度即可。
此外，如图46A以及图46B所示，场效应晶体管的栅极电极不需要形成在栅极绝缘膜上，而可以采用背栅的结构。作为用于得到这种结构的方法，例如以下所示。例如，将Si氧化膜52做成两层结构，在形成了第一层之后，形成栅极电极81。接着，形成第二层的Si氧化膜，然后形成栅极绝缘膜82。然而且，与第三实施方式同样的形成点图案53以及碳纳米管55等。另外，可以采用金属镶嵌法在Si氧化膜52内埋入栅极电极81。
此外，手性(Chirality)为锯齿形的碳纳米管的导电类型是，在成长以后的初始导电类型为P型。与此相对，若在真空中对碳纳米管进行退火，则其导电类型变为N型。认为该现象起因于在碳纳米管与催化剂金属的接合部的氧吸附的有无。即，认为通过在真空中的退火，除去结合部分的氧而变化为N型。并且，如图47A～图47C所示，利用这种现象可形成反向器。
也就是说，在图47A～图47V所示的晶体管中，这些晶体管公有的栅极电极58为输入端子，经由碳纳米管60而连接的漏极(点图案83以及53)是输出端子。另外，上层的晶体管的源极(点图案83)被施加正电压，下层的晶体管的源极(点图案53)被施加负电压。
这种结构例如可通过以下工序而形成。首先，与第三实施方式同样的进行到形成层间绝缘膜59的工序。接着，通过CMP等来平坦化层间绝缘膜59，直到露出栅极电极58为止。接着，形成栅极绝缘膜81。然后在栅极绝缘膜81以及层间绝缘膜59内形成由碳纳米管60构成的通孔。然后，形成绝缘膜82、点图案83以及碳纳米管84。接着，如图48所示，通过在真空中进行退火而除去氧，从而使碳纳米管84的导电类型从P型变化为N型。然后，在整个面上形成层间绝缘膜85。在这样得到的反向器中，在没有对栅极电极58施加电压的状态下，碳纳米管55的导电类型为P型，碳纳米管84的导电类型为N型。即，下层的晶体管作为N沟道晶体管进行工作，上层的晶体管作为P沟道晶体管进行工作。
通常在硅类的集成电路中，平面的配置多个晶体管而形成有反向器等电路，但如果使用将碳纳米管作为沟道的晶体管，则如上所述，可以在纵向配置多个晶体管。这是以高自由度形成的结构，即碳纳米管不需要形成在基板表面。
此外，针对碳纳米管的导电类型，还提出有所谓这样可逆性的报告，即，在退火后再次放置于空气中时，接合部分会吸附氧而回到P型。因此，进行完图48所示的退火之后，如图49所示，例如优选在原位置形成氧隔离膜86。通过形成氧隔离膜86，能够防止基于吸附氧的导电类型的逆反应。另外，氧隔离膜86还可以起到对之后形成层间绝缘膜85时的氧化环境进行屏蔽的功能。作为这种氧隔离膜86，希望在其形成时不需要氧环境，并且是膜中氧较少的膜。例如可以举出硅氮化膜等。
此外，在形成由碳纳米管构成的沟道时，也是将起点图案的剖面形状做成倒立锥形形状更为有效。
另外，层间绝缘膜的种类并没有限定，除了Si氧化膜之外，例如可以使用多孔低介电常数的膜。
工业上的可利用性
如上详述，根据本发明，能够容易的以高精度形成由碳纳米管构成的微细的配线或沟道。

Claims (36)

1.一种半导体器件，其特征在于，具有：
半导体基板；
绝缘膜，形成在上述半导体基板的上方，并在其内部形成有沟槽；
配线，由形成在上述沟槽内的碳纳米管构成；
起点图案，分别连接至上述碳纳米管的两端，并含有催化剂金属。
2.如权利要求1所述的半导体器件，其特征在于，上述催化剂金属是从由钴、镍以及铁组成的组中选择的至少一种金属。
3.如权利要求2所述的半导体器件，其特征在于，上述起点图案只位于上述配线的起点、终点以及弯曲点。
4.如权利要求3所述的半导体器件，其特征在于，具有：
通孔，由从上述起点图案向上方延伸的碳纳米管构成；
第二起点图案，形成在上述通孔上。
5.如权利要求1所述的半导体器件，其特征在于，
上述起点图案具有：
基部；
催化剂金属膜，形成在上述基部的表面。
6.如权利要求5所述的半导体器件，其特征在于，上述基部在与上述催化剂金属膜接触的部分具有含Ti部。
7.如权利要求1所述的半导体器件，其特征在于，上述起点图案的剖面形状为倒立锥形形状。
8.如权利要求1所述的半导体器件，其特征在于，上述碳纳米管为扶手椅型。
9.一种半导体器件，其特征在于，具有：
半导体基板，
多个半导体元件，形成在上述半导体基板的表面，
多层配线，连接上述多个半导体元件；
在上述多层配线中的沿着与上述半导体基板的表面平行的方向延伸的部分的至少一部分，由露出到外部的碳纳米管构成，
上述半导体器件还具有起点图案，上述起点图案分别连接至上述碳纳米管的两端，并含有催化剂金属。
10.一种半导体器件，其特征在于，具有：
半导体基板；
源极以及漏极，它们由起点图案构成，该起点图案形成在上述半导体基板的上方，并含有催化剂金属；
沟道，由形成在上述源极和上述漏极之间的碳纳米管构成；
栅极绝缘膜，与上述沟道接触；
栅极，在其与上述沟道之间隔着上述栅极绝缘膜。
11.如权利要求10所述的半导体器件，其特征在于，上述催化剂金属是从由钴、镍以及铁组成的组中选择的至少一种金属。
12.如权利要求10所述的半导体器件，其特征在于，在垂直方向上具有多个场效应晶体管，上述场效应晶体管具备上述源极、漏极、沟道、栅极绝缘膜以及栅极。
13.如权利要求12所述的半导体器件，其特征在于，具有通孔或配线，这些通孔或配线由碳纳米管构成，该碳纳米管选择性地连接构成上述多个场效应晶体管的电极。
14.如权利要求12所述的半导体器件，其特征在于，在上述多个场效应晶体管中，在与上述半导体基板的表面垂直的方向上相邻的任意两个场效应晶体管彼此共有栅极。
15.如权利要求14所述的半导体器件，其特征在于，具有反向器电路，该反向器电路包括上述两个场效应晶体管。
16.如权利要求10所述的半导体器件，其特征在于，
上述起点图案具有：
基部；
催化剂金属膜，形成在上述基部的表面。
17.如权利要求16所述的半导体器件，其特征在于，上述基部在与上述催化剂金属膜接触的部分具有含Ti部。
18.如权利要求10所述的半导体器件，其特征在于，上述起点图案的剖面形状为倒立锥形形状。
19.如权利要求10所述的半导体器件，其特征在于，上述碳纳米管为锯齿形。
20.一种半导体器件的制造方法，其特征在于，包括：
形成多个起点图案的工序，在半导体基板的上方形成含有催化剂金属的多个起点图案；
形成绝缘膜的工序，形成覆盖上述起点图案的绝缘膜；
形成沟槽的工序，在上述绝缘膜上形成从两端露出上述起点图案的侧面的沟槽；
形成配线的工序，在上述沟槽内使具有导电性手性的碳纳米管成长，由此形成配线；
形成层间绝缘膜的工序，形成覆盖上述碳纳米管的层间绝缘膜。
21.如权利要求20所述的半导体器件的制造方法，其特征在于，上述催化剂金属是从由钴、镍以及铁组成的组中选择的至少一种金属。
22.如权利要求20所述的半导体器件的制造方法，其特征在于，在上述形成层间绝缘膜的工序之前，具有除去成长在上述起点图案上表面的上方的碳纳米管的工序。
23.如权利要求20所述的半导体器件的制造方法，其特征在于，在上述形成层间绝缘膜的工序之前，具有：
形成保护膜的工序，形成用于覆盖上述沟槽内的碳纳米管的保护膜；
除去碳纳米管以及保护膜的工序，通过化学机械研磨，同时除去成长在上述起点图案上表面的上方的碳纳米管以及上述保护膜。
24.如权利要求20所述的半导体器件的制造方法，其特征在于，在上述形成层间绝缘膜的工序之前，具有形成防氧化膜的工序，该防氧化膜用于防止上述沟槽内的碳纳米管的氧化。
25.如权利要求20所述的半导体器件的制造方法，其特征在于，在上述形成绝缘膜的工序之前，具有形成成长抑制膜的工序，该成长抑制膜用于抑制碳纳米管从上述起点图案上表面的成长。
26.如权利要求20所述的半导体器件的制造方法，其特征在于，将具有基部以及形成在上述基部的表面的催化剂金属膜的图案形成为上述起点图案。
27.如权利要求26所述的半导体器件的制造方法，其特征在于，将与上述催化剂金属膜接触的部分具有含Ti部的部分形成为上述基部。
28.如权利要求20所述的半导体器件的制造方法，其特征在于，将上述起点图案的剖面形状形成为倒立锥形形状。
29.如权利要求20所述的半导体器件的制造方法，其特征在于，
在形成上述沟槽时，使上述起点图案的上表面露出，
在使上述碳纳米管成长时，使碳纳米管也向上方成长，从而形成通孔。
30.一种半导体器件的制造方法，其特征在于，包括：
形成起点图案的工序，在半导体基板的上方形成至少两个含有催化剂金属的起点图案；
形成绝缘膜的工序，形成用于覆盖上述起点图案的绝缘膜；
形成沟槽的工序，在上述绝缘膜上形成从两端露出上述起点图案的侧面的沟槽；
使碳纳米管成长的工序，在上述沟槽内使具有半导体手性的碳纳米管成长，由此形成沟道。
31.如权利要求30所述的半导体器件的制造方法，其特征在于，在上述使碳纳米管成长的工序之后，还包括：
形成栅极绝缘膜的工序，在上述碳纳米管上形成栅极绝缘膜；
形成栅极的工序，在上述栅极绝缘膜上形成栅极。
32.如权利要求30所述的半导体器件的制造方法，其特征在于，在形成上述起点图案之前，具有：
形成栅极的工序，在上述半导体基板的上方形成栅极，
形成栅极绝缘膜的工序，在上述栅极上形成栅极绝缘膜；
在上述栅极绝缘膜上形成上述起点图案。
33.如权利要求30所述的半导体器件的制造方法，其特征在于，在上述使碳纳米管成长的工序之前，具有使起点图案的端部后退的工序，在该工序中，经由上述沟槽对上述起点图案进行各向同性的蚀刻，由此使上述起点图案的端部后退。
34.如权利要求31所述的半导体器件的制造方法，其特征在于，在上述形成栅极的工序之后，还包括：
形成层间绝缘膜的工序，形成用于覆盖上述栅极的层间绝缘膜；
平坦化工序，对上述层间绝缘膜进行平坦化，直到上述栅极露出为止；
形成第二栅极绝缘膜的工序，在上述层间绝缘膜上形成第二栅极绝缘膜；
形成开口部的工序，在上述第二栅极绝缘膜以及层间绝缘膜上形成到达上述起点图案的开口部；
形成通孔的工序，在上述开口部内使碳纳米管成长，由此形成通孔；
形成第二起点图案的工序，在上述第二栅极绝缘膜上形成至少两个一部分与上述通孔接触的多个第二起点图案；
形成第二绝缘膜的工序，形成覆盖上述第二起点图案的第二绝缘膜；
形成第二沟槽的工序，在上述第二绝缘膜上形成从两端露出上述第二起点图案的侧面的第二沟槽；
形成第二沟道的工序，在上述第二沟槽内使具有半导体手性的碳纳米管成长，由此形成第二沟道。
35.如权利要求31所述的半导体器件的制造方法，其特征在于，反复执行从上述形成起点图案的工序到上述形成栅极的工序，从而形成在与上述半导体基板的表面垂直的方向上排列的多个场效应晶体管。
36.如权利要求32所述的半导体器件的制造方法，其特征在于，反复执行从上述形成栅极的工序到形成上述沟道的工序，从而形成在与上述半导体基板的表面垂直的方向上排列的多个场效应晶体管。
CNB2004800441992A 2004-10-22 2004-10-22 半导体器件及其制造方法 Expired - Fee Related CN100539041C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/015732 WO2006043329A1 (ja) 2004-10-22 2004-10-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101044605A CN101044605A (zh) 2007-09-26
CN100539041C true CN100539041C (zh) 2009-09-09

Family

ID=36202754

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800441992A Expired - Fee Related CN100539041C (zh) 2004-10-22 2004-10-22 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7700978B2 (zh)
JP (1) JP5045103B2 (zh)
CN (1) CN100539041C (zh)
WO (1) WO2006043329A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989349B2 (en) * 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
US7884359B2 (en) * 2006-06-09 2011-02-08 The United States Of America As Represented By The Secretary Of The Navy Integrally gated carbon nanotube ionizer device
JP4899703B2 (ja) * 2006-08-07 2012-03-21 富士通株式会社 カーボン配線構造およびその製造方法、および半導体装置
JP5055929B2 (ja) * 2006-09-29 2012-10-24 富士通株式会社 電子デバイスの製造方法
FR2910706B1 (fr) 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
WO2008099638A1 (ja) * 2007-02-15 2008-08-21 Nec Corporation カーボンナノチューブ抵抗体、半導体装置、カーボンナノチューブ抵抗体及び半導体装置の製造方法
JP5194513B2 (ja) * 2007-03-29 2013-05-08 富士通セミコンダクター株式会社 配線構造及びその形成方法
JP5233147B2 (ja) * 2007-03-30 2013-07-10 富士通セミコンダクター株式会社 電子デバイス及びその製造方法
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP5168984B2 (ja) * 2007-03-30 2013-03-27 富士通株式会社 カーボンナノチューブ金属複合材料によるデバイス構造
WO2009023304A2 (en) * 2007-05-02 2009-02-19 Atomate Corporation High density nanotube devices
FR2917893B1 (fr) * 2007-06-22 2009-08-28 Commissariat Energie Atomique Procede de fabrication d'une connexion electrique a base de nanotubes de carbone
FR2920252A1 (fr) * 2007-08-24 2009-02-27 Commissariat Energie Atomique Procede de realisation d'un transistor comportant une connexion electrique a base de nanotubes ou de nanofils.
US8065634B1 (en) 2007-09-28 2011-11-22 The Board Of Trustees Of The Leland Stanford Junior University System and method for analyzing a nanotube logic circuit
FR2925764B1 (fr) * 2007-12-20 2010-05-28 Commissariat Energie Atomique Procede de croissance horizontale de nanotubes/nanofibres.
FR2925761B1 (fr) * 2007-12-20 2010-08-20 Commissariat Energie Atomique Procede de realisation d'une connexion electrique, a base de nanotubes, entre deux surfaces en regard et circuit integre la comportant
FR2928093B1 (fr) * 2008-02-28 2010-12-31 Commissariat Energie Atomique Dispositif de separation de molecules et procede de fabrication.
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
US7867863B2 (en) * 2008-06-12 2011-01-11 Intel Corporation Method for forming self-aligned source and drain contacts using a selectively passivated metal gate
FR2933237B1 (fr) * 2008-06-25 2010-10-29 Commissariat Energie Atomique Architecture d'interconnexions horizontales a base de nanotubes de carbone.
KR101398634B1 (ko) * 2008-07-11 2014-05-22 삼성전자주식회사 배선 구조체 및 이를 채택하는 전자 소자
FR2935538B1 (fr) * 2008-09-01 2010-12-24 Commissariat Energie Atomique Substrat pour composant electronique ou electromecanique et nanoelements.
CN101999063B (zh) * 2009-05-04 2013-01-02 Lg电子株式会社 空调
JP2011044488A (ja) * 2009-08-19 2011-03-03 Elpida Memory Inc 半導体装置およびその製造方法
CN102044524B (zh) * 2009-10-13 2016-03-16 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US8796668B2 (en) 2009-11-09 2014-08-05 International Business Machines Corporation Metal-free integrated circuits comprising graphene and carbon nanotubes
CN102143652B (zh) * 2010-01-30 2012-07-18 宏恒胜电子科技（淮安）有限公司 电路板
JP2011187901A (ja) * 2010-03-11 2011-09-22 Canon Inc 半導体デバイスの製造方法
CN101852763B (zh) * 2010-05-07 2013-06-26 中国科学院苏州纳米技术与纳米仿生研究所 一种基于场效应晶体管的手性传感器及其制备方法
US8455297B1 (en) * 2010-07-07 2013-06-04 International Business Machines Corporation Method to fabricate high performance carbon nanotube transistor integrated circuits by three-dimensional integration technology
CN101923065B (zh) * 2010-07-13 2013-05-01 中国科学院苏州纳米技术与纳米仿生研究所 场效应晶体管手性传感器及其制备方法
US8288759B2 (en) * 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control
US9406888B2 (en) * 2013-08-07 2016-08-02 GlobalFoundries, Inc. Carbon nanotube device
JP2015050305A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP6077076B1 (ja) 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
CN109494151B (zh) 2017-09-12 2021-03-30 联华电子股份有限公司 垂直金属氧化物半导体晶体管及其制作方法
CN112838050A (zh) * 2021-02-05 2021-05-25 泉芯集成电路制造(济南)有限公司 一种半导体器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
JP2001339283A (ja) * 2000-05-26 2001-12-07 Mitsubishi Electric Corp 遅延回路およびそのための半導体回路装置
JP3655175B2 (ja) * 2000-06-30 2005-06-02 株式会社東芝 半導体記憶装置の製造方法
DE10134866B4 (de) 2000-07-18 2005-08-11 Lg Electronics Inc. Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
JP4212258B2 (ja) * 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4608133B2 (ja) * 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
US20030109802A1 (en) * 2001-12-12 2003-06-12 Laeseke Paul F. Cauterizing biopsy system
JP4120918B2 (ja) * 2002-03-18 2008-07-16 富士通株式会社 柱状カーボン構造物の選択成長方法及び電子デバイス
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
JP4416376B2 (ja) * 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
JP4974263B2 (ja) * 2002-05-20 2012-07-11 富士通株式会社 半導体装置の製造方法
JP4774665B2 (ja) * 2003-02-05 2011-09-14 ソニー株式会社 半導体装置の製造方法
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
JP4401094B2 (ja) * 2003-03-20 2010-01-20 富士通株式会社 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法

Also Published As

Publication number Publication date
JPWO2006043329A1 (ja) 2008-05-22
WO2006043329A1 (ja) 2006-04-27
US20100144104A1 (en) 2010-06-10
CN101044605A (zh) 2007-09-26
US20070205450A1 (en) 2007-09-06
US7700978B2 (en) 2010-04-20
JP5045103B2 (ja) 2012-10-10
US8034676B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
CN100539041C (zh) 半导体器件及其制造方法
JP4864307B2 (ja) エアーギャップを選択的に形成する方法及び当該方法により得られる装置
CN100429772C (zh) 半导体装置及其制造方法
US6566704B2 (en) Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
CN100568573C (zh) 垂直半导体器件结构及其形成方法
CN100580971C (zh) 垂直纳米管半导体器件结构及其形成方法
CN1943055B (zh) 半导体器件结构及制造包括该结构的阵列的电路的方法
US7592248B2 (en) Method of forming semiconductor device having nanotube structures
Li et al. Integration and electrical characterization of carbon nanotube via interconnects
US20080142866A1 (en) Integrated Circuit Memory Devices and Capacitors Having Carbon Nanotube Electrodes
CN102598277A (zh) 半导体装置及其制造方法
CN105206561A (zh) 互连结构的形成方法和半导体结构
US7989286B2 (en) Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
US7897424B2 (en) Method of manufacturing an electrical-mechanical memory device
US20050145838A1 (en) Vertical Carbon Nanotube Field Effect Transistor
JP2008166756A (ja) カーボンナノチューブに基づく層間配線要素
KR101585210B1 (ko) 콘택 구조체 형성방법
US20070123019A1 (en) Methods of forming carbon nanotubes in a wiring pattern and related devices
KR20060114056A (ko) 평판형 금속-절연체-금속 캐패시터의 제조방법
US8575669B2 (en) Fabricating technique of a highly integrated semiconductor device in which a capacitor is formed between adjacent gate patterns by using a nanotube process
KR100882289B1 (ko) 반도체 장치 및 그 제조 방법
US11482447B2 (en) Method of forming an integrated chip having a cavity between metal features
CN209119168U (zh) 嵌入式电容结构、存储装置
WO2008069485A1 (en) The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
TW518717B (en) Landing via

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20201022

CF01 Termination of patent right due to non-payment of annual fee