CN100573833C - 用于制造薄膜晶体管的方法 - Google Patents

用于制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN100573833C
CN100573833C CNB2005800096037A CN200580009603A CN100573833C CN 100573833 C CN100573833 C CN 100573833C CN B2005800096037 A CNB2005800096037 A CN B2005800096037A CN 200580009603 A CN200580009603 A CN 200580009603A CN 100573833 C CN100573833 C CN 100573833C
Authority
CN
China
Prior art keywords
semiconductor layer
layer
mask
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800096037A
Other languages
English (en)
Other versions
CN1934687A (zh
Inventor
森末将文
藤井严
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1934687A publication Critical patent/CN1934687A/zh
Application granted granted Critical
Publication of CN100573833C publication Critical patent/CN100573833C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明的目的是提供一种通过使用微滴排放方法以自对准的方式制造薄膜晶体管的方法，其不必考虑微滴排放装置的排放位置精度。根据本发明，可以采用有机树脂膜或类似物，并通过内腐蚀、曝光、显影等处理成为预定的形状。通过利用具有预定形状的有机树脂膜作为掩模，可以刻蚀掉含有一种导电类型杂质的半导体层。通过利用具有预定形状的有机树脂膜，可以对区域进行不同的润湿。

Description

用于制造薄膜晶体管的方法
技术领域
本发明涉及通过使用微滴排放方法，典型地为喷墨方法，制造薄膜晶体管的方法。
背景技术
传统上，包括形成于玻璃基片上的薄膜晶体管(下文称作TFT)的所谓有源矩阵显示面板的制造，是以用于制造半导体集成电路的技术相似的方式利用光掩模在曝光步骤中对各种类型的薄膜进行构图。
更具体地讲，TFT的薄膜图形如下地形成。在基片的整个表面上施加抗蚀剂并临时对基片进行烘焙之后，对基片进行光刻步骤，其中利用紫外线或类似物通过掩模图形对基片进行照射和显影，从而形成抗蚀剂图形。随后，利用抗蚀剂图形作为掩模，通过刻蚀除去存在于待成为薄膜图形的部分内的薄膜(例如，用半导体材料、绝缘材料或导电材料制成的薄膜)、半导体薄膜、金属薄膜等，从而获得薄膜图形。
基片尺寸增加使得不可能通过一次曝光处理一次处理显示面板的整个表面。结果，开发了如下的方法。将施加了抗蚀剂的区域分成多个部分，并对每个预定块区连续地进行曝光处理。或者，在小显示面板实例中，能够通过使用曝光设备相对容易地对基片的整个表面进行构图(例如，见专利文献1)。
[专利文献1]日本特开专利申请No.Hei11-326951
因此，为了降低设备成本和简化处理，考察了在制造包括TFT的半导体设备中，使用微滴排放设备形成TFT布线的薄膜或图形。
进一步，为了提高用于形成膜的液体的产量，专利文献2公开了一种技术，其使用能够通过喷嘴将抗蚀剂连续地排放成线性形状的装置，在半导体晶片上形成膜。
[专利文献2]日本特开专利申请No.2000-188251
发明内容
然而，为了形成微小的TFT，需要高对准精度，例如位于源极布线和漏极布线之间的间隙或者用于刻蚀含有一种导电类型杂质的半导体层的掩模的定位关系，栅电极层，源极布线和漏极布线。在通过使用微滴排放设备形成TFT时，由于设备的液体排放位置或排放之后液体的扩散精度不充分导致的问题，使得不能获得足够的对准精度。此外，随着TFT的微型化，需要进一步提高对准精度。
考虑到上述问题，本发明的一个目的是提供一种用于制造微小TFT的方法，而无需考虑微滴排放设备的排放位置精度。
在本发明的一个方面中，在基片上施加有机树脂膜或类似物，并通过内腐蚀(etch-back)、曝光、显影等将有机树脂膜处理成预定的形状。利用具有预定形状的有机树脂膜作为掩模，通过刻蚀对含有一种导电类型杂质的半导体层进行处理。利用具有预定形状的有机树脂膜，可形成具有不同可润湿性的区域。
含有一种导电类型杂质的半导体层的导电类型可以是n型也可以是p型。
在本发明的另一个方面中，形成栅电极层，在栅电极层上形成栅绝缘层，并在栅绝缘层上形成半导体层。在半导体层上形成含有一种导电类型杂质的半导体层。在该含有一种导电类型杂质的半导体层上形成第一掩模。利用第一掩模，刻蚀该半导体层和含有一种导电类型杂质的半导体层，然后除去第一掩模。随后，施加有机树脂膜。通过内腐蚀、曝光、显影等除去在栅电极层上的有机树脂膜，从而形成开口。同时利用具有开口的有机树脂膜作为第二掩模，刻蚀含有一种导电类型杂质的半导体层。随后，形成具有不同润湿性的区域，并通过微滴排放方法形成源极布线和漏极布线。
在本发明的另一个方面中，形成栅电极层，在栅电极层上形成栅绝缘层，并在栅绝缘层上形成半导体层。在半导体层上形成保护层，在保护层上形成含有一种导电类型杂质的半导体层。在含有一种导电类型杂质的半导体层上形成第一掩模。利用第一掩模，刻蚀该半导体层和含有一种导电类型杂质的半导体层，然后除去第一掩模。随后，施加有机树脂膜。通过内腐蚀、曝光、显影等除去在栅电极层上形成的有机树脂膜，从而形成开口。同时利用具有开口的有机树脂膜作为第二掩模，刻蚀含有一种导电类型杂质的半导体层。随后，形成具有不同润湿性的区域，并通过微滴排放方法形成源极布线和漏极布线。
在本发明的另一个方面中，在基片上形成源极布线和漏极布线。在源极和漏极布线上形成含有一种导电类型杂质的半导体层。在含有一种导电类型杂质的半导体层上形成第一掩模。利用第一掩模，刻蚀该含有一种导电类型杂质的半导体层，然后除去第一掩模。在含有一种导电类型杂质的半导体层上形成半导体层，并在该半导体层上形成第二掩模。利用第二掩模，刻蚀该含有一种导电类型杂质的半导体层和该半导体层，然后除去第二掩模。随后，在该半导体层上形成栅绝缘层。向栅绝缘层的表面施加有机树脂膜或类似物。从该基片的后表面对有机树脂膜进行曝光和显影。之后，形成具有不同润湿性的区域，并通过微滴排放方法形成栅电极层。
根据本发明，能够以自对准的方式确定位于源极布线和漏极布线之间的间隙，一种用于刻蚀含有一种导电类型杂质的半导体层的掩模的定位关系，栅电极层，源极布线和漏极布线。因此，可以制造微小的TFT，而无需考虑微滴排放设备的排放位置精度。
进一步，可以通过微滴排放方法制造一种微小TFT，借此降低设备成本和简化处理。结果，能够制造一种价格低廉的设备。
附图说明
图1A-1D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图2A-2D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图3是根据本发明的薄膜晶体管的结构的顶视图；
图4A-4D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图5A-5D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图6A-6D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图7A-7D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图8A-8D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图9A-9D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图10A-10D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图11A-11D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图12A-12D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图13A-13D是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图14A-14C是解释根据本发明制造薄膜晶体管的步骤的剖面图；
图15是可用于本发明的微滴排放设备结构的简图；
图16A-16D是显示可用于本发明的发光元件模型的简图；
图17A-17F是显示可用于本发明的象素配置的等效电路图；
图18A-18C是显示根据本发明安装显示设备驱动电路的方法的顶视图；
图19A-19D是显示根据本发明安装显示设备驱动电路的方法的剖面图；
图20是显示在利用TFT形成根据本发明的显示面板扫描线驱动电路的实例中电路结构的简图；
图21是显示在利用TFT形成根据本发明的显示面板扫描线驱动电路的实例中电路结构的简图(位移登记电路)；
图22是显示在利用TFT形成根据本发明的显示面板扫描线驱动电路的实例中电路结构的简图(缓冲电路)；
图23A-23C是显示根据本发明的发光显示模块结构的简图；
图24是显示根据本发明的液晶显示模块的简图；
图25是解释电子装置结构的框图；
图26是显示电子装置实例的简图；
图27A和27B是显示电子装置实例的简图。
具体实施方式
下文参考附图对本发明的实施模式进行说明。本发明能够以多种模式加以执行，本领域技术人员容易理解，在不背离本发明目的和范围的前提下能够对本文公开的实施模式和细节进行各种修改。本发明不应当认为限制于下文给出的实施例说明。而且，在所有附图中，相同的附图标记表示相同的部分，并不再进行进一步的解释。
根据本发明制造TFT的步骤说明如下。
[实施模式1]
在实施模式1中将说明使用内腐蚀制造沟道刻蚀TFT的方法。
图1A显示了用于在基片100上形成栅电极层的步骤。图1A示意地显示了纵向剖面图，而图3显示了相应于图1中线A-B的平面结构。
基片100可以是通过熔融法或漂浮法制造的无碱金属玻璃基片，例如硼硅酸钡玻璃、硼硅酸铝玻璃和硅酸铝玻璃、陶瓷基片、和能够耐受本制造工艺的处理温度的耐热塑料基片等。另外，可以采用半导体基片如单晶硅，如在表面上具有绝缘层的不锈金属的金属基片。作为基片100，可以使用面积为例如320mmx400mm，370mmx470mm，550mmx650mm，600mmx720mm，680mmx880mm，1000mmx1200mm，1100mmx1250mm或1150mmx1300mm的大尺寸基片。
通过微滴排放方法排放一种含有导电材料的成分，在基片100上形成栅电极层101。作为用于形成该层的导电材料，可以使用金属，例如Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Si，Ge，Zr和Ba，卤化银细颗粒或分散剂纳米尺寸颗粒。此外，能够采用ITO(铟锡氧化物)，含有硅氧化物作为一种成为的ITO，有机锡，氧化锌(ZnO)，氮化钛(TiN)等，它们是通常用作透明导电层。为了降低电阻，根据比电阻值，优选地使用一种溶解有金、银和铜其中一种的溶剂。更优选地，使用低电阻的银或铜。此外，阻挡膜(barrier film)优选地与银或金联用，以防止污染。当使用铜作为布线时，阻挡膜可以用含氮的绝缘或导电物质形成，例如氮化硅、氧氮化硅、氮化铝、氮化钛和氮化钽(TaN)。阻挡层可以通过微滴排放方法形成。溶剂是有机溶剂或类似物。作为有机溶剂，有酯如丁基乙酸酯，醇如异丙醇，和酮如丙酮。通过控制溶剂的浓度或者通过添加表面活性剂等可以任意地调节表面张力和粘度。通过三维地并且无规则地堆积导电细颗粒形成导电层。也就是说，导电层包括三维聚集颗粒。因此，其表面略微不平坦。另外，通过对颗粒进行烘焙，细颗粒的直径会增加，因此导电层具有粗糙的表面。进一步，由有机物质形成的粘合剂保留在导电层内，这取决于加热温度、气氛和时间。
可以在基片100上形成基膜，从而将栅电极层良好地粘着在基片上。基层可以通过溅射、汽相沉积等用金属材料，例如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)，或其氧化物形成。基层厚度可以为100nm或者更小。因为基层优选地尽可能地薄，所以基层不必具有层结构。如果栅电极层能够良好地粘着在基片上则可以消除基层。此外，可以执行大气压等离子体处理。除了这个步骤之外，当通过微滴排放方法在有机层、无机层、金属层等上形成导电层或者当通过微滴排放方法在导电层上形成有机层、无机层、金属层等时，可以提供基层，以便使每个导电层与其良好粘着。
用于微滴排放方法的成分的粘度优选地设定为5-20mPa·s或者更小。这可以防止成分干燥，从而能够通过排放口平滑地排放成分。表面张力优选地设定为20-50mN/m。优选地根据所用溶剂和预期目的对成分的粘度等进行调节。例如，其中ITO或含有氧化硅、有机铟或有机锡的ITO溶解或分散在溶剂内的成分的粘度被设定为5-20mPa·s；其中银溶解或分散在溶剂中的成分的粘度被设定为5-20mPa·s；并且其中金分散在溶剂中的成分的粘度被设定为10-20mPa·s。
导电粒子的直径优选地尽可能小，以防止阻塞喷嘴或用于制造微小图形，当然这取决于每个喷嘴的直径或图形形状。优选地，导电粒子的直径为0.1μm或者更小。成分用一种已知方法形成，例如电解、雾化和湿法还原(wet reducing)。粒子尺寸典型地为大约0.5-1.0μm。在使用气体蒸发方法的实例中，用分散剂保护的每个纳米尺寸分子极其细小，大小大约为7nm。进一步，当纳米尺寸粒子的每个表面覆盖有涂层剂时，室温下，纳米尺寸粒子在溶液中不会聚集，而是均匀地分散在溶剂中，显示与液体相似的性质。因此，优选地使用涂层剂。
成分排放步骤可以在减压下执行。当成分排放步骤在减压下执行时，在从排放该成分开始到它附着在被处理物体上为止的时间内，成分中的溶剂蒸发。因此，能够消除或缩短将在后面执行的用于干燥和烘焙步骤。在排放溶液之后，使用激光辐射、快速热退火、加热炉或类似物(这取决于溶液的种类)在常压或减压下执行干燥步骤和烘焙步骤其中之一或者两者。用于干燥和烘焙的步骤都是热处理步骤。例如，在100℃下干燥3分钟，而在200-350℃下烘焙15-120分钟；因此，其目的、温度和时间可以改变。可以预先对基片加热，从而顺利地执行用于干燥和烘焙的步骤。此时，尽管加热温度取决于基片材料等，但是一般设定为100-800℃(优选地为200-350℃)。在该步骤中，溶液中的溶剂被蒸发或者分散剂被化学除去，并且周围的树脂被固化和收缩，从而加速熔合和焊接。该步骤在氧气氛、氮气氛或空气下执行。优选地，该步骤在氧气氛下执行，从而容易除去其中的溶剂或分散有金属元素的溶剂。
图15显示了用于形成图形的微滴排放设备的模型。微滴排放设备603的各个压头605和612与控制装置607相连。通过用计算机610控制各个压头，能够预先写入在计算机中编程的预定图形。例如，布线图形的位置可以参考在基片600上提供的标记611加以确定。选择地，基片600的边缘可以确定作为参考点。通过成像装置604，例如利用电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)的图像传感器，检测有关标记611的信息，并通过图像处理装置609将其转变成数字信号。当通过计算机610识别数字信号时，产生控制信号并发送给控制装置607。当然，将在基片600上形成的图形信息存储在记录介质608上。根据有关图形的信息将控制信号发送给控制装置607，从而微滴排放装置603的压头605和612能够单独加以控制。排放材料从材料供应源613和614通过管道提供给压头605和612。可以使用能够通过压头单独地排放金属材料、有机材料和无机材料的设备，从而能够通过喷墨压头排放R、G和B各个颜色，类似场致发光(EL)。因此，当通过微滴排放装置形成层间绝缘层时，可以通过相同的材料多层布置(multiply-layered)薄内衬(thin line)，以提高吞吐量。尽管微滴排放装置603中平行布置的压头605和612的纵向相应于图15中基片的宽度，但是该微滴排放装置能够通过分别扫描压头，在宽度大于压头605和612纵向长度的大尺寸基片上形成图形。在这种实例中，压头605和612能够沿着图15箭头所示方向自由地加以扫描，从而能够自由设定被写入区域。因此，能够在基片上写入多个相同的图形。
在本实施模型中，栅电极层是通过微滴排放装置形成的，然而它也可以通过CVD或溅射形成。
在形成导电基层时，优选地执行如下两个步骤中的任何一个用于处理暴露的基层。
第一个方法是用于绝缘没有被栅电极层重叠的基层的步骤。具体地讲，氧化没有被栅电极层重叠的基层以便被绝缘。当基层被氧化而被绝缘时，基层优选的厚度为10nm或更小。这能够容易地氧化基层。关于氧化基层的方法，能够采样将其暴露在氧气气氛下的方法或者执行热处理的方法。
第二个方法是利用栅电极层作为掩模，通过刻蚀除去基层的步骤。在采用该步骤时，基层的厚度不受限制。
接着，通过等离子体CVD或溅射形成栅绝缘层102，其具有单层或叠层结构(见图1B)。作为一个优选模式，栅绝缘层的形成是通过层压一个由氮化硅形成的绝缘层，一个由氧化硅形成的绝缘层和另一个由氮化硅形成的绝缘层。为了在低温下形成具有低栅极泄漏电流的致密绝缘层，可以在待形成的绝缘层中混合添加有稀有气体元素，例如氩的反应气体。通过用氮化硅或氧氮化硅形成与栅电极层101接触的第一层，可以防止由于氧化造成的退化。而且，通过使用NiB(硼化镍)作为与栅电极层101接触的第一层，可以使其表面变得光滑。
随后，形成半导体层103。关于用于形成半导体层103的材料，可以采用通过气相生长方法或溅射用半导体材料气体(典型的是硅烷或锗烷)制造的非晶半导体(下文称作AS)；通过利用光能或热能对非晶半导体进行结晶形成的多晶半导体；半非晶(也称作微晶)半导体(下文称作SAS)或类似物。此外，能够使用有机半导体。
SAS在非晶结构和晶体结构(包括单晶结构和多晶结构)之间具有中间结构，并具有就自由能来说稳定的第三条件。SAS进一步包括具有短程有序的晶体区，同时具有点阵畸变。至少在半非晶半导体膜的一部分内能够观察到大小为0.5-20nm的晶体区。在以硅作为主要组分的实例中，拉曼光谱向小于520cm-1的低波数迁移。通过X-射线衍射，在SAS中可以观察到被认为得自于硅晶体点阵的(111)和(220)的衍射峰。SAS中含有原子百分数至少为1％或者更多的氢或卤素，以终止悬挂键。SAS是通过硅化物气体的辉光放电分解(等离子体CVD)形成的。关于硅化物气体，可以使用SiH4，Si2H6，SiH2Cl2，SiHCl3，SiCl4，SiF4或类似物。硅化物气体可以和GeF4混合。硅化物气体还可以用H2或H2与He，Ar，Kr和Ne中的一种或多种稀有气体的混合物加以稀释。此外，硅化物气体可以和GeF4混合。硅化物气体还可以用F2或F2与He，Ar，Kr和Ne中的一种或多种稀有气体元素的混合物加以稀释。稀释比例的范围设定为1∶2-1∶1000。压力范围设定为大约0.1-133Pa。功率频率设定为1-120MHz，优选地为13-60MHz。基片加热温度可以设定为300℃或者更低。关于膜中含有的杂质元素，对于大气成分如氧、氮和碳，每种杂质的浓度优选地设定为1x1020/cm3或者更低。特别地，氧浓度设定为5x1019/cm3或者更低，优选地1x1019/cm3或者更低。
通过加热或激光辐射使非晶半导体层或SAS结晶，能够形成晶体半导体层。选择地，可以直接形成晶体半导体层。在这种情况下，晶体半导体层是通过使用含氟气体，例如GeF4和F2，和硅烷气体，例如SiH4和Si2H6，并通过加热或等离子体直接形成的。
当采用等离子体CVD时，利用一种半导体材料气体，例如SiH4和SiH4与H2的混合物形成AS。在使用其中SiH4用H2稀释3-1000倍的混合气体时或者在使用其中Si2H6和GeF4的稀释比例为20-40∶0.9的混合气体时，能够获得Si成分比例为80％或者更高的SAS。特别地，后一情况是优选的，因为可以从基膜的界面向半导体层103进行结晶。选择地，可以采用SiH4和F2混合气体。
接着，在半导体层103上形成含有一种导电类型杂质的半导体层104。含有一种导电类型杂质的半导体层104可以用硅烷气体和磷化氢气体形成，并由AS或SAS形成。
接着通过微滴排放方法在含有一种导电类型杂质的半导体层104上形成掩模105。利用掩模105，对含有一种导电类型杂质的半导体层104和半导体层103进行刻蚀(见图1C和1D)。
使用树脂材料作为掩模，例如环氧树脂、丙烯树脂、苯树脂、酚醛树脂、三聚氰胺树脂和聚氨酯树脂。选择地，掩模可以用如下的材料制造：有机材料，例如具有高光透射性质的苯环丁烯、聚对二甲苯、法兰绒(flare)和聚酰亚胺；包括通过聚合作用形成的化合物的材料，例如硅氧烷聚合物；含有可溶于水的均匀聚合物和可溶于水的共聚合物的材料；和类似物。此外，也可以使用商业上可以获得的含有光敏剂的抗蚀剂材料。例如，可以使用典型的正抗蚀剂，包括酚醛树脂和光敏剂吩嗪化合物；负抗蚀剂包括，包括碱树脂(base resin)、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
随后，除去掩模105，用于形成半导体区106(见图2A)。
接着，施加平面化(planarizing)膜107(见图2B)。作为平面化膜107的材料，可以引用如下的材料：树脂材料，例如环氧树脂、丙烯酸树脂、苯酚树脂、酚醛树脂、三聚氰胺树脂和聚氨脂树脂；有机材料，例如具有高光透射性质的苯环丁烯、聚对二甲苯、法兰绒和聚酰亚胺；包括通过聚合作用形成的化合物的材料，例如硅氧烷聚合物；含有可溶于水的均匀聚合物和可溶于水的共聚合物的材料；和类似物。此外，也可以使用商业上可以获得的含有光敏剂的抗蚀剂材料。例如，可以使用典型的正抗蚀剂，包括酚醛树脂和光敏剂吩嗪化合物；负抗蚀剂包括，包括碱树脂(base resin)、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
对平面化膜107进行内腐蚀。因为在基片上形成了栅电极层101，所以位于栅电极层101上面的平面化膜厚度变薄(见图2B)。因此，位于沟道部分108上面的平面化膜只能通过内腐蚀加以选择性除去(见图2C)。
利用剩余的平面化膜作为掩模，对含有一种导电类型杂质的半导体层104进行刻蚀，从而形成含有一种导电类型杂质的半导体层109和110(见图2D)。因此，以自对准的方式形成和使用用于刻蚀含有一种导电类型杂质的半导体层的掩模。
在用SAS形成半导体层时，可以采用其中栅电极被源极区和漏极区覆盖的能够以高速驱动TFT的结构；其中源极区和漏极区的边缘相应于栅电极的边缘的所谓自对准结构；或者其中源极区和漏极区以某种特定间隔独立地形成，而不覆盖栅电极的具有降低截止电流(off-current)效果的结构。
接着，形成具有不同润湿性的区域。润湿性差异指示了目标区和非目标区之间的相对关系。两个区域的润湿性以及在目标区内形成的材料均可以不同。不同润湿性的区域是指其中与待形成材料的接触角彼此不同的区域。与该材料之间具有较大接触角的区域是低润湿性的区域(下文称作具有低润湿性的区域)，而该材料之间具有较小接触角的区域是高润湿性的区域(下文称作具有高润湿性的区域)。当区域具有大接触角时，具有流动性的液体成分不会在该区域的表面上扩散；因此，其表面不被润湿。选择地，当区域具有小接触角时，具有流动性的液体成分将在该区域的表面上扩散，从而其表面被润湿。在本发明中，不同润湿性区域之间接触角的差为30℃或者更大，优选地为40℃或者更大。
首先，排放或施加用于形成低润湿性区域的溶液(见图4A)。作为用于形成低润湿性区域的溶液成分的实例，使用一种硅烷耦合剂，用化学式Rn-Si-X(4-n)(n＝1，2，3)表示。在该化学式中，R表示含有相对不活跃基团，例如烃基的物质。进一步，X表示能够通过浓缩水解并与存在于基片表面上的羟基或吸附水结合的物质，例如卤基、甲氧基、乙氧基和乙酸基。
作为硅烷耦合剂的代表性实例，在使用以氟烷基为R的氟硅烷耦合剂(例如氟烷基硅烷(FAS))的实例中，润湿性能够被进一步降低。FAS中的R具有如下表示的结构(CF3)(CF2)x(CH2)y(x是0-10的整数，y是0-4的整数)。当多个R或X与Si结合时，R或X可以相互相同或不同。典型地，能够使用的氟烷基硅烷(下文称作FAS)例如：氟十七烷四氢乙酸基三乙氧基硅烷(heptadecafluoro tetrahydrodecyltriethoxysilane)；氟十七烷四氢乙酸基三氯硅烷(heptadecafluorotetrahydrodecyl trichlorosiane)；氟十三烷四氢辛烷基三氯硅烷(tridecafluoro tetrahydrooctyl trichlorosiane)；和三氟丙基三甲氧基硅烷(trifluoropropyl trimethoxysilane)。
作为用于形成低润湿性区域的溶液的溶剂，能够使用碳氢化合物溶剂，例如n戊烷、n己烷、n庚烷、n辛烷、n癸烷、二环戊烷、苯、甲苯、二甲苯、四甲基苯、茚、四氢萘、十氢萘和异三十烷、四氢弗兰或类似物。
作为用于形成低润湿性区域的溶液的成分实例，可以使用一种具有碳氟链的材料(例如碳氟树脂)。关于碳氟树脂，可以使用如下物质：聚四氟乙烯(PTFE)；全氟烷氧烷(PFA)；全氟(乙烯丙稀)共聚物(PFEP)；乙烯-四氟乙烯共聚物(ETFE)；聚(亚乙烯基氟化物)(PVDF)；聚氯三氟乙烯(PCTFE)；乙烯-氯三氟乙烯共聚物(ECTFE)；聚四氟乙烯-全氟间二氧环杂戊烯(perfluorodioxole)共聚物(TFE/PDD)；聚(氟乙烯)(PVF)等。
接着，冲洗该附着有溶液的用于形成低润湿性区域的表面，从而形成极薄的具有低润湿性的表面111。
具有低润湿性的表面111还可以使用不同的方法加以形成，例如汽相沉积，而不是排放或施加用于形成低润湿性区域的溶液。
接着，通过湿法刻蚀等除去剩余的平面化膜。此时，平面化膜上具有低润湿性的区域也通过剥离(lift off)加以除去，从而具有低润湿性的区域仅存在于沟道部分112上(见图4B)。
随后，通过微滴排放方法选择性排放含有导电材料的成分用于形成源极和漏极布线113和114(见图4C)。此时，当排放成分使之包夹沟道部分112时，排放在低润湿性区域内的液滴不稳定，并从低润湿性区域和高润湿性区域之间的边界向高润湿性区域移动。因此，在高润湿性区域内能够选择性形成图形，从而能够以自对准的方法确定源极和漏极布线的位置。另外，能够使用一种主要含有金属颗粒，例如Ag(银)、Au(金)、Cu(铜)、W(钨)和Al(铝)的成分作为导电材料，用于形成这些布线。此外，可以组合使用光透射铟锡氧化物(ITO)，包括铟锡氧化物和氧化硅的ITSO，有机铟，有机锡，氧化锌，氮化钛等。
接着通过刻蚀等除去用于形成具有低润湿性区域112的极薄膜。
优选地在源极和漏极布线113和114上形成钝化层115。钝化层可以通过用于形成薄膜的方法，例如等离子体CVD和溅射加以形成，并使用氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、金刚石如碳(DLC)、氮化碳(CN)、其它绝缘材料等。
根据上述的步骤，能够制造一种沟道刻蚀TFT(见图4D)。
[实施模式2]
在实施模式2中将说明使用内腐蚀制造沟道停止TFT的方法。
通过微滴排放方法在基片100上排放一种含有导电材料的成分，从而形成栅电极层201(见图5A)。通过等离子体CVD或溅射形成包括单层或叠层结构的栅绝缘层202。作为一个具体的优选模型，通过层压三个层形成栅绝缘层，即一个用氮化硅制成的绝缘层，一个用氧化硅制成的绝缘层，和另一个用氮化硅制成的绝缘层。接着形成半导体层203。上述的步骤与实施模式1相同。
通过等离子体CVD或溅射在半导体层203上形成绝缘层204。如在随后的步骤中显示的，绝缘层204保留在与栅电极层相关的半导体层203上，从而用作沟道保护层。沟道保护层具有保护含有一种导电类型杂质的半导体层免受损伤并保持界面清洁的有利效果，从而防止半导体层203被杂质污染，例如有机材料、金属和水蒸气。因此，绝缘层204优选地用致密膜形成。氮化硅膜是优选的，其是通过辉光放电分解使用用稀有气体元素例如氩稀释100倍-500倍的硅化物气体制成的，因为它在100℃或更低的温度下将成为致密膜。如果需要，可以用层压结构形成绝缘层204。
在绝缘层204上选择性排放一种成分，从而在相应于栅电极层201的位置形成掩模205(见图5B)。使用树脂材料，例如环氧树脂、丙烯酸树脂、苯树脂、酚醛树脂、三聚氰胺树脂和聚氨酯树脂作为掩模205。选择地，可以使用微滴排放方法用有机材料制造掩模，例如具有光透射性质的苯环丁烯、聚对二甲苯、法兰绒和聚酰亚胺；包括通过聚合作用形成的化合物的材料，例如硅氧烷聚合物；含有可溶于水的均匀聚合物和可溶于水的共聚合物的材料；和类似物。此外，也可以使用商业上可以获得的含有光敏剂的抗蚀剂材料。例如，可以使用典型的正抗蚀剂，包括酚醛树脂和光敏剂吩嗪化合物；负抗蚀剂包括，包括碱树脂(base resin)、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂等可以适当地调节任何材料的表面张力和粘度。
利用掩模205对绝缘层204进行刻蚀，从而形成绝缘层206，其起到沟道保护层的作用(见图5C)。除去掩模205。在半导体层203和绝缘层206上形成含有一种导电类型杂质的半导体层207。含有一种导电类型杂质的半导体层207可以用硅烷气体和磷化氢气体制成，并能够用AS或SAS形成。
随后的步骤与实施模式1的步骤相同。
根据上述步骤，能够制造一种沟道停止TFT。
[实施模式3]
在实施模式3中将说明使用后表面曝光步骤制造沟道刻蚀TFT的方法。
图6A显示了在基片100上形成栅电极层的步骤。图6A图解了示意性纵剖面图，而图3图解了相应于线A-B的顶平面结构。
通过微滴排放方法在基片100上排放含有导电材料的成分从而形成栅电极层301。另外，可以通过溅射或汽相沉积在基片100上形成用金属材料，如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)或其氧化物形成的基层，使得栅电极层与基片良好粘着。在形成导电基层时，需要对没有与栅电极层重叠的基层进行氧化绝缘，或通过刻蚀加以除去，同时利用栅电极层作为掩模。
接着通过等离子体CVD或溅射形成栅绝缘层302，使具有单层或叠层结构(见图6B)。特别地，栅绝缘层302优选地通过层压3个层加以形成：一个用氮化硅制成的绝缘层，一个用氧化硅制成的绝缘层，和另一个用氮化硅制成的绝缘层。
接着形成半导体层303。作为用于形成半导体层303的材料，可以采用通过气相生长方法或溅射用半导体材料气体(典型的是硅烷或锗烷)制造的非晶半导体(下文称作AS)；通过利用光能或热能对非晶半导体进行结晶形成的多晶半导体；半非晶(也称作微晶)半导体(下文称作SAS)或类似物。此外，能够使用有机半导体。
接着，在半导体层303上形成含有一种导电类型杂质的半导体层304。该含有一种导电类型杂质的半导体层304可以用硅烷气体和磷化氢气体形成，并能够由AS或SAS形成。
通过微滴排放方法在含有一种导电类型杂质的半导体层304上形成掩模305。利用掩模305，对含有一种导电类型杂质的半导体层304和半导体层303进行刻蚀(见图6C和6D)。
随后，除去掩模305，从而形成半导体区306(见图7A)。
接着，施加抗蚀剂307(见图7B)。关于用于抗蚀剂的材料，也可以采用含有光敏剂的商业上可获得的负抗蚀剂材料。例如，可以使用一种典型的负抗蚀剂，包括碱树脂、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
然后，从基片的后表面对抗蚀剂307进行曝光(见图7B)。因为基片上面存在栅电极层301，所以栅电极层301上面的抗蚀剂不被曝光。因此，只能够通过显影选择地除去位于沟道部分308上面的抗蚀剂(见图7C)。
利用剩余的抗蚀剂309和310作为掩模，对含有一种导电类型杂质的半导体层304进行刻蚀，从而形成含有一种导电类型杂质的半导体层311和312(见图7D)。因此，以自对准的方式形成和使用用于刻蚀含有一种导电类型杂质的半导体层的掩模。
选择地，可以采用含有光敏剂的商业上可获得的负抗蚀剂材料作为掩模305。利用掩模305，刻蚀含有一种导电类型杂质的半导体层304和半导体层303。随后，从基片的后表面对掩模305进行曝光。因为基片上面存在栅电极层301，所以位于栅电极层301上面的含有光敏剂的抗蚀剂不被曝光。因此，只能够通过显影选择地除去位于沟道部分308上面的抗蚀剂(见图7C)。利用剩余的含有光敏剂的掩模，对含有一种导电类型杂质的半导体层304进行刻蚀，从而形成含有一种导电类型杂质的半导体层311和312。在这种情况下，可以省略形成抗蚀剂307的步骤。
随后的步骤与实施模式1中相同(见图8A，8B和8C)。
根据上述步骤，能够制造沟道刻蚀TFT(见图8D)。
[实施模式4]
在实施模式4中将说明使用后表面曝光制造沟道停止TFT的方法。
通过微滴排放方法在基片100上排放一种含有导电材料的成分，从而形成栅电极层201(见图5A)。接着，通过等离子体CVD或溅射形成栅绝缘层202，使其具有单层或叠层结构。优选地，通过层压三个层形成该栅绝缘层，即一个用氮化硅制成的绝缘层，一个用氧化硅制成的绝缘层，和另一个用氮化硅制成的绝缘层。然后形成半导体层203。上述的步骤与实施模式3相同。
通过等离子体CVD或溅射在半导体层203上形成绝缘层204。如在随后的步骤中显示的，绝缘层204保留在与栅电极层相关的半导体层上，从而用作沟道保护层。沟道保护层具有保护含有一种导电类型杂质的半导体层免受损伤并保持界面清洁的有利效果，从而防止半导体层203被杂质污染，例如有机材料、金属和水蒸气。因此，绝缘层204优选地用致密膜形成。氮化硅膜是优选的，其是通过辉光放电分解使用用稀有气体元素例如氩稀释100倍-500倍的硅化物气体制成的，因为它在100℃或更低的温度下将成为致密的膜。如果需要，可以用叠层结构形成绝缘层。
在绝缘层204与栅电极层201上选择性排放一种成分，从而在相应于栅电极层201的部分形成掩模205(见图5B)。使用树脂材料，例如环氧树脂、丙烯酸树脂、苯树脂、酚醛树脂、三聚氰胺树脂和聚氨酯树脂作为掩模205。选择地，可以使用微滴排放方法用有机材料制造掩模，例如具有光透射性质的苯环丁烯、聚对二甲苯、法兰绒和聚酰亚胺；包括通过聚合作用形成的化合物的材料，例如硅氧烷聚合物；含有可溶于水的均匀聚合物和可溶于水的共聚合物的材料；和类似物。此外，也可以使用商业上可以获得的含有光敏剂的抗蚀剂材料。例如，可以使用典型的正抗蚀剂，包括酚醛树脂和光敏剂吩嗪化合物；负抗蚀剂包括，包括碱树脂(base resin)、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂等可以适当地调节任何材料的表面张力和粘度。
利用掩模205对绝缘层204进行刻蚀，从而形成绝缘层206，其起到沟道保护层的作用(见图5C)。除去掩模205。在半导体层203和绝缘层206上形成含有一种导电类型杂质的半导体层207。该含有一种导电类型杂质的半导体层207可以用硅烷气体和磷化氢气体制成，并能够用AS或SAS形成。
随后的步骤与实施模式3的步骤相同。具体地讲，施加抗蚀剂307(见图7B)。作为用于抗蚀剂的材料，可以采用商业上可获得的含光敏剂的负抗蚀剂材料。例如可以使用典型的负抗蚀剂，包括碱树脂、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
接着，从基片的后表面对抗蚀剂307进行曝光(见图7B)。因为基片上面存在栅电极层301，所以栅电极层301上面的抗蚀剂不被曝光。因此，只能够通过显影选择地除去位于沟道部分308上面的抗蚀剂(见图7C)。
利用剩余的抗蚀剂309和310作为掩模，对含有一种导电类型杂质的半导体层304进行刻蚀，从而形成含有一种导电类型杂质的半导体层311和312(见图7D)。因此，以自对准的方式形成和使用用于刻蚀含有一种导电类型杂质的半导体层的掩模。
选择地，可以采用商业上可获得的含有光敏剂的负抗蚀剂材料作为掩模305。利用掩模305，刻蚀含有一种导电类型杂质的半导体层304和半导体层303。随后，从基片的后表面对掩模305进行曝光。因为基片上面存在栅电极层301，所以位于栅电极层301上面的含有光敏剂的抗蚀剂不被曝光。因此，只能够通过显影选择地除去位于沟道部分308上面的抗蚀剂(见图7C)。利用剩余的含有光敏剂的掩模，对含有一种导电类型杂质的半导体层304进行刻蚀，从而形成含有一种导电类型杂质的半导体层311和312。在这种情况下，可以省略形成抗蚀剂307的步骤。
随后的步骤与实施模式1中相同。形成源极布线113和漏极布线114，并在源极和漏极布线上形成钝化层115。
根据上述步骤，能够制造沟道停止TFT(见图5D)。
[实施模式5]
在实施模式5中将说明使用顶表面曝光步骤制造沟道刻蚀TFT的方法。
图9A显示了在基片100上形成栅电极层的步骤。图9A图解了示意性纵剖面图，而图3图解了相应于线A-B的顶平面结构。
通过微滴排放方法在基片100上排放含有导电材料的成分从而形成栅电极层301。通过溅射或汽相沉积在基片100上形成用金属材料，如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)或其氧化物形成的基层，使得栅电极层与基片良好粘着。在形成导电基层时，需要对没有与栅电极层重叠的基层进行氧化绝缘，或通过刻蚀加以除去，同时利用栅电极层作为掩模。
接着通过等离子体CVD或溅射形成栅绝缘层402，使具有单层或叠层结构(见图9B)。特别地，栅绝缘层402优选地通过层压3个层加以形成：一个用氮化硅制成的绝缘层，一个用氧化硅制成的绝缘层，和另一个用氮化硅制成的绝缘层。
接着形成半导体层403。
在半导体层403上形成含有一种导电类型杂质的半导体层404。该含有一种导电类型杂质的半导体层404可以用硅烷气体和磷化氢气体形成，并能够由AS或SAS形成。
通过微滴排放方法在含有一种导电类型杂质的半导体层404上形成掩模405。利用掩模405，对含有一种导电类型杂质的半导体层404和半导体层403进行刻蚀(见图9C和9D)。
随后，除去掩模405，从而形成半导体区406(见图10A)。
接着，施加抗蚀剂407(见图10B)。关于用于抗蚀剂的材料，也可以采用商业上可获得的含有光敏剂的负抗蚀剂材料。例如，可以使用一种典型的负抗蚀剂，包括碱树脂、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
然后，从基片的顶表面对抗蚀剂407进行曝光(见图10B)。因为基片上面存在栅电极层401，所以栅电极层401上面的抗蚀剂厚度很薄(见图10B)。因此，通过在显影中调节曝光量能够只选择性除去位于沟道部分408上面的薄抗蚀剂(见图10C)。
利用剩余的抗蚀剂409和410作为掩模，对含有一种导电类型杂质的半导体层404进行刻蚀，从而形成含有一种导电类型杂质的半导体层411和412(见图10D)。因此，以自对准的方式形成和使用用于刻蚀含有一种导电类型杂质的半导体层的掩模。
选择地，可以采用商业上可获得的含有光敏剂的负抗蚀剂材料作为掩模405。利用掩模405，刻蚀含有一种导电类型杂质的半导体层404和半导体层403。随后，从基片的顶表面对掩模405进行曝光。因为基片上面存在栅电极层401，所以栅电极层401上面的抗蚀剂厚度很薄(见图10B)。因此，通过在显影中调节曝光量能够只选择性除去位于沟道部分408上面的薄抗蚀剂(见图10C)。利用剩余的含有光敏剂的掩模，对含有一种导电类型杂质的半导体层404进行刻蚀，从而形成含有一种导电类型杂质的半导体层411和412。在这种情况下，可以省略形成抗蚀剂407的步骤。
随后的步骤与实施模式1中相同(见图11A，11B和11C)。
根据上述步骤，能够制造沟道刻蚀TFT(见图11D)。
[实施模式6]
在实施模式6中将说明使用顶表面曝光制造沟道停止TFT的方法。
通过微滴排放方法在基片100上排放一种含有导电材料的成分，从而形成栅电极层201。接着通过等离子体CVD或溅射形成栅绝缘层202，使具有单层或叠层结构。优选地，通过层压三个层形成栅绝缘层，即一个用氮化硅制成的绝缘层，一个用氧化硅制成的绝缘层，和另一个用氮化硅制成的绝缘层。接着形成半导体层203。上述的步骤与实施模式5相同。
通过等离子体CVD或溅射在半导体层203上形成绝缘层204。如在随后的步骤中显示的，绝缘层204保留在半导体层203上与栅电极层相应的位置，从而用作沟道保护层。沟道保护层具有保护含有一种导电类型杂质的半导体层免受损伤并保持界面清洁的有利效果，从而防止半导体层203被杂质污染，例如有机材料、金属和水蒸气。因此，绝缘层204优选地用致密层形成。氮化硅膜是优选的，其是通过辉光放电分解使用用稀有气体元素例如氩稀释100倍-500倍的硅化物气体制成的，因为它在100℃或更低的温度下将成为致密的膜。如果需要，可以用层压结构形成绝缘层。
在绝缘层204上选择性排放一种成分，从而在相应于栅电极层201的部分形成掩模205(见图5B)。使用树脂材料，例如环氧树脂、丙烯酸树脂、苯树脂、酚醛树脂、三聚氰胺树脂和聚氨酯树脂作为掩模205。选择地，可以使用微滴排放方法用有机材料制造掩模，例如具有光透射性质的苯环丁烯、聚对二甲苯、法兰绒和聚酰亚胺；包括通过聚合作用形成的化合物的材料，例如硅氧烷聚合物；含有可溶于水的均匀聚合物和可溶于水的共聚合物的材料；和类似物。此外，也可以使用商业上可以获得的含有光敏剂的抗蚀剂材料。例如，可以使用典型的正抗蚀剂，包括酚醛树脂和光敏剂吩嗪化合物；负抗蚀剂包括，包括碱树脂(base resin)、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂等可以适当地调节任何材料的表面张力和粘度。
利用掩模205，对绝缘层204进行刻蚀，从而形成绝缘层206，其起到沟道保护层的作用(见图5C)。除去掩模205。在半导体层203和绝缘层206上形成含有一种导电类型杂质的半导体层207。含有一种导电类型杂质的半导体层207可以用硅烷气体和磷化氢气体制成，并能够用AS或SAS形成。
随后的步骤与实施模式5的步骤相同。接着，施加抗蚀剂407(见图10B)。作为用于抗蚀剂的材料，可以采用商业上可获得的含光敏剂的负抗蚀剂材料。例如可以使用典型的负抗蚀剂，包括碱树脂、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
接着，从基片的顶表面对抗蚀剂407进行曝光(见图10B)。因为基片上面存在栅电极层401，所以栅电极层401上面的抗蚀剂厚度很薄(见图10B)。因此，在显影中通过调节曝光量能够只选择性除去位于沟道部分408上面的抗蚀剂(见图10C)。
利用剩余的抗蚀剂409和410作为掩模，对含有一种导电类型杂质的半导体层404进行刻蚀，从而形成含有一种导电类型杂质的半导体层411和412(见图10D)。因此，以自对准的方式形成和使用用于刻蚀含有一种导电类型杂质的半导体层的掩模。
随后的步骤与实施模式1中相同。形成源极布线113和漏极布线114，并在源极和漏极布线上形成钝化层115。
根据上述步骤，能够制造沟道停止TFT(见图5D)。
[实施模式7]
在实施模式7中将说明用于制造交错TFT的方法。
通过微滴排放方法在基片100上选择性排放含有导电材料的成分用于形成源极和漏极布线501和502(见图12A)。作为用于形成布线的导电材料，可以使用以金属颗粒作为主要组分的成分，例如Ag(银)、Au(金)、Cu(铜)、W(钨)和Al(铝)。此外，可以和上述导电材料组合使用光透射铟锡氧化物(ITO)，包括铟锡氧化物和氧化硅的ITSO，有机铟，有机锡，氧化锌，氮化钛等。在基片100上可以形成基膜，从而使源极和漏极布线与基片良好粘着。基层可以通过溅射或汽相沉积等用金属材料加以形成，例如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)或其氧化物。在形成导电基层时，需要对没有与源极和漏极布线重叠的基层进行氧化绝缘，或通过刻蚀加以除去，同时利用栅电极层作为掩模。
接着形成含有一种导电类型杂质的半导体层。该含有一种导电类型杂质的半导体层可以用硅烷气体和磷化氢气体形成，并能够由AS或SAS形成。在含有一种导电类型杂质的半导体层上形成掩模。利用该掩模，进行刻蚀从而形成含有一种导电类型杂质的半导体层503和504。随后，除去掩模。选择地，通过等离子体掺杂可以只在源极和漏极布线501和502的表面上选择性形成该含有一种导电类型杂质的半导体层。在等离子体掺杂中，通过使用等离子体CVD等，只有源极和漏极布线表面上被通过PF辉光放电流过磷化氢气体而选择性掺杂。
接着形成半导体层505(见图12B)。
通过微滴排放方法在半导体层505上形成掩模506。利用掩模506，对含有一种导电类型杂质的半导体层503和504和半导体层505进行刻蚀(见图12C和12D)。
通过等离子体CVD或溅射形成绝缘层507，使具有单层或叠层结构(见图13A)。优选地，栅绝缘层通过层压3个层加以形成：一个用氮化硅制成的绝缘层，一个用氧化硅制成的绝缘层，和另一个用氮化硅制成的绝缘层。
接着，施加抗蚀剂508(见图13B)。作为用于抗蚀剂的材料，可以采用含有光敏剂的商业上可获得的负抗蚀剂材料。例如，可以使用一种典型的负抗蚀剂，包括碱树脂、二苯基硅烷二醇(diphenylsilanediol)和产酸材料等。通过控制溶剂浓度或者通过添加表面活性剂可以适当地调节任何材料的表面张力和粘度。
从基片的后表面对抗蚀剂508进行曝光(见图13B)。因为基片上面存在源极和漏极布线501和502，所以源极和漏极布线501和502上面的抗蚀剂不被曝光。因此，只能够通过显影选择地除去位于附图中所示区域510内的抗蚀剂(见图13C)。
随后，排放或施加用于形成低润湿性区域的溶液(见图13D)。作为用于形成低润湿性区域的溶液成分的实例，使用一种硅烷耦合剂，用化学式Rn-Si-X(4-n)(n＝1，2，3)表示。在该化学式中，R表示含有相对不活跃基团，例如烃基的物质。进一步，X表示能够通过浓缩水解并与存在于基片表面上的羟基或吸附水结合的物质，例如卤基、甲氧基、乙氧基和乙酸基。
随后，冲洗该附着有溶液的用于形成低润湿性区域的表面，从而形成极薄的具有低润湿性的表面511。
接着，通过湿法刻蚀等除去剩余的抗蚀剂509。此时，抗蚀剂上具有低润湿性的区域也通过剥离(lift off)加以除去，从而具有低润湿性的区域仅存在于源极和漏极布线上(见图14A)。
通过微滴排放方法在低润湿性区域512之间排放含有导电材料的成分用于形成栅电极层513(见图14B)。这种情况下，能够以自对准的方式形成栅电极层513，因为它被包夹在具有低润湿性的区域512之间。作为用于形成栅电极层的导电材料，可以使用金属，例如Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Si，Ge，Zr和Ba，卤化银细颗粒或分散剂纳米尺寸颗粒。此外，能够采用ITO(铟锡氧化物)，含有硅氧化物作为一种成为的ITO，有机锡，氧化锌(ZnO)，氮化钛(TiN)等，它们的每一个都通常用作透明导电层。为了降低电阻，根据比电阻值，优选地使用一种溶解有金、银和铜的其中一种的溶剂。更优选地，使用低电阻的银或铜。在使用银或铜的实例中，阻挡膜(barrier film)优选地与银或金联用，以防止污染。作为与铜布线联用的阻挡膜，优选地采用含氮的绝缘或导电物质，例如氮化硅、氧氮化硅、氮化铝、氮化钛和氮化钽(TiN)。这些材料可以用微滴排放方法形成。溶剂是有机溶剂或类似物。作为有机溶剂，有酯如丁基乙酸酯，醇如异丙醇，和酮如丙酮。通过控制溶剂的浓度或者通过添加表面活性剂等可以任意地调节表面张力和粘度。通过三维地并且无规则地堆积导电细颗粒形成导电层。也就是说，导电层包括三维聚集颗粒。因此，其表面略微不平坦。另外，通过对颗粒进行烘焙，细颗粒的直径会增加，因此导电层具有粗糙的表面。进一步，由有机物质形成的粘合剂保留在导电层内，这取决于加热温度、气氛和时间。
接着，通过刻蚀等除去构成低润湿性区域512的极薄膜。
优选地，在栅电极层513上形成钝化层514。该钝化层可以通过用于形成薄膜的方法，例如等离子体CVD和溅射，用如下的材料形成：氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、金刚石如碳(DLC)、氮化碳(CN)、其它绝缘材料等。
根据上述的步骤，能够制造一种交错TFT(见图14C)。
[实施模式8]
在实施模式8中将说明一种用于制造液晶显示面板的方法，该显示面板具有根据实施模式1-7制造的TFT。
刻蚀钝化层或钝化层和栅绝缘层形成开口，从而提供接触部分。在开口中选择性排放一种含有导电材料的成分用于形成象素电极层，从而使象素电极层与源极和漏极布线电连接。选择地，当象素电极层先于钝化层或者钝化层和栅绝缘层形成时，则不需要形成接触部分。
选择地，可以通过溅射然后进行构图来形成象素电极层。
接着，通过印刷或旋转涂布形成绝缘层，其也称作取向膜(orientation film)。当通过丝网印刷或胶印形成该绝缘层时，其可以选择地加以形成。之后进行研磨(rubbing)。注意，取向膜也能够通过倾斜蒸发加以形成。随后，通过微滴排放方法在象素周围排放密封材料。
之后，通过隔离体(spacer)将其上面具有用作取向膜的绝缘层和用作相对电极层的导电层的相对基片附着到TFT基片上。在相对基片和TFT基片之间的空间内提供液晶层，从而能够制造液晶显示面板。密封材料可以和填充料相混合。另外，相对基片可以具有滤色器、光屏蔽膜(黑矩阵)等。关于用于形成液晶层的方法，可以采用分配法(滴液法)或浸渍法(泵吸法)，其中在将相对基片固定在TFT基片上之后，通过毛细现象注入液晶。
在采用分配法注射液晶的方法中，利用密封材料形成封闭环，并在其中滴一滴或几滴液晶。随后，在真空中使基片彼此粘着，然后用紫外线进行辐射，从而使密封材料固化。这样，将液晶填充在基片之间。
通过在大气压或接近大气压下利用氧气进行灰化处理，选择性除去绝缘层上将形成布线基片的区域。灰化处理的执行是通过使用氧气并结合如下气体中的一种或多种：氢气、CF4、NF3、H2O和CHF3。尽管在密封相对基片之后进行灰化处理，以便防止由于该步骤内的静电荷导致的退化或损伤，但是如果静电荷基本上没有任何负面作用的话，则灰化处理也可以在任何时间执行。
随后，提供布线基片，使其通过各向异性导电层与栅极布线层电连接。从外部向该布线基片提供发送信号或电势。
根据上述步骤，能够制造一种液晶显示面板。此外，可以在连接接线端和源极布线(或栅极布线)之间或者在象素部分内，提供用于防止静电损伤的保护电路，典型地为二极管或类似物。在这种情况下，二极管可以在形成上述TFT和象素部分的栅极布线层的同一步骤内形成，并且二极管的漏极或源极布线彼此相连。
[实施模式9]
在实施模式9中将说明一种用于制造发光显示面板的方法，该显示面板具有根据实施模式1-7的任何一个制造的TFT。
刻蚀钝化层或钝化层和栅绝缘层形成开口，从而提供接触部分。在接触部分中选择性排放一种含有导电材料的成分，用于形成相应于象素电极层的第一电极，从而使源极和漏极布线与之电连接。选择地，当相应于象素电极层的第一电极先于钝化层或者钝化层和栅绝缘层形成时，则不需要形成接触部分。
在形成透射EL显示面板的实例中，用一种含有如下物质的成分形成图形：铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)或类似物，然后可以对它们进行烘焙以形成象素电极。
优选地，通过溅射用铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、氧化锌(ZnO)或类似物形成象素电极。更优选地，利用含重量百分比为2-10％的氧化硅的靶通过溅射形成含氧化硅的ITO。此外，可以使用如下的含有氧化硅的导电材料，其中有2-20％的氧化锌(ZnO)混合在氧化铟内。另外，可以使用用Ga掺杂的ZnO。在通过溅射形成第一电极之后，可以通过微滴排放方法形成掩模层。利用该掩模层，可以进行刻蚀，从而形成连接源极和漏极布线的第一电极。当所形成的用含氧化硅的铟锡氧化物制成的第一电极接近栅绝缘层内包含的用氮化硅制成的绝缘层时，能够有效地提高在EL层内产生的光线的向外发射比。
当EL层内产生的光线沿着基片的相反方向发射时，在制造反射EL显示面板的实例中，能够使用以金属颗粒，例如Ag(银)、Au(金)、Cu(铜)、W(钨)和Al(铝)，作为主要组分的成分。作为用于形成第一电极层的另一种方法，可以通过溅射形成透明导电膜或光反射导电膜，通过微滴排放方法形成掩模图形，并可以进行刻蚀，从而形成第一电极层。在这种实例中，通过在即将在随后的步骤中形成的绝缘层内混合一种彩色染料，该绝缘层能够用作光屏蔽膜，借此提高后面所得显示器的对比度。因此，利用绝缘层、与颜料混合的抗蚀剂或类似物，其能够起到光屏蔽膜的作用。
接着形成绝缘层。通过溅射涂布或浸渍在基片的整个表面上形成绝缘膜，并对该绝缘膜进行刻蚀从而形成绝缘层。当通过微滴排放方法形成该绝缘膜时，不需要特别的刻蚀处理。另外，当在目标部分提供低润湿性区域以形成开口时，该开口可以按照自对准的方式加以形成。该绝缘层具有开口(通孔)，其根据相应于第一电极的象素位置加以提供。该绝缘层能够用如下的材料制成：无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝和氧氮化铝；丙烯酸、异丁烯酸或其衍生物；耐热聚合物，例如聚酰亚胺、芳香族聚聚酰亚胺和苯并咪唑；在化合物中含有Si-O-Si键的无机硅氧烷绝缘材料，包括硅、氧、氢，它们是用硅氧烷材料作为起始材料形成的；或者有机硅氧烷基绝缘材料，其中硅中的氢被有机基团取代，例如甲基或苯基。当使用光敏或非光敏材料，例如丙烯酸或聚酰亚胺时，绝缘层的侧面具有连续变换的曲率半径。这是优选的，因为上层薄膜可以无断开地加以形成。另外，可以采用低介电常数(低k)材料。
通过使用例如汽相沉积、旋转涂布和喷墨方法形成EL层。
在形成EL层之前，在大气压下在200℃对基片进行热处理，以便除去绝缘层内含有的或者附着在其表面上的湿气。另外，热处理在减压200-400℃下执行，优选地为250-350℃，并且优选地在减压下通过真空沉积或通过微滴排放方法连续地形成EL层，而不必暴露于空气。此外，可以通过暴露于氧等离子体或者通过用紫外线进行辐射，对第一电极的表面进行处理。
在EL层上形成第二电极，从而形成发光元件。该发光元件与驱动TFT相连。之后，形成保护叠层，用于密封该发光元件。该保护叠层是通过顺次层压第一无机绝缘层、应力弛豫层和第二无机绝缘层形成的。
EL层是用一种含有有机化合物或无机化合物的电荷注射/传输物质和一种发光材料形成的。该EL层包括一种或多种物质层，选自：低分子量有机化合物、中间分子量有机化合物(是指不能再升华的并且具有20个或者更少分子或成链分子的长度为10μm或者更小的有机化合物)，和高分子量有机化合物，这取决于其分子数目。进一步，EL层可以联用具有电子注入/传输性质或者空穴注入/传输性质的无机化合物加以形成。
关于电荷注入/传输物质中具有优良电子传输性质的物质，例如具有喹啉骨架或苯喹啉骨架的金属复合物，如三(8-喹啉酚)铝(缩写为Alq3)；三(5-甲基-8喹啉酚)铝(缩写为Almq3)；二(10-羟基苯[h]喹啉酚)铍(缩写为BeBq2)；和二(2-甲基-8喹啉酚)-4-苯酚-铝(缩写为BAlq)。
作为具有优异空穴传输性质的物质，例如包括如下物质：芳香胺(也就是具有苯环-氮键的胺)基化合物，例如4，4’-二[N-(1-萘基)-N-苯胺]-二苯(缩写为α-NPD)；4，4’-二[N-(3-甲苯基)-N-苯胺]-二苯(缩写为TPD)；4，4’，4”-三[N，N-苯胺]-三苯胺(缩写为TDATA)；和4，4’，4”-三[N-(3-甲苯基)-N-苯胺]-三苯胺(缩写为MTDATA)。
关于电荷注入/传输物质中具有优良电子注入性质的物质，可以包括如下的化合物：碱金属或碱土金属化合物，例如氟化锂(LiF)、氟化铯(CsF)和氟化钙(CaF2)。此外，可以使用具有高电子传输性质的物质如Alq3和碱土金属例如镁(Mg)的混合物。
关于电荷注入/传输物质中具有优良空穴注入性质的物质，可以包括如下的化合物：金属氧化物，例如氧化钼(MoOx)、氧化钒(VOx)、氧化铷(RuOx)、氧化钨(WOx)和氧化锰(MnOx)。此外，还有酞菁基化合物，例如酞花青(缩写为H2Pc)和铜酞菁(CuPc)。
在每个象素中可以形成具有不同发光波长待的EL层，从而执行彩色显示。典型地，形成相应于R(红)、G(绿)和B(蓝)各个颜色的EL层。这种情况下，当在象素发光侧提供传输光波带的过滤器(有色层)时，能够提高颜色纯度，并能够防止象素部分的镜像反射(眩光)。通过提供该过滤器(有色层)，能够消除传统上需要的圆形偏振板或类似物。因此，能够消除EL层发射光的损失。另外，能够降低当倾斜观看象素部分(显示屏)时会发生的色调变化。
有多种发光材料。关于低分子量有机发光材料，可以使用如下物质：4-二氰甲基-2-甲基-6-[2-(1，1，7，7-四甲基-9-久洛尼定基)乙烯基]-4H-吡喃(缩写为DCJT)；4-二氰甲基-2-t-丁基-6-[2-(1，1，7，7-四甲基-9-久洛尼定基)乙烯基]-4H-吡喃(缩写为DPA)；periflanthene；2，5-二氰-1，4-二[2-(10-甲氧基-1，1，7，7-四甲基-9-久洛尼定基])乙烯基]苯，N，N-二甲基喹吖酮(缩写为DMQd)；香豆素6；香豆素545T；三(8-羟基喹啉)铝(缩写为：Alq3)；9，9’-biantryl，9，10-二苯蒽(缩写为：DPA)；9，10-二(2-萘基)蒽(缩写为：DNA)；或类似物。另外可以使用其它物质。
另一方面，与低分子量有机发光材料相比，高分子量有机发光材料具有更高的物理强度，其产生更耐用的元件。此外，因为高分子量有机发光材料能够用液体通过涂布方法形成，所以元件的形成相对容易。用高分子量有机发光材料制造的发光元件的结构与低分子量有机发光材料的元件结构基本上相似，并通过顺次层压一个阴极、一个含有发光物质的层和一个阳极而形成。然而，当用高分子量有机发光材料制造含有发光物质的层时，难以像使用低分子量有机发光材料那样形成叠层结构。在许多情况下，这种用高分子量有机发光材料制成的发光元件具有两层结构。具体地讲，通过顺次层压一个阴极、一个EL层、一个空穴传输层和一个阳极形成该结构。
发光颜色由用于形成EL层的材料决定，因此能够通过选择材料形成发射预定颜色光的发光元件。作为能够用于形成EL层的高分子量有机发光材料，有聚(对亚苯基乙烯撑)、聚对亚苯、聚噻吩、聚芴等。
特别地，如下物质可以用作聚对亚苯基乙烯撑：聚(对亚苯基乙烯撑)衍生物(PPV)；聚(2，5-二烷氧基-1，4-亚苯乙烯撑)(RO-PPV)；聚[2-(2’-乙基-六氧)-5-甲氧基-1，4-亚苯乙烯撑](MEH-PPV)；聚[2-二烷氧苯基-1，4-亚苯乙烯撑](ROPh-PPV)等。关于聚对亚苯，能够包括如下物质：聚(对亚苯)衍生物(PPP)；聚(2，5-二烷氧基-1，4-亚苯)(RO-PPP)；聚[2，5-二六氧(dihexoxy)-1，4-亚苯]等。关于聚噻吩，能够包括如下的物质：聚噻吩衍生物(PT)；聚(3-烷基噻吩)(PAT)；聚(3-己基噻吩)(PHT)；聚(3-环己基噻吩)(PCHT)；聚(3-环己基-4-甲基噻吩)(PCHMT)；聚(3，4-二环己基噻吩)(PDCHT)；聚[3-(4-辛苯基)-噻吩](POPT)；聚[3-(4-辛苯基)-2，2-二噻吩](PTOPT)等。关于聚芴，能够包括如下物质：聚芴衍生物(PF)；聚(9，9-二烷基芴)(PDAF)；聚(9，9-二辛芴)(PDOF)等。
当具有空穴传输性质的高分子量有机发光材料包夹在阳极和具有发光性质的高分子量有机发光材料之间时，能够提高阳极的空穴注入性质。一般地，通过旋转涂布等施加一种溶液，其中具有空穴传输性质的高分子量有机发光材料以及一种受体材料溶解在水中。因为有机溶剂不可溶，所以它能够与上述具有发光性质的发光材料层压在一起。作为具有空穴传输性质的高分子量有机发光材料，能够包括PEDOT和作为受体材料的樟脑硫酸(CSA)的混合物；聚苯胺(PANI)和作为受体材料的聚苯乙烯硫酸(PSS)的混合物。
EL层能够发射单色光或白光。在使用发白光材料的实例中，能够提供可以向象素的发光方向透过特定波长光线的滤色器(有色层)实现彩色显示。
为了形成发白光的EL层，例如，能够通过汽相沉积顺次层压Alq3、用发红光染料奈耳红部分掺杂的Alq3、p-EtTAZ和TPD(芳香二胺)加以实现。另外，当通过应用旋转涂布形成EL层时，在应用之后优选地通过真空加热对EL进行烘焙。例如，可以在基片的整个表面上施加聚(乙烯基二氧噻吩)/聚(苯乙烯硫酸)(PEDOT/PSS)的水溶液用作空穴注入层，并加以烘焙。之后，可以在整个表面上施加用一种染料掺杂的聚乙烯基咔唑(PVK)溶液，用作发光层，并加以烘焙，其中该染料用于发光中心，包括例如1，1，4，4-四苯基-1，3-丁二烯(TPB)、4-二氰噻吩-2-甲基-6-(p-二甲胺-苯乙烯基)-4H-吡喃(DCM1)、奈耳红和香豆素(6)。
EL层可以形成为具有单层。在这种情况下，可以在具有空穴传输性质的聚乙烯基咔唑(PVK)中分散具有电子生成性质的1，3，4-二唑啉(oxadiazole)衍生物(PBD)。此外，通过分散30wt％的PBD作为电子传输剂并分散可溶解剂量的四种染料(TPB、香豆素6、DCM1和奈耳红)，能够获得白光发射。除了上述发白光的发光元件之外，通过适当地选择用于EL层的材料能够制造可以发红光、绿光或蓝光的发光元件。
当具有空穴传输性质的高分子量有机发光材料包夹在阳极和具有发光性质的高分子量有机发光材料之间时，能够提高从阳极的空穴注入性质。典型地，通过旋转涂布等施加一种溶液，其中具有空穴传输性质的高分子量有机发光材料以及一种受体材料溶解在水中。因为有机溶剂不可溶，所以它能够与上述具有发光性质的发光材料层压在一起。作为具有空穴传输性质的高分子量有机发光材料，能够包括PEDOT和作为受体材料的樟脑硫酸(CSA)的混合物；聚苯胺(PANI)和作为受体材料的聚苯乙烯硫酸(PSS)的混合物。
进一步，除了单态激发发光材料之外，还可以使用包括金属络合物等的三态激发发光材料作为EL层。例如，通过三激发发光材料形成具有发光半寿期的发红光象素，该半寿期相对短于发绿光和蓝光的象素，同时用单态激发发光材料形成发绿光和蓝象素。因为三态激发发光材料具有优异的发光效率，所以与单态激发发光材料相比，在获得相同水平的发光时，它具有低功率消耗的特性。也就是说，当通过三态激发发光材料形成用于发红光的象素时，需要流过发光元件的电流量较小，从而提高可靠性。为了降低功率消耗，发红光和绿光的象素可以用三态激发发光材料形成，而发蓝的象素可以用单态激发发光材料形成。在用于发射对人眼的可见性更高的绿光的发光元件也是由三态激发发光材料形成的实例中，功率消耗将进一步降低。
作为三态激发发光材料的实例，存在一种以金属络合物为掺杂剂的材料。特别地，已知有以第三过渡元素铂为金属中心的金属络合物，以铟为金属中心的金属络合物等。三态激发发光材料并不仅限于这些化合物，而是可以使用具有上述结构并包括一种属于周期表8-10族的元素作为其金属中心的化合物。
上述用于形成含发光物质层的物质只是示例，发光元件能够通过适当地层压具有各种性质的层而形成，例如空穴注入/传输层、空穴传输层、电子注入/传输层、电子传输层、EL层、电子阻挡层和空穴阻挡层。此外，可以使用混合的层或者这些层的混合结。进一步，EL层的结构可以不同，并且EL层能够以各种形式形成。在不背离本发明目的的前提下可以进行EL层的结构改变；例如，提供电极或分散一种发光材料，从而用作发光层，而不是某种电子注入层或发光区。
接着，形成密封材料，并用密封基片密封该基片。之后，通过各向异性导电层将连接接线端固定在栅极布线和源极布线的各个边上。进一步，优选地用密封树脂密封各个布线的连接部分和连接接线端。该结构能够防止湿气通过剖面部分渗透进入发光元件，从而防止发光元件退化。
根据上述的步骤，能够制造一种发光显示面板。进一步，可以在连接接线端和源极布线(或栅极布线)之间或者在象素部分内提供用于防止静电损伤的保护电路，典型地为二极管或类似物。在这种情况下，二极管能够在形成上述TFT和象素部分栅极布线的同一步骤内加以形成，并且二极管的漏极和源极布线相互连接。
[实施模式10]
下面参考图16A-16D说明实施模式10中能够用于上述实施模式的发光元件的配置。
图16A显示了其中第一象素电极11用透明导电氧化物材料制成的实例。具体地讲，第一象素电极11是用含原子百分数为1-15％的氧化硅的导电氧化物材料制成的。在第一象素电极11上提供含发光物质层16，其是通过顺次层压空穴注入/传输层41、发光层42和电子传输/注入层43形成的。第二象素电极17包括含碱金属例如LiF和MgAg或碱土金属的第一电极层33，和用金属材料例如铝制成的第二电极层34。具有这种结构的象素能够沿着图中箭头所示方向从第一象素电极发射光线。
图16B显示了通过第二电极17发出的光线的实例。第一象素电极11包括用金属，例如铝和钛，或用含金属和化学计量学浓度低于金属的氮的金属材料制成的第一电极层35；和用含有原子百分比为1-15％的氧化硅的导电氧化物材料制成的第二电极层32。在第一象素电极11上形成含发光物质的层16，其是通过顺次层压空穴注入/传输层41、发光层42和电子传输/注入层43形成的。第二象素电极17包括含碱金属例如LiF和CaF或碱土金属的第三电极层33，和用金属材料例如铝制成的第四电极层34。第三和第四电极层的厚度均为100nm或者更小，用于透射光线，从而能够通过第二象素电极17发射光线。
关于具有图16A或16B所示结构的发光元件，当沿着两个方向发射光线，也就是，通过第一和第二象素电极，第一象素电极11用具有高功函数的透明导电膜制成，第二象素电极17用具有低功函数的透明导电膜制成。典型地，第一象素电极11可以用含有原子百分比为1-15％的氧化硅的导电氧化物材料制成，第二象素电极17可以用第三电极层33和第四电极层34形成，其中第三电极层33含有碱金属例如LiF和CaF或碱土金属，第四电极层34用金属材料例如铝制成，其每一个的厚度为100nm或者更小。
图16C显示了一个实例，其中光线发射通过第一象素电极11，并且通过顺次层压电子传输/注入层43、发光层42和空穴注入/传输41形成含有发光物质的层16。第二象素电极17是通过层压如下的层形成的，即含有发光物质的层16，用含有原子百分比为1-15％的氧化硅的导电氧化物材料制成的第二电极层32，和用金属例如铝或钛或金属和一种含化学计量学浓度低于金属的氮的金属材料制成的第一电极层31。第一象素电极11包括含碱金属例如LiF和CaF或碱土金属的第三电极层33，和用金属材料例如铝制成的第四电极层34。当所形成的第三和第四电极层的厚度均为100nm或者更小从而可以透射光线时，能够通过第一象素电极11发射光线。
图16D显示了一个实例，其中光线通过第二象素电极17发射，并且通过顺次层压电子传输/注入层43、发光层42和空穴注入/传输41形成含有发光物质的层16。第一象素电极11具有和图16A所示相似的结构，并且比较厚，从而第一象素电极能够反射在含有发光物质的层内产生的光线。第二象素电极17包括含有原子百分比为1-15％的氧化硅的导电氧化物材料。在这种配置中，当空穴注入/传输层41用金属氧化物，(其是一种无机材料(典型地，氧化钼或氧化钒))形成时，在形成第二电极层32时引入了氧，从而提高空穴注入性质，借此降低导出电压。
关于具有图16C或16D所示结构的发光元件，当沿着两个方向发射光线时，也就是，通过第一和第二象素电极，第一象素电极11用具有低功函数的透明导电膜制成，第二象素电极17用具有高功函数的透明导电膜制成。典型地，第一象素电极11可以用第三电极层33和第四电极层34形成，其中第三电极层33含有碱金属例如LiF和CaF或碱土金属，第四电极层34用一种金属例如铝制成，其每一个的厚度均为100nm或者更小，而第二象素电极17可以利用含有原子百分比为1-15％的氧化硅的导电氧化物材料制成。
[实施模式11]
下面参考图17A-17F说明如上述实施模式所示的发光显示面板极其操作配置。
在如图17A所示的象素中，电源线711和712成列布置，扫描线714成行布置。该象素进一步包括开关TFT 701、驱动TFT、电流控制TFT704、电容元件702和发光元件705。
如图17C所示的象素具有与图17A所示相似的配置，只是驱动TFT 703的栅极与成行布置的电源线712相连。也就是，图17A和17C中的象素具有相同的等效电路图。然而，各个电源线用位于不同层的导电膜形成，其中电源线712成列布置(图17A)，电源线712成行布置(图17C)。为了注意与各个驱动TFT 703的栅极相连的布线和显示层的不同配置，图17A和17C单独显示了等效电路图。
在图17A和17C中所示的每个象素中，驱动TFT 703和电流控制TFT 704串联。驱动TFT 703的沟道长度L(703)和沟道宽度W(703)以及电流控制TFT 704的沟道长度L(704)和沟道宽度W(704)可以设定成满足如下关系：L(703)/W(703)∶L(704)/W(704)＝5-6000∶1。
驱动TFT 703在饱和区内工作，用于控制流过发光元件705的电流量，而电流控制TFT 704在线性区工作，用于控制提供给发光元件705的电流。考虑到制造工艺，两个TFT优选地具有相同的导电类型。在本实施模式中，使用n沟道TFT作为TFT 703和704。作为驱动TFT 703，除了增强型TFT之外，还可以使用耗尽型TFT。根据具有上述配置的本发明，电流控制TFT Vgs的微小变异不会不利地影响通过发光元件705的电流量，因为电流控制TFT 704在线性区内工作。
也就是说，通过发光元件705的电流量能够通过在饱和区内工作的驱动TFT 703加以确定。因此，可以提供一种显示器，其中通过提高由于TFT特性不同导致的发光元件亮度差异，提高图像质量。
如图17A-17D所示的各个象素的开关TFT 701控制向每个象素的视频信号输入。当开启TFT 701并将视频信号输入到象素内时，象素信号的电压存储在电容器元件702内。尽管在图17A和17C显示的配置中，各个象素包括电容器元件702，但是本发明并不仅限于此。当栅极电容器或类似物也能够用作用于保持视频信号的电容器时，不需要提供电容器元件702。
如图17B所示的象素具有和图17A所示相似的配置，只是向其添加了TFT 706和扫描线715。类似地，如图17D所示的象素具有与图17C相似的配置，只是向其添加了TFT 706和扫描线715。
通过新提供的扫描线715控制TFT 706的开启/关闭。当TFT 706开启时，排放保存在电容器元件702内的电荷，借此将电流控制TFT704关闭。也就是说，通过提供TFT 706，能够强制停止向发光元件705提供电流。因此，TFT 706能够被称作擦除TFT。因此，根据图17B和17D所示的配置，发光期能够与写入期的开始同时开始，或者在写入期开始之后并且在信号写入所有象素之前立即开始，这样，能够提高占空比。
在图17E所示的象素中，信号线710和电源线711成列布置，而扫描线成行布置。象素进一步包括开关TFT 701、驱动TFT 703、电容元件702和发光元件705。如图17F所示的象素具有与图17E所示相似的配置，只是向其添加了TFT 706和扫描线715。进一步，图17F所示的配置也能通过提供TFT 706提高占空比。
特别地，在形成具有非晶半导体或类似物以及上述实施模式的薄膜晶体管时，优选地增加用于驱动TFT的半导体膜的尺寸。因此，考虑到孔径比，优选地采用如图17E或图17F所示的具有小数量TFT的象素。
在象素密度增加的实例中，这种有源矩阵发光器件被认为是优选的，因为在每个象素中提供了TFT，从而能够在低压下加以驱动。同时，能够形成在每一列提供有TFT的无源矩阵发光器。因为TFT没有提供给每个象素，所以无源矩阵发光器具有高孔径比。
在本发明的发光器件中，用于形成驱动屏幕显示的方法没有具体限制。例如，可以采用点顺序驱动方法、线顺序驱动方法、表面连续驱动方法等。典型地使用线顺序驱动方法，并可以任意地使用时间分割灰度驱动方法或表面积灰度驱动方法。而且，发光显示器的源极线可以输入模拟信号或者数字信号。可以根据图像信号任意地设计驱动电路等。
使用数字视频信号的显示器分成两类：一类是视频信号以恒定电压(CV)输入到发光元件内，另一类是视频信号以恒定电流(CC)输入到发光元件内。视频信号以恒定电压(CV)输入到发光元件内的显示器进一步分成两类：一类是恒定电压施加到发光元件上(CVCV)，另一类是恒定电流施加在发光元件上(CVCC)。视频信号以恒定电流(CC)输入到发光元件内的显示器进一步分成两类：一类是恒定电压施加到发光元件上(CCCV)，另一类是恒定电流施加在发光元件上(CCCC)。
如上所述，能够采用各种类型的象素电路。
[实施模式12]
下面参考图18A-18F说明用于在如上述实施模式所示的显示面板上安装驱动电路(例如，扫描线驱动电路1402和扫描线驱动电路1403a和1403b)的方法。
在如图18A所示，在象素部分1401的周围安装信号线驱动电路1402和扫描线驱动电路1403a和1403b。在图18A中，通过COG技术在基片1400上安装IC芯片1405作为信号线驱动电路1402、扫描线驱动电路1403a和1403b等。进一步，通过FPC(柔性印刷电路)1406使IC芯片和外部电路相互连接。
当TFT用SAS或晶体半导体形成时，如图18B所示，能够在基片上集成地形成象素部分1401、扫描线驱动电路1403a和1403b等，能够分离地将信号线驱动电路1402等安装在IC芯片上。在图18B中，通过COG技术在基片1400上形成IC芯片1405，作为信号线驱动电路1402。进一步，通过FPC1406使IC芯片和外部电路相互连接。
另外如图18C所示，有时通过用于替代COG技术的TAB技术安装信号线驱动电路1402。通过FPC1406使IC芯片和外部电路相互连接。尽管在图18C中，通过TAB技术安装的是信号线驱动电路1402，但是通过TAB技术也可以安装扫描线驱动电路。
当通过TAB技术安装IC芯片时，能够在基片的大面积上提供该象素部分，借此缩窄发光区域。
IC芯片是通过硅晶片形成的。选择地，可以提供在玻璃基片上形成的IC(下文称作驱动器IC)，用于代替IC芯片。因为IC芯片是从圆形硅晶片上取出的，所以母片的形状受到限制。另一方面，因为驱动器IC是以玻璃为母片形成的，所以母片的形状不受限制，从而能够提高产率。因此，能够任意地确定驱动器IC的形状和尺寸。例如，当所形成的驱动器IC的纵向长度为15-80mm时，与安装IC芯片的实例相比，能够减少驱动器IC的需要数目。结果，能够降低连接接线端的数目，从而提高制造产量。
驱动器IC能够用在基片上形成的非晶半导体形成。非晶半导体可以通过用连续波激光束辐射加以形成。通过用连续波激光束辐射获得的半导体模具有晶体缺陷很少的大尺寸晶粒。结果，具有这种半导体膜的晶体管能够以高速驱动，并具有优异的迁移率和响应速度，从而这种晶体管优选地用作驱动IC。
[实施模式13]
下面将参考图19A-19D说明实施模式13中用于在如上述实施模式所示的显示面板上安装驱动电路(扫描线驱动电路1402和扫描线驱动电路1403a和1403b)的方法。作为安装方法，可以采用使用各向异性导电材料的连接方法、丝线键合技术等。图19A-19D显示了安装方法实例。在本实施模式中，将显示使用驱动器IC作为信号线驱动电路1402、扫描线驱动电路1403a和1403b的实例。作为驱动器IC的替代物，可以任意地使用IC芯片。
图19A显示了一个实例，其中通过使用各向异性导电材料在有源矩阵基片1701上安装IC驱动器1703。在有源矩阵基片1701上形成各种布线，例如源极或漏极布线(未显示)和电极衬垫1702a和1702b。
在驱动器IC 1703的表面上提供连接接线端1704a和1704b，并且在其周围形成保护绝缘膜1705。
驱动器IC 1703用一种各向异性导电粘合剂1706固定在有源矩阵基片1701的表面上。连接接线端1704a和1704b和电极衬垫1702a和1702b利用各向异性导电粘合剂内含有的导电颗粒1707彼此电连接。各向异性导电粘合剂是其中分散了含导电颗粒(颗粒直径为大约3-7μm)的粘着树脂。例如，环氧树脂、苯酚树脂等能够用作各向异性导电粘合剂。进一步，导电颗粒(颗粒直径为大约几微米到几百微米)是利用金、银、铜、钯和铂中一种或多种元素的合金颗粒形成的。选择地，可以使用具有由这些元素构成的多层结构的颗粒。而且，可以采用如下的颗粒，其中树脂颗粒涂布有金、银、铜、钯和铂中一种或多种元素。
作为各向异性导电粘合剂的替代物，可以通过将各向异性导电膜转移到基膜上而加以使用。导电颗粒也分散在各向异性导电膜以及各向异性导电粘合剂内。通过调节混合在各向异性导电粘合剂1706内的导电颗粒1707的尺寸和密度，能够将驱动器IC安装在有源矩阵基片上。这种安装方法适合于安装如图18A和图18B所示的驱动器IC。
图19B显示了利用有机树脂的收缩行为的另一种安装方法实例。利用Ta，Ti等在连接接线端的表面上为驱动器IC形成缓冲层1711a和1711b。通过无电沉积等在上面形成厚度为大约20μm的金，从而形成凸块(bump)1712a和1712b。在驱动器IC和有源矩阵基片之间插入光固化绝缘树脂1713。利用可以通过光辐射而固化的树脂的收缩行为，能够在有源矩阵基片上安装驱动器IC。这种安装方法适合于安装如图18A和图18B所示的驱动器IC。
另外，如图19C所示，驱动器IC 1703可以用粘合剂1721固定在有源矩阵基片1701上，并通过布线1722a和1722b使布线基片上的CPU连接接线端和电极衬垫1702a，1702b相互连接。然后，用有机树脂1723密封驱动器IC。这种安装方法适合于安装如图18A和图18B所示的驱动器IC。
此外，如图19D所示，可以通过在FPC(柔性印刷电路)1731上形成的布线1732和含有导电颗粒1708的各向异性导电粘合剂1706提供驱动器IC 1703。在应用于具有有限尺寸的外罩的电子装置时，例如蜂窝电话，这种结构极其有效。这种安装方法适合于安装如图18C所示的驱动器IC。
而且，用于安装驱动器IC的方法没有具体限制，可以采用已知的COG技术、丝线键合技术、TAB技术、使用焊接块的回流处理等。在执行回流处理时，用于驱动器IC或有源矩阵基片的基片优选地用高耐热塑料制成，典型的是聚酰亚胺基片、HT基片(由日本钢铁化学有限公司制造)、由具有极性基的降冰片烯树脂形成的ARTON(由JSR公司制造)。
[实施模式14]
在如实施模式11所述的发光显示面板中，本实施模式将说明一种实例，其中在基片1400上形成具有用SAS形成的半导体层的信号线驱动电路，如图18B和18C所示。
图20是显示用n沟道TFT形成的扫描线驱动电路的框图，该n沟道TFT使用一种电子场效应迁移率为1-15cm2/V·sec的SAS。
在图20中，1500指示的框是为一个级输出采样脉冲的脉冲输出电流。移位寄存器包括n个脉冲输出电路。象素与缓冲电路1501和1502的末端相连。
图21显示了脉冲输出电路1500的一个具体配置，其中该电路包括n-沟道TFT 3601-3603。在该实例中，TFT的尺寸可以根据使用SAS的n沟道TFT的工作特性加以确定。例如，当沟道长度设定为8μm时，沟道宽度设定的范围是10-80μm。
进一步，图22显示了缓冲电路1501的一个具体配置。类似地，该缓冲电路包括n-沟道TFT 3620-3635。该实例中，TFT的尺寸可以根据使用SAS的n沟道TFT的工作特性加以确定。例如，当沟道长度设定为10μm时，沟道宽度设定的范围是10-1800μm。
[实施模式15]
下面在本实施模式中说明显示模块。作为显示模块的一个实例，图24显示了液晶显示模块的一个实例。
有源矩阵基片1601和相对基片1602通过密封材料1600彼此相互粘着。在其间提供象素部分1603和液晶层1604，从而形成显示区。
为了执行彩色显示，需要有色层1605。在RGB系统中，根据待形成的象素提供相应于红、绿和蓝各个色彩的有色层。在有源矩阵基片1601和相对基片1602的每个外表面上提供偏光板1606和1607。进一步，在偏光板1606的表面上形成保护膜1616，从而减轻外来的损伤。
在有源矩阵基片1601上形成的连接接线端1608通过FPC 1609与布线基片1610相连。在FPC或连接布线上提供象素驱动电路(例如，IC芯片、驱动器IC等)1611。在布线基片1610内整合外电路，例如控制电路和电源电路。
冷阴极管1613、反射板1614和光膜1615都是背光单元，它们用作光源，从而光线通过液晶显示面板加以投射。液晶面板、光源、布线基片、PFC等用框圈1617固定并保护。
而且，实施模式1-7中的任何一个都能够应用于本实施模式。
[实施模式16]
下面参考图23A-23C说明发光显示模块的一个剖面图实例，作为本实施模式的一个显示模块实例。
图23A图解了发光显示模块的剖面图，其中有源矩阵晶片1201和相对基片1202用密封材料1200相互粘着。在有源矩阵基片和相对基片之间提供象素部分1203，从而形成显示区。
在相对基片1202和象素部分1203之间提供空间1204。在该空间内填充惰性气体，例如氮气，或者在其中形成具有高吸水性质的透明树脂，从而能够进一步防止湿气或氧气渗入其中。另外，可以形成具有高光透射性质和高吸水性质的树脂。使用具有光透射性质的树脂，在向相对基片发射从发光元件产生的光线时，可以形成发光显示模块，而不会降低光透射率。
进一步，为了提高对比度，可以至少在模块的象素部分提供偏光板或圆形偏光板(也就是，偏光板、1/4λ板和1/2λ板)。当从相对基片1202对显示进行识别时，可以在相对基片1202的表面上按照如下顺序提供1/4λ板、1/2λ板205和偏光板1206。此外，可以在偏光板上提供抗反射膜。
另外，当同时从相对基片1202和有源矩阵基片1201对显示进行识别时，优选地以相同的方式在有源矩阵基片的表面上提供另一个1/4λ板、另一个1/2λ板和另一个偏光板。
印刷基片1210通过FPC 1209与有源矩阵基片1201上提供的连接接线端1208相连。在FPC或连接布线上提供象素驱动器电路(例如IC芯片、驱动器IC等)1211。在该印刷基片1210内整合有外部电路1212，例如控制电路和电压电路。
如图23B所示，可以在象素部分1203和偏光板之间或者在象素部分与圆形偏光板之间，提供有色层1207。在这种情况下，在象素部分内提供能发射白光的发光元件，并分离地提供显示R、G和B的有色层，从而能够执行全彩色显示。选择地，在象素部分内提供能发射蓝光的发光元件，并分离地提供颜色转换层，从而能够实现全彩色显示。而且，各个象素部分，发射红、绿和蓝光的发光元件能够与有色层一起形成。这样的显示模块具有各个R、G和B的高纯度，从而执行精美显示。
与图23A不同，图23C显示了一个实例，其中有源矩阵基片和发光元件用一种保护膜1221，例如膜、树脂和塑料，加以密封，而不采用相对基片。提供保护膜1221覆盖象素部分1203的第二象素电极。作为保护膜，可以使用有机材料，例如环氧树脂、聚氨酯树脂和硅树脂。选择地，可以通过微滴排放方法浸渍聚合物材料，从而形成保护膜。在本实施模式中，通过使用分配器排放环氧树脂，然后进行干燥。此外，可以在保护膜上提供相对基片。其它结构与图23A相同。
当以这种方式密封有源矩阵基片和发光元件而不使用相对基片时，显示器可以制造得更轻、更小和更薄。
尽管通过使用FPC 1209在本实施模式的模块上安装了印刷基片1210，但是本实施模式并不仅限于这种结构。选择地，可以通过使用COG(玻璃上芯片)技术将象素驱动电路1211和外电路1212可以直接安装在基片上。
而且，本实施模式能够应用实施模式1-7中的任何一个。尽管液晶显示模块和发光显示模块的实例被显示成显示模块，但是本实施模式并不仅限于此。因此，本实施模式能够任意地应用于DMD(数字微镜设备)、PDP(等离子体显示面板)、FED(场发射显示)、电泳迁移显示器(电子纸)等。
[实施模式17]
根据本发明，能够形成一种与具有显微镜结构的半导体元件高度集成的电路，典型地，一种半导体器件，例如信号线驱动电路、控制器、CPU、音频处理电路的变换器、电源电路、发射/接收电路、存储器、音频处理单元的放大器。而且，能够形成一种具有高速度、高可靠性和低功耗的芯片上系统，其中在单片电路上安装有成形为一个系统(功能电路)的电路，例如MPU(微计算机)、存储器和I/O接口。
[实施模式18]
通过将根据上述实施模式的半导体器件整合在一个外罩内，能够制造各种电子装置。该电子装置包括电势、照相机例如摄像机和数码相机、眼镜型显示器(goggle type display)(安装在头上的显示器)、导航系统、音频复制器件(例如卡式音频系统和音频部件系统)、个人计算机、游戏机、便携式信息终端(例如便携式计算机、蜂窝电话、便携式游戏机和电子书)、具有记录介质的图像复制设备(典型地，能够复制记录介质，例如数字化视频光盘(DVD)并显示其图像的设备)等。作为这些电子装置的代表性实例，图25和图26分别显示了电视机的框图和透视图，而图27A和27B显示了数码相机的透视图。
图25是显示接收模拟电视广播的电视的一般结构的框图。在图25中，由天线1101接收的用于电视广播的波段输入到调谐器1102中。调谐器1102通过混合从天线1101输入的高频电视信号和根据预定接收频率控制的局部振荡频率信号产生并输出中间频率(IF)信号。
通过中频放大器(IF放大器)1103将从调谐器1102输出的IF信号放大到所需的电压量。之后，通过图像检测电路1104和音频检测电路1105检测经过放大的IF信号。通过图像处理电路1106将从图像检测电路1104输出的信号分成发光信号和色彩信号。进一步，发光信号和色彩信号经过预定的图像信号处理成分图像信号。结果，图像信号被输出到图像输出单元1108，例如DMD(数字微镜器)、PDP(等离子体显示面板)、FED(场发射显示器)和电泳显示器(例如电子纸)。进一步，采用液晶显示器作为其显示器件的电视机成为液晶电视机，而采用发光显示器作为其显示器件的电视机成为EL电视机。这在使用其它显示器的实例中，也是相同的。
从音频检测电路1105输出的信号经过处理，例如在音频处理单元1107中进行FM解调，从而成为音频信号。然后，任意地放大音频信号，从而输出到音频书橱单元1109，例如扬声器。
根据本发明的电视机除了模拟广播，例如VHF带或UHF带中的经常广播、电缆广播和BS广播之外，还可以用于数字广播，例如数字陆地广播、电缆数字广播和BS数字广播。
图26是显示从前面观看电极的透视图，包括外罩1151；显示部分1152；扬声器单元1153；操作部分1154；音频输入终端1155等。图26所示的电视机包括图25所示的结构。
显示部分1152是图25中图像输出部分的一个实例，用于显示图像。
扬声器单元1153是图25中音频输出部分的一个实例，用于从其输出声音。
操作部分1154具有电压开关、音量开关、频道选择开关、调谐开关、选择开关等，从而分别能够开关电视机、选择图像、控制声音、选择调谐器等。此外，上述选择和操作还可以通过遥控单元加以执行，尽管在附图中没有显示。
视频输入终端1155将图像信号从外部部分，例如VTR、DVD和游戏机输入到电视机中。
在壁挂式电视机实例中，在机体的后面提供悬挂部分。
通过将该作为根据本发明半导体器件实例的显示器应用于电视机的显示部分，能够以低成本、高输出和产量制造具有优异耐冲击性质的薄而轻的电视机。当根据本发明的半导体器件应用于CPU，用于控制电视机的图像检测电路、图像处理电路、音频检测电路和音频处理电路时，能够以低成本、高输出和产量制造具有优异耐冲击性质的薄而轻的电视机。结果，这种电视机能够广泛地应用于壁挂式电视机，特别地，用作大尺寸显示媒介，例如铁路站、飞机场等使用的信息显示板和大街上的广告显示板。
图27A和27B是显示数码照相机实例的简图。图27A是从数码相机前面看的透视图，而图27B是从数码相机后面看的透视图。在图27A中，数码相机包括释放按钮1301、主开关1302、取景窗1303、闪光灯1304、镜头1305、透镜镜筒1306和外罩1307。
在图27B中，数码相机进一步包括取景目镜1311、监视器1312、操作按钮1313和开关1314。
在按下一半释放按钮1301时，聚焦调节机构和曝光调节机构工作。随后，全按下释放按钮释放快门。
通过按压或旋转主开关开启或关闭数码相机。
取景窗1303位于数码相机前面的镜头1305上方，通过如图27B所示的取景目镜1311和取景窗检查拍摄范围和聚焦点。
闪光灯1304位于数码相机前面的上部。在对低亮度水平的对象拍照时，在按下释放按钮时，快门释放进行拍照，同时闪烁一道光线。
镜头1305位于数码相机的前面。镜头由聚焦透镜、变焦透镜等构成。光学摄影系统包括透镜以及快门和孔径光阑，它们在附图中没有显示。在透镜的后面提供图像拾取器件，例如CCD(电荷耦合器件)。
透镜镜筒1306用于移动镜头位置，从而微对象调节聚焦透镜、变焦透镜等。为了获取照片，透镜镜筒从机体突出，从而镜头1305朝对象移动。在携带数码相机时，镜头保藏在主体内，以便缩小尺寸。进一步，尽管在本实施例中，通过朝对象伸出透镜镜筒使镜头变焦以放大对象，但是本发明并不仅限于此结构。本实施例还能够用于如下的数码相机，其中由于光学摄影系统位于外罩1307的内部，从而能够不经镜头变焦地获取特写照片。
取景器目镜1311位于数码相机后面的上部，通过它能够目测地检查拍摄范围和聚焦点。
操作按钮1313代表具有各种功能的按钮，并且位于数码相机的后面。操作按钮包括设置按钮、菜单按钮、显示按钮、功能按钮、选择按钮等。
通过利用作为根据本发明的半导体的一个实施模式的显示器作为数码相机的监视器，能够以低成本、高输出和产量制造更薄的便携式数码相机。当根据本发明的半导体器件应用于响应各种功能按钮、主开关、释放按钮等的输入操作进行处理的CPU；用于控制各种电路的CPU，例如用于执行自动聚焦和自动聚焦调节的电路，用于控制电子闪烁驱动的电路，用于控制CCD驱动的时限控制电路，用于从被图像拾取器件例如CCD光电转换的信号产生图像信号的图像拾取电路，用于将图像拾取电路中产生的图像信号转变成数字信号的A/D变换器，和用于写入/读出存储器的图像数据的存储界面。本发明的应用允许以低成本、高输出和产量制造更薄的便携式数码相机。
本专利申请是基于日本优先权专利申请No.2004-088848，其于2004年3月25日向日本专利局提出申请，本文以引用方式结合其全部内容。

Claims (11)

1.一种用于制造薄膜晶体管的方法，包括如下步骤：
在具有绝缘表面的基片上形成栅电极层；
在栅电极层上形成栅绝缘层；
在栅绝缘层上形成第一半导体层；
在第一半导体层上形成含有一种导电类型杂质的第二半导体层；
在第二半导体层上形成第一掩模；
利用第一掩模刻蚀第一半导体层和第二半导体层；
除去第一掩模；
在第二半导体层上形成第二掩模；
利用第二掩模刻蚀第二半导体层的一部分，从而暴露第一半导体层的第一区；
在第二掩模和第一半导体层的暴露的第一区上涂布一种溶液，从而向其提供第一润湿性；
在涂布该溶液之后除去第二掩模，从而暴露第二半导体层的第二区；和
通过微滴排放方法在第二区上形成布线，
其中第二区具有比第一润湿性更高的润湿性。
2.一种用于制造薄膜晶体管的方法，包括如下步骤：
在具有绝缘表面的基片上形成栅电极层；
在栅电极层上形成栅绝缘层；
在栅绝缘层上形成第一半导体层；
在第一半导体层上形成沟道保护层；
在第一半导体层和沟道保护层上形成含有一种导电类型杂质的第二半导体层；
在第二半导体层上形成第一掩模；
利用第一掩模刻蚀第一半导体层和第二半导体层；
除去第一掩模；
在第二半导体层上形成第二掩模；
利用第二掩模刻蚀第二半导体层的一部分，从而暴露沟道保护层的第一区；
在第二掩模和沟道保护层的暴露的第一区上涂布一种溶液，从而向其提供第一润湿性；
在涂布该溶液之后除去第二掩模，从而暴露第二半导体层的第二区；和
通过微滴排放方法在第二区上形成布线，
其中第二区具有比第一润湿性更高的润湿性。
3.根据权利要求1或2的用于制造薄膜晶体管的方法，其中第二掩模通过涂布平面化膜并对平面化膜进行回刻蚀而形成。
4.根据权利要求1或2的用于制造薄膜晶体管的方法，其中第二掩模的形成是通过涂布一种负抗蚀剂，并利用栅电极作为掩模将该负抗蚀剂暴露于从基片的与栅电极相对的后侧发出并穿过该基片的光线。
5.根据权利要求1或2的用于制造薄膜晶体管的方法，其中第二掩模的形成是通过涂布正抗蚀剂，并将该正抗蚀剂暴露于从与基片的栅电极相对的后侧发出并穿过该基片的光线。
6.根据权利要求1或2的用于制造薄膜晶体管的方法，其中形成栅电极层的步骤包括：
在基片上形成导电基层；
在导电基层上形成该栅电极层；和
使不与该栅电极层重叠的导电基层氧化，以便将其绝缘化。
7.根据权利要求1或2的用于制造薄膜晶体管的方法，其中形成栅电极层的步骤包括：
在基片上形成导电基层；
在导电基层上形成该栅电极层；和
对不与栅电极层重叠的导电基层进行刻蚀，以便将其去除。
8.一种用于制造薄膜晶体管的方法，包括如下步骤：
在具有绝缘表面的基片上形成布线；
在布线上形成含有一种导电类型杂质的第一半导体层；
在第一半导体层上形成第一掩模；
利用第一掩模刻蚀该含有一种导电类型杂质的第一半导体层；
除去第一掩模；
在第一半导体层和基片上形成第二半导体层；
在第二半导体层上形成第二掩模；
利用第二掩模刻蚀第一半导体层和第二半导体层；
除去第二掩模；
在基片、第二半导体层、布线上形成栅绝缘层；
在栅绝缘层上涂布抗蚀剂；
将抗蚀剂暴露于光线，并通过利用布线作为掩模而将待处理的抗蚀剂显影成预定形状；
在抗蚀剂和栅绝缘层上涂布一种溶液，从而形成具有第一润湿性的第一区；
在涂布该溶液之后除去具有预定形状的抗蚀剂，从而暴露位于第二半导体层上的栅绝缘层的第二区；和
通过微滴排放方法在该第二区上形成栅电极层，
其中该第二区具有比第一润湿性更高的润湿性。
9.根据权利要求8的用于制造薄膜晶体管的方法，其中通过等离子体掺杂而将一种导电类型的杂质掺入第一半导体层。
10.根据权利要求8的用于制造薄膜晶体管的方法，其中形成布线的步骤包括：
在基片上形成导电基层；
在导电基层上形成布线；和
使不与布线重叠的导电基层氧化，以便将其绝缘化。
11.根据权利要求8的用于制造薄膜晶体管的方法，其中形成布线的步骤包括：
在基片上形成导电基层；
在该基层上形成布线；和
对不与布线重叠的导电基层进行刻蚀，以便将其去除。
CNB2005800096037A 2004-03-25 2005-03-15 用于制造薄膜晶体管的方法 Expired - Fee Related CN100573833C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP088848/2004 2004-03-25
JP2004088848 2004-03-25

Publications (2)

Publication Number Publication Date
CN1934687A CN1934687A (zh) 2007-03-21
CN100573833C true CN100573833C (zh) 2009-12-23

Family

ID=35056472

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800096037A Expired - Fee Related CN100573833C (zh) 2004-03-25 2005-03-15 用于制造薄膜晶体管的方法

Country Status (4)

Country Link
US (1) US7476572B2 (zh)
KR (1) KR101058176B1 (zh)
CN (1) CN100573833C (zh)
WO (1) WO2005093813A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380596C (zh) 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
KR101192973B1 (ko) * 2004-03-19 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101268424B1 (ko) * 2005-10-31 2013-05-28 에이지이엠코리아 주식회사 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101765917B (zh) * 2007-08-07 2012-07-18 株式会社半导体能源研究所 显示器件及具有该显示器件的电子设备及其制造方法
US8083956B2 (en) 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US8110450B2 (en) 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
JP2010114066A (ja) * 2008-10-06 2010-05-20 Fujifilm Corp 有機導電性高分子塗布液、有機導電性高分子膜、導電体、及び抵抗膜式タッチパネル
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20220149630A (ko) 2009-12-04 2022-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5771417B2 (ja) * 2010-03-26 2015-08-26 株式会社半導体エネルギー研究所 リチウム二次電池の電極の作製方法及びリチウムイオンキャパシタの電極の作製方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101852528B1 (ko) * 2011-07-07 2018-04-27 닛산 가가쿠 고교 가부시키 가이샤 수지 조성물
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
US9023683B2 (en) * 2013-05-13 2015-05-05 Sharp Laboratories Of America, Inc. Organic semiconductor transistor with epoxy-based organic resin planarization layer
CN104512075B (zh) 2013-10-04 2017-06-23 财团法人工业技术研究院 离型层、基板结构、与柔性电子元件工艺
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN107731924A (zh) * 2017-09-26 2018-02-23 复旦大学 一种黑磷场效应晶体管及其制备方法
CN110357450B (zh) * 2019-06-28 2021-07-20 上海理工大学 一种金属氧化物基底及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340758A (en) * 1990-10-05 1994-08-23 General Electric Company Device self-alignment by propagation of a reference structure's topography
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
CN1435715A (zh) * 2002-02-01 2003-08-13 Lg.菲利浦Lcd株式会社 制造液晶显示器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341732A (ja) 1989-07-07 1991-02-22 Seiko Epson Corp 半導体装置の製造方法
JP2869893B2 (ja) 1989-11-07 1999-03-10 カシオ計算機株式会社 半導体パネル
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6416583B1 (en) * 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2002185005A (ja) 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd 混成ｔｆｔアレー基板とその製造方法
JP2003124215A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340758A (en) * 1990-10-05 1994-08-23 General Electric Company Device self-alignment by propagation of a reference structure's topography
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
CN1435715A (zh) * 2002-02-01 2003-08-13 Lg.菲利浦Lcd株式会社 制造液晶显示器件的方法

Also Published As

Publication number Publication date
WO2005093813A8 (en) 2005-11-24
US20070196962A1 (en) 2007-08-23
CN1934687A (zh) 2007-03-21
KR20070009631A (ko) 2007-01-18
US7476572B2 (en) 2009-01-13
WO2005093813A1 (en) 2005-10-06
KR101058176B1 (ko) 2011-08-22

Similar Documents

Publication Publication Date Title
CN100573833C (zh) 用于制造薄膜晶体管的方法
CN100490055C (zh) 半导体装置及其制造方法、液晶电视和el电视
CN1700417B (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN100565909C (zh) 半导体装置、电子装置及半导体装置的制造方法
US7732334B2 (en) Method for manufacturing semiconductor device
CN100565307C (zh) 半导体器件及其制备方法，液晶电视系统，和el电视系统
TWI409849B (zh) 具有膜圖案的基底及其製造方法，半導體裝置的製造方法，液晶電視，及ｅｌ電視
CN100533808C (zh) 显示器件及其制造方法以及电视设备
KR101114897B1 (ko) 반도체 장치, 텔레비전 세트 및 상기 제조 방법
JP4939756B2 (ja) 半導体装置の作製方法
US20050214688A1 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
WO2014038141A2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
JP4785396B2 (ja) 半導体装置の作製方法
JP4713192B2 (ja) 薄膜トランジスタの作製方法
CN100499170C (zh) 半导体器件、电视机及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20180315

CF01 Termination of patent right due to non-payment of annual fee