CN101006519B - 非易失性存储器系统及其编程的方法 - Google Patents

非易失性存储器系统及其编程的方法 Download PDF

Info

Publication number
CN101006519B
CN101006519B CN200580010707XA CN200580010707A CN101006519B CN 101006519 B CN101006519 B CN 101006519B CN 200580010707X A CN200580010707X A CN 200580010707XA CN 200580010707 A CN200580010707 A CN 200580010707A CN 101006519 B CN101006519 B CN 101006519B
Authority
CN
China
Prior art keywords
group
volatile memory
memory device
programmed
physical state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580010707XA
Other languages
English (en)
Other versions
CN101006519A (zh
Inventor
陈建
王迟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN101006519A publication Critical patent/CN101006519A/zh
Application granted granted Critical
Publication of CN101006519B publication Critical patent/CN101006519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

根据各种实施例的系统和方法可减少非易失性半导体存储器中的编程干扰。在一实施例中，使用一个或一个以上编程检验电平或电压对例如连接到NAND串的最末字线的选择存储器单元进行编程，其中所述编程检验电平或电压不同于用于对其他单元或字线进行编程的对应电平。一示范性实施例包括：当在编程操作期间对一串中的将被编程的最末字线进行编程时，使用用于选择物理状态的较低阈值电压检验电平。另一实施例包括施加较低的编程电压，以将所述最末字线的存储器单元编程为选择物理状态。在某些示范性实施中，建立额外的读取电平以用于读取使用较低的检验电平进行编程的状态。在一实施例中，当对选择存储器单元或字线(例如NAND串的将被编程的最末字线)进行编程时，使用大于标称步长的第二编程电压步长。

Description

非易失性存储器系统及其编程的方法
技术领域
本发明大体上涉及对非易失性存储器装置进行编程的技术。 
背景技术
半导体存储器装置在各种电子装置中变得愈加盛行。举例来说，非易失性半导体存储器用于蜂窝式电话、数码照相机、个人数字助理、移动计算装置、非移动计算装置和其他装置中。电可擦可编程只读存储器(EEPROM)和快闪存储器属于最流行的非易失性半导体存储器。 
快闪存储器系统的一个实例使用NAND结构，其包括夹在两个选择栅极之间串联布置多个晶体管。所述串联的晶体管和所述选择栅极被称为NAND串。图1为展示一个NAND串的俯视图。图2为其等效电路。图1和图2所述的NAND串包括夹在第一选择栅极120与第二选择栅极122之间串联的四个晶体管100、102、104和106。选择栅极120将NAND串连接到位线127。选择栅极122将NAND串连接到源极线128。通过将适当电压施加到选择栅极120的控制栅极120CG来控制选择栅极120。通过将适当电压施加到选择栅极122的控制栅极122CG来控制选择栅极122。每一晶体管100、102、104和106包括控制栅极与浮动栅极。举例来说，晶体管100具有控制栅极100CG和浮动栅极100FG。晶体管102包括控制栅极102CG和浮动栅极102FG。晶体管104包括控制栅极104CG和浮动栅极104FG。晶体管106包括控制栅极106CG和浮动栅极106FG。控制栅极100CG连接到字线WL3，控制栅极102CG连接到字线WL2，控制栅极104CG连接到字线WL1，且控制栅极106CG连接到字线WL0。 
图3提供上述NAND串的横截面图。如图3所述，NAND串的晶体管(也称为单元或存储器单元)形成于p阱区域140中。每一晶体管包括由控制栅极(100CG、102CG、104CG和106CG)和浮动栅极(100FG、102FG、104FG和106FG)组成的堆叠栅极结构。浮动栅极形成于氧化物薄膜的顶部的p阱的表面上。控制栅极位于浮动栅极上方，其中氧化物层将控制栅极与浮动栅极分离。应注意，图3似乎描述了晶体管120与122的控制栅极与浮动栅极。然而，对于晶体管120和122来说，控制栅极与浮动栅极连接在一起。存储器单元(100、102、104、106)的控制栅极形成字线。N+扩散层130、132、 134、136和138在相邻单元之间是共用的，因此所述单元彼此串联连接以形成NAND串。这些N+扩散层形成每一单元的源极与漏极。举例来说，N+扩散层130用作晶体管122的漏极和晶体管106的源极，N+扩散层132用作晶体管106的漏极和晶体管104的源极，N+扩散区域134用作晶体管104的漏极和晶体管102的源极，N+扩散区域136用作晶体管102的漏极和晶体管100的源极，且N+扩散层138用作晶体管100的漏极和晶体管120的源极。N+扩散层126连接到NAND串的位线，而N+扩散层128连接到多个NAND串的共源极线。 
应注意，尽管图1至图3展示在NAND串中具有四个存储器单元，但使用四个晶体管仅提供作为一实例。NAND串可具有少于四个存储器单元或多于四个存储器单元。举例来说，某些NAND串将包括八个存储器单元、16个存储器单元、32个存储器单元等等。本文的讨论不限于在NAND串中存在任何特定数目的存储器单元。 
使用NAND结构的快闪存储器系统的典型架构将包括若干NAND串。举例来说，图4展示具有更多NAND串的存储器阵列的三个NAND串202、204和206。图4的每一NAND串包括两个选择晶体管和四个存储器单元。举例来说，NAND串202包括选择晶体管220和230以及存储器单元220、224、226和228。NAND串204包括选择晶体管240和250以及存储器单元242、244、246和248。每一串通过其选择晶体管(例如选择晶体管230和选择晶体管250)连接到源极线。选择线SGS用于控制源极侧的选择栅极。各个NAND串通过由选择线SGD控制的选择晶体管220、240等连接到各自位线。在其他实施例中，选择线不一定需要共用。字线WL3连接到存储器单元222和存储器单元242的控制栅极。字线WL2连接到存储器单元224和存储器单元244的控制栅极。字线WL1连接到存储器单元226和存储器单元246的控制栅极。字线WL0连接到存储器单元228和存储器单元248的控制栅极。可见，每一位线和各自的NAND串包含存储器单元阵列的列。字线(WL3、WL2、WL1和WL0)包含所述阵列的行。每一字线连接行中的每一存储器单元的控制栅极。举例来说，字线WL2连接到存储器单元224、244和252的控制栅极。 
每一存储器单元可存储数据(模拟的或数字的)。当存储一位的数字数据时，存储器单元的可能的阈值电压的范围被划分为指派有逻辑数据“1”和“0”的两个范围。在NAND型快闪存储器的一实例中，电压阈值在存储器单元被擦除后为负且定义为逻辑“1”。阈值电压在编程操作后为正且定义为逻辑“0”。当阈值电压为负且试图通过向控制栅极施加0伏特来进行读取时，存储器单元将开启以表示正存储逻辑1。当阈值电压为正且试图通过向控制栅极施加0伏特来进行读取时，存储器单元将不会开启，其表示 存储逻辑零。存储器单元也可存储多电平信息，例如多位的数字数据。在存储多电平数据的情况下，可能的阈值电压的范围被划分为数据的电平的数目。举例来说，如果存储四电平信息，那么将存在指派有数据值“11”、“10”、“01”和“00”的四个阈值电压范围。在NAND型存储器的一实例中，阈值电压在擦除操作后为负且定义为“11”。正的阈值电压用于状态“10”、“01”和“00”。 
在以下美国专利/专利申请案中提供NAND型快闪存储器及其操作的相关实例，其全部以引用的方式并入本文中：美国专利第5,570,315号；美国专利第5,774,397号、美国专利第6,046,935号、美国专利第6,456,528号和美国专利申请案序号第09/893,277号(公开案第US2003/0002348号)。根据本发明的实施例也可使用其他类型的快闪存储器装置。举例来说，以下专利描述了NOR型快闪存储器且其全文以引用的方式并入本文：美国专利第5,095,344号；第5,172,338号；第5,890,192号和第6,151,248号。在美国专利第6,151,248号中发现快闪存储器类型的另一实例，所述美国专利以全文引用的方式并入本文。 
在对快闪存储器单元进行编程时，编程电压施加到控制栅极且位线接地。来自p阱的电子注入浮动栅极中。当电子在浮动栅极中聚集时，浮动栅极变为带负电，且单元的阈值电压升高。为向被编程的单元的控制栅极施加编程电压，将所述编程电压施加到适当字线上。如上所述，所述字线还连接到利用相同字线的每一其他NAND串中的一个单元。举例来说，在对图4的单元224编程时，因为两个单元共用相同字线，所以编程电压也将施加到单元244的控制栅极。当需要对字线上的一个单元进行编程的同时不对连接到相同字线的其他单元进行编程时，例如当需要对单元224编程而不需对单元244编程时，会出现问题。因为编程电压施加到连接到字线的所有单元，所以在所述字线上的未选单元(将不进行编程的单元)、尤其是与选定进行编程的单元相邻的单元可能会被无意编程。举例来说，单元244在行方向上邻近单元224。在对单元224编程时，应注意单元244可能会被无意编程。将选定字线上的未选单元的无意编程称为“编程干扰”。 
已采用若干技术来防止编程干扰。在一种已知为“自升压(self boosting)”的方法中，使未选位线电隔离且将通过电压(例如10伏特)在编程期间施加到未选字线。未选字线耦合到未选位线，使得在未选位线的沟道中存在一电压(例如八伏特)，其倾向于减小编程干扰。自升压使沟道中存在电压升高，其倾向于降低隧道氧化物上的电压且因此减小编程干扰。 
NAND串通常(但并非总是)从源极侧至漏极侧进行编程，例如从存储器单元228至存储器单元222。当编程过程准备对NAND串的最末(或接近最末)的存储器单元编 程时，如果所述被禁止的串(例如串204)上的所有或大多数先前编程的单元已被编程，那么在先前编程的单元的浮动栅极上存在负电荷。因为在浮动栅极上存在此负电荷，所以升压电位不会变得足够高且在最末几条字线上仍可存在编程干扰。举例来说，在对单元222编程时，如果单元248、246和244已被编程，那么所述晶体管(244、246、248)中的每一者在其浮动栅极上具有负电荷，其将限制自升压过程的升压电平且可能允许在单元242上的编程干扰。 
上述与自升压有关的问题已通过如局部自升压(“LSB”)和擦除区域自升压(“EASB”)的各种方案来解决。包括改进的自升压技术的各种所述方案的概述可在标题为“Improved Self Boosting Technique”的美国专利申请案第10/379,608号中找到，其以全文引用的方式并入本文。尽管这些方案提供了减少发生编程干扰的改进，但它们可能不会完全消除其发生，且可能引入可导致编程干扰的其他问题。 
因此，需要一种减少或消除编程干扰的更好的机制。 
发明内容
本发明简要描述关于对存储器装置中的非易失性存储元件进行编程、检验编程和读取的技术。根据各种实施例的系统和方法在对存储器装置的选定存储元件进行编程、检验和读取时可利用可变的编程目标电平、检验电平、读取电平和步长。这些系统和方法可通过利用较小的编程电压将选择存储元件编程为目标物理状态来在存储器装置中提供减少的编程干扰和较好的数据保持。增大的步长也可用于增加编程速度。 
在一实施例中，当对存储器系统进行编程时，使用至少两组检验或目标电平。在对选择字线进行编程时所使用的检验电平可不同于对其他字线编程时所使用的标称检验电平。举例来说，一群存储元件的最末字线或接近一群的最末字线的字线可使用第二组检验电平来编程。所述最末字线可为在一编程操作期间将被编程的所述群的最末字线。第二组检验电平可包括存储元件可被编程达到的每一物理状态的第二电平或仅用于选择物理状态的第二电平，所述状态例如对应于用于表示一状态的最高阈值电压范围的物理状态。 
连接到最末字线或接近最末字线的字线的存储器单元可具有比其他存储器单元更紧密的代表物理状态的阈值分布。第二组检验电平可利用此点且经选择，使得选定存储器单元被编程为代表一物理状态的较低的阈值电压。因为分布较紧密，所以阈值电压范围可减小，同时在状态之间保持足够的分隔。以此方式，可减小用于将存储器单元升高至选定状态的编程电压。通过使用减小的编程电压，可减少对存储器装置的编程干扰。 特定来说，可减少一群存储元件中连接到最末字线或接近最末字线的存储元件所经受的编程干扰。 
在一实施例中，还使用第二组读取电平。可选择第二组读取电平以读取具有代表选定物理状态的减小的阈值电压分布的存储器单元。 
一示范性实施例包括一种对非易失性存储器进行编程的方法，其包含将第一组一个或一个以上非易失性存储元件编程为第一物理状态，和将第二组一个或一个以上非易失性存储元件编程为所述第一物理状态，其中所述第一物理状态包括用于所述第二组一个或一个以上非易失性存储元件的比用于所述第一组一个或一个以上非易失性存储元件更低的最小电压。 
另一示范性实施例包括一种对非易失性存储器编程的方法，其包含使用第一目标电平将第一组一个或一个以上非易失性存储元件编程为第一物理状态，和使用第二目标电平将第二组一个或一个以上非易失性存储元件编程为所述第一物理状态，其中所述第二目标电平低于所述第一目标电平。 
在另一实施例中，在编程操作期间编程脉冲所增大的步长对于例如一群中的最末字线的选择字线是较大的。在此实施例中，尽管可使用第二组检验电平，但不需要使用。对于具有较紧密阈值分布的存储器单元群来说，步长可增大，同时仍精确地在选定阈值电压范围内对存储元件进行编程。因为阈值电压分布较紧密，所以在一个状态的最高阈值电压与下一状态的最低阈值电压之间存在较大的分隔。增大的步长可使得对选定群的元件的编程速度增加，且因此对整个存储器装置的编程速度增加。 
在一实施例中，根据本发明的系统可包括存储元件阵列和管理电路。所述管理电路可包括专用硬件和/或可包括由存储在如非易失性存储器(例如快闪存储器、EEPROM等等)或其他存储器装置中的一个或一个以上存储装置上的软件来编程的硬件。在一实施例中，管理电路包括控制器和状态机。在另一实施例中，管理电路仅包括状态机而没有控制器。管理电路可对各种实施例执行上述步骤。根据某些实施例的方法由状态机执行。在某些实施例中，状态机位于与所述存储元件阵列相同的集成电路芯片上。 
可通过检阅说明书、图式和权利要求书来获得本发明的其他特征、方面和目的。 
附图说明
图1是NAND串的俯视图。 
图2是图1所述的NAND串的等效电路图。 
图3是图1的NAND串的横截面图。
图4是描述三个NAND串的电路图。 
图5是非易失性存储器系统的一实施例的方框图，其中可实施本发明的各个方面。 
图6说明存储器阵列的示范性组织。 
图7描述根据实施例可施加到选定字线的示范性编程/检验电压信号。 
图8描述具有四种物理状态的存储两位数据的存储元件的示范性阈值分布。 
图9描述存储元件的示范性阈值电压分布和一种将多状态存储器单元编程为四种物理状态的技术的实例。 
图10描述被编程为四种物理状态的一群存储元件的示范性阈值电压分布。 
图11描述根据一实施例而编程的存储器单元阵列的示范性阈值电压分布和检验电平。 
图12是根据一实施例的编程过程的流程图。 
图13是根据一实施例的编程过程的流程图。 
具体实施方式
通过实例和不以附图的图来进行限制的方式说明本发明，在图式中相同的参考表示类似元件。应注意，参考在此揭示内容中一实施例并不一定参考相同的实施例，且这些参考意味着至少一个。 
在随后描述中，将描述本发明的各个方面。然而，对于所属领域的技术人员将很明显，可用本揭示案的仅仅某些或所有方面来实施本发明。出于解释的目的，陈述具体数字、材料和配置以提供对本发明的彻底理解。然而，对于所属领域的技术人员将很明显，可不使用特定细节来实施本发明。在其他实例中，省略或简化众所周知的特征以不让本发明变得模糊不清。 
各种操作将依次描述为多个分立的步骤且以最有助于理解本发明的方式来描述，然而，描述的次序不应解释为暗示这些操作必然由次序决定。 
图5是可用于实施本发明的快闪存储器系统的一实施例的方框图。存储器单元阵列302由列控制电路304、行控制电路306、c源极控制电路310和p阱控制电路308来控制。列控制电路304连接到存储器单元阵列302的位线以读取存储在存储器单元中的数据、在编程操作期间确定存储器单元的状态，和控制位线的电位电平以促进编程或禁止编程。行控制电路306连接到字线以选择所述字线中的一者、施加读取电压、施加与列控制电路304所控制的位线电位电平相组合的编程电压，和施加擦除电压。C源极控制电路310控制连接到存储器单元的共源极线(图6中标记为“C源极”)。P阱控制电路 308控制p阱电压。 
存储在存储器单元中的数据由列控制电路304读出，且经由数据输入/输出缓冲器312输出到外部I/O线。将存储在存储器单元中的编程数据经由外部I/O线输入到数据输入/输出缓冲器312，并传送到列控制电路304。外部I/O线连接到控制器318。 
将用于控制快闪存储器装置的指令数据输入控制器318。指令数据通知快闪存储器请求何种操作。将输入指令传送到控制列控制电路304、行控制电路306、c源极控制310、p阱控制电路308和数据输入/输出缓冲器312的状态机316。状态机316也可输出快闪存储器的状态数据(例如READY/BUSY或PASS/FAIL)。 
控制器318连接到或可与如个人计算机、数码相机或个人数字助理等等的主机系统相连接。其与所述主机进行通信，所述主机起始如将数据存储于存储器阵列302或从存储器阵列302读取数据的指令，且提供或接收这些数据。控制器318将这些指令转换成可由指令电路314解译并执行的执行信号，指令电路314与状态机316通信。控制器318通常含有用于写入存储器阵列或从存储器阵列读取的用户数据的缓冲器存储器。 
一个示范性存储器系统包含一包括控制器318的集成电路，和每一者都含有存储器阵列以及相关控制、输入/输出和状态机电路的一个或一个以上集成电路芯片。存在将系统的存储器阵列与控制器电路一起集成在一个或一个以上集成电路芯片上的趋势。存储器系统可嵌入作为主机系统的部分，或可包括在可移除地插入主机系统中的存储器卡(或其他封装)中。这种卡可包括整个存储器系统(例如包括控制器)或仅包括具有相关外围电路(其中控制器嵌入主机中)的存储器阵列。因此，控制器可嵌入主机中或可包括在可移除的存储器系统内。 
参看图6，描述存储器单元阵列302的一种示范性结构。如一实例，描述划分为1024区块的NAND快闪EEPROM。同时擦除存储在每一区块中的数据。在一实施例中，所述区块是同时擦除的单元的最小单位。在每一区块中，在此实例中，存在被划分为偶数列与奇数列的8，512列。位线也被划分为偶数位线(BLe)与奇数位线(BLo)。图6展示串联连接以形成NAND串的四个存储器单元。尽管展示为在每一NAND串中包括四个单元，但可使用多于或少于四个单元，例如16、32或另一数目。所述NAND串的一个端子经由第一选择晶体管SGD连接到对应位线，且另一端子经由第二选择晶体管SGS连接到c源极。 
在读取和编程操作期间，同时选择4，256个存储器单元。选定的存储器单元具有相同字线(例如WL2-i)和同种位线(例如偶数位线)。因此，可同时读取或编程532个字节的数据。同时读取或编程的这些532个字节的数据形成逻辑页。因此，在此实例中， 一个区块可存储至少八页。当每一存储器单元存储两位数据时(例如多电平单元)，一个区块存储16页。 
在一实施例中，通过将p阱升高至擦除电压(例如20伏特)并将选定区块的字线接地来擦除存储器单元。源极和位线浮动。擦除可在整个存储器阵列、独立区块或单元的另一单位上进行。电子从浮动栅极转移到p阱区域，且阈值电压变为负。 
在读取和检验操作中，将选择栅极(SGD和SGS)和未选字线(例如WL0、WL1和WL3)升高至读取通过电压(例如4.5伏特)以使晶体管操作为通过栅极。选定字线(例如WL2)连接到一电压，所述电压的电平被指定用于每一读取和检验操作以确定所关注的存储器单元的阈值电压是否已达到所述电平。举例来说，在一个一位存储器单元的读取操作中，选定字线WL2接地，从而检测阈值电压是否高于0V。在一个一位存储器单元的检验操作中，选定字线WL2连接到(例如)2.4V，从而检验阈值电压是否达到2.4V或另一阈值电平。源极与p阱处于零伏特。将选定位线(BLe)预充电至(例如)0.7V的电平。如果阈值电压高于读取或检验电平，那么因为非导电存储器单元，所以所关注的位线(BLe)的电位电平保持高电平。另一方面，如果阈值电压低于读取或检验电压，那么因为导电性存储器单元(M)，所以所关注的位线(BLe)的电位电平减小至低电平，例如小于0.5V。存储器单元的状态由连接到位线的读出放大器来检测。存储器单元是否被擦除或编程之间的差异视浮动栅极中是否存储有负电荷而定。举例来说，如果在浮动栅极中存储有负电荷，那么阈值电压变得较高，且晶体管可处于增强模式。 
上述擦除、读取和检验操作根据所属领域中已知的技术而执行。因此，所属领域的技术人员可改变所解释的许多细节。 
在一实例中，在对存储器单元编程时，漏极与p阱接收0伏特，而控制栅极接收如图7所示具有递增量值的一组编程脉冲。在一实施例中，所述脉冲的量值在7伏特至15伏特的范围内变化。在其他实施例中，脉冲的范围可不同，例如具有12伏特的开始电平。在存储器单元的编程期间，在脉冲之间的时期中执行检验操作。也就是说，在每一编程脉冲之间读取被并行编程的一组单元的每一单元的编程电平，以确定其是否等于或大于所述单元被编程达到的检验电平。一种检验编程的方法是测试特定比较点处的传导。通过将位线电压从0升高至Vdd(例如2.5伏特)而(例如)在NAND单元中锁定经检验已充分编程的单元，以停止对所述单元的编程过程。可使用在改变存储在单元的浮动栅极上的电荷的情况下锁定单元或另外移除编程脉冲的施加的各种技术。在某些情况下，脉冲的数目是受限的(例如20个脉冲)，且如果给定的存储器单元未由最末脉冲 充分编程，那么就会出现错误。在某些实施中，存储器单元在编程之前被擦除(以区块或其他单位)。 
对于快闪存储器单元的阵列，许多单元经并行检验。对于多状态快闪存储器单元的某些实施例来说，在每一个别编程脉冲之后，存储器单元将经历一组检验步骤以确定存储器单元处于何种状态。举例来说，处于八种状态的能够存储数据的多状态存储器单元可能需要对七个比较点执行检验操作。因此，在两个连续编程脉冲之间施加七个检验脉冲以执行七个检验操作。基于七个检验操作，系统可确定存储器单元的状态。一种减少检验时间负担的方法是使用更有效的检验方法，例如在2002年12月5日递交的题为“Smart Verify for Multi-State Memories”的美国专利申请案序号第10/314,055号中所揭示的方法，所述专利申请案以全文引用的方式并入本文。 
参看图7，其描述编程电压信号。此信号具有一组量值递增的脉冲。脉冲的量值随每一脉冲增加预定步长。在包括存储多位数据的存储器单元的实施例中，示范性步长为0.2伏特。在编程脉冲之间是检验脉冲。图7的信号假定四个状态的存储器单元，因此，其包括三个检验脉冲。举例来说，在编程脉冲480与482之间是三个检验脉冲。第一检验脉冲(或电压电平)484描述为处于零伏特。第二检验脉冲486紧随第一检验脉冲(或电压电平)。第三检验脉冲488紧随第二检验脉冲486。 
图8说明当每一存储器单元在四种物理状态中存储两位数据时的存储器单元阵列的示范性阈值电压分布。分布502代表处于擦除状态的单元的阈值电压的分布(存储“11”)，所述分布具有负的阈值电压电平。分布504代表处于第一编程状态的单元的阈值电压的分布，存储“10”。分布506代表处于第二编程状态的单元的阈值电压的分布，存储“00”。分布508代表处于第三编程状态的单元的阈值电压的分布，存储“01”。在此实例中，存储在单个存储器单元中的两位中的每一位来自不同的逻辑页。也就是说，存储在每一存储器单元中的两位中的每一位载有不同的逻辑页地址。以方形显示的位对应于下页。以圆形显示的位对应于上页。在一实施例中，使用格雷码(gray code)定向将逻辑状态指派给存储器单元的物理状态，使得如果浮动栅极的阈值电压错误地移位，那么仅有一个位将受影响。 
图9说明一种对4状态NAND存储器单元进行编程的两遍技术的一实例，所述存储器单元例如为在图8中说明其阈值电压分布的阵列的存储器单元。在第一遍编程通过中，根据将编程为下逻辑页的位来设置单元的阈值电压电平。如果所述位是逻辑“1”，那么由于阈值电压在早期已被擦除而处于适当状态，因此阈值电压不改变。然而，如果将编程的位是逻辑“0”，那么如箭头512所示，单元的阈值电平增加至处于阈值电压分布504 内。此完成所述第一编程通过。 
在第二编程通过中，根据将编程为上逻辑页的位来设置单元的阈值电压电平。如果上逻辑页的位将存储逻辑“1”，那么视下页位的编程而定，由于所述单元处于对应于阈值电压分布502或504的物理状态中的一个物理状态中，因此不进行编程，阈值电压分布502和504都载有为“1”的上页位。然而，如果上页位将为逻辑“0”，那么对单元进行第二次编程。如果第一遍使单元保持处于对应于阈值分布502的擦除状态，那么如箭头516所示，在第二阶段对单元编程，使得阈值电压增加至处于阈值分布508内。如果由于第一遍编程，单元已被编程为对应于阈值分布504的状态，那么如箭头514所示，存储器单元在第二遍中被进一步编程以使阈值电压增加至处于阈值电压分布506内。第二通过的结果是将所述单元编程为指定状态以在不改变第一遍编程的结果的情况下存储上页存储逻辑“0”。 
当然，如果存储器以多于四个物理状态操作，那么在存储器单元的界定电压阈值窗口内将存在数目与状态数目相等的多个阈值电压分布。另外，尽管已对每一分布或物理状态指派特定的位样式，但可如此指派不同的位样式，在此情况下，在其间发生编程的状态可与图9至图10中所述的状态不同。 
通常，被并行编程的单元是沿一字线的交替单元。举例来说，图4说明沿一字线WL2的大量单元的三个存储器单元224、244和252。包括单元224和252的一组交替单元存储来自逻辑页0和2(“偶数页”)的位，而包括单元244的另一组交替单元存储来自逻辑页1和3(“奇数页”)的位。 
为提供改进的可靠性，因为较紧密的分布将带来较宽的读取和编程裕度(状态之间的距离)，所以需要使物理状态的个别阈值分布收紧(分布变窄)。然而，在存储器单元的浮动栅极之间的电荷耦合将使存储在浮动栅极上的视在电荷(apparent charge)增加。视在电荷的增加可使个别存储器单元的阈值电压增加，且因此获得对应于某些物理状态的较宽的电压分布。 
因为由相邻浮动栅极上的电荷引起的电场的存在，所以存储在浮动栅极上的视在电荷可发生变化。困难在于相邻存储器单元可在现正读取的当前单元被编程之后的一时间进行编程或擦除。举例来说，考虑到一组单元被编程以向其浮动栅极添加一电荷电平来对应于一组数据。在以第二组数据对第二组单元(例如邻近第一组单元)进行编程之后，因为来自第二组浮动栅极的电场的影响，所以从第一组单元的浮动栅极读取的电荷电平有时似乎与经编程的电平不同。也就是说，观察到的误差可归因于相邻浮动栅极的电场对正读取的单元的浮动栅极的视在电压电平的影响。此已知为Yupin效应，利第5,867,429号和第5,930,167号中具有更充分的描述，所述专利以全文引用的方式并入本文。在NAND型存储器装置中，存储器单元可经历来自邻近位线以及邻近字线上的浮动栅极的电荷耦合。然而，字线对字线的电荷耦合通常支配任何位线对位线的电荷耦合。 
存储器阵列的某些存储器单元将经历减小的电平或不经历Yupin效应。举例来说，参看图4并假定其中所述的NAND串的编程是从源极侧至漏极侧进行的，连接到最末字线WL3的存储器单元将经历很少或不经历Yupin效应。因为它们是所述串中的在编程操作期间将被编程的最末存储器单元，所以将存在很少或不存在来自随后被编程的浮动栅极的电荷耦合。然而，其他字线的存储器单元将在对字线0、1或2编程之后进行编程。举例来说，可将存储在存储器单元228的浮动栅极上的电荷编程为代表存储器单元的目标物理状态的所需电平。在对存储器单元228编程之后，连接到字线1的存储器单元将被编程。存储在存储器单元226的浮动栅极上的电荷可在随后的编程操作步骤期间增加。来自存储器单元226的浮动栅极的电场在编程之后可影响存储器单元228的浮动栅极的视在电荷电平。存储在存储器单元228的浮动栅极上的视在电荷的此增加将使存储器单元的阈值电压增加。在单元阵列中的存储器单元的浮动栅极上实现增加的视在电荷将加宽存储器单元的物理状态的阈值电压分布。 
然而，连接到WL3的存储器单元将经历很少或不经历来自相同NAND串上的其他存储器单元的电场引起的阈值电压改变。如前所述，在编程操作期间，在对连接到WL3的存储器单元进行编程后，将不会对特定串的存储器单元进行编程。因此，在连接到WL3的存储器单元后被编程的相邻浮动栅极将不产生影响。如果(例如)编程是从偶数位线到奇数位线进行的，那么连接到偶数位线的单元可经历来自相邻奇数位线的小的电荷耦合。耦合的量与字线到字线的耦合相比较小。因此，连接到WL3的存储器单元的阈值电压分布将不会由于电荷耦合而加宽到由连接到其他字线的存储器单元所经历的程度。 
图10说明当处于四种物理状态(0、1、2、3)中的一种物理状态中的每一存储器单元存储两位数据时，例如在图4和图6中所述的存储器单元阵列的阈值电压分布。图10展示代表连接到第一组字线(例如WL0至WL2)的存储器单元的阈值电压分布的第一组分布522、524和526。分布520代表处于擦除状态的所有单元的分布。还说明了代表连接到最末字线(例如WL3)的存储器单元的阈值电压分布的第二组分布532、534和536。应了解，可使用许多其他配置(例如存储3位或更多数据的每串具有16、32或更多的单元)。 
代表连接到WL3的存储器单元的第二组分布比代表连接到其他字线的存储器单元的第一组分布更紧密。举例来说，分布522、524和526可具有约0.5V或0.4V的宽度，而分布532、534和536可具有约0.3V或0.2V的宽度。本文所提出的电压仅仅是为了解释和实例的目的。由于如先前所述相邻存储器单元之间存在电荷耦合，因此第一组分布宽于第二组分布。 
可靠的数据存储需要多状态存储器单元的阈值电压电平的多个范围以充分的裕度彼此分离，使得存储器单元的电平可以明确的方式进行编程和读取。在典型的存储器装置中，单组读取和检验电平用于系统的所有存储器单元而不需要考虑特定存储器单元所连接到的字线。举例来说，在将系统的任何存储器单元编程为状态2时，将使用例如Vv2的编程检验电平。这些电平将在多个位置处建立，所述位置将在阈值电压范围之间保持足够的分隔，且考虑由来自相邻浮动栅极的交叉耦合引起的阈值电压的较宽分布。举例来说，在一电平下建立编程检验电平Vv2，所述电平将在物理状态1的最高的可能的阈值电压与物理状态2的最低的可能的阈值电压之间保持足够分隔的电平。此电平在由于Yupin效应而使阈值电压分布较宽的情况下下在状态之间保持足够的分隔。 
从图10可见，使用单组检验电平而不考虑存储器单元所连接的字线可导致过度补偿和随后比某些存储器单元，尤其是连接到一串的最末字线的所述单元所需的检验和目标电平更高的检验和目标电平。如前所述，例如由于升压不足，最末字线会经历比其他字线更大量的编程干扰。编程干扰主要是由较高的编程电压或脉冲而引起。通过减小在编程期间施加到最末字线的编程电压的电平，可减少最末字线上的编程干扰。 
根据一个实施例，建立用于选择存储器单元或字线的额外组的编程检验和/或读取电平。举例来说，额外组的检验电平可用于正进行编程的一群单元的最末字线。额外组的电平也可用于其他选择单元或字线，例如与最末字线相邻的字线等等。具有较紧密的阈值分布的任何字线可从使用额外的目标和检验电平中获益且可使用额外的目标和检验电平来可靠地编程。因为所述字线的电压分布比其他字线的电压分布更紧密，所以额外组中的一个或一个以上电平可比所述第一组电平中的对应电平低(例如假定一阈值电压检验参数)。使用较低的编程检验电平可减小将存储元件编程为特定状态所需的编程电压。通过使用较低的编程电压，可减小存储器单元所经历的编程干扰的发生或数量。 
图11说明由使用两组编程检验电平引起的示范性阈值电压分布。状态2和3的较低编程检验电平导致连接到WL3的单元的阈值电压分布发生变化。连接到WL0至WL2的存储器单元具有分别对应于物理状态1、2和3、表示为522、524和526的阈值电压分布。使用编程检验电平Vv1(例如0.4V)、Vv2_WL0-2(例如1.5V)和Vv3_WL0-2 (例如2.8V)将连接到WL0至WL2的存储器单元编程为状态1、2和3。举例来说，连接到WL0的期望编程为状态2的存储器单元将使其阈值电压编程为高于编程检验电平Vv2_WL0-2。在一个实施例中，将等于检验电平的控制栅极电压检验参数应用到存储器单元。如果在将等于电平Vv3_WL0-2的控制栅极电压施加到存储器单元时存储器单元是导电的，但在将等于电平Vv2_WL0-2的控制栅极电压施加到存储器单元时存储器单元不导电，那么所述存储器单元经检验为编程到状态2。 
连接到WL3的存储器单元具有分别对应于状态1、2和3、表示为532、534和536的阈值电压分布。物理状态2和3具有较低的目标电平用于被编程的最末字线(例如WL3)，导致图11中所示的变化分布534和536。在对连接到WL3的存储器单元进行编程时，使用较低的编程检验电平Vv2_WL3(例如1.3V)和Vv3_WL3(例如2.4V)。举例而言，期望被编程为状态2的存储器单元将被编程到其阈值电压处于或高于编程检验电平Vv2_WL3为止。即使阈值电压分布对于最末字线发生变化，但WL0-2的物理状态2仍然是与WL3的物理状态2相同的物理状态。因此，物理状态2和3对于将被编程的最末字线(例如WL3)比其他字线具有较低的目标电平(例如Vv2_WL3对Vv2_WL0-2)和因此较低的最小电压。在其他实施例中，用于最末字线的额外检验电平也可用于状态1。 
可针对使用第二组检验电平编程的字线建立第二组读取电平。再次参看图11作为实例，Vr2_WL3(例如0.9V)是用于连接到WL3的存储器单元的状态2读取电平，而Vr2_WL0-2(例如1.1V)是用于连接到WL0至WL2的存储器单元的状态2读取电平。Vr3_WL3(例如1.8V)是用于连接到WL3的存储器单元的状态3读取电平，而Vr3_WL0-2(例如2.2V)是用于连接到WL0至WL2的存储器单元的状态3读取电平。尽管未图示，但可使用一个或一个以上状态1读取电平并将其设置为例如约0V的值。用于WL3的第二组读取电平可与用于WL3的第二组检验电平结合使用。然而，不需要使用第二组读取电平。举例来说，即使在已使用第二组检验电平对连接到WL3的存储器单元进行编程时，对应于WL0至WL2的读取电平仍可用于WL3。对于所属领域的技术人员显而易见，可使用第一组读取电平来正确读取使用第二组检验电平编程的存储器单元。 
如果在读取操作期间被读取那么将指示一特定物理状态的阈值电压的范围在使用额外读取电平时也会发生变化。举例来说，如果连接到WL3的单元的编程阈值电压确定为在Vr2_WL3与Vr3_WL3之间，那么所述单元将被读取为处于物理状态2。然而，如果连接到WL0-2的单元的编程阈值电压确定为处于Vr2_WL0-2与Vr3_WL0-2之间，那么所述单元将被读取为处于物理状态2。即使电压的范围不同，最末字线的物理状态 也与其他字线的物理状态相同。在使用单组读取电平的实施例中，如果被读取那么将指示一特定状态的阈值电压的范围将相同，不考虑字线。然而，实际阈值电压的分布将由于额外组的编程检验或目标电平而发生变化。 
在一实施例中，在对具有较低检验电平的存储器单元进行编程时，使用较低的编程电压。在图4的实例中，可施加较低的编程电压以将WL3的存储器单元编程为选择状态。因为在对WL3编程时对状态2和3使用较低的检验或目标电平，所以在所述单元达到状态2或3之前需要较低的电荷存储在所述单元中。因为所需电荷的量较少，所以可施加较低的编程电压以将存储在单元中的电荷增加至所述较低的所需电平。在一实施例中，在对WL3编程时可使用不同的编程电压或编程电压信号，从而使用较低的编程电压。在其他实施例中，在对WL3以及其他字线编程时，可使用相同的信号。 
举例而言，在一实施例中可使用如图7所示的递增编程电压。如前所述，从检验为达到其目标状态的所述单元去除施加的递增电压。由于所述检验电平及因此所需的编程阈值电压对于WL3较低，因此在连接到WL3的单元经检验为编程到选择状态之前可能将需要较少的脉冲。也就是说，连接到WL3的存储器单元需要较低的存储电荷或阈值电压。因此，这些单元将比其他字线的单元更快达到其目标阈值电压电平。将从这些单元较快地去除编程电压，导致施加较少的编程脉冲和/或较低的峰值编程脉冲。 
图12是描述一种根据一实施例用于对存储器系统进行编程的方法的流程图。对所属领域的技术人员显而易见，依照特定应用或实施方案可修改、添加或去除各种步骤，同时仍处在本揭示案的范围与精神内。在上述两遍编程操作中，例如可在单个迭代中使用多个编程或检验步骤。在各种实施方案中，在编程之前擦除(以区块或其他单位)存储器单元。在图12的步骤602中，数据载入指令由控制器318发出并输入到数据输入/输出缓冲器312。因为一指令锁存信号(未说明)被输入到指令电路314，所以输入数据被识别为一指令并由状态机316锁存。在步骤604中，指定页地址的地址数据从控制器318输入到数据输入/输出缓冲器312。因为地址锁存信号被输入到指令电路314，所以输入数据被识别为页地址并由状态机316锁存。在步骤606中，将532字节的编程数据输入到数据输入/输出缓冲器312。应注意，532字节的编程数据是所述特定实施方案特有的，且其他实施方案将需要或利用各种其他大小的编程数据。所述数据可锁存在选定位线的寄存器中。在某些实施例中，数据也锁存在选定位线的第二寄存器中以用于检验操作。在步骤608中，编程指令由控制器318发出并输入到数据输入/输出缓冲器312。因为指令锁存信号被输入到指令电路314，所以指令由状态机316锁存。 
在步骤610中，将Vpgm初始化为开始脉冲(例如12伏特)，且将由状态机316保 持的编程计数器PC初始化为0。在步骤612中，确定正对哪条字线进行编程。如果正被编程的字线是将在编程操作期间针对所述串编程的最末字线，那么流程图继续步骤614。如果正被编程的字线不是串中的在编程操作期间将被编程的最末字线，那么流程图继续步骤616。在步骤616中，检索标称检验参数值或目标电平。标称值可以是在对存储器系统编程时所使用的典型检验值。如所讨论，这些值可说明引起存储器单元的较宽阈值电压分布的电荷耦合。举例来说，在一实施例中，标称编程检验值是图11中所说明的值Vv1、Vv2_WL0-2和Vv3_WL0-2。如果所述串的最末字线正被编程，那么可在步骤614中检索最末字线的检验参数值。如前所述，最末字线的检验参数值可低于标称检验参数值(假定一阈值电压检验参数)。因为在连接到最末字线的存储器单元上没有Yupin效应且因此阈值电压分布比连接到其他字线的存储器单元更紧密，所以这些较低的检验参数值在用于代表数据状态的阈值电压范围之间保持足够的分隔。 
在步骤618中，编程电压(Vpgm)脉冲施加到选定字线。包括将被编程的存储器单元的位线接地，而其他位线连接到VDD以禁止编程。在步骤620中，检验选定存储器单元的状态。选定存储器单元是使用在步骤616中或步骤614中检索的检验参数值来检验。如上所述，在步骤620中可使用各种检验参数。举例来说，在一实施例中可使用存储器单元的读出的漏极源极电流的检验参数。在另一实施例中，施加到存储器单元的控制栅极电压可用作检验参数。如果检测到选定单元的目标阈值电压已达到适当电平(例如针对逻辑0或多状态单元的特定状态的编程电平)，那么选定单元被检验为编程到其目标状态。如果检测到阈值电压没有达到适当电平，那么选定单元不会被检验为编程到其目标状态。在步骤620中检验为编程到其目标状态的那些单元将不再进一步编程。在步骤622中，例如通过检查适当的数据存储寄存器来确定将被编程的所有单元是否已经过检验。如果是这样，那么因为所有选定存储器单元都被编程并检验，所以编程过程完成且成功。在步骤624中报告通过的状态。如果在步骤622中确定并非所有存储器单元都经过检验，那么编程过程继续。在步骤626中，检查编程计数器PC与一编程极限值比较。编程极限值的一个实例是20。如果编程计数器PC不小于20，那么编程过程失败且在步骤628中报告失败状态。如果编程计数器PC小于20，那么在步骤630中使Vpgm电平增加所述步长并使编程计数器PC递增。在步骤630之后，所述过程返回到步骤618以施加下一Vpgm脉冲。 
在成功的编程过程结束时，存储器单元的阈值电压应处于经编程的存储器单元的一个或一个以上阈值电压分布内，或处于经擦除的存储器单元的阈值电压分布内。根据一个实施例，连接到串的最末字线的存储器单元可在代表特定物理状态的第一电压分布内 进行编程，而连接到所述串的其他字线中的一个字线的存储器单元可在代表相同物理状态的第二阈值电压分布内进行编程。 
根据实施例在将编程电压或脉冲施加到选定的存储器单元之后可使用各种检验参数。通过检验存储器单元的可编程阈值电压是高于最低检验电平或处于特定物理状态的目标电平，检验参数可用于确定所述存储器单元是否达到其目标状态。例如，在一实施例中，存储器单元的读出的漏极源极电流用作一检验参数。 
根据一个实施例，在对一组群(诸如一NAND串)的一最末字线或接近所述最末字线的一字线进行编程时，可使用较大步长递增编程脉冲。在此实施例中，尽管不必如此，但连接到最末字线的存储器单元的检验电平可与连接到其他字线的单元所使用的检验电平相同。如图10所示，连接到最末字线的存储器单元的阈值电压分布比连接到其他字线的存储器单元的对应阈值分布更紧密。这使得处于第一状态的存储器单元的最大可能阈值电压与处于下一状态的存储器单元的最小可能阈值电压之间形成较大分隔。举例来说，代表连接到WL3的存储器单元的状态2和3的电位阈值电压电平之间的分隔542大于代表连接到另一字线的存储器单元的状态2和3的电位阈值电压之间的分隔540。在一个实施例中，分隔540可约为0.9V，而分隔542约为1.1V。 
300毫伏特的编程电压步长可用于具有约300毫伏特的分布的典型存储器单元，例如图11中WL0-2的存储器单元。使用用于增加编程电压脉冲的小步长，使得存储器单元在目标阈值电压范围内被精确编程而不会过度编程。尽管增加步长可增加编程时间，但增加步长可导致较宽的阈值电压分布，且因此导致代表各种状态的电压之间的较小分隔。然而，当在代表不同状态的电位阈值电压之间存在较大分隔时，可使用较大的步长，同时仍保持足够的分隔。举例来说，可使用较大的编程步长来编程一串的最末字线，同时仍保持精确的编程和足够的分隔。在一实施例中，可使用500毫伏特的编程电压步长来递增最末字线的存储器单元的脉冲。500毫伏特步长仍可保持将存储器单元精确地编程为目标状态。WL3的阈值电压分布的所得宽度可增加，但将仅增加至相似于其他字线的宽度。通过使用增加的编程步长，可减少存储器单元或字线的编程时间。通过减少选择存储器单元(例如连接到最末字线的存储器单元)的编程时间，可减少整个存储器系统的总编程时间。 
图13是说明一种根据一实施例对存储器系统编程的方法的流程图，其中依照存储器单元所连接的字线而使用可变的编程步长。步骤602至610对应于图12的步骤602至610。在步骤662中，编程脉冲被施加到选定字线，例如图4的WL2或WL3。包括将被编程的存储器单元的位线接地，而其他位线连接到VDD以禁止编程。
在步骤664中，检验选定存储器单元的状态。如果检测到选定单元的目标阈值电压已达到适当电平(例如针对逻辑0或多状态单元的特定状态的编程电平)，那么选定单元被检验为编程到其目标状态。如果检测到阈值电压没有达到适当电平，那么选定单元不会被检验为编程到其目标状态。在步骤644中检验的那些单元将不再进一步编程。在步骤666中，例如通过检查适当的数据存储寄存器来确定将被编程的所有单元是否已经过检验。如果是这样，那么因为所有选定存储器单元都被编程并检验，所以编程过程完成且成功。在步骤668中报告通过的状态。如果在步骤666中确定并非所有存储器单元都经过检验，那么编程过程继续。在步骤670中，检查编程计数器PC与一编程极限值比较。编程极限值的一个实例是20。如果编程计数器PC不小于20，那么编程过程失败且在步骤672中报告失败状态。 
在步骤674中，确定正被编程的选定字线是否为串中的在编程操作期间将被编程的最末字线。如果选定字线不是所述串的最末字线，那么在步骤676中使Vpgm增加第一步长，并使PC递增。在步进Vpgm和使PC递增之后，在步骤662中继续流程图的操作。如果在步骤674中确定所述串的最末字线是选定字线，那么在步骤678中使Vpgm增加第二步长。在此步骤也使PC递增。在步骤678中所使用的第二步长大于在步骤676中所使用的第一步长。在使PC递增和步进Vpgm之后，在步骤662中继续流程图的操作。 
在假定通过将特定电压施加到控制栅极并确定存储器单元是否开启或断开来执行检验方法下，提出本揭示案的大部分。然而，存在检验(和读取)存储器单元的其他构件和用于确定存储器单元的状态的其他检验参数，其同样可在本发明的精神内使用。举例来说，可使用电流读出系统，其中在某一读取条件下存储单元的电流与一组参考电流比较。在另一实施例中，可使用多个不同参数来确定存储单元的状态。举例来说，可由电流读出来执行单元的存储电荷电平的确定，其中使用固定的偏压条件来读出其传导的量值。或者，可通过读出阈值电压来作出所述确定，其中使用各种操纵栅极偏压条件来读出所述传导的开始。或者，(通过例如预充电电容器)使单元的电荷电平确定的驱动器-强度控制一动态保持的读出节点的放电率，可动态地执行所述确定。通过读出达到给定放电电平的时间，确定所存储的电荷电平。在此情况下，指示单元条件的参数为时间。在美国专利第6,222,762号中描述了此方法，其以全文引用的方式并入本文。另一替代技术是一种将频率用作参数来确定存储单元的状态的技术，如美国专利第6,044,019号中所描述，其以全文引用的方式并入本文。电流读出方法在美国专利第5,172,338号中被更充分地研究，所述专利以全文引用的方式并入本文。
上述实例是相对于NAND型快闪存储器来提供的。然而，本发明的原理可应用于其他类型的非易失性存储器，包括当前现有的存储器和预期使用正开发的新技术的存储器。 
出于说明和描述的目的而提供本发明的实施例的上述描述。其并不期望是彻底的或将本发明限于所揭示的精确形式。许多修改和变化对于所属领域的技术人员将显而易见。选择并描述实施例以最好地解释本发明的原理及其实际应用，从而使所属领域的技术人员理解本发明、各种实施例和适合预期特定用途的各种修改。期望本发明的范围由所附的权利要求书及其均等物来界定。

Claims (41)

1.一种对非易失性存储器进行编程的方法，其包含：
将一第一组一个或一个以上非易失性存储元件编程为一第一物理状态，其中所述第一组一个或一个以上非易失性存储元件耦合到所述非易失性存储器的第一字线；和
将一第二组一个或一个以上非易失性存储元件编程为所述第一物理状态，对于所述第二组一个或一个以上非易失性存储元件，所述第一物理状态被以比所述第一组一个或一个以上非易失性存储元件更低的检测电平编程，其中所述第二组一个或一个以上非易失性存储元件耦合到所述非易失性存储器的第二字线，其中相对于所述第一组一个或一个以上非易失性存储元件，所述第二组一个或一个以上非易失性存储元件接近所述非易失性存储器的末端。
2.根据权利要求1所述的方法，其中：
所述第一物理状态包括所述第一组的第一最小阈值电压和所述第二组的第二最小阈值电压，所述第二最小阈值电压小于所述第一最小阈值电压。
3.根据权利要求2所述的方法，其中：
所述将所述第一组编程为所述第一物理状态的步骤包括使用一第一目标电平对所述第一组进行编程；且
所述对一第二组编程的步骤包括使用一第二目标电平对所述第二组进行编程。
4.根据权利要求3所述的方法，其中：
所述对所述第一组编程的步骤包括检验将所述第一组编程为所述第一物理状态，其中检验包括确定所述第一组的所述一个或一个以上非易失性存储元件的一阈值电压是否达到所述第一目标电平；且
所述对所述第二组编程的步骤包括检验将所述第二组编程为所述第一物理状态，其中检验包括确定所述第二组的所述一个或一个以上非易失性存储元件的一阈值电压是否达到所述第二目标电平。
5.根据权利要求4所述的方法，其中：
所述第一目标电平等于所述第一最小阈值电压；且
所述第二目标电平等于所述第二最小阈值电压。
6.根据权利要求1所述的方法，其中：
在所述对所述第一组编程的步骤之后执行所述对所述第二组编程的步骤。
7.根据权利要求6所述的方法，其中：
所述第一组非易失性存储元件和所述第二组非易失性存储元件是一NAND串的一部分；
所述第二组一个或一个以上非易失性存储元件耦合到所述NAND串的一特定字线；
所述第一组一个或一个以上非易失性存储元件耦合到所述NAND串的其他字线；且
所述特定字线是将在一编程操作期间针对所述NAND串编程的一最末字线。
8.根据权利要求1所述的方法，其中：
所述对所述第一组编程的步骤包括打算施加一第一最大编程电压以将所述第一组编程为所述第一物理状态；且
所述对所述第二组编程的步骤包括打算施加一第二最大编程电压以将所述第二组编程为所述第一物理状态，所述第二最大编程电压小于所述第一最大编程电压。
9.根据权利要求1所述的方法，其进一步包含：
读取所述第一组，所述读取所述第一组步骤包括施加一个或一个以上第一读取值以确定所述第一组的所述一个或一个以上存储元件是否被编程为所述第一物理状态；和
读取所述第二组，所述读取所述第二组步骤包括施加一个或一个以上第二读取值以确定所述第二组的所述一个或一个以上存储元件是否被编程为所述第一物理状态；且
其中所述一个或一个以上第二读取值小于所述一个或一个以上第一读取值。
10.根据权利要求1所述的方法，其中：
所述第一物理状态对应于一用于代表物理状态的所述第一组的最高阈值电压范围和一用于代表物理状态的所述第二组的最高阈值电压范围。
11.根据权利要求1所述的方法，其中：
所述第一组一个或一个以上非易失性存储元件和所述第二组一个或一个以上非易失性存储元件是一个或一个以上二进制非易失性存储元件的组。
12.根据权利要求1所述的方法，其中：
所述第一组一个或一个以上非易失性存储元件和所述第二组一个或一个以上非易失性存储元件是一个或一个以上多状态非易失性存储元件的组。
13.根据权利要求1所述的方法，其中：
所述第一组一个或一个以上非易失性存储元件和所述第二组一个或一个以上非易失性存储元件是快闪存储器装置。
14.根据权利要求1所述的方法，其中：
所述第一组和所述第二组是一快闪存储器装置阵列的一部分；
所述阵列与一主机系统通信；且
所述阵列可从所述主机系统中移除。
15.一种对非易失性存储器进行编程的方法，其包含：
使用一第一目标电平将一第一组一个或一个以上非易失性存储元件编程为一第一物理状态；
使用一第二目标电平将一第二组一个或一个以上非易失性存储元件编程为所述第一物理状态，所述第二目标电平低于所述第一目标电平；和
其中相对于所述第一组一个或一个以上非易失性存储元件，所述第二组一个或一个以上非易失性存储元件接近所述非易失性存储器的末端。
16.根据权利要求15所述的方法，其中：
所述第一目标电平是一第一最小阈值电压电平；且
所述第二目标电平是一第二最小阈值电压电平。
17.根据权利要求15所述的方法，其中：
所述对一第一组一个或一个以上非易失性存储元件编程的步骤包括检验使用所述第一目标电平将所述第一组编程为所述第一物理状态；且
所述对一第二组一个或一个以上非易失性存储元件编程的步骤包括检验使用所述第二目标电平将所述第二组编程为所述第一物理状态。
18.根据权利要求15所述的方法，其中：
在所述对所述第一组编程的步骤之后执行所述对所述第二组编程的步骤。
19.根据权利要求18所述的方法，其中：
所述第一组和所述第二组是一NAND串的一部分；
所述第二组一个或一个以上非易失性存储元件耦合到所述NAND串的一特定字线；
所述第二组一个或一个以上非易失性存储元件耦合到所述NAND串的其他字线；且
所述特定字线是将在一编程操作期间针对所述串编程的一最末字线。
20.根据权利要求15所述的方法，其中：
所述第一物理状态包括所述第一组非易失性存储元件比所述第二组非易失性存储元件更低的最小阈值电压。
21.根据权利要求15所述的方法，其中：
所述第一组一个或一个以上非易失性存储元件和所述第二组一个或一个以上非易失性存储元件是一个或一个以上多状态快闪非易失性存储元件的组。
22.根据权利要求15所述的方法，其中：
所述第一组和所述第二组是一快闪存储器装置阵列的一部分；
所述阵列与一主机系统通信；且
所述阵列可从所述主机系统中移除。
23.一种非易失性存储器系统，其包含：
一组非易失性存储元件，所述组非易失性存储元件包括一具有一第一组物理状态的第一子组非易失性存储元件和一具有所述第一组物理状态的第二子组非易失性存储元件，对于所述第二子组非易失性存储元件，所述第一组物理状态中的一个或一个以上物理状态被以比所述第一子组非易失性存储元件更低的检测电平编程，其中相对于所述第一子组非易失性存储元件，所述第二子组非易失性存储元件接近所述非易失性存储器的末端；和
管理电路，其与所述非易失性存储元件通信。
24.根据权利要求23所述的非易失性存储器系统，其中：
所述第一组物理状态中的所述一个或一个以上物理状态包括对于所述第二子组非易失性存储元件比对于所述第一子组非易失性存储元件更低的最小阈值电压。
25.根据权利要求23所述的非易失性存储器系统，其中：
所述管理电路使用一个或一个以上第一目标电平以将所述第一子组非易失性存储元件编程为所述第一组物理状态中的所述一个或一个以上物理状态，且使用一个或一个以上第二目标电平以将所述第二子组非易失性存储元件编程为所述第一组物理状态中的所述一个或一个以上物理状态。
26.根据权利要求25所述的非易失性存储器系统，其中：
所述一个或一个以上第二目标电平低于所述一个或一个以上第一目标电平。
27.根据权利要求26所述的非易失性存储器系统，其中：
所述一个或一个以上第一目标电平是用于所述第一子组非易失性存储元件的所述第一组物理状态中的所述一个或一个以上物理状态的一个或一个以上最小阈值电压；且
所述一个或一个以上第二目标电平是用于所述第二子组非易失性存储元件的所述第一组物理状态中的所述一个或一个以上物理状态的一个或一个以上最小阈值电压。
28.根据权利要求23所述的非易失性存储器系统，其中：
所述组非易失性存储元件是一组多状态快闪非易失性存储元件。
29.根据权利要求23所述的非易失性存储器系统，其中：
所述管理电路包括一控制器、一状态机和读出放大器中的至少一者。
30.根据权利要求23所述的非易失性存储器系统，其中：
所述组非易失性存储元件是一快闪存储器装置阵列的一部分；
所述阵列与一主机系统通信；且
所述阵列可从所述主机系统中移除。
31.一种非易失性存储器系统，其包含：
一第一组存储元件，其耦合到一第一字线，所述第一组存储元件具有一第一组物理状态；
一第二组存储元件，其耦合到一第二字线，在一编程操作期间所述第二字线在所述第一字线之后被编程，所述第二组存储元件具有所述第一组物理状态；
一管理电路，其适于对所述第一组非易失性存储元件和所述第二组非易失性存储元件进行编程，所述管理电路使用一个或一个以上第一目标电平将所述第一组非易失性存储元件编程为所述第一组物理状态中的一个或一个以上物理状态，所述管理电路使用一个或一个以上第二目标电平将所述第二组非易失性存储元件编程为所述第一组物理状态中的一个或一个以上物理状态，所述一个或一个以上第二目标电平低于所述一个或一个以上第一目标电平，以及
其中相对于所述第一组非易失性存储元件，所述第二组非易失性存储元件接近所述非易失性存储器的末端。
32.根据权利要求31所述的非易失性存储器系统，其中：
所述第一组物理状态中的所述一个或一个以上物理状态包括对于所述第二子组非易失性存储元件比对于所述第一子组非易失性存储元件更低的最小阈值电压。
33.根据权利要求31所述的非易失性存储器系统，其中：
所述第一组非易失性存储元件是多状态快闪存储器装置。
34.一种非易失性存储器系统，其包含：
用于使用一第一目标电平将一第一组一个或一个以上非易失性存储元件编程为一第一物理状态的构件；
用于使用一第二目标电平将一第二组一个或一个以上非易失性存储元件编程为所述第一物理状态的构件，其中所述第二目标电平低于所述第一目标电平；和
其中相对于所述第一组一个或一个以上非易失性存储元件，所述第二组一个或一个以上非易失性存储元件接近所述非易失性存储器的末端。
35.一种对非易失性存储器编程的方法，其包含：
将一第一非易失性存储元件编程为一第一物理状态；
使用一检验参数的一第一值检验将所述第一非易失性存储元件编程为所述第一物理状态；
将一第二非易失性存储元件编程为所述第一物理状态；
使用所述检验参数的一第二值检验将所述第二非易失性存储元件编程为所述第一物理状态；和
其中相对于所述第一非易失性存储元件，所述第二非易失性存储元件接近所述非易失性存储器的末端。
36.根据权利要求35所述的方法，其中：
所述对所述第一非易失性存储元件编程的步骤包括确定所述第一非易失性存储元件没有耦合到将针对一NAND串编程的一最末字线，且响应于所述确定而存取所述检验参数的所述第一值；且
所述对所述第二非易失性存储元件编程的步骤包括确定所述第二非易失性存储元件耦合到将针对所述NAND串编程的所述最末字线，且响应于所述确定而存取所述检验参数的所述第二值。
37.根据权利要求36所述的方法，其进一步包含：
如果所述检验步骤检验所述第一非易失性存储元件未被编程到所述第一物理状态，那么就增加一编程电压并重复所述对所述第一非易失性存储元件编程和检验对所述第一非易失性存储元件的编程的步骤；和
如果所述检验步骤检验所述第二非易失性存储元件未被编程到所述第一物理状态，那么就增加所述编程电压并重复所述对所述第二非易失性存储元件编程和检验对所述第二非易失性存储元件的编程的步骤。
38.根据权利要求37所述的方法，其中：
所述使用所述检验参数的所述第一值检验对所述第一非易失性存储元件的编程的步骤包括当所述第一非易失性存储元件的一阈值电压处于或高于第一电平时，检验所述第一非易失性存储元件被编程为所述第一物理状态；且
所述使用所述检验参数的所述第二值检验对所述第二非易失性存储元件的编程的步骤包括当所述第二非易失性存储元件的一阈值电压处于或高于一第二电平时，检验所述第二非易失性存储元件被编程为所述第一物理状态；
其中所述第二电平低于所述第一电平。
39.一种对非易失性存储器编程的方法，其包含：
将一编程电压施加到一耦合到一第一字线的非易失性存储元件，所述非易失性存储元件是一串非易失性存储元件的一部分；
确定所述非易失性存储元件是否被编程为一目标状态；和
如果所述非易失性存储元件没有被编程为所述目标状态，那么就增加所述编程电压并将所述增加的编程电压施加到所述非易失性存储元件，所述增加步骤包括如果所述第一字线是将在一编程操作期间针对所述串编程的一最末字线，那么使所述编程电压增加一第一量，和如果所述第一字线不是将在一编程操作期间针对所述串编程的一最末字线，那么使所述编程电压增加一第二量。
40.根据权利要求39所述的方法，其中：
所述第一量大于所述第二量。
41.根据权利要求40所述的方法，其中：
所述串是一NAND串；且
所述非易失性存储元件是一多状态快闪存储元件。
CN200580010707XA 2004-04-06 2005-03-23 非易失性存储器系统及其编程的方法 Active CN101006519B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/818,597 2004-04-06
US10/818,597 US7020017B2 (en) 2004-04-06 2004-04-06 Variable programming of non-volatile memory
PCT/US2005/010006 WO2005101424A1 (en) 2004-04-06 2005-03-23 Variable programming of non-volatile memory

Publications (2)

Publication Number Publication Date
CN101006519A CN101006519A (zh) 2007-07-25
CN101006519B true CN101006519B (zh) 2012-08-22

Family

ID=34964016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580010707XA Active CN101006519B (zh) 2004-04-06 2005-03-23 非易失性存储器系统及其编程的方法

Country Status (8)

Country Link
US (4) US7020017B2 (zh)
EP (1) EP1738374B1 (zh)
JP (1) JP4884372B2 (zh)
CN (1) CN101006519B (zh)
AT (1) ATE490540T1 (zh)
DE (1) DE602005025102D1 (zh)
TW (1) TWI302310B (zh)
WO (1) WO2005101424A1 (zh)

Families Citing this family (421)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7221592B2 (en) * 2005-02-25 2007-05-22 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US7196946B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
KR100680479B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치의 프로그램 검증 방법
US7269066B2 (en) * 2005-05-11 2007-09-11 Micron Technology, Inc. Programming memory devices
US7345918B2 (en) 2005-08-31 2008-03-18 Micron Technology, Inc. Selective threshold voltage verification and compaction
US7170788B1 (en) * 2005-09-09 2007-01-30 Sandisk Corporation Last-first mode and apparatus for programming of non-volatile memory with reduced program disturb
US7218552B1 (en) * 2005-09-09 2007-05-15 Sandisk Corporation Last-first mode and method for programming of non-volatile memory with reduced program disturb
JP4828901B2 (ja) * 2005-09-22 2011-11-30 株式会社東芝 半導体集積回路装置
US7443726B2 (en) * 2005-12-29 2008-10-28 Sandisk Corporation Systems for alternate row-based reading and writing for non-volatile memory
ATE500591T1 (de) * 2005-12-29 2011-03-15 Sandisk Corp Fortgesetzte verifikation bei schreiboperationen in nichtflüchtigen speicher
US7349260B2 (en) * 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
US7352629B2 (en) 2005-12-29 2008-04-01 Sandisk Corporation Systems for continued verification in non-volatile memory write operations
US7307887B2 (en) 2005-12-29 2007-12-11 Sandisk Corporation Continued verification in non-volatile memory write operations
KR100673025B1 (ko) * 2006-01-24 2007-01-24 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100841336B1 (ko) * 2006-01-24 2008-06-26 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
US7408810B2 (en) * 2006-02-22 2008-08-05 Micron Technology, Inc. Minimizing effects of program disturb in a memory device
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7403425B2 (en) * 2006-03-07 2008-07-22 Micron Technology, Inc. Programming a flash memory device
US7561469B2 (en) * 2006-03-28 2009-07-14 Micron Technology, Inc. Programming method to reduce word line to word line breakdown for NAND flash
US7440321B2 (en) * 2006-04-12 2008-10-21 Micron Technology, Inc. Multiple select gate architecture with select gates of different lengths
EP2005438B1 (en) * 2006-04-12 2011-05-11 Sandisk Corporation Reducing the impact of program disturb
US7515463B2 (en) * 2006-04-12 2009-04-07 Sandisk Corporation Reducing the impact of program disturb during read
US7499326B2 (en) * 2006-04-12 2009-03-03 Sandisk Corporation Apparatus for reducing the impact of program disturb
CN101416253B (zh) * 2006-04-12 2012-04-11 桑迪士克股份有限公司 减少编程干扰的影响
US7436713B2 (en) * 2006-04-12 2008-10-14 Sandisk Corporation Reducing the impact of program disturb
KR101012130B1 (ko) * 2006-04-12 2011-02-07 샌디스크 코포레이션 프로그램 혼란의 영향을 감소시키는 방법
US7426137B2 (en) * 2006-04-12 2008-09-16 Sandisk Corporation Apparatus for reducing the impact of program disturb during read
JP5142478B2 (ja) 2006-04-13 2013-02-13 株式会社東芝 半導体記憶装置
US7440322B2 (en) * 2006-04-20 2008-10-21 Sandisk Corporation Method and system for flash memory devices
US7495966B2 (en) * 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
KR100766241B1 (ko) * 2006-05-10 2007-10-10 주식회사 하이닉스반도체 플래쉬 메모리 소자의 프로그램 방법
WO2007132457A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132456A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132452A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
US7411832B2 (en) * 2006-05-18 2008-08-12 Micron Technology, Inc. Programming a non-volatile memory device
JP4960018B2 (ja) * 2006-05-31 2012-06-27 株式会社東芝 不揮発性半導体メモリ
US7457163B2 (en) * 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
US7440331B2 (en) * 2006-06-01 2008-10-21 Sandisk Corporation Verify operation for non-volatile storage using different voltages
US7310272B1 (en) * 2006-06-02 2007-12-18 Sandisk Corporation System for performing data pattern sensitivity compensation using different voltage
US7450421B2 (en) * 2006-06-02 2008-11-11 Sandisk Corporation Data pattern sensitivity compensation using different voltage
KR101041595B1 (ko) * 2006-06-19 2011-06-15 샌디스크 코포레이션 비휘발성 메모리에서 개선된 판독 동작을 위해 선택 상태에서 보상을 사용하여 감지 및 다른 크기의 마진 프로그래밍
US7352628B2 (en) * 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
US7606084B2 (en) * 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
US7616483B2 (en) * 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
US7400535B2 (en) * 2006-07-20 2008-07-15 Sandisk Corporation System that compensates for coupling during programming
US7443729B2 (en) * 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
US7471565B2 (en) * 2006-08-22 2008-12-30 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7593259B2 (en) 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
US7961511B2 (en) * 2006-09-26 2011-06-14 Sandisk Corporation Hybrid programming methods and systems for non-volatile memory storage elements
US7684247B2 (en) * 2006-09-29 2010-03-23 Sandisk Corporation Reverse reading in non-volatile memory with compensation for coupling
US7447076B2 (en) * 2006-09-29 2008-11-04 Sandisk Corporation Systems for reverse reading in non-volatile memory with compensation for coupling
WO2008053472A2 (en) * 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7821826B2 (en) 2006-10-30 2010-10-26 Anobit Technologies, Ltd. Memory cell readout using successive approximation
US7426139B2 (en) * 2006-11-02 2008-09-16 Macronix International Co., Ltd. Dynamic program and read adjustment for multi-level cell memory array
US7440323B2 (en) * 2006-11-02 2008-10-21 Sandisk Corporation Reducing program disturb in non-volatile memory using multiple boosting modes
US7468911B2 (en) * 2006-11-02 2008-12-23 Sandisk Corporation Non-volatile memory using multiple boosting modes for reduced program disturb
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) * 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) * 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) * 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
CN100576356C (zh) * 2006-12-21 2009-12-30 中芯国际集成电路制造(上海)有限公司 减小存储单元写入扰乱的方法
JP4921953B2 (ja) * 2006-12-25 2012-04-25 株式会社東芝 半導体集積回路装置及び半導体記憶装置のテスト方法
WO2008083162A1 (en) * 2006-12-28 2008-07-10 Sandisk Corporation Retention margin program verification
US7616506B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616499B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Retention margin program verification
US7652918B2 (en) * 2006-12-28 2010-01-26 Sandisk Corporation Retention margin program verification
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7616498B2 (en) * 2006-12-29 2009-11-10 Sandisk Corporation Non-volatile storage system with resistance sensing and compensation
US7440324B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
US7518923B2 (en) 2006-12-29 2009-04-14 Sandisk Corporation Margined neighbor reading for non-volatile memory read operations including coupling compensation
US7495962B2 (en) * 2006-12-29 2009-02-24 Sandisk Corporation Alternating read mode
US7590002B2 (en) * 2006-12-29 2009-09-15 Sandisk Corporation Resistance sensing and compensation for non-volatile storage
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US7738295B2 (en) 2007-01-31 2010-06-15 Micron Technology, Inc. Programming a non-volatile memory device
WO2008111058A2 (en) * 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7738291B2 (en) * 2007-03-12 2010-06-15 Micron Technology, Inc. Memory page boosting method, device and system
KR100875006B1 (ko) * 2007-03-20 2008-12-19 주식회사 하이닉스반도체 플래시 메모리 장치 및 프로그램 전압 제어 방법
US7535764B2 (en) * 2007-03-21 2009-05-19 Sandisk Corporation Adjusting resistance of non-volatile memory using dummy memory cells
US8001320B2 (en) * 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US7986553B2 (en) * 2007-06-15 2011-07-26 Micron Technology, Inc. Programming of a solid state memory utilizing analog communication of bit patterns
KR100869849B1 (ko) * 2007-06-29 2008-11-21 주식회사 하이닉스반도체 플래시 메모리소자의 구동방법
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US7489543B1 (en) * 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) * 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US7639532B2 (en) * 2007-10-10 2009-12-29 Micron Technology, Inc. Non-equal threshold voltage ranges in MLC NAND
US8068360B2 (en) * 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009050703A2 (en) * 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US7916543B2 (en) 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
WO2009063450A2 (en) * 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US7633798B2 (en) * 2007-11-21 2009-12-15 Micron Technology, Inc. M+N bit programming and M+L bit read for M bit memory cells
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) * 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8775717B2 (en) * 2007-12-27 2014-07-08 Sandisk Enterprise Ip Llc Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8064255B2 (en) 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) * 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US7733705B2 (en) 2008-03-13 2010-06-08 Micron Technology, Inc. Reduction of punch-through disturb during programming of a memory device
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7808836B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Non-volatile memory with adaptive setting of state voltage levels
US7924623B2 (en) 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
KR101412690B1 (ko) * 2008-05-28 2014-06-27 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US7848144B2 (en) * 2008-06-16 2010-12-07 Sandisk Corporation Reverse order page writing in flash memories
US7800956B2 (en) * 2008-06-27 2010-09-21 Sandisk Corporation Programming algorithm to reduce disturb with minimal extra time penalty
US7821839B2 (en) * 2008-06-27 2010-10-26 Sandisk Il Ltd. Gain control for read operations in flash memory
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8031520B2 (en) * 2008-08-21 2011-10-04 Macronix International Co., Ltd. Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8130552B2 (en) * 2008-09-11 2012-03-06 Sandisk Technologies Inc. Multi-pass programming for memory with reduced data storage requirement
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
ITRM20080693A1 (it) 2008-12-24 2010-06-25 Micron Technology Inc Programmazione in un dispositivo di memoria.
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
KR101497548B1 (ko) * 2009-02-02 2015-03-03 삼성전자주식회사 플래시 메모리 장치, 및 이의 프로그램 및 독출 방법
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
KR101528886B1 (ko) 2009-04-09 2015-06-16 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8874825B2 (en) 2009-06-30 2014-10-28 Sandisk Technologies Inc. Storage device and method using parameters based on physical memory block location
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
JP2011070712A (ja) * 2009-09-24 2011-04-07 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8365041B2 (en) * 2010-03-17 2013-01-29 Sandisk Enterprise Ip Llc MLC self-raid flash data protection scheme
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
KR20120004742A (ko) * 2010-07-07 2012-01-13 주식회사 하이닉스반도체 비휘발성 메모리 및 이의 프로그램 방법
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
KR101703279B1 (ko) 2010-08-05 2017-02-06 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
CN102420012B (zh) * 2010-09-27 2015-04-15 旺宏电子股份有限公司 检测半导体存储装置中的干扰存储单元的装置及方法
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
JP2012014827A (ja) * 2011-09-12 2012-01-19 Toshiba Corp 半導体記憶装置
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US8938658B2 (en) 2011-11-07 2015-01-20 Sandisk Enterprise Ip Llc Statistical read comparison signal generation for memory systems
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8913437B2 (en) * 2011-12-15 2014-12-16 Marvell World Trade Ltd. Inter-cell interference cancellation
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
US9190162B2 (en) * 2012-03-13 2015-11-17 Micron Technology, Inc. Nonconsecutive sensing of multilevel memory cells
US8638608B2 (en) 2012-03-26 2014-01-28 Sandisk Technologies Inc. Selected word line dependent select gate voltage during program
US8804425B2 (en) 2012-03-26 2014-08-12 Sandisk Technologies Inc. Selected word line dependent programming voltage
US8804430B2 (en) 2012-03-26 2014-08-12 Sandisk Technologies Inc. Selected word line dependent select gate diffusion region voltage during programming
US9001577B2 (en) 2012-06-01 2015-04-07 Micron Technology, Inc. Memory cell sensing
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US20140198576A1 (en) * 2013-01-16 2014-07-17 Macronix International Co, Ltd. Programming technique for reducing program disturb in stacked memory structures
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8942043B2 (en) * 2013-03-04 2015-01-27 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
JP6179206B2 (ja) * 2013-06-11 2017-08-16 株式会社リコー メモリ制御装置
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
WO2015005636A1 (ko) * 2013-07-08 2015-01-15 주식회사 윌러스표준기술연구소 메모리 시스템 및 메모리의 데이터 처리 방법
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9082502B2 (en) 2013-10-10 2015-07-14 Sandisk Technologies Inc. Bit line and compare voltage modulation for sensing nonvolatile storage elements
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
JP6100401B2 (ja) * 2013-12-18 2017-03-22 株式会社東芝 半導体記憶装置
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
KR102182804B1 (ko) 2014-07-29 2020-11-25 삼성전자주식회사 메모리 장치의 독출 방법
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
US11783898B2 (en) 2014-09-18 2023-10-10 Jonker Llc Ephemeral storage elements, circuits, and systems
US10839086B2 (en) 2014-09-30 2020-11-17 Jonker Llc Method of operating ephemeral peripheral device
US10115467B2 (en) 2014-09-30 2018-10-30 Jonker Llc One time accessible (OTA) non-volatile memory
US10061738B2 (en) 2014-09-30 2018-08-28 Jonker Llc Ephemeral peripheral device
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9728278B2 (en) 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
CN107408404B (zh) 2015-02-06 2021-02-12 美光科技公司 用于存储器装置的设备及方法以作为程序指令的存储
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
US10522212B2 (en) 2015-03-10 2019-12-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
EP3268965A4 (en) 2015-03-12 2018-10-03 Micron Technology, INC. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9548124B1 (en) 2015-10-14 2017-01-17 Sandisk Technologies Llc Word line dependent programming in a memory device
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10381094B2 (en) 2016-10-11 2019-08-13 Macronix International Co., Ltd. 3D memory with staged-level multibit programming
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
CN207637499U (zh) 2016-11-08 2018-07-20 美光科技公司 用于形成在存储器单元阵列上方的计算组件的设备
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
JP2018147535A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
JP6684744B2 (ja) 2017-03-24 2020-04-22 キオクシア株式会社 メモリシステム、メモリコントローラ、およびメモリシステムの制御方法
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US10706935B2 (en) * 2018-12-10 2020-07-07 Micron Technology, Inc. Read window budget based dynamic program step characteristic adjustment
US10720217B1 (en) * 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US10910076B2 (en) 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1271553A2 (en) * 2001-06-27 2003-01-02 SanDisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory in multiple-data states
CN1449054A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 对虚拟接地非易失内存阵列编程而不干扰相邻单元的设备及方法
US20040057285A1 (en) * 2002-09-24 2004-03-25 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814991B2 (ja) 1988-01-28 1996-02-14 株式会社東芝 電気的消去可能不揮発性半導体記憶装置
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5532962A (en) * 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
JP3392604B2 (ja) 1995-11-14 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
US5862074A (en) * 1996-10-04 1999-01-19 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same
JP3159105B2 (ja) * 1997-02-21 2001-04-23 日本電気株式会社 不揮発性半導体記憶装置及びその書込方法
US6345000B1 (en) * 1997-04-16 2002-02-05 Sandisk Corporation Flash memory permitting simultaneous read/write and erase operations in a single memory array
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
JP3595691B2 (ja) * 1998-08-25 2004-12-02 株式会社東芝 不揮発性半導体記憶装置
US6044019A (en) * 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
US6154157A (en) * 1998-11-25 2000-11-28 Sandisk Corporation Non-linear mapping of threshold voltages for analog/multi-level memory
US6567302B2 (en) 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
US6058060A (en) * 1998-12-31 2000-05-02 Invox Technology Multi-bit-per-cell and analog/multi-level non-volatile memories with improved resolution and signal-to noise ratio
US6760068B2 (en) * 1998-12-31 2004-07-06 Sandisk Corporation Correction of corrupted elements in sensors using analog/multi-level non-volatile memory
US6181599B1 (en) * 1999-04-13 2001-01-30 Sandisk Corporation Method for applying variable row BIAS to reduce program disturb in a flash memory storage array
US6160739A (en) * 1999-04-16 2000-12-12 Sandisk Corporation Non-volatile memories with improved endurance and extended lifetime
DE69930238D1 (de) * 1999-06-17 2006-05-04 St Microelectronics Srl Zeilendekodierer für nichtflüchtigen Speicher zur wahlfreien positiven und negativen Vorspannungseinstellung von Wortleitungen
US6175522B1 (en) * 1999-09-30 2001-01-16 Advanced Micro Devices, Inc. Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device
US6532556B1 (en) * 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6476753B1 (en) 2000-09-29 2002-11-05 Motorola, Inc. Analog to digital converter using magnetoresistive memory technology
US6272040B1 (en) 2000-09-29 2001-08-07 Motorola, Inc. System and method for programming a magnetoresistive memory device
US6570785B1 (en) * 2000-10-31 2003-05-27 Sandisk Corporation Method of reducing disturbs in non-volatile memory
US6717851B2 (en) * 2000-10-31 2004-04-06 Sandisk Corporation Method of reducing disturbs in non-volatile memory
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
JP3875570B2 (ja) * 2001-02-20 2007-01-31 株式会社東芝 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6967872B2 (en) * 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
US6771536B2 (en) * 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
JP2003272894A (ja) * 2002-03-19 2003-09-26 Seiko Epson Corp プラズマ処理装置およびこのプラズマ処理装置を用いて製造されたデバイス
US6894930B2 (en) * 2002-06-19 2005-05-17 Sandisk Corporation Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND
US6760257B2 (en) * 2002-08-29 2004-07-06 Macronix International Co., Ltd. Programming a flash memory cell
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
US6856551B2 (en) * 2003-02-06 2005-02-15 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US6859397B2 (en) 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
JP3913704B2 (ja) * 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置
US6778442B1 (en) * 2003-04-24 2004-08-17 Advanced Micro Devices, Inc. Method of dual cell memory device operation for improved end-of-life read margin
US6888758B1 (en) 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7173859B2 (en) * 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1271553A2 (en) * 2001-06-27 2003-01-02 SanDisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory in multiple-data states
CN1449054A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 对虚拟接地非易失内存阵列编程而不干扰相邻单元的设备及方法
US20040057285A1 (en) * 2002-09-24 2004-03-25 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EP 1271553 A2,全文.

Also Published As

Publication number Publication date
US20050219896A1 (en) 2005-10-06
EP1738374A1 (en) 2007-01-03
JP2007533055A (ja) 2007-11-15
US7020017B2 (en) 2006-03-28
US20060133138A1 (en) 2006-06-22
DE602005025102D1 (de) 2011-01-13
CN101006519A (zh) 2007-07-25
TWI302310B (en) 2008-10-21
US20060098483A1 (en) 2006-05-11
US7259987B2 (en) 2007-08-21
ATE490540T1 (de) 2010-12-15
WO2005101424A1 (en) 2005-10-27
US7489542B2 (en) 2009-02-10
US7518910B2 (en) 2009-04-14
TW200615949A (en) 2006-05-16
EP1738374B1 (en) 2010-12-01
JP4884372B2 (ja) 2012-02-29
US20070247916A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
CN101006519B (zh) 非易失性存储器系统及其编程的方法
CN101194323B (zh) 非易失性存储器中编程抑制方案的选择性应用方法和系统
CN101405812B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
CN100568392C (zh) 用于非易失性存储器的自升压技术
CN102177554B (zh) 补偿在非易失性存储器中的读操作期间的耦合
CN102160118B (zh) 非易失性存储器阵列的最后字线的数据保持的改进
CN101584006B (zh) 非易失性存储器中的经分割的软编程
CN102160119B (zh) 非易失性存储器中感测期间的基于数据状态的温度补偿
CN100589202C (zh) 多级单元快闪存储器中较高级状态的较快编程
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN105190763B (zh) 在编程期间降低nand串选择栅极电压的非易失性存储装置
CN101095198B (zh) 非易失性存储器和擦除该非易失性存储器的方法
CN102187399B (zh) 使用字线耦合的用于存储器的多趟次编程
CN101689400B (zh) 基于阈值电压分布的动态检验
CN102099867B (zh) 非易失性存储器的擦除-验证处理
CN102306501B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
CN101199024B (zh) 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
CN101796591B (zh) 使用针对改进感测的不同参考电平的非易失性存储器中的粗略/精细编程验证
JP5174829B2 (ja) 隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し
CN102906820A (zh) 用同步耦合编程非易失性存储器
CN103843067A (zh) 用于非易失性存储器的片上动态读取
CN101627439A (zh) 通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程
CN101779250B (zh) 编程脉冲持续期的智能控制
CN101802925B (zh) 控制门线架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20130206

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130206

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.