CN101034661B - 基板处理装置和基板处理条件研究方法 - Google Patents

基板处理装置和基板处理条件研究方法 Download PDF

Info

Publication number
CN101034661B
CN101034661B CN2007100860671A CN200710086067A CN101034661B CN 101034661 B CN101034661 B CN 101034661B CN 2007100860671 A CN2007100860671 A CN 2007100860671A CN 200710086067 A CN200710086067 A CN 200710086067A CN 101034661 B CN101034661 B CN 101034661B
Authority
CN
China
Prior art keywords
substrate
processing unit
treatment
wafer
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100860671A
Other languages
English (en)
Other versions
CN101034661A (zh
Inventor
横内健
八木文子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101034661A publication Critical patent/CN101034661A/zh
Application granted granted Critical
Publication of CN101034661B publication Critical patent/CN101034661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31443—Keep track of nc program, recipe program
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32096—Batch, recipe configuration for flexible batch control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32097—Recipe programming for flexible batch
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明提供一种在基板处理条件的研究中不耗费时间的基板处理装置。在基板处理装置(10)中，当在对一批量晶片(W)实施RIE处理期间进行方案的研究时，系统控制器的EC(89)作为对一批量晶片(W)实施的RIE处理的方案设定方案A，且使第一处理单元(25)的方案缓冲功能成为无效(步骤S801)，对晶片(W)实施根据方案A的RIE处理(步骤S803)，在方案A作为RIE处理的方案成为合适的情况下(步骤S805中“否”)，根据方案A的修正输入修正方案A，在第一处理单元(25)中展开该所修正的方案A(步骤S808)，对下批晶片(W)实施根据所修正的方案A的RIE处理(步骤S811)。

Description

基板处理装置和基板处理条件研究方法
技术领域
本发明涉及基板处理装置、基板处理条件研究方法和存储介质，涉及研究基板的处理条件的基板处理装置。
背景技术
对于在作为基板的晶片上实施规定处理(例如等离子体处理)的基板处理装置，通常，在处理收容相当于一批的多块晶片期间，不会变更对这些晶片所实施的等离子体处理的处理条件。此外，基板处理装置实行的等离子体处理的处理条件被称为方案，方案被保存于连接在基板处理装置的服务器等中。
基板处理装置包括：在处理室内对各晶片实施等离子体处理的处理单元，从收容有相当于一批的多个晶片的容器中取出晶片并对其进行搬送的装载单元，以及在装载单元和处理单元之间进行晶片的交接的负载·锁定单元。基板处理装置在处理对应于一批的多个晶片期间，各晶片在处理单元、装载单元和负载·锁定单元间被搬送(例如，参照专利文献1)。
可是，等离子体处理的方案的研究可以使用基板处理装置本身来进行。具体地说，测量对某个晶片实施根据临时方案的等离子体处理时的处理单元的处理室内的等离子体的发光状态，基于该测量的结果来修正临时的方案(处理室内的压力或者处理气体的流量变更)。由此，发现用来得到想要结果的等离子体处理的方案。
专利文献1：日本特开2004-319961号公报(图7)
但是，在现有的基板处理装置中，直到对相当于一批的所有晶片实施完等离子体处理为止，无法修正方案，因此，为了修正方案，必须等到对所有的晶片实施完等离子体处理为止，或者从基板处理装置排除所有的晶片。具体地说，即使没有对相当于一批的所有晶片实施等离子体处理，也有必要使所有的晶片返回到容器内，因此，在方案的研究上需要时间。
发明内容
本发明的目的在于提供一种在基板处理条件的研究上不耗费时间的基板处理装置、基板处理条件研究方法和存储介质。
为了实现上述目的，本发明第一方面所述的基板处理装置，其特征在于，包括：对基板实施处理的基板处理单元、以及在对规定块数的基板实施上述处理期间禁止变更上述处理的处理条件的禁止部，其中，还包括：在上述规定块数基板的处理期间解除禁止变更上述处理条件的解除部，以及修正上述处理条件的修正部。
本发明第二方面所述的基板处理装置，其特征在于：是在本发明第一方面所述的基板处理装置中，具有禁止向上述基板处理单元搬入上述基板的搬入禁止部，上述修正部在禁止向上述基板处理单元搬入上述基板时，修正上述处理条件。
本发明第三方面所述的基板处理装置，其特征在于：是在本发明第二方面所述的基板处理装置中，具有搬送上述基板的基板搬送单元、以及根据来自上述处理条件修正用的外部装置的操作，判别是否在搬送上述基板时禁止变更基板搬送条件的判别部，其中，判别部在未禁止变更上述基板搬送条件的情况下，进一步判别是否禁止向上述基板处理单元搬入上述基板。
本发明第四方面所述的基板处理装置，其特征在于：是在本发明第三方面所述的基板处理装置中，在禁止变更上述基板搬送条件的情况下，不接受来自上述外部装置的操作。
本发明第五方面所述的基板处理装置，其特征在于：是在本发明第三方面所述的基板处理装置中，在禁止变更上述基板搬送条件的情况下，禁止向外部传送上述处理条件。
本发明第六方面所述的基板处理装置，其特征在于：是在本发明第一～第五方面中任一方面所述的基板处理装置中，包括：设定对上述规定块数的基板实施处理的处理条件的设定部，以及条件确定部，在内容与上述设定的处理条件不同的处理条件被输入时，根据该内容不同的处理条件与上述设定部设定的处理条件的内容差异，确定上述基板处理单元对上述基板所实施处理的处理条件。
本发明第七方面所述的基板处理装置，其特征在于：是在本发明第一～第六方面中任一方面所述的基板处理装置中，在由多个工序组成的上述基板的处理步骤中，通过变更上述各工序的属性而修正上述处理步骤的处理步骤修正部。
本发明第八方面所述的基板处理装置，其特征在于，是在本发明第七方面所述的基板处理装置中，包括：记录至少含有表示上述处理步骤的各工序中的上述基板的处理内容的工序识别符的工序相关信息的工序相关信息记录部，记录含有上述处理步骤的各工序的顺序的上述处理条件的处理条件记录部，以及在具有上述工序识别符和上述处理条件的识别符的上述处理条件中判别是否确认上述各工序的顺序、或者上述各工序的顺序是否存在的工序顺序判别部，其中，上述处理顺序修正部在上述各工序的顺序未被确认或者上述各工序的顺序不存在的情况下，通过警告、上述各工序的顺序的变更或者上述各工序的存在的变更来修正上述处理步骤。
为了实现上述目的，本发明第九方面所述的基板处理条件研究方法，其特征在于：是具有对基板实施处理的基板处理单元、以及在对规定块数的基板实施上述处理期间禁止变更上述处理的处理条件的禁止部的基板处理装置所实行的基板处理条件研究方法，其包括：在上述规定块数的基板的处理期间解除禁止变更上述处理条件的解除步骤，和修正上述处理条件的修正步骤。
本发明第十方面所述的基板处理条件研究方法，其特征在于：是在本发明第九方面所述的基板处理条件研究方法中，在上述修正步骤中，在禁止向上述基板处理单元搬入上述基板时，修正上述处理条件。
本发明第十一方面所述的基板处理条件研究方法，其特征在于：是在本发明第九方面所述的基板处理条件研究方法中，在上述修正步骤中，在上述基板处理单元中发生异常时，修正上述处理条件。
本发明第十二方面所述的基板处理条件研究方法，其特征在于：是在本发明第九～十一方面中任一方面所述的基板处理条件研究方法中，包括：根据来自上述处理条件修正用的外部装置的操作，判别是否在搬送上述基板时禁止变更基板搬送条件的第一判别步骤，以及在未禁止变更上述基板搬送条件的情况下，进一步判别是否禁止向上述基板处理单元搬送上述基板的第二判别步骤。
本发明第十三方面所述的基板处理条件研究方法，其特征在于：是在本发明第十二方面所述的基板处理条件研究方法中，在禁止变更上述基板搬送条件的情况下，不接受来自上述外部装置的操作。
本发明第十四方面所述的基板处理条件研究方法，其特征在于：是在本发明第十二方面所述的基板处理条件研究方法中，在禁止变更上述基板搬送条件的情况下，禁止向外部传送上述处理条件。
本发明第十五方面所述的基板处理条件研究方法，其特征在于：是在本发明第九～十四方面中任一方面所述的基板处理条件研究方法中，在由各工序组成的上述基板的处理步骤中，通过变更上述各工序的属性来修正上述处理步骤。
本发明第十六方面所述的基板处理条件研究方法，其特征在于：是在本发明第九～十五方面中任一方面所述的基板处理条件研究方法中，包括：记录至少含有表示上述处理步骤的各工序中的上述基板的处理内容的工序识别符的工序关联信息的工序关联信息记录步骤，记录含有上述处理步骤的各工序的顺序的上述处理条件的处理条件记录步骤，以及在具有上述工序识别符和上述处理条件的识别符的上述处理条件中判别上述各工序的顺序是否被确认、或者上述各工序的顺序是否存在的判别步骤，其中，在上述处理步骤修正步骤中，在上述各工序的顺序未被确认或者上述各工序的顺序不存在的情况下，通过警告、上述各工序的顺序的变更或者上述各工序的存在的变更来修正上述处理步骤。
为了实现上述目的，本发明第十七方面所述的存储介质，其特征在于：是储存有在计算机上可执行基板处理装置所实行的基板处理条件研究方法的程序的计算机可读取存储介质，上述基板处理装置包括对基板实施处理的基板处理单元以及在对规定块数的基板实施上述处理期间禁止变更上述处理的处理条件的禁止部，其中，上述程序包括：在上述规定块数的基板的处理期间解除禁止变更上述处理条件的解除模块，以及修正上述处理条件的修正模块。
如果利用本发明第一方面所述的基板处理装置、本发明第九方面所述的基板处理条件研究方法和本发明第十七方面所述的存储介质，则由于可以在规定块数基板的处理期间解除处理条件变更的禁止，修正处理条件，所以不用等待对规定块数的所有基板实施处理，便可以修正处理条件，因此，在基板处理条件的研究上不耗费时间。
如果利用本发明第二方面所述的基板处理装置，则由于禁止向基板处理单元搬入基板，所以，在基板处理装置具有其他基板处理单元的情况下，没有必要为了防止基板被错误地向处理条件变更的基板处理单元搬入而停止基板处理装置全体，可以在其他基板处理单元中继续进行处理，从而，可以防止生产率的降低。此外，在禁止向基板处理单元搬入基板时，由于处理条件被修正，所以不对基板实施无意义的处理，从而，可以高效率地进行基板的处理条件的检测。
如果利用本发明第三方面所述的基板处理装置和本发明第十二方面所述的基板处理条件研究方法，则由于根据来自处理条件修正用的外部装置的操作，判别是否禁止在搬送基板时变更基板搬送条件，在基板搬送条件的变更未被禁止的情况下，进一步判别是否禁止向基板处理单元搬入基板，所以，直到基板被搬入基板处理单元为止，实行两次判别。因而，即使是有来自外部装置的操作的情况下，也可以防止基板被错误地向处理条件变更的基板处理单元搬入。
如果利用本发明第四方面所述的基板处理装置和本发明第十三方面所述的基板处理条件研究方法，则由于在禁止变更基板搬送条件的情况下，不接受来自外部装置的操作，所以，能够可靠地防止处理条件被错误地变更。
如果利用本发明第五方面所述的基板处理装置以及根据本发明第十四方面所述的基板处理条件研究方法，则由于在禁止变更基板搬送条件的情况下，禁止向外部传送处理条件，所以，能够可靠地防止处理条件在外部被错误地变更。
如果利用本发明第六方面所述的基板处理装置，则由于对规定块数基板实施处理的处理条件被设定，在内容与上述设定的处理条件不同的处理条件被输入时，根据该内容不同的处理条件与所设定的处理条件的内容的差异来确定基板处理单元对基板实施的处理的处理条件，所以，能够防止以内容与所设定的处理条件有较不同的处理条件对基板实施处理。如果以内容与所设定的处理条件有较不相同的处理条件对基板实施处理，则根据该处理条件的处理的结果对所设定的处理条件的修正是无用的。因而，可以防止进行无用的处理条件的变更，因此，能够更有效地进行基板的处理条件的研究。
如果利用本发明第七方面所述的基板处理装置和本发明第十五方面所述的基板处理条件研究方法，则由于在由多个工序组成的基板的处理步骤中，通过变更各工序的属性而修正处理步骤的处理步骤，所以，能够简便地修正处理步骤。
如果利用本发明第八方面所述的基板处理装置以及本发明第十六方面所述的基板处理条件研究方法，则由于至少含有表示处理步骤的各工序中的基板的处理内容的工序识别符的工序相关信息被记录，含有处理步骤的各工序的顺序的处理条件的处理条件被记录，在具有工序识别符和处理条件的识别符的处理条件中判别是否确认各工序的顺序，或者各工序的顺序是否存在，各工序的顺序未被确认，或者各工序的顺序不存在的情况下，通过警告、各工序的顺序的变更或各工序的存在的变更来修正处理步骤，所以，直到修正处理步骤为止，至少实行一次判别。因而，可以防止处理步骤很轻易地被修正。
如果利用本发明第十方面所述的基板处理条件研究方法，则由于在禁止向基板处理单元搬入基板时，修正处理条件，所以不会对基板实施无用的处理，可以高效率地进行基板的处理条件的研究。
附图说明
图1是表示根据本发明的第一实施方式的基板处理装置的简要构成的俯视图。
图2是图1中的第二处理单元的剖视图，图2(A)是沿图1中的II-II线的剖视图，图2(B)是图2(A)中的A部的放大图。
图3是表示图1中的第二处理装置的简要构成的立体图。
图4是表示图1的基板处理装置中的系统控制器的简要构成的图。
图5是表示在批量开始设定功能被设定成“有效”的情况下操作面板的显示部上所显示的装载通道信息画面的图。
图6是表示操作面板的显示部上所显示的处理单元信息画面的图，图6(A)是不禁止晶片向处理单元的搬入的情况下的图，图6(B)是禁止晶片向处理单元的搬入的情况下的图。
图7是说明利用方案缓冲功能和晶片搬入禁止功能来进行方案的修正的情况下的工序图。
图8是在根据本实施方式的基板处理装置中所实行的方案研究处理的流程图。
图9是在根据本实施方式的基板处理装置中所实行的方案研究处理的变形例的流程图。
图10是在根据本发明的第二实施方式的基板处理装置中所实行的方案研究处理的流程图。
图11是在根据本实施方式的基板处理装置中所实行的方案研究处理的流程图。
图12是表示根据本发明的各实施方式的基板处理装置的第一变形例的简要构成的俯视图。
图13是表示根据本发明的各实施方式的基板处理装置的第二变形例的简要构成的俯视图。
图14是表示图4中的EC的构成的方框图。
标号说明
W             晶片
10、137、160  基板处理装置
11            第一处理装置
12            第二处理装置
13            装载单元
14            晶圆传送盒(FOUP：前面开口一体盒)
20            装载通道
25            第一处理单元
34            第二处理单元
36            第三处理单元
38、50、70    腔室
49            第二负载·锁定室
88            操作面板
89                              EC
90、91、92                      MC
93                              开关集线器
138、163                        转送单元
139、140、141、142、161、162    处理单元
170                             LAN
171                             PC
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。
首先，对根据本发明的第一实施方式的基板处理装置进行说明。
图1是表示根据本实施方式的基板处理装置的简要构成的俯视图。
在图1中，基板处理装置10包括：对电子器件用的晶片(以下单称为“晶片”)(基板)W实施反应性离子蚀刻(以下称为“RIE”)处理的第一处理装置11；与该第一处理装置11平行地配置、对已在第一处理装置11中实施RIE处理的晶片W实施后述的COR(ChemicalOxide Removal：化学氧化去除)处理和PHT(Post Heat Treatment：后热处理)处理的第二处理装置12；以及第一处理装置11和第二处理装置12分别与其连接的、呈矩形的作为共用搬运室的装载单元13。
此处，COR处理是使被处理体的氧化膜与气体分子化学反应而生成生成物的处理，PHT处理是加热已实施OCR处理的被处理体、使通过COR处理的化学反应而在被处理体上生成的生成物气化·热氧化(Thermal Oxidation)、并从被处理体将其去除的处理。如上所述，对于COR处理和PHT处理而言，特别是对于COR处理而言，由于其是不利用等离子体并且不使用水成分而去除被处理体的氧化膜的处理，因此，属于等离子体蚀刻处理和干清洗处理(干燥清洗处理)。
在装载单元13上，除上述第一处理装置11和第二处理装置12之外，还连接有三个分别放置作为收容相当于一批25张晶片W的容器的晶圆传送盒(FOUP)(前面开口一体盒：Front Opening Unified Pod)14的晶圆传送盒载置台15、对从晶圆传送盒14搬出的晶片W的位置进行预先对准的定位器16、以及测量晶片W的表面状态的第一和第二IMS(集成计量系统(Integrated Metrology System)：Therma-Wave公司)17、18。
第一处理装置11和第二处理装置12连接在装载单元13的纵长方向的侧壁上、并且隔着装载单元13而与三个晶圆传送盒载置台15相对配置，定位器16被配置在关于装载单元13的纵长方向的一端，第一IMS 17被配置在关于装载单元13的纵长方向的另一端，第二IMS 18与三个晶圆传送盒载置台15并列地配置。
装载单元13包括：配置于内部的、搬送晶片W的SCARA型(平面关节式)双臂式的搬送臂机构19、以及对应于各晶圆传送盒载置台15而被配置在侧壁上的作为晶片W的投入口的三个装载通道20。各装载通道20与对应的各晶圆传送盒载置台15所载置的晶圆传送盒14连接。搬送臂机构19从放置在晶圆传送盒载置台15上的晶圆传送盒14并经由装载通道20而取出晶片W，然后，将取出的晶片W向第一处理装置(process ship)11、第二处理装置12、定位器16、第一IMS17或者第二IMS 18搬出。
第一IMS17是光学系统的监视器，其包括放置所搬入的晶片W的载置台21以及指向放置于该载置台21上的晶片W的光学传感器22，用于测定晶片W的表面形状(例如表面层的膜厚)以及配线槽或门电极等的CD(临界尺寸)值。第二IMS18也是光学系统的监视器，与第一IMS17相同，也包括载置台23以及光学传感器24，用于测量晶片W的表面上的颗粒数。
第一处理装置11包括对晶片W实施RIE处理的第一处理单元25、和内置有向该第一处理单元25交接晶片W的环型单拾取器式的第一搬送臂26的第一负载·锁定单元27。
第一处理单元25包括圆筒状的处理室容器(腔室)以及配置在该腔室内的上部电极和下部电极，该上部电极和下部电极之间的距离被设定成用于对晶片W实施RIE处理的合适距离。此外，下部电极在其顶部具有利用库仑力等卡住晶片W的ESC28。
在第一处理单元25中，将处理气体导入到腔室内部，并在上部电极和下部电极之间产生电场，由此，使所导入的处理气体等离子体化而产生离子和活性基，由该离子和活性基对晶片W实施RIE处理。
在第一处理装置11中，装载单元13的内部压力被维持在大气压，另一方面，第一处理单元25的内部压力被维持在真空。因此，第一负载·锁定单元27，通过在与第一处理单元25的连接部上设置真空门阀29、并且在与装载单元13的连接部上设置大气门阀30，而构成为作为能够调整其内部压力的真空预备搬送室。
在第一负载·锁定单元27的内部，在大致中央部设置有第一搬送臂26，在该第一搬送臂26的第一处理单元25侧设置有第一缓冲室31，在第一搬送臂26的装载单元13侧设置有第二缓冲器32。第一缓冲器31和第二缓冲器32被配置于在第一搬送臂26的前端部所配置的、支撑晶片W的支撑部(拾取器)33移动的轨道上，通过使已实施RIE处理的晶片W暂时躲避于支撑部33的轨道上方，而能够在第一处理单元25中顺利地进行RIE未处理的晶片W与RIE处理过的晶片W的替换。
第二处理装置12包括：对晶片W实施COR处理的第二处理单元34；经由真空门阀35而连接于该第二处理单元34上的、对晶片W实施PHT处理的第三处理单元36；以及内置有对第二处理单元34和第三处理单元36进行晶片W交接的环型的单拾取器式的第二搬送臂37的第二负载·锁定单元49。
图2是图1中的第二处理单元的剖视图，图2(A)是沿着图1中的II-II线的剖视图，图2B是图2(A)中的A部的放大图。
在图2(A)中，第二处理单元34包括：圆筒状的处理容器(腔室)38；配置于该腔室38内的、作为晶片W的载置台的ESC39；配置于腔室38的上方的喷淋头40；用于排气腔室38内的气体等的TMP(涡轮分子泵)41；以及配置于腔室38和TMP 41之间、控制腔室38内的压力的作为可变式蝶式阀的APC(自动压力控制)阀42。
ESC 39具有将直流电压施加于内部的电极板(未画出)，通过由直流电压产生的库仑力或者约翰逊·拉贝克(Johnsen-Rahbek)力来吸附保持晶片W。此外，ESC39作为调温机构而具有制冷剂室(未画出)。规定温度的制冷剂(例如冷却水或者Galden液(热传导液))循环供给于该制冷剂室，通过该制冷剂的温度来控制吸附保持于ESC 39上面的晶片W的处理温度。而且，ESC 39具有将传热气体(氦气)遍及地供给至ESC 39的上面与晶片的背面之间的传热气体供给系统(未画出)。传热气体在COR处理期间，通过制冷剂进行维持在想要指定温度的ESC 39与晶片的热交换，有效且均匀地冷却晶片。
此外，ESC 39具有作为从其上面突出自如的升降销的多个推动销56，这些推动销56在晶片W被吸附保持于ESC 39时而收容在ESC 39中，在从腔室38搬出已实施COR处理的晶片W时，从ESC39的上面突出而将晶片W向上方抬起。
喷淋头40具有两层结构，在下层部43和上层部44的各个中具有第一缓冲室45和第二缓冲室46。第一缓冲室45和第二缓冲室46分别经由气体通气孔47、48而连通到腔室38内。即，喷淋头40由具有分别供给到第一缓冲室45和第二缓冲室46的气体向腔室38内的内部通路的、叠层成阶梯状的两个板状体(下层部43、上层部44)组成。
在对晶片W实施COR处理时，NH3(氨气)气体从后述的氨气供给管57供给到第一缓冲室45，该所供给的氨气经由通气孔47向腔室38内供给，并且HF(氟化氢)气体从后述的氟化氢气体供给管58而被供给到第二缓冲室46，该所供给的氟化氢气体经由通气孔48向腔室38内供给。
此外，喷淋头40内置有加热器(未画出)、例如加热元件。该加热元件优选被配置于上层部44上来控制第二缓冲室46内的氟化氢气体的温度。
此外，如图2(B)所示，气体通气孔47、48处的向腔室38内的开口部形成为喇叭口形状。由此，能够向腔室38内高效率地扩散氨气以及氟化氢气。而且，由于气体通气孔47、48的截面呈细腰形状，所以，能够防止在腔室38中产生的堆积物向气体通气孔47、48，乃至向第一缓冲室45或者第二缓冲室46逆流。其中，气体通气孔47、48也可以是螺旋状的通气孔。
该第二处理单元34通过调整腔室38内的压力以及氨气和氟化氢气体的体积流量比而对晶片W实施COR处理。此外，因为该第二处理单元34被设计成最初便使氨气和氟化氢气体在腔室38内混合(后混合设计)，所以，能够防止上述两种气体在被导入到腔室38内之前，这两种混合气体混合，从而，防止氟化氢气体与氨气向腔室38内导入之前发生反应。
此外，在第二处理单元34中，腔室38的侧壁内置有加热器(未画出)，例如、加热元件，以防止腔室38内的气氛温度降低。由此，可以提高COR处理的再现性。此外，侧壁内的加热元件，通过控制侧壁的温度来防止在腔室38内产生的副生成物附着于侧壁的内侧。
回到图1，第三处理单元36包括：壳体状的处理室容器(腔室)50；配置于该腔室50内的作为晶片W的载置台的台加热器51；配置于该台加热器51的周围、向上抬起放置于台加热器51上的晶片W的缓冲臂52；以及作为阻断腔室内部和外部气氛的开闭自如的盖的PHT腔室盖(未画出)。
台加热器51由在表面上形成有氧化包敷膜的铝制成，通过内置的电热丝等将载置的晶片W加热到规定的温度。具体地说，台加热器51至少在1分钟内将载置的晶片W加热到100～200℃，优选直接加热到大约135℃。
在PHT腔室盖上配置有由硅胶制成的片加热器。此外，在腔室50的侧壁上内置有筒式加热器(cartridge heater)(未画出)，该筒式加热器将腔室50的壁面温度控制成25～80℃。由此，防止副生成物附着于腔室50的侧壁，防止起因于附着的副生成物的颗粒发生而延伸腔室50的净化周期。其中，腔室50的外周由热屏蔽所覆盖。
作为从上方加热晶片W的加热器，也可以代替上述片加热器而配置紫外线放射(UV radiation)加热器。作为紫外线放射加热器，包括放射波长为190～400nm的紫外线的紫外线灯等。
缓冲臂52通过使已实施COR处理的晶片W暂时地在第二搬送臂37处的支撑部53的轨道上方躲避，而使第二处理单元34或第三处理单元36中的晶片W的顺利替换成为可能。
该第三处理单元36通过调整晶片W的温度对晶片W实施PHT处理。
第二负载·锁定单元49包括内置有第二搬送臂37的壳体状的搬送室(腔室)70。此外，将装载单元13的内部压力维持成大气压，另一方面，将第二处理单元34和第三处理单元36的内部压力维持成真空。因此，第二负载·锁定单元49通过在与第三处理单元36的连接部具有真空门阀54、并且在与装载单元13的连接部具有大气门阀55，而构成为作为能够调整其内部压力的真空预备搬送室。
图3是表示图1中的第二处理装置的简要构成的立体图。
在图3中，第二处理单元34包括：向第一缓冲室45供给氨气的氨气供给管57；向第二缓冲室46供给氟化氢气体的氟化氢气体供给管58；测定腔室38内的压力的压力表59；以及将制冷剂供给到配置于ESC39内的冷却系统的冷却单元60。
在氨气供给管57上设置有MFC(质量流量控制器)(未画出)，该MFC调整向第一缓冲室45供给的氨气的流量，并且在氟化氢气体供给管58上设置有MFC(未画出)，该MFC调整向第二缓冲室46供给的氟化氢气体的流量。氨气供给管57的MFC和氟化氢气体供给管58的MFC协同工作，调整供给至腔室38的氨气和氟化氢气体的体积流量比。
此外，在第二处理单元34的下方配置有连接于DP(干式泵)(未画出)的第二处理单元排气系统61。第二处理单元排气系统61包括：与配置于腔室38与APC阀42之间的排气导管62连通的排气管63、以及连接于TMP 41的下方(排气侧)的排气管64，以排除腔室38内的气体等。其中，排气管64在DP的前面(正前)连接于排气管63。
第三处理单元36包括向腔室50供给氮气(N2)的氮气供给管65、测定腔室50内的压力的压力表66、以及排除腔室50内的氮气等的第三处理单元排气系统67。
在氮气供给管65上设置有MFC(未画出)，该MFC调整向腔室50所供给的氮气的流量。第三处理单元排气系统67包括：连通于腔室50并且连接于DP的主排气管68；配置于该主排气管68的中途的APC阀69；以及从主排气管68分支以便回避APC阀69、而且在DP的前面(正前)连接于主排气管68的副排气管68a。APC阀69控制腔室50内的压力。
第二负载·锁定单元49包括：向腔室70供给氮气的氮气供给管71；测定腔室70内的压力的压力表72；排除腔室70内的氮气等的第二负载·锁定单元排气系统73；以及将腔室70内向大气开放的大气连通管74。
在氮气供给管71上设置有MFC(未画出)，该MFC调整向腔室70所供给的氮气的流量。第二负载·锁定单元排气系统73由一根排气管组成，该排气管连通于腔室70，并且在DP的前面(面前)连接于第三处理单元排气系统67中的主排气管68。此外，第二负载·锁定单元排气系统73和大气连通管74分别具有开闭自如的排气阀75和溢流阀76，该排气阀75和溢流阀76协同动作最终将腔室70内的压力从大气压调整到想要的真空度。
回到图1，基板处理装置10包括：控制第一处理装置11、第二处理装置12和装载单元13的动作的系统控制器；以及配置于关于装载单元13的纵长方向的一端的操作面板88。
操作面板88具有由例如LCD(液晶显示器)组成的显示部，该显示部显示基板处理装置10的各构成要素的动作状况。
如图4所示，系统控制器包括：EC(设备控制器)89；三个MC(Equipment Controller：模块控制器)90、91、92；以及连接EC 89和各MC的开关集线器(switching hub)93。该系统控制器从EC 89经由LAN(局域网)170而连接于作为管理基板处理装置10所设置的整个工厂的制造过程的MES(Manufacturing Execution System：制造实施系统)的PC 171。MES与系统控制器协联而将关于工厂中的过程的实时信息反馈到基干业务系统(未画出)，并且考虑整个工厂的负荷等进行关于过程的判断。
EC 89是统管各MC而控制基板处理装置10全体的动作的主控制部(主机控制部)。此外，EC 89包括CPU、RAM、HDD等，根据对应于用户等在操作面板88上所指定的晶片W的处理条件、即方案的程序而发送控制信号，由此，控制第一处理装置11、第二处理装置12和装载单元13的动作。
如图14所示，对于EC 89而言，具体地说，包括：修正等离子体处理的方案的修正部；将由操作者所输入的方案作为等离子体处理的方案来设定的设定部；使等离子体处理的后述的方案缓冲功能无效的解除部；根据方案的修正内容确定等离子体处理的方案的条件确定部；不接受方案的修正输入的禁止部；以及禁止向规定的处理单元搬入晶片的搬入禁止部，其中，修正部、设定部、解除部、条件确定部、禁止部和搬入禁止部相互间由总线连接。
开关集线器93根据来自EC 89的控制信号切换作为EC 89的连接目的地的MC。
MC 90、91、92是分别控制第一处理装置11、第二处理装置12和装载单元13的动作的副控制部(从属控制部)。各MC通过DIST(Distribution：分配系统)板96经由GHOST网络95分别连接于I/O(输入输出)模块97、98、99。GHOST网络95是通过搭载于MC具有的MC板的称为GHOST(general high-speed optimum scalabletransceiver：通用高速最佳可缩放收发器)的LSI所实现的网络。在GHOST网络95上最大能够连接31个I/O模块，在GHOST网络95中，MC属于主机，I/O模块属于从机。
I/O模块98由连接于第二处理装置12中的各构成要素(以下称为“末端器件”)的多个I/O部100组成，进行向各末端器件的控制信号和来自各末端器件的输出信号的传递。例如，包括第二处理单元34中的氨气供给管57的MFC、氟化氢气体供给管58的MFC、压力表59和APC阀42、第三处理单元36中的氮气供给管65的MFC、压力表66、APC阀69、缓冲臂52和台加热器51、以及第二负载·锁定单元49中的氮气供给管71的MFC、压力表72和第二搬送臂73等属于I/O模块98中连接于I/O部100的末端器件。
其中，I/O模块97、99具有与I/O模块98同样的构成，对应于第一处理装置11的MC 90和I/O模块97的联接关系、以及对应于装载单元13的MC 92和I/O模块99的联接关系，因为是与上述MC91和I/O模块98的联接关系同样的构成，因此省略这些的说明。
此外，控制I/O部100中的数字信号、模拟信号和串行信号的输入输出的I/O板(未画出)也连接于各GHOST网络95。
在基板处理装置10中，对晶片W实施COR处理时，根据对应于COR处理的方案的程序，EC89通过经由开关集线器93、MC 91、GHOST网络95和I/O模块98中的I/O部100，将控制信号发送到想要的末端器件而在第二处理单元34中实施COR处理。
具体地说，EC 89通过将控制信号发送到氨气供给管57的MFC和氟化氢气体供给管58的MFC而将腔室38中的氨气和氟化氢气的体积流量比调整成想要的值，通过将控制信号发送到TMP 41和APC阀42而将腔室38内的压力调整成想要的值。此外，此时，压力表59将腔室38内的压力值作为输出信号发送到EC 89，基于该EC 89所发送的腔室38内的压力值，确定氨气供给管57的MFC、氟化氢气体供给管58的MFC、APC阀42以及TMP 41的控制参数。
此外，在对晶片W实施PHT处理时，根据对应于PHT处理的方案的程序，EC 89将控制信号发送到想要的末端器件，由此，在第三处理单元36中进行PHT处理。
具体地说，EC 89通过将控制信号发送到氮气供给管65的MFC和APC阀69而将腔室50内的压力值调整成想要的值，通过将控制信号发送到台加热器51而将晶片W的温度调整成想要的温度。此外，此时，压力表66将腔室50内的压力值作为输出信号发送到EC 89，该EC 89基于所发送的腔室50内的压力值，确定APC阀69以及氮气供给管65的MFC的控制参数。
在图4的系统控制器中，多个末端器件不直接连接于EC 89，连接于这些末端器件的I/O部100被模块化而构成I/O模块，因为该I/O模块经由MC和开关集线器93连接于EC 89，因此，可以简化通信系统。
此外，因为在EC 89发送的控制信号中，含有连接于想要的末端器件的I/O部100的地址和含有该I/O部100的I/O模块的地址，因此，通过开关集线器93参照控制信号中的I/O模块的地址，MC的GHOST参照控制信号中的I/O部100的地址，开关集线器93或MC可以没有向CPU进行控制信号的发送目的地的询问的必要，由此，可以实现控制信号的顺利传递。
在上述基板处理装置10中，在通过对多个晶片W实施RIE处理、COR处理或PHT处理而批量生产电子器件的情况下，操作者通过操作面板88将方案缓冲功能设定成“有效”。方案缓冲功能是禁止修正各处理的方案的功能。此时，EC 89(禁止部)在对收容于一个晶圆传送盒14的相当于一批晶片W实施各处理期间，不接受操作者进行的第一处理单元25、第二处理单元34或者第三处理单元36的方案的修正输入。此外，EC 89控制MC 90或者MC 91将第一处理单元25、第二处理单元34或者第三处理单元36的方案维持原样。
此外，在基板处理装置10中，在批量生产电子器件前研究各处理的方案的情况下，操作者通过操作面板88将批量开始设定功能设定成“有效”。批量开始设定功能是在相当于一批的晶片W的处理的开始时，EC 89通过操作面板88向操作者询问方案缓冲功能有效还是无效的功能。在批量开始设定功能被设定成“无效”的情况下，从装料口20向第一处理装置11或第二处理装置12的晶片W的搬送模式，例如，搬送顺序或搬送路径(基板搬送条件)的变更被禁止，在批量开始设定功能被设定成“有效”的情况下，晶片W的搬送模式的变更的禁止被解除，并且操作者通过操作面板88可以输入使方案缓冲功能有效，还是无效。
图5是表示在批量开始设定功能被设定成“有效”的情况下操作面板的显示部上所显示的装料口信息画面的图。装料口信息画面对应于各装料口20而显示。
在图5中，装料口信息画面172包括表示对应于该装料口信息画面172的装料口20的名称、和该装料口20连接的晶圆传送盒14的位置的对应装料口显示部173、和在批量开始设定功能被设定成“有效”的情况下所显示的“R&D”按钮174等按钮。
“R&D”按钮174具有通断显示部175。通断显示部175是显示方案缓冲功能有效还是无效的显示部。此外，如果“R&D”按钮174被按压，则显示方案缓冲设定对话框176。方案缓冲设定对话框176包括“接通(ON)”按钮177与“切断(OFF)”按钮178。如果EC 89(解除部)的“接通”按钮177被按压则使方案缓冲功能无效，如果“切断”按钮178被按压则使方案缓冲功能有效。由此，操作者可以在收容于连接于装料口20的晶圆传送盒14的相当于一批晶片W的处理中禁止方案的修正，或者解除方案的修正的禁止。也就是说，可以对每一批(进而每个装料口20)切换方案缓冲功能的有效或无效。
此外，在方案缓冲功能无效的情况下，EC 89(修正部)，即使在对相当于一批晶片W实施处理期间，也根据操作者的要求在操作面板88上显示方案修正画面(未画出)。操作者通过该方案修正画面修正对晶片W所实施的等离子体处理的方案。
此外，装料口信息画面172具有指定切换方案缓冲功能的有效或无效的处理单元的单元指定按钮(未画出)。由此，操作者可以指定处理单元而切换该处理单元中的方案缓冲功能的有效或无效。
在上述基板处理装置10中，在使方案缓冲功能无效的情况下，操作者通过操作面板88将晶片搬入禁止功能设定成“有效”。晶片搬入禁止功能是禁止向各处理单元搬入晶片的功能。此时，EC 89(搬入禁止部)，在后述的处理单元信息画面中，晶片搬入禁止功能被设定成“有效”的情况下，禁止向对应于该处理单元信息画面的处理单元的晶片的搬入。
图6是表示操作面板的显示部上所显示的处理单元信息画面的图，图6(A)是向处理单元的晶片的搬入未被禁止的情况下的图，图6(B)是向处理单元的晶片的搬入被禁止的情况下的图。处理单元信息画面对应于各处理单元(第一处理单元25、第二处理单元34或第三处理单元36)而显示。再者，处理单元信息画面在方案缓冲功能无效的情况下被显示。
在图6(A)中，处理单元信息画面179包括表示对应于该处理单元信息画面179的处理单元的名称和该处理单元的位置的对应的处理单元显示部180，向处理单元的晶片的搬入未被禁止的情况下所显示的“Pause(中止)”按钮181，和其他按钮。如果“Pause(中止)”按钮181被按压，则显示中止设定对话框182。中止设定对话框182包括“Accept(确定)”按钮183与“Cancel(取消)”按钮184。如果“Accept(确定)”按钮183被按压，则EC89使晶片搬入禁止功能有效，如果“Cancel(取消)”按钮184被按压则维持晶片搬入禁止功能无效的状态。操作者可以通过在对应于想要的处理单元的处理单元信息画面179中按压“Pause(中止)”按钮181和“Accept(确定)”按钮183禁止想要的处理单元的晶片的搬入。再者，“Pause(中止)”按钮181也可以设置成仅在方案缓冲功能无效的情况下显示。
在图6(B)中，处理单元信息画面179包括表示对应处理单元显示部180，和向处理单元的晶片的搬入被禁止的情况下所显示的“Resume(再继续)”按钮185，和其他按钮。如果“Resume(再继续)”按钮185被按压，则显示再继续设定对话框188。再继续设定对话框188包括“Accept(确定)”按钮186与“Cancel(取消)”按钮187。对于EC 89，如果“Accept(确定)”按钮186被按压则使晶片搬入禁止功能无效，如果“Cancel(取消)”按钮187被按压则维持晶片搬入禁止功能有效的状态。操作者可以通过在对应于想要的处理单元的处理单元信息画面179上按压“Resume(再继续)”按钮185和“Accept(确定)”按钮186而解除向想要的处理单元的的晶片的搬入禁止。
EC 89在晶片搬入禁止功能成为有效时，根据操作者的要求在操作面板88上显示方案修正画面，操作者也可以通过该方案修正画面来修正对晶片W所实施的等离子体处理的方案。此外，也可以根据修正EC89(修正部)修正方案。
图7是说明用方案缓冲功能和晶片搬入禁止功能进行方案的修正的情况下的工序图。
首先，操作者用一批量的晶片W进行方案的研究时，通过操作面板88，设定收容该一批量的晶片W的晶圆传送盒14与进行方案的修正的处理单元(图中第一处理单元25)之间的晶片W的搬送路径(图中箭头所示)(图7(A))。此外，操作者通过操作面板88将想要的方案作为第一处理单元25的方案输入，EC 89(设定部)将所输入的方案作为在第一处理单元25中对一批量的晶片W所实施的RIE处理的方案。该方案在第一处理单元25中被展开。进而，操作者在对应于该晶圆传送盒14所连接的装料口20的装料口信息画面172上使第一处理单元25的方案缓冲功能成为无效。
基板处理装置10搬出来自晶圆传送盒14的晶片W，将晶片W在装载单元13、定位器16、第一处理单元25和第一负载·锁定单元27内搬送(图7(B))。此时，根据在第一处理单元25中所展开的方案的RIE处理对晶片W实施。
在进行第一处理单元25中所展开的方案的修正的情况下，操作者在对应于第一处理单元25的处理单元信息画面179上，使第一处理单元25的晶片搬入禁止功能成为有效。此时，在第一处理单元25中已实施RIE处理的晶片W被从第一处理单元25向第一负载·锁定单元27搬出，此外，其他晶片W留在第一负载·锁定单元27、定位器16或装载单元13内，不向第一处理单元25搬入。此外，如果已实施RIE处理的晶片W从第一处理单元25被搬出，则在操作面板88上显示方案修正画面，操作者通过操作面板88修正第一处理单元25的方案。所修正的方案在第一处理单元25中被展开(图7(C))。
如果所修正的方案在第一处理单元25中被展开，则操作者在对应于第一处理单元25的处理单元信息画面179上，使第一处理单元25的晶片搬入禁止功能成为无效。据此，留在第一负载·锁定单元27内的晶片W被向第一处理单元25搬入，根据所修正的方案的RIE处理对晶片W实施(图7(D))。
再者，在向第一处理单元25的晶片搬入禁止功能成为有效的情况下，各晶片W不仅留在第一负载·锁定单元27、定位器16或装载单元13内，而且也可以向晶圆传送盒14返回。
接下来，对在根据本实施方式的基板处理装置中所实行的方案研究处理进行说明。
方案研究处理通过EC 89根据程序或操作者的输入等控制第一处理装置11、第二处理装置12和装载单元13的动作来实行。此外，虽然方案研究处理也能够运用于第一处理单元25、第二处理单元34和第三处理单元36的任何一个，但是以下，为了简单而对运用于第一处理单元25的情况下进行说明。
图8是根据本实施方式的基板处理装置中所实行的方案研究处理的流程图。
在图8中，在对一批量的晶片W实施RIE处理期间进行方案的研究时，最初，由操作者，作为对一批量的晶片W实施的RIE处理的方案输入方案A，而且如果使方案缓冲功能成为无效而方案的修正的禁止被解除，则EC 89作为对一批量的晶片W实施的RIE处理的方案设定方案A，将该方案A在第一处理单元25中展开并且使第一处理单元25的方案缓冲功能成为无效(步骤S801)。此时，操作面板88的显示部显示第一处理单元25的处理单元信息画面179。此外，处理单元信息画面179因为不禁止处理单元的晶片W的搬入，因此显示“Pause(中止)”按钮181。
接着，从晶圆传送盒14经由装载单元13或第一负载·锁定单元27向第一处理单元25搬入晶片W(步骤S802)。对晶片W实施根据方案A的RIE处理(步骤S803)。此时，第一处理单元25内的等离子体的发光状态被测量。
接着，从第一处理单元25搬出已实施RIE处理的晶片W(步骤S804)，基于等离子体的发光状态的测量结果判别方案A作为RIE处理的方案是否合适(步骤S805)。
在步骤S805的判别的结果，方案A作为RIE处理的方案合适的情况下(步骤S805中“是(YES)”)，结束本处理，在方案A作为RIE处理的方案不合适的情况下(步骤S805中“否(NO)”)，进到步骤S806。
接着，如果由操作者按压“Pause(中止)”按钮181，则EC 89使第一处理单元25的晶片搬入禁止功能成为有效(步骤S806)。此时，处理单元信息画面179显示“Resume(再继续)”按钮185。此外，如果第一处理单元25内的晶片W被搬出，则操作面板88显示方案修正画面。EC 89根据操作者的方案A的修正输入修正方案A(步骤S807)，将该所修正的方案A在第一处理单元25中展开(步骤S808)。这里所谓方案A的修正是变更方案A中的参数的至少一个值的程度的变更，不是将方案A变更成储存于EC 89的HDD等的与方案A名称不同的其他方案(例如，方案B)。再者，通常虽然某个方案与修正该方案的方案内容的差异小，根据这两个方案的等离子体处理具有关联性，但是，在两个方案的名称相互不同的情况下，内容的差异大，根据这两个方案的等离子体处理没有关联性。
所修正的方案A被展开后，如果由操作者按压“Resume(再继续)”按钮185，则EC 89使第一处理单元25的晶片搬入禁止功能成为无效(步骤S809)。
接着，将下批的晶片W向第一处理单元25搬入(步骤S810)，对晶片W实行根据所修正的方案A的RIE处理(步骤S811)。此时也是第一处理单元25内的等离子体的发光状态被测量。然后，从第一处理单元25搬出晶片W(步骤S812)，回到步骤S805。
如果利用图8的处理，则因为方案缓冲功能成为无效，在对一批量的晶片W实施RIE处理期间的方案的修正禁止被解除，在第一处理单元25中展开的方案A被修正，所以，不需要等待一批量的所有晶片W被实施RIE处理，能够修正方案A，由此，在方案的研究中不会浪费时间。
在上述图8的处理中，由于第一处理单元25的晶片搬入禁止功能成为有效，所以为了防止向第一处理单元25的晶片W的误搬入，没有必要中止向第二处理单元34或第三处理单元36的晶片W的搬入，可以在第二处理单元34和第三处理单元36中继续COR处理和PHT处理，从而能够防止生产率的降低。此外，在第一处理单元25的晶片搬入禁止功能成为有效，由于方案A被修正，所以不对下批的晶片W实施无用的RIE处理(根据方案A的RIE处理)，从而可以高效地进行方案的研究。
虽然以上对方案的研究中方案A被修正的情况下进行了说明，但是以下对方案A被变更成方案B的情况下进行说明。
图9是根据本实施方式的基板处理装置中所实行的方案研究处理的变形例的流程图。再者，对与图8的处理中的步骤相同的步骤赋予同一步骤序号，省略其说明。
在图9中，EC 89使第一处理单元25的晶片搬入禁止功能成为有效(步骤S806)，如果从第一处理单元25内搬出晶片W，则操作面板88显示方案修正画面。根据操作者的向方案B的变更输入，EC 89在第一处理单元25中展开所变更的方案B(步骤S901)。因为方案B与方案A名称不同，内容的差异也大，故根据这两个方案的RIE处理没有关联性。
展开所变更的方案B，将下批的晶片W向第一处理单元25搬入(步骤S810)后，EC 89(条件确定部)对晶片W实行根据方案A的RIE处理(步骤S902)。此时也是第一处理单元25中的等离子体的发光状态被测量。
在上述图8和图9的处理中，在作为对一批量的晶片W实施的RIE处理的方案设定方案A的情况下，如果方案A被修正，则该所修正的方案A在第一处理单元25中被展开且对晶片W实行根据该方案A的RIE处理。也就是说，在方案A被修正或变更的情况下，由于根据方案A与修正后或变更后的方案的内容的差异确定第一处理单元25对晶片W实施的RIE处理的方案(所修正的方案A或方案A)，所以可以防止根据作为内容与方案A大不相同的方案的方案B对晶片W实施RIE处理。如果根据方案B对晶片W实施处理，则因为该处理与根据方案A的处理没有关联性，因此根据方案B的RIE处理的结果在方案A的修正中无用。因而，可以防止进行无用的方案的变更，因此，可以更高效地进行方案的研究。
接下来，对根据本发明的第二实施方式的基板处理装置进行说明。
本实施方式，其构成或作用与上述第一实施方式基本上是相同的，仅所实行的方案研究处理与上述第一实施方式不同。因而，对同样的构成或作用省略说明，在以下，仅对与第一实施方式不同的作用进行说明。
在根据本实施方式的基板处理装置中所实行的方案研究处理也是相同，虽然能够运用于第一处理单元25、第二处理单元34和第三处理单元36的任何一个，但是，以下为了简单，对运用于第一处理单元25的情况下进行说明。
图10是根据本实施方式的基板处理装置中所实行的方案研究处理的流程图。
在图10中，首先，在对一批量的晶片W实施RIE处理期间进行方案的研究时，如果由操作者，作为对一批量的晶片W实施的RIE处理的方案输入方案A，而且方案缓冲功能成为无效而方案的修正的禁止被解除，则EC 89作为对一批量的晶片W实施的RIE处理的方案设定方案A，将该方案A在第一处理单元25中展开且使第一处理单元25的方案缓冲功能成为无效(步骤S1001)。
接着，从晶圆传送盒14经由装载单元13或第一负载·锁定单元27向第一处理单元25搬入晶片W(步骤S1002)，对晶片W实行根据方案A的RIE处理(步骤S1003)。此时，测量第一处理单元25内的等离子体的发光状态。
接着，在第一处理单元25中，如果在根据方案A的RIE处理的中途发生错误(步骤S1004)，则EC 89中断第一处理单元25中的RIE处理。此时，晶片W没有被从第一处理单元25搬出，而是保留在第一处理单元25内。然后，操作面板88显示方案修正画面。EC 89根据操作者进行的方案A的修正输入修正方案A，在第一处理单元25中展开该所修正的方案A(步骤S1005)。
接着，对晶片W实行根据所修正的方案A的RIE处理(步骤S1006)。此时，测量第一处理单元25内的等离子体的发光状态。
接着，从第一处理单元25搬出已实行RIE处理的晶片W(步骤S1007)，基于等离子体的发光状态的测量结果判别所修正的方案A作为RIE处理的方案是否合适(步骤S1008)。
在步骤S1005的判别的结果，所修正的方案A作为RIE处理的方案合适的情况下(在步骤S1008里“是”)，结束本处理，在所修正的方案A作为RIE处理的方案不合适的情况下(在步骤S1008里“否”)，进到步骤S1009。
接着，向第一处理单元25搬入下批的晶片W(步骤S1009)，对晶片W实行根据所修正的方案A的RIE处理(步骤S1010)。此时，测量第一处理单元25内的等离子体的发光状态。然后，从第一处理单元25搬出晶片W(步骤S1011)，回到步骤S1008。
如果利用图10的处理，则在对一批量的晶片W实行RIE处理期间，如果在根据方案A的RIE处理的中途发生错误，则由于在第一处理单元25中所展开的方案A被修正，所以不等对一批量的晶片W实施RIE处理，可以修正方案A，因此，方案的研究中不耗费时间。此外，不按发生错误的方案再次对晶片W实施RIE处理，不对晶片W实施无用的RIE处理，可以高效地进行方案的研究。
虽然以上就方案的研究中方案A被修正的情况下进行了说明，但是，以下就方案A被变更成方案B的情况下进行说明。
图11是根据本实施方式的基板处理装置中所实行的方案研究处理的变形例的流程图。再者，对与图10的处理中的步骤相同的步骤赋予同一步骤序号，省略其说明。
在图11中，如果在第一处理单元25中，在根据方案A的RIE处理的中途发生错误(步骤S1004)，则EC 89中断第一处理单元25中的RIE处理。然后，操作面板88显示方案修正画面。根据操作者的向方案B的变更输入，EC 89在第一处理单元25中展开所变更的方案B(步骤S1101)。
接着，对晶片W实行根据所变更的方案B的RIE处理(步骤S1102)。此时，也是第一处理单元25中的等离子体的发光状态被测量。
接着，在变更的方案B作为RIE处理的方案不合适的情况下(在步骤S1008中“否(NO)”)，将下一批晶片W搬向第一处理单元25(步骤S1009)，EC89(条件确定部)对晶片实施根据方案A的RIE处理(步骤S1103)。此时，也是第一处理单元25中的等离子体的发光状态被测量。
在上述图10和图11的处理中，在第一处理单元25中，在根据方案A的RIE处理的中途发生错误的情况下，晶片W被留在第一处理单元25内。此时，如果方案A被修正，则该所修正的方案A在第一处理单元25中被展开且对留在第一处理单元25内的晶片W和后继它的晶片W(以下称为“后继晶片W”)实行根据该所修正的方案A的RIE处理。此外，如果方案A被向方案B变更，则虽然该所变更的方案B在第一处理单元25中被展开且对留在第一处理单元25内的晶片W实行根据该所变更的方案B的RIE处理，但是对后继晶片W实行不是根据方案B而是根据方案A的RIE处理。也就是说，在方案A被修正或变更的情况下，由于根据方案A与修正后或变更后的方案的内容的差异确定对后继晶片W实施的RIE处理的方案(所修正的方案A或方案A)，所以可以防止根据作为内容与方案A大不相同的方案的方案B对后继晶片W实施RIE处理。因而，可以防止进行无用的方案的变更，因此，可以更高效地进行方案的研究。
在上述图8～图11的处理被运用于第二处理单元34或第三处理单元36的情况下，判别因在晶片W的表面上所形成的沟槽的形状等而修正的方案等作为COR处理或PHT处理的方案是否合适。
虽然在上述各实施方式中，操作者通过操作面板88修正·变更方案，但是也可以将作为外部装置的PC 171(MES)修正·变更方案用的操作指示发送到基板处理装置10。在该场合，根据上述操作指示，判别晶片W的搬送模式的变更是否被禁止，在搬送模式未被禁止的情况下，进一步判别向基板处理单元的基板的搬入是否被禁止。此外，在搬送模式的变更被禁止的情况下，不接受来自PC 171的操作指示，方案向基板处理装置10的外部的传送被禁止。由此，在搬送模式的变更未被禁止的情况下，直到晶片W被向方案被修正·变更的第一处理单元25或第二处理单元34搬入，实行两次判别。因而，即使是有来自PC 171的操作指示的情况下，也可以防止晶片W向方案被修正·变更的第一处理单元25等误搬入。此外，在搬送模式的变更被禁止的情况下，可以在基板处理装置10中，或在该基板处理装置10的外部，可靠地防止方案被误变更。
此外，在各实施方式中，在由多个工序组成的晶片W的处理流程(处理步骤)中，处理流程也可以通过变更各工序的属性而被修正，由此，可以简便地修正处理流程。而且，在基板处理装置10中，含有表示处理流程的各工序中的处理内容的工序识别符(工序ID)的工序关联信息被记录，含有处理流程的各工序的顺序的方案被记录，在具有工序ID、搬送模式的识别符(CJ-ID)和等离子体处理的方案的识别符(PJ-ID)的方案中判别是否确认各工序的顺序，或者，各工序的顺序存在与否，在各工序的顺序不被确认，或各工序的顺序不存在的情况下，通过向操作者的警告、各工序的顺序的变更或工序的存在的变更而修正处理流程。由此，直到处理流程被修正，至少实行一次判别。因而，可以防止轻易地修正处理流程。
虽然根据上述各实施方式的基板处理装置，两个处理装置的结构互不相同，但是也可以是两个处理装置的结构相同，例如，每个处理装置都是对晶片W实施RIE处理的结构。
此外，在根据上述各实施方式的基板处理装置中，RIE处理等被实施的基板不限于电子器件用的半导体晶片，也可以是LCD(液晶显示器)或FPD(平板显示器)等中用的各种基板，或光掩膜、CD基板、印制基板等。
根据上述各实施方式的基板处理装置不限于图1中所示那种具有两个相互平行地配置的处理装置的平行式基板处理装置，如图12或图13中所示，也包括对晶片W实施规定的处理的作为真空处理室的多个处理单元放射状地配置的基板处理装置。
图12是表示根据上述各实施方式的基板处理装置的第一变形例的简要构成的俯视图。再者，在图12中，对与图1的基板处理装置10中的构成要素同样的构成要素赋予同一标号，省略其说明。
在图12中，基板处理装置137包括俯视六角形的传送单元138、在该传送单元138的周围放射状地配置的四个处理单元139～142、装载单元13、以及配置于传送单元138和装载单元13之间、连接传送单元138和装载单元13的两个负载·锁定单元143、144。
传送单元138和各处理单元139～142内部的压力被维持成真空，传送单元138与各处理单元139～142分别经由真空门阀145～148而连接。
在基板处理装置137中，装载单元13的内部压力被维持成大气压，另一方面，传送单元138的内部压力被维持成真空。因此，各负载·锁定单元143、144分别在与传送单元138的连接部具有真空门阀149、150、并且在与装载单元13的连接部具有大气门阀151、152，由此作为能够调整其内部压力的真空预备搬送室而构成。此外，各负载·锁定单元143、144具有暂时地放置在装载单元13和传送单元138之间所交接的晶片W用的晶片载置台153、154。
传送单元138具有配置于其内部的屈伸和旋转自如的蛙腿式的搬送臂155，该搬送臂155在各处理单元139～142或各负载·锁定单元143、144之间搬送晶片W。
各处理单元139～142分别具有放置处理被实施的晶片W的载置台156～159。这里，处理单元139、140具有与基板处理装置10中的第一处理单元25同样的构成，处理单元141具有与第二处理单元34同样的构成，处理单元142具有与第三处理单元36同样的构成。
再者，基板处理装置137中的各构成要素的动作，由具有与基板处理装置10中的系统控制器同样的构成的系统控制器来控制。
图13是表示根据上述各实施方式的基板处理装置的第二变形例的简要构成的俯视图。再者，在图13中，对与图1的基板处理装置10和图12的基板处理装置137中的构成要素同样的构成要素赋予同一标号，省略其说明。
在图13中，基板处理装置160对图12的基板处理装置137，追加两个处理单元161、162，与此相对照，传送单元163的形状也与基板处理装置137中的传送单元138的形状不同。所追加的两个处理单元161、162分别经由真空门阀164、165与处理单元163连接，并且具有晶片W的载置台166、167。处理单元161具有与第一处理单元25同样的构成，处理单元162具有与第二处理单元34同样的构成。
此外，传送单元163具有由两个SCARA(平面关节式)臂式的搬送臂组成的搬送臂单元168。该搬送臂单元168沿着配置于传送单元163内的导轨169移动，在各处理单元139～142、161、162或各负载·锁定单元143、144之间搬送晶片W。
再者，基板处理装置160中的各构成要素的动作也是由具有与基板处理装置10中的系统控制器同样的构成的系统控制器来控制。
本发明的目的，也可以通过将记录有实现上述本实施方式功能的软件程序码的存储介质供给到EC 89，EC 89的计算机(或者CPU或MPU等)读出并执行储存于存储介质的程序码来实现。
此时，从存储介质所读出的程序码本身就实现上述本实施方式的功能，该程序码和储存该程序码的存储介质就构成本发明。
此外，作为用来供给程序码的存储介质，例如，可以用floppy(注册商标)软盘，硬盘，光磁盘，CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘，磁带，不易失存储器卡，ROM等。或者，也可以经由网络下载程序码。
此外，不仅通过计算机执行读出的程序码，可以实现上述本实施方式的功能，而且还包括在计算机上运行的OS(操作系统)等进行实际的处理的一部或全部，并通过该处理上述本实施方式的功能可以实现的情况。
而且，还包括从存储介质所读出的程序码被写入插入计算机的功能扩展板或连接于计算机的功能扩展单元中所具有的存储器后，基于该程序码的指示，扩展板或扩展单元中所具有的CPU等用该扩展功能进行实际的处理的一部或全部，通过该处理可以实现所述本实施方式的功能的情况。
上述程序码的形态也可以由目标码、由解释程序所执行的程序码、供给到OS的脚本数据等形态组成。

Claims (14)

1.一种基板处理装置，其特征在于，包括：
对基板实施处理的基板处理单元、以及在对规定块数的基板实施所述处理期间禁止变更所述处理的处理条件的禁止部，其中，还包括：
在所述规定块数基板的处理期间解除禁止变更所述处理条件的解除部，以及
修正所述处理条件的修正部，
该基板处理装置还具有禁止向所述基板处理单元搬入所述基板的搬入禁止部，其中，
所述修正部在禁止向所述基板处理单元搬入所述基板时，修正所述处理条件。
2.如权利要求1所述的基板处理装置，其特征在于：
具有搬送所述基板的基板搬送单元、以及根据来自通过所述修正部修正所述处理条件用的外部装置的操作，判别是否在搬送所述基板时禁止变更基板搬送条件的判别部，
判别部在未禁止变更所述基板搬送条件的情况下，进一步判别是否禁止向所述基板处理单元搬入所述基板。
3.如权利要求2所述的基板处理装置，其特征在于：
在禁止变更所述基板搬送条件的情况下，不接受来自所述外部装置的操作。
4.如权利要求2所述的基板处理装置，其特征在于：
在禁止变更所述基板搬送条件的情况下，禁止向外部传送所述处理条件。
5.如权利要求1至4中任一项所述的基板处理装置，其特征在于，包括：
设定对所述规定块数的基板实施处理的处理条件的设定部，以及
条件确定部，在内容与所述设定的处理条件不同的处理条件被输入时，根据该内容不同的处理条件与所述设定部设定的处理条件的内容差异，确定所述基板处理单元对所述基板所实施处理的处理条件。
6.如权利要求1至4中任一项所述的基板处理装置，其特征在于：
在由多个工序组成的所述基板的处理步骤中，通过变更所述各工序的属性而修正所述处理步骤的处理步骤修正部。
7.如权利要求6所述的基板处理装置，其特征在于，包括：
记录至少含有表示所述处理步骤的各工序中的所述基板的处理内容的工序识别符的工序相关信息的工序相关信息记录部，
记录含有所述处理步骤的各工序的顺序的所述处理条件的处理条件记录部，以及
在具有所述工序识别符和所述处理条件的识别符的所述处理条件中判别所述各工序的顺序是否被确认、或者所述各工序的顺序是否存在的工序顺序判别部，其中，
所述处理步骤修正部在所述各工序的顺序未被确认或者所述各工序的顺序不存在的情况下，通过警告并变更所述各工序的顺序或者警告并变更所述各工序的存在来修正所述处理步骤。
8.一种基板处理条件研究方法，其特征在于：
是具有对基板实施处理的基板处理单元、以及在对规定块数的基板实施所述处理期间禁止变更所述处理的处理条件的禁止部的基板处理装置所实行的基板处理条件研究方法，其包括：
在所述规定块数的基板的处理期间解除禁止变更所述处理条件的解除步骤，和
修正所述处理条件的修正步骤，
在所述修正步骤中，在禁止向所述基板处理单元搬入所述基板时，修正所述处理条件。
9.如权利要求8所述的基板处理条件研究方法，其特征在于：
在所述修正步骤中，在所述基板处理单元中发生异常时，修正所述处理条件。
10.如权利要求8或9所述的基板处理条件研究方法，其特征在于，包括：
根据来自在所述修正步骤中修正所述处理条件用的外部装置的操作，判别是否在搬送所述基板时禁止变更基板搬送条件的第一判别步骤，以及
在未禁止变更所述基板搬送条件的情况下，进一步判别是否禁止向所述基板处理单元搬送所述基板的第二判别步骤。
11.如权利要求10所述的基板处理条件研究方法，其特征在于：
在禁止变更所述基板搬送条件的情况下，不接受来自所述外部装置的操作。
12.如权利要求10所述的基板处理条件研究方法，其特征在于：
在禁止变更所述基板搬送条件的情况下，禁止向外部传送所述处理条件。
13.如权利要求8、9、11、12中任一项所述的基板处理条件研究方法，其特征在于：
在由多个工序组成的所述基板的处理步骤中，具有通过变更所述各工序的属性来修正所述处理步骤的处理步骤修正步骤。
14.如权利要求13所述的基板处理条件研究方法，其特征在于，包括：
记录至少含有表示所述处理步骤的各工序中的所述基板的处理内容的工序识别符的工序关联信息的工序关联信息记录步骤，
记录含有所述处理步骤的各工序的顺序的所述处理条件的处理条件记录步骤，以及
在具有所述工序识别符和所述处理条件的识别符的所述处理条件中判别所述各工序的顺序是否被确认、或者所述各工序的顺序是否存在的判别步骤，其中，
在所述处理步骤修正步骤中，在所述各工序的顺序未被确认或者所述各工序的顺序不存在的情况下，通过警告以及所述各工序的顺序的变更或者警告以及所述各工序的存在的变更来修正所述处理步骤。
CN2007100860671A 2006-03-08 2007-03-08 基板处理装置和基板处理条件研究方法 Active CN101034661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-062882 2006-03-08
JP2006062882 2006-03-08
JP2006062882A JP4839101B2 (ja) 2006-03-08 2006-03-08 基板処理装置、基板処理条件検討方法及び記憶媒体

Publications (2)

Publication Number Publication Date
CN101034661A CN101034661A (zh) 2007-09-12
CN101034661B true CN101034661B (zh) 2010-09-01

Family

ID=38171585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100860671A Active CN101034661B (zh) 2006-03-08 2007-03-08 基板处理装置和基板处理条件研究方法

Country Status (6)

Country Link
US (1) US8190281B2 (zh)
EP (1) EP1833077A3 (zh)
JP (1) JP4839101B2 (zh)
KR (1) KR100826690B1 (zh)
CN (1) CN101034661B (zh)
TW (1) TWI453787B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695231B2 (en) * 2004-03-08 2010-04-13 Jusung Engineering Co., Ltd. Vacuum pumping system, driving method thereof, apparatus having the same, and method of transferring substrate using the same
JP5224744B2 (ja) * 2006-10-04 2013-07-03 株式会社日立国際電気 基板処理装置
JP5089306B2 (ja) * 2007-09-18 2012-12-05 東京エレクトロン株式会社 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
CN101403913B (zh) * 2007-09-21 2013-07-24 费舍-柔斯芒特系统股份有限公司 实时批执行程序环境中的联机配方同步
US8369975B2 (en) * 2007-09-21 2013-02-05 Fisher-Rosemount Systems, Inc. Online recipe synchronization in a real-time batch executive environment
US8612886B2 (en) * 2007-09-28 2013-12-17 Rockwell Automation Technologies, Inc. Sequential function chart (SFC) online editing without reset
US8825189B2 (en) * 2007-11-13 2014-09-02 Fisher Rosemount Systems, Inc. Methods and apparatus to execute an auxiliary recipe and a batch recipe associated with a process control system
US8150541B2 (en) * 2007-11-13 2012-04-03 Fisher-Rosemount Systems, Inc. Methods and apparatus to modify a recipe process flow associated with a process control system during recipe execution
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
KR100986805B1 (ko) * 2008-11-21 2010-10-11 에코피아 주식회사 온도 가변형 프로브 스테이션
JP5484981B2 (ja) * 2010-03-25 2014-05-07 東京エレクトロン株式会社 基板載置台及び基板処理装置
WO2013071303A1 (en) * 2011-11-11 2013-05-16 Ecs Solutions Inc. System and method for batch control processing
KR102106969B1 (ko) * 2013-02-26 2020-05-08 삼성디스플레이 주식회사 기판 열처리 장치 및 그 방법
JP6216530B2 (ja) * 2013-03-29 2017-10-18 株式会社日立ハイテクノロジーズ 真空処理装置の運転方法
KR102222005B1 (ko) * 2014-01-09 2021-03-04 삼성디스플레이 주식회사 노광 장치 및 이를 이용한 노광 방법
JP6259698B2 (ja) 2014-03-28 2018-01-10 株式会社荏原製作所 基板処理方法
CN104269368A (zh) * 2014-08-29 2015-01-07 沈阳拓荆科技有限公司 一种利用前端模块为晶圆加热的装置及方法
JP6133832B2 (ja) * 2014-11-19 2017-05-24 東京エレクトロン株式会社 レシピｉｄ管理サーバ、レシピｉｄ管理システム、および端末装置
JP6698446B2 (ja) * 2016-07-05 2020-05-27 東京エレクトロン株式会社 基板液処理装置、基板液処理方法および記憶媒体
WO2018039578A1 (en) * 2016-08-26 2018-03-01 Applied Materials, Inc. Low pressure lift pin cavity hardware
JP6697984B2 (ja) * 2016-08-31 2020-05-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム
CN109841548B (zh) * 2017-11-27 2021-09-17 北京北方华创微电子装备有限公司 中转腔室及半导体加工设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587744B1 (en) * 1999-06-22 2003-07-01 Brooks Automation, Inc. Run-to-run controller for use in microelectronic fabrication
US6607926B1 (en) * 1999-08-10 2003-08-19 Advanced Micro Devices, Inc. Method and apparatus for performing run-to-run control in a batch manufacturing environment
CN1564970A (zh) * 2001-07-16 2005-01-12 应用材料有限公司 运行至运行控制与故障检测的集成
CN1602546A (zh) * 2001-06-19 2005-03-30 应用材料有限公司 基于原位传感器的半导体处理工序控制

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668653A (en) * 1968-10-22 1972-06-06 Sundstrad Corp Control system
JP2000260674A (ja) 1999-03-09 2000-09-22 Toshiba Corp 製造装置の動作分析方法並びにその方法を実施するための製造装置
JP2002151374A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体デバイス製造フロー管理システムおよび方法
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
JP3708919B2 (ja) * 2001-10-30 2005-10-19 株式会社半導体エネルギー研究所 生産ラインの管理システム
US6732006B2 (en) * 2002-02-06 2004-05-04 Asm International Nv Method and system to process semiconductor wafers
US7047101B1 (en) * 2002-07-29 2006-05-16 Kla-Tencor Technologies Corporation Reuse in semiconductor measurement recipes
JP2004319961A (ja) 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム
JP2005294460A (ja) 2004-03-31 2005-10-20 Tokyo Electron Ltd 塗布、現像装置
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
US7571019B2 (en) * 2005-12-30 2009-08-04 Intel Corporation Integrated configuration, flow and execution system for semiconductor device experimental flows and production flows

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587744B1 (en) * 1999-06-22 2003-07-01 Brooks Automation, Inc. Run-to-run controller for use in microelectronic fabrication
US6607926B1 (en) * 1999-08-10 2003-08-19 Advanced Micro Devices, Inc. Method and apparatus for performing run-to-run control in a batch manufacturing environment
CN1602546A (zh) * 2001-06-19 2005-03-30 应用材料有限公司 基于原位传感器的半导体处理工序控制
CN1564970A (zh) * 2001-07-16 2005-01-12 应用材料有限公司 运行至运行控制与故障检测的集成

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-294460A 2005.10.20

Also Published As

Publication number Publication date
EP1833077A2 (en) 2007-09-12
JP4839101B2 (ja) 2011-12-21
TW200741803A (en) 2007-11-01
US8190281B2 (en) 2012-05-29
US20070212846A1 (en) 2007-09-13
KR100826690B1 (ko) 2008-04-30
EP1833077A3 (en) 2007-11-28
TWI453787B (zh) 2014-09-21
JP2007242868A (ja) 2007-09-20
KR20070092137A (ko) 2007-09-12
CN101034661A (zh) 2007-09-12

Similar Documents

Publication Publication Date Title
CN101034661B (zh) 基板处理装置和基板处理条件研究方法
JP3943828B2 (ja) 塗布、現像装置及びパターン形成方法
CN101385128B (zh) 基板处理装置以及基板处理方法
KR100806418B1 (ko) 기판처리장치
US10748795B2 (en) Substrate processing method and substrate processing apparatus
US8229585B2 (en) Methods and apparatus for vertically orienting substrate processing tools in a clean space
TW201321287A (zh) 裸露工件儲存櫃之附加容器儲存裝置
KR20070105894A (ko) 기판처리방법, 기판처리시스템 및 기판처리장치
JP6094148B2 (ja) 基板処理装置
JP2006278396A (ja) 処理装置及びプログラム
US20070147832A1 (en) Method of processing substrate, substrate processing system and substrate processing apparatus
CN101030525A (zh) 基板处理装置、基板处理条件变更方法和存储介质
JP4080405B2 (ja) 基板処理装置
JP2005101076A (ja) 基板処理装置及び基板処理方法
KR100573618B1 (ko) 기판처리방법 및 기판처리장치
CN102064105A (zh) 基板处理方法及存储介质
JP5545693B2 (ja) 現像処理装置
US20080008837A1 (en) Substrate processing apparatus and substrate processing method for heat-treating substrate
JP4722684B2 (ja) 基板処理装置
WO2015016033A1 (ja) 基板処理装置、基板処理方法、および基板処理システム
JP2006344986A (ja) 塗布、現像装置及びパターン形成方法
JP4262037B2 (ja) 基板処理装置
JP4323905B2 (ja) 基板処理装置
JP4900903B2 (ja) 基板処理装置、基板処理装置のパラメータ管理システム、基板処理装置のパラメータ管理方法、プログラム、及び記憶媒体
JP2005101079A (ja) 基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant