CN101046794A - 主通信电路、从通信电路、以及数据通信方法 - Google Patents

主通信电路、从通信电路、以及数据通信方法 Download PDF

Info

Publication number
CN101046794A
CN101046794A CNA2007100057264A CN200710005726A CN101046794A CN 101046794 A CN101046794 A CN 101046794A CN A2007100057264 A CNA2007100057264 A CN A2007100057264A CN 200710005726 A CN200710005726 A CN 200710005726A CN 101046794 A CN101046794 A CN 101046794A
Authority
CN
China
Prior art keywords
circuit
signal
time
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100057264A
Other languages
English (en)
Other versions
CN100527116C (zh
Inventor
山田进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101046794A publication Critical patent/CN101046794A/zh
Application granted granted Critical
Publication of CN100527116C publication Critical patent/CN100527116C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Abstract

连接为可与从通信电路进行通信的主通信电路，在发送到从通信电路的值为一方的逻辑电平的值时，开始可检测第一时间的第一定时器电路的检测动作，并且将一方的逻辑电平的第一输出信号发送到从通信电路，从通信电路根据自主通信电路发送来的第一输出信号，开始可检测比第一时间长的第二时间的第二定时器电路的检测动作，第一定时器电路在第二定时器电路检测第二时间之前检测第一时间，第二输出电路输出另一方的电平的第二输出信号，从而自主通信电路向从通信电路发送一方的逻辑电平的值，第二定时器电路检测第二时间，从而自主通信电路向从通信电路发送另一方的逻辑电平的值。由此，即使在时钟的精度低的情况下也能收发数据。

Description

主通信电路、从通信电路、以及数据通信方法
技术领域
本发明涉及主通信电路、从通信电路、以及数据通信方法。
背景技术
在进行搭载有微型计算机的集成电路的调试时，需要对作为调试对象的集成电路写入调试用的数据，或读出由微型计算机输出的数据。因此，在集成电路中，需要这样进行数据的输入输出用的接口。
但是，在集成电路中，为了降低成本等，尽量减小其芯片的尺寸是很重要的。因此，特别是希望尽量减少调试用的数据的输入输出使用的端子。所以，提出了如下单线式通信方式：使数据输入输出用的输入输出端子为一个，通过与该输入输出端子连接的一根通信线收发数据。作为这样的单线式通信方式，例如公知有专利文献1等中公开的UART(UniversalAsynchronous Receiver/Transmitter)。
UART中的数据的收发在通过一根通信线连接的主通信电路与从通信电路之间进行。在UART中，主通信电路或从通信电路改变通信线的信号电平，从而在主通信电路与从通信电路之间进行1位的数据(“1”或“0”)的收发。
例如，在主通信电路对从通信电路发送数据时，主通信电路将通信线的信号电平驱动为“0”。并且，主通信电路当发送的数据为“1”时，随后将通信线的信号电平驱动为“1”，当发送的数据为“0”时，使通信线的信号电平维持在“0”。然后，从通信电路通过取得自数据收发开始经过规定时间后的通信线的信号电平来接收“1”或“0”。
另外，例如，在主通信电路自从通信电路接收数据时，主通信电路将通信线的信号电平驱动为“0”。然后，主通信电路将通信线的信号电平驱动为“1”。并且，从通信电路当发送到主通信电路的数据为“1”时，不使通信线的信号电平变化而维持在“1”，当发送到主通信电路的数据为“0”时，将通信线的信号电平驱动为“0”。然后，主通信电路通过取得自数据收发开始经过规定时间后的通信线的信号电平来接收“1”或“0”。
专利文献1：特表2001-508562号公报
如上所述，在URAT等的单线式通信方式中，需要在主通信电路和从通信电路中共有将通信线的信号电平取入的定时等的时间。因此，为了可靠地进行主通信电路与从通信电路之间的数据的收发，需要减小主通信电路中用于计时的时钟与从通信电路中用于计时的时钟的偏差。
例如，在UART的情况下，主通信电路与从通信电路之间收发的数据为分别具有1位起始位和停止位、8位数据位的共计10位。在此，例如，若主通信电路和从通信电路中的时钟相对于1位的偏差为5％，则对于10位数据产生50％的偏差，会以非希望的定时取得通信线的信号电平。因此，在使用UART时，一般要求主通信电路与从通信电路的时钟的偏差抑制在2～3％左右。
在使用这样的单线式通信方式进行搭载有微型计算机的集成电路的调试时，在被调试侧即从通信电路侧，一般根据微型计算机的主时钟来生成一线式通信用的时钟。并且，由于主时钟的频率因电路而异，所以难以对所有频率的主时钟生成精度优异的时钟。因此，为了提高从通信电路侧的时钟的精度，需要生成不同于微型计算机的主时钟的通信用的时钟所用的振荡器，但设置振荡器用于调试是不现实的。
发明内容
本发明鉴于上述课题而实现，目的在于提供一种即使在通信所需的端子数量少、时钟精度低的情况下也能收发数据的主通信电路、从通信电路以及数据通信方法。
为了实现上述目的，本发明的主通信电路连接成能与从通信电路进行通信，其中具备：定时器电路，其能检测第一时间；第一输出电路，其当发送到所述从通信电路的值为一方的逻辑电平时，开始所述定时器电路的检测动作，输出用于使所述从通信电路所具有的比所述第一时间长的第二时间的检测动作开始的一方的逻辑电平的第一输出信号；和第二输出电路，其在所述定时器电路检测到所述第一时间时，输出另一方的逻辑电平的第二输出信号，在向所述从通信电路发送一方的逻辑电平的值时，所述从通信电路不检测所述第二时间，所述定时器电路检测所述第一时间，所述第二输出电路输出所述第二输出信号，由此向所述从通信电路发送一方的逻辑电平的值，在向所述从通信电路发送另一方的逻辑电平的值时，所述定时器电路不检测所述第一时间，所述从通信电路检测所述第二时间，由此向所述从通信电路发送另一方的逻辑电平的值。
另外，本发明的主通信电路也可以是：连接成能与从通信电路进行通信，其中具备：定时器电路，其能检测第一时间；第一输出电路，其开始所述定时器电路的检测动作，并且当所述从通信电路发送的值为一方的逻辑电平的值时，输出用于使所述从通信电路开始比所述第一时间短的第二时间的检测动作的一方的逻辑电平的第一输出信号；和接收电路，其在所述定时器电路不检测所述第一时间且所述从通信电路检测所述第二时间从而自所述从通信电路发送来另一方的逻辑电平的第二输出信号时，输出一方的逻辑电平的值，在所述从通信电路不检测所述第二时间且所述定时器电路检测到所述第一时间时，输出另一方的逻辑电平的值。
另外，本发明的主通信电路也可以是：连接成能与从通信电路进行通信，其中具备：定时器电路，其能检测第一时间或第二时间；第一输出电路，其输出一方的逻辑电平的第一输出信号；第二输出电路，其在所述定时器电路检测到所述第一时间或第二时间时，输出另一方的逻辑电平的第二输出信号；和接收电路，其接收自所述从通信电路发送的值，在输入的收发模式信号是表示向所述从通信电路发送值的信号的情况下，当发送到所述从通信电路的值是一方的逻辑电平的值时，所述第一输出电路输出所述第一输出信号，以使所述定时器电路开始所述第一时间的检测动作，使所述从通信电路开始比所述第一时间长的第三时间的检测动作，在将一方的逻辑电平的值发送到所述从通信电路时，所述从通信电路不检测所述第三时间，所述定时器电路检测所述第一时间，所述第二输出电路输出所述第二输出信号，由此向所述从通信电路发送一方的逻辑电平的值，在将另一方的逻辑电平的值发送到所述从通信电路时，所述定时器电路不检测所述第一时间，所述从通信电路检测所述第三时间，由此向所述从通信电路发送另一方的逻辑电平的值，在所述收发模式信号是表示自所述从通信电路接收值的信号的情况下，所述第一输出电路输出所述第一输出信号，使得所述定时器电路开始所述第二时间的检测动作，并当所述从通信电路发送的值是一方的逻辑电平的值时使所述从通信电路开始比所述第二时间短的第四时间的检测动作，所述接收电路在所述定时器电路不检测所述第二时间且所述从通信电路检测所述第四时间从而自所述从通信电路发送来所述第二输出信号的情况下，输出一方的逻辑电平的值，在所述从通信电路不检测所述第四时间且所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
另外本发明的从通信电路连接成能与可检测第一时间的主通信电路进行通信，其中具备：定时器电路，其根据自所述主通信电路发送来的一方的逻辑电平的第一输出信号，开始比所述第一时间长的第二时间的检测动作；和接收电路，其在所述定时器电路不检测所述第二时间且所述主通信电路检测所述第一时间从而自所述主通信电路发送来另一方的逻辑电平的第二输出信号的情况下，输出一方的逻辑电平的值，在所述主通信电路不检测所述第一时间且所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
另外，本发明的从通信电路也可以是：连接成能与可检测第一时间的主通信电路进行通信，其中具备：定时器电路，其在发送到所述主通信电路的值为一方的逻辑电平的值时，根据自所述主通信电路发送来的一方的逻辑电平的第一输出信号，开始比所述第一时间短的第二时间的检测动作；和输出电路，若所述定时器电路检测到第二时间，则输出另一方的逻辑电平的第二输出信号，在将一方的逻辑电平的值发送到所述主通信电路时，所述主通信电路不检测所述第一时间，所述定时器电路检测所述第二时间，由此向所述主通信电路发送一方的逻辑电平的值，在将另一方的逻辑电平的值发送到所述主通信电路时，所述定时器电路不检测所述第二时间，所述主通信电路检测所述第一时间，由此向所述主通信电路发送另一方的逻辑电平的值。
另外，本发明的从通信电路也可以是：连接成能与可检测第一时间或第二时间的主通信电路进行通信，其中具备：定时器电路，其根据自所述主通信电路发送来的一方的逻辑电平的第一输出信号，可检测比所述第一时间长的第三时间或比所述第二时间短的第四时间；输出电路，若所述定时器电路检测到第四时间，则输出另一方的逻辑电平的第二输出信号；和接收电路，其接收自所述主通信电路发送的值，在输入的收发模式信号是表示自所述主通信电路接收值的信号的情况下，所述定时器电路根据自所述主通信电路发送来的所述第一输出信号，开始所述第三时间的检测动作，所述接收电路在所述定时器电路不检测所述第三时间且所述主通信电路检测所述第一时间从而自所述主通信电路发送来所述第二输出信号的情况下，输出一方的逻辑电平的值，在所述主通信电路不检测所述第一时间且所述定时器电路检测到所述第三时间的情况下，输出另一方的逻辑电平的值，在输入的收发模式信号是表示向所述主通信电路发送值的信号的情况下，在发送到所述主通信电路的值为一方的逻辑电平的值的情况下，所述定时器电路根据自所述主通信电路发送来的所述第一输出信号，开始所述第四时间的检测动作，在向所述主通信电路发送一方的逻辑电平的值的情况下，所述主通信电路不检测所述第二时间，所述定时器电路检测所述第四时间，从而向所述主通信电路发送一方的逻辑电平的值，在向所述主通信电路发送一方的逻辑电平的值的情况下，所述主通信电路不检测所述第二时间，所述定时器电路检测所述第四时间，从而向所述主通信电路发送一方的逻辑电平的值，在将另一方的逻辑电平的值发送到所述主通信电路时，所述定时器电路不检测所述第四时间，所述主通信电路检测所述第二时间，由此向所述主通信电路发送另一方的逻辑电平的值。
在本发明的数据通信方法中，连接为可与从通信电路进行通信的主通信电路，在发送到所述从通信电路的值为一方的逻辑电平的值时，开始可检测第一时间的第一定时器电路的检测动作，并且将一方的逻辑电平的第一输出信号发送到所述从通信电路，所述从通信电路根据自所述主通信电路发送来的所述第一输出信号，开始可检测比所述第一时间长的第二时间的第二定时器电路的检测动作，所述第二定时器电路不检测所述第二时间，所述第一定时器电路检测所述第一时间，所述第二输出电路输出所述第二输出信号，从而自所述主通信电路向所述从通信电路发送一方的逻辑电平的值，所述第一定时器电路不检测所述第一时间，所述第二定时器电路检测所述第二时间，从而自所述主通信电路向所述从通信电路发送另一方的逻辑电平的值。
另外，在本发明的数据通信方法中，也可以是：连接为可与从通信电路进行通信的主通信电路，开始可检测第一时间的第一定时器电路的检测动作，并且将一方的逻辑电平的第一输出信号发送到所述从通信电路，在发送到所述主通信电路的值为一方的逻辑电平的值时，所述从通信电路根据自所述主通信电路发送来的所述第一输出信号，开始可检测比所述第一时间短的第二时间的第二定时器电路的检测动作，所述第一定时器电路不检测所述第一时间，所述第二定时器电路检测所述第二时间，自所述从通信电路发送来另一方的逻辑电平的第二输出信号的值，从而所述主通信电路输出一方的逻辑电平的值，所述第二定时器电路不检测所述第二时间，所述第一定时器电路检测所述第一时间，从而所述主通信电路输出另一方的逻辑电平的值。
(发明效果)
可提供一种即使在通信所需的端子数量少、时钟精度低的情况下也能收发数据的主通信电路、从通信电路以及数据通信方法。
附图说明
图1是包括本发明的主通信电路和从通信电路的一实施方式的数据通信系统的构成图；
图2是表示自主通信电路向从通信电路发送数据时的时序图；
图3是表示主通信电路自从通信电路接收数据时的时序图；
图4是表示定时器电路不论收发模式和发送数据都进行计数动作的情况下的主通信电路和从通信电路的构成例的图；
图5是表示通过磁场耦合进行无线通信时的主通信电路和从通信电路的构成例的图；
图6是表示通过磁场耦合自主通信电路向从通信电路发送数据时的时序图；
图7是表示通过磁场耦合而主通信电路自从通信电路接收数据时的时序图；
图8是表示通过电场耦合进行无线通信时的主通信电路和从通信电路的构成例的图；
图9是表示通过电场耦合自主通信电路向从通信电路发送数据时的时序图；
图10是表示通过电场耦合而主通信电路自从通信电路接收数据时的时序图。
图中：1-主通信电路；2-从通信电路；10-通信线；11、12-控制电路；13-保持电路；20、40、41-反相器；21-P型MOSFET；22、28、35-OR电路；23、30-N型MOSFET；24、31-输入输出端子；25、32-定时器电路；26、33-NOR电路；27、34、51、53-AND电路；29、36-D-FF；42-电阻；50、52-NAND电路；60、70-线圈；61、62、71、72-边沿检测电路；63、73-SR-FF。
具体实施方式
(电路构成)
图1是包括本发明的主通信电路和从通信电路的一实施方式的数据通信系统的构成图。数据通信系统构成为包括：主通信电路1、从通信电路2、控制电路11、12、以及保持电路13。主通信电路1和从通信电路2通过一根通信线10连接。并且，主通信电路1可通过该通信线10向从通信电路2发送数据或自从通信电路2接收数据。例如，预先将从通信电路2内置于搭载有微型计算机的集成电路中，自设置在外部的主通信电路1经由从通信电路2将数据写入集成电路，或经由从通信电路2读出微型计算机所输出的数据，从而可进行微型计算机的调试。
控制电路11是用于控制主通信电路1的动作的电路。另外，控制电路12是用于控制从通信电路2的动作的电路。
保持电路13由反相器40、41和电阻42构成，若信号自主通信电路1或从通信电路2被输出到通信线10，则可将通信线10的信号电平保持在该信号的电平。另外，在本实施方式中，在通信线10上设置了保持电路13，但也可在主通信电路1或从通信电路2中设置保持电路13。在主通信电路1或从通信电路2中设置保持电路13的情况下，无需在通信线10上设置保持电路10。
主通信电路1构成为包括：反相器20、P型MOSFET21(第一输出电路)、OR电路22、N型MOSFET23(第二输出电路)、输入输出端子24、定时器电路25、NOR电路26、AND电路27、OR电路28、和D型触发器(下面表示为“D-FF”)29。另外，由定时器电路25、NOR电路26、AND电路27和OR电路28构成的电路相当于本发明的定时器电路(第一定时器电路)。另外，D-FF29相当于本发明的接收电路。
P型MOSFET21源极被施加电压Vdd，漏极与N型MOSFET23的漏极连接。另外，N型MOSFET23的源极接地。并且，自控制电路11输出的数据输出请求信号(DataOutRq)被反相器20反相后输入到P型MOSFET21的栅极。另外，自控制电路11输出的初始化信号(Initialize)和表示定时器电路25的溢出检测的溢出信号(Tm1Ovf)的逻辑和通过OR电路22被输入到N型MOSFET23的栅极。并且采用如下构成：P型MOSFET21和N型MOSFET23的连接点的电压经由输入输出端子24输出到通信线10。
例如，若数据输出请求信号(DataOutRq)变为H电平，则P型MOSFET21导通，通信线10的信号电平变为H电平(一方的逻辑电平：第一输出信号)。然后，即使数据输出请求信号(DataOutRq)变为L电平而P型MOSFET21截止，通信线10的信号电平也通过保持电路13而被维持在H电平。另外，例如，若初始化信号(Initialize)变为H电平，则N型MOSFET23导通，通信线10的信号电平变为L电平。接着，即使初始化信号(Initialize)变为L电平而N型MOSFET23截止，通信线10的信号电平也通过保持电路13而被维持在L电平。另外同样，若溢出信号(Tm1Ovf)变为H电平，则N型MOSFET23导通，通信线10的信号电平变为L电平(另一方的逻辑电平：第二输出信号)。另外，通信线10的信号电平输出到控制电路11，作为用于判断主通信电路1和从通信电路2之间的数据传输结束的传输结束信号(TransEndM)。
定时器电路25是检测规定时间的经过的电路。对定时器电路25的时钟输入端子C输入用于时间的计数的时钟信号(Tm1Clock)。并且，当定时器电路25的复位输入端子R的信号电平例如从H电平变为L电平时，定时器电路25开始计数动作，若经过规定的时间，则使溢出信号(Tm1Ovf)例如从L电平变为H电平。另外，定时器电路25的检测时间例如可通过控制电路11的控制改变。检测时间的改变例如可如下进行：当定时器电路25是由多个D-FF构成的计数器时，通过将任一D-FF的输出作为溢出信号(Tm1Ovf)来改变检测时间。另外，例如，也可预先设置多个检测时间不同的定时器电路，根据来自控制电路11等的控制来切换所用的定时器电路。另外，例如，还可预先将检测时间存储到寄存器等中，从而通过改变寄存器等中存储的值来改变检测时间。
对NOR电路26输入通信线10的信号和时钟信号(Tm1Clock)。因此，NOR电路26的输出在通信线10的信号电平为L电平时，根据时钟信号(Tm1Clock)而变化，在通信线10的信号电平为H电平时，变为L电平。
对AND电路27输入：表示发送到从通信电路2的数据的发送数据信号(DataOutM)、和表示向从通信电路2发送数据或自从通信电路2接收数据的收发模式信号(SendRecM)。在本实施方式中例如设为：当向从通信电路2发送数据时即在发送模式下，收发模式信号(SendRecM)为“1”，当自从通信电路2接收数据时即在接收模式下，收发模式信号(SendRecM)为“0”。因此，AND电路27的输出在发送模式下为发送数据信号(DataOutM)，在接收模式下为L电平。
对OR电路28输入：自NOR电路26输出的信号、和自AND电路27输出的信号。并且，自OR电路28输出的信号被输入到定时器电路25的复位输入端子R。因此，当NOR电路26和AND电路27的至少任一方的输出为H电平时，OR电路28的输出变为H电平，定时器电路25的复位输入端子R变为H电平，所以定时器电路25不进行计数。然后，若NOR电路26和AND电路27双方的输出变为L电平，则定时器电路25的复位输入端子R变为L电平，定时器电路25将开始计数。
对D-FF29的数据输入端子D输入定时器电路25的溢出信号(Tm1Ovf)。并且，对D-FF29的时钟输入端子C输入将通信线10的信号反相后的信号。而且，自D-FF29的数据输出端子Q输出的信号成为表示自从通信电路2接收的数据的接收数据信号(RecDataM)。因此，例如，在通信线10的信号电平从H电平变为L电平时，定时器电路25的溢出信号(Tm1Ovf)被取入到D-FF29，作为接收数据信号(RecDataM)被输出。
从通信电路2构成为包括：N型MOSFET30(输出电路)、输入输出端子31、定时器电路32、NOR电路33、AND电路34、OR电路35、和D-FF36(接收电路)。另外，由定时器电路32、NOR电路33、AND电路34和OR电路35构成的电路相当于本发明的定时器电路(第二定时器电路)。
N型MOSFET30漏极经由输入输出端子31与通信线10连接，源极接地。并且，表示定时器电路32的溢出检测的溢出信号(Tm2Ovf)被输入到N型MOSFET30的栅极。因此，若溢出信号(Tm2Ovf)变为H电平，则N型MOSFET30导通，通信线10的信号电平变为L电平(另一方的逻辑电平：第二输出信号)。另外，通信线10的信号电平输出到控制电路12，作为用于判断主通信电路1和从通信电路2之间的数据传输结束的传输结束信号(TransEndS)。
定时器电路32是检测规定时间的经过的电路。对定时器电路32的时钟输入端子C输入用于时间的计数的时钟信号(Tm2Clock)。并且，当定时器电路32的复位输入端子R的信号电平例如从H电平变为L电平时，定时器电路32开始计数动作，若经过规定的时间，则使溢出信号(Tm2Ovf)例如从L电平变为H电平。另外，定时器电路32的检测时间可与定时器电路25同样地改变。
对NOR电路33输入通信线10的信号和时钟信号(Tm2Clock)。因此，NOR电路33的输出在通信线10的信号电平为L电平时，根据时钟信号(Tm2Clock)而变化，在通信线10的信号电平为H电平时，变为L电平。
对AND电路34输入：表示发送到主通信电路1的数据的发送数据信号(DataOutS)、和表示向主通信电路1发送数据或自主通信电路1接收数据的收发模式信号(SendRecS)。在本实施方式中例如设为：当向主通信电路1发送数据时即在发送模式下，收发模式信号(SendRecsS)为“1”，当自主通信电路1接收数据时即在接收模式下，收发模式信号(SendRecS)为“0”。因此，AND电路34的输出在发送模式下为发送数据信号(DataOutS)，在接收模式下为L电平。
对OR电路35输入：自NOR电路33输出的信号、和自AND电路34输出的信号。并且，自OR电路35输出的信号被输入到定时器电路32的复位输入端子R。因此，当NOR电路33和AND电路34的至少任一方的输出为H电平时，OR电路35的输出变为H电平，定时器电路32的复位输入端子R变为H电平，所以定时器电路32不进行计数。然后，若NOR电路33和AND电路34双方的输出变为L电平，则定时器电路32的复位输入端子R变为L电平，定时器电路32将开始计数。
对D-FF36的数据输入端子D输入定时器电路32的溢出信号(Tm2Ovf)。并且，对D-FF36的时钟输入端子C输入将通信线10的信号反相后的信号。而且，自D-FF36的数据输出端子Q输出的信号成为表示自主通信电路1接收的数据的接收数据信号(RecDataS)。因此，例如，在通信线10的信号电平从H电平变为L电平时，定时器电路32的溢出信号(Tm2Ovf)被取入到D-FF36，作为接收数据信号(RecDataS)被输出。
(动作说明)
下面，对主通信电路1和从通信电路2之间的数据收发的动作进行说明。
(1)数据发送
首先，对自主通信电路1向从通信电路2发送数据时的动作进行说明。图2是表示自主通信电路1向从通信电路2发送数据时的时序图。另外，在自主通信电路1向从通信电路2发送数据时，设主通信电路1的定时器电路25所检测的时间T1和从通信电路2的定时器电路32所检测的时间T2满足T1＜T2的关系。另外，时间T1相当于本发明权利要求书的权利要求1、权利要求19、权利要求20、权利要求40、和权利要求41中的第一时间。另外，时间T2相当于本发明的权利要求1、权利要求20、和权利要求41中的第二时间，还相当于权利要求19和权利要求40中的第三时间。
首先，在时刻t1，自控制电路11输出的初始化信号(Initialize)变为H电平。由此，N型MOSFET23导通，通信线10的信号电平变为L电平。另外，在时刻t2，即使初始化信号(Initialize)变为L电平，通信线10的信号电平也通过保持电路13而被维持在L电平。并且，自控制电路11输入发送数据信号(DataOutM)“1”(另一方逻辑电平的值)。
然后，在时刻t3，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，通信线10的信号电平变为H电平。另外，数据输出请求信号(DataOutRq)变为H电平的时间比T1短。此时，在主通信电路1中，由于发送数据信号(DataOutM)为“1”、收发模式信号(SendRecM)为“1”，因此AND电路27的输出变为H电平，定时器电路25的复位输入端子R仍为H电平。因此，主通信电路1的定时器电路25不开始计数动作。另一方面，在从通信电路2中，由于收发模式信号(SendRecS)为“0”，因此AND电路34的输出为L电平，由于通信线10的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T2的检测动作。
而后，自时刻t3经过时间T2变为时刻t4时，自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为H电平。由此，N型MOSFET30导通，通信线10的信号电平变为L电平。而且，当通信线10的信号电平变为L电平时，输入到D-FF36的时钟输入端子的信号从L电平变为H电平，自定时器电路32输出的H电平的溢出信号(Tm2Ovf)被取入到D-FF36，接收数据信号(RecDataS)变为H电平。即，自主通信电路1向从通信电路2发送了“1”。
另外，若通信线10的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位，在时刻t5溢出信号(Tm2Ovf)变为L电平。
然后，若伴随通信线10的信号电平的变化而传输结束信号(TransEndM)变为L电平，则控制电路11检测出到从通信电路2的数据发送已经完成，在时刻t6，开始输出下一个发送数据信号(DataOutM)“0”(一方的逻辑电平的值)。
接着，在时刻t7，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，通信线10的信号电平变为H电平。此时，在主通信电路1中，由于发送数据信号(DataOutM)为“0”，因此AND电路27的输出变为L电平，由于通信线10的信号电平为H电平，因此NOR电路26的输出变为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T1的检测动作。另外，在从通信电路2中，由于收发模式信号(SendRecS)为“0”，因此AND电路34的输出为L电平，由于通信线10的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T2的检测动作。
然后，自时刻t7经过时间T1变为时刻t8时，自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)变为H电平。另外，由于T1＜T2，因此自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为L电平。由此，N型MOSFET23导通，通信线10的信号电平变为L电平。而且，当通信线10的信号电平变为L电平时，输入到D-FF36的时钟输入端子的信号从L电平变为H电平，自定时器电路32输出的L电平的溢出信号(Tm2Ovf)被取入到D-FF36，接收数据信号(RecDataS)变为L电平。即，自主通信电路1向从通信电路2发送“0”。
另外，若通信线10的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位，在时刻t9溢出信号(Tm1Ovf)变为L电平。另外，若通信线10的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位。
这样，设由主通信电路1的定时器电路25检测的时间T1和由从通信电路2的定时器电路32检测的时间T2的关系满足T1＜T2，根据主通信电路1的定时器电路25是否开始检测动作，可发送“1”或“0”的数据。然后，根据时钟信号(Tm1Clock)和时钟信号(Tm2Clock)的精度预先设置T1和T2的时间差，由此即使时间T1和时间T2存在偏差，也能正常地自主通信电路1向从通信电路2发送数据。例如，在时钟信号(Tm1Clock)和时钟信号(Tm2Clock)有可能均偏差50％时，若设定时间T1为10ns，时间T2为40ns，则即使时间T1延长50％变为15ns，时间T2缩短50％变为20ns，由于T1＜T2，因此也可正常地发送数据。
另外，通过重复图2所例示的处理，自主通信电路1可向从通信电路2发送多位数据。在该情况下，通过传输结束信号(TransEndM)从H电平变为L电平，控制电路11检测到1位数据发送结束，在输出了下一个发送数据(DataOutM)之后，使数据输出请求信号(DataOutRq)变为H电平即可。另外，在自主通信电路1向从通信电路2发送多位数据时，也可将从通信电路2的D-FF36设为移位寄存器。在该情况下，在通信线10从H电平变为L电平的定时，自定时器电路32输出的溢出信号(Tm2Ovf)移位输入到移位寄存器中即可。
(2)数据接收
下面，对主通信电路1自从通信电路2接收数据时的动作进行说明。图3是表示主通信电路1自从通信电路2接收数据时的时序图。另外，在主通信电路1自从通信电路2接收数据时，设主通信电路1的定时器电路25所检测的时间T3和从通信电路2的定时器电路32所检测的时间T4满足T3＞T4的关系。另外，时间T3相当于本发明权利要求书的权利要求9、权利要求30、和权利要求42中的第一时间。另外，时间T4相当于本发明的权利要求9、30、和42中的第二时间，还相当于权利要求19和权利要求40中的第四时间。
另外，如上所述，定时器电路25的检测时间从T1向T3的改变、以及定时器电路32的检测时间从T2到T4的改变，可通过来自控制电路11、12等的控制而进行。例如，也可根据自控制电路11输出的收发模式信号(SendRecM)切换定时器电路25的检测时间，根据自控制电路12输出的收发模式信号(SendRecS)切换定时器电路32的检测时间。
首先，在时刻t11，自控制电路11输出的初始化信号(Initialize)变为H电平。由此，N型MOSFET23导通，通信线10的信号电平变为L电平。另外，在时刻t12，即使初始化信号(Initialize)变为L电平，通信线10的信号电平也通过保持电路13而被维持在L电平。并且，自控制电路12输入发送数据信号(DataOutS)“1”。
然后，在时刻t13，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，通信线10的信号电平变为H电平。另外，数据输出请求信号(DataOutRq)变为H电平的时间比T4短。此时，在主通信电路1中，由于收发模式信号(SendRecM)为“0”，因此AND电路27的输出变为L电平，由于通信线10的信号电平为H电平，因此NOR电路26的输出为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T3的检测动作。另一方面，在从通信电路2中，由于收发数据信号(DataOutS)为“1”、收发模式信号(SendRecS)为“1”，因此AND电路34的输出为H电平，定时器电路32的复位输入端子R仍为H电平。因此，从通信电路2的定时器电路32不开始进行计数动作。
而后，自时刻t13经过时间T3变为时刻t14时，自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)变为H电平。由此，N型MOSFET23导通，通信线10的信号电平变为L电平。而且，当通信线10的信号电平变为L电平时，输入到D-FF29的时钟输入端子的信号从L电平变为H电平，自定时器电路25输出的H电平的溢出信号(Tm1Ovf)被取入到D-FF29，接收数据信号(RecDataM)变为H电平。即，主通信电路1自从通信电路2接收了“1”。
另外，若通信线10的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位，在时刻t15溢出信号(Tm1Ovf)变为L电平。
然后，若传输结束信号(TransEndS)伴随通信线10的信号电平的变化而变为L电平，则控制电路12检测出到主通信电路1的数据发送已经完成，在时刻t16，开始输出下一个发送数据信号(DataOutS)“0”。
接着，在时刻t17，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，通信线10的信号电平变为H电平。此时，在主通信电路1中，由于收发模式信号(SendRecS)为“0”，因此AND电路27的输出为L电平，由于通信线10的信号电平为H电平，因此NOR电路26的输出为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T3的检测动作。另外，在从通信电路2中，由于发送数据信号(DataOutM)为“0”，因此AND电路34的输出变为L电平，由于通信线10的信号电平为H电平，因此NOR电路33的输出变为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T4的检测动作。
然后，自时刻t17经过时间T4变为时刻t18时，自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为H电平。另外，由于T3＞T4，因此自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)仍为L电平。由此，N型MOSFET30导通，通信线10的信号电平变为L电平。而且，当通信线10的信号电平变为L电平时，输入到D-FF29的时钟输入端子的信号从L电平变为H电平，自定时器电路25输出的L电平的溢出信号(Tm1Ovf)被取入到D-FF29，接收数据信号(RecDataM)变为L电平。即，主通信电路1自从通信电路2接收了“0”。
另外，若通信线10的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位。另外，若通信线10的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位，在时刻t19溢出信号(Tm2Ovf)变为L电平。
这样，设由主通信电路1的定时器电路25检测的时间T3和由从通信电路2的定时器电路32检测的时间T4的关系满足T3＞T4，根据从通信电路2的定时器电路32是否开始检测动作，主通信电路1可自从通信电路2接收“1”或“0”的数据。然后，根据时钟信号(Tm1Clock)和时钟信号(Tm2Clock)的精度预先设置T3和T4的时间差，由此即使时间T3和时间T4存在偏差，主通信电路1也能正常地自从通信电路2接收数据。例如，在时钟信号(Tm1Clock)和时钟信号(Tm2Clock)有可能均偏差50％时，若设定时间T3为40ns，时间T4为10ns，则即使时间T3缩短50％变为20ns，时间T4延长50％变为15ns，由于T3＞T4，因此也可正常地接收数据。
另外，通过重复图3所例示的处理，主通信电路1可自从通信电路2接收多位数据。在该情况下，控制电路12通过传输结束信号(TransEndS)从H电平变为L电平从而检测到1位数据发送结束并输出下一个发送数据(DataOutS)即可。控制电路11为了通过传输结束信号(TransEndM)从H电平变为L电平从而检测到1位数据接收结束并接收下一个数据，而使数据输出请求信号(DataOutRq)变为H电平即可。另外，在主通信电路1自从通信电路2接收多位数据时，也可将主通信电路1的D-FF29设为移位寄存器。在该情况下，在通信线10从H电平变为L电平的定时，自定时器电路25输出的溢出信号(Tm1Ovf)移位输入到移位寄存器中即可。
(定时器电路(其他方式))
在图1所示的电路中，设为当主通信电路1向从通信电路2发送数据“1”时，定时器电路25仍处于被复位的状态，但定时器电路25也可为进行计数动作的状态。另外，设为当主通信电路1自从通信电路2接收数据“1”时，定时器电路32仍处于被复位的状态，但定时器电路32也可为进行计数动作的状态。图4是表示定时器电路25、32与收发模式和发送数据无关地进行计数动作的情况下的主通信电路1和从通信电路2的构成例的图。
如图4所示，主通信电路1不具备图1所示的AND电路27和OR电路28，代之具备NAND电路50和AND电路51。在该情况下，由定时器电路25、NOR电路26、NAND电路50和AND电路51构成的电路相当于本发明的定时器电路(第一定时器电路)。并且，自NOR电路26输出的信号被输入到定时器电路25的复位输入端子R。另外，对NAND电路50输入发送数据信号(DataOutM)和收发模式信号(SendRecM)。并且，对AND电路51输入自NAND电路50输出的信号和自定时器电路25输出的溢出信号(Tm1Ovf)，自AND电路51输出的信号被输入到OR电路22。
另外，从通信电路2不具备图1所示的AND电路34和OR电路35，代之具备NAND电路52和AND电路53。在该情况下，由定时器电路32、NOR电路33、NAND电路52和AND电路53构成的电路相当于本发明的定时器电路(第二定时器电路)。并且，自NOR电路33输出的信号被输入到定时器电路32的复位输入端子R。另外，对NAND电路52输入发送数据信号(DataOutS)和收发模式信号(SendRecS)。并且，对AND电路53输入自NAND电路52输出的信号和自定时器电路32输出的溢出信号(Tm2Ovf)，自AND电路53输出的信号被输入到N型MOSFET30的栅极。
在图4所示的构成中，若通信线10的信号电平变为H电平，则无论收发模式和发送数据，定时器电路25、32的复位输入端子R的信号电平都变为L电平，因此定时器电路25、32开始计数动作。然后，定时器电路25若检测到设定的规定的时间T1或T3，则输出H电平的溢出信号(Tm1Ovf)。另外，定时器电路32若检测到设定的规定的时间T2或T4，则输出H电平的溢出信号(Tm2Ovf)。
并且，当自主通信电路1向从通信电路2发送数据“1”时，由于收发模式信号(SendRecM)和发送数据信号(DataOutM)为“1”，因此自NAND电路50输出的信号变为L电平。在该情况下，自AND电路51输出的信号无论定时器电路25的溢出信号(Tm1Ovf)，都变为L电平。即，当主通信电路1向从通信电路2发送数据“1”时，由定时器电路25、NOR电路26、NAND电路50和AND电路51构成的电路不进行时间T1的检测动作。另外，当自主通信电路1向从通信电路2发送数据“0”时，由于发送数据信号(DataOutM)为“0”，因此自NAND电路50输出的信号变为H电平。在该情况下，自AND电路51输出的信号会根据定时器电路25的溢出信号(Tm1Ovf)而变化。即，当主通信电路1向从通信电路2发送数据“0”时，由定时器电路25、NOR电路26、NAND电路50和AND电路51构成的电路进行时间T1的检测动作。
而且，当主通信电路1自从通信电路2接收数据“1”时，由于收发模式信号(SendRecS)和发送数据信号(DataOutS)为“1”，因此自NAND电路52输出的信号变为L电平。在该情况下，自AND电路53输出的信号无论定时器电路32的溢出信号(Tm2Ovf)，都变为L电平。即，当主通信电路1自从通信电路2接收数据“1”时，由定时器电路32、NOR电路33、NAND电路52和AND电路53构成的电路不进行时间T3的检测动作。另外，当主通信电路1自从通信电路2接收数据“0”时，由于发送数据信号(DataOutS)为“0”，因此自NAND电路52输出的信号变为H电平。在该情况下，自AND电路53输出的信号会根据定时器电路32的溢出信号(Tm2Ovf)而变化。即，当主通信电路1自从通信电路2接收数据“0”时，由定时器电路32、NOR电路33、NAND电路52和AND电路53构成的电路进行时间T3的检测动作。
(无线通信)
在图1所示的电路中，设主通信电路1和从通信电路2通过一根通信线10进行数据的收发，但也可通过磁场耦合或电场耦合等的无线通信进行同样的步骤。
(1)磁场耦合
图5是表示通过磁场耦合进行无线通信时的主通信电路1和从通信电路2的构成例的图。如图5所示，主通信电路1不具备图1所示的输入输出端子24，代之具备线圈60(无线通信电路)、边沿检测电路61、62、和SR型触发器(以后表示为“SR-FF”)63。另外，SR-FF63相当于本发明的存储电路。
对线圈60的一端施加P型MOSFET21和N型MOSFET23的连接点的电压，对线圈60的另一端施加中点电压Vref。因此，在P型MOSFET21导通、N型MOSFET23截止的情况下，自P型MOSFET21向线圈60流动电流。另外，在P型MOSFET21截止、N型MOSFET23导通的情况下，自线圈60向N型MOSFET23流动电流。
对边沿检测电路61、62施加P型MOSFET21和N型MOSFET23的连接点的电压即线圈60的一端的电压VL1。并且，边沿检测电路61若检测到电压VL1变为H电平，则例如输出H电平的信号。另外，边沿检测电路62若检测到电压VL1变为L电平，则例如输出H电平的信号。
对SR-FF63的数据输入端子S输入边沿检测电路61的输出信号。另外，对SR-FF63的数据输入端子R输入边沿检测电路62的输出信号。因此，若电压VL1变为H电平、边沿检测电路61的输出信号变为H电平，则自SR-FF63的数据输出端子Q输出的信号变为H电平。另外，若电压VL1变为L电平、边沿检测电路62的输出信号变为H电平，则自SR-FF63的数据输出端子Q输出的信号变为L电平。然后，自SR-FF63的数据输出端子Q输出的信号被输入到NOR电路26。另外，自SR-FF63的数据输出端子Q输出的信号被反相后输入到D-FF29的时钟输入端子。另外，自SR-FF63的数据输出端子Q输出的信号成为对控制电路11的传输结束信号(TransEndM)。即，自SR-FF63的数据输出端子Q输出的信号的信号电平变得与图1所示的通信线10的信号电平相同。
并且，从通信电路1不具备图1所示的输入输出端子31，代之具备线圈70(无线通信电路)、边沿检测电路71、72、和SR-FF73(存储电路)。
线圈70的一端与N型MOSFET30的漏极连接，对线圈70的另一端施加中点电压Vref。因此，在N型MOSFET30导通的情况下，自线圈70向N型MOSFET30流动电流。
对边沿检测电路71、72施加N型MOSFET30的漏极的电压即线圈70的一端的电压VL2。并且，边沿检测电路71若检测到电压VL2变为H电平，则例如输出H电平的信号。另外，边沿检测电路72若检测到电压VL2变为L电平，则例如输出H电平的信号。
对SR-FF73的数据输入端子S输入边沿检测电路71的输出信号。另外，对SR-FF73的数据输入端子R输入边沿检测电路72的输出信号。因此，若电压VL2变为H电平、边沿检测电路71的输出信号变为H电平，则自SR-FF73的数据输出端子Q输出的信号变为H电平。另外，若电压VL2变为L电平、边沿检测电路72的输出信号变为H电平，则自SR-FF73的数据输出端子Q输出的信号变为L电平。然后，自SR-FF73的数据输出端子Q输出的信号被输入到NOR电路33。另外，自SR-FF73的数据输出端子Q输出的信号被反相后输入到D-FF36的时钟输入端子。另外，自SR-FF73的数据输出端子Q输出的信号成为针对控制电路12的传输结束信号(TransEndS)。即，自SR-FF73的数据输出端子Q输出的信号的信号电平变得与图1所示的通信线10的信号电平相同。
并且，在线圈60、70使主通信电路1和从通信电路2靠近而达到可磁场结合的程度的状态下，通过执行与使用通信线10时相同的步骤，可在主通信电路1和从通信电路2之间进行数据的收发。
图6是表示通过磁场耦合自主通信电路1向从通信电路2发送数据时的时序图。另外，当自主通信电路1向从通信电路2发送数据时，主通信电路1的定时器电路25检测的时间T1和从通信电路2的定时器电路32检测的时间T2满足T1＜T2的关系。
首先，在时刻t20，自控制电路11输入发送数据信号(DataOutM)“1”。然后，在时刻t21，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，电流从P型MOSFET21朝向线圈60流动，电压VL1变为H电平。并且，因线圈60中流动电流而产生的磁场传递到线圈70，自N型MOSFET30向线圈70产生电流，电压VL2变为H电平。由此，从SR-FF63、73的数据输出端子Q输出的信号为H电平。并且，在主通信电路1中，由于发送数据信号(DataOutM)为“1”、收发模式信号(SendRecM)为“1”，因此AND电路27的输出为H电平，定时器电路25的复位输入端子R仍为H电平。因此，主通信电路1的定时器电路25不开始计数动作。另一方面，在从通信电路2中，由于收发模式信号(SendRecS)为“0”，因此AND电路34的输出为L电平，由于自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T2的检测动作。
另外，在时刻t22若数据输出请求信号(DataOutRq)变为L电平，则P型MOSFET21截止，电压VL1和电压VL2产生反电动势，而边沿检测电路62、72检测不到该变化。另外，设数据输出请求信号(DataOutRq)变为H电平的时间比T1短。
而后，自时刻t21经过时间T2变为时刻t23时，自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为H电平。由此，N型MOSFET30导通，自线圈70向N型MOSFET30流动电流，电压VL2变为L电平。而且，因线圈70中流动电流而产生的磁场传递到线圈60，自线圈60向N型MOSFET23产生电流，电压VL1变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为L电平。而且，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF36的时钟输入端子的信号从L电平变为H电平，自定时器电路32输出的H电平的溢出信号(Tm2Ovf)被取入到D-FF36，接收数据信号(RecDataS)变为H电平。即，自主通信电路1向从通信电路2发送了“1”。
另外，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位，在时刻t24溢出信号(Tm2Ovf)变为L电平。
另外，在时刻t24若溢出信号(Tm2Ovf)变为L电平，则N型MOSFET30截止，电压VL1和电压VL2产生反电动势，但边沿检测电路61、71检测不到该变化。
另外，若传输结束信号(TransEndM)伴随自SR-FF63的数据输出端子Q输出的信号的信号电平的变化而变为L电平，则控制电路11检测出到从通信电路2的数据发送已经完成，在时刻t25，开始输出下一个发送数据信号(DataOutM)“0”。
然后，在时刻t26，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，自P型MOSFET21向线圈60流动电流，电压VL1变为H电平。并且，因线圈60中流动电流而产生的磁场传递到线圈70，自N型MOSFET30向线圈70产生电流，电压VL2变为H电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为H电平。并且，在主通信电路1中，由于发送数据信号(DataOutM)为“0”，因此AND电路27的输出为L电平，由于自SR-FF63的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路26的输出为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T1的检测动作。另外，在从通信电路2中，由于收发模式信号(SendRecS)为“0”，因此AND电路34的输出为L电平，由于自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T2的检测动作。
另外，在时刻t27若数据输出请求信号(DataOutRq)变为L电平，则P型MOSFET21截止，电压VL1和电压VL2产生反电动势，但边沿检测电路62、72检测不到该变化。
而后，自时刻t26经过时间T1变为时刻t28时，自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)变为H电平。另外，由于T1＜T2，因此自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)仍为L电平。由此，N型MOSFET23导通，自线圈60向N型MOSFET23流动电流，电压VL1变为L电平。而且，因线圈60中流动电流而产生的磁场传递到线圈70，自线圈70向N型MOSFET30产生电流，电压VL2变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号的信号电平变为L电平。而且，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF36的时钟输入端子的信号从L电平变为H电平，自定时器电路32输出的L电平的溢出信号(Tm2Ovf)被取入到D-FF36，接收数据信号(RecDataS)变为L电平。即，自主通信电路1向从通信电路2发送了“0”。
另外，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位，在时刻t29溢出信号(Tm1Ovf)变为L电平。另外，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位。
另外，在时刻t29若溢出信号(Tm1Ovf)变为L电平，则N型MOSFET23截止，电压VL1和电压VL2产生反电动势，但边沿检测电路61、71检测不到该变化。
另外，图7是表示通过磁场耦合而主通信电路1自从通信电路2接收数据时的时序图。另外，在主通信电路1自从通信电路2接收数据时，设主通信电路1的定时器电路25所检测的时间T3和从通信电路2的定时器电路32所检测的时间T4满足T3＞T4的关系。
首先，在时刻t30，自控制电路12输入发送数据信号(DataOutS)“1”。然后，在时刻t31，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，自P型MOSFET21向线圈60流动电流，电压VL1变为H电平。并且，因线圈60中流动电流而产生的磁场传递到线圈70，自N型MOSFET30向线圈70产生电流，电压VL2变为H电平。由此，自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平。并且，在主通信电路1中，由于收发模式信号(SendRecM)为“0”，因此AND电路27的输出为L电平，由于自SR-FF63的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路26的输出为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T3的检测动作。另一方面，在从通信电路2中，由于发送数据信号(DataOutS)为“1”、收发模式信号(SendRecS)为“1”，因此AND电路34的输出变为H电平，定时器电路32的复位输入端子R仍为H电平。因此，从通信电路2的定时器电路32不开始计数动作。
另外，在时刻t32若数据输出请求信号(DataOutRq)变为L电平，则P型MOSFET21截止，电压VL1和电压VL2产生反电动势，但边沿检测电路62、72检测不到该变化。另外，设数据输出请求信号(DataOutRq)变为H电平的时间比T4短。
而后，自时刻t31经过时间T3变为时刻t33时，自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)变为H电平。由此，N型MOSFET23导通，自线圈60向N型MOSFET23流动电流，电压VL1变为L电平。而且，因线圈60中流动电流而产生的磁场传递到线圈70，自线圈70向N型MOSFET30产生电流，电压VL2变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为L电平。而且，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF29的时钟输入端子的信号从L电平变为H电平，自定时器电路25输出的H电平的溢出信号(Tm1Ovf)被取入到D-FF29，接收数据信号(RecDataM)变为H电平。即，主通信电路1自从通信电路2接收了“1”。
另外，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位，在时刻t34溢出信号(Tm1Ovf)变为L电平。
另外，在时刻t34若溢出信号(Tm1Ovf)变为L电平，则N型MOSFET23截止，电压VL1和电压VL2产生反电动势，但边沿检测电路61、71检测不到该变化。
而且，若伴随自SR-FF73的数据输出端子Q输出的信号的信号电平的变化而传输结束信号(TransEndS)变为L电平，则控制电路12检测到向主通信电路1的数据发送已经完成，在时刻t35，开始输出下一个发送数据信号(DataOutS)“0”。
然后，在时刻t36，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，自P型MOSFET21向线圈60流动电流，电压VL1变为H电平。并且，因线圈60中流动电流而产生的磁场传递到线圈70，自N型MOSFET30向线圈70产生电流，电压VL2变为H电平。并且，在主通信电路1中，由于收发模式信号(SendRecS)为“0”，因此AND电路27的输出为L电平，由于自SR-FF63的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路26的输出变为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T3的检测动作。另外，在从通信电路2中，由于发送数据信号(DataOutM)为“0”，因此AND电路34的输出变为L电平，由于自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T4的检测动作。
另外，在时刻t37若数据输出请求信号(DataOutRq)变为L电平，则P型MOSFET21截止，电压VL1和电压VL2产生反电动势，但边沿检测电路62、72检测不到该变化。
而后，自时刻t36经过时间T4变为时刻t38时，自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为H电平。另外，由于T3＞T4，因此自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)仍为L电平。由此，N型MOSFET30导通，自线圈70向N型MOSFET30流动电流，电压VL2变为L电平。而且，因线圈70中流动电流而产生的磁场传递到线圈60，自线圈60向N型MOSFET23产生电流，电压VL1变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号的信号电平变为L电平。而且，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF29的时钟输入端子的信号从L电平变为H电平，自定时器电路25输出的L电平的溢出信号(Tm1Ovf)被取入到D-FF29，接收数据信号(RecDataM)变为L电平。即，主通信电路1自从通信电路2接收了“0”。
另外，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位。另外，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位，在时刻t39溢出信号(Tm2Ovf)变为L电平。
另外，在时刻t39若溢出信号(Tm2Ovf)变为L电平，则N型MOSFET30截止，电压VL1和电压VL2产生反电动势，但边沿检测电路61、71检测不到该变化。
这样，通过利用了线圈60、70的磁场耦合的无线通信，也可在主通信电路1和从通信电路2之间收发数据。
(2)电场耦合
图8是表示通过电场耦合进行无线通信时的主通信电路1和从通信电路2的构成例的图。如图8所示，主通信电路1不具备图5所示的线圈60，代之具备电极80(无线通信电路)。另外，从通信电路2不具备图5所示的线圈70，代之具备电极81(无线通信电路)。并且，在电极80、81使主通信电路1和从通信电路2靠近而达到可电场耦合的程度的状态下，通过执行与使用磁场耦合时相同的步骤，可在主通信电路1和从通信电路2之间进行数据的收发。
图9是表示通过电场耦合自主通信电路1向从通信电路2发送数据时的时序图。另外，在自主通信电路1向从通信电路2发送数据时，设主通信电路1的定时器电路25所检测的时间T1和从通信电路2的定时器电路32所检测的时间T2满足T1＜T2的关系。
首先，在时刻t20，自控制电路11输入发送数据信号(DataOutM)“1”。然后，在时刻t21，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，电极80的电压VC1变为H电平。并且，因电极80的电压VC1变为H电平而产生的电场传递到电极81，电极81的电压VC2变为H电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为H电平。并且，在主通信电路1中，由于发送数据信号(DataOutM)为“1”、收发模式信号(SendRecM)为“1”，因此AND电路27的输出变为H电平，定时器电路25的复位输入端子R仍为H电平。因此，主通信电路1的定时器电路25不开始计数动作。另一方面，在从通信电路2中，由于收发模式信号(SendRecS)为“0”，因此AND电路34的输出为L电平，由于自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T2的检测动作。另外，数据输出请求信号(DataOutRq)变为H电平的时间比T1短。
而后，自时刻t21经过时间T2变为时刻t23时，自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为H电平。由此，N型MOSFET30导通，自电极81的电压VC2变为L电平。而且，因电极81的电压VC2变为L电平而产生的电场传递到电极80，电极80的电压VC1变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为L电平。而且，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF36的时钟输入端子的信号从L电平变为H电平，自定时器电路32输出的H电平的溢出信号(Tm2Ovf)被取入到D-FF36，接收数据信号(RecDataS)变为H电平。即，自主通信电路1向从通信电路2发送了“1”。
另外，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位，在时刻t24溢出信号(Tm2Ovf)变为L电平。
并且，若伴随自SR-FF63的数据输出端子Q输出的信号的信号电平的变化而传输结束信号(TransEndM)变为L电平，则控制电路11检测出到从通信电路2的数据发送已经完成，在时刻t25，开始输出下一个发送数据信号(DataOutM)“0”。
然后，在时刻t26，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，电极80的电压VC1变为H电平。并且，因电极80的电压VC1变为H电平而产生的电场传递到电极81，电极81的电压VC2变为H电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为H电平。并且，在主通信电路1中，由于发送数据信号(DataOutM)为“0”，因此AND电路27的输出为L电平，由于自SR-FF63的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路26的输出为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T1的检测动作。另外，在从通信电路2中，由于收发模式信号(SendRecS)为“0”，因此AND电路34的输出为L电平，由于自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T2的检测动作。
而后，自时刻t26经过时间T1变为时刻t28时，自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)变为H电平。另外，由于T1＜T2，因此自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)仍为L电平。由此，N型MOSFET23导通，电极80的电压VC1变为L电平。而后，因电极80的电压VC1变为L电平而产生的电场传递到电极81，电极81的电压VC2变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为L电平。而且，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF36的时钟输入端子的信号从L电平变为H电平，自定时器电路32输出的L电平的溢出信号(Tm2Ovf)被取入到D-FF36，接收数据信号(RecDataS)变为L电平。即，自主通信电路1向从通信电路2发送了“0”。
另外，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位，在时刻t29溢出信号(Tm1Ovf)变为L电平。另外，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位。
另外，图10是表示通过电场耦合而主通信电路1自从通信电路2接收数据时的时序图。另外，在主通信电路1自从通信电路2接收数据时，设主通信电路1的定时器电路25所检测的时间T3和从通信电路2的定时器电路32所检测的时间T4满足T3＞T4的关系。
首先，在时刻t30，自控制电路12输入发送数据信号(DataOutS)“1”。然后，在时刻t31，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，电极80的电压VC1变为H电平。并且，因电极80的电压VC1变为H电平而产生的电场传递到电极81，电极81的电压VC2变为H电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为H电平。并且，在主通信电路1中，由于收发模式信号(SendRecM)为“0”，因此AND电路27的输出为L电平，由于自SR-FF63的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路26的输出为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T3的检测动作。另一方面，在从通信电路2中，由于发送数据信号(DataOutS)为“1”、收发模式信号(SendRecS)为“1”，因此AND电路34的输出变为H电平，定时器电路32的复位输入端子R仍为H电平。因此，从通信电路2的定时器电路32不开始计数动作。另外，设数据输出请求信号(DataOutRq)变为H电平的时间比T4短。
而后，自时刻t31经过时间T3变为时刻t33时，自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)变为H电平。由此，N型MOSFET23导通，电极80的电压VC1变为L电平。而且，因电极80的电压VC1变为L电平而产生的电场传递到电极81，电极81的电压VC2变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为L电平。而且，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF29的时钟输入端子的信号从L电平变为H电平，自定时器电路25输出的H电平的溢出信号(Tm1Ovf)被取入到D-FF29，接收数据信号(RecDataM)变为H电平。即，主通信电路1自从通信电路2接收了“1”。
另外，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位，在时刻t34溢出信号(Tm1Ovf)变为L电平。
而且，若伴随自SR-FF73的数据输出端子Q输出的信号的信号电平的变化而传输结束信号(TransEndS)变为L电平，则控制电路12检测到向主通信电路1的数据发送已经完成，在时刻t35，开始输出下一个发送数据信号(DataOutS)“0”。
然后，在时刻t36，自控制电路11输出的数据输出请求信号(DataOutRq)变为H电平。由此，P型MOSFET21导通，电极80的电压VC1变为H电平。并且，因电极80的电压VC1变为H电平而产生的电场传递到电极81，电极81的电压VC2变为H电平。并且，在主通信电路1中，由于收发模式信号(SendRecS)为“0”，因此AND电路27的输出为L电平，由于自SR-FF63的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路26的输出变为L电平，定时器电路25的复位输入端子R变为L电平。因此，主通信电路1的定时器电路25开始进行时间T3的检测动作。另外，在从通信电路2中，由于发送数据信号(DataOutM)为“0”，因此AND电路34的输出变为L电平，由于自SR-FF73的数据输出端子Q输出的信号的信号电平为H电平，因此NOR电路33的输出为L电平，定时器电路32的复位输入端子R变为L电平。因此，从通信电路2的定时器电路32开始进行时间T4的检测动作。
而后，自时刻t36经过时间T4变为时刻t38时，自从通信电路2的定时器电路32输出的溢出信号(Tm2Ovf)变为H电平。另外，由于T3＞T4，因此自主通信电路1的定时器电路25输出的溢出信号(Tm1Ovf)仍为L电平。由此，N型MOSFET30导通，电极81的电压VC2变为L电平。而且，因电极81的电压VC2变为L电平而产生的电场传递到电极80，电极80的电压VC1变为L电平。由此，自SR-FF63、73的数据输出端子Q输出的信号变为L电平。而且，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则输入到D-FF29的时钟输入端子的信号从L电平变为H电平，自定时器电路25输出的L电平的溢出信号(Tm1Ovf)被取入到D-FF29，接收数据信号(RecDataM)变为L电平。即，主通信电路1自从通信电路2接收了“0”。
另外，若自SR-FF63的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路25的复位输入端子R的信号电平根据时钟信号(Tm1Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路25被复位。另外，若自SR-FF73的数据输出端子Q输出的信号的信号电平变为L电平，则定时器电路32的复位输入端子R的信号电平根据时钟信号(Tm2Clock)而变为在H电平和L电平之间交替重复的状态，定时器电路32被复位，在时刻t39溢出信号(Tm2Ovf)变为L电平。
这样，通过利用了电极80、81的电场耦合的无线通信，也可在主通信电路1和从通信电路2之间收发数据。
以上，对本实施方式的主通信电路1和从通信电路2进行了说明。如上所述，当主通信电路1向从通信电路2发送数据时，设由主通信电路1的定时器电路25检测的时间T1和由从通信电路2的定时器电路32检测的时间T2的关系满足T1＜T2，根据主通信电路1的定时器电路25是否开始检测动作，可发送“1”或“0”的数据。因此，无需高精度地控制主通信电路1和从通信电路2的公共的定时动作。即，即使在主通信电路1和从通信电路2进行计数动作中使用的时钟的精度低，主通信电路1也能向从通信电路2正确地发送数据。另外，由于在主通信电路1和从通信电路2之间同时收发的信号仅为一个，因此通信所需要的端子数目也可设为最多一个。
并且，在主通信电路1和从通信电路2通过有线进行通信时，由一根通信线10连接即可。因此，在采用集成电路时，通信所需要的端子仅为一个即可，从而可减小芯片尺寸。
另外，若设主通信电路1或从通信电路2具备保持电路13，则无需在通信线10上设置保持电路13，可容易地连接主通信电路1和从通信电路2。另外，若是在作为调试对象的搭载有微型计算机的集成电路中内置从通信电路2的情况下，通过在通信线10上或主通信电路1内设置保持电路13，从而可减小集成电路的芯片尺寸。
另外，在本实施方式中，在通信线10的信号电平变为L电平的时刻，定时器电路25、32被复位。即，若自主通信电路1针对从通信电路2的一个数据发送完成，则定时器电路25、32被复位。因此，在下一个数据被发送时，控制电路11、12无需进行定时器电路25、32的复位。另外，在主通信电路1向从通信电路2发送多个数据时，由于每发送一个数据定时器电路25、32都会被复位，因此即使在计数动作中使用的时钟的精度低的情况下，时间的偏差也不会累积，从而可正确地发送数据。
另外，主通信电路1也可通过无线方式向从通信电路2发送数据。在该情况下，不需要通信线10和输入输出端子24、31。因此，例如在作为调试对象的搭载有微型计算机的集成电路中内置从通信电路2的情况下，不需要输入输出端子31，从而可减小集成电路的芯片尺寸。
另外，当主通信电路1通过无线方式向从通信电路2发送数据时，在自SR-FF63、73的数据输出端子Q输出的信号的信号电平变为L电平的时刻，定时器电路25、32被复位。即，若自主通信电路1针对从通信电路2的一个数据发送完成，则定时器电路25、32被复位。因此，在下一个数据被发送时，控制电路11、12无需进行定时器电路25、32的复位。另外，在主通信电路1向从通信电路2发送多个数据时，由于每发送一个数据定时器电路25、32都会被复位，因此即使在计数动作中使用的时钟的精度低的情况下，时间的偏差也不会累积，从而可正确地发送数据。
另外，在主通信电路1自从通信电路2接收数据时，设由主通信电路1的定时器电路25检测的时间T3和由从通信电路2的定时器电路32检测的时间T4的关系满足T3＞T4，根据从通信电路2的定时器电路32是否开始检测动作，可接收“1”或“0”的数据。因此，无需以高精度进行控制主通信电路1和从通信电路2的公共的定时动作。即，即使在主通信电路1和从通信电路2进行计数动作中使用的时钟的精度低，主通信电路1也能自从通信电路2正确地接收数据。另外，由于在主通信电路1和从通信电路2之间同时收发的信号仅为一个，因此通信所需要的端子数目也可设为最多一个。并且，在主通信电路1和从通信电路2通过有线进行通信时，由一根通信线10连接即可。因此，在采用集成电路时，通信所需要的端子仅为一个即可，从而可减小芯片尺寸。
另外，即使在主通信电路1自从通信电路2接收数据的情况下，若设主通信电路1或从通信电路2具备保持电路13，则无需在通信线10上设置保持电路13，可容易地连接主通信电路1和从通信电路2。另外，只要是在作为调试对象的搭载有微型计算机的集成电路中内置从通信电路2的情况下，通过在通信线10上或主通信电路1内设置保持电路13，则可减小集成电路的芯片尺寸。
另外，即使在主通信电路1自从通信电路2接收数据的情况下，在通信线10的信号电平变为L电平的时刻，定时器电路25、32被复位。即，若自从通信电路2针对主通信电路1的一个数据发送完成，则定时器电路25、32被复位。因此，在下一个数据被发送时，控制电路11、12无需进行定时器电路25、32的复位。并且，在主通信电路1自从通信电路2接收多个数据时，由于每接收一个数据定时器电路25、32都会被复位，因此即使在计数动作中使用的时钟的精度低的情况下，时间的偏差也不会累积，从而可正确地接收数据。
另外，主通信电路1也可通过无线方式自从通信电路2接收数据。在该情况下，不需要通信线10和输入输出端子24、31。因此，例如在作为调试对象的搭载有微型计算机的集成电路中内置从通信电路2的情况下，不需要输入输出端子31，从而可减小集成电路的芯片尺寸。
另外，当主通信电路1通过无线方式向从通信电路2接收数据时，在自SR-FF63、73的数据输出端子Q输出的信号变为L电平的时刻，定时器电路25、32被复位。即，若自从通信电路2针对主通信电路1的一个数据发送完成，则定时器电路25、32被复位。因此，在下一个数据被发送时，控制电路11、12无需进行定时器电路25、32的复位。并且，在主通信电路1自从通信电路2接收多个数据时，由于每接收一个数据定时器电路25、32都会被复位，因此即使在计数动作中使用的时钟的精度低的情况下，时间的偏差也不会累积，从而可正确地接收数据。
另外，主通信电路1和从通信电路2可根据收发模式信号切换发送动作或接收动作。即，利用主通信电路1和从通信电路2可进行双向通信。
另外，上述实施方式是用于使本发明便于理解，并非用于限定解释本发明。本发明在不脱离其宗旨的范围内，可进行变更、改进，并且本发明还包括其等价物。

Claims (42)

1.一种主通信电路，连接成能与从通信电路进行通信，其中具备：
定时器电路，其能检测第一时间；
第一输出电路，其当发送到所述从通信电路的值为一方的逻辑电平时，开始所述定时器电路的检测动作，输出用于使所述从通信电路所具有的比所述第一时间长的第二时间的检测动作开始的一方的逻辑电平的第一输出信号；和
第二输出电路，其在所述定时器电路检测到所述第一时间时，输出另一方的逻辑电平的第二输出信号，
在向所述从通信电路发送一方的逻辑电平的值时，所述从通信电路不检测所述第二时间，所述定时器电路检测所述第一时间，所述第二输出电路输出所述第二输出信号，由此向所述从通信电路发送一方的逻辑电平的值，
在向所述从通信电路发送另一方的逻辑电平的值时，所述定时器电路不检测所述第一时间，所述从通信电路检测所述第二时间，由此向所述从通信电路发送另一方的逻辑电平的值。
2.根据权利要求1所述的主通信电路，其特征在于，
可通过能保持输出的信号的电平的一根通信线与所述从通信电路连接，
所述第一输出电路将所述第一输出信号输出到所述通信线，以使所述从通信电路开始所述第二时间的检测动作，
若所述定时器电路检测到所述第一时间，则所述第二输出电路将所述第二输出信号输出到所述通信线。
3.根据权利要求1所述的主通信电路，其特征在于，
可通过一根通信线与所述从通信电路连接，
所述主通信电路还具备保持电路，若信号被输出到所述通信线，则可将所述通信线的信号电平保持在所述信号的电平，
所述第一输出电路将所述第一输出信号输出到所述通信线，以使所述从通信电路开始所述第二时间的检测动作，
若所述定时器电路检测到所述第一时间，则所述第二输出电路将所述第二输出信号输出到所述通信线。
4.根据权利要求2或3所述的主通信电路，其特征在于，
在所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
5.根据权利要求1所述的主通信电路，其特征在于，
还具备无线通信电路，其通过无线方式将自所述第一输出电路输出的所述第一输出信号或自所述第二输出电路输出的所述第二输出信号发送到所述从通信电路。
6.根据权利要求5所述的主通信电路，其特征在于，
所述无线通信电路由线圈构成，所述线圈产生与所述第一或第二输出信号对应的磁场。
7.根据权利要求5所述的主通信电路，其特征在于，
所述无线通信电路由电极构成，所述电极产生与所述第一或第二输出信号对应的电场。
8.根据权利要求5～7的任一项所述的主通信电路，其特征在于，
还具备存储电路，其存储自所述第一或第二输出电路输出的所述第一或第二输出信号、或通过所述从通信电路检测所述第二时间而自所述从通信电路发送来的所述第二输出信号的信号电平，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
9.一种主通信电路，连接成能与从通信电路进行通信，其中具备：
定时器电路，其能检测第一时间；
第一输出电路，其开始所述定时器电路的检测动作，并且当所述从通信电路发送的值为一方的逻辑电平的值时，输出用于使所述从通信电路开始比所述第一时间短的第二时间的检测动作的一方的逻辑电平的第一输出信号；和
接收电路，其在所述定时器电路不检测所述第一时间且所述从通信电路检测所述第二时间从而自所述从通信电路发送来另一方的逻辑电平的第二输出信号时，输出一方的逻辑电平的值，在所述从通信电路不检测所述第二时间且所述定时器电路检测到所述第一时间时，输出另一方的逻辑电平的值。
10.根据权利要求9所述的主通信电路，其特征在于，
可通过能保持输出的信号的电平的一根通信线与所述从通信电路连接，
所述第一输出电路将所述第一输出信号输出到所述通信线，以使所述从通信电路开始所述第二时间的检测动作，
当所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，在所述定时器电路未检测到所述第一时间的情况下，所述接收电路输出一方的逻辑电平的值，在所述定时器电路检测到所述第一时间的情况下，输出另一方的逻辑电平的值。
11.根据权利要求9所述的主通信电路，其特征在于，
可通过一根通信线与所述从通信电路连接，
所述主通信电路还具备保持电路，若信号被输出到所述通信线，则可将所述通信线的信号电平保持在所述信号的电平，
所述第一输出电路将所述第一输出信号输出到所述通信线，以使所述从通信电路开始所述第二时间的检测动作，
当所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，在所述定时器电路未检测到所述第一时间的情况下，所述接收电路输出一方的逻辑电平的值，在所述定时器电路检测到所述第一时间的情况下，输出另一方的逻辑电平的值。
12.根据权利要求10或11所述的主通信电路，其特征在于，
还具备第二输出电路，其在所述定时器电路检测到所述第一时间时，将另一方的逻辑电平的第二输出信号输出到所述通信线，
在所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
13.根据权利要求9所述的主通信电路，其特征在于，
所述主通信电路还具备：
无线通信电路，其通过无线方式发送自所述第一输出电路输出的所述第一输出信号到所述从通信电路，或通过无线方式接收自所述从通信电路发送来的所述第二输出信号；和
存储电路，其存储自所述第一输出电路输出的信号、或自所述从通信电路发送来的信号的信号电平，
当所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，在所述定时器电路未检测到所述第一时间的情况下，输出一方的逻辑电平的值，在所述定时器电路检测到所述第一时间的情况下，输出另一方的逻辑电平的值。
14.根据权利要求13所述的主通信电路，其特征在于，
所述无线通信电路由线圈构成，所述线圈通过产生与所述第一输出信号对应的磁场而向所述从通信电路发送所述第一输出信号，或根据磁场的变化来检测自所述主通信电路发送来的所述第二输出信号。
15.根据权利要求13所述的主通信电路，其特征在于，
所述无线通信电路由电极构成，所述电极通过产生与所述第一输出信号对应的电场而向所述从通信电路发送所述第一输出信号，或根据电场的变化来检测自所述主通信电路发送来的所述第二输出信号。
16.根据权利要求13所述的主通信电路，其特征在于，
还具备第二输出电路，若所述定时器电路检测到所述第一时间，则输出所述第二输出信号，
所述存储电路存储自所述第一或第二输出电路输出的信号、或自所述从通信电路发送来的信号的信号电平，
所述无线通信电路将自所述第二输出电路输出的所述第二输出信号发送到所述从通信电路，以对所述从通信电路中的所述第二时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
17.根据权利要求14所述的主通信电路，其特征在于，
还具备第二输出电路，若所述定时器电路检测到所述第一时间，则输出所述第二输出信号，
所述存储电路存储自所述第一或第二输出电路输出的信号、或自所述从通信电路发送来的信号的信号电平，
所述线圈产生与自所述第二输出电路输出的所述第二输出信号对应的磁场，以对所述从通信电路中的所述第二时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
18.根据权利要求15所述的主通信电路，其特征在于，
还具备第二输出电路，若所述定时器电路检测到所述第一时间，则输出所述第二输出信号，
所述存储电路存储自所述第一或第二输出电路输出的信号、或自所述从通信电路发送来的信号的信号电平，
所述电极产生与自所述第二输出电路输出的所述第二输出信号对应的电场，以对所述从通信电路中的所述第二时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
19.一种主通信电路，连接成能与从通信电路进行通信，其中具备：
定时器电路，其能检测第一时间或第二时间；
第一输出电路，其输出一方的逻辑电平的第一输出信号；
第二输出电路，其在所述定时器电路检测到所述第一时间或第二时间时，输出另一方的逻辑电平的第二输出信号；和
接收电路，其接收自所述从通信电路发送的值，
在输入的收发模式信号是表示向所述从通信电路发送值的信号的情况下，
当发送到所述从通信电路的值是一方的逻辑电平的值时，所述第一输出电路输出所述第一输出信号，以使所述定时器电路开始所述第一时间的检测动作，使所述从通信电路开始比所述第一时间长的第三时间的检测动作，
在将一方的逻辑电平的值发送到所述从通信电路时，所述从通信电路不检测所述第三时间，所述定时器电路检测所述第一时间，所述第二输出电路输出所述第二输出信号，由此向所述从通信电路发送一方的逻辑电平的值，
在将另一方的逻辑电平的值发送到所述从通信电路时，所述定时器电路不检测所述第一时间，所述从通信电路检测所述第三时间，由此向所述从通信电路发送另一方的逻辑电平的值，
在所述收发模式信号是表示自所述从通信电路接收值的信号的情况下，
所述第一输出电路输出所述第一输出信号，使得所述定时器电路开始所述第二时间的检测动作，并在所述从通信电路发送的值是一方的逻辑电平的值时使所述从通信电路开始比所述第二时间短的第四时间的检测动作，
所述接收电路在所述定时器电路不检测所述第二时间并且所述从通信电路检测所述第四时间从而自所述从通信电路发送来所述第二输出信号的情况下，输出一方的逻辑电平的值，在所述从通信电路不检测所述第四时间并且所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
20.一种从通信电路，连接成能与可检测第一时间的主通信电路进行通信，其中具备：
定时器电路，其根据自所述主通信电路发送来的一方的逻辑电平的第一输出信号，开始比所述第一时间长的第二时间的检测动作；和
接收电路，其在所述定时器电路不检测所述第二时间并且所述主通信电路检测所述第一时间从而自所述主通信电路发送来另一方的逻辑电平的第二输出信号的情况下，输出一方的逻辑电平的值，在所述主通信电路不检测所述第一时间并且所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
21.根据权利要求20所述的从通信电路，其特征在于，
可通过能保持输出的信号的电平的一根通信线与所述主通信电路连接，
所述从通信电路还具备输出电路，若所述定时器电路检测所述第二时间，则将所述第二输出信号输出到所述通信线，
当所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，在所述定时器电路未检测到所述第二时间的情况下，所述接收电路输出一方的逻辑电平的值，在所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
22.根据权利要求20所述的从通信电路，其特征在于，
可通过一根通信线与所述主通信电路连接，
所述从通信电路还具备：
保持电路，若信号被输出到所述通信线，则可将所述通信线的信号电平保持在所述信号的电平；和
输出电路，所述定时器电路若检测到所述第二时间，则将所述第二输出信号输出到所述通信线，
当所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，在所述定时器电路未检测到所述第二时间的情况下，所述接收电路输出一方的逻辑电平的值，在所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
23.根据权利要求21或22所述的从通信电路，其特征在于，
在所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
24.根据权利要求20所述的从通信电路，其特征在于，
还具备：
输出电路，若所述定时器电路检测到所述第二时间，则输出所述第二输出信号；
无线通信电路，其接收通过无线方式自所述主通信电路发送来的所述第一或第二输出信号；和
存储电路，其存储自所述主通信电路发送来的信号或自所述输出电路输出的信号的信号电平，
当所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，在所述定时器电路未检测到所述第二时间的情况下，所述接收电路输出一方的逻辑电平的值，在所述定时器电路检测到所述第二时间的情况下，输出另一方的逻辑电平的值。
25.根据权利要求24所述的从通信电路，其特征在于，
所述无线通信电路由线圈构成，所述线圈根据磁场的变化来检测自所述主通信电路发送来的所述第一或第二输出信号。
26.根据权利要求24所述的从通信电路，其特征在于，
所述无线通信电路由电极构成，所述电极根据电场的变化来检测自所述主通信电路发送来的所述第一或第二输出信号。
27.根据权利要求24所述的从通信电路，其特征在于，
所述无线通信电路将自所述输出电路输出的所述第二输出信号发送到所述主通信电路，以对所述主通信电路中的所述第一时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
28.根据权利要求25所述的从通信电路，其特征在于，
所述线圈产生与自所述输出电路输出的所述第二输出信号对应的磁场，以对所述主通信电路中的所述第一时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
29.根据权利要求26所述的从通信电路，其特征在于，
所述电极产生与自所述第二输出电路输出的所述第二输出信号对应的电场，以对所述主通信电路中的所述第一时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
30.一种从通信电路，连接成能与可检测第一时间的主通信电路进行通信，其中具备：
定时器电路，其在发送到所述主通信电路的值为一方的逻辑电平的值时，根据自所述主通信电路发送来的一方的逻辑电平的第一输出信号，开始比所述第一时间短的第二时间的检测动作；和
输出电路，若所述定时器电路检测到所述第二时间，则输出另一方的逻辑电平的第二输出信号，
在将一方的逻辑电平的值发送到所述主通信电路时，所述主通信电路不检测所述第一时间，所述定时器电路检测所述第二时间，由此向所述主通信电路发送一方的逻辑电平的值，
在将另一方的逻辑电平的值发送到所述主通信电路时，所述定时器电路不检测所述第二时间，所述主通信电路检测所述第一时间，由此向所述主通信电路发送另一方的逻辑电平的值。
31.根据权利要求30所述的从通信电路，其特征在于，
可通过能保持输出的信号的电平的一根通信线与所述主通信电路连接，
若所述定时器电路检测所述第二时间，则所述输出电路将所述第二输出信号输出到所述通信线。
32.根据权利要求30所述的从通信电路，其特征在于，
可通过一根通信线与所述主通信电路连接，
所述从通信电路还具备保持电路，若信号被输出到所述通信线，则可将所述通信线的信号电平保持在所述信号的电平，
若所述定时器电路检测所述第二时间，则所述输出电路将所述第二输出信号输出到所述通信线。
33.根据权利要求31或32所述的从通信电路，其特征在于，
通过所述输出电路将所述第二输出信号输出到所述通信线、或所述主通信电路检测所述第一时间而将所述第二输出信号输出到所述通信线，从而在所述通信线的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
34.根据权利要求30所述的从通信电路，其特征在于，
还具备无线通信电路，其接收通过无线方式自所述主通信电路发送来的所述第一输出信号、或通过无线方式向所述主通信电路发送自所述输出电路输出的所述第二输出信号。
35.根据权利要求34所述的从通信电路，其特征在于，
所述无线通信电路由线圈构成，所述线圈根据磁场的变化来检测通过无线方式自所述主通信电路发送来的所述第一输出信号、或通过产生与所述第二输出信号对应的磁场而向所述主通信电路发送所述第二输出信号。
36.根据权利要求34所述的从通信电路，其特征在于，
所述无线通信电路由电极构成，所述电极根据电场的变化来检测通过无线方式自所述主通信电路发送来的所述第一输出信号、或通过产生与所述第二输出信号对应的电场而向所述主通信电路发送所述第二输出信号。
37.根据权利要求34所述的从通信电路，其特征在于，
还具备存储电路，其存储自所述主通信电路发送来的信号、或自所述输出电路输出的信号的信号电平，
所述无线通信电路将自所述输出电路输出的所述第二输出信号发送到所述主通信电路，以对所述主通信电路中的所述第一时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
38.根据权利要求35所述的从通信电路，其特征在于，
还具备存储电路，其存储自所述主通信电路发送来的信号、或自所述输出电路输出的信号的信号电平，
所述线圈产生与自所述输出电路输出的所述第二输出信号对应的磁场，以对所述主通信电路中的所述第一时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
39.根据权利要求36所述的从通信电路，其特征在于，
还具备存储电路，其存储自所述主通信电路发送来的信号、或自所述输出电路输出的信号的信号电平，
所述电极产生与自所述输出电路输出的所述第二输出信号对应的电场，以对所述主通信电路中的所述第一时间的检测动作复位，
在所述存储电路中存储的信号电平从一方的逻辑电平变为另一方的逻辑电平时，所述定时器电路被复位。
40.一种从通信电路，连接成能与可检测第一时间或第二时间的主通信电路进行通信，其中具备：
定时器电路，其可根据自所述主通信电路发送来的一方的逻辑电平的第一输出信号，检测比所述第一时间长的第三时间或比所述第二时间短的第四时间；
输出电路，若所述定时器电路检测第四时间，则输出另一方的逻辑电平的第二输出信号；和
接收电路，其接收自所述主通信电路发送的值，
在输入的收发模式信号是表示自所述主通信电路接收值的信号的情况下，
所述定时器电路根据自所述主通信电路发送来的所述第一输出信号，开始所述第三时间的检测动作，
所述接收电路在所述定时器电路不检测所述第三时间且所述主通信电路检测所述第一时间从而自所述主通信电路发送来所述第二输出信号的情况下，输出一方的逻辑电平的值，在所述主通信电路不检测所述第一时间且所述定时器电路检测到所述第三时间的情况下，输出另一方的逻辑电平的值，
在输入的收发模式信号是表示向所述主通信电路发送值的信号的情况下，
在发送到所述主通信电路的值为一方的逻辑电平的值的情况下，所述定时器电路根据自所述主通信电路发送来的所述第一输出信号，开始所述第四时间的检测动作，
在向所述主通信电路发送一方的逻辑电平的值的情况下，所述主通信电路不检测所述第二时间，所述定时器电路检测所述第四时间，从而向所述主通信电路发送一方的逻辑电平的值，
在将另一方的逻辑电平的值发送到所述主通信电路时，所述定时器电路不检测所述第四时间，所述主通信电路检测所述第二时间，由此向所述主通信电路发送另一方的逻辑电平的值。
41.一种数据通信方法，
连接为可与从通信电路进行通信的主通信电路，在发送到所述从通信电路的值为一方的逻辑电平的值时，开始可检测第一时间的第一定时器电路的检测动作，并且将一方的逻辑电平的第一输出信号发送到所述从通信电路，
所述从通信电路根据自所述主通信电路发送来的所述第一输出信号，开始可检测比所述第一时间长的第二时间的第二定时器电路的检测动作，
所述第二定时器电路不检测所述第二时间，所述第一定时器电路检测所述第一时间，所述第二输出电路输出所述第二输出信号，从而自所述主通信电路向所述从通信电路发送一方的逻辑电平的值，
所述第一定时器电路不检测所述第一时间，所述第二定时器电路检测所述第二时间，从而自所述主通信电路向所述从通信电路发送另一方的逻辑电平的值。
42.一种数据通信方法，
连接为可与从通信电路进行通信的主通信电路，开始可检测第一时间的第一定时器电路的检测动作，并且将一方的逻辑电平的第一输出信号发送到所述从通信电路，
在发送到所述主通信电路的值为一方的逻辑电平的值时，所述从通信电路根据自所述主通信电路发送来的所述第一输出信号，开始可检测比所述第一时间短的第二时间的第二定时器电路的检测动作，
所述第一定时器电路不检测所述第一时间，所述第二定时器电路检测所述第二时间，自所述从通信电路发送来另一方的逻辑电平的第二输出信号的值，从而所述主通信电路输出一方的逻辑电平的值，
所述第二定时器电路不检测所述第二时间，所述第一定时器电路检测所述第一时间，从而所述主通信电路输出另一方的逻辑电平的值。
CNB2007100057264A 2006-03-28 2007-02-13 主通信电路、从通信电路、以及数据通信方法 Expired - Fee Related CN100527116C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006087881 2006-03-28
JP2006087881A JP5279170B2 (ja) 2006-03-28 2006-03-28 マスタ通信回路、スレーブ通信回路、及びデータ通信方法

Publications (2)

Publication Number Publication Date
CN101046794A true CN101046794A (zh) 2007-10-03
CN100527116C CN100527116C (zh) 2009-08-12

Family

ID=38558723

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100057264A Expired - Fee Related CN100527116C (zh) 2006-03-28 2007-02-13 主通信电路、从通信电路、以及数据通信方法

Country Status (5)

Country Link
US (1) US8171193B2 (zh)
JP (1) JP5279170B2 (zh)
KR (1) KR100877275B1 (zh)
CN (1) CN100527116C (zh)
TW (1) TWI334084B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638338A (zh) * 2011-02-10 2012-08-15 三美电机株式会社 通信系统及其设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050216101A1 (en) * 2004-03-15 2005-09-29 Omron Corporation Analog input slave and monitoring system
CA2636033A1 (en) 2006-01-20 2007-07-26 Bp Corporation North America Inc. Methods and apparatuses for manufacturing geometric multi-crystalline cast silicon and geometric multi-crystalline cast silicon bodies for photovoltaics
US8591649B2 (en) 2007-07-25 2013-11-26 Advanced Metallurgical Group Idealcast Solar Corp. Methods for manufacturing geometric multi-crystalline cast materials
JP4957813B2 (ja) * 2010-01-26 2012-06-20 株式会社デンソー 通信用スレーブ及び通信ネットワークシステム
US9569388B2 (en) * 2012-11-21 2017-02-14 Fairchild Semiconductor Corporation Combo ID detection

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587651A (en) * 1983-05-04 1986-05-06 Cxc Corporation Distributed variable bandwidth switch for voice, data, and image communications
US4745596A (en) * 1985-07-16 1988-05-17 Honda Giken Kogyo Kabushiki Kaisha Multiplex communication system
US5052029A (en) * 1990-04-05 1991-09-24 Apple Computer, Inc. Self-correcting synchronization signal method and apparatus
JP2958601B2 (ja) * 1993-07-06 1999-10-06 日本マランツ株式会社 データ通信方式
JP2991046B2 (ja) * 1994-07-22 1999-12-20 三菱電機株式会社 マスタ−スレ−ブ間通信方式
JPH0863254A (ja) * 1994-08-18 1996-03-08 Fujitsu Ltd 伝送装置の時刻補正方法及びそれを利用した伝送装置
KR0158902B1 (ko) * 1994-10-13 1999-02-18 정장호 마스터/슬레이브 보드간의 직렬데이타 송수신 장치 및 방법
US5862354A (en) 1996-03-05 1999-01-19 Dallas Semiconductor Corporation Universal asynchronous receiver/transmitter (UART) slave device containing an identifier for communication on a one-wire bus
US7395447B2 (en) * 2002-09-16 2008-07-01 Silicon Labs Cp, Inc. Precision oscillator for an asynchronous transmission system
FR2845783A1 (fr) * 2002-10-15 2004-04-16 St Microelectronics Sa Generateur d'horloge a consigne decimale et application d'un tel generateur d'horloge a un circuit uart
US7209989B2 (en) 2004-09-29 2007-04-24 Intel Corporation Transfer acknowledgement mechanism for an MSL architecture
KR100687923B1 (ko) * 2005-04-29 2007-02-27 삼성전자주식회사 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
JP2007018492A (ja) * 2005-06-06 2007-01-25 Fuji Xerox Co Ltd 無線応答装置、画像形成装置および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638338A (zh) * 2011-02-10 2012-08-15 三美电机株式会社 通信系统及其设备

Also Published As

Publication number Publication date
TW200736925A (en) 2007-10-01
JP2007264938A (ja) 2007-10-11
KR100877275B1 (ko) 2009-01-09
US20070230334A1 (en) 2007-10-04
US8171193B2 (en) 2012-05-01
CN100527116C (zh) 2009-08-12
JP5279170B2 (ja) 2013-09-04
KR20070097349A (ko) 2007-10-04
TWI334084B (en) 2010-12-01

Similar Documents

Publication Publication Date Title
CN101046794A (zh) 主通信电路、从通信电路、以及数据通信方法
CN1185823C (zh) 输出缓冲器电路
CN1756297A (zh) 数据发送装置、数据接收装置、数据收发装置及收发方法
CN1809960A (zh) 信号传输系统中使输出阻抗匹配的装置及方法
CN1599414A (zh) 固态图像感测设备
CN1841489A (zh) 显示驱动器及电子设备
CN1892894A (zh) 用于半导体存储器芯片和存储系统的高速接口电路
CN1920847A (zh) 具有撷取电源电压的装置的电感耦合读取器
CN1815945A (zh) 时钟提取电路
CN101030187A (zh) 数据接收装置
CN1959661A (zh) 一种总线接口装置和方法
CN1460965A (zh) 组合型ic卡
CN1527386A (zh) 具有结构简单的温度检测电路的半导体集成电路
CN1643479A (zh) 多电源半导体集成电路
CN1555616A (zh) 无线终端装置及其接收操作控制程序
CN100352168C (zh) 数据传输控制装置及电子机器
CN1700357A (zh) 用于内置错误诊断的半导体存储器件
CN1838100A (zh) 数据传输控制装置及电子设备
CN101189864A (zh) 双电视调谐器
CN101047894A (zh) 通信方法及通信装置
CN1287259C (zh) 在通信设备中操作多个i2c从器件的装置及其方法
CN1471313A (zh) 广播接收再现系统以及广播接收装置
CN1591694A (zh) 用于测试半导体存储器件的装置和方法
CN1460983A (zh) 半导体器件、显示器件以及信号传输系统
CN101075205A (zh) 集成电路装置、调试工具及系统、微型计算机和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20220213