CN101071238A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN101071238A
CN101071238A CNA2006101563945A CN200610156394A CN101071238A CN 101071238 A CN101071238 A CN 101071238A CN A2006101563945 A CNA2006101563945 A CN A2006101563945A CN 200610156394 A CN200610156394 A CN 200610156394A CN 101071238 A CN101071238 A CN 101071238A
Authority
CN
China
Prior art keywords
electrode
grid
layer
pattern
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101563945A
Other languages
English (en)
Inventor
金孝昱
林柄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN101071238A publication Critical patent/CN101071238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

本发明公开了一种液晶显示器件，其包括彼此交叉以在基板上限定像素区域的栅线和数据线；连接到栅线的栅极；栅极上的栅绝缘层；栅绝缘层上的有源层；彼此分开并分别具有彼此相面对的内侧的有源层上的源极和漏极，其中源极连接到数据线；在有源层以及各源极和漏极之间的欧姆接触层；在有源层上方并具有外侧的遮蔽图案，其中至少一所述外侧与源极和漏极的至少一所述内侧相面对；以及在像素区域中并连接到漏极的像素电极。

Description

液晶显示器件及其制造方法
本发明要求2006年5月9日在韩国提交的韩国专利申请第2006-0041600号的权益，所述申请在此全部引用以作参考。
技术领域
本发明的实施方式涉及一种液晶显示器件，特别是涉及一种液晶显示(LCD)器件及其制造方法。
背景技术
直到最近，显示器件通常使用阴极射线管(CRT)。目前，正在进行许多努力来研发各种平板显示器以替代CRT，例如液晶显示(LCD)器件、等离子显示面板(PDP)、场发射显示器以及电致发光显示器(ELD)。在这些平板显示器中，LCD器件具有许多优点，例如高分辨率、轻重量、薄外形、小尺寸、以及低电压需求等。
通常，LCD器件包括相互间隔并彼此相对的两块基板，在两块基板之间夹有液晶材料。两块基板包括彼此相对的电极，从而在电极之间施加的电压感应穿过液晶材料的电场。液晶材料中液晶分子的排列根据感应电场的强度而改变为该感应电场的方向，从而改变LCD器件的光透射率。因而，LCD器件通过改变感应电场的强度来显示图像。
图1示出了根据现有技术的LCD器件的透视图。参照图1，LCD器件51包括阵列基板、滤色片基板以及在两块基板之间的液晶层。滤色片基板包括第二基板5上的黑矩阵6以及红(R)、绿(G)和蓝(B)滤色片图案7a、7b和7c。公共电极9设置在滤色片图案7a、7b和7c上。阵列基板包括在第一基板10上彼此交叉以限定像素区域P的栅线14和数据线26。薄膜晶体管T设置在栅线14和数据线26的交叉部分附近。像素电极32设置在像素区域P中并连接到薄膜晶体管T。
阵列基板用五轮掩模工序制造。在第一掩模工序中形成栅极和栅线。在第二掩模工序中形成半导体层。在第三掩模工序中形成数据线、源极和漏极。在第四掩模工序中形成具有暴露漏极的接触孔的钝化层。在第五掩模工序中形成像素电极。
因为阵列基板用五轮掩模工序制造，制造时间长且产品成本高。为了解决这些问题，建议了一种用四轮掩模工序制造阵列基板的方法。少了一轮掩模工序减少了制造时间和产品成本。
图2示出了根据现有技术用四轮掩模工序制造的LCD器件的阵列基板的平面图。参照图2，栅线62和数据线98在基板上彼此交叉以限定像素区域。栅焊盘电极64设置在栅线62的一端，并且数据焊盘电极100设置在数据线98的一端。栅焊盘电极终端114设置在栅焊盘电极64上，并且数据焊盘电极终端116设置在数据焊盘电极100上。
薄膜晶体管T设置在栅线62和数据线98的交叉处附近。薄膜晶体管T包括栅极64、第一半导体层90a以及源极94和漏极96。像素电极112设置在像素区域中并且接触漏极96。
存储电极86与栅线62重叠。存储电极86、栅线62和其间的栅绝缘层形成存储电容Cst。第二半导体层90b设置在数据线98下面，并且第三半导体层90c设置在存储电极86下面。
因为在相同的掩模工序中形成例如数据线98、存储电极86以及源极和漏极94和96的金属图案，以及例如第一至第三半导体层90a至90c的半导体图案，半导体图案设置在金属图案的下面。第一半导体层90a的一部分延伸到栅极64的外侧。第一半导体层90a的延伸部分暴露于背光并且被激活。
图3示出了图2的薄膜晶体管的截面图。参照图3，第一半导体层90a包括有源层92a和非晶硅的欧姆接触层92b。因为第一半导体层90a与源极94和漏极96一起形成，第一半导体层90a具有与源极94和漏极96基本上相同的外形。因此，第一半导体层90a的一部分延伸到栅极62的外侧。第一半导体层90a的延伸部分暴露于背光，并因而产生漏电流。漏电流使充入在像素区域中的电压通过薄膜晶体管T泄漏。因此，薄膜晶体管T的特性恶化。这是根据现有技术的四轮掩模工序中的问题。
当非晶硅用于半导体层时，形成如图3的薄膜晶体管的反交错型(inverted staggered type)薄膜晶体管。在反交错型薄膜晶体管T中，在形成钝化层100之前薄膜晶体管T的沟道CH暴露于外部环境。因此，沟道CH可能在后续工序中有缺陷或污染。这是根据现有技术的四轮掩模工序的其他问题。这种缺陷或污染也会引起薄膜晶体管中的漏电流。
图4A至4F、图5A至5F以及图6A至6F是沿图2的线II-II、III-III和IV-IV提取的截面图，其示出了根据现有技术用四轮掩模工序制造LCD器件的阵列基板的方法。参照图4A、5A和6A，在具有像素区域P、开关区域S、栅区域G、数据区域D和存储区域C的基板60上沉积金属材料。用第一轮掩模工序对金属材料层构图以形成栅线62、栅焊盘电极66和栅极64。
参照图4B、5B和6B，在具有栅线62的基板60上形成栅绝缘层68、本征非晶硅层70、掺杂杂质的非晶硅层72和金属材料层74。在金属材料层74上形成光刻胶层。用第二掩模对光刻胶层构图以在开关区域S、数据区域D和存储区域S中形成第一至第三光刻胶图案78a至78c。对应于栅极64的第一光刻胶图案78a的部分具有比其他部分厚的厚度。用第一至第三光刻胶图案78a至78c对金属材料层74、掺杂杂质的非晶硅层72和本征非晶硅层70构图。
参照图4C、5C和6C，在第一至第三光刻胶图案78a至78c下面形成第一至第三金属图案80、82和86。在第一至第三金属图案80、82和86下面形成第一至第三半导体层90a至90c。对第一至第三光刻胶图案78a至78c执行灰化工序以去除第一光刻胶图案78a的较薄部分。作为灰化工序的结果，第一至第三光刻胶图案78a至78c的侧边也被去除。用灰化的第一至第三光刻胶图案78a至78c对第一至第三金属图案80、82和86以及第一至第三半导体层90a至90c的掺杂杂质的非晶硅层72进行构图。
参照图4D、5D和6D，形成源极94和漏极96、数据线98和数据焊盘电极100。第三金属图案86被称为存储电极86。第一半导体层90a的掺杂杂质的非晶硅层72被称为欧姆接触层92b，并且第一半导体层90a的本征非晶硅层70被称为有源层92a。存储电极86与栅线62形成存储电容Cst。
参照图4E、5E和6E，在具有数据线98的基板60上形成钝化层102。用第三掩模工序对钝化层102构图以形成暴露漏极96的漏接触孔104、暴露存储电极86的存储接触孔106以及暴露数据焊盘电极100的数据焊盘接触孔110。而且，用第三掩模工序对钝化层102和栅绝缘层68构图以形成暴露栅焊盘电极66的栅焊盘接触孔108。
参照图4F、5F和6F，将透明导电材料沉积在钝化层102上并用第四掩模工序对其构图以形成像素电极112、栅焊盘电极终端114和数据焊盘电极终端116。像素电极112通过漏接触孔104接触漏极96并通过存储接触孔106接触存储电极86。栅焊盘电极终端114通过栅焊盘接触孔108接触栅焊盘电极66，并且数据焊盘电极终端116通过数据焊盘接触孔110接触数据焊盘电极100。
通过上述四轮掩模工序，制造了阵列基板。如上所述，由于在形成沟道之后形成钝化层，有源层的沟道可能被污染或有缺陷。而且，由于有源层于源极和漏极在同一掩模工序中形成，有源层没有被栅极覆盖并且暴露于背光。因此，可能发生使显示质量降级的漏电流。此外，薄膜晶体管占用部分像素区域，并因此降低了孔径比。
发明内容
因此，本发明涉及一种液晶显示器件及其制造方法，能够基本上克服因现有技术的局限和缺点带来的一个或多个问题。
本发明的优点是提供一种防止漏电流的液晶显示器件及其制造方法。
本发明的另一优点是提供一种提高孔径比的液晶显示器件及其制造方法。
本发明的附加优点和特征将在后面的描述中得以阐明，通过以下描述，将使其对于本领域普通技术人员在某种程度上显而易见，或者可通过实践本发明来认识它们。本发明的这些和其他优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种液晶显示器件包括彼此交叉以在基板上限定像素区域的栅线和数据线；连接到栅线的栅极；栅极上的栅绝缘层；栅绝缘层上的有源层；彼此分开并分别具有彼此相对的内侧的有源层上的源极和漏极，其中源极连接到数据线；在有源层以及各源极和漏极之间的欧姆接触层；在有源层上方并具有外侧的遮蔽图案，其中至少一所述外侧与源极和漏极的至少一内侧相面对；以及在像素区域中并连接到漏极的像素电极。
在另一方面，一种液晶显示器件的制造方法，包括：在基板上形成栅线和栅极；在栅极上形成栅绝缘层；在栅绝缘层上形成有源层并在有源层上形成具有外侧的遮蔽图案；形成与栅线交叉的数据线以限定像素区域；形成彼此分开并具有内侧的源极和漏极；在有源层以及各源极和漏极之间形成欧姆接触层，其中至少一所述外侧与源极和漏极的至少一内侧相面对；以及形成在像素区域中并连接到漏极的像素电极。
应该理解，上面的概括性描述和下面的详细描述都是示意性和解释性的，意欲对本发明的权利要求提供进一步的解释。
附图说明
本申请所包括的附图用于提供对本发明的进一步理解，其包括在该申请中并且作为本申请的一部分，示出了本发明的实施方式并且连同说明书一起用于解释本发明的原理。附图中：
图1示出了根据现有技术的LCD器件的透视图；
图2示出了根据现有技术用四轮掩模工序制造的LCD器件的阵列基板的平面图；
图3示出了图2的薄膜晶体管的截面图；
图4A至4F、图5A至5F以及图6A至6F分别是沿图2的线II-II、III-III和IV-IV提取的截面图，其示出了根据现有技术用四轮掩模工序制造LCD器件的阵列基板的方法；
图7示出了根据本发明实施方式的LCD器件的阵列基板的平面图；
图8示出了图6的薄膜晶体管的平面图；
图9示出了沿图8的线VIII-VIII提取的截面图；
图10和11示出了根据本发明实施方式的遮蔽图案的其他示例的截面图；以及
图12A至12L、图13A至13L和图14A至14L分别是沿图7的线V-V、VI-VI和VII-VII提取的截面图，其示出了根据本发明实施方式的制造LCD器件的阵列基板的方法。
具体实施方式
现在具体描述本发明的优选实施方式，它们的实施例示于附图中。
图7示出了根据本发明实施方式的LCD器件的阵列基板的平面图。参照图7，在根据本发明实施方式的LCD器件的阵列基板中，栅线204和数据线238在基板200上彼此交叉以限定像素区域P。栅焊盘电极206设置在栅线204的一端，并且数据焊盘电极240设置在数据线238的一端。栅焊盘电极终端248设置在栅焊盘电极206上，并且数据焊盘电极终端250设置在数据焊盘电极240上。栅线204具有栅线204和数据线238彼此交叉的孔208。孔208减少了栅线204和数据线238之间的重叠区域的尺寸。因此，可以减少在栅线204和数据线238之间的寄生电容。
薄膜晶体管T设置在栅线204和数据线238的交叉处附近。薄膜晶体管T包括栅极202、具有有源层220和欧姆接触层的半导体层以及源极234和漏极236。栅线204的部分可以用作栅极202，并且薄膜晶体管T可以基本上形成在栅线204内。因此，可以减少在像素区域P内薄膜晶体管T占用的区域，从而可以增加像素区域P的孔径比。
像素电极246设置在像素区域P中并且接触漏极236。存储电极244接触像素电极246并且与栅线204重叠。存储电极244、栅线204和其间的栅绝缘层形成存储电容Cst。
第一半导体图案设置在数据线238和数据焊盘电极240下面，并且第二半导体图案设置在存储电极242下面。第一和第二半导体图案由与欧姆接触层相同的材料制成。
有源层220设置在栅线204的轮廓中，并且因而有源层220不暴露于背光。因此，可以减少由于背光暴露的漏电流。在源极234和漏极236之间的有源层用作沟道。沟道的长度方向是在源极234和漏极236之间延伸的方向，并且沟道的宽度方向是穿过沟道的长度方向的方向。
遮蔽图案222沿沟道的宽度方向设置在有源层220上。遮蔽图案222防止其下的有源层220被污染或有缺陷。因此，通过沿沟道宽度方向的遮蔽图案222防止了沿沟道长度方向的漏电流。
图8示出了图6的薄膜晶体管的平面图，并且图9示出了沿图8的线VIII-VIII提取的截面图。参照图8和图9，薄膜晶体管T包括作为栅线204的一部分的栅极202、具有有源层220和欧姆接触层242的半导体层以及源极234和漏极236。由于有源层220由栅极202覆盖，有源层220不暴露于背光。
遮蔽图案222设置在源极234和漏极236之间的有源层220的沟道CH上。遮蔽图案222沿沟道CH的宽度方向延伸。遮蔽图案222的两端可以设置在有源层220的外侧，并且遮蔽图案222可以具有等于或大于沟道CH的宽度的长度。遮蔽图案222的外侧与源极234的内侧相对并分离开，并且遮蔽图案222的另一外侧与漏极236的内侧相对并分离开。因此，遮蔽图案222可以设置在源极234和漏极236之间的有源层220的全部电流路径之上。
即使在对有源层220发生污染或缺陷时，在遮蔽图案222下面的有源层220的一部分被遮蔽而不会受到污染或缺陷。此外，遮蔽图案222可以设置在源极234和漏极236之间的有源层220的全部电流路径之上。因此，在遮蔽图案222下面的有源层220的部分中不会发生如果没有遮蔽图案222而产生的漏电流路径。
沟道CH的宽度/长度(W/L)比对薄膜晶体管T的电特性有影响。例如，随着沟道CH的宽度/长度比增加，薄膜晶体管T的载流能力也增加。为了增加沟道CH的宽度/长度比，源极234可以具有“U”形并且漏极236可以具有条形，所述条形设置在“U”形的内部空间中。由于源极234和漏极236的形状和设置，沟道CH可以具有“U”形，并且遮蔽图案222也可以具有“U”形。
图8的遮蔽图案222设置在源极234和漏极236之间以避免漏电流路径。遮蔽图案222可以设置在与图8所示的位置不同的其他位置，并且可以具有多于一个的遮蔽图案222。
图10和图11示出了根据本发明实施方式的遮蔽图案的其他例子的截面图。参照图10，遮蔽图案252可以设置在源极234和漏极236之一的附近，例如在漏极236的附近。遮蔽图案252被漏极236和漏极236下面的欧姆接触层242部分覆盖。与源极234相对的遮蔽图案252的一个外侧设置在源极234和漏极236的内侧之间。因此，图10的遮蔽图案252也设置在源极234和漏极236之间的有源层220的电流路径之上。
参照图11，两个遮蔽图案262a和262b可以设置在源极234和漏极236附近。各遮蔽图案262a和262b被各源极234和漏极236以及各源极234和漏极236下面的欧姆接触层242部分覆盖。在与源极234相对的漏极236附近的遮蔽图案262b的一个外侧设置在源极234和漏极236的内侧之间。而且，在与漏极236相对的源极234附近的遮蔽图案262a的一个外侧设置在源极234和漏极236的内侧之间。因此，图11的遮蔽图案262a和262b也设置在源极234和漏极236之间的有源层220的电流路径之上以防止由于污染和缺陷产生的漏电流。
图12A至12L、图13A至13L以及图14A至14L分别是沿图7的线V-V、VI-VI和VII-VII提取的截面图，其示出了根据本发明实施方式的制造LCD器件的阵列基板的方法。参照图12A、13A和14A，在具有像素区域P、开关区域S、栅区域G、数据区域D和存储区域C的基板200上沉积导电材料。用第一掩模工序对导电材料层构图以形成栅线204、栅焊盘电极206和栅极202。栅线204和栅焊盘电极206对应于栅区域G。此外，用第一掩模工序在交叉区域F中形成孔208。交叉区域F为栅线204与以后将要形成的数据线相交叉的区域。导电材料包括铝(Al)、铝合金(AlNd)、钨(W)、铬(Cr)和钼(Mo)。可以沉积至少一种所述导电材料用于栅线204、栅焊盘电极206和栅极202以具有单层或多层结构。
参照图12B、13B和14B，在具有栅线204的基板200上形成栅绝缘层210、本征非晶硅层212和遮蔽层214。栅绝缘层210包括无机材料，例如氮化硅(SiNx)和氧化硅(SiO2)。遮蔽层214包括无机材料，例如氮化硅(SiNx)和氧化硅(SiO2)。光刻胶层216形成在遮蔽层214上。例如，光刻胶层216是正型。
在光刻胶层216上设置具有透射部分B1、半透射部分B2和遮挡部分B3的掩模M。半透射部分B2具有狭缝结构或半透射膜从而透过半透射部分B2的光强度或透射率低于透射部分B1。
使用掩模M对光刻胶层216执行曝光工序。遮挡部分B3设置在开关区域S中，并且半透射部分B2设置在遮挡部分B3的两侧。半透射部分B2和遮挡部分B3设置在栅极202中。显影曝光的光刻胶层216。
参照图12C、13C和14C，由于曝光和显影，光刻胶图案218形成在开关区域S中。对应于遮挡部分(图12B中的B3)的光刻胶图案218的部分具有比对应于半透射部分(图12B中的B2)的光刻胶图案218的部分厚的厚度。使用光刻胶图案218蚀刻遮蔽层214和本征非晶硅层212。
参照图12D、13D和14D，由于蚀刻，保留了在光刻胶图案218下面的构图本征非晶硅层212和遮蔽层214。本征非晶硅层212被栅极202覆盖。对光刻胶图案218执行灰化工序。
参照图12E、13E和14E，由于灰化，去除具有较厚厚度的光刻胶图案(图12D中的218)的部分。使用灰化的光刻胶图案218蚀刻遮蔽层214。
参照图12F、13F和14F，由于蚀刻，在灰化的光刻胶图案218下面形成遮蔽图案222。本征非晶硅层(图12E中的212)被称为有源层220。遮蔽图案222具有多种形状，例如穿过沟道(图9至图11中的CH)长度的“U”形。如图10和图11所示，可以改变遮蔽图案222的数量和位置。随后剥离该光刻胶图案218。通过图12B至12F、13B至13F以及14B至14F中所示的第二掩模工序，形成有源层220和遮蔽图案222。
参照图12G、13G和14G，形成掺杂杂质的非晶硅层224和导电材料层226。导电材料包括铝(Al)、铝合金(AlNd)、钨(W)、铬(Cr)和钼(Mo)。可以沉积其中至少一种导电材料用于单层或多层结构。掺杂杂质的非晶硅层224不接触遮蔽图案222下面的有源层220。光刻胶层228形成在导电材料层226上。
具有透射部分B1、半透射部分B2和遮挡部分B3的掩模M位于光刻胶层228之上。半透射部分B2具有狭缝结构或半透射膜。
使用掩模M对光刻胶图案228执行曝光工序。透射部分B1对应于栅焊盘电极206的部分。开关区域S中的半透射部分B2对应于有源层220的部分。开关区域S中的半透射部分B2覆盖遮蔽图案222。可选地，开关区域S中的半透射部分B2可以与遮蔽图案222重叠。遮挡部分B3设置在开关区域S中半透射部分B3的两侧。遮挡部分B3对应于数据区域D和存储区域C。半透射部分B2也对应于像素区域P。显影曝光的光刻胶层228。
参照图12H、13H和14H，由于曝光和显影，形成光刻胶图案230。对应于遮挡部分(图12G和14G的B3)的光刻胶图案230的部分具有比对应于半透射部分(图12G、13G和14G的B2)的光刻胶图案230的部分厚的厚度。去除在透射部分(图13G的B1)下面的光刻胶层(图12G、13G和14G的228)的部分。
参照图12I、13I和14I，使用光刻胶图案230蚀刻导电材料层226、掺杂杂质的非晶硅层224和栅焊盘电极206的部分上面的栅绝缘层的暴露部分，以形成暴露栅焊盘电极206的部分的栅焊盘接触孔232。对光刻胶图案230进行灰化工序。
参照图12J、13J和14J，由于灰化，去除具有较薄厚度的光刻胶图案(图12I、13I和14I的230)的部分。因此，灰化的光刻胶图案230保留对应于开关区域S、存储区域C和数据区域D。使用灰化的光刻胶图案230蚀刻导电材料层226和掺杂杂质的非晶硅层224。
参照图12K、13K和14K，由于蚀刻，在开关区域S中形成源极234和漏极236。在存储区域C中形成存储电极244。在数据区域D中形成数据线238和数据焊盘电极240。在源极234和漏极236下面构图后的掺杂杂质的非晶硅层被称为欧姆接触层242。在数据线238和数据焊盘电极240下面的构图后的掺杂杂质的非晶硅层被称为第一半导体图案243。在存储电极244下面的构图后的掺杂杂质的非晶硅层被称为第二半导体图案245。
通过图12G至12K、13G至13K以及14G和14K所示的第三掩模工序，形成源极234和漏极236、数据线238、数据焊盘电极240、欧姆接触层242以及第一和第二半导体图案243和245。在第三掩模工序中，由于残余的颗粒和污染材料保留在有源层220上，有源层220可能具有污染或缺陷。然而，即使有源层220的暴露区域G具有污染或缺陷，由于遮蔽图案222遮蔽了其下的部分，在遮蔽图案222下面的有源层222的部分不会具有污染或缺陷。随后剥离灰化的光刻胶图案230。
参照图12L、13L和14L，透明导电材料沉积在具有数据线238的基板200上并用第四掩模工序对其构图以形成像素电极246、栅焊盘电极终端248和数据焊盘电极终端250。像素电极246形成在像素区域P中并接触漏极236和存储电极244。栅焊盘电极终端248通过栅焊盘接触孔232接触栅焊盘电极206。数据焊盘电极终端250接触数据焊盘电极240。透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)。
通过上述工序，制造了LCD器件的阵列基板。通过将阵列基板和例如滤色片基板的与阵列基板相对的基板粘接，并且在两块基板之间夹入液晶层，制造LCD器件。
如上所述，由于有源层被栅极覆盖，有源层不暴露于背光。因此，可以减少由于背光的漏电流。即使在有源层上可能有污染或缺陷时，遮蔽图案下面的有源层的部分被遮蔽而没有污染或缺陷，并且遮蔽图案设置在源极和漏极之间的有源层的全部电流路径之上。因此，可以减少由于污染或缺陷引起的漏电流从而改善显示质量。另外，由于栅线的部分用作栅极，薄膜晶体管基本上形成在栅线之上从而改善了孔径比。
很明显，本领域技术人员可在不背离本发明精神或范围的基础上对本发明做出修改和变化。因此，本发明意欲覆盖落入本发明权利要求及其等效范围内的各种修改和变化。

Claims (33)

1、一种液晶显示器件，包括：
彼此交叉以在基板上限定像素区域的栅线和数据线；
连接到栅线的栅极；
栅极上的栅绝缘层；
栅绝缘层上的有源层；
彼此分开并分别具有彼此相对的内侧的有源层上的源极和漏极，其中源极连接到数据线；
在有源层以及各源极和漏极之间的欧姆接触层；
在有源层之上并具有外侧的遮蔽图案，其中至少一外侧与所述源极和漏极的至少一内侧相面对；以及
在像素区域中并连接到漏极的像素电极。
2、根据权利要求1所述的器件，其特征在于，所述遮蔽图案的外侧与所述源极和漏极的内侧相面对。
3、根据权利要求1所述的器件，其特征在于，所述遮蔽图案与源极和漏极以及欧姆接触层之一重叠。
4、根据权利要求1所述的器件，其特征在于，所述遮蔽图案的两端位于所述有源层的外侧。
5、根据权利要求1所述的器件，其特征在于，所述源极具有“U”形，所述漏极具有条形，并且所述遮蔽图案具有“U”形。
6、根据权利要求1所述的器件，其特征在于，还包括在有源层上方并具有其它外侧的其它遮蔽图案，其中该其它外侧的至少其中之一与所述源极和漏极的内侧的至少其中之一相面对。
7、根据权利要求1所述的器件，其特征在于，所述有源层被栅极覆盖。
8、根据权利要求1所述的器件，其特征在于，所述栅极为栅线的部分。
9、根据权利要求1所述的器件，其特征在于，所述栅线在该栅线和数据线的交叉处具有孔。
10、根据权利要求1所述的器件，其特征在于，还包括在数据线下方并从源极下方的欧姆接触层延伸的半导体图案。
11、根据权利要求1所述的器件，其特征在于，还包括与栅线重叠并接触像素电极的存储电极，以及在存储电极下方并由与欧姆接触层相同的材料制成的半导体图案。
12、根据权利要求1所述的器件，其特征在于，所述像素电极接触像素区域中的栅绝缘层。
13、根据权利要求1所述的器件，其特征在于，还包括在栅线一端的栅焊盘电极和在数据线一端的数据焊盘电极。
14、根据权利要求13所述的器件，其特征在于，还包括通过栅绝缘层的栅焊盘接触孔接触栅焊盘电极的栅焊盘电极终端，以及接触数据焊盘电极的数据焊盘电极终端。
15、根据权利要求1所述的器件，其特征在于，所述有源层包括本征非晶硅、所述欧姆接触层包括掺杂杂质的非晶硅，并且所述遮蔽图案包括无机材料。
16、一种液晶显示器件的制造方法，包括：
在基板上形成栅线和栅极；
在栅极上形成栅绝缘层；
在栅绝缘层上形成有源层并在有源层上形成具有外侧的遮蔽图案；
形成与栅线交叉的数据线以限定像素区域；
形成彼此分开并具有内侧的源极和漏极；
在有源层以及各源极和漏极之间形成欧姆接触层，其中至少一所述外侧与所述源极和漏极的至少一内侧相面对；以及
形成在像素区域中并连接到漏极的像素电极。
17、根据权利要求16所述的方法，其特征在于，所述遮蔽图案的外侧与所述源极和漏极的内侧相面对。
18、根据权利要求16所述的方法，其特征在于，所述遮蔽图案与源极和漏极以及欧姆接触层之一重叠。
19、根据权利要求16所述的方法，其特征在于，所述遮蔽图案的两端在有源层的外侧。
20、根据权利要求16所述的方法，其特征在于，所述源极具有“U”形，所述漏极具有条形，并且所述遮蔽图案具有“U”形。
21、根据权利要求16所述的方法，其特征在于，还包括在有源层上方形成并具有其它外侧的其它遮蔽图案，其中该其它外侧的至少其中之一与源极和漏极的内侧的至少其中之一相面对。
22、根据权利要求16所述的方法，其特征在于，所述有源层被栅极覆盖。
23、根据权利要求16所述的方法，其特征在于，所述栅极为栅线的部分。
24、根据权利要求16所述的方法，其特征在于，所述形成栅线和栅极包括在栅线与数据线交叉处的栅线中形成孔。
25、根据权利要求16所述的方法，其特征在于，所述形成有源层和遮蔽图案包括：
在栅绝缘层上顺序形成本征非晶硅层和遮蔽层；
用掩模形成光刻胶图案，所述光刻胶图案具有对应于栅极的部分的第一部分以及在第一部分的两侧并比第一部分薄的第二部分；
使用光刻胶图案对本征非晶硅层和遮蔽层构图以形成有源层；
灰化光刻胶图案以去除第二部分；以及
使用灰化的光刻胶图案对构图后的遮蔽层进行构图以形成遮蔽图案。
26、根据权利要求25所述的方法，其特征在于，所述形成光刻胶图案包括：
在遮蔽层上形成光刻胶层；
使用掩模将光刻胶层曝光，其中掩模的遮挡部分对应于栅极的部分，并且掩模的半透射部分对应于栅极的部分的两侧；以及
显影曝光的光刻胶层。
27、根据权利要求16所述的方法，其特征在于，还包括在栅线的一端形成栅焊盘电极并在数据线的一端形成数据焊盘电极。
28、根据权利要求27所述的方法，其特征在于，还包括在数据线和数据焊盘电极下方形成半导体图案，并该半导体图像从欧姆接触层延伸。
29、根据权利要求28所述的方法，其特征在于，所述形成数据线、数据焊盘电极、源极和漏极、欧姆接触层和半导体图案包括：
在具有遮蔽图案的基板上顺序形成掺杂杂质的非晶硅层和导电层；
使用掩模形成光刻胶图案，所述光刻胶图案具有对应于栅线的部分、像素区域、栅焊盘电极的部分的侧边和数据区域的侧边的第一部分，以及对应于栅极的部分的两侧和数据区域并比第一部分厚的第二部分，其中栅焊盘电极的部分被光刻胶图案覆盖；
使用光刻胶图案对导电层和掺杂杂质的非晶硅层进行构图以形成暴露栅焊盘电极的部分的栅焊盘接触孔；
灰化所述导电层一去除第一部分；以及
使用灰化的光刻胶图案对构图后的导电层和构图后的掺杂杂质的非晶硅层构图，以形成数据线、数据焊盘电极、源极和漏极、欧姆接触层以及半导体图案，其中数据线和数据焊盘电极形成在数据区域中。
30、根据权利要求29所述的方法，其特征在于，形成光刻胶图案包括：
在导电层上形成光刻胶层；以及
使用掩模将光刻胶层曝光，其中掩模的透射部分对应于栅焊盘电极的部分，掩模的半透射部分对应于栅极的部分、像素区域、栅焊盘电极的部分的侧边和数据区域的侧边，并且掩模的遮挡部分对应于栅极的部分的两侧和数据区域。
31、根据权利要求16所述的方法，其特征在于，还包括形成与栅极重叠并接触像素电极的存储电极，以及在存储电极下方的半导体图案，其中在与源极和漏极以及欧姆接触层相同的工序中形成存储电极和半导体图案。
32、根据权利要求29所述的方法，其特征在于，还包括在与像素电极相同的工序中形成通过栅焊盘接触孔接触栅焊盘电极的栅焊盘电极终端以及接触数据焊盘电极的数据焊盘电极终端。
33、根据权利要求16所述的方法，其特征在于，所述有源层包括本征非晶硅，所述欧姆接触层包括掺杂杂质的非晶硅，并且所述遮蔽图案包括无机材料。
CNA2006101563945A 2006-05-09 2006-12-29 液晶显示器件及其制造方法 Pending CN101071238A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060041600 2006-05-09
KR1020060041600A KR101248003B1 (ko) 2006-05-09 2006-05-09 액정표시장치용 어레이 기판과 그 제조방법

Publications (1)

Publication Number Publication Date
CN101071238A true CN101071238A (zh) 2007-11-14

Family

ID=38608165

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101563945A Pending CN101071238A (zh) 2006-05-09 2006-12-29 液晶显示器件及其制造方法

Country Status (6)

Country Link
US (2) US7579201B2 (zh)
JP (2) JP2007304557A (zh)
KR (1) KR101248003B1 (zh)
CN (1) CN101071238A (zh)
DE (1) DE102006061594B4 (zh)
TW (1) TWI324395B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109721A (zh) * 2010-11-22 2011-06-29 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
CN101726947B (zh) * 2008-10-10 2012-01-25 乐金显示有限公司 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
US9647006B2 (en) 2015-07-23 2017-05-09 Au Optronics Corporation Light shielding pattern pixel structure having a one side overlapping scan line
CN112379552A (zh) * 2020-12-03 2021-02-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP4851545B2 (ja) * 2007-02-09 2012-01-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法
JP5064500B2 (ja) * 2007-06-28 2012-10-31 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
KR102483953B1 (ko) * 2015-10-16 2023-01-03 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
US10295875B2 (en) 2017-05-12 2019-05-21 A.U. Vista, Inc. TFT array having conducting lines with low resistance
US20200089066A1 (en) * 2018-09-17 2020-03-19 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
KR102623558B1 (ko) 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126677A (ja) * 1985-11-27 1987-06-08 Sharp Corp 薄膜トランジスタアレイ
JPS62247569A (ja) * 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 半導体装置
JPS63221325A (ja) * 1987-03-11 1988-09-14 Fujitsu Ltd 薄膜トランジスタマトリクス
JPH01277820A (ja) * 1988-04-30 1989-11-08 Sharp Corp 薄膜トランジスタ
JP2656555B2 (ja) * 1988-06-29 1997-09-24 株式会社日立製作所 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JPH0262051A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH02186641A (ja) * 1989-01-12 1990-07-20 Nec Corp 薄膜電界効果型トランジスタ素子の製造方法
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP2762383B2 (ja) * 1991-03-28 1998-06-04 カシオ計算機株式会社 薄膜トランジスタ
JP3125345B2 (ja) * 1991-08-29 2001-01-15 日本電気株式会社 薄膜トランジスタ素子アレイ及びその製造方法
JPH06204247A (ja) * 1992-06-01 1994-07-22 Toshiba Corp 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH081499B2 (ja) 1993-01-05 1996-01-10 日本電気株式会社 液晶表示装置
JPH0758336A (ja) 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及びその製造方法
US5610737A (en) 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
JPH08264790A (ja) 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP5187994B2 (ja) 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
KR100464208B1 (ko) 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TWI242671B (en) 2003-03-29 2005-11-01 Lg Philips Lcd Co Ltd Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR100983587B1 (ko) 2003-11-12 2010-09-27 엘지디스플레이 주식회사 액정표시소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726947B (zh) * 2008-10-10 2012-01-25 乐金显示有限公司 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
CN102109721A (zh) * 2010-11-22 2011-06-29 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
WO2012068754A1 (zh) * 2010-11-22 2012-05-31 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
CN102109721B (zh) * 2010-11-22 2013-04-24 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
US9647006B2 (en) 2015-07-23 2017-05-09 Au Optronics Corporation Light shielding pattern pixel structure having a one side overlapping scan line
CN112379552A (zh) * 2020-12-03 2021-02-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
JP5235029B2 (ja) 2013-07-10
DE102006061594A1 (de) 2007-11-22
US7825413B2 (en) 2010-11-02
TWI324395B (en) 2010-05-01
US20070262316A1 (en) 2007-11-15
JP2011107713A (ja) 2011-06-02
DE102006061594B4 (de) 2017-08-10
JP2007304557A (ja) 2007-11-22
KR20070109091A (ko) 2007-11-15
KR101248003B1 (ko) 2013-03-27
TW200743218A (en) 2007-11-16
US7579201B2 (en) 2009-08-25
US20090278129A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
CN101071238A (zh) 液晶显示器件及其制造方法
CN101097320B (zh) 液晶显示装置及其制造方法
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
CN1992291B (zh) 薄膜晶体管基板及其制造方法
CN102236228B (zh) 液晶显示装置及其制造方法
CN102109722B (zh) 液晶显示器及其制造方法
CN100421017C (zh) 薄膜晶体管阵列基板及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100559250C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100507695C (zh) 液晶显示器件的制造方法
US20100151606A1 (en) Method of forming array substrate for LCD
CN102236227B (zh) 液晶显示设备及其制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
KR100207136B1 (ko) 전극기판, 그 제조방법 및 이를 사용한 표시장치
CN104614902A (zh) 边缘场切换模式的液晶显示装置及其阵列基板
CN1936660A (zh) 液晶显示装置及其制造方法
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US7944516B2 (en) Liquid crystal display device having a dummy pattern for repairing data lines
US5834328A (en) Method for fabricating liquid crystal display
CN1987643A (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
CN101191967B (zh) 液晶显示装置的阵列基板及其制造方法
US20100127263A1 (en) Liquid crystal display device and method of manufacturing the same
CN100342279C (zh) 用于液晶显示器件的基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071114