CN101079381A - 分段场效应晶体管的制造方法 - Google Patents
分段场效应晶体管的制造方法 Download PDFInfo
- Publication number
- CN101079381A CN101079381A CNA2007101092000A CN200710109200A CN101079381A CN 101079381 A CN101079381 A CN 101079381A CN A2007101092000 A CNA2007101092000 A CN A2007101092000A CN 200710109200 A CN200710109200 A CN 200710109200A CN 101079381 A CN101079381 A CN 101079381A
- Authority
- CN
- China
- Prior art keywords
- layer
- wall
- ground floor
- etching
- kernel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 31
- 230000005669 field effect Effects 0.000 title abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000012212 insulator Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000002360 preparation method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 73
- 230000011218 segmentation Effects 0.000 description 38
- 238000005516 engineering process Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000756 V alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
公开了一种场效应器件的制备方法，包括以下步骤：提供晶体半导体材料的第一层，其中所述第一层设置在绝缘体层上；制备壁和第二层的形成体，其中所述第二层设置在所述第一层上，所述壁设置在所述第二层上，其中所述壁具有内部和外部；以及将所述形成体转移到所述第一层内产生由所述晶体半导体材料组成的内核，所述内核包括所述场效应器件的本体，所述本体具有至少一个垂直取向部分和至少一个水平取向部分。
Description
本申请是申请号为200410090135.8、申请日为2004年11月2日、发明名称为“分段场效应晶体管及其制造方法”的分案申请。
技术领域
本发明涉及集成电路及其制造领域。更具体地，本发明涉及具有水平取向和垂直取向分段(section)的器件本体的场效应半导体器件。
背景技术
今天的晶体管包括大量的器件。要增强性能和提高可靠性，器件较小是关键。随着FET(场效应晶体管)器件按比例缩小，技术已变得越来越复杂。在深亚微米各代的器件中，要提高性能非常困难。沿寻求更高器件性能的路线，已研究几种途径以保持器件性能提高，缩小FET器件的比例是目前CMOS器件技术的指导原则。然而，直接缩小尺寸存在明显的限制，其中当器件缩小到纳米范围时，短沟道效应(SCE)变成主要问题。该问题的解决方式是使用双栅极器件。这种器件不是简单的一个表面上形成的平面结构，而是器件本体两侧面上形成的结构。双栅极器件比常规的器件能进一步缩小比例的原因较复杂，但是在技术文献中已有介绍，例如在H.-S.P.Wong等人的：“Device Design Considerations for Double-Gate，Ground-Plane，andSingle-Gated Ultra-Thin SOI MOSFET’s at the 25nm Channel LengthGeneration”，1998IEDM Tech Dig.，407-10页。
双栅极器件的变形称做FinFET器件。在FinFET中，晶体管的本体形成在垂直结构中。FinFET的栅极将垂直取向的本体结合在两面或侧面上。FinFET具有几个优点，例如更好的SCE并有希望扩展主要的半导体技术。一般来说，FinFET器件及制造与绝缘体上半导体(SOI)，通常指绝缘体上硅的技术结合。可以为常规的平面型或垂直取向的SOI器件制备在设置于绝缘体层之上的薄半导体层中。更常见，绝缘体层称做硅(Si)衬底上的埋置氧化层。存在在更薄的SOI层中制备平面FET的趋势，由此提高了性能。现有技术的平面SOI器件具有所谓的全耗尽本体，意味着除了由沟道中的栅电极引入的载流子之外，本体中缺少移动电荷载流子。由于垂直取向结构很窄，因此FinFET器件通常也具有全耗尽本体。同样，当本体在由栅电极接合的两个面之间全耗尽时，具有在垂直取向的本体相对侧面有栅极的优点将更加突出。
FinFET器件的其中一个缺点是由于器件的宽度由翅片(Fin)的高度确定，因此所有的FinFET器件宽度都相同。器件宽度的均匀性限制了电路设计。
发明内容
本发明教授了一种具有可变宽度的类似FinFET的器件的结构和制造方法。计划的器件包括类似FinFET的结构与超薄平面结构组合，产生多面器件。一般来说，本公开教导了绝缘层上的FET器件，当器件具有垂直取向和水平取向部分的组合时，产生了对类似FinFET的结构耦合控制具有几乎任意能力的器件。
本发明教授了制造这种结构的方法。一种方法使用侧壁和绝缘体层的组合，绝缘体层设置在SOI层上，产生了竖立在构图的绝缘体层上的壁形成体。然后借助几个蚀刻步骤将形成体转移到SOI层内。竖立壁的位置处，将存在形成在SOI中的Fin，得到本体的垂直取向部分。在绝缘体层覆盖SOI的位置处，露出(emerge)本体的水平取向部分。制造分段的本体之后，进一步的处理在SOI上产生分段FET器件，与FinFET器件的优点与超浅平面SOI器件的优点结合。这样可以用优良的布局密度控制器件宽度。
附图说明
从附带的详细说明和附图中，本发明的这些和其它特点将变得很显然，其中：
图1示出了分段FET的多个实施例的本体区的示意性剖面图；
图2示出了分段FET的示意性俯视图和剖面图；
图3到7示出了分段FET的代表性制造方法的各阶段；以及
图8示出了含有至少一个分段FET的至少一个芯片的处理器的符号(symbolic)图。
具体实施方式
图1示出了分段FET的多个实施例的本体区的示意性剖面图。一般来说，场效应晶体管为通过器件的两部分(源和漏)之间的栅电极控制电流流动的器件。栅电极在器件的本体上施加电场进行控制。本体位于源和漏之间，栅电极在表面或面(face)上接合本体。栅极通常(但不是必须)通过栅极介质与本体的面或各面隔开。FET的本体是晶体半导体，在栅电极施加电场的面上可以形成源和漏之间的导电沟道。本领域中已知的常见FET具有由栅电极接合的单个水平本体部分。本公开设计了具有多个本体部分的FET器件，具有水平地取向和垂直地取向部分。各部分的取向相对含有源和漏的平面而言。本公开的分段FET为器件设置在绝缘体上的所谓绝缘体上半导体技术的代表。微电子技术的主导半导体是硅，术语绝缘体上硅(SOI)通常也用于定义绝缘体上设置的器件。
部分FET的本体的一个代表性实施例显示在图1A的剖面图中。本体10是晶体半导体材料。在一个代表性实施例中，本体10的晶体半导体材料属于各种硅基材料中。在微电子技术中，在小型化中进展最快的材料是硅(Si)。硅基材料为与Si相同的基本技术含量多种的Si合金。对于微电子很重要的一种硅基材料是硅锗(SiGe)合金。在一个代表性实施例中，本体10的晶体半导体材料实质上是硅。然而，本领域中的技术人员应该理解除Si和SiGe之外的其它半导体材料，例如III-V合金也可以预计。根据本公开的教授，分段FET具有至少一个垂直取向部分和至少一个水平取向部分。在图1A中，本体截面10具有两个垂直取向部分11和一个水平取向部分12。垂直取向部分11每个包括两个相对的面31和41。水平取向部分12，与通常的所有水平取向部分一样，包括顶面32和底面42。底面42与绝缘表面21交接。垂直取向部分具有第一高度77和第一宽度16。水平取向部分具有第一厚度22。在一个代表性实施例中，第一高度77在约30nm和150nm之间。在一个代表性实施例中，第一厚度22在约2nm和50nm之间。本公开教授了分段FET的至少一个垂直取向部分具有窄宽度，由此第一宽度16小于制造FET的技术中的最小线宽。在半导体制造的现有技术中，都存在能够通过光刻获取技术的最小特征尺寸。该线宽通常给定一代的技术名称，例如：“0.25μm技术”等。垂直取向部分的第一宽度16小于该最小光刻线宽，由于第一宽度16不是由光刻产生，因此独立于制备分段FET的特定技术。
图1B示出了具有不同数量的水平取向部分12和垂直取向部分11的分段FET本体10的示例性实施例。示出了三个不同本体10的附图仅为代表性的目的，不应局限于此。本公开的教授能够产生任何数量的水平取向和垂直取向部分。绝缘表面21通常为绝缘体层90的顶面，在其上设置了分段FET本体的晶体半导体材料。绝缘体层90通常设置在衬底91上。在一个代表性实施例中，绝缘体层90为SiO2，衬底91为Si晶片。通常在SOI技术中制备分段FET，所谓的埋置氧化物(SiO2)设置在Si衬底上，SOI硅层设置在埋置氧化物上。在一个代表性实施例中，在SOI层中制备分段FET。
图1C示出了具有栅电极50的图1B的分段FET本体10的示例性实施例，栅电极50接合了至少一个水平取向部分12的顶面32(图1A中示出)和至少一个垂直取向部分11的相对面31和41(图1A中示出)。分段器件提供了两种高性能器件的组合。垂直取向部分11类似于所谓的FinFET或垂直器件，而水平取向部分12类似于超薄本体的平面器件。如果最终器件制成全耗尽的绝缘体上硅(FDSOI)，FET，垂直取向部分11的通常第一宽度约为水平取向部分12的第一厚度22的两倍。在本公开中，通过单个栅电极50接合了所有部分的所有面，导致分段器件的低电容和高电流驱动能力。图1C左部上的FET示出了位于两个垂直取向部分11之间的一个水平取向部分12，栅电极50同时接合四个垂直取向面和一个水平取向面，总共五个。这种器件可以称做五栅的FET。
在一个代表性实施例中，图1所示的分段FET的本体全耗尽，意味着除了沟道中的栅电极引入的载流子之外，本体不具有移动电荷载流子。在用于通常的平面器件的SOI技术中，本体是否耗尽取决于本体的掺杂程度和本体的厚度。对于垂直取向部分，从耗尽的角度来看，除掺杂程度之外，由栅电极接合的相对面之间的距离即垂直部分的第一宽度16为决定因素。在本公开的分段FET中，可以使水平取向部分22的第一厚度薄得足够全部耗尽。由于垂直部分不受光刻限制，因此他们能制得足够窄，它们可以变为完全耗尽的SOI器件。全耗尽本体具有许多优点，这是本领域中的普通技术人员公知的。
图2示出了分段FET的示意性俯视图和剖面图。在图2A中，分段FET100包括源/漏110、栅极50以及栅电极下面的本体10(仅在图2C中可见)。制造分段FET期间，需要制备某些结构，我们称做内核(kernel)15。(单词“内核”表示该结构所起的作用)。内核15包括本体：由栅电极接合的内核的该部分变成本体10。制备后，内核15具有与本体基本上相同的截面尺寸。在除本体之外的其它部分中，内核15变成源/漏110的一个部件。对于源/漏，需要具有尽可能低的电阻，以具有易于布线接触和/或硅化足够的块。这种性质需要比在内核中制备的更多材料，是由于主要原因是需满足本体的要求。因此，在分段FET的代表性实施例中，为了将内核的一部分——不形成本体的那些部分——变成源/漏110，第三层111淀积在这些内核部分上。在图2A中，内核15的粗略位置仅由虚线表示，这是由于在源/漏区中，内核15通常在第三层111下面并且在俯视图中不可见。在一个代表性实施例中，内核是Si基材料，通常为Si，第三层111由与内核15相同的半导体晶体材料组成。因此，在一个代表性实施例中，选择第三层111由与内核15相同的材料组成，通常为Si，并在源/漏110中的内核上选择性外延进行淀积。该结果可以图2B中看到，图2B为图2A沿虚线“b”的剖面图。源/漏110中的内核15具有与本体10相同的剖面特征，但是由第三层111覆盖。外延淀积时，第三层111基本上与内核15不能区分开。由于在该实施例中，内核15和第三层111一起组成源/漏110，因此源/漏的最小厚度113大于本体的水平取向部分的第一厚度22。源/漏的最大厚度112至少与本体的垂直部分的第一高度77一样大。源/漏的最大厚度112也可以超过第一高度77，这取决于淀积技术和进一步的处理。本领域中的技术人员应该理解在增加源/漏110的最大厚度112的问题中存在折衷方案。
图2C为沿图2A的虚线“a”的栅极50和本体10的剖面图(类似于图1C)。栅极50接合了至少一个垂直部分11和至少一个水平取向部分12的多个面。从图2C中可以清楚看出，内核的本体部分没有被第三层111覆盖。
图3到7示出了分段FET的代表性制造方法的各阶段。总体上，本公开教授了首先在SOI层的顶面上制备的壁和各层构成的形成体，然后该形成体借助多种蚀刻转移到SOI层内，形成了内核，然后内核为建立分段FET100的基础。
图3用示意性剖面图示出了在沿产生形成体310(图6中所示)方法的步骤制备分段FET的方法的示例性实施例。绝缘体层90设置在衬底91上。在一个代表性实施例中，绝缘体层90为SiO2，衬底91为Si晶片。在绝缘体层90上设置晶体半导体材料200的第一层200。该第一层200为包括分段FET本体的内核将被蚀刻的层。在一个代表性实施例中，第一层为厚度在约30nm和150nm之间厚度的Si。在第一层200顶面上设置的是第二层210，在示例性实施例中为SiO2层。该SiO2层210可以通过本领域中公知的任何方法设置在第一层上。在层210上，淀积第四层并构图230，(构图之后所示)。在一个代表性实施例中，第四层230为非晶Si层，在约70nm-120nm厚度的范围内，通常由低压化学汽相淀积(LPVCD)式快速热CVD(RTCVD)淀积。
图4示出了当侧壁产生工艺完成时涉及包括第四层230的一个阶段的示意性剖面图。可以通过电子加工领域中公知的标准间隔层蚀刻技术制备侧壁220。在一个代表性实施例中，该壁220由氮化硅(Si3N4)制成。壁220的宽度与处理技术的光刻能力无关，是由于在它的形成中不涉及构图步骤。
图5示出了在壁220形成之后的阶段，方法的示意性俯视图。存在至少一个第四层230的岛；在图中，为了说明的目的，示出了三个岛。这些第四层的岛230由壁220环绕。可以看见的表面的大部分是第二层210。图5示出了表面如何被分成壁内的区域和壁外的区域。在单个内核的制造中涉及多于一个岛，但是对于一个壁，存在内部301和外部302。如果仅存在一个岛230，内部301很显然是岛区230。如果要制备的内核需要多于一个岛——在最终的分段FET中需要多于两个垂直部分的情况——在该阶段，需要以光刻限定内核的程度，例如图5中虚线303表示的区域。此时，壁301的内部被限定为虚线303内的区域，壁302的外部被限定为虚线303外部的区域。对于为了保护整个内部301中的第二层210存在多个岛的情况，需要淀积第五层的材料240。在示例性实施例中，该第五层240可以与第四层230的材料相同，通常为非晶Si。具有了第五层240位置处的保护，可以蚀刻壁外的第二层210，同时不会影响壁内的第二层210。如果内核需要为不多于两个的垂直部分，那么一个岛230就以足够，不需要淀积第五层240，这是由于用于在内部301中产生壁220的第四层230自动地保护了层210。
图6示出了完成形成体310之后方法的示意性剖面图。形成体具有通常为氮化硅(Si3N4)的壁220以及通常为SiO2的第二层210，第二层设置在通常为Si的第一层200上。壁220设置在第二层210上，壁具有内部301和外部302。第二层210在外部302中比在内部301中薄。在一个代表性实施例中，通过进行下面的步骤可以由图4上绘出的状态得到图6所示的形成体。蚀刻步骤部分除去了外部302上的SiO2层210。这种蚀刻步骤在本领域中是公知的，为干蚀刻形式或湿蚀刻形式。如果仅包括一个岛，那么可以将从外部部分除去氧化物310的该蚀刻步骤、与蚀刻壁材料的较早的壁制造步骤组合。接下来，再用标准的方法蚀刻，仅留下第一材料上的氮化硅壁220和SiO2层。该步骤涉及除去非晶Si层230，如果存在，则除去第五层240。除去第五层240通常不是很难，是由于第五层240与第四层230的材料相同，即非晶硅。当完成这两个蚀刻步骤时，形成体16已形成。
图7示出了内核15完成之后的示意性剖面图。内核15由晶体半导体材料200组成，内核15包括FET本体100，本体具有至少一个垂直取向部分11和至少一个水平取向部分12。
由图6所示的状态开始，形成体310——内部301中的Si3N4的壁220和较厚的SiO2以及外部302中较薄的SiO2——要转移到第一层200内。获得该目的的初始步骤是进行第一蚀刻以从外部302完全除去第二层200，并从内部301部分除去第二层210。示例性实施例中的第一蚀刻为均匀的等离子体蚀刻。通常使用溴基等离子体，例如与小的氧气流混合的HBr。对于代表性实施例，当第二层210为热淀积氧化物(TEOS)时，用于第一蚀刻的典型参数为：约50-300标准立方厘米每分钟(SCCM)之间流速的HBr，约0-5SCCM的O2；约200W-350W之间的顶部rf源功率，底部电极(晶片)rf功率：约150W-350W之间；压力：约3-6mTorr之间。通过检测完全除去了外部上的材料以控制处理时间，例如外部302中的发光摄谱(OES)端点遗迹。第一蚀刻的离子辅助反应离子蚀刻系统确保了外部302中TEOS的蚀刻速率类似或稍快于内部301中TEOS的蚀刻速率。因此，完全除去外部302中的TEOS之后，仍有TEOS层留在内部301中。
接下来，使用第二蚀刻可以完全除去内部301中通常为TEOS的第二层210，并且部分除去了外部302中通常为Si的第一层200。对于代表性实施例，当第二层210为TEOS时，第一层200为Si，等离子体蚀刻的典型参数——第二蚀刻——为：约150-300SCCM之间流速的HBr；约150W-350W之间的顶部rf源功率，底部电极(晶片)rf功率：约150W-350W之间；压力：约3-6mTorr之间。蚀刻时间为几秒钟，通常在约7sec和15sec之间。
接下来，使用第三蚀刻完全除去外部302中通常为Si的第一层200。例如通过外部302中的OES端点轨迹检测完全除去外部上的材料，再次控制了第三蚀刻的周期。当外部302中的Si 200完全除去时，Si层仍留在内部，这是由于第二蚀刻之后内部301中的Si 200比外部302中的厚。对于一个代表性实施例，当第一层200为Si时，等离子体蚀刻的典型参数——第三蚀刻——为：约100-350SCCM之间流速的HBr，以及约0-5SCCM之间的O2；约80W-250W之间的顶部rf源功率，底部电极(晶片)rf功率：约10W-100W之间；压力：约5-10mTorr之间。
完成三次蚀刻之后，将形成体310转移动第一层200内。通常通过湿蚀刻除去剩余的氮化硅壁220和剩余的TEOS掩模层210(位于壁下)，得到内核15。各种蚀刻期间，保护了Si3N4壁220下面的第一层200，结果是产生了本体的垂直取向部分。
可选地，除去氮化硅壁220之前，进行第四蚀刻以控制内部301中第一层200的厚度，以便控制本体的水平取向部分的第一厚度22。对于示例性实施例，当第一层200为Si时，对于第四蚀刻的典型参数是：约100-350SCCM之间流速的HBr，以及约0-5SCCM之间的O2以及约100-350SCCM的He；约100W-400W之间的顶部rf源功率，底部电极(晶片)rf功率：约10W-100W之间；压力：约20-100mTorr之间。
如果需要，进行介绍的蚀刻步骤之后，可以用本领域中公知的标准蚀刻技术除去部分内核。可以是以下情况，例如，如果需要奇数的垂直取向部分，或者偶数的水平取向部分。或者，需要多种复杂的布局形状，最好通过用不同位置的岛制备内核以及蚀刻掉不希望的部分实现。
完成了内核15之后，对分段TFT的进一步处理主要沿建立的FET的工艺线。有以下例外。假定栅电极50的形状要与多种取向面接合，然而淀积期间需要额外的小心。同样，如参考图2所讨论的，第三层111淀积在内核15上用于源/漏110。第三层111为通常的Si，通过选择性外延淀积在内核的Si上。
制备的分段的FET由此将FinFET型器件与全耗尽的平面器件组合在一起。这种组合能对FinFET型器件控制器件的宽度。分段的FET器件为给定的布局面积提高了高的电流驱动。
图8示出了含有至少一个分段FET的至少一个芯片的处理器的符号图。这种处理器900具有至少一个芯片901，含有本发明的至少一个分段FET100。这种处理器900可以是受益于分段FET100的任何处理器。这些器件形成了一个或多个芯片901上大批的处理器的一部分。用分段FET器件制造的代表性的实施例为数字处理器，通常可以在计算机的中央处理器群；混合的数字/模拟处理器，显著受益于分段FET100的高性能的；以及通常的任何通信处理器，例如连接存储器至处理器的模块、路由器机、雷达系统、高性能可视电话、游戏模块等。
鉴于以上教授本发明可以有许多修改和变形，并且对本领域中的技术人员来说是显然的。本发明的范围由附带的权利要求书限定。
Claims (14)
1.一种场效应器件的制备方法，包括以下步骤：
提供晶体半导体材料的第一层，其中所述第一层设置在绝缘体层上；
制备壁和第二层的形成体，其中所述第二层设置在所述第一层上，所述壁设置在所述第二层上，其中所述壁具有内部和外部；以及
将所述形成体转移到所述第一层内产生由所述晶体半导体材料组成的内核，所述内核包括所述场效应器件的本体，所述本体具有至少一个垂直取向部分和至少一个水平取向部分。
2.根据权利要求1的方法，还包括将栅电极与所述至少一个垂直取向部分和所述至少一个水平取向部分接合的步骤。
3.根据权利要求1的方法，还包括将第三层淀积在部分所述内核上的步骤，其中所述部分包括所述场效应器件的源/漏区。
4.根据权利要求3的方法，还包括选择由所述晶体半导体材料组成的所述第三层，并选择通过选择性外延进行的所述淀积的步骤。
5.根据权利要求1的方法，还包括将所述晶体半导体材料选择为Si基材料的步骤。
6.根据权利要求5的方法，还包括将所述Si基材料选择为实质上是Si的步骤。
7.根据权利要求1的方法，还包括选择所述绝缘层为设置在Si晶片上的埋置的SiO2层的步骤。
8.根据权利要求1的方法，还包括将所述第二层选择为SiO2层，将所述壁选择为Si3N4的步骤。
9.根据权利要求8的方法，还包括以下步骤：
在所述SiO2层的顶部淀积和构图第四层；
在所述第四层的所述图形周围形成所述Si3N4壁；
蚀刻，从而部分除去所述外部中的所述SiO2层；以及
蚀刻，从而仅留下所述第一材料上的所述Si3N4壁和所述SiO2层，由此制备了所述形成体。
10.根据权利要求9的方法，还包括将所述第四层选择为非晶Si层的步骤。
11.根据权利要求9的方法，还包括在所述内部设置第五材料层以保护所述SiO2层的步骤。
12.根据权利要求1的方法，还包括以下步骤：
使用第一蚀刻除去所述外部中的所述第二层；
使用第二蚀刻除去所述内部中的所述第二层，并部分除去所述外部中的所述第一层；以及
使用第三蚀刻除去所述外部中的所述第一层，由此转移了所述形成体。
13.根据权利要求12的方法，还包括使用第四蚀刻减少所述内部的所述第一层的厚度的步骤。
14.根据权利要求12的方法，还包括将所述第二层选择为SiO2层，将所述壁选择为由Si3N4制成，选择所述晶体半导体材料实质上为Si的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/732,322 | 2003-12-10 | ||
| US10/732,322 US7388258B2 (en) | 2003-12-10 | 2003-12-10 | Sectional field effect devices |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100901358A Division CN100382331C (zh) | 2003-12-10 | 2004-11-02 | 分段场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101079381A true CN101079381A (zh) | 2007-11-28 |
| CN100524667C CN100524667C (zh) | 2009-08-05 |
Family
ID=34652851
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101092000A Active CN100524667C (zh) | 2003-12-10 | 2004-11-02 | 分段场效应晶体管的制造方法 |
| CNB2004100901358A Active CN100382331C (zh) | 2003-12-10 | 2004-11-02 | 分段场效应晶体管及其制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100901358A Active CN100382331C (zh) | 2003-12-10 | 2004-11-02 | 分段场效应晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7388258B2 (zh) |
| JP (1) | JP4549829B2 (zh) |
| KR (1) | KR100627955B1 (zh) |
| CN (2) | CN100524667C (zh) |
| TW (1) | TWI318795B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426755A (zh) * | 2012-05-14 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US7049662B2 (en) * | 2003-11-26 | 2006-05-23 | International Business Machines Corporation | Structure and method to fabricate FinFET devices |
| US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US7624192B2 (en) * | 2003-12-30 | 2009-11-24 | Microsoft Corporation | Framework for user interaction with multiple network devices |
| US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
| US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US7193279B2 (en) | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
| KR100585178B1 (ko) * | 2005-02-05 | 2006-05-30 | 삼성전자주식회사 | 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법 |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| EP1932171B1 (en) * | 2005-09-28 | 2011-11-16 | Nxp B.V. | Finfet-based non-volatile memory device |
| US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US8513066B2 (en) * | 2005-10-25 | 2013-08-20 | Freescale Semiconductor, Inc. | Method of making an inverted-T channel transistor |
| US7452768B2 (en) * | 2005-10-25 | 2008-11-18 | Freescale Semiconductor, Inc. | Multiple device types including an inverted-T channel transistor and method therefor |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| JP2007173326A (ja) * | 2005-12-19 | 2007-07-05 | Korea Advanced Inst Of Sci Technol | シリコンフィンとシリコンボディとからなるチャネルを有する電界効果トランジスタおよびその製造方法 |
| US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US7282772B2 (en) | 2006-01-11 | 2007-10-16 | International Business Machines Corporation | Low-capacitance contact for long gate-length devices with small contacted pitch |
| US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
| KR100756809B1 (ko) | 2006-04-28 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US7517764B2 (en) * | 2006-06-29 | 2009-04-14 | International Business Machines Corporation | Bulk FinFET device |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| KR100954116B1 (ko) * | 2006-11-06 | 2010-04-23 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스패턴 형성방법 |
| JP4455632B2 (ja) * | 2007-09-10 | 2010-04-21 | 株式会社東芝 | 半導体装置 |
| US20090108353A1 (en) * | 2007-10-31 | 2009-04-30 | Advanced Micro Devices, Inc. | Finfet structure and methods |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US8207038B2 (en) * | 2010-05-24 | 2012-06-26 | International Business Machines Corporation | Stressed Fin-FET devices with low contact resistance |
| US20110291188A1 (en) * | 2010-05-25 | 2011-12-01 | International Business Machines Corporation | Strained finfet |
| US8389416B2 (en) * | 2010-11-22 | 2013-03-05 | Tokyo Electron Limited | Process for etching silicon with selectivity to silicon-germanium |
| US8726220B2 (en) * | 2011-04-29 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and methods for converting planar design to FinFET design |
| US8692291B2 (en) | 2012-03-27 | 2014-04-08 | International Business Machines Corporation | Passive devices for FinFET integrated circuit technologies |
| US8956932B2 (en) | 2013-02-25 | 2015-02-17 | International Business Machines Corporation | U-shaped semiconductor structure |
| CN104795330B (zh) * | 2014-01-20 | 2018-09-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104701184A (zh) * | 2015-03-20 | 2015-06-10 | 上海华力微电子有限公司 | 形成多鳍结构场发射晶体管的方法 |
| US9293374B1 (en) | 2015-06-12 | 2016-03-22 | International Business Machines Corporation | Self-aligned low defect segmented III-V finFET |
| CN109087865A (zh) * | 2017-06-14 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN109285889B (zh) * | 2017-07-20 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109285876B (zh) * | 2017-07-20 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| KR102532118B1 (ko) | 2018-03-20 | 2023-05-11 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN115084264A (zh) | 2021-03-12 | 2022-09-20 | 株式会社东芝 | 高频晶体管 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077826B2 (ja) * | 1983-08-25 | 1995-01-30 | 忠弘 大見 | 半導体集積回路 |
| JP2804539B2 (ja) * | 1989-09-28 | 1998-09-30 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JPH03187272A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| JPH04268767A (ja) | 1991-02-25 | 1992-09-24 | Fujitsu Ltd | 半導体装置 |
| JP2571004B2 (ja) | 1993-12-22 | 1997-01-16 | 日本電気株式会社 | 薄膜トランジスタ |
| US6228691B1 (en) | 1999-06-30 | 2001-05-08 | Intel Corp. | Silicon-on-insulator devices and method for producing the same |
| US6483156B1 (en) * | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| US6562665B1 (en) * | 2000-10-16 | 2003-05-13 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology |
| US7163864B1 (en) * | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
| US6475890B1 (en) * | 2001-02-12 | 2002-11-05 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology |
| US6541810B2 (en) | 2001-06-29 | 2003-04-01 | International Business Machines Corporation | Modified vertical MOSFET and methods of formation thereof |
| US6798017B2 (en) * | 2001-08-31 | 2004-09-28 | International Business Machines Corporation | Vertical dual gate field effect transistor |
| US6750487B2 (en) | 2002-04-11 | 2004-06-15 | International Business Machines Corporation | Dual double gate transistor |
| US6800910B2 (en) * | 2002-09-30 | 2004-10-05 | Advanced Micro Devices, Inc. | FinFET device incorporating strained silicon in the channel region |
| CN1193432C (zh) * | 2003-02-14 | 2005-03-16 | 中国科学院上海微系统与信息技术研究所 | 降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法 |
| US6943405B2 (en) * | 2003-07-01 | 2005-09-13 | International Business Machines Corporation | Integrated circuit having pairs of parallel complementary FinFETs |
| US6716686B1 (en) * | 2003-07-08 | 2004-04-06 | Advanced Micro Devices, Inc. | Method for forming channels in a finfet device |
| US6921700B2 (en) * | 2003-07-31 | 2005-07-26 | Freescale Semiconductor, Inc. | Method of forming a transistor having multiple channels |
| US20060084243A1 (en) * | 2004-10-20 | 2006-04-20 | Ying Zhang | Oxidation sidewall image transfer patterning method |
-
2003
- 2003-12-10 US US10/732,322 patent/US7388258B2/en not_active Expired - Lifetime
-
2004
- 2004-11-02 CN CNB2007101092000A patent/CN100524667C/zh active Active
- 2004-11-02 CN CNB2004100901358A patent/CN100382331C/zh active Active
- 2004-11-10 KR KR1020040091550A patent/KR100627955B1/ko not_active IP Right Cessation
- 2004-11-12 TW TW093134801A patent/TWI318795B/zh active
- 2004-12-07 JP JP2004353555A patent/JP4549829B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-13 US US11/433,806 patent/US7413941B2/en active Active
-
2008
- 2008-06-20 US US12/142,849 patent/US7659153B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426755A (zh) * | 2012-05-14 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN103426755B (zh) * | 2012-05-14 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050127362A1 (en) | 2005-06-16 |
| TWI318795B (en) | 2009-12-21 |
| JP4549829B2 (ja) | 2010-09-22 |
| JP2005175481A (ja) | 2005-06-30 |
| US7413941B2 (en) | 2008-08-19 |
| KR20050056858A (ko) | 2005-06-16 |
| TW200520222A (en) | 2005-06-16 |
| CN100524667C (zh) | 2009-08-05 |
| US7659153B2 (en) | 2010-02-09 |
| KR100627955B1 (ko) | 2006-09-25 |
| US7388258B2 (en) | 2008-06-17 |
| US20060240607A1 (en) | 2006-10-26 |
| CN100382331C (zh) | 2008-04-16 |
| CN1627531A (zh) | 2005-06-15 |
| US20080254577A1 (en) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524667C (zh) | 分段场效应晶体管的制造方法 | |
| CN1292473C (zh) | 混合平面和FinFET CMOS器件 | |
| CN101226941B (zh) | 半导体结构及其制造方法 | |
| US6960517B2 (en) | N-gate transistor | |
| CN104037226B (zh) | 具有非对称源极/漏极结构的FinFET及其制造方法 | |
| CN101366122B (zh) | U栅晶体管和制造方法 | |
| US20150137265A1 (en) | Fin field effect transistor and method of forming the same | |
| CN102214595B (zh) | 一种空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN1967812A (zh) | 具有准自对准源极/漏极FinFET的半导体器件及其形成方法 | |
| CN1711630A (zh) | 磨平栅极材料以改善半导体装置中的栅极特征尺寸的方法 | |
| CN101064310A (zh) | 应用自对准双应力层的cmos结构和方法 | |
| CN1742375A (zh) | 应变沟道鳍片场效应晶体管 | |
| CN1674239A (zh) | 场效应晶体管及其制造方法 | |
| CN108807161A (zh) | 半导体装置的形成方法 | |
| CN1146034C (zh) | 下埋式微细金属连线的制造方法 | |
| US6897122B1 (en) | Wide neck shallow trench isolation region to prevent strain relaxation at shallow trench isolation region edges | |
| CN113782441A (zh) | FinFET的制造方法 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| US7960234B2 (en) | Multiple-gate MOSFET device and associated manufacturing methods | |
| CN102347349B (zh) | 半导体结构及其制作方法 | |
| CN107452680A (zh) | 半导体装置及其制造方法 | |
| CN203038895U (zh) | 一种半导体结构 | |
| CN111446286B (zh) | 半导体结构及其形成方法 | |
| KR102598765B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| CN113540235A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171116 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171116 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right |