CN101081691A - 用于减小mems器件上的薄膜应力的隔离方案 - Google Patents

用于减小mems器件上的薄膜应力的隔离方案 Download PDF

Info

Publication number
CN101081691A
CN101081691A CNA200710086046XA CN200710086046A CN101081691A CN 101081691 A CN101081691 A CN 101081691A CN A200710086046X A CNA200710086046X A CN A200710086046XA CN 200710086046 A CN200710086046 A CN 200710086046A CN 101081691 A CN101081691 A CN 101081691A
Authority
CN
China
Prior art keywords
silicon
layer
piezoresistor
mems device
silicon area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710086046XA
Other languages
English (en)
Inventor
G·C·布朗
C·H·拉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN101081691A publication Critical patent/CN101081691A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/06—Means for preventing overload or deleterious influence of the measured medium on the measuring device or vice versa
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
    • G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
    • G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors

Abstract

提供一种电隔离MEMS器件的方法。在一个实例中，具有暴露的硅区的压敏电阻压力传感器经受了硅的局部氧化(LOCOS)处理。用LOCOS工艺产生了电绝缘结构。该绝缘结构与压敏电阻压力传感器具有圆形的或弯曲的界面。该弯曲的界面减轻了伴随着暴露到高温和高压下的应力。此外，构图电绝缘线使得其具有弯曲角度，进一步减轻了应力。

Description

用于减小MEMS器件上的薄膜应力的隔离方案
技术领域
本发明通常涉及一种微电子机械结构的制造，更具体地涉及一种实现用于应力集中最小化的微电子机械机构的电隔离的有益方法。
背景技术
绝缘体上硅(SOI)基础技术使得微电子或微电子机械系统(MEMS)器件能够在位于绝缘层上(例如埋入氧化层)的硅层中制造。该绝缘层位于硅衬底之上。诸如晶体管和MEMS型器件的电子器件被形成在位于绝缘层上部的硅层中。该技术通过降低电容、降低或消除p-n结的反向漏电流来提供更高的速度和使用更低的功率并由此使得SOI中的器件操作优于基于现有技术的常规互补型金属氧化物半导体(CMOS)体硅中制造的器件。
一种能够在SOI中实施的MEMS型器件是压力传感器。压力传感器通常包括与隔膜耦合的压敏电阻。该压敏电阻嵌入到隔膜中，并对随着由于压敏电阻效应引起的电阻变化而隔膜的应力改变作出反应。当施加到隔膜的压力变化时，隔膜的偏转量由此变化，其导致硅隔膜中应力水平的变化。这依次引起压敏电阻元件的电阻提升或降低。由此，电阻的提升或降低能够用来测量施加到隔膜的压力的量。
压力传感器广泛地使用于各种环境。某些环境包括高温和/或高压。由于压力传感器是由具有不同热膨胀系数的半导体材料制造，因此过度的温度可导致压力传感器的各层以不同的速率膨胀。具体地，二氧化硅(SiO2)电隔离层以与构成压敏电阻的硅层不同的速率膨胀和收缩。
由于压力传感器在低温与高温之间循环，电隔离层开始破裂。如果存在应力集中区域，则破裂的情况确实存在。破裂还可以由极度的高压或高温和高压的结合效应而引起。本申请描述了最小化压敏电阻、SOI压力传感器和其它MEMS器件中应力集中区域的方法。
发明内容
本申请描述了制造用于MEMS器件的电隔离的方法，该器件消除了由于更高温度和/或压力的影响而引起的应力破裂。该方法包括在MEMS器件上形成掩模和在MEMS器件和其它MEMS器件之间通过硅的局部氧化(LOCOS)生长二氧化硅(SiO2)电隔离层。该LOCOS工艺在SiO2层与MEMS器件之间的界面产生了弯曲或圆形。该圆形界面缓和了与高温或高压有关的应力。
在提供的示例中，遮蔽一种MEMS器件、压敏电阻压力传感器。围绕传感器的未遮蔽的区域接着通过LOCOS被氧化，以制造电隔离层。该电隔离层的圆形界面最小化了与高温和高压环境有关的应力。
在第二示例中，对电隔离层构图使得完成90度角的圆形。该圆形角进一步减轻了与高温有关的应力。
附图说明
下面结合附图描述优选实施例，其中各图中相同的符号指代相同的元件，其中：
图1是SOI衬底的截面图；
图2是图1的衬底上掩模层的形成的截面图；
图3是LOCOS工艺期间二氧化硅层的生长的截面图；
图4是去除掩模层并随后掺杂硅以形成引出线和压敏电阻的截面图；
图5是包括的空腔的图1的衬底的截面图；
图6A是电隔离线的顶视图；和
图6B是另一个电隔离线的顶视图。
具体实施方式
下面将介绍MEMS器件的电隔离的方法。各种MEMS器件，例如梳装驱动器、微型激励器、加速计等，能够使用已公开的方法来制造。一种基于压力传感器结构的压敏电阻的MEMS器件，能够使用该方法来电隔离。
现在来看图1，图中显示了一种这样的压敏电阻式传感器100。该压敏电阻式传感器100包括可以是n型或p型硅的外延层102、以是二氧化硅(SiO2)的电介质层104，以及可以是n型、p型或体硅的衬底层106。
尽管所示的衬底层106是单层，但它也可以包括额外的层。例如“蚀刻停止”层可以位于第二层104与体衬底106之间。此外，空腔也可以被包括在衬底层106中。该空腔用作压力传感器的隔膜。可选地，可以在随后的步骤中制造空腔。将参照图5进一步描述空腔的结构。
图2示出了在外延层102上面形成的掩模108。掩模108可以是例如氮化硅(Si3N4)。形成掩模108可包括通过沉积掩模层(例如Si3N4)并图形化掩模层以限定掩模108生长薄的热氧化层。掩模108可以通过常规光刻和蚀刻工艺来构图。掩模108包括位于压敏电阻结构上面的“岛”。该岛限制了压敏电阻结构上表面区域的氧化。在靠近掩模108的外延层102的未覆盖区域107中，该氧化率相比不靠近掩模108的未覆盖区域的氧化率降低。
图3中，SOI衬底100经历了硅的局部氧化(LOCOS)工艺。LOCOS是一种通常使用于MOS/CMOS硅技术中的隔离方法。使用LOCOS热生长厚的二氧化硅垫用来分隔相邻的器件(即，例如CMOS场效应晶体管或FETs)。如上所述，掩模108的未覆盖区域(例如图2中的第一暴露部分107)被局部地氧化，由此，“局部”氧化。在氧化期间，硅与氧气反应，硅被消耗，然后产生氧化硅层。在LOCOS步骤之后，通过常规蚀刻工艺例如干法或湿法化学蚀刻去除掩模108。
在LOCOS步骤期间，硅与氧气在高温下反应。由此，如图3所示，二氧化硅层110生长在外延层102的第一暴露部分107上。由于二氧化硅的生长速率在靠近掩模108的未覆盖区域107处降低，外延层102在靠近掩模108的区域没有迅速氧化。因此，在那些区域产生了减小的二氧化硅厚度。结果，压敏电阻或外延层102将具有弯曲或坡度，其轮廓通常称为“鸟嘴”。
如图4所示接着去除掩模层。圆形轮廓130的曲率取决于LOCOS工艺的条件(例如时间、温度、膜厚度等)。与二氧化硅层110和压敏电阻结构之间具有陡峭的跃迁相反，圆形轮廓提供了更加渐进的过渡。当压敏电阻结构暴露到高温和/或高压下时，该渐进的过渡降低了破裂。
图4的示例中的外延层102包括引出线(leadout)电阻103A和103B，和压敏电阻105。引出线电阻103A和103B可以用来提供对压敏电阻105的欧姆接触。可以使用常规的或新颖的CMOS制造方法来制造压敏电阻105和引出线电阻103A和103B。该方法包括离子注入、光刻和显影、和/或化学湿法和干法蚀刻。可以在压敏电阻结构的各个不同点处建立引出线电阻103A和103B的掺杂密度。例如，压敏电阻105可具有固有的掺杂密度或可以在随后的制造步骤中注入和/或退火。还可以制作该引出线电阻103A和103B以提供对压敏电阻105所需的接触。
在形成电隔离之前或之后，可以在体衬底层106中形成空腔120。图5所述的空腔120能够用来形成隔膜，其允许压敏电阻105随着施加的压力而变化。由于外延层本身是晶体的，施加到隔膜的更大的压力将偏转隔膜并改变压敏电阻105的阻值。可以设计空腔120以形成更高展弦比的隔膜以便压敏电阻对施加的压力的变化更加敏感。
可以用来降低与二氧化硅层110的破裂有关的另一种方法是具有电隔离方式，其中基于隔离线的二氧化硅以弯曲或圆形轮廓布置。通常，电隔离线彼此垂直布置。图6A中，使用电隔离线140的顶视图来隔离MEMS器件142和MEMS器件144。隔离线140具有尖锐的90度角146。这些尖锐的角146产生了容易在高温下破裂的局部的应力点。图6B中，通过使用具有弯曲角度150的电隔离线148减轻了应力点的发生。通过随着线148穿过弯曲角150分布应力，可以消除应力点。可以构图掩模108以制造弯曲角150(见图2)。此外，可以在迟些的构图步骤之后形成弯曲角150。
虽然这里详细描述了本发明的某些特征和实施例，但是应当理解不脱离本发明的范围能够进行其它改变。例如，不脱离本发明的范围，可以电隔离各种使用包括各种蚀刻和沉积方法的半导体制造工艺种类的MEMS器件。除非声明其效果，权利要求不应当被认为是限制为所述的顺序或元件。因此，本发明要求落入下述实施例和等效物的精神和范围内的所有实施例。

Claims (20)

1、一种为包括待氧化的硅区的微电子机械系统(MEMS)器件提供电隔离的方法，该方法包括：
在MEMS器件的顶部形成掩模层，该掩模层基本上覆盖了MEMS器件并限定了硅区的暴露部分；和
通过硅的局部氧化(LOCOS)工艺在硅区的顶部生长二氧化硅(SiO2)层，其中硅区被消耗以形成SiO2层，该SiO2层和硅区包括弯曲界面，该弯曲界面在LOCOS工艺中形成，并降低了与暴露在高温和高压下有关的膜应力。
2、如权利要求1所述的方法，其特征在于，SiO2层构造成具有弯曲的角度，以便进一步降低与暴露在高温和高压下有关的膜应力，该弯曲的角度具有由LOCOS工艺的条件所决定的曲率。
3、如权利要求1所述的方法，其特征在于，掩模层是氮化硅(Si3N4)。
4、如权利要求1所述的方法，其特征在于，MEMS器件是压敏电阻器结构。
5、如权利要求4所述的方法，其特征在于，压敏电阻器位于外延层中，并电耦合到位于外延层中的引出电阻。
6、如权利要求1所述的方法，其特征在于，MEMS器件是包含压敏电阻器结构的压力传感器。
7、如权利要求6所述的方法，其特征在于，压敏电阻器位于外延层中，并电耦合到位于外延层中的引出电阻。
8、如权利要求1所述的方法，其特征在于，MEMS器件形成在绝缘体上硅(SOI)衬底中。
9、如权利要求8所述的方法，其特征在于，SOI衬底包括体硅层，该体硅层包括位于压敏电阻器之下的空腔，该空腔形成了允许压敏电阻器的整体电阻随压力变化的隔膜。
10、一种微电子机械系统(MEMS)器件，包括：
未氧化的硅区，该未氧化的硅区位于已氧化的硅区附近，该已氧化的硅区提供对MEMS器件的电隔离；
位于未氧化硅区和已氧化硅区之间的界面，该界面在硅的局部氧化(LOCOS)工艺中形成，该界面基本为弯曲的，以便降低与暴露在高温和高压中有关的膜应力。
11、如权利要求10所述的方法，其特征在于，已氧化区构造成具有弯曲的角度，用于进一步降低与暴露在高温和高压下有关的膜应力。
12、如权利要求10所述的方法，其特征在于，MEMS器件是压敏电阻式压力传感器，其包含位于硅区中的压敏电阻器。
13、如权利要求12所述的方法，其特征在于，该压敏电阻式压力传感器形成在绝缘体上硅(SOI)衬底中。
14、如权利要求13所述的方法，其特征在于，SOI衬底包括体硅层，该体硅层包括位于压敏电阻器之下的空腔，该空腔形成了允许压敏电阻器的整体电阻随压力变化的隔膜。
15、一种电隔离第一和第二微电子机械系统(MEMS)器件的方法，在所述第一和第二MEMS器件之间包括有硅区，该方法包括：
在第一和第二MEMS器件的顶部形成掩模层，该掩模层基本上覆盖了MEMS器件并限定了硅区的暴露部分；和
通过硅的局部氧化(LOCOS)工艺在硅区的顶部生长二氧化硅(SiO2)层，其中硅区被消耗以形成SiO2层，该SiO2层和硅区包括弯曲界面，该弯曲界面在LOCOS工艺中形成，并降低了与暴露在高温和高压下有关的膜应力。
将SiO2层构造成具有弯曲的角度，以便进一步降低与暴露在高温下有关的膜应力。
16、如权利要求15所述的方法，其特征在于，掩模层是氮化硅(Si3N4)。
17、如权利要求15所述的方法，其特征在于，第一MEMS器件是包含压敏电阻结构的压力传感器。
18、如权利要求17所述的方法，其特征在于，第一MEMS器件包括位于外延层中并电耦合到位于外延层中的引出电阻上的压敏电阻器。
19、如权利要求15所述的方法，其特征在于，第一和第二MEMS器件形成在绝缘体上硅(SOI)衬底中。
20、如权利要求19所述的方法，其特征在于，SOI衬底包括体硅层，该体硅层包括位于压敏电阻器之下的空腔，该空腔形成了允许压敏电阻器的整体电阻随压力变化的隔膜。
CNA200710086046XA 2006-01-17 2007-01-17 用于减小mems器件上的薄膜应力的隔离方案 Pending CN101081691A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/333,015 US7514285B2 (en) 2006-01-17 2006-01-17 Isolation scheme for reducing film stress in a MEMS device
US11/333015 2006-01-17

Publications (1)

Publication Number Publication Date
CN101081691A true CN101081691A (zh) 2007-12-05

Family

ID=37865879

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710086046XA Pending CN101081691A (zh) 2006-01-17 2007-01-17 用于减小mems器件上的薄膜应力的隔离方案

Country Status (4)

Country Link
US (1) US7514285B2 (zh)
EP (1) EP1808406A3 (zh)
JP (1) JP2007258680A (zh)
CN (1) CN101081691A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7866250B2 (en) * 2006-02-09 2011-01-11 Foster-Miller, Inc. Vehicle protection system
US7867871B1 (en) * 2006-07-13 2011-01-11 National Semiconductor Corporation System and method for increasing breakdown voltage of LOCOS isolated devices
US7563720B2 (en) * 2007-07-23 2009-07-21 Honeywell International Inc. Boron doped shell for MEMS device
US8471346B2 (en) * 2009-02-27 2013-06-25 Infineon Technologies Ag Semiconductor device including a cavity
JP5291517B2 (ja) * 2009-04-07 2013-09-18 株式会社ミツトヨ 内側寸法測定器
US8091430B1 (en) 2010-09-14 2012-01-10 The United States Of America As Represented By The Secretary Of The Navy Protection system for diaphragm of MEMS device
US8558330B2 (en) * 2011-10-31 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Deep well process for MEMS pressure sensor
DE102014223926A1 (de) 2014-11-25 2016-05-25 Robert Bosch Gmbh Verfahren zum Herstellen eines MEMS-Bauelements mit zwei miteinander verbundenen Substraten und entsprechendes MEMS-Bauelement
CN109348738B (zh) * 2016-02-18 2021-11-16 富士电机株式会社 信号传输装置
US9842762B1 (en) * 2016-11-11 2017-12-12 Globalfoundries Inc. Method of manufacturing a semiconductor wafer having an SOI configuration
US10809139B2 (en) * 2018-02-14 2020-10-20 Carefusion 303, Inc. Integrated sensor to monitor fluid delivery

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2856708A1 (de) * 1978-12-29 1980-07-10 Siemens Ag Messanordnung fuer einen druck-messumformer
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JP2850558B2 (ja) * 1991-03-28 1999-01-27 株式会社デンソー 半導体圧力センサおよびその製造方法
JP4710147B2 (ja) * 2000-06-13 2011-06-29 株式会社デンソー 半導体圧力センサ
US6690844B2 (en) 2001-05-17 2004-02-10 Optronx, Inc. Optical fiber apparatus and associated method
US6654511B2 (en) 2001-05-17 2003-11-25 Sioptical, Inc. Optical modulator apparatus and associated method
US6891685B2 (en) 2001-05-17 2005-05-10 Sioptical, Inc. Anisotropic etching of optical components
US6690863B2 (en) 2001-05-17 2004-02-10 Si Optical, Inc. Waveguide coupler and method for making same
US6963118B2 (en) 2001-05-17 2005-11-08 Sioptical, Inc. Hybrid active and electronic circuit with evanescent coupling
US6603889B2 (en) 2001-05-17 2003-08-05 Optronx, Inc. Optical deflector apparatus and associated method
US6891985B2 (en) 2001-05-17 2005-05-10 Sioptical, Inc. Polyloaded optical waveguide devices and methods for making same
US6898352B2 (en) 2001-05-17 2005-05-24 Sioptical, Inc. Optical waveguide circuit including passive optical waveguide device combined with active optical waveguide device, and method for making same
US6912330B2 (en) 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US6748125B2 (en) 2001-05-17 2004-06-08 Sioptical, Inc. Electronic semiconductor control of light in optical waveguide
US6760498B2 (en) 2001-05-17 2004-07-06 Sioptical, Inc. Arrayed waveguide grating, and method of making same
US6738546B2 (en) 2001-05-17 2004-05-18 Sioptical, Inc. Optical waveguide circuit including multiple passive optical waveguide devices, and method of making same
US6947615B2 (en) 2001-05-17 2005-09-20 Sioptical, Inc. Optical lens apparatus and associated method
US6526187B1 (en) 2001-05-17 2003-02-25 Optronx, Inc. Polarization control apparatus and associated method
US6625348B2 (en) 2001-05-17 2003-09-23 Optron X, Inc. Programmable delay generator apparatus and associated method
US6608945B2 (en) 2001-05-17 2003-08-19 Optronx, Inc. Self-aligning modulator method and associated apparatus
US6658173B2 (en) 2001-05-17 2003-12-02 Optronx, Inc. Interferometer and method of making same
US6646747B2 (en) 2001-05-17 2003-11-11 Sioptical, Inc. Interferometer apparatus and associated method
US6493502B1 (en) 2001-05-17 2002-12-10 Optronx, Inc. Dynamic gain equalizer method and associated apparatus
US6842546B2 (en) 2001-05-17 2005-01-11 Sioptical, Inc. Polyloaded optical waveguide device in combination with optical coupler, and method for making same
US6879751B2 (en) 2002-01-30 2005-04-12 Sioptical, Inc. Method and apparatus for altering the effective mode index of an optical waveguide
US6845198B2 (en) 2003-03-25 2005-01-18 Sioptical, Inc. High-speed silicon-based electro-optic modulator
US6993225B2 (en) 2004-02-10 2006-01-31 Sioptical, Inc. Tapered structure for providing coupling between external optical device and planar optical waveguide and method of forming the same
US7118682B2 (en) 2003-03-28 2006-10-10 Sioptical, Inc. Low loss SOI/CMOS compatible silicon waveguide and method of making the same
US7020364B2 (en) 2003-03-31 2006-03-28 Sioptical Inc. Permanent light coupling arrangement and method for use with thin silicon optical waveguides
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
US6934444B2 (en) 2003-04-10 2005-08-23 Sioptical, Inc. Beam shaping and practical methods of reducing loss associated with mating external sources and optics to thin silicon waveguides
US7000207B2 (en) 2003-04-10 2006-02-14 Sioptical, Inc. Method of using a Manhattan layout to realize non-Manhattan shaped optical structures
US6980720B2 (en) 2003-04-11 2005-12-27 Sioptical, Inc. Mode transformation and loss reduction in silicon waveguide structures utilizing tapered transition regions
WO2004095112A2 (en) 2003-04-21 2004-11-04 Sioptical, Inc. Cmos-compatible integration of silicon-based optical devices with electronic devices
EP1625424A4 (en) 2003-04-23 2009-04-15 Siophcal Inc PLANAR SUBMICROMETER LIGHT WAVE DEVICES MADE ON AN OPTICAL SOI PLATFORM
JP2006526808A (ja) 2003-04-28 2006-11-24 シオプティカル インコーポレーテッド プリズム結合したｓｏｉベースの光学系で波長感受性を下げるための構成
JP5047620B2 (ja) 2003-05-08 2012-10-10 シオプティカル インコーポレーテッド 高速シリコンベース電気光学変調器
WO2005024470A2 (en) 2003-09-04 2005-03-17 Sioptical, Inc External grating structures for interfacing wavelength-division-multiplexed optical sources with thin optical waveguides
WO2005024469A2 (en) 2003-09-04 2005-03-17 Sioptical, Inc. Interfacing multiple wavelength sources to thin optical waveguides utilizing evanescent coupling
CA2546555A1 (en) 2003-11-20 2005-06-09 Sioptical, Inc. Silicon-based schottky barrier infrared optical detector
WO2005057253A2 (en) 2003-12-04 2005-06-23 Sioptical, Inc. Planar waveguide optical isolator in thin silicon-on-isolator (soi) structure
US20050135727A1 (en) 2003-12-18 2005-06-23 Sioptical, Inc. EMI-EMC shield for silicon-based optical transceiver
US7672558B2 (en) 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
DE102004006698A1 (de) * 2004-02-11 2005-09-01 Robert Bosch Gmbh Mikromechanischer Sensor
US7013067B2 (en) 2004-02-11 2006-03-14 Sioptical, Inc. Silicon nanotaper couplers and mode-matching devices
US7298949B2 (en) 2004-02-12 2007-11-20 Sioptical, Inc. SOI-based photonic bandgap devices
CA2557509C (en) 2004-02-26 2014-09-30 Sioptical, Inc. Active manipulation of light in a silicon-on-insulator (soi) structure
JP4847440B2 (ja) 2004-03-08 2011-12-28 シオプティカル インコーポレーテッド ウエハレベルでの光−電子テスト装置および方法
JP2008504562A (ja) 2004-03-24 2008-02-14 シオプティカル インコーポレーテッド 薄いシリコン中の光クロスオーバ
US20050236619A1 (en) 2004-04-21 2005-10-27 Vipulkumar Patel CMOS-compatible integration of silicon-based optical devices with electronic devices
US7239768B2 (en) 2004-06-02 2007-07-03 Alphion Corporation Photonic integrated circuit
KR101145972B1 (ko) 2004-06-23 2012-05-22 시옵티컬 인코포레이티드 모놀리식 실리콘 기반 광전자 회로의 설계, 시뮬레이션, 및검증에 대한 집적 접근
US7381582B2 (en) * 2005-10-31 2008-06-03 Honeywell International Inc. Method and structure of ion implanted elements for the optimization of resistance

Also Published As

Publication number Publication date
JP2007258680A (ja) 2007-10-04
US20070164379A1 (en) 2007-07-19
US7514285B2 (en) 2009-04-07
EP1808406A3 (en) 2009-06-10
EP1808406A2 (en) 2007-07-18

Similar Documents

Publication Publication Date Title
CN101081691A (zh) 用于减小mems器件上的薄膜应力的隔离方案
US8261617B2 (en) Micro piezoresistive pressure sensor and manufacturing method thereof
JP5299254B2 (ja) 半導体圧力センサ及びその製造方法
KR20070085024A (ko) 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서
KR101388141B1 (ko) Ｃｍｏｓ 회로가 집적된 마이크로폰 및 그 제조방법
US5369052A (en) Method of forming dual field oxide isolation
US20110156175A1 (en) Method of forming a die having an ic region adjacent a mems region
US5808331A (en) Monolithic semiconductor device having a microstructure and a transistor
WO2001063645A2 (en) Capacitive pressure-responsive devices and their fabrication
JP4535547B2 (ja) 残留応力を伴わない電気機械的超小型構造体を含む集積装置及びその製造方法
US7989894B2 (en) Fusion bonding process and structure for fabricating silicon-on-insulation (SOI) semiconductor devices
US7381582B2 (en) Method and structure of ion implanted elements for the optimization of resistance
JP3972442B2 (ja) 半導体圧力センサの製造方法
JP3016177B2 (ja) 半導体センサにおける波状支持部材の製造方法
JPH05102494A (ja) シリコンダイアフラム圧力センサの製造方法
JPH04357882A (ja) 半導体圧力センサの製造方法
KR100578259B1 (ko) 전자장치및전자장치용막형성방법
JPH0766430A (ja) 半導体基板の配線構造およびその製造方法
JPH06151891A (ja) 半導体圧力センサの製造方法
JP2004140062A (ja) 半導体装置の製造方法
JPH09129897A (ja) 半導体センサの製造方法
KR970053480A (ko) 반도체소자 및 그 제조방법
JPH062718U (ja) 半導体圧力センサ
JPH06151893A (ja) 半導体圧力センサおよびその製造方法
JPH04162574A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071205