CN101084444A - 具有高压功能的管脚电子器件 - Google Patents
具有高压功能的管脚电子器件 Download PDFInfo
- Publication number
- CN101084444A CN101084444A CNA2005800440104A CN200580044010A CN101084444A CN 101084444 A CN101084444 A CN 101084444A CN A2005800440104 A CNA2005800440104 A CN A2005800440104A CN 200580044010 A CN200580044010 A CN 200580044010A CN 101084444 A CN101084444 A CN 101084444A
- Authority
- CN
- China
- Prior art keywords
- pin
- amplifier
- pattern
- driver
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
根据一个方面,本发明是一种用于测试器件的集成电路(IC)。该IC包括:管脚电子器件(PE)驱动器,具有输出端;以及管脚。该IC还具有缓冲器,该缓冲器连接到PE驱动器的输出端和管脚。在管脚测量的第一电压高于在该输出端测量的第二电压。该IC可以包括其输入端连接到电压源的第一放大器。该IC还可以包括其输入端连接到该PE驱动器的输出端的第二放大器。
Description
技术领域
本发明总的来说涉及一种测试器件,更具体地说,本发明涉及管脚电子器件。
背景技术
自动测试设备(ATE)指利用通常由计算机驱动的自动方法测试诸如半导体、电子电路以及印刷电路板组件的器件。管脚电子器件(PE)通常是ATE的一部分。PE电子器件通常设置了驱动器、比较器和/或者用于测试被测器件(DUT)的有源负载功能。
发明内容
被测试某些器件时,需要比按照惯例利用PE提供的电压高的高压。通常,位于该PE外的板提供比该管脚电子器件提供的电压高的高压。该专利申请提供了包括电路和计算机程序产品,利用PE对单个集成电路(IC)或者芯片提供高压功能的方法和设备。
根据一个方面,本发明是一种用于测试器件的集成电路(IC)。该IC包括:管脚电子器件(PE)驱动器,具有输出端;管脚;以及缓冲器,其连接到PE驱动器的输出端和管脚。在该管脚测量的第一电压高于在输出端测量的第二电压。
根据另一个方面,本发明是用于被测器件的自动测试设备(ATE)。该自动测试设备包括集成电路(IC)。该IC包括:管脚电子器件(PE)驱动器,其具有第二电压的输出端;高压管脚,其具有比第二电压高的第一电压;以及缓冲器,其连接到PE驱动器的输出端和高压管脚。
上面的一个或者多个方面可以具有一个或者多个如下特征。该缓冲器包括其输入端连接到电压源的第一放大器。该电压源对应于该PE驱动器使用的端电压。第一放大器的增益具有大于1的增益。该缓冲器包括其输入端连接到该PE驱动器的输出端的第二放大器。该第二放大器的增益是约为1的增益。该缓冲器包括切换机制,被配置以在第一模式下,在第一放大器与该管脚之间建立第一电连接;以及在第二模式下,在第二放大器与该管脚之间建立第二电连接。第一模式和第二模式互不相容。该管脚电子器件驱动器是三态的,而且它包括使能输入信号,而切换机制包括用于建立第一模式或者第二模式的输入信号。该切换机制的输入信号和该使能输入信号相同。该切换机制包括第一开关和第二开关。
根据又一个方面,本发明是一种测试器件的方法。该方法包括:将管脚电子器件的输出端连接到缓冲器;将该缓冲器连接到管脚;以及在该管脚提供的第一电压高于该PE驱动器的输出端的第二电压。
该方面可以包括一个或者多个如下特征。该缓冲器包括:第一放大器,其增益为1,而且包括连接到该PE驱动器的输出端的输入端;以及第二放大器,其增益大于1,而且包括连接到电压源的输入端。该方法可以包括:接收表示第一模式或者第二模式的信号;在第一模式下,在第一放大器与该管脚之间建立第一电连接;以及在第二模式下,在第二放大器与该管脚之间建立第二电连接。第一模式和第二模式互不相容。
利用与PE相同的IC,在此描述的PE提供高压(HV)功能,因此,保证节省板空间和设计成本。在附图和下面的描述中详细说明一个或者多个例子。根据该说明、附图和权利要求,本发明的其他特征、方面以及优点显而易见。
附图说明
图1是用于测试器件的系统的原理图。
图2是测试器的原理图。
图3A是在第一模式下利用管脚电子器件(PE)提供高压功能的集成电路图。
图3B是在第二模式下利用管脚电子器件(PE)提供高压功能的集成电路图。
图4A是示出利用管脚电子器件提供高压功能的处理过程的流程图。
图4B是示出用于禁用高压功能的处理过程的流程图。
图5A是其高压功能被使能的三态PE驱动器的集成电路图。
图5B是其高压功能被禁用的三态PE驱动器的集成电路图。
不同附图中,同样的参考编号表示同样的单元。
具体实施方式
参考图1,用于测试诸如半导体器件的被测器件(DUT)18的系统10包括诸如自动测试设备(ATE)或其它类似测试设备的测试器12。为了控制测试器12,系统10包括通过硬线连接16与测试器12接口连接的计算机系统14。通常,计算机系统14将命令发送到测试器12,该测试器12起动执行用于测试DUT 18的例程和功能。这样执行测试例程可以起动产生测试信号并将该测试信号传送到DUT 18,然后,采集来自DUT 18的响应。系统10可以测试各种类型的DUT。例如,DUT可以是诸如集成电路(IC)芯片(例如,存储器芯片、微处理器、模数转换器、数模转换器等)的半导体器件。
为了提供测试信号并从DUT采集响应,测试器12连接到提供对于DUT 18的内部电路系统的接口的一个或多个连接器管脚。例如,为了测试某些DUT,例如,多达64或128个连接器管脚(或者更多个)可以接口连接测试器12。为了说明问题,在该例中,利用硬线连接,将半导体器件测试器12连接到DUT 18的一个连接器管脚。导线20(例如,电缆)连接到管脚22,而且利用该导线20将驱动器测试信号(例如,PMU测试信号,PE测试信号等)传递到DUT 18的内部电路系统。响应半导体器件测试器12提供的测试信号,导线20还感测管脚22的检测信号。例如,响应测试信号,可以在管脚22感测电压信号或者电流信号,然后,通过导线20,将它们发送到测试器12进行分析。还可以在包括在DUT 18上的其它管脚上执行这种单端口测试。例如,测试器12可以将测试信号送到其它管脚,并采集通过导线(传递所提供的信号)反射的相关信号。通过采集该反射信号,可以特性化该管脚的输入阻抗以及其他单端口测试量。在其他测试情况下,通过导线20,可以将数字信号发送到管脚22,以将数字值存储在在DUT 18上。一旦进行了存储,就可以接入DUT 18,以检索并通过导线20将存储的数字值发送到测试器12。然后,可以识别检索的数字值,以确定是否将正确的值存储在DUT 18上。
在执行单端口测量的同时,半导体器件测试器12还可以执行双端口测试。例如,通过导线20,可以将测试信号注入管脚22,然后,可以从DUT 18的一个或者多个其它管脚采集响应信号。将该响应信号提供到半导体器件测试器12,以确定诸如增益响应、相位响应以及其它通过测量的量。
还请参考图2,为了传送测试信号以及从DUT(或者多个DUT)的多个管脚采集测试信号,半导体器件测试器12包括可以与许多管脚通信的接口卡24。例如,接口卡24可以将测试信号送到例如32、64或128个管脚,然后,采集相应响应。通常,到管脚的每个通信链路被称为通路,而且通过将测试信号提供到大量通路,由于可以同时执行多个测试,所以缩短了测试时间。除了接口卡上具有许多通路,通过被测试器12上包括多个接口卡,增加了通路的总数量,因此,进一步缩短了测试时间。在该实施例中,示出两个附加接口卡26和28,以说明测试器12上可以组装多个接口卡。
每个接口卡分别包括专用集成电路(IC)芯片(例如,专用集成电路(ASIC)),用于执行特定测试功能。例如,接口卡24包括用于执行参数测量单元(PMU)测试和管脚电子器件(PE)测试的IC芯片30。IC芯片30分别具有:PMU级32,其包括用于执行PMU测试的电路系统;以及PE级34,其包括用于执行PE测试的电路。此外,接口卡26和28分别包括含有PMU和PE电路系统的IC芯片36和38。通常,PMU测试包括将DC电压信号或电流信号发送到DUT,以确定诸如输入和输出阻抗、漏电流以及其它DC性能特性的量。PE测试包括将AC测试信号和波形发送到DUT(例如,DUT 18),然后,采集响应,以进一步特性化该DUT的性能。例如,IC芯片30可以发送表示二进制值的矢量的AC测试信号(到DUT),以存储在DUT上。一旦进行了存储,测试器12就接入该DUT,以确定是否存储了正确的二进制值。由于数字信号通常包括电压突变,所以与PMU级32中的电路系统相比,IC芯片30上的PE级34中的电路系统以较高速度工作。
为了将DC和AC测试信号以及波形从接口卡24送到DUT 18,导电轨迹40将IC芯片30连接到接口板连接器42,该接口板连接器42允许将信号传送到接口板24以及从接口板24传送信号。也可以将接口板连接器42连接到导线44,该导线44连接到接口连接器46,该接口连接器46允许信号传递到测试器12以及从测试器12传递。在该例中,导线20连接到接口连接器46,用于被测试器12和DUT 18的管脚22之间双向传递信号。在某些配置中,可以利用接口设备将一个或多个导线从测试器12连接到DUT。例如,DUT(例如,DUT 18)可以被安装在设备接口板(DIB)上,以保证轻而易举地接入每个DUT管脚。在这种配置中,可以将导线20连接到DIB,用于将测试信号设置在DUT的正确管脚上(例如,管脚22)。
在该例中,仅导电轨迹40和导线44分别连接IC芯片30和接口板24,用于传递和采集信号。然而,IC芯片30(以及IC芯片36和38)通常具有多个管脚(例如,8个,16个等),该多个管脚分别与用于提供和采集来自DUT的信号(通过DIB)的多个导电轨迹和相应导线相连。此外,在某些配置中,可以将测试器12连接到两个或者两个以上的DIB,用于使接口卡24、26和28提供的通路接口连接一个或多个被测器件。
为了起动并控制接口卡24、26和28执行的测试,测试器1 2包括PMU控制电路系统48和PE控制电路系统50,它们提供用来产生测试信号并分析DUT响应的测试参数(例如,测试信号电压电平,测试信号电流电平等)。测试器12还包括计算机接口52,该计算机接口52允许计算机系统14控制测试器12执行的操作,而且还允许数据(例如,测试参数,DUT响应等)被测试器12与计算机系统14之间传递。
参考图3A和3B,管脚电子器件34包括:管脚电子器件(PE)驱动器54,具有输出端55;缓冲器56,其连接到PE驱动器54的输出端55;匹配电阻器58,其连接到PE驱动器的输出端;测试管脚62,其连接到匹配电阻器58;以及高压管脚82,其连接到缓冲器56。PE驱动器54接收控制PE驱动器的操作的输入信号,例如,低压(VL)、高压(VH)以及端电压(VTERM)。如下所述,可以利用PE电路系统在高压管脚82产生高压。在本公开中,术语“高压”指比在PE驱动器54的输出端55设置的电压高的电压。
缓冲器56包括:第一放大器66、第二放大器70以及包括开关76a和开关76b以及匹配电阻器78的切换机制74。放大器66的输入端连接到VTERM,而放大器66的输出端连接到开关76a。利用具有管脚电子器件的电压源,例如,VTERM,不需要增加新电压源。放大器70的输入端连接到PE驱动器54的输出端55,而放大器70的输出端连接到开关76b。
在一个实施例中,放大器66的增益约为2.33,放大器70的增益为1,而匹配电阻器78约为50欧姆。PE驱动器54的输出端55的电压在0到6伏之间的范围内。VTERM在0到6伏之间的范围内,而且高压管脚82的电压在0到14伏之间的范围内。
在第一模式下(图3A),切换机制74包括处于开路的开关76a和处于闭路的开关76b。在被输入信号SIN激活时,切换机制74转变为第二模式(图3B)。第二模式包括处于闭路的开关76a和处于开路的开关76b。输入信号SIN也可以使切换机制74从第二模式转变为第一模式。
在一个实施例中,开关76a和开关76b同时移动,以使开关76a和开关76b不在同一瞬间处于闭合位置。因此,切换机制74要么处于第一模式,要么处于第二模式。
图4A是示出利用软件实现高压功能,以通过从第一模式转变为第二模式而选择高压的处理过程100的流程图。处理过程100接收(104)输入,以使高压管脚82切换到高压。通过使开关76a闭合,处理过程100将放大器66连接(108)到HV管脚。通过使开关76b开启,处理过程100使PE驱动器54与HV电压管脚82断开(112)。
参考图4A和4B,可以通过在方框108和112执行相反动作修改图4A,以从第二模式转变为第一模式。例如,处理过程200接收(204)输入,以删除来自高压管脚82的高压。通过使开关76a开启,处理过程200使放大器66与HV管脚82断开(208)。通过使开关76b闭合,处理过程200将PE驱动器54连接到HV电压管脚82(212)。
参考图5A和5B,在一些实施例中,PE驱动器54可以是三态的,以防止驱动器54输出电流和/或电压。在这方面,除了具有被称为“使能”输入的附加输入90,诸如驱动器54的三态电路与普通电路相同。当该使能输入为“0”时,该三态电路的作用如同相应的常规(非三态)电路。当该使能输入为“1”时,该三态电路(在这种情况下,驱动器54)的输出与该电路的其余部分断开。因此,在此,当驱动器54为三态时,其输出与电阻器58和缓冲器56断开,防止驱动器54将电流和/或电压送到管脚62和管脚82。在一些实施例中,信号SIN可以受输入90的限制。当输入90为“1”时,PE驱动器54为“关闭”,开关76a为“闭合”,而开关76b为“开启”(请参考图5A)。当该使能输入为“0”时,PE驱动器为“打开”,开关76b为“闭合”,而开关76a为“开启”(请参考图5B)。
在此描述的测试器并不局限于与上面描述的硬件和软件一起使用。可以以数字电子电路系统或者计算机硬件、固件、软件或者它们的组合的方式实现该测试器。
利用控制数据处理设备,例如,可编程处理器、计算机或者多个计算机的操作执行的计算机程序产品,即,实际嵌入信息载体,例如,机器可读存储器件内或者传播信号内的计算机程序,或者利用计算机程序产品,即,实际嵌入信息载体,例如,机器可读存储器件内或者传播信号内的计算机程序控制控制数据处理设备,例如,可编程处理器、计算机或者多个计算机的操作,可以部分实现该测试器。可以以包括汇编语言或者解释语言的任意形式的编程语言编写计算机程序,而且可以以包括作为单独程序或者作为模块、部件、子例程或者适合用于计算环境其他单元的任意形式,使用该计算机程序。可以使用计算机程序,以在位于一个场所或者分布在多个场所并通过通信网络互联的一台计算机上或者多台计算机上执行该计算机程序。
执行一个或多个计算机程序,以实现该测试器的功能的一个或多个可编程处理器可以执行与实现该测试器相关的方法步骤。利用专用逻辑电路系统,例如,FPGA(现场可编程门阵列)和/或者ASIC(专用集成电路),可以实现整个测试器或者测试器的一部分。
例如,适于执行计算机程序的处理器包括通用微处理器和专用微处理器以及任何类型的数字计算机的任意一个或者多个处理器。通常,处理器从只读存储器或者随机存储器,或者它们二者接收指令和数据。计算机的各单元包括用于执行指令的处理器以及用于存储指令和数据的一个或多个存储器件。
处理过程100和200并不局限于在此描述的特定实施例。例如,处理过程100和200并不局限于图4A和4B所示的特定处理顺序。相反,可以对图4A和4B所示的方框重新排序,或者在必要时删除它们,以实现上面描述的效果。例如,可以对处理过程100中的方框108和112重新排序,而且可以同时对处理过程200中的方框212和208重新排序,或者同时执行它们。
该电路系统并不局限于在此描述的特定例子。例如,尽管该公开描述了自动测试设备中的电路系统,但是在此描述的电路系统可以用于任何要求高压管脚的电路环境,其中该高压管脚提供的电压比管脚电子器件驱动器提供的电压高。在另一个例子中,不是由VTERM,而由IC芯片30上的另一个电压源对放大器66供电。
可以将在此描述的不同实施例的各单元组合在一起,形成上面没有具体描述的其它实施例。在此没有具体描述的其它实施例也在下面的权利要求所述的范围内。
Claims (18)
1.一种用于测试器件的集成电路(IC),包括:
管脚电子器件(PE)驱动器,具有输出端;
管脚;以及
缓冲器,其连接到PE驱动器的输出端和该管脚;
其中在该管脚测量的第一电压高于在输出端测量的第二电压。
2.根据权利要求1所述的IC,其中,该缓冲器包括其输入端连接到电压源的第一放大器。
3.根据权利要求2所述的IC,其中,该电压源对应于由PE驱动器使用的端电压。
4.根据权利要求2所述的IC,其中,该第一放大器的增益是大于1的增益。
5.根据权利要求2所述的IC,其中,该缓冲器包括其输入端连接到该PE驱动器的输出端的第二放大器。
6.根据权利要求5所述的IC,其中,该第二放大器具有约为1的增益。
7.根据权利要求5所述的IC,其中,该缓冲器包括切换机制,配置该切换机制以在第一模式下在第一放大器与管脚之间建立第一电连接,并在第二模式下在第二放大器与管脚之间建立第二电连接。
8.根据权利要求2所述的IC,其中第一模式和第二模式互不相容。
9.根据权利要求7所述的IC,其中,该管脚电子器件驱动器是三态的,而且包括使能输入信号,且切换机制包括建立第一模式或者第二模式的输入信号,该切换机制的输入信号和使能输入信号相同。
10.根据权利要求7所述的IC,其中,该切换机制包括第一开关和第二开关。
11.一种用于被测器件的自动测试设备(ATE),该自动测试设备包括:
集成电路(IC),包括
管脚电子器件(PE)驱动器,其具有第二电压的输出端;
高压管脚,其具有比第二电压高的第一电压;以及
缓冲器,其连接到PE驱动器的输出端和高压管脚。
12.根据权利要求11所述的ATE,其中,该缓冲器包括:
第一放大器,其输入端连接到该PE驱动器的输出端;
第二放大器,其输入端连接到端电压;
切换机制,其被配置以在第一模式下在第一放大器与高压管脚之间建立第一电连接,而在第二模式下在第二放大器与高压管脚之间建立第二电连接。
13.根据权利要求12所述的ATE,其中,该第一放大器具有约为1的增益。
14.根据权利要求12所述的ATE,其中,该第二放大器的增益是大于1的增益。
15.根据权利要求12所述的ATE,其中,该管脚电子器件驱动器是三态的,而且其包括使能输入信号,且该切换机制包括建立第一模式或者第二模式的输入信号,该切换机制的输入信号和该使能输入信号相同。
16.一种测试器件的方法,包括:
将管脚电子器件驱动器的输出端连接到缓冲器;
将该缓冲器连接到管脚;以及
在该管脚提供高于该PE驱动器的输出端的第二电压的第一电压。
17.根据权利要求16所述的方法,其中,该缓冲器包括:
第一放大器,其增益为1,而且包括连接到该PE驱动器的输出端的输入端;以及
第二放大器,其增益大于1,而且包括连接到电压源的输入端;而且
进一步包括:
接收表示第一模式或者第二模式的信号;
在第一模式下在第一放大器与管脚之间建立第一电连接;以及
在第二模式下在第二放大器与管脚之间建立第二电连接。
18.根据权利要求16所述的方法,其中,该第一模式和第二模式互不相容。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/023,023 US7102375B2 (en) | 2004-12-23 | 2004-12-23 | Pin electronics with high voltage functionality |
US11/023,023 | 2004-12-23 | ||
PCT/US2005/046332 WO2006071668A2 (en) | 2004-12-23 | 2005-12-16 | Pin electronics with high voltage functionality |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101084444A true CN101084444A (zh) | 2007-12-05 |
CN101084444B CN101084444B (zh) | 2010-11-24 |
Family
ID=36610716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800440104A Active CN101084444B (zh) | 2004-12-23 | 2005-12-16 | 具有高压功能的管脚电子器件 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7102375B2 (zh) |
EP (1) | EP1849018A4 (zh) |
JP (1) | JP4698680B2 (zh) |
KR (1) | KR100905507B1 (zh) |
CN (1) | CN101084444B (zh) |
WO (1) | WO2006071668A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7560947B2 (en) * | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
US7712000B2 (en) * | 2006-10-30 | 2010-05-04 | Verigy (Singapore) Pte. Ltd. | ATE architecture and method for DFT oriented testing |
KR101414980B1 (ko) * | 2008-06-30 | 2014-07-09 | 삼성전자주식회사 | 테스트 시스템 |
KR20120137963A (ko) * | 2011-06-14 | 2012-12-24 | 삼성전자주식회사 | 신호전송장치 및 이를 이용한 반도체 테스트 장치 |
US10976367B2 (en) * | 2018-12-13 | 2021-04-13 | Micron Technology, Inc. | Controller structural testing with automated test vectors |
TW202102869A (zh) * | 2019-04-16 | 2021-01-16 | 美商塞雷特有限責任公司 | 使用阻抗響應剖析進行裝置介面板合規性測試之技術 |
US11125817B2 (en) | 2019-10-14 | 2021-09-21 | Analog Devices, Inc. | Compound pin driver |
US11264906B2 (en) | 2019-12-13 | 2022-03-01 | Analog Devices, Inc. | Compound pin driver controller |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0650787Y2 (ja) * | 1987-10-28 | 1994-12-21 | 株式会社アドバンテスト | Ic試験用入出力回路 |
US4998026A (en) * | 1989-04-19 | 1991-03-05 | Hewlett-Packard Company | Driver circuit for in-circuit overdrive/functional tester |
JPH03255377A (ja) * | 1990-03-05 | 1991-11-14 | Nec Corp | 集積回路の試験装置 |
US5200696A (en) | 1990-09-10 | 1993-04-06 | Ltx Corporation | Test system apparatus with Schottky diodes with programmable voltages |
US5101153A (en) | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
US5467024A (en) | 1993-11-01 | 1995-11-14 | Motorola, Inc. | Integrated circuit test with programmable source for both AC and DC modes of operation |
JPH07218596A (ja) | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | 半導体試験装置 |
US5521493A (en) | 1994-11-21 | 1996-05-28 | Megatest Corporation | Semiconductor test system including a novel driver/load circuit |
JP3457091B2 (ja) * | 1995-03-17 | 2003-10-14 | アジレント・テクノロジー株式会社 | 電圧電流特性測定装置 |
JPH09325176A (ja) * | 1996-06-05 | 1997-12-16 | Advantest Corp | Ic試験装置 |
US5844913A (en) * | 1997-04-04 | 1998-12-01 | Hewlett-Packard Company | Current mode interface circuitry for an IC test device |
US6049901A (en) * | 1997-09-16 | 2000-04-11 | Stock; Mary C. | Test system for integrated circuits using a single memory for both the parallel and scan modes of testing |
JPH11326441A (ja) * | 1998-05-20 | 1999-11-26 | Advantest Corp | 半導体試験装置 |
JP2001183431A (ja) * | 1999-04-06 | 2001-07-06 | Advantest Corp | 試験装置および試験方法 |
TW495616B (en) * | 1999-04-06 | 2002-07-21 | Advantest Corp | Test device and method for electrically testing electronic device |
JP4119060B2 (ja) | 1999-10-01 | 2008-07-16 | 株式会社アドバンテスト | 試験装置 |
US6694462B1 (en) * | 2000-08-09 | 2004-02-17 | Teradyne, Inc. | Capturing and evaluating high speed data streams |
US6859902B1 (en) * | 2000-10-02 | 2005-02-22 | Credence Systems Corporation | Method and apparatus for high speed IC test interface |
US6677775B2 (en) | 2001-01-10 | 2004-01-13 | Analog Devices, Inc. | Circuit testing device using a driver to perform electronics testing |
US6940271B2 (en) | 2001-08-17 | 2005-09-06 | Nptest, Inc. | Pin electronics interface circuit |
US6885213B2 (en) | 2002-09-13 | 2005-04-26 | Logicvision, Inc. | Circuit and method for accurately applying a voltage to a node of an integrated circuit |
US6836136B2 (en) | 2002-12-18 | 2004-12-28 | Teradyne, Inc. | Pin driver for AC and DC semiconductor device testing |
US6828775B2 (en) | 2003-02-21 | 2004-12-07 | Semtech Corporation | High-impedance mode for precision measurement unit |
US6879175B2 (en) | 2003-03-31 | 2005-04-12 | Teradyne, Inc. | Hybrid AC/DC-coupled channel for automatic test equipment |
US7046014B2 (en) | 2004-02-27 | 2006-05-16 | Broadcom Corporation | ATE measurement technique for comparator threshold voltage |
-
2004
- 2004-12-23 US US11/023,023 patent/US7102375B2/en active Active
-
2005
- 2005-12-16 EP EP05854966A patent/EP1849018A4/en not_active Withdrawn
- 2005-12-16 JP JP2007548428A patent/JP4698680B2/ja active Active
- 2005-12-16 WO PCT/US2005/046332 patent/WO2006071668A2/en active Search and Examination
- 2005-12-16 KR KR1020077013818A patent/KR100905507B1/ko active IP Right Grant
- 2005-12-16 CN CN2005800440104A patent/CN101084444B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2006071668A3 (en) | 2007-01-04 |
JP4698680B2 (ja) | 2011-06-08 |
CN101084444B (zh) | 2010-11-24 |
KR20070086393A (ko) | 2007-08-27 |
JP2008525803A (ja) | 2008-07-17 |
EP1849018A2 (en) | 2007-10-31 |
US20060139048A1 (en) | 2006-06-29 |
KR100905507B1 (ko) | 2009-07-01 |
US7102375B2 (en) | 2006-09-05 |
EP1849018A4 (en) | 2008-04-16 |
WO2006071668A2 (en) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101278204B (zh) | 管脚电路驱动器 | |
CN101084444B (zh) | 具有高压功能的管脚电子器件 | |
CN101821642B (zh) | 仿真传统测试系统的行为 | |
JP4758439B2 (ja) | 半導体デバイスを試験する方法及びシステム | |
US8149901B2 (en) | Channel switching circuit | |
WO2019032152A1 (en) | DETERMINATION OF STATES OF ELECTRONIC COMPONENTS | |
US20090063085A1 (en) | Pmu testing via a pe stage | |
US9448274B2 (en) | Circuitry to protect a test instrument | |
US20080103619A1 (en) | Manufacturing Test and Programming System | |
WO2009029284A1 (en) | Differential pair circuit | |
US8346498B2 (en) | Programmable device testing | |
US6911815B2 (en) | Semiconductor test system and method of operating the same | |
CN101189528A (zh) | 对传输通路中的损耗的补偿 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |