CN101096755A - 成膜装置和使用该装置的方法 - Google Patents

成膜装置和使用该装置的方法 Download PDF

Info

Publication number
CN101096755A
CN101096755A CNA2007101268830A CN200710126883A CN101096755A CN 101096755 A CN101096755 A CN 101096755A CN A2007101268830 A CNA2007101268830 A CN A2007101268830A CN 200710126883 A CN200710126883 A CN 200710126883A CN 101096755 A CN101096755 A CN 101096755A
Authority
CN
China
Prior art keywords
reaction chamber
film
gas
described reaction
inner face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101268830A
Other languages
English (en)
Other versions
CN101096755B (zh
Inventor
野寺伸武
长谷部一秀
山本和弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101096755A publication Critical patent/CN101096755A/zh
Application granted granted Critical
Publication of CN101096755B publication Critical patent/CN101096755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种成膜装置的使用方法，在所述成膜装置的反应室内，在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜，在从所述反应室卸载所述被处理基板后，进行下一工序。首先，对附着在所述反应室的所述内面的副生成物膜进行氮化，此处，将所述反应室的所述内面加热至后处理温度，并将氮化用的后处理气体供给至所述反应室内。接着，通过将所述反应室的所述内面从上述后处理温度急冷，利用热应力使氮化后所述副生成物膜龟裂。通过对所述反应室内进行强制排起，排出由此从所述内面剥离的所述副生成物膜的部分。

Description

成膜装置和使用该装置的方法
技术领域
本发明涉及用于在半导体晶片等被处理基板上形成膜的半导体处理用的成膜装置和该装置的使用方法。所谓半导体处理是指：通过在半导体晶片或LCD(Liquid Crystal Display：液晶显示器)等的FPD(FlatPanel Display：平板显示器)用的玻璃基板等被处理基板上，按规定的图形形成半导体层、绝缘层、导电层等，在该被处理基板上实施各种锤炼，用于制造半导体器件、包含与半导体器件连接的配线、电极等的构造物。
背景技术
在半导体器件的制造工序中，进行在半导体晶片(以下简单地称为晶片)等被处理基板的表面上形成氮化硅膜的处理。氮化硅膜由于绝缘特性比氧化硅膜好，即使作为蚀刻阻挡膜或层间绝缘膜也能很好起作用，因此具有用途多的倾向。通过使作为硅烷系气体的二氯硅烷(SiH2Cl2:DCS)气体和氨(NH3)气反应，利用CVD(化学蒸气沉积：Chemical Vapor Deposition)形成氮化硅膜。
当在热处理装置中，反复进行氮化硅膜的成膜处理时，副生成物附着并依次堆积在处理容器(反应室)内面或晶片保持具上。当累积膜厚达到规定的厚度，在其次的热处理时，对处理容器内进行加热时，副生成物部分剥离，产生颗粒。当这种颗粒附着在半导体晶片上时，使制造的半导体器件的成品率降低。并且，从副生成物产生气体，与该气体反应，有可能在晶片上附着非预定的成分。
在日本特开2000-306904号公报(专利文献1：段落0032，0033)和US6573178B1中，公开了应对上述问题的技术。利用该技术，当成膜处理形成的累积膜厚为规定的厚度时，在从处理容器卸载处理完的晶片W后，在将下一个未处理的晶片W装入处理容器内之前进行清洗处理。例如，当一次成膜处理的目标膜厚为上述规定的厚度以上时，每次进行成膜处理都进行这种清洗处理。这种清洗处理，将不活泼气体(例如氮气)供给处理容器内，并将处理容器内冷却至成膜温度以下。即：使在处理容器内的副生成物膜积极地产生热应力，在膜上产生龟裂，积极剥离除去膜的表层部。利用这种清洗处理除去的膜为在容易成为颗粒的状态下，附着在处理容器内上的膜的表层部。通过除去该表层部，可以抑制在接着清洗处理进行的成膜处理中气体或颗粒的产生。
近年来，伴随着半导体集成电路的进一步高集成化和高度细微化的要求，希望减小半导体器件的制造工序的热处理进程，提高器件的特性。在纵型处理装置中，希望根据这个要求改良半导体处理方法。
在日本特开2004-343017(专利文献2：图1)或US 7094708B2中，说明了在进行分子层堆积法的纵型处理装置中，利用等离子体的协助，进一步降低处理温度的结构。采用这种装置，在利用例如作为硅烷系气体的二氯硅烷(DCS)和作为氮化气体的氨(NH3)，形成氮化硅膜(SiN)的情况下，进行以下的处理。即：在中间间隔清洗期间而交替间歇的向处理容器内供给DCS和NH3气。在供给NH3气时，通过施加RF(高频)，生成等离子体，促进氮化反应。这里，首先，通过将DCS供给处理容器内，在晶片表面上，在分子水平上吸附一层或多层DCS。剩余的DCS在清洗期间中被排除。其次，通过供给NH3，生成等离子体，利用低温下的氮化，形成氮化硅膜。反复进行这一连串的工序，完成规定厚度的膜。
发明内容
本发明的目的在于提供在氮化硅膜或氧氮化硅膜的成膜处理中，可抑制颗粒污染的成膜装置和该装置的使用方法。
本发明的第一观点是一种成膜装置的使用方法，具备：
在所述成膜装置的反应室内，在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜的工序；
从所述反应室卸载所述被处理基板的工序；
然后，对附着在所述反应室的内面上的副生成物膜进行氮化的工序，此处，将所述反应室的所述内面加热至后处理温度，并且将氮化用的后处理气体供给至所述反应室内；
通过将所述反应室的所述内面从所述后处理温度急冷，利用热应力使氮化后的所述副生成物膜龟裂，并从所述反应室的所述内面剥离的工序；和
通过对所述反应室内进行强制排气，将由此从所述内面剥离的所述副生成物膜的部分载入气流中，从所述反应室内排出的工序。
本发明的第二观点涉及一种成膜装置，用于在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜，具备：
收容所述被处理基板的反应室；
相对于所述反应室对所述被处理基板进行装载/卸载的搬送机构；
对所述反应室内进行加热的加热器；
对所述反应室内进行排气的排气系统；
将用于形成所述制品膜的成膜气体供给至所述反应室内的成膜气体供给系统；
将用于对附着在所述反应室的内面上的副生成物膜进行氮化的后处理气体供给至所述反应室内的后处理气体供给系统；和
对所述装置的动作进行控制的控制部，
所述控制部分执行下述工序：
在所述反应室内，在所述被处理基板上形成所述制品膜的工序；
从所述反应室卸载所述被处理基板的工序；
然后，对附着在所述反应室的所述内面上的副生成物膜进行氮化的工序，此处，将所述反应室的所述内面加热至后处理温度，并且将所述后处理气体供给至所述反应室内；
通过将所述反应室的所述内面从所述后处理温度急冷，利用热应力使氮化后的所述副生成物膜龟裂，并从所述反应室的所述内面剥离的工序；和
通过对所述反应室内进行强制排气，将由此从所述内面剥离的所述副生成物膜的部分载于气流中，从所述反应室内排出的工序。
本发明的第三观点涉及一种计算机可读取的存储介质，含有用于在处理器中执行的程序指令，
当由处理器执行所述程序指令时，在成膜装置中执行下述工序：
在所述成膜装置的反应室内，在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜的工序；
从所述反应室卸载所述被处理基板的工序；
然后，对附着在所述反应室的内面上的副生成物膜进行氮化的工序，此处，将所述反应室的所述内面加热至后处理温度，并且将氮化用的后处理气体供给至所述反应室内；
通过将所述反应室的所述内面从所述后处理温度急冷，利用热应力使氮化后的所述副生成物膜龟裂，并从所述反应室的所述内面剥离的工序；和
通过对所述反应室内进行强制排气，将由此从所述内面剥离的所述副生成物膜的部分载入气流中，从所述反应室内排出的工序。
本发明的另外的目的和优点在下面的说明中给出，并且其中的一部分地可从说明书中了解或通过实践本发明而掌握。本发明的目的和优点可利用后面具体指出的方式和组合的手段实现和获得。
附图说明
附图包括在说明书中，并为构成说明书的一部分，表示本发明的实施方式，与上面给出的一般说明和下面给出的具体实施方式的详细说明一起，用于说明本发明的原理。
图1为表示本发明的实施方式的纵型等离子体处理装置(纵型等离子体成膜装置)的截面图。
图2为表示图1所示的装置的一部分的横截平面图。
图3为表示图1所示的装置的处理容器和覆盖其的壳体的关系的大致截面图。
图4为表示用于除去本实施方式的副生成物膜的后处理的方案(recipe)的时间图。
图5为表示成膜处理和后处理的图1所示的装置的处理容器和晶舟与晶片的关系的图。
图6为表示在实验中，由实施例和比较例得出的颗粒数的结果的图形。
图7为表示图1所示的装置的主控制部的大致结构的方框图。
具体实施方式
本发明者等，在本发明的开发过程中，研究了上述专利文献1、2中所述的技术中产生的问题。结果，本发明人等得到下述的认识。
即：在专利文献2所述的等离子体辅助的成膜处理方法中，即使采用专利文献1所述的，降低处理容器内的温度的清洗处理，也得不到期待的成膜处理的颗粒的减少。研究其原因发现在等离子体辅助的成膜处理方法中，特有的处理容器内的环境不均匀性是主要原因。即：为了使配置晶片的处理区域达到最优，氨(NH3)活化的程度为在其周围的一部分的区域，例如处理容器的排气口附近，使活性种失活或活性种减少。在这个区域中，因为硅和氨的反应程度小，以附着在处理容器内的氮化硅膜为主要成分(50％以上)的副生成物膜成为氮的含有率小、硅的含有率大的富硅膜。这种膜即使利用清洗处理降低处理容器内的温度，也难以剥离。结果，不能减少在清洗处理后的成膜处理中，附着在晶片上的颗粒。
以下，参照附图说明基于这种见解构成的本发明的实施方式。其中，在以下的说明中，具有大致相同的功能和结构的构成元件，用相同的符号表示，只在必要的情况下进行重复说明。
图1为表示本发明的实施方式的纵型等离子体处理装置(纵型等离子体成膜装置)的截面图。图2为表示图1所示的装置的一部分的横截平面图。图3为表示图1所示的装置的处理容器和覆盖它的壳体的关系的大致截面图。该成膜装置2具有可有选择地供给包含作为硅烷系气体的二氯硅烷(DCS)气体的第一处理气体、包含作为氮化气体的氨(NH3)气的第二处理气体和由N2气等不活泼气体构成的辅助气体的处理区域。成膜装置2可在这个处理区域内，利用CVD，在被处理基板上形成氮化硅膜。
成膜装置2具有在内部规定出收纳和处理以一定间隔重叠的多个半导体晶片(被处理基板)的处理区域5，具有下端开口的有顶部的圆筒体状的处理容器(反应室)4。整个处理容器4例如由石英形成。在处理容器4内的顶部配置石英制的顶板6而密封。成形为圆筒体状的多支管8，通过O形圈等密封部件10，与处理容器4的下端开口连接。其中，可以不另设多支管8，而在圆筒体状的石英制的处理容器中构成整体。
多支管8例如由不锈钢制成，支撑处理容器4的下端。石英制的晶舟12可通过多支管8的下端开口升降，由此，可相对于处理容器4装载/卸载晶舟12。在晶舟12上载置有多层多块半导体晶片W作为被处理基板。例如，在本实施方式的情况下，在晶舟12的支柱12A上可以大致相等的间距，支撑多层50～100块左右的直径为300mm的晶片W。
晶舟12隔着石英制的保温筒14载置在工作台16上。工作台16支撑在旋转轴20上，该旋转轴20贯通开闭多支管8的下端开口的例如不锈钢制的盖体18。
在旋转轴20的贯通部设置有磁性流体密封22，可气密地密封并可转动地支撑旋转轴20，在盖体18的周边部和多支管8的下端部上设置有例如由O形环等构成的密封部件24，保持容器内的密封性。
旋转轴20安装在由晶舟升降机等升降机构25支撑的臂26的前端。升降机构25使晶舟12和盖体18等一体地升降。此外，也可以将工作台16固定在盖体18一侧，不使晶舟12旋转而对晶片W进行处理。
将规定的处理气体供给处理容器4内的处理区域5用的气体供给部与多支管8的侧部连接。气体供给部包括第二处理气体供给系统28、第一处理气体供给系统30和辅助气体供给系统32。第一处理气体供给系统30供给包含作为硅烷系气体的DCS(二氯硅烷SiH2Cl2)气体的第一处理气体。第二处理气体供给系统28供给包含作为氮化气体的氨(NH3)气的第二处理气体。辅助气体供给系统32供给作为清洗用或压力控制用的辅助气体的不活泼气体，例如N2气。根据需要，可以在第一处理气体和第二处理气体中混合适当量的载体气体(例如N2气)，但是，以下为了容易进行说明不谈及载体气体。
具体来说，第二处理气体供给系统28、第一处理气体供给系统30和辅助气体供给系统32分别具有向内侧贯通多支管8的侧壁、向上方向弯曲延伸的石英管制成的气体分散喷嘴34、36、38(参照图2)。在各个气体分散喷嘴34、36、38上，沿着其长度方向(上下方向)，相对于晶舟12上的全部晶片W，隔开规定间隔形成多个气体喷射孔34A、36A、38A。
喷嘴34、36、38，分别通过气体供给管路(气体通路)42、44、46，与NH3气，DCS气体和N2气的气体源28S、30S、32S连接。在气体供给管路42、44、46上配置有开关阀42A、44A、46A和质量流量控制器那样的流量控制器42B、44B、46B。由此，可以分别控制NH3气，DCS气体和N2气的流量而进行供给。
在处理容器4的侧壁的一部分上，沿着其高度方向配置有气体激发部50。为了对内部气氛进行真空排气，在与气体激发部50相对的处理容器4的相反侧上配置有向上下方向削去处理容器4的侧壁而形成的细长的排气口52。
具体来说，气体激发部50具有沿着上下方向，以规定的宽度削去处理容器4的侧壁形成的上下细长的开口54。该开口54利用气密地与处理容器4的外壁接合的石英制的盖56而被覆盖。盖56的截面形成为凹部状，向处理容器4的外侧突出，并且具有上下细长的形状。
利用这种结构形成从处理容器4的侧壁突出并且一侧与处理容器4内连接的气体激发部50。即：气体激发部50的内部空间通过开口54，与处理容器4内的处理区域5连通。开口54形成为在上下方向十分长的形状，使得在高度方向能够覆盖保持在晶舟12上的全部晶片W。
在盖56的两侧壁的外侧面上配置有细长的一对电极58，使其沿着长度方向(上下方向)互相相对。等离子体发生用的高频电源60，通过供电线路62与电极58连接。通过将13.56MHz的高频电压施加在电极58上，在一对电极58之间形成激发等离子体用的高频电场。其中，高频电压的频率不限于13.56MHz，也可以使用其他频率，例如400kHz。
第二处理气体的气体分散喷嘴34在晶舟12上的最下层的晶片W下面的位置，向处理容器4的半径方向外方弯曲。然后，气体分散喷嘴34在气体激发部50内的最里侧(离开处理容器4的中心最远的部分)的位置上垂直立起。又如图2所示，气体分散喷嘴34设置在夹持在一对相对的电极58中的区域(高频电场最强的位置)，即主要的等离子体实际发生的等离子体发生区域PS向外侧偏离的位置上。从气体分散喷嘴34的气体喷射孔34A喷射包含的NH3气的第二处理气体，向着等离子体发生区域PS喷射，在此处被激发(分解或活化)，在这种状态下，通过开口54供给晶舟12上的晶片W。
在盖56的外侧安装例如由石英制成的绝缘保护盖64，以覆盖盖56。在绝缘保护盖64的内侧，即与电极58相对的部分上配置有由制冷剂通路构成的冷却机构(未图示)。通过使作为制冷剂的例如被冷却的氮气在制冷剂通路中流动，电极58被冷却。为了防止高频的泄漏，在绝缘保护盖64的外侧配置有覆盖其的挡板(shield)(未图示)。
在气体激发部50的开口54的外侧(处理容器4内)的两侧，互相相对地垂直立起配置有第一处理气体和辅助气体的气体分散喷嘴36、38。从在气体分散喷嘴36、38上形成的气体喷射孔36A、38A，向着处理容器4的中心方向，分别喷射包含DCS气体的第一处理气体和由N2气构成的辅助气体。气体喷射孔36A、38A配置在晶舟12上的多个晶片W之间，可分别在水平方向大致均匀地供给第一处理气体(包含DCS)和辅助气体(N2)，使得形成与晶片W平行的气体流。
另一方面，在与气体激发部50相对设置的排气口52上，利用焊接安装排气口盖部件66，该排气口盖部件66覆盖排气口52，由石英制成，截面成形为コ字形。排气盖部件66沿着处理容器4的侧壁向上方延伸，在处理容器4的上方形成气体出口68。配置真空泵等的真空排气系统GE与气体出口68连接。真空排气系统GE具有与气体出口68连接的排气通路84，从其上游依次配置有阀单元(开度调整用阀)86，真空泵88，除去不要物质的除害单元89。
如图3所示，以大致气密的包围处理容器4的方式配置壳体70。在壳体70的内面上配置对处理容器4内的气氛和晶片W进行加热的加热器72。作为加热器72，使用没有污染的升降温特性好的碳丝等。在处理容器4内的排气口52附近配置有用于控制加热器72的热电偶(未图示)。在壳体70的底部配置有环状的送气口74，该口与冷却气体供给源75连接。此外，冷却气体排气通路76与壳体70的顶部连接。
成膜装置2还具备由控制整个装置的动作的计算机等构成的主控制部48。主控制部48根据预先存储在其附带的存储部中的成膜处理的处理方案进行后述的成膜处理，例如根据形成的膜的膜厚或组成进行后述的成膜处理。在该存储部中还预先存储有处理气体流量和膜的膜厚或组成的关系作为控制数据。因此，主控制部48可根据这些存储的处理方案或控制数据，控制升降机构25，气体供给系统28、30、32，排气系统GE(包含阀单元86)，气体激发部50和加热器72等。
图7为表示图1所示的装置的主控制部48的大致结构的方框图。主控制部分48具有CPU210。存储部212，输入部214，输出部216等与它连接。在存储部212中存储有处理程序或处理方案。输入部214包含与使用者对话用的输入装置，例如键盘或指示器，和存储介质的驱动器等。输出部216输出用于控制处理装置的各机器的控制信号。图7还一并表示了在计算机上可装拆的存储介质218。
下述的成膜方法作为用于在处理器上运行的程序指令，写入计算机可读取的存储介质，在各种半导体处理装置中适用。或者，这种程序指令，利用通信介质传送可适用于各种半导体处理装置。存储介质例如为磁盘(软盘，硬盘(一个例子为在存储部212包含的硬盘)等)，光盘(CD，DVD等)，光盘(MO等)，半导体存储器等。控制半导体处理装置动作的计算机读入存储在存储介质上程序指令，通过在处理器上运行该指令，实行下述方法。
其次，说明使用图1所示的装置进行的成膜方法(所谓MLD(分子层沉积Molecular Layer Deposition)成膜)。简单来说，在该成膜方法中，将包含作为硅烷系气体的二氯硅烷(DCS)气体的第一处理气体和包含作为氮化气体的氨(NH3)气的第二处理气体交替地供给收纳晶片W的处理区域5内，利用CVD在晶片W上形成氮化硅膜。这时，处理压力(处理区域5的压力)设定在0.2～1Torr(27～133Pa(1Torr＝133.3Pa))的范围内。处理温度设定为比通常的CVD处理低的温度，设定在250～700℃的范围内。
首先，将保持有多块，例如50～100块300mm尺寸的晶片W的常温的晶舟12装入设定为规定温度的处理容器4内。接着，对处理容器4进行真空排气，维持在规定的处理压力，同时，使晶片温度上升，直到稳定在成膜用的处理温度，例如630℃，待机。接着，分别对包含DCS气体的第一处理气体、包含NH3气的第二处理气体和由N2气构成的辅助气体进行流量控制，并从气体分散喷嘴36、34、38间歇地供给。
具体来说，从气体分散喷嘴36的气体喷射孔36A，供给包含DCS气体的第一处理气体，使得形成与晶舟12上的多个晶片W平行的气体流。这时，DCS气体的分子或由分解产生的分解生成物的分子或原子吸附在晶片上。
另一方面，从气体分散喷嘴34的气体喷射孔34A供给包含NH3气的第二处理气体，使得形成向着开口54的水平的气体流。第二处理气体在通过一对电极58间的等离子体发生区域PS时，有选择地被激发，一部分等离子体化。这时，生成N*、NH*、NH2 *、NH3 *等自由基(活性种)(记号*表示自由基)。这些自由基从气体激发部50的开口54向处理容器4的中心流出，在层流状态下供给晶片W相互之间。
上述自由基与附着在晶片W表面上的DCS气体的分子等反应，由此，在晶片W上形成氮化硅膜。与此相反，在晶片W的表面上附着有自由基的位置，即使在DCS气体流动的情况下，也产生同样的反应，在晶片W上形成氮化硅膜。
此外，在供给包含DCS气体的第一处理气体的工序之后和供给包含NH3气的第二处理气体的工序之后，马上将由N2气构成的辅助气体作为清洗气体供给处理区域5内。从气体分散喷嘴38的气体喷射孔38A供给辅助气体，以形成与晶舟12上的多个晶片W平行的气体流。利用该辅助气体流除去残留在处理区域5内的DCS气体或其分解成分或NH3气体或其分解成分。
具体来说，在该实施方式的成膜方法中，交替反复进行第一～第四工序T1～T4。即：多次重复由第一～第四工序T1～T4构成的循环，通过层叠在每个循环中形成的氮化硅膜的薄膜，得到最终厚度的氮化硅膜。
在第一工序T1中，将第一处理气体(包含DCS)的供给处理区域5，另一方面，停止将第二处理气体(包含NH3)和辅助气体(N2)供给处理区域5。在第二工序T2中，将辅助气体供给处理区域5，另一方面，停止将第一和第二处理气体供给处理区域5。在第三工序T3中，将第二处理气体供给处理区域5，另一方面，停止将第一处理气体和辅助气体供给处理区域5。此外，在第三工序T3中，从中间使RF电源60接通，利用气体激发部50，使第二处理气体等离子体化，在只在子工序T3b激发第二处理气体的状态下，供给处理区域5。在第4工序T4中，将辅助气体供给处理区域5，另一方面，停止将第一和第二处理气体供给处理区域5。在第一工序～在第四工序中，处理区域5通过排气通路84，利用真空排气系统GE，继续被真空排气。
在成膜处理结束后，从气体分散喷嘴38，将由N2气构成的辅助气体的规定量供给处理容器4内，使处理容器4内的压力回至常压。利用升降机构25使盖体18下降，从处理容器4卸载晶舟12和晶片W。
当进行以上成膜处理时，由成膜反应生成的氮化硅作为副生成物膜，不仅堆积(附着)在晶片W的表面上，而且堆积(附着)在处理容器4的内面等上。因此，在进行成膜处理后，进行用于除去副生成物膜的后处理。该后处理可在各成膜处理后或进行规定多次的成膜处理后进行。图4为表示用于除去本实施方式的副生成物膜的后处理的方案的时间图。图5为表示成膜处理和后处理中的处理容器、晶舟和晶片的关系的图。如图5所示，对晶片的成膜处理结束后，搬出(卸载)晶舟，结束一连串的处理。
在进行这种后处理的情况下，卸载晶片W之后，在不搭载晶片W的空的状态下，将先前处理中使用的晶舟12装载入处理容器4内。以下的处理，在不将空的晶舟12装入处理容器4内下进行。在这种情况下，用众所周知的状态，利用与处理容器4的炉口(多支管8的下端开口)邻接配置的挡板(shutter)关闭炉口。
接着，利用真空泵88以400Pa(3Torr)/sec对处理容器4内抽真空，使处理容器4内成为规定的真空度，例如1.33Pa(0.01Torr)。此外，与抽真空开始同时，将处理容器4内从成膜温度400～650℃，例如630℃，升温至比它高的后处理温度600～850℃，例如800℃。在处理容器4内达到规定的真空度后，处理容器4内的设定温度上升中，从气体供给源73，将规定量的包含NH3气的第二处理气体，通过气体分散喷嘴34供给处理容器4内。另外，在后处理温度(800℃)下，将NH3气体的分压维持在例如8000～40000Pa(60～300Torr)，例如16000Pa(120Torr)。在这种状态下，进行规定时间，例如50分钟的后处理。
通过成膜处理，在处理容器4内，例如在处理容器4的内面或晶舟12上附着以氮化硅膜为主要成分的副生成物膜。因为成膜处理温度低至630℃左右，在氨活性种失活程度大的区域，例如处理容器4的排气口88附近等的内面上附着氮的含有率小、硅的含有率大的富硅膜。在后处理中，在比成膜时的温度高的温度下，并且在高的分压下，使NH3气与这种副生成物膜反应，促进副生成物膜的氮化(氮化工序)。
接着，从冷却气体供给源75，将室温以上的空气，通过送气口74供给壳体70内，并且从排气通路76排出。由此，可将处理容器4从外侧急冷，可以10～25℃/分钟，例如20℃/分钟的冷却速度急速地将处理容器4内的温度从后处理温度降低至小于400℃的规定温度，例如300℃(急冷工序)。这时，利用真空泵88，将处理容器4内真空排气至规定的真空度，例如1.33Pa(0.01Torr)。
这样，通过将处理容器4内急冷，利用热应力(利用由氮化硅膜和石英构成的处理容器4的热收缩的差)，可使附着在处理容器4的内面或晶舟12上的氮化后的副生成物膜部分龟裂，同时从处理容器4的内面剥离。这样，将从处理容器4的内面剥离的副生成物膜的颗粒，载置在包含NH3气或包含NH3气和N2气的第二处理气体的气流中，从处理容器4内排出(排出工序)。急冷工序中，利用真空泵88对处理容器4内的气体进行强制排气，在急冷工序中形成上述气流，因此，排出工序可与急冷工序重叠进行。
然后，将处理容器4内的设定温度从300℃上升至630℃。其次，从辅助气体供给系统32将规定量的N2气通过气体分散喷嘴38，供给处理容器4内，使处理容器4内回归至大气压。从处理容器4卸载没有载置晶片W的空的晶舟12。接着，将在装载区域(未图示)，要进行成膜处理的制品晶片W移载至该晶舟12上，与上述同样，进行下一个成膜处理。
采用上述实施方式，在氮化硅膜的成膜处理后，将处理容器4内的温度升高至比成膜时的处理温度高的后处理温度。另外，将NH3气供给处理容器4内，使其分压成为16000Pa(120Torr)的高的压力。利用这种后处理，通过对副生成物膜再次氮化，可使副生成物膜和石英构成的处理容器4之间的热收缩的程度的差增大。由此，然后通过将处理容器4内急冷，将大的热应力作用在附着在处理容器4内的副生成物膜上。这样，可以高的可靠性，剥离在容易成为颗粒的状态下附着在处理容器4内的膜的表层部等。
在利用由等离子体使气体活化的上述成膜方法中，在处理容器4内，在NH3气的活化不充分的部分，氮化也不充分。因此，在该部分形成的副生成物膜成为只用急冷难以剥离的膜。但是，通过利用后处理进一步对副生成物膜进行氮化，可以促进利用急冷剥离膜。结果，在以后的成膜处理中，可以减少由附着在处理容器4的内面或晶舟12上的副生成物膜引起的气体的发生或颗粒的污染。
此外，在上述实施方式中，使包含NH3气的第二处理气体活化，但也可以使包含DCS气体的第一处理气体活化。即：可交替进行在晶片W的表面上吸附DCS气体的活性种的工序，和在晶片W的表面上吸附NH3气体的活性种的工序。此外，也可以同时将规定量的被活化的第一和第二处理气体供给处理容器4内，在晶片W的表面上形成氮化硅膜。这种方法可通过在气体激发部50上设置第一处理气体供给系统30的气体分散喷嘴36实现。
此外，本发明可适用于不使包含DCS气体的第一处理气体和包含NH3气体的第二处理气体活化，向设定在规定温度的处理容器4内多次交替供给这些气体，在晶片W的表面形成氮化硅膜的热CVD。此外，也适用于同时向处理容器4内供给第一和第二处理气体的热CVD。
在上述实施方式中，作为第一处理气体中的硅烷系气体例示了DCS气体。其中，作为硅烷系气体，可以使用选自二氯硅烷(DCS)、六氯二硅烷(HCD)、单硅烷(SiH4)、二硅烷(Si2H6)、六甲基二硅氨烷(HMDS)、四氯硅烷(TCS)、二硅烷基胺(DSA)、三硅烷基胺(TSA)、双叔丁基氨基硅烷(BTBAS)中的1种以上的气体。
在上述实施方式中，作为第二处理气体中的氮化气体例示了氨(NH3)气。其中，作为氮化气体除了氨(NH3)以外，可以使用N2O，NO，NO2那样的氧化氮。在使用氧化氮的情况下，由成膜处理形成的膜，根据处理条件，成为氮化硅膜或含氧的氮化硅膜(氧氮化硅膜)。另外，在成膜处理中，使用氧化硅气体的情况下，即使在后处理中，也可使用在成膜处理中使用的相同的氧化氮气代替氨气作为氮化气体。
在上述实施方式中，作为处理容器4和晶舟12，例示了石英制的部件。其中，这些部件可由碳化硅构成。
(实验)
(第一实施例PE1)
使用图1和图2所示的成膜装置，对保持在晶舟12上的晶片W进行氮化硅膜的成膜处理。在将晶片W与晶舟12一起卸载后，在同一装置中，执行图4所示的顺序，进行成膜处理后的处理容器4内的后处理。接着，将保持有新的晶片W的晶舟12装在相同的装置中，进行同样的成膜处理。在成膜处理中，取处理容器4内的设定温度为630℃，作为成膜气体使用DCS气体和氨气。在后处理中，处理容器4内的设定温度为800℃，作为后处理气体使用氨气。另外，在后处理温度下，将氨的分压维持在1200Pa(10Torr)的压力。在后处理后，将处理容器4内的设定温度从800℃急速地降温至300℃，同时，对处理容器4内进行真空排气。
(第二实施例PE2)
除了在后处理中，将氨的分压维持在8000Pa(60Torr)的压力以外，在与第一实施例PE1同样的处理条件下，进行成膜处理、后处理和成膜处理。
(第三实施例PE3)
除了在后处理中，将氨的分压维持在16000Pa(120Torr)的压力以外，在与第一实施例PE1同样的处理条件下，进行成膜处理、后处理和成膜处理。
(比较例CE)
除了取后处理气体为N2气以外，在与第二实施例PE2同样的处理条件下，进行成膜处理、后处理和成膜处理。
(观察)
在各个实施例和比较例中，在进行第二次成膜处理后，对卸载的晶片W进行抽样，将光照射在其表面上，观察附着在晶片表面上的0.065μm以上的颗粒。分别在晶舟12的上部(TOP)，中心(CTR)和下部(BTM)各选择一块作为抽样的晶片W。
(结果和考察)
图6为表示在这个实验中利用实施例和比较例得到的颗粒数的结果的图形。如图6所示，在第一～第三实施例PE1～PE3中，与比较例相比，附着在各晶片(TOP、CTR、BTM)的表面上的颗粒数大幅度减少。从这个结果可以看出，作为供给处理容器4内的后处理气体，NH3气比N2气有效。
此外，与第一实施例PE1相比，第二和第三实施例PE2、PE3中附着在各晶片(TOP、CTR、BTM)的表面上的颗粒数大幅度减少。从这个结果可看出，后处理时处理容器4内的氨气的分压8000Pa以上的压力有效。其中，在后处理时的NH3气的分压中，在能够得到本发明的效果的前提下，没有分压过大的不利情况(没有特定的上限)。
本领域的技术人员能够了解本发明其他的优点和改进。因此，广义上来说，本发明不是局限在这里所述的具体细节和代表性的实施方式。因此，在不偏离由权利要求书及其等效文件确定的本发明的普遍概念的精神和范围的条件下，可作各种改进。

Claims (21)

1.一种成膜装置的使用方法，具备：
在所述成膜装置的反应室内，在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜的工序；
从所述反应室卸载所述被处理基板的工序；
然后，对附着在所述反应室的内面上的副生成物膜进行氮化的工序，此处，将所述反应室的所述内面加热至后处理温度，并且将氮化用的后处理气体供给至所述反应室内；
通过将所述反应室的所述内面从所述后处理温度急冷，利用热应力使氮化后的所述副生成物膜龟裂，并从所述反应室的所述内面剥离的工序；和
通过对所述反应室内进行强制排气，将由此从所述内面剥离的所述副生成物膜的部分载入气流中，从所述反应室内排出的工序。
2.如权利要求1所述的方法，其特征在于，所述后处理气体包含选自氨和氧化氮中的气体。
3.如权利要求1所述的方法，其特征在于，所述后处理气体包含氨气，对所述副生成物膜进行氮化的工序被设定为：所述反应室内所述氨气具有8000Pa以上的分压。
4.如权利要求1所述的方法，其特征在于，所述气流由所述后处理气体形成。
5.如权利要求1所述的方法，其特征在于，形成所述制品膜的工序，将所述被处理基板设定为成膜温度，并将包含含硅气体的第一成膜气体和包含氮气或氧氮化气体的第二成膜气体供给至所述反应室内，利用CVD进行。
6.如权利要求5所述的方法，其特征在于，所述第一和第二成膜气体中的至少一种，在利用等离子体被活化的状态下供给至所述反应室内。
7.如权利要求5所述的方法，其特征在于，所述后处理温度设定得比所述成膜温度高。
8.如权利要求5所述的方法，其特征在于，所述后处理气体具备与所述第二成膜气体相同的气体。
9.如权利要求1所述的方法，其特征在于，所述反应室的所述内面以选自石英和碳化硅中的材料为主要成分。
10.如权利要求1所述的方法，其特征在于，在所述形成制品膜的工序中，所述被处理基板被支撑在保持具上，并且在所述卸载被处理基板的工序中，所述保持具在支撑所述被处理基板的状态下从所述反应室被卸载，
所述方法还具备在所述对副生成物膜进行氮化的工序之前，将在不支撑被处理基板的状态的所述保持具装入所述反应室的工序。
11.如权利要求10所述的方法，其特征在于，所述保持具，以在垂直方向隔开间隔重叠的状态支撑多块被处理基板。
12.如权利要求1所述的方法，其特征在于，所述后处理温度设定为600～850℃。
13.如权利要求12所述的方法，其特征在于，将所述内面从所述后处理温度急冷的工序具备：将所述内面从所述后处理温度以10～25℃/分钟的冷却速度冷却至小于400℃的工序。
14.如权利要求5所述的方法，其特征在于，所述成膜温度设定为400～650℃。
15.如权利要求1所述的方法，其特征在于，对所述副生成物膜进行氮化的工序具备：利用配置在所述反应室周围的加热器从外侧对所述反应室内进行加热的工序；急冷所述反应室的所述内面的工序具备：利用冷却气体，从外侧对所述反应室的所述内面进行冷却的工序。
16.如权利要求15所述的方法，其特征在于，急冷所述反应室的所述内面的工序具备：从下方将所述冷却气体供给至包围所述反应室和所述加热器的壳体内，从所述壳体的上部将所述冷却气体排出的工序。
17.一种成膜装置，其特征在于，用于在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜，具备：
收容所述被处理基板的反应室；
相对于所述反应室对所述被处理基板进行装载/卸载的搬送机构；
对所述反应室内进行加热的加热器；
对所述反应室内进行排气的排气系统；
将用于形成所述制品膜的成膜气体供给至所述反应室内的成膜气体供给系统；
将用于对附着在所述反应室的内面上的副生成物膜进行氮化的后处理气体供给至所述反应室内的后处理气体供给系统；和
对所述装置的动作进行控制的控制部，
所述控制部执行下述工序：
在所述反应室内，在所述被处理基板上形成所述制品膜的工序；
从所述反应室卸载所述被处理基板的工序；
然后，对附着在所述反应室的所述内面上的副生成物膜进行氮化的工序，此处，将所述反应室的所述内面加热至后处理温度，并且将所述后处理气体供给至所述反应室内；
通过所述反应室的所述内面从所述后处理温度急冷，利用热应力使氮化后的所述副生成物膜龟裂，并从所述反应室的所述内面剥离的工序；和
通过对所述反应室内进行强制排气，将由此从所述内面剥离的所述副生成物膜的部分载入气流中，从所述反应室内排出的工序。
18.如权利要求17所述的装置，其特征在于，
所述加热器配置在所述反应室的周围，从外侧对所述反应室内进行加热，所述装置还具备：包围所述反应室和所述加热器的壳体；从下方将冷却气体供给至所述壳体内的冷却气体供给系统；和与所述壳体的上部连接的冷却气体排气通路。
19.如权利要求17所述的装置，其特征在于，所述搬送机构相对于所述反应室，将所述被处理基板与对其进行支撑的保持具一起装载/卸载。
20.如权利要求19所述的装置，其特征在于，所述保持具，以在垂直方向隔开间隔重叠的状态支撑多块被处理基板。
21.一种计算机可读取的存储介质，包含用于在处理器上执行的程序指令，其特征在于，
在由处理器执行所述程序指令时，在成膜装置中执行下述工序：
在所述成膜装置的反应室内，在被处理基板上形成选自氮化硅膜和氧氮化硅膜中的制品膜的工序；
从所述反应室卸载所述被处理基板的工序；
然后，对附着在所述反应室的内面上的副生成物膜进行氮化的工序，此处，将所述反应室的所述内面加热至后处理温度，并且将氮化用的后处理气体供给至所述反应室内；
通过将所述反应室的所述内面从所述后处理温度急冷，利用热应力使氮化后的所述副生成物膜龟裂，并从所述反应室的所述内面剥离的工序；和
通过对所述反应室内进行强制排气，将由此从所述内面剥离的所述副生成物膜的部分载入气流中，从所述反应室内排出的工序。
CN2007101268830A 2006-06-29 2007-06-29 成膜装置和使用该装置的方法 Active CN101096755B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-180506 2006-06-29
JP2006180506 2006-06-29
JP2006180506A JP4844261B2 (ja) 2006-06-29 2006-06-29 成膜方法及び成膜装置並びに記憶媒体

Publications (2)

Publication Number Publication Date
CN101096755A true CN101096755A (zh) 2008-01-02
CN101096755B CN101096755B (zh) 2011-06-29

Family

ID=38876982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101268830A Active CN101096755B (zh) 2006-06-29 2007-06-29 成膜装置和使用该装置的方法

Country Status (5)

Country Link
US (1) US7993705B2 (zh)
JP (1) JP4844261B2 (zh)
KR (1) KR20080001646A (zh)
CN (1) CN101096755B (zh)
TW (1) TWI443714B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104941957A (zh) * 2014-03-24 2015-09-30 睿励科学仪器（上海）有限公司 晶圆清洁装置及方法
CN104947075A (zh) * 2014-03-24 2015-09-30 东京毅力科创株式会社 立式热处理装置的运转方法和立式热处理装置
CN108239766A (zh) * 2016-12-26 2018-07-03 东京毅力科创株式会社 成膜装置、成膜方法以及隔热构件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090094033A (ko) * 2006-12-28 2009-09-02 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4531833B2 (ja) * 2007-12-05 2010-08-25 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びクリーニング方法
JP2009272367A (ja) * 2008-05-01 2009-11-19 Hitachi Kokusai Electric Inc 基板処理装置
JP2010093023A (ja) * 2008-10-07 2010-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5136574B2 (ja) * 2009-05-01 2013-02-06 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN102414801A (zh) * 2009-08-27 2012-04-11 应用材料公司 在原位腔室清洁后的处理腔室去污方法
US8450834B2 (en) * 2010-02-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
US20120305193A1 (en) 2011-06-03 2012-12-06 Arthur Keigler Parallel single substrate processing agitation module
JP2014127627A (ja) * 2012-12-27 2014-07-07 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置、及び、プログラム
JP5546654B2 (ja) * 2013-02-01 2014-07-09 株式会社日立国際電気 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP5848788B2 (ja) * 2014-02-12 2016-01-27 株式会社日立国際電気 基板処理装置、半導体製造方法、基板処理方法
WO2015145663A1 (ja) * 2014-03-27 2015-10-01 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP6470060B2 (ja) * 2015-01-30 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP5940199B1 (ja) * 2015-06-26 2016-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN109585267B (zh) * 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
JP6946989B2 (ja) 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
KR102255315B1 (ko) * 2019-06-17 2021-05-25 에스케이하이닉스 주식회사 기판 처리장치 및 기판 처리방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204434A (ja) * 1988-02-09 1989-08-17 Nec Corp 絶縁薄膜の製造方法
JP3818480B2 (ja) 1999-04-21 2006-09-06 株式会社日立国際電気 半導体素子の製造方法及びその装置
KR20030081144A (ko) * 2002-04-11 2003-10-17 가부시키가이샤 히다치 고쿠사이 덴키 종형 반도체 제조 장치
CN100350574C (zh) * 2003-01-24 2007-11-21 东京毅力科创株式会社 在被处理基板上形成硅氮化膜的cvd方法
JP4131677B2 (ja) * 2003-03-24 2008-08-13 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
KR100938534B1 (ko) * 2003-09-19 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
JP4396547B2 (ja) * 2004-06-28 2010-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4225998B2 (ja) * 2004-12-09 2009-02-18 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
JP4728748B2 (ja) * 2005-09-05 2011-07-20 株式会社東芝 半導体製造装置の清浄化方法
JP5028957B2 (ja) * 2005-12-28 2012-09-19 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104941957A (zh) * 2014-03-24 2015-09-30 睿励科学仪器（上海）有限公司 晶圆清洁装置及方法
CN104947075A (zh) * 2014-03-24 2015-09-30 东京毅力科创株式会社 立式热处理装置的运转方法和立式热处理装置
CN104941957B (zh) * 2014-03-24 2018-01-12 睿励科学仪器（上海）有限公司 晶圆清洁装置及方法
CN104947075B (zh) * 2014-03-24 2018-07-20 东京毅力科创株式会社 立式热处理装置的运转方法和立式热处理装置
CN108239766A (zh) * 2016-12-26 2018-07-03 东京毅力科创株式会社 成膜装置、成膜方法以及隔热构件

Also Published As

Publication number Publication date
TW200822188A (en) 2008-05-16
CN101096755B (zh) 2011-06-29
TWI443714B (zh) 2014-07-01
US20080003362A1 (en) 2008-01-03
JP4844261B2 (ja) 2011-12-28
JP2008010685A (ja) 2008-01-17
KR20080001646A (ko) 2008-01-03
US7993705B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
CN101096755B (zh) 成膜装置和使用该装置的方法
CN101106075B (zh) 半导体处理的成膜装置和此装置的使用方法
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
KR101141870B1 (ko) 반도체 처리용 성막 방법 및 성막 장치
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
CN102024688B (zh) 半导体装置的制造方法以及衬底处理装置
JP5250600B2 (ja) 成膜方法および成膜装置
JP5346904B2 (ja) 縦型成膜装置およびその使用方法
CN100554506C (zh) 半导体处理用的成膜方法及装置
CN102162089A (zh) 成膜方法、成膜装置及成膜装置的使用方法
WO2004102650A1 (ja) プラズマ処理装置
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
CN101413113B (zh) 立式等离子体处理装置及其使用方法
CN101381861B (zh) 成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant