CN101160727A - 用于透明的gfp（通用编帧过程）超级块纠错的方法和设备 - Google Patents

用于透明的gfp（通用编帧过程）超级块纠错的方法和设备 Download PDF

Info

Publication number
CN101160727A
CN101160727A CNA2005800286455A CN200580028645A CN101160727A CN 101160727 A CN101160727 A CN 101160727A CN A2005800286455 A CNA2005800286455 A CN A2005800286455A CN 200580028645 A CN200580028645 A CN 200580028645A CN 101160727 A CN101160727 A CN 101160727A
Authority
CN
China
Prior art keywords
error
byte
bit error
error correction
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800286455A
Other languages
English (en)
Other versions
CN101160727B (zh
Inventor
S·巴塔查里亚
N·古普塔
Y·米塔尔
P·达施尼
S·穆克霍帕迪亚伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mo Mo Ruishen Technology LLC
Teevan Industrial Co ltd
Original Assignee
Transwitch Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transwitch Corp filed Critical Transwitch Corp
Publication of CN101160727A publication Critical patent/CN101160727A/zh
Application granted granted Critical
Publication of CN101160727B publication Critical patent/CN101160727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1555—Pipelined decoder implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Abstract

用于纠正在GFP－T超级块中的错误的方法包括把64字节的数据缓存到8×8字节缓存器，把标记字节缓存到分开的缓存器，计算CRC余数，和在三阶段中执行单误码和双误码纠错。在第一阶段，把CRC余数与单误码校正子表进行比较，如果错误被定位，则纠正该错误。在第二阶段，把CRC余数与双误码校正子表进行比较，如果错误被定位，则纠正该错误。第三阶段纠正双误码的第二错误。标记字节首先被处理，然后一次八个字节地处理数据字节。

Description

用于透明的GFP（通用编帧过程）超级块纠错的方法和设备
发明背景
1.发明领域
本发明广义地涉及电信。更特定地，本发明涉及GFP超级块的高度有效的纠错。
2.现有技术
正如在欧洲已知的，同步光网络(SONET)或同步数字分级结构(SDH)是通用电信传输方案。SONET是在1980年代早期被设计成适应于多个时分复用连续信号，诸如T-1或E-1信号。T-1/E-1信号是在1960年代被设计成把多个数字化的音频(电话)信号从一个电话局(交换设备)载送到另一个电话局。
在1970年代早期开发的ETHERNET(以太网)主要被设计成允许多个个人计算机共享单个激光打印机。虽然ETHERNET自从它的第一个版本被使用以来经历了许多改变，但它基本上仍旧是不同步的。不像被开发来载送规则地出现的固定长度的帧进行复用的许多连续数据流的SONET/SDH，ETHERNET被设计成以随机出现的、大范围地改变长度的分组来载送非连续的数据流。被使用来描述ETHERNET的这个特性的单词是“突发”。除了ETHERNET以外，对于贮存域网(SAN)还开发了某些别的联网协议。这些别的协议包括光纤信道、ESCON(企业系统连接)、和FICON(光纤连接)。它们与ETHERNET的相似点在于，它们是突发。
许多年以来，已经认识到，希望通过使用SONET/SDH网络在长距离上发送ETHERNET分组。然而，因为在同步帧与异步分组之间的基本差别，需要某些机制来把ETHERNET数据封装到SONET/SDH帧内。完成这一点的挑战是用尽可能多的ETHERNET数据填充SONET帧，以使得不浪费带宽，而同时提供最小的等待时间(数据在发送之前在缓存器中等待的时间)。用于完成这个任务的最新的方法之一被称为通用编帧过程(GFP)。GFP是“通用的”，因为它被设计成在SONET/SDH网络或OTN(光输送网络)上通过固定数据速率的光信道来输送任何信号，包括ETHERNET、光纤信道、ESCON、FICON等等。
GFP结合诸如虚拟级联组(VCG)和链路容量调节方案(LCAS)那样的其它SONET/SDH技术规范一起被使用，以便把可变长度分组映射到SONET/SDH帧的“容器”(也称为“支流”)。
当前有两种模式把数据映射为GFP帧：帧映射的GFP(GFP-F)和透明映射的GFP(GFP-T)。GFP-F被使用于ETHERNET(某些版本，但不是全部)和其它协议，其中整个客户帧被映射成单个GFP帧。GFP-T便利于块编码的信号(诸如光纤信道、ESCON、FICON、和千兆比特ETHERNET的块编码信号的输送，它们也需要非常低的传输等待时间。
现有技术图1显示GFP帧的区。该帧的两个基本部分是核心标题(4字节)和有用负荷区域(高达65535字节的可变长度)。核心标题包括有用负荷长度指示器(PLI，2字节)和核心标题纠错(cHEC)码(2字节)。有用负荷区域包括有用负荷标题(4到64字节)、有用负荷信息区(高达65531字节)、和任选的有用负荷FCS(4字节)。有用负荷标题包括类型(4字节)和扩展标题识别号(0到60字节)。
本发明涉及GFP-T。如上所述，GFP-T便利于块编码信号输送，它也需要非常低的传输等待时间。这些信号由客户用8B/10B块代码来编码。这个代码被使用来传送数据和控制信息。更特定地，8比特数据值被映射(编码)成10比特“传输字符”。代码分配被安排来使得在线路上发送的1和0的数目保持为平衡的。这增加线路转移的次数，由此便利于PLL同步。它也随时保持DC平衡。另外，十二个10比特码被保留用作为控制码，以使得数据源可以通知数据接收器。
为了通过SONET/SDH网络输送8B/10B编码信号，GFP-T把8B/10B字符译码成8比特数据字符和控制码。八个译码的字符被映射成64B/65B码的八个有用负荷字节。这作为例子被显示于现有技术图2。64B/65B码的(领先的)标志比特(在图2上被显示为八位位组L)指示64B/65B块是否包括任何控制码，即标志＝1表示在下一个八个八位位组的相应的部分中的八位位组是控制码。在GFP-T帧中，在4字节有用负荷标题后，有用负荷区域被填充以多个“超级块”。每个超级块包括八个64B/65B块和一个16比特CRC，即，67字节。在CRC之前的超级块的最后的八位位组包括八个标志比特。这常常被称为“超级块控制字节”。现有技术图3显示超级块的映射。
为了访问输送媒体的物理特性和有助于保持同步，GFP帧被自同步扰码器扰码。扰码器使用x43+1的一个多项式。扰码器取有用负荷区域(包括超级块CRC)的每个比特，并把它与在它之前43比特位置的扰码器输出比特进行异或运算。扰码器状态保持在接连的GFP帧之间，使得用户更难故意选择恶意的有用负荷图案(例如，一个引起同步丢失的图案)。超级块CRC在扰码之前被计算，以及在扰码后在译码器处被检验。这种扰码技术的不幸的缺点在于，每个传输错误在扰码的数据流中产生一对错误(相隔43比特)。所以，CRC必须能够纠正这两个错误。建议的CRC生成器多项式生成一个超级块CRC，它可以检测三个误码，纠正单个误码和纠正相隔43比特的双误码。为了完成这一点，用于单个误码和相隔43比特的双误码的校正子(syndromes)都是唯一的。
当去映射GFP-T信号时，超级块控制比特必须在64B/65B码可被映射回8B/10B码之前“重新对准”(该标记比特移回到它们的原始领先比特位置)。在完成这一点之前，超级块CRC被使用来检测并且有可能纠正超级块中的误码。建议的去映射过程在ITU技术说明书G.7041中详细地说明，该技术说明书的全部内容在此引用以供参考。
以下的说明取自G.7041技术说明书。在超级块中的16个错误控制比特包含对于在该超级块中的536比特的CRC-16错误检验码。如果去映射器检测到错误，则它应当输出10B错误字符或未识别的10B字符，以代替被包含在该超级块中所有的客户字符。这种替换保证客户接收机能够检测错误的存在。用于CRC-16的生成器多项式是G(x)＝x16+x15+x12+x10+x4+x3+x2+x+x0，并且具有为零的初始值，其中x16相应于MSB和x0相应于LSB。超级块CRC通过使用以下步骤的源适配过程而被生成：
1.超级块的头65个八位位组按网络八位位组次序(首先是最高位)被取得，以形成表示一个519阶多项式M(x)的系数的一个520比特图案。
2.M(x)被乘以x16，以及被除以(模2)G(x)，产生15阶或更小的余数R(x)。
3.R(x)的系数被认为是一个16比特序列，其中x15是最高位。
4.这个16比特序列是CRC-16。
单个纠错对于这个CRC-16也是可能的。然而，由于接收器适配过程在有用负荷扰码完成后执行CRC-16检验，纠错电路应当计及单误码以及来自扰码器的相隔43比特的双误码。
接收器适配过程以与源适配过程相同的方式执行步骤1-3。在没有误码的情形下，余数将是0000 0000 0000 0000。
虽然在G.7041技术说明书中未阐述，但当余数不是零时，它被称为“校正子”。校正子可被使用来结合一个校正子表一起检测误码的位置，该校正子表具有与有用负荷中每个比特的1∶1对应性。
G.7041建议具有几个缺点。按照该建议处理整个超级块需要一个536比特数据路径和一个相当大量的存储空间，这使得芯片上的实施方案复杂化。当一次处理全部67个字节时，它也很难支持高速度应用。逻辑块的物理尺寸引入等待时间。
虽然部分的G.7041建议可被忽略而同时保持互相之间的可操作性(interoperability)，但有几个问题不能被忽略。这些问题包括以下内容：标记字节(它是在超级块的FCS字节之前的最后的字节)必须在处理超级块中的任何其它字节之前被纠正；双误码纠错要求：对于那些相隔43比特的比特来说，错误是可纠正的；所以需要有一个关于检测的错误是否已被纠正的指示。
发明概要
所以，本发明的目的是提供用于出口端GFP-T超级块检测和纠错的方法和设备。
本发明的另一个目的是提供使用减小的数据路径的所述方法和设备。
本发明的再一个目的是提供具有在其它字节之前被处理的标记字节的所述方法和设备。
本发明的又一个目的是提供对双误码以及单误码进行检测和纠正的所述方法和设备。
本发明的另一个目的是提供指示检测的错误是否已被纠正的所述方法和设备。
按照这些将在下面描述的目的，本发明的方法包括：把来自超级块的64字节数据缓存到8×8字节缓存器，把标记字节缓存到分开的缓存器，计算CRC余数，和在三个阶段中执行单误码和双误码纠错。在第一阶段，标记字节和64数据字节通过比较计算的CRC余数与单误码校正子表和通过校正该数据而被校正，在这里标记字节首先被校正。数据和标记字节然后被转发到第二阶段。在第二阶段，数据和标记字节通过比较计算的CRC余数与双误码校正子表而被校正。标记字节首先通过比较CRC余数与处在标记字节的8比特之前的校正子表位置43比特而被检验。数据和标记字节然后被转发到第三阶段。在第三阶段，双误码的第二比特根据它相对于双误码(即，间隔43比特)的第一比特的位置被纠正，如果第二误码是在同一个超级块中的话。纠错的数据和标记字节然后从第三阶段被转发到控制字重新对准逻辑块。按照本发明，处理在每阶段以8字节巨块(chunk)的形式迭代地进行，直至所有的字节被处理为止，此后，它们被转发到下一阶段。这允许窄得多的数据路径，它便于实行芯片设计和减小等待时间，因为逻辑电路是较简单的。按照本优选实施例，当检测到未纠正的错误时，10B错误字符仅仅对于该超级块的最后八个字节被输出，而不是对于如G.7041中建议的所有的超级块。这节省存储量(56字节)和减小处理时的延时，因为来自有用负荷的字节在整个有用负荷被检验之前可以在处理过程中连续地移动。
在参考结合所提供的附图作出的详细说明后，本发明的附加目的和优点对于本领域技术人员将是显而易见的。
附图简述
图1是GFP帧的现有技术图；
图2是显示8B/10B码映射到64B/65B码的现有技术图；
图3是显示64B/65B码映射到GFP-T超级块的现有技术图；
图4是显示用于执行本发明的方法的设备的高级别示意图；
图5是显示按照本发明的单误码纠错方法的高级别流程图；
图6是显示按照本发明的对双误码的第一误码的校正的高级别流程图；
图7是显示按照本发明的对双误码的第二误码的校正的高级别流程图；
图8是单误码校正子表；以及
图9是双误码校正子表。
优选实施例详细说明
现在转到图4，图上以高级别框图显示适合于实施本发明的方法的设备10。进入的超级块被存储在两个缓存器12和14。缓存器12存储64字节的数据，以及缓存器14存储标记字节。进入的超级块还被传送通过CRC计算电路16，它把对于超级块的计算的CRC余数输出到第一比较逻辑块18。第一比较逻辑块18比较计算的CRC余数与在单误码校正子表20中的项目(下面结合图5和8更详细地描述)，并把误码位置输出到单比特纠错逻辑块22，该单比特纠错逻辑块22还从缓存器12与存储装置14接收数据与标记字节。纠正逻辑块22通过颠倒在由比较逻辑块18指示的误码位置处的比特而纠正单个误码。
来自电路16的计算的CRC余数还被提供到第二比较逻辑块24，该第二比较逻辑块24比较该计算的CRC余数与在双误码校正子表26中的项目(下面结合图6，7和9更详细地描述)，并把误码位置输出到第一双比特纠错逻辑块28，该双比特纠错逻辑块28还从单比特纠错逻辑块22接收数据与标记字节。纠正逻辑块28通过颠倒在由比较逻辑块24指示的误码位置处的比特而纠正双误码的第一误码(或第二误码，如果它是处在标记字节中的话)。
比较逻辑块24的输出还被提供到第二错误位置计算逻辑块30，该逻辑块24把43加到误码位置，并把它转发到第二双比特纠错逻辑块32。该逻辑块32还从第一双比特纠错逻辑块28接收数据与标记字节。纠正逻辑块32通过颠倒在由逻辑块30指示的误码位置处的比特而纠正双误码的第二误码。在纠错后，数据字节和标记字节被转发到控制字重新对准逻辑和缓存器34，它重新对准在数据字节前面的标记字节，然后转发重新对准的超级块，以供进一步处理。
按照本优选实施例，数据字节被处理，一次8个字节。例如，从校正子表读出128字节(在8字节的数据中，对于每个比特位置两个字节)。见图8和9，其中该表的每行涉及到一个字节，每个项相应于一个比特。如果CRC余数匹配于如由比较逻辑块18所找到的校正子表中的一个项，则在8字节的数据中的相应的比特被纠正逻辑块22颠倒。该数据然后在处理过程中被移位到下一级(28)，以及校正子表的下一个128字节由比较逻辑块18结合来自缓存器12的接下来的8个数据字节一起被检查。处理以流水线方式进行，这样，在逻辑块18和22正在处理第二个八个字节的同时，逻辑块24和28正在处理第一个八个字节。按照本优选实施例，标记字节首先被处理，这样，它总是第一个到达控制字重新对准逻辑块34。当超级块数据的最后的字节离开缓存器12时，新的标记字节代替存储装置14的内容以及缓存器12包含来自下一个超级块的8字节数据。处理是可缩放的，直到STS-192信号，而没有定时困难。
现在参照图5，图上以简化的示意性流程图显示单比特纠错逻辑块的操作。首先，在100，把计算的CRC余数与图8的单误码校正子表(八个16比特项)的最后一行进行比较。如果CRC余数等于在该行中八项的任一项，则在102，指示在标记字节中的错误以及在标记字节中的相应的比特被颠倒。换句话说，如果余数等于该表的最后一行中的第一项，则标记字节的第一比特被颠倒。如果余数等于第二项，则标记字节的第二比特被颠倒，等等。
在对于单误码进行处理标记字节后，在104，把计算的CRC余数与图8的校正子表的头8行进行比较。这64项相应于64字节数据有用负荷的头8个字节巨块的64比特。如果发现是匹配的，则在106a，相应的比特被颠倒。这个过程对于该表的接下来的8行和接下来的8字节数据重复进行，直至全部64字节数据在104h被处理和如果适当的话，在106h被校正为止。
在对于单误码进行标记字节的处理和同时把计算的CRC余数与图8的校正子表的头8行进行比较后，标记字节被传送到下一级，在其中对于双误码进行处理标记字节，如图6所示。
如果在标记字节中存在双误码的第一误码，则第二误码将出现在下一个超级块中。在这种情形下，错误将被检测为单个误码，并且将在参照图5描述的第一阶段被纠正。如果在标记字节中存在双误码的第二误码，则两个误码可被纠正。同样地，如果在64数据字节中出现两个误码，这则两个误码可被纠正。
现在转到图6和9，按照本优选实施例，在108，第二纠错标记被设置成“禁止”，直至检测到双误码为止。在110，把计算的CRC余数与该表(图9)中的、比最后8项靠前43比特的8项进行比较。这试图找出标记字节中一个双误码的第二错误。如果在110发现是匹配的，则在112，校正标记字节的适当的比特。第二误码纠正保持为禁止的，因为在112，第二误码实际上被纠正。在114a-h，数据字节被处理，以及如果发现错误，则在116a-116h之一，它被纠正。在标记字节中的一个错误被纠正的情形下，不需要启动第二误码纠错。如果在118确定启动第二误码纠错并且在116a-116h已纠正一个错误，则误码的位置递增43，从而去确定双误码的第二误码的位置。这个位置被转发到第二双误码纠错逻辑块，该纠错逻辑块如图7所示地起作用。
双误码的第二误码的纠错被显示于图7。如果在122启动第二误码纠错并且第二比特位置被确定为已知的，则在124，纠正第二误码。
在这里已描述和显示用于透明的GFP超级块的纠错的方法和设备。虽然已描述本发明的特定的实施例，但本发明不打算限于此，因为本发明意图在范围上是技术上允许的那样宽，以及要以同样的意图去阅读本说明书。所以，本领域技术人员将会看到，可以对于所提供的发明作出其它的修改，而不背离如权利要求的本发明的精神和范围。

Claims (8)

1.一种用于纠正在具有64字节数据、一个标记字节和一个16比特CRC的GFP-T(通用编帧过程-透明模式)超级块中的错误的方法，包括：
把64字节数据缓存到一个缓存器；
把标记字节缓存到一个分开的缓存器；
计算CRC余数；
把CRC余数与单误码校正子表进行比较；
如果CRC余数与单误码校正子表中的项目相匹配，则纠正单个误码；
把CRC余数与双误码校正子表进行比较；以及
如果CRC余数与双误码校正子表中的项目相匹配，则纠正双误码，其中
首先处理标记字节，然后一次八个字节地处理数据字节。
2.按照权利要求1的方法，其中：
在三阶段中执行该方法，
在第一阶段，对标记字节和数据进行单误码纠错，
在第二阶段，对标记字节进行第二错误双误码纠错，以及对数据进行第一错误双误码纠错，以及
在第三阶段，对数据进行第二错误双误码纠错。
3.一种用于纠正在具有64字节数据、一个标记字节和一个16比特CRC的GFP-T(通用编帧过程-透明模式)超级块中的错误的设备，包括：
数据缓存器，用于缓存64字节数据；
标记字节缓存器，用于缓存标记字节；
CRC计算电路，用于计算CRC余数；
单误码校正子表；
被耦合到所述CRC计算电路和所述单误码校正子表的第一比较逻辑块；
被耦合到所述数据缓存器、所述标记字节缓存器、和所述第一比较逻辑块的单误码纠错逻辑块；
双误码校正子表；
被耦合到所述CRC计算电路和所述双误码校正子表的第二比较逻辑块；
被耦合到所述单误码纠错逻辑块和所述第二比较逻辑块的双误码纠错逻辑块，其中
首先处理标记字节，然后一次八个字节地处理数据字节。
4.按照权利要求3的设备，其中：
所述双误码纠错逻辑块包括
被耦合到所述单误码纠错逻辑块和所述第二比较逻辑块的第一纠错逻辑块，以及
被耦合到所述第一纠错逻辑块和所述第二比较逻辑块的第二纠错逻辑块，以及其中
由所述单误码纠错逻辑块对标记字节和数据进行单误码纠错，
由所述第一纠错逻辑块对标记字节进行第二错误双误码纠错，
由所述第一纠错逻辑块对数据进行第一错误双误码纠错，以及
由所述第二纠错逻辑块对数据进行第二错误双误码纠错。
5.按照权利要求4的设备，其中：
所述双误码纠错逻辑块包括被耦合到所述第二比较逻辑块与所述第二纠错逻辑块的第二错误位置计算逻辑块。
6.一种用于纠正在具有64字节数据、一个标记字节和一个16比特CRC的GFP-T(通用编帧过程-透明模式)超级块中的错误的设备，包括：
数据缓存器装置，用于缓存64字节数据；
标记字节缓存器装置，用于缓存标记字节；
CRC计算电路装置，用于计算CRC余数；
单误码校正子表装置，用于指示单个误码的位置；
被耦合到所述CRC计算电路装置和所述单误码校正子表装置的第一比较逻辑装置，所述第一比较逻辑装置用于确定CRC余数是否与在所述单误码校正子表装置中的项目相匹配；
被耦合到所述数据缓存器装置、所述标记字节缓存器装置、和所述第一比较逻辑装置的单误码纠错逻辑装置，所述单误码纠错逻辑装置用于纠正由所述第一比较逻辑装置指示的单个误码；
双误码校正子表装置，用于指示双误码的第一错误的位置；
被耦合到所述CRC计算电路装置和所述双误码校正子表装置的第二比较逻辑装置，所述第二比较逻辑装置用于确定CRC余数是否与在所述双误码校正子表装置中的项目相匹配；
被耦合到所述单误码纠错逻辑装置和所述第二比较逻辑装置的双误码纠错逻辑装置，所述双误码纠错逻辑装置用于纠正由所述第二比较逻辑装置指示的双误码，其中
首先处理标记字节，然后一次八个字节地处理数据字节。
7.按照权利要求6的设备，其中：
所述双误码纠错逻辑装置包括
被耦合到所述单误码纠错逻辑装置和所述第二比较逻辑装置的第一纠错逻辑装置，所述第一纠错逻辑装置用于纠错双误码的一个错误，以及
被耦合到所述第一纠错逻辑装置和所述第二比较逻辑装置的第二纠错逻辑装置，以及其中
由所述单误码纠错逻辑装置对标记字节和数据进行单误码纠错，
由所述第一纠错逻辑装置对标记字节进行第二错误双误码纠错，
由所述第一纠错逻辑装置对数据进行第一错误双误码纠错，以及
由所述第二纠错逻辑装置对数据进行第二错误双误码纠错。
8.按照权利要求7的设备，其中：
所述双误码纠错逻辑装置包括
被耦合到所述第二比较逻辑装置和所述第二纠错逻辑装置的第二错误位置计算逻辑装置，所述第二错误位置计算逻辑装置用于确定第二错误双误码的位置。
CN2005800286455A 2004-08-23 2005-08-22 用于透明的gfp（通用编帧过程）超级块纠错的方法和设备 Active CN101160727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/924,038 US7260767B2 (en) 2004-08-23 2004-08-23 Methods and apparatus for error correction of transparent GFP (Generic Framing Procedure) superblocks
US10/924,038 2004-08-23
PCT/US2005/030172 WO2006023996A2 (en) 2004-08-23 2005-08-22 Methods and apparatus for error correction of transparent gfp (generic framing procedure) superblocks

Publications (2)

Publication Number Publication Date
CN101160727A true CN101160727A (zh) 2008-04-09
CN101160727B CN101160727B (zh) 2012-03-21

Family

ID=35910942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800286455A Active CN101160727B (zh) 2004-08-23 2005-08-22 用于透明的gfp（通用编帧过程）超级块纠错的方法和设备

Country Status (4)

Country Link
US (1) US7260767B2 (zh)
EP (1) EP1782542A4 (zh)
CN (1) CN101160727B (zh)
WO (1) WO2006023996A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496825B2 (en) * 2002-05-24 2009-02-24 Nokia Corporation CRC-based error correction
US7809021B2 (en) * 2002-07-10 2010-10-05 Solarflare Communications, Inc. Communication system and encoding method having low overhead
US7284184B2 (en) * 2003-01-30 2007-10-16 International Business Machines Corporation Forward error correction scheme compatible with the bit error spreading of a scrambler
CN100384118C (zh) * 2004-11-03 2008-04-23 上海贝尔阿尔卡特股份有限公司 处理通用成帧规程帧的方法和装置
US7653066B2 (en) * 2004-11-04 2010-01-26 Cisco Technology Inc. Method and apparatus for guaranteed in-order delivery for FICON over SONET/SDH transport
EP1675292B1 (en) * 2004-12-23 2010-03-10 Tellabs Denmark A/S Reduction of the transport capacity of a virtual concatenation group
US7321600B2 (en) * 2005-01-28 2008-01-22 International Business Machines Corporation System, method, and article of manufacture for initializing a communication link using GFP data frames
US7577899B2 (en) * 2006-02-13 2009-08-18 Harris Corporation Cyclic redundancy check (CRC) based error correction method and device
US7630405B1 (en) * 2006-05-27 2009-12-08 Cisco Technology, Inc. Techniques for ensuring synchronized processing at remote fiber channel and fiber connectivity networks
US7822071B2 (en) * 2006-08-30 2010-10-26 International Business Machines Corporation Method and system to enable the transport of sysplex timer protocols over generic frame procedure networks
US20080169947A1 (en) * 2007-01-11 2008-07-17 Harper Marcellus C Analog-to-Digital Converter with DC Balanced Serialized Output
US8095862B2 (en) * 2007-10-10 2012-01-10 International Business Machines Corporation End-to-end cyclic redundancy check protection for high integrity fiber transfers
CN101374035B (zh) * 2008-09-19 2012-09-05 中兴通讯股份有限公司 吉比特无源光网络中的解码方法和系统以及成帧方法
EP2285003B1 (en) 2009-08-12 2019-11-13 Alcatel Lucent Correction of errors in a codeword
US8392788B2 (en) * 2009-11-24 2013-03-05 Cortina Systems, Inc. Transport network system with transparent transport and method of operation thereof
US8612828B2 (en) * 2009-12-22 2013-12-17 Intel Corporation Error correction mechanisms for 8-bit memory devices
US9043685B2 (en) * 2010-02-05 2015-05-26 Altera Canada Co. Method and apparatus for error-correction in and processing of GFP-T superblocks
US20120079348A1 (en) * 2010-09-24 2012-03-29 Helia Naeimi Data with appended crc and residue value and encoder/decoder for same
US20120327786A1 (en) * 2011-06-23 2012-12-27 Exar Corporation Method for mapping generic client signals into a generic framing procedure (gfp) path
US8694872B2 (en) * 2011-11-28 2014-04-08 Texas Instruments Incorporated Extended bidirectional hamming code for double-error correction and triple-error detection
US9344217B2 (en) * 2013-07-26 2016-05-17 Qualcomm Incorporated Devices and methods for reconstructing corrupted control channel bits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491700A (en) * 1993-10-01 1996-02-13 Pacific Communication Sciences, Inc. Method and apparatus for code error correction using an ordered syndrome and error correction lookup table
US6038694A (en) * 1997-03-24 2000-03-14 Cisco Systems, Inc. Encoder for producing a checksum associated with changes to a frame in asynchronous transfer mode systems
US6091949A (en) * 1998-06-25 2000-07-18 Telefonaktiebolaget Lm Ericsson (Publ) Location triggered barring of call forwarding
US6993046B1 (en) * 2000-10-16 2006-01-31 Lucent Technologies Inc. Mapping of block-encoded data formats onto a bit/byte synchronous transport medium
US20030021732A1 (en) 2001-07-25 2003-01-30 Motorola, Inc. Apparatus for analyzing target materials and methods for fabricating an apparatus for analyzing target materials
US20030217320A1 (en) * 2002-05-20 2003-11-20 Gorshe Steven Scott Cyclic redundancy check circuit for use with self-synchronous scramblers
US7496825B2 (en) 2002-05-24 2009-02-24 Nokia Corporation CRC-based error correction
US6859437B2 (en) * 2002-11-05 2005-02-22 Nortel Networks Limited Method and system for extending the reach of a data communication channel using a flow control interception device
JP2004235925A (ja) * 2003-01-30 2004-08-19 Hitachi Ltd 誤り訂正方法、誤り訂正回路および情報記録再生装置
CN1571415A (zh) * 2003-07-17 2005-01-26 华为技术有限公司 一种封装数据流的方法
US7424293B2 (en) * 2003-12-02 2008-09-09 Telecommunication Systems, Inc. User plane location based service using message tunneling to support roaming

Also Published As

Publication number Publication date
US20060041826A1 (en) 2006-02-23
CN101160727B (zh) 2012-03-21
WO2006023996A3 (en) 2007-11-29
US7260767B2 (en) 2007-08-21
EP1782542A2 (en) 2007-05-09
WO2006023996A2 (en) 2006-03-02
EP1782542A4 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
CN101160727B (zh) 用于透明的gfp（通用编帧过程）超级块纠错的方法和设备
US7042904B2 (en) Method and apparatus for transmitting multiple signal, method and apparatus for receiving multiple signal, multiple signal transmission method and multiplexer/demultiplexer
EP2166710B1 (en) Signal block sequence processing method and signal block sequence processing apparatus
US6628725B1 (en) Method and system for encoding data for transmission over a serial link
US7940808B2 (en) Communications system with symmetrical interfaces and associated methods
US8392788B2 (en) Transport network system with transparent transport and method of operation thereof
US8155148B2 (en) Telecommunications transport methods and systems for the transparent mapping/demapping of client data signals
CN102196321A (zh) 100ge数据在光传送网中的传送方法和数据发送装置
US7245633B1 (en) Multiplexing method for gigabit ethernet signals in the synchronous digital hierarchy
EP1142241B1 (en) Communications system and associated deskewing methods
US20020159484A1 (en) Coding scheme using a control code map for signal transmission in optical communications networks
US6952405B2 (en) Coding scheme using a transition indicator for signal transmission in optical communications networks
US7415658B2 (en) Forward error correction mapping and de-mapping techniques
EP1142242B1 (en) Communications system and associated deskewing methods
US7292608B1 (en) Method and apparatus for transferring synchronous optical network/synchronous digital hierarchy(SONET/SDH) frames on parallel transmission links
EP1142240B1 (en) Communications system and associated methods with out-of-band control
JP2003273841A (ja) 誤り訂正機能を有する伝送装置
US20120327786A1 (en) Method for mapping generic client signals into a generic framing procedure (gfp) path
US9043685B2 (en) Method and apparatus for error-correction in and processing of GFP-T superblocks
JP2690627B2 (ja) 非同期データ伝送方式
KR20210060959A (ko) 고속 버스트 데이터 패킷 처리가 가능한 순방향 오류 정정 기반 송수신 장치 및 방법
KR20220074351A (ko) 연속적인 버스트 데이터의 처리가 가능한 순방향 오류 정정 기반의 광 전송 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TIFFAN INDUSTRIES, INC.

Free format text: FORMER OWNER: TRANSWITCH CORP.

Effective date: 20120530

Owner name: MOMO RUISHEN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: TIFFAN INDUSTRIES, INC.

Effective date: 20120530

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120530

Address after: Delaware

Patentee after: Mo Mo Ruishen technology LLC

Address before: Delaware

Patentee before: Teevan Industrial Co.,Ltd.

Effective date of registration: 20120530

Address after: Delaware

Patentee after: Teevan Industrial Co.,Ltd.

Address before: American Connecticut

Patentee before: Transwitch Corp.