CN101180724A - 自对准的sti sonos - Google Patents

自对准的sti sonos Download PDF

Info

Publication number
CN101180724A
CN101180724A CNA2006800129586A CN200680012958A CN101180724A CN 101180724 A CN101180724 A CN 101180724A CN A2006800129586 A CNA2006800129586 A CN A2006800129586A CN 200680012958 A CN200680012958 A CN 200680012958A CN 101180724 A CN101180724 A CN 101180724A
Authority
CN
China
Prior art keywords
dielectric
wafer
isolation trenches
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800129586A
Other languages
English (en)
Other versions
CN101180724B (zh
Inventor
白岩英彦
M·兰道夫
Y·孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN101180724A publication Critical patent/CN101180724A/zh
Application granted granted Critical
Publication of CN101180724B publication Critical patent/CN101180724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明揭露了用于在多位SONOS闪存装置中制造浅隔离沟渠与结构的方法(300、350)。一个方法态样(300)包括下列步骤：在晶片(402)的衬底(408)上形成(310)多层电介质－电荷捕捉－电介质堆栈(420)，例如ONO堆栈(420)；在晶片(402)的外围区(406)中去除(312)多层电介质－电荷捕捉－电介质堆栈(420)，因而在晶片(402)的核心区(404)中定义了多层电介质－电荷捕捉－电介质堆栈(420)。此方法(300)更包括下列步骤：在衬底(408)的外围区(406)上形成(314)栅极电介质层(426)；在核心区(402)的多层电介质－电荷捕捉－电介质堆栈(420)上与在外围区(406)的栅极电介质(426)上形成(316)第一多晶硅层(428)；然后在核心区(404)与外围区(406)的衬底(408)同时形成(318)隔离沟渠(438)。之后，以电介质材料(446)填满(326)隔离沟渠，以及在第一多晶硅层(428)与填满的沟渠(438)上形成(332)第二多晶硅层(452)，因而形成自对准的STI结构(446)。此方法(300)避免了在外围区中STI边缘处的ONO残留纵梁、减少作用区的损失、减少外围栅极氧化物与在STI边缘ONO的薄化、与在隔离注入期间因为减少的热工艺步骤而减少掺杂物扩散。

Description

自对准的STI SONOS
技术领域
本发明大致关于半导体装置处理，且尤关于一种在半导体装置中用于制造闪存单元(flash memory cell)的方法与系统。
背景技术
快闪与其它类型的电子存储装置是由能够个别地运行储存与提供二进制信息或数据访问的存储器存储单元所构成的。存储器存储单元通常会组织成多存储单元单元，像是具有八个存储单元的字节(byte)以及可包括十六个或更多(通常是八的倍数)这样存储单元的字(word)。藉由写入特定组的存储器存储单元而在这样的存储装置结构中执行数据储存，有时称之为编程(programming)存储单元。以读取操作实现从存储单元取回数据。除了编程与读取的操作，在存储装置的存储单元群组可被擦除，其中在群组中的每一个存储单元会被编程至已知的状态。
个别的存储单元组织成个别地可寻址的单元或群组，像是可使用字线与位线经由地址译码电路而访问之字节或字，以用于读取、编程或擦除操作。传统的闪存是建构于一种存储单元的结构，其中，一个或是更多的信息或数据位储存在每个闪存单元内。在典型的单一位存储器结构中，每一个存储单元典型上包含具有源极、漏极、在衬底或是P井(P-well)上的沟道、以及在沟道上的堆栈栅极结构之金属氧化物半导体(MOS)晶体管结构。堆栈栅极可进一步包含形成在P井表面上的薄栅极电介质层(thin gate dielectric layer)(有时称之为隧道氧化物(tunnel oxide))。
堆栈栅极也包含在隧道氧化物上的多晶硅浮栅极(polysiliconfloating gate)以及在浮栅极上的多晶硅间电介质层(interpoly dielectriclayer)。多晶硅间电介质层通常是多层的绝缘体，像是具有两个氧化物层中间夹着氮化物层的氧化物-氮化物-氧化物(ONO)层。最后，多晶硅控制栅极置于多晶硅间电介质层上。
其它类型的存储装置包含一种在ONO层之上与之下具有硅或多晶硅的存储装置，这些硅-氧化物-氮化物-氧化物-硅装置有时称之为SONOS存储装置。这样的装置可包括物理的(physical)双位存储器存储单元，个别地藉由局部化电荷捕捉(localized charge trapping)而适合储存两个二进制位的数据。SONOS存储装置以薄底部氧化物、低电压操作、以及快速编程速度提供数据保持。
一般来说，双位存储器存储单元是对称的，包含两个完全相似且可交换的源极/漏极区。施加适当电压至栅极、漏极、源极端允许访问这两个位的其中一个(像读取、编程、擦除、验证或其它操作)。在闪存装置的核心存储单元(无论是单一位或多位)可在各种不同的结构中互连。例如，存储单元可组构成虚拟接地类型的结构，而在每行之存储单元之控制栅极个别地连接至字线。另外，在特定列之存储器存储单元的源极/漏极区是藉由有导电的位线连结在一起。在操作时，个别的闪存单元与其个别的数据位系使用外围的译码与控制电路经由连接至其第一与第二源极/漏极区的个别位线以及连结至栅极的字线而寻址以供编程、读取、擦除与其它功能。
在大部分这样的阵列结构中，个别的闪存单元作用区是藉由包括绝缘材料的隔离结构而彼此电性隔离。在ONO层与多晶硅栅极层形成前，该隔离结构可能会相似于传统浅沟渠隔离(shallow trench isolation，简称STI)制造方法的结构。
当装置密度增加以及产品尺寸减少时，希望能够减少与个别的存储器存储单元有关联的各种结构与特征的大小，有时称之为缩放(scaling)。然而，用以产生传统的双位SONOS闪存单元之制造技术会限制或约束设计者减少存储单元尺寸的能力。在传统的制造程序中，其中STI隔离结构可形成在SONOS闪存装置内，该STI系一开始就形成并填满，且在STI与衬底上形成ONO层。接着，使用各向异性的(anisotropic)蚀刻以去除在外围区的ONO，而在装置的核心区留下ONO。之后，在晶片上选择性地形成多晶硅栅极层，而其它典型的微影(lithographic)工艺如往常般持续进行。
然而，因为各向异性蚀刻(anisotropic etch)是选择在水平的表面，所以ONO残留的纵梁(stringer)可能会不利的余留在晶粒外围区中STI区的侧边。为了缩放(scale)存储器存储单元装置以促进增加的装置密度，希望能够在STI隔离结构间提供尽可能宽的作用区，同时在其间维持最小的隔离掺杂物扩散。然而，在用以形成此隔离结构之氧化、热与清洗工艺的数量之限制典型地产生有效地限制缩放装置在所希望的性能规格内的能力之过度的氧化作用、掺杂物扩散、以及STI氧化物薄化区。因此，需要一种改良的制造技术，而藉由改良的制造技术，在不需要牺牲装置的性能之情况下可缩放多位SONOS闪存装置。
发明内容
本发明简化的概要将呈现于下列的说明，以提供对于本发明一些态样的基本了解。此概要不是本发明广泛的综述。既不打算要辨别本发明的关键与重要组件，也不是要描述本发明的范围。更确切的说，此概要的主要目的是要以简化的形式呈现本发明的一些概念，作为呈现在后面之更详细描述的前奏。
本发明提供用来制造多位SONOS以及其它闪存单元的方法，包括形成改良的自对准STI结构(SASTI)，其用以隔离存储器阵列的作用核心区及外围区。本发明之方法用于在存储装置的核心区与外围区中同时制造SASTI结构，例如可能在NAND型存储器架构中是有用的。
一种方法用于制造形成在晶片的衬底上的多层电介质-电荷捕捉-电介质堆栈(multi-layer dielectric-charge trapping-dielectric stack)(例如ONO堆栈)。然后在晶片的外围区去除该堆栈以定义在晶片的核心区的堆栈。然后在衬底的外围区上形成(如经由热氧化作用而成长)栅极电介质层(例如SiO2)。然后形成第一多晶硅层(Poly 1)以用来当作在核心区的多层电介质-电荷捕捉-电介质堆栈(例如ONO)上与在外围区的栅极电介质层上的多晶硅栅极结构。在衬底中同时地形成开口或STI隔离沟渠穿过在核心区的Poly 1层与堆栈与穿过在外围区的Poly 1层与栅极电介质层，因而在晶片的两个区定义了隔离沟渠。
在形成SASTI沟渠之后与沟渠被填满之前，可透过沟渠开口注入掺杂物离子种类(例如硼(B)、氟化硼(BF2)或P型掺杂物)至衬底中，以改良或在其它方面修改Vt与其它此种装置特性。之后，以电介质(例如SiO2)材料填满沟渠(如经由氧化作用或沉淀工艺)。在以电介质材料填满沟渠之后，可平坦化晶片(例如使用CMP工艺)以分隔各自的隔离结构。接着例如将后续的第二多晶硅层(Poly 2)或另一此种导电材料层形成在Poly 1层与填满的沟渠上，以定义导电字线结构、或以互连多晶硅栅极至对应的字线。
在本发明的一个态样中，在衬底上的多层电介质-电荷捕捉-电介质堆栈包含置于晶片衬底上的第一氧化物层、置于第一氧化物层上的氮化物层、置于氮化物层上的第二氧化物层、或另一此种多层ONO型堆栈。
在本发明的另一个态样中，SASTI沟渠只需要形成在存储装置的外围区，例如可能在不需要使用在核心区的SASTI或STI结构之多位型存储器架构中是有用的。
在本发明的又另一个态样中，SASTI沟渠只需要形成在存储装置的核心区，例如，以用于不需要使用在外围区的隔离结构之另一种类型装置架构，或以用于其它未来的制造目的。
本发明因此促进了需要比传统方法之步骤少的现行处理步骤之缩放的(scaled)存储装置的制造。有利地，本发明的制造方法因为工艺步骤的顺序而避免了ONO残留纵梁当ONO包含氧化铝(alumina)时，传统上这些纵梁是特别难去除，且该方法因为避免了不利的清洗工艺而避免在STI之边缘处氧化物薄化。此外，本发明的制造方法因为需要较少的氧化与热工艺而缓和用于位线与其它此种结构之作用区的损失。此外，本发明的制造方法因为SASTI隔离注入物较少扩散且较容易控制而提供了较好的STI隔离。
在上述与相关最后部分的完成后，下列的描述与附加的图式提出一些说明态样与本发明实施例的细节。这些是指示性的几个不同的方式，其中这些方式利用本发明的原理。从本发明下列详细的描述与结合图式一起考虑时，本发明的其它目的、优点与新的特征将会变得明显。
附图说明
图1A显示可依照本发明的一个或多个态样所制造的示范的双位闪存单元的局部侧视剖面图；
图1B显示包括组织在虚拟接地架构内的多个双位闪存单元的示范闪存阵列之部分的示意图，其使用字线与位线来访问；
图2A至2F显示半导体晶片的传统浅沟渠隔离处理的局部侧视剖面图，以在衬底中形成STI结构；
图3A至3C显示半导体晶片的传统浅沟渠隔离处理的进一步细节的局部侧视剖面图，用于在衬底的核心区与外围区形成STI结构，包含可能在其中产生之残留的ONO纵梁；
图4显示根据传统的STI制造方法，当STI沟渠形成在衬底中时，可能发生在STI沟渠间的作用损失效应(active loss effect)的局部侧视剖面图；
图5显示根据传统的STI制造方法，由于执行清洗工艺，可能发生在STI结构之边缘的氧化物薄化的局部侧视剖面图；
图6显示根据传统的STI制造方法，在执行注入(implantation)与数个额外的热处理(thermal processing)步骤之后，可能发生在衬底内STI沟渠下的过度的掺杂物扩散效应的局部侧视剖面图；
图7A与图7B显示依照本发明之制造具有隔离结构的多位SONOS型闪存装置之示范方法的流程图；
图8显示依照图7A与图7B的方法，在晶片之核心区之衬底上形成ONO多层堆栈以及在晶片之外围区之衬底上形成栅极氧化物的示范方法的局部侧视剖面图；
图9显示在图8的晶片中在核心区的ONO堆栈与在外围区的栅极电介质上形成第一多晶硅层的局部侧视剖面图；
图10显示在衬底中同时形成隔离沟渠穿过在图9之晶片之核心区的第一多晶硅层与ONO堆栈与穿过在该晶片之外围区的第一多晶硅层与栅极电介质层的局部侧视剖面图；
图11显示隔离注入掺杂物离子种类至与图10之晶片中的隔离沟渠相关联的衬底的局部侧视剖面图；
图12显示利用电介质材料填满图11之晶片中的隔离沟渠以及后续视需要平坦化与研磨晶片的局部侧视剖面图；
图13显示第二多晶硅层形成于第一多晶硅层上与图12之晶片中填满的沟渠上的局部侧视剖面图；
图14包含单一或多位NAND阵列的SONOS闪存装置之核心区的俯视图，例如可依照本发明的图7A、7B及8至13中方法的一个态样制造；
图15是图14的闪存装置的数个晶体管的示意图，这些晶体管沿着位线串联至公用源极连接；
图16显示依据图7A与7B的方法，在核心区不需要STI时，形成ONO多层堆栈在晶片之核心区的衬底上以及形成栅极氧化物在晶片之外围区的衬底上之另一示范方法的局部侧视剖面图；
图17显示在图16的晶片中在核心区的ONO堆栈上与在外围区的栅极电介质上形成第一多晶硅层的局部侧视剖面图；
图18显示在衬底中形成隔离沟渠穿过图17的晶片中在外围区的第一多晶硅层与栅极电介质层的局部侧视剖面图；
图19显示隔离注入掺杂物离子种类至与图18的晶片中的隔离沟渠相关联的衬底的局部侧视剖面图；
图20显示利用电介质材料填满图19的晶片中的隔离沟渠以及后续视需要平坦化与研磨晶片的局部侧视剖面图；
图21显示第二多晶硅层形成于第一多晶硅层与图20之晶片中填满的沟渠上的局部侧视剖面图；
图22包含单一或多位虚拟接地阵列的SONOS闪存装置之核心区的俯视图，例如可依照本发明的图7A、7B及16至21中方法的一个态样制造；
图23是图22的闪存装置的数个晶体管的示意图，这些晶体管沿着字线串联；以及
图24是显示依照图7A、7B及8至23的制造方法，在执行注入之后，可能发生在衬底内STI沟渠下之改良的受控制的掺杂物扩散效应的局部侧视剖面图；
主要组件符号说明
100    虚拟接地存储器阵列
102    双位存储器存储单元
103    氮化硅层              104    衬底
105    源极、结                 106    漏极、结
107    上二氧化硅层、上氧化物层
108    下二氧化硅层             109    多晶硅栅极
202    晶片                     204    隔离区
206    作用区                   208    衬底
210    氮化物层                 212    掩膜
214    蚀刻工艺                 216    隔离沟渠
218    电介质材料               220    沉积工艺
222    平坦化工艺               224    STI结构
226    核心区                   227    外围区
230    ONO层                    234    蚀刻
238    纵梁                     240    氧化物层、氧化层
240a   厚度                     242    作用区
244    原始硅材料
250    栅极氧化物或第一氧化物
254    下降或凹陷               256    氧化物薄化区
260    所注入的掺杂物           262    隔离注入区
262a   扩大                     300    方法
304、310、312、314、316、318、326、332、340步骤
350    方法
354、360、362、364、366、368、370、376、378、
382、390    步骤
402    晶片                     404    核心区
406    外围区                   408    衬底
420    ONO堆栈                  422    沉积与/或氧化步骤
424    沉积或氧化工艺
426    栅极电介质层或栅极氧化物层
428    第一多晶硅层             430    沉积
434    蚀刻工艺                 438    隔离沟渠
440    注入工艺                 442    SASTI隔离区
444    沉积工艺                 446     STI结构
450    作用区                    452    第二多晶硅层
454    沉积工艺                  458    晶体管
460    位线                      470    字线
474    公用源极                  476    接点
478    示范列                    502    晶片
504    核心区                    506    外围区
508    衬底                      510    位线
515    沟道区                    520    ONO堆栈
522    沉积与/或氧化步骤         524    沉积或氧化工艺
526    栅极电介质层或栅极氧化物层
528    第一多晶硅层              530    沉积
534    蚀刻工艺                  538    隔离沟渠
540    注入工艺                  542    SASTI隔离区
544    沉积工艺                  546    SASTI隔离结构
549    作用区                    552    第二多晶硅层
554    沉积工艺                  558    晶体管
570    字线                      576    接点
578    示范行                    602    晶片
608    衬底                      638    沟渠
640    隔离注入物                642    隔离区
A      圆圈、左位                B      圆圈、右位
Vt     临限电压
具体实施方式
本发明一个或更多的实施例将在这里藉由图式来描述，其中全文中使用相似的组件符号代表相似组件，以及在其中许多结构并没有需要按照比例画出。本发明系有关于用来制造与双位或其它多位SONOS类型闪存单元相关联的闪存结构与装置的系统与方法，相关细节将会在后文描述与叙述。然而，必须了解到也可以利用本发明制造其它类型的闪存装置，像是单一与多位存储单元、或是其它类型，而且本发明不限制于在本文中具体描述与叙述的实施例。
首先参考图1A、1B，这些图分别描述示范的双位存储器存储单元102与部分的虚拟接地存储器阵列100，包含以一种示范简化形式表示之一个或更多的互连存储单元102，该存储单元可依照本发明的各种方法制造。图1A的存储器存储单元102包括具有n+源极105与n+漏极106的P型(P-type)衬底104。存储单元102更包括电荷捕捉层(像是具有分别位在上二氧化硅(SiO2)层107与下二氧化硅层108间之氮化硅层103的ONO层。多晶硅栅极109位在上氧化物层107之上，且该多晶硅栅极系以n型杂质(n-type impurity)(像是磷)掺杂。存储器存储单元102可操作以储存与提供访问两个数据位(即由画虚线的圆圈A所表示之左位与由画虚线的圆圈B所表示之右位。一般来说，双位存储器存储单元102是对称的，其中漏极106与源极105是可交换的。例如，左边的结(junction)105可当作源极端而有关右位B的右结106可当作漏极端。同样地，右边的结106可当作源极端而有关左位A的左结105可当作漏极端。
图1B说明示范的存储单元102的阵列100，包括具有耦接至相关联的字线(像是WL0到WLn)之栅极端之闪存单元102的行以及具有耦接至相关联的位线(像是BL0到BLm)与邻近存储单元的源极之一个存储单元102之漏极的列存储单元102。必须注意的是，图1B中与字线相关联的每行闪存单元102是用串联的方式连接，而一个存储单元的102源极是耦接至邻近存储单元102的漏极，其中在同一列的每个存储单元102的漏极端是连接至相同的位线，有时称之为虚拟接地存储器架构。因此可透过施加适当的电压至相关联的字线以及将有兴趣的存储单元102划界的一对位线而选择个别的闪存单元102。虽然这个例子利用图1B的示范阵列100描述，但必须了解到本发明一个或更多的态样也可以应用到其它阵列的结构。
图2A至2F描述对于STI结构使用传统的处理方法之在半导体晶片202中双存储单元SONOS型存储器存储单元之制造的传统浅沟渠隔离(STI)处理。在图2A至2F之传统的方法开始于形成在衬底208的作用区206间之隔离区204中的STI沟渠开口与STI结构。
举例来说，图2A描述形成在半导体晶片202内衬底208上的氮化物层210。在图2B中可形成图案化的(patterned)抗蚀掩膜212，覆盖在作用区206部分的氮化物层210并使在隔离区204部分的氮化物层210暴露出来。
图2C中，利用蚀刻工艺214以形成穿过氮化物层210而进入衬底208的隔离沟渠或开口216。然后去除抗蚀掩膜212并清洗晶片。图2D中，在氮化物层210上形成电介质材料层218并藉由例如沉积工艺220而填满隔离沟渠216。在图2E，利用平坦化工艺222(像是化学机械工艺(Chemical Mechanical process，简称CMP))可以使晶片平坦化，该平坦化工艺在氮化物层210上停止以从周围的区域隔离电介质材料218并定义STI结构224以用于作用区206的电性隔离。最后，从衬底208去除氮化物材料层210，STI结构224就会如图2F所示。须注意的是，所产生的结构224具有梯级高度(step height)，该高度从衬底208向上延伸的范围与氮化物层210的高度一致。
图3A至3C描述更进一步的细节与根据图2A至2F之传统方法中用来形成多STI结构的传统浅沟渠隔离处理的问题。
举例来说，图3A描述了几个完成的STI结构224，传统上形成在衬底208上的核心区226与外围区227，相似于图2A至2F。图3B中，形成ONO层230在晶片202之核心区226与外围区227的衬底208与STI结构224上。然后，利用各向异性(anisotropic)蚀刻234，如图3C所描述，以去除在外围区227的ONO层230，而核心区226的ONO层藉由例如掩膜层(未图标)所保护。之后，可对晶片202继续额外的传统处理。
然而，如亦描述于图3C的传统方法，因为各向异性蚀刻234只选择了在ONO层的水平表面，残留的ONO纵梁(stringer)238会不利地产生在外围区227中传统的STI结构224的侧边表面(边缘)。
图4至6描述了与在图2A至2F与图3A至3C中在晶片202中之形成STI隔离结构的一个或更多传统方法相关联的其它问题。
举例来说，图4描述在传统STI制造方法中作用区的损失。当隔离沟渠216形成在衬底208的隔离区204，后来额外的氧化作用与热处理步骤会藉由消耗暴露在沟渠216的硅而造成氧化层240之厚度240a的增加。因为这个氧化物层240的厚度增加，余留在隔离沟渠216间的作用区242变的较少于原始硅材料244的作用区。因此，对于闪存装置在一个或更多的传统STI制造方法的目的，较少的作用区242依然有用。
图5描述因为在晶片上202执行传统STI制造方法的清洗工艺，氧化物薄化的问题可能会发生在STI结构边缘。传统上，在利用电介质材料218填满隔离沟渠216之后与形成ONO层的栅极氧化物或第一氧化物250之前，需要一个湿式清洗工艺(wet cleaning process)。清洗工艺通常需要藉由使用稀氢氟酸(diluted hydrofluoric acid，简称DHF)的湿式氧化物蚀刻。此湿式氧化物蚀刻可能会形成下降(dip)或凹陷(pit)254与随后发生在STI结构224边缘的氧化物薄化区256。在STI边缘的氧化物厚度倾向于比平坦区的氧化物厚度薄，这可能是由于机械应力所导致的。
图6描述在传统的STI制造方法中过度的掺杂物扩散之有害的影响。在传统的STI制造方法中，在几个额外的热处理步骤之后，在衬底STI内沟渠216下所注入的掺杂物260会变得过度的扩散。此热处理步骤可包括氧化作用处理或加热退火操作(thermal annealingoperation)。随着持续这些热处理，在沟渠216下的隔离注入区262会随着掺杂物扩散而有效率地扩大262a。因此，减少在两个装置间的电性隔离并改变晶体管的装置特性，例如晶体管的临限电压Vt。此外，希望隔离注入的掺杂物余留在STI之下，然而，随着传统流程(flow)之增加的热处理步骤，掺杂物扩散且一些掺杂物来到硅表面，故不利地改变装置的特性。
在图7A、7B中，依照本发明的一个或更多的态样，描述用于制造在晶片的闪存单元的示范方法300与350。虽然描述与叙述在下面的方法300与350是一连串的行动或事件，应了解到本发明不只限制于此行动或事件所描述的顺序。例如，一些行动可能发生在不同的顺序以及/或与除了依照本发明在本文中所描述与/或叙述之外的其它活动与事件同时发生。此外，并不是需要所有描述的步骤才能实现依照本发明的方法论。而且，根据本发明的方法也可以联合叙述与描述于本文之结构的形成与/或处理而实现，也可以联合在本文中没有描述的其它结构。在一个例子中，方法300与350或其变化形，可使用在制造双位存储装置以及其相关联的结构，如描述与叙述于后续的图8至24。因此，方法300与350可实施于核心区、外围区、或同时发生在晶片的两个区。
举例来说，图7A的方法300开始于步骤304，接着在步骤310，将如多层ONO堆栈的多层电介质-电荷捕捉-电介质堆栈(multi-layerdielectric-charge trapping-dielectric stack)使用标准的工艺形成在衬底之上。在步骤310，可以利用任何适当的工艺步骤以及材料形成ONO层，包括已知的氧化作用与/或沉积技术。在步骤310形成的层可以是任何其它电介质电荷-捕捉电介质-多层堆栈，包括(但不限于)ONO堆栈。至于氧化物电介质，任何氧化物层可以包含氮化物或其它掺杂物以用于最理想的装置与可靠性性能。此外，氮化物层能富含硅、氮与/或掺杂物(像是氧)以促进增进的装置性能与可靠性性能。在衬底上的多层ONO堆栈可包括，例如，置于晶片之衬底上的第一氧化物层、置于第一氧化物层上的氮化物层、以及置于氮化物层上第二氧化物层，或另一个此种多层ONO型堆栈。
在步骤312，从晶片的外围区去除ONO堆栈直到衬底，以定义在晶片之核心区的ONO堆栈。例如使用蚀刻工艺以去除在外围区的ONO堆栈。在步骤314，例如使用沉淀或氧化工艺，在外围区的衬底上形成(如经由氧化作用而成长)栅极电介质层或栅极氧化物层(如SiO2)。
在步骤316，接着形成第一多晶硅层在核心区的ONO堆栈上以及在外围区的栅极电介质层上。可使用第一多晶硅层当作多晶硅栅极结构。在步骤318，穿过在核心区的第一多晶硅层与ONO堆栈以及穿过在外围区的第一多晶硅层与栅极电介质层，同时在衬底内形成开口，因而在晶片的两个区都定义了隔离沟渠。如此形成后，隔离沟渠更进一步的定义了在核心区与/或外围区的隔离沟渠间晶片的作用区。藉由选择地应用光阻(photoresist)掩膜材料于晶片作用区且蚀刻直到衬底材料中，可形成此隔离沟渠开口。之后，如使用湿式蚀刻操作，从晶片的作用区去除掩膜材料或结构，且清洗晶片。
在形成隔离沟渠后以及沟渠被填满前，可透过沟渠开口注入(未图标)掺杂物离子种类(像是硼(B)，氟化硼(BF2)，或p型掺杂物)至衬底的沟渠底部的部分，以增进电性隔离。
在步骤326，利用电介质(如SiO2)材料填满(如经由氧化与沉淀工艺)隔离沟渠开口。在利用电介质材料填满沟渠后，如果有需要的话，平坦化晶片(例如使用CMP工艺，未图标)以分隔各自的隔离结构。
最后在步骤332，接着例如形成第二多晶硅层或另一个此种导电的材料层在第一多晶硅层与填满的沟渠上，以定义导电的字线结构，或以互连多晶硅栅极至对应的字线。可使用化学气相沉积(chemical vapordeposition，简称CVD)工艺或是其它已知的工艺实现第一或第二多晶硅层的沉淀，然后将其图案化。图7A示范的方法300结束于步骤340，之后可执行更进一步的工艺步骤(未图标)以制造其它晶片的结构与装置(像是图案化在外围区的多晶硅栅极，源极/漏极注入等等)，之后进行金属化与其它后端处理。
在本发明的另一个示范态样中，图7B的方法350开始于步骤354，接着在步骤360，例如多层ONO堆栈的多层电介质-电荷捕捉-电介质堆栈使用标准的工艺形成在衬底之上。在步骤360，可以利用任何适当的工艺步骤以及材料形成ONO层，包括已知的氧化作用与/或沉淀技术。在步骤360形成的层可以是任何其它电介质-电荷捕捉-电介质多层堆栈，包括(但不限于)ONO堆栈。至于氧化物电介质，任何氧化物层可以包括氮化物或其它掺杂物以用于最理想的装置与可靠性性能。此外，氮化物层能富含硅、氮与/或掺杂物(像是氧)以促进增进的装置性能与可靠性性能。在衬底上的多层ONO堆栈可包括，例如，置于晶片之衬底上的第一氧化物层、置于第一氧化物层上的氮化物层、以及置于氮化物层上第二氧化物层，或另一个此种多层ONO型堆栈。
在步骤362，从晶片的外围区去除ONO堆栈直到衬底，以定义在晶片之核心区的堆栈。例如使用蚀刻工艺以去除ONO堆栈。在步骤364，例如使用沉淀或氧化工艺，在外围区的衬底上形成(如经由氧化作用)栅极电介质层或栅极氧化层(如SiO2)。
在步骤366，接着形成第一多晶硅层在核心区的ONO堆栈上以及在外围区的栅极电介质层上。可使用第一多晶硅层当作多晶硅栅极结构。在步骤368，穿过在核心区的第一多晶硅层与ONO堆栈以及穿过在外围区的第一多晶硅层与栅极电介质层，同时在衬底内形成开口，因而在晶片的两个区都定义了隔离沟渠。如此形成后，隔离沟渠更进一步的定义了在核心区与/或外围区的隔离沟渠间晶片的作用区。藉由选择地应用光阻掩膜材料于晶片作用区且蚀刻直到衬底材料中，可形成此隔离沟渠开口。之后，如使用湿式蚀刻操作，从晶片的作用区去除掩膜材料或结构，且清洗晶片。
在步骤370，在形成隔离沟渠后以及沟渠被填满前，可透过沟渠开口注入掺杂物离子种类(像是硼(B)，氟化硼(BF2)，或p型掺杂物)至衬底，以增进电性隔离。
在步骤376，利用电介质(如SiO2)材料填满(如经由氧化与沉淀工艺)隔离沟渠开口。在利用电介质材料填满沟渠后，如果有需要的话，在步骤378，平坦化与研磨晶片(例如使用CMP工艺)以分隔各自的隔离结构。
最后在步骤382，接着例如形成第二多晶硅层或另一个此种导电的材料层在第一多晶硅层与填满的沟渠上以定义导电的字线结构，或以互连多晶硅栅极至对应的字线。可使用化学气相沉积(CVD)工艺或是其它已知的工艺实现第一或第二多晶硅层的沉淀，然后将其图案化。图7B示范的方法350结束于步骤390。之后可执行更进一步的工艺步骤(没有显示于图中)以制造其它晶片的结构与装置，之后进行金属化与其它后端处理。
以下，图8至24系显示依照本发明示范的方法制造的存储器存储单元。
图8至13系显示图14、15示范SONOS型单一或多位NAND阵列的半导体晶片402之核心与外围区上的隔离结构之制造的截面图，如此可以依照图7A的本发明方法300与图7B的本发明方法350之一个态样而制造出来。图8至13的方法更进一步的描述在衬底408的核心区404与外围区406隔离沟渠开口与结构的形成。
图8中，依照图7A与图7B各自描述的方法步骤310与360，示范的多层ONO堆栈420一开始形成在晶片402的衬底408上。多层ONO堆栈420可包括如形成在衬底408上的第一氧化物层(像是二氧化硅(SiO2))、以及形成在第一氧化物层上的氮化物层、与形成在氮化物层上的第二氧化物层。例如，藉由各自的沉淀与/或氧化步骤形成这些材料，通常以422来表示。如先前所讨论者，多层堆栈可包括适合用于多位SONOS NAND型阵列之其它层与材料的组合，如图14、15所示。如藉由蚀刻工艺，从外围区406去除ONO层420，以及如之前已讨论与图7A与图7B有关的各自步骤312与362所描述。
更进一步的描述于图8，如使用沉淀或氧化工艺424，在外围区406的衬底408上形成栅极电介质层或栅极氧化物层(如二氧化硅)426(并没有按照比例画出)，如步骤314或364所描述。
图9中，如藉由沉淀430，在图8中晶片402之核心区的ONO堆栈420上与外围区的栅极电介质上，形成第一多晶硅层428，如方法步骤316或366所描述。
图10中，如藉由蚀刻工艺434(蚀刻掩膜没有显示于图中)，接着将隔离沟渠同时地形成在晶片402的核心区404与外围区406，如方法步骤316或366所描述。蚀刻434(穿过在核心区404的第一多晶硅层428与ONO堆栈420以及穿过在外围区406的第一多晶硅428与栅极电介质426)同时地持续进入衬底408，因而在图9的晶片402上定义了浅隔离沟渠(STI)438。可利用任何适当的工艺步骤以及材料以图案化与蚀刻第一多晶硅层428、ONO堆栈420、以及栅极电介质层426，包含已知的干式蚀刻化学作用。藉由在ONO层420形成之后形成STI沟渠，可避免在外围区的ONO纵梁。
图11中，如使用SASTI隔离注入工艺440经由相关联的隔离沟渠438，注入掺杂物(像是硼(B)、氟化硼(BF2)或是另一p型离子种类)到衬底408，如方法步骤370所描述，以在图10之晶片402形成SASTI隔离区442。依照本发明的方法，SASTI隔离区442变成可能的，因为在这里利用较少的热工艺步骤(像是较少的氧化作用与热退火工艺)而较少的热工艺步骤是因为ONO与栅极氧化物已经形成。热工艺减少的数量造成SASTI隔离区442较少的掺杂物扩散(或是维持掺杂物浓度)，因此提供了后来形成更好的隔离结构的电性隔离。这个效应将会被进一步的讨论于图11、19及24中，与先前技术图6有关扩散的比较。
图12中，如藉由沉淀工艺444，以电介质材料446(如SiO2)填满在图11之晶片402的隔离沟渠438，如方法步骤326或376所描述。随后，平坦化(未图标)晶片以定义在SASTI隔离结构446的电介质材料。随意地，可图案化并蚀刻(未图标)第一多晶硅层428的选择部分以及其它随后的多晶硅层，以形成在SASTI隔离结构446间之晶片402之作用区450的多晶硅栅极结构。可使用光阻、氮化物材料层或其它选择的材料或结构以实现图案化。之后，如使用湿式或干式的蚀刻操作将用来做为掩膜的图案化材料或结构从晶片作用区450去除，以及如藉由冲洗(rinse)工艺，清洗晶片402。
最后，于图13中，如藉由沉淀工艺454，在图12的晶片402的第一多晶硅层428与SASTI隔离结构446上形成第二多晶硅层452，如方法步骤332与382所描述。例如可使用第二多晶硅层452与第一多晶硅层428一起形成多晶硅栅极结构，以定义导电的字线结构，或以互连多晶硅栅极至对应的字线。使用化学气相沉积(CVD)工艺或是其它已知的工艺实现第一或第二多晶硅层的沉淀，然后将其图案化。之后，本发明方法示范的实施例结束，之后执行更进一步的工艺(未图标)以制造其它结构(像是栅极图案、源极/漏极注入、硅化(silicidation)等等)以及晶片的装置，之后进行金属化与其它后端处理。
图14系显示SONOS闪存装置402(晶片)之核心区404的至少一部分，如此可依照本发明图7A、7B、8至13方法的一个或更多的态样而制造。SONOS闪存装置402包括单一或多位NAND阵列的晶体管458，沿着位线(如BL0、BL1、BL2、BL3)460的列串联连接源极与漏极，而栅极连接为了选择字线的行(如WL0、WL1、WL2、WL3)470。NAND阵列存储装置402的位线460的一个末端是连接到公用源极474。在位线460以及字线470上之示范导电的材料(如金属)孔(via)或接点(contact)476提供互连至地址译码器或其它此种装置(未图标)，如在存储装置402的外围区中406所需要者。
因此，依照本发明方法，STI隔离结构446定义与隔离作用区450，而至于单一或多位NAND阵列存储装置402的情形，作用区450包括位线460与晶体管458的源极/漏极区，更包括用于在阵列中每个位之电荷保留的ONO层420。
有利的是，本发明方法藉由在形成ONO之后图案化STI沟渠而避免传统残留ONO纵梁的制造问题，该问题会影响生产量，因为在处理期间，ONO残留的粒子会移动(dislodge)，因而缓和生产。此方法也避免在STI边缘的氧化层薄化，因为传统的清洗工艺是藉由形成层的顺序而避免，其中在沟渠与STI结构形成期间，在上面的多晶硅层保护ONO与栅极氧化物层。此外，因为SASTI隔离注入在其形成之后经历了比传统工艺少的热工艺，故最小化后续的掺杂物扩散以提供SASTI隔离结构446更好的电性隔离。因此，SASTI沟渠438使SASTI注入440的自对准是可能的，当利用时，在核心区404与外围区406提供改良的浅沟电性隔离与较少的作用损失。
图15进一步的描述图14中闪存装置402之SONOS晶体管458之示范列478的部分，晶体管458沿着示范的位线(如BL0)460串联连接至公用源极连接474。
图16至23系显示图22及23示范SONOS型单一或多位虚拟接地阵列结构的半导体晶片502外围区上的隔离结构制造的截面图，如此可以依照图7A的本发明方法300与图7B的本发明方法350制造出来。一开始，在一个实施例中，注入掺杂物在衬底508的核心区504以在阵列的晶体管间形成扩散的位线510与沟道区515。图16至23中的方法描述了在衬底508的外围区506形成隔离沟渠开口与结构。虽然在方法开始之前，位线510与沟道区515被描述与叙述为已经被制造，但所属技术领域具有通常知识者应了解到位线510与沟道区515制造可能会同时地或是按照另一个顺序发生。
图16中，依照图7A与图7B分别描述的方法步骤310与360，示范的多层ONO堆栈530一开始形成在晶片502的衬底508上。多层ONO堆栈520可包括如形成在衬底508上的第一氧化物层(像是二氧化硅(SiO2))、以及形成在第一氧化物层上的氮化物层、与形成在氮化物层上的第二氧化物层。例如，藉由各自的沉淀与/或氧化步骤形成这些材料，通常以522来表示。如先前所讨论者，多层堆栈可包括适合用于多位SONOS型阵列之其它层与材料的组合，如图22及23所示。如藉由蚀刻工艺522，从外围区506去除ONO层520，并如之前已讨论与图7A与图7B有关的各自步骤312与362所描述。
更进一步的描述于图16，如使用沉淀或氧化工艺524，在外围区506的衬底508上形成栅极电介质层或栅极氧化物层(如SiO2)526，如步骤314或364所描述。
图17中，如藉由沉淀530，在图16中晶片502之核心区的ONO堆栈520上与外围区506的栅极电介质526上，形成第一多晶硅层528，如方法步骤316或366所描述。
图18中，如藉由蚀刻工艺534，接着将隔离沟渠形成在晶片502的外围区506(蚀刻掩膜未示于图中)，如方法步骤316或366所描述。蚀刻534(穿过在外围区506的第一多晶硅528与栅极电介质526)持续进入衬底508，因而在图17的晶片502上定义了浅隔离沟渠(STI)538。可利用任何适当的工艺步骤以及材料以图案化与蚀刻第一多晶硅层528与栅极电介质层526，包括已知的干式蚀刻化学作用。
图19中，如使用SASTI隔离注入工艺540经由相关联的隔离沟渠538，注入掺杂物(像是硼(B)、氟化硼(BF2)或是另一p型离子种类)到衬底508，如方法步骤370所描述，以在图18之晶片502形成SASTI隔离注入542。依照本发明的方法，SASTI隔离区542侧面扩散比先前技术的隔离注入区少，这是因为在其形成之后，利用较少的热工艺步骤(像是较少的氧化作用与热退火工艺)而较少的热工艺步骤是因为ONO与栅极氧化物已经形成。后来的热工艺减少的数量造成SASTI隔离区542较少的掺杂物扩散(或是维持掺杂物浓度)，因此提供了后来形成更好的隔离结构的电性隔离。同样的，这个效应将会被进一步的讨论于图11、19及24中，与先前技术图6有关扩散的比较。
图20中，如藉由沉淀工艺544，以电介质材料546(如SiO2)填满在图19之晶片502的隔离沟渠538，如方法步骤326或376所描述。随后，平坦化(没有显示于图中)晶片以定义在SASTI隔离结构546的电介质材料。随意地，可图案化并蚀刻(未图标)第一多晶硅层528的选择部分以及其它随后的多晶硅层，以形成在SASTI隔离结构546间之晶片502之外围区506之作用区549的多晶硅栅极结构。使用光阻、氮化物材料层或其它选择的材料或结构以实现图案化。之后，如使用湿式或干式的蚀刻操作将用来做为掩膜的图案化材料或结构从晶片作用区549去除，以及如藉由冲洗工艺，清洗晶片502。
最后，于图21中，如藉由沉淀工艺554，在图20的晶片502的第一多晶硅层528与SASTI隔离结构546上形成第二多晶硅层552，如方法步骤332与382。例如可使用第二多晶硅层552与第一多晶硅层528一起形成多晶硅栅极结构，以定义导电的字线结构，或以互连多晶硅栅极至对应的字线。使用化学气相沉积(CVD)工艺或是其它已知的工艺实现第一或第二多晶硅层的沉淀，然后将其图案化。之后，本发明方法示范的实施例结束，之后执行更进一步的工艺(未图标)以制造其它结构以及晶片的装置，之后进行金属化与其它后端处理。
图22系显示SONOS闪存装置502(晶片)之核心区504的至少一部分，如此可依照本发明图7A、7B、16至21方法的一个或更多的态样而制造。SONOS闪存装置502包括单一或多位虚拟接地阵列的晶体管558，具有沿着字线(如WL0、WL1、WL2、WL3)570的行连接的联合栅极，而串联漏极至源极为了选择位线(如BL0、BL1、BL2、BL3)510的列。在在位线510以及字线570上之示范导电的材料(如金属)孔或接点576提供互连至地址译码器或其它此种装置(未图标)，如在存储装置502的外围区中506所需要者。
因此，依照本发明方法，STI隔离结构546定义与隔离在外围区506的作用区550，而至于单一或多位虚拟接地存储装置502，在核心区不需要隔离结构546，因为位线510定义在其之间的沟道区515。此外，位线510包括晶体管558的源极/漏极区，更包括用于在阵列中每个位之电荷保留的ONO层520。
有利的是，本发明方法避免传统残留ONO纵梁的制造问题，该问题会影响生产量，因为在处理期间，ONO残留的粒子会移动，因而缓和生产。此外，因为SASTI隔离注入区经历了较少的热工艺，故最小化后续的掺杂物扩散以提供SASTI隔离结构546更好的电性隔离与在外围区506较少的作用损失。因此，SASTI沟渠538使SASTI注入540的自对准是可能的，当利用时，提供改良的浅沟电性隔离。
图23进一步的描述图22中闪存装置502之晶体管558之示范行578的部分，晶体管558的栅极沿着示范的字线(如WL3)570连接。
图24描述与之前讨论的先前技术方法图6之传统隔离注入的比较之改良的受控制的掺杂物扩散效应。于图24中，依照本发明方法的图7A、7B与图11、19，描述另一个具有衬底608与形成在衬底内的沟渠638的示范存储装置或晶片602。经由图24的沟渠开口638之掺杂物离子种类(像是硼(B)、氟化硼(BF2)或p型掺杂物)的隔离注入640可能会比图6之传统的注入260更加的自对准于沟渠的壁，因为热工艺数目的减少。因此，藉由本发明的方法，自对准隔离区642是可能的。
虽然本发明显示并描述于一个或更多的实施例，但对于那些熟知本技术领域的人根据阅读与了解本说明书与附加的图式，是可以产生同等的替代与修改。至于藉由上述所描述的组件(配件、装置、电路等等)执行的许多功能，用以描述这些组件的这些术语(包括手段(means)的参考)是打算对应(除了在其它部分提及之外)于能执行描述组件的具体功能的任何组件(也就是功能的等效)，即使没有结构上等效于本文中所揭露能够执行在本文中描述示范实施例功能的结构。此外，当本发明特定的特征被揭露于数个实施例中的一个时，这样的特征是可以被其它实施例的一个或多个特征所结合，如此可能会对于其它给定或特定应用是有希望或有益的。此外，在详细的描述或申请专利范围使用的术语，“包含(includes)”、“具有(having)”、“具有(has)”、“有/与(with)”或在本文中的变形来说，这样的术语是打算以相似于术语“包括(comprising)”之方式而为包含在内的。
产业上之利用性
藉由提供一种产生用以隔离在多位SONOS与其它闪存装置的作用核心区与外围区之新的改良自对准隔离结构(SASTI)的手段，本方法可使用在半导体制造与处理的领域。

Claims (10)

1.一种在晶片(402)中制造浅隔离沟渠结构(446)的方法(300)，包括下列步骤：
在该晶片的衬底上形成(310)多层电介质-电荷捕捉-电介质堆栈；
去除(312)在该晶片的外围区的该多层电介质-电荷捕捉-电介质堆栈，因而定义在该晶片的核心区的多层电介质-电荷捕捉-电介质堆栈；
在该衬底的该外围区上形成(314)栅极电介质层；
在该核心区的该多层电介质-电荷捕捉-电介质堆栈上与该外围区的该栅极电介质上形成(316)第一多晶硅层；
在该衬底中同时形成(318)穿过在该核心区的该第一多晶硅层与该多层电介质-电荷捕捉-电介质堆栈的，与穿过在该外围区的该第一多晶硅层与该栅极电介质层的隔离沟渠，因而定义了隔离沟渠；
以电介质材料填满(326)这些隔离沟渠；以及
在该第一多晶硅层与这些填满的沟渠上形成(332)第二多晶硅层。
2.如权利要求1所述的方法，还包括在该核心区与该外围区同时地形成这些隔离沟渠之后和以电介质材料填满这些隔离沟渠之前，向与这些隔离沟渠相关联的该衬底中，注入(370)掺杂物离子种类。
3.如权利要求2所述的方法，其中向与这些隔离沟渠相关联的该衬底中注入的该掺杂物离子种类是B、BF2及P型掺杂物离子种类的其中一种。
4.如权利要求1所述的方法，还包括在以电介质材料填满这些隔离沟渠之后，以及在该第一晶硅层与这些填满的沟渠上形成第二多晶硅层之前，平坦化(378)该晶片以分隔各自的隔离结构。
5.如权利要求1所述的方法，其中在多位SONOS闪存中制造这些浅隔离沟渠(438)。
6.一种在晶片(402)中制造浅隔离沟渠结构(446)的方法(350)，包括下列步骤：
在该晶片的衬底上形成(360)多层电介质-电荷捕捉-电介质堆栈；
去除(362)在该晶片的外围区的该多层电介质-电荷捕捉-电介质堆栈，因而定义在该晶片的核心区的多层电介质-电荷捕捉-电介质堆栈；
在该衬底的该外围区上形成(364)栅极电介质层；
在该核心区的该多层电介质-电荷捕捉-电介质堆栈上与该外围区的该栅极电介质上形成(366)第一多晶硅层；
在该衬底中形成(368)隔离沟渠穿过在该外围区的该第一多晶硅层与该栅极电介质层，因而定义了隔离沟渠；
以电介质材料填满(376)这些隔离沟渠；以及
在该第一多晶硅层与这些填满的沟渠上形成(382)第二多晶硅层。
7.如权利要求6所述的方法，还包括在该核心区与该外围区同时地形成这些隔离沟渠之后、以及以电介质材料填满这些隔离沟渠之前，向与这些隔离沟渠相关联的该衬底注入(370)掺杂物离子种类。
8.如权利要求6所述的方法，还包括在以电介质材料填满这些隔离沟渠之后与在该第一晶硅层与这些填满的沟渠上形成第二多晶硅层之前，平坦化(378)该晶片以分隔各自的隔离结构。
9.一种制造多位SONOS闪存单元的方法(300)，包括下列步骤：
在晶片的衬底上形成(310)多层电介质-电荷捕捉-电介质堆栈；
在该多层电介质-电荷捕捉-电介质堆栈上形成(316)第一多晶硅层；
在该衬底中形成(318)隔离沟渠穿过该第一多晶硅层与该多层电介质-电荷捕捉-电介质堆栈，因而定义了隔离沟渠；
以电介质材料填满(326)这些隔离沟渠；以及
在该第一多晶硅层与这些填满的沟渠上形成(332)第二多晶硅层。
10.如权利要求9所述的方法，还包括在该核心区与该外围区同时地形成这些隔离沟渠之后与以电介质材料填满这些隔离沟渠之前，向与这些隔离沟渠相关联的该衬底注入(370)掺杂物离子种类。
CN2006800129586A 2005-04-25 2006-04-24 自对准的sti sonos Active CN101180724B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/113,509 US7303964B2 (en) 2005-04-25 2005-04-25 Self-aligned STI SONOS
US11/113,509 2005-04-25
PCT/US2006/015759 WO2006116466A1 (en) 2005-04-25 2006-04-24 Self-aligned sti sonos

Publications (2)

Publication Number Publication Date
CN101180724A true CN101180724A (zh) 2008-05-14
CN101180724B CN101180724B (zh) 2012-06-13

Family

ID=36922217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800129586A Active CN101180724B (zh) 2005-04-25 2006-04-24 自对准的sti sonos

Country Status (7)

Country Link
US (1) US7303964B2 (zh)
EP (1) EP1875500A1 (zh)
JP (1) JP2008538868A (zh)
KR (1) KR20070116664A (zh)
CN (1) CN101180724B (zh)
TW (1) TW200644257A (zh)
WO (1) WO2006116466A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887160A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 控制栅极刻蚀方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105405810A (zh) * 2015-11-24 2016-03-16 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732281B1 (en) * 2006-04-24 2010-06-08 Spansion Llc Methods for fabricating dual bit flash memory devices
US7585746B2 (en) * 2006-07-12 2009-09-08 Chartered Semiconductor Manufacturing, Ltd. Process integration scheme of SONOS technology
US7675104B2 (en) * 2006-07-31 2010-03-09 Spansion Llc Integrated circuit memory system employing silicon rich layers
US7482217B1 (en) 2007-12-03 2009-01-27 Spansion Llc Forming metal-semiconductor films having different thicknesses within different regions of an electronic device
US7807577B2 (en) * 2008-08-21 2010-10-05 Promos Technologies Pte. Ltd. Fabrication of integrated circuits with isolation trenches
US20100059808A1 (en) * 2008-09-10 2010-03-11 Wei Zheng Nonvolatile memories with charge trapping dielectric modified at the edges
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
KR101039861B1 (ko) * 2009-04-09 2011-06-09 주식회사 하이닉스반도체 비휘발성 메모리 장치 제조방법
TWI418018B (zh) * 2009-11-03 2013-12-01 Taiwan Memory Corp 電子裝置及其製造方法、記憶體裝置
US8637916B2 (en) 2010-04-12 2014-01-28 United Microelectronics Corp. Semiconductor device with mini SONOS cell
KR101881600B1 (ko) 2010-08-19 2018-07-24 제이에스알 가부시끼가이샤 감방사선성 수지 조성물, 패턴 형성 방법, 중합체 및 화합물
JP2019204884A (ja) * 2018-05-24 2019-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013551A (en) * 1997-09-26 2000-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby
US5851881A (en) * 1997-10-06 1998-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making monos flash memory for multi-level logic
JP2000012678A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置の構造及び製造方法
JP4346228B2 (ja) * 2000-09-21 2009-10-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP3966707B2 (ja) * 2001-02-06 2007-08-29 株式会社東芝 半導体装置及びその製造方法
US6514816B2 (en) * 2001-03-01 2003-02-04 United Microelectronics Corp. Method of fabricating a self-aligned shallow trench isolation
JP4565767B2 (ja) * 2001-04-11 2010-10-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4170635B2 (ja) * 2002-02-18 2008-10-22 松下電器産業株式会社 半導体記憶装置の製造方法
JP3967193B2 (ja) * 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
JP4102112B2 (ja) * 2002-06-06 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP4030839B2 (ja) * 2002-08-30 2008-01-09 スパンション エルエルシー メモリ集積回路装置の製造方法
US6894339B2 (en) * 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
US7508048B2 (en) * 2003-01-16 2009-03-24 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
JP4718104B2 (ja) * 2003-02-17 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887160A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 控制栅极刻蚀方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105390387B (zh) * 2014-08-29 2018-12-18 东京毅力科创株式会社 蚀刻方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法
CN106057666B (zh) * 2015-04-06 2019-04-09 东京毅力科创株式会社 蚀刻方法
CN105405810A (zh) * 2015-11-24 2016-03-16 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN105405810B (zh) * 2015-11-24 2018-06-29 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
EP1875500A1 (en) 2008-01-09
WO2006116466A1 (en) 2006-11-02
JP2008538868A (ja) 2008-11-06
CN101180724B (zh) 2012-06-13
US20060240635A1 (en) 2006-10-26
US7303964B2 (en) 2007-12-04
KR20070116664A (ko) 2007-12-10
TW200644257A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
CN101180724B (zh) 自对准的sti sonos
CN101164169B (zh) Nand闪存中阵列源极线的形成方法
US6740927B1 (en) Nonvolatile memory capable of storing multibits binary information and the method of forming the same
CN101341596B (zh) 用于窄间隙隔离区的自对准沟槽填充
US7391078B2 (en) Non-volatile memory and manufacturing and operating method thereof
KR101418645B1 (ko) 비휘발성 메모리 셀들을 위한 방법 및 장치
US20060141710A1 (en) NOR-type flash memory device of twin bit cell structure and method of fabricating the same
US20050087892A1 (en) [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof]
TWI296440B (en) Nov-volatile memory and method of forming thereof
US20040232473A1 (en) [flash memory cell, flash memory cell array and manufacturing method thereof]
US6808989B2 (en) Self-aligned floating gate flash cell system and method
JP2006093695A (ja) 不揮発性メモリ素子及びその形成方法
CN104022118A (zh) 半导体器件及其制造方法
US6797565B1 (en) Methods for fabricating and planarizing dual poly scalable SONOS flash memory
JP7376595B2 (ja) 浮遊ゲート、結合ゲート、及び消去ゲートを有するメモリセル、並びにその製造方法
US6096604A (en) Production of reversed flash memory device
TWI396251B (zh) 用於改善半導體裝置中之平台寬度之系統及方法
TW201640616A (zh) 製作非揮發性記憶體元件方法及非揮發性記憶體元件
US20080150007A1 (en) Variable salicide block for resistance equalization in an array
TWI292205B (en) Method of fabricating an array of trapped charge memory cells
US20070090453A1 (en) Non-volatile memory and manufacturing method and operating method thereof
US20080080249A1 (en) Non-volatile memory, fabricating method and operating method thereof
US20070108504A1 (en) Non-volatile memory and manufacturing method and operating method thereof
JP2004056071A (ja) 半導体素子の製造方法及びその素子
JP2007528592A (ja) スタガー式ローカル接続構造を持つメモリセルアレイ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160408

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates