CN101184362B - 制造具有焊膏连接的电路化衬底的方法 - Google Patents

制造具有焊膏连接的电路化衬底的方法 Download PDF

Info

Publication number
CN101184362B
CN101184362B CN2007101651739A CN200710165173A CN101184362B CN 101184362 B CN101184362 B CN 101184362B CN 2007101651739 A CN2007101651739 A CN 2007101651739A CN 200710165173 A CN200710165173 A CN 200710165173A CN 101184362 B CN101184362 B CN 101184362B
Authority
CN
China
Prior art keywords
substrate sub
portfolio
circuitized substrate
sub
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101651739A
Other languages
English (en)
Other versions
CN101184362A (zh
Inventor
诺曼·A·卡德
托马斯·R·米勒
威廉·J·鲁季克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of CN101184362A publication Critical patent/CN101184362A/zh
Application granted granted Critical
Publication of CN101184362B publication Critical patent/CN101184362B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

本发明揭示一种制造电路化衬底组合件的方法，其中两个或两个以上子组合件对准且结合在一起。优选地使用层压的所述结合以一种方式产生形成于所述子组合件的各别对导体之间的有效电连接，所述方式为使所述导体的冶金和中间金属化焊膏的冶金有效地混合，且促使在经配对子组合件之间使用的可流动中间电介质流动以啮合并包围所述导体耦合，而不会不利地影响所形成的电连接。

Description

制造具有焊膏连接的电路化衬底的方法
技术领域
本发明涉及有机电路化衬底，且明确地说，涉及用于多层电路板、芯片载体等的有机电路化衬底。更明确地说，本发明涉及所述多层结构的形成，在所述多层结构中形成两个或两个以上电路化子组合件，且接着将其彼此结合。
背景技术
如已知的，多层印刷电路板(PCB)、层压芯片载体和类似有机产品允许在最小体积或空间中形成多个电路。这些产品通常包括通过一层有机介电材料彼此分隔的信号、接地和/或电源面的导电层的堆叠。所述面可通过经过介电层的镀敷孔与彼此电接触。如果镀敷孔在内部定位，那么常将其称为“通路孔(via)”，如果镀敷孔从外表面延伸到板内预定深度，那么将其称为“盲通路孔”，或者如果镀敷孔大体上延伸穿过板的整个厚度，那么将其称为“镀敷通孔(PTH)”。通过本文所使用的术语“通孔”，其意思是包含所有三种类型的此类板开口。
如今的用于制造此类PCB、芯片载体等的方法通常包括制造单独内层电路(电路化层)，其通过在结合(例如，层压)到介电层的覆铜内层基材的铜层上方涂覆感光层或薄膜形成。依据所需电路图案，有机感光涂层被成像、显影，且经暴露的铜被蚀刻以形成导线、衬垫等。在蚀刻之后，从铜上剥去感光薄膜，从而在内层基材的表面上留下电路图案。此工艺在PCB技术中也称为光刻工艺，且认为进一步描述并不是必要的。在形成个别内层电路之后，其中每一内层电路包含至少一个导电层和支撑介电层，通过制备通常通过介电有机预浸布(pre-preg)彼此分隔的若干内层、接地面、电源面等的层叠来形成多层“堆叠”(组合件)，所述介电有机预浸布通常包括由部分固化材料(通常为B阶段环氧树脂)浸渍的一层玻璃(通常为玻璃纤维)布。所述有机材料在工业中也称为“FR-4”介电材料。堆叠的顶部和底部外层常常包括覆铜、填充玻璃的环氧平坦衬底，其中铜包覆包括堆叠的外表面。使用热和压力完全地固化B阶段树脂来层压堆叠从而形成整体结构(组合件)。如此形成的经堆叠组合件通常在其两个外表面上具有金属(常常为铜)包覆。使用与用于形成内层电路的程序类似的程序在铜包覆中形成外部电路层。将感光薄膜涂施到铜包覆，且接着将涂层暴露到图案化的活化辐射且显影。接着使用例如氯化铜的蚀刻溶液移除通过感光薄膜的显影裸露出的铜。最后，移除剩余感光薄膜以提供外部电路层。所得组合件可包含多达30个或更多个导电层和对应数目的介电层，其全部使用常规层压工艺以同时的方式层压于最终堆叠组合件中。
与上文描述的形成包括若干个别传导-介电层部件的较大组合件不同，经常需要初始地形成包含两个或两个以上导电层和相关联介电层的经堆叠电路化衬底“子组合件”，经层压的子组合件包含在一个或两个外表面上的多个导体衬垫(例如，铜)。这些衬垫经常使用如上文提到的光刻工艺形成。接着使用例如上文描述的中间有机预浸布层对准和层压两个或两个以上所述子组合件，从而形成最终多层组合件。可在层压期间包含额外个别导体面和介电层以形成甚至更多的层用于最终组合件。
在所述子组合件类型工艺中，提供各个子组合件之间的相互连接为必要的。此以以下方式实现：通过使在一个子组合件上的各别外部导体衬垫与另一个子组合件上的衬垫对准，且接着使用常规层压程序将此两者带到一起。所述两个子组合件在层压之前由中间介电层(优选地为常规预浸布)分隔。此电介质用来使一个子组合件的各个外部导电元件(例如，信号线)与另一个子组合件绝缘，同时允许指定对准对的导体衬垫配对和形成电连接。可在两个配对衬垫之间使用导电焊膏以增强连接。
对于上文界定的组合件和子组合件，导电通孔(或相互连接)也可用来电连接个别电路层，且其可具有上文界定的三种连接类型(埋入和盲通路孔以及PTH)中的一种或一种以上类型。如果使用所述通孔，那么裸露孔壁常常经历至少一个预处理步骤，其后介电材料壁通过与镀敷催化剂接触而被催化且通常通过与无电解或电解铜镀敷溶液接触而金属化。如果通孔为PTH(其延伸穿过整个组合件或子组合件)，那么相互连接因此形成于电路化层的选定者之间。配对子组合件的经对准通孔之间的连接性优选地使用导电膏或类似物实现。已知所述膏包含高导电金属，例如薄片形式的银。
在最终多层组合的构造之后，芯片和/或其他电组件接着安装在组合件的外部电路层上的适当位置处。在某些实例中，所述组件使用焊球技术安装且电耦合，所述技术的一种形式在工业中称为球栅阵列(BGA)技术。对于PCB，这些组件可包含电容器、电阻器和甚至芯片载体。对于芯片载体，芯片常常焊接结合到载体层压衬底的上表面，且载体接着焊接结合到下伏“主”衬底(通常为PCB)。在任一形式(PCB或芯片载体)中，必要时，所述组件通过导电通孔和衬垫耦合对(如果组合件是使用如提到的子组合件形成)与结构内的电路电接触。经设计以容纳所述组件的组合件外部焊盘通常通过将有机焊接掩膜涂层涂施于外部电路层上方而形成。可通过使用具有界定将形成焊接安装焊盘的区域的开口的筛网将液体焊接掩膜涂覆材料筛式涂覆于外部电路层的表面上方来涂施焊接掩膜。或者，可感光成像的焊接掩膜可涂覆于外表面上且经曝光和显影以产生界定衬垫的开口阵列。接着使用此项技术中已知的工艺(例如波焊)以焊料涂覆开口。在下文列出的专利中展示例如上文所定义的产品的实例。对其的列出并非承认其中的任何一者是本发明的现有技术。
在美国专利6,138,350中，描述用于制造电路板的工艺，其包括：提供具有介电表面的电路化衬底，提供包含金属层和可剥薄膜的剥离结构，将剥离结构层压到电路化衬底，其中金属层相邻于介电表面定位，在电路化衬底中形成通过剥离结构的孔，将包含有机碱的填充材料涂施到剥离结构，将牺牲薄膜涂施到填充材料上，以及施加足够热和压力到牺牲薄膜上以促使填充材料进入孔中从而大体上填充孔。
在美国专利6,388,204中，描述层压电路结构组合件，其包括：至少两个模块化电路化平面子组合件；位于子组合件的每一者之间的接合层，且其中子组合件与接合层使用来自可结合可固化电介质的经固化电介质结合在一起。子组合件与接合层使用可结合导电材料相互电连接。接合层包括安置在内部导电层周围的介电层。导电层具有通路孔，且介电层的每一者都具有通路孔，介电层的通路孔的直径比导电层中的通路孔的直径小，且其与导电层中的通路孔对准。使用电可结合导电材料填充通路孔以用于提供子组合件之间的电接触。
在美国专利6,440,542中，描述覆铜层压件，其包含绝缘衬底，所述绝缘衬底具有层压于其一侧或任一侧上的铜箔，其中铜箔的一侧为粗糙的，铜箔具有形成于其粗糙表面侧上的金属层，金属层的熔点低于锌的熔点。也提供电路板，其包含绝缘衬底和通路孔，所述绝缘衬底具有形成于其一侧上的传导电路，通路孔从绝缘衬底的另一侧延伸到传导电路，在绝缘衬底的一侧与传导电路之间形成一金属层，金属层的熔点低于锌的熔点。在制造电路板中显而易见不需要去污。
在美国专利6,504,111中，描述用于提供多层电路板的层之间的相互连接的结构。所述结构包括包含至少一个层和一通路孔开口的堆叠，所述通路孔开口延伸穿过堆叠的至少一个层。每一个别通路孔开口由固体导电插塞填充，且每一固体导电插塞具有第一接触衬垫和第二接触衬垫。
在美国专利6,593,534中，描述用于制造多层印刷或布线电路板的方法，且更明确地说，描述制造分层布线结构中的所谓z轴或多层电相互连接的方法，以便能够提供与标准印刷电路板布置相比，输入和输出(I/O)的数目上的增加。
在美国专利6,638,607中，描述形成用于接合的部件以形成复合布线板的方法。所述部件包含介电衬底。将胶带涂施到此衬底的至少一个面。形成穿过衬底的至少一个开口，其从衬底的一面延伸到另一面，且穿过每一胶带。将导电材料施与在开口的每一者中，且部分地固化。移除胶带以允许导电材料小块在衬底面上方延伸，从而形成具有其他元件的布线结构。
在美国专利6,809,269中，界定电路化衬底组合件和其制造方法，其中所述组合件包含结合在一起的个别电路化衬底。衬底每一者都包含至少一个开口，其中仅一个在结合之前大体由导电膏填充。一旦结合，所述膏就也部分地位于另一开口内以提供与其的有效电连接。使用此技术的产品的一个实例为芯片载体。此专利也转让给本发明的相同受让人。
在美国专利6,815,837中，界定电子封装(例如，芯片载体)和利用其的信息处理系统，其中所述封装衬底包含耦合到外部衬垫的内部导电层，且其具有足够大的尺寸以当衬垫经受预定张力压力时，大体防止衬垫的断裂、分离等。此专利也转让给本发明的相同受让人。
在美国专利6,828,514中，界定包含两个多层部分的多层PCB，这些多层部分中的一者能够电连接安装于PCB上的电子组件，以确保其之间的高频连接。PCB进一步包含常规PCB部分，从而减少成本，同时确保结构具有用于PCB领域的令人满意的总厚度。从这些组件到内部部分的耦合也为可能的。此专利也转让给本发明的相同受让人。
在美国专利6,955,849中，描述用于在介电材料层中制造小间距z轴电相互连接的方法，所述介电材料层涂施到印刷电路板和不同电子封装。所述方法包含中间结构的并行制造，所述中间结构随后结合以形成最终结构。此外，提供z相互连接电结构，其利用在不同类型电子封装(包含印刷电路板，多芯片模块等)的制造中可利用的例如涂树脂铜的介电材料。
在过去的数年间上述有机产品(包含有机介电层、包含前述PCB和层压芯片载体的产品)的复杂性已显著地增加。例如，用于主计算机的PCB可具有多达三十六个或更多个电路层，其中整个组合件具有差不多约0.250英寸(250密耳)的厚度。而层压芯片载体可具有多达十五个或更多个电路层作为其部分。已知所述有机产品具有3到5密耳(一密耳为千分之一英寸)宽的信号线和12密耳直径的通孔。随着在如今的许多产品中增加的电路稠密性，工业上正尝试将信号线的宽度减少到2密耳或更小，且将通孔的直径减少到2密耳或更小。可以理解如此高的稠密性将要求当使用各别子组合件来形成最终多层电路化衬底组合件时，相互连接所述子组合件的导体衬垫的最有效方法。如本文界定，本发明能够实现此要求。
相信，制造具有有机介电材料作为其部分的电路化衬底组合件的方法将构成此项技术中的显著进步，所述方法能够确保其各个部分(子组合件)之间可靠的、有效的相互连接。
发明内容
因此，本发明的主要目的在于提高电路化衬底技术。
本发明的另一目的在于提供制造电路化衬底组合件的方法，其中至少两个电路化衬底子组合件的导体衬垫以新颖且独特的方式接合在一起，从而确保经接合的衬垫且因此两个子组合件之间可靠的电连接。
本发明的另一目的在于提供如上文界定的方法，其中利用层压作为子组合件结合工艺的部分。
根据本发明的一方面，提供制造电路化衬底组合件的方法，其包括：提供第一和第二电路化衬底子组合件，每一子组合件包含至少一个介电层和至少一个导电层，其包含多个金属化导体衬垫作为其部分；使所述第一和第二电路化衬底子组合件相对于彼此对准，使得所述第一电路化衬底子组合件的金属化导体衬垫的每一者以面向方式与所述第二电路化衬底子组合件的对应金属化导体衬垫对准；将可流动介电层安置在所述第一电路化衬底子组合件与所述第二电路化衬底子组合件之间，此可流动介电层在其中包含多个开口，每一开口与各别对经对准且面向的金属化导体衬垫对准；将一定量金属化焊膏沉积于每一所述对经对准且面向的金属化导体衬垫中的所述金属化导体衬垫的至少一者上；使用热和压力以以下方式将所述第一电路化衬底子组合件与所述第二电路化衬底子组合件结合在一起：使焊膏与金属化导体衬垫的冶金组合以在其之间形成电连接，且所述可流动介电层的材料将流入所述开口中以大体上填充所述开口并实体上接触和包围所述电连接，而不会不利地影响所述电连接。
附图说明
图1为根据本发明一个实施例的金属导体衬垫的高度放大的截面侧正视图，其中所述金属导体衬垫安装在衬底上且在其上包含一定量金属焊膏；
图2到图4为说明根据本发明一个实施例的本发明步骤的部分截面且还具有高度放大比例的侧正视图；以及
图5为说明两个电组合件的具有比图1到图4小的比例的侧正视图，所述电组合件中的每一者都能够利用本发明的电路化衬底组合件中的一者或一者以上。
具体实施方式
为更好地理解本发明以及其其他和另外目的、优点和能力，结合上文描述的图式对以下揭示内容和所附权利要求书做出参考。在图1到图5中将使用类似图式元件符号指代这些图式中的类似元件。
本文使用的术语“电路化衬底子组合件”意思是包含具有至少一个(且优选地一个以上)介电层和至少一个外部导电层的衬底结构，其中所述外部导电层安置于介电层上且包含多个导体衬垫作为其部分。介电层可由以下介电材料中的一者或一者以上制成：玻璃纤维加强环氧树脂(“FR-4”)、聚四氟乙烯(特氟隆)、聚酰亚胺、聚酰胺、氰酸酯树脂、感光成像材料和其他类似材料。如今已知的所述材料的一个实例由RogersCorporation，Rogers，CT.以产品名称“RO2800”销售。(“RO2800”为Rogers Corporation.的商标。)导电层优选地充当信号层以传导电信号(包含具有高频率类型的电信号)，且优选地由例如铜的适当金属组成，但可包含或包括额外金属(例如，镍、铝等)或其合金。将在本文的下文中更详细地描述进一步实例。一类可感光成像电介质的实例为ASMDF(高级焊接掩膜干燥膜)。此组合物在1991年6月25日颁布的美国专利第5,026,624号和1994年4月25日颁布的美国专利第5,300,402号中进一步描述，其包含约86.5％到约89％的固体含量，所述固体包括：约27.44％的PKHC，苯氧基树脂；41.16％的Epirez 5183，四溴双酚A；22.88％的Epirez SU-8，八官能环氧固体丙二酚醛树脂(octafunctional epoxy bisphenol A formaldehyde novolac resin)；4.85％的UVE 1014光起始剂；0.07％的乙基紫染料；0.03％的FC 430，一种可从3M公司购得的氟化聚醚非离子表面活性剂(营业地点在305 Sawyer Ave.，Tonawanda，New York)；3.85％的Aerosil 380，一种可从Degussa公司购得的无定形二氧化硅(营业地点在Interspace Parkway，Parsippany，New Jersey)，以提供固体含量。总的可感光成像介电组合物中存在约11％到约13.5％的溶剂。
本文使用的术语“电路化衬底组合件”意思是包含包括两个或两个以上所述电路化衬底子组合件的多层结构，所述电路化衬底子组合件单独形成且结合在一起。也可将额外电介质和导电层添加到此最终结构中。
术语“电组合件”意思是如本文界定的至少一个电路化衬底组合件，其结合至少一个电耦合到其且形成组合件的部分的电组件(下文界定)。已知所述组合件的实例包含芯片载体，其包含半导体芯片作为电组件，所述芯片通常置于衬底上且耦合到衬底的外表面上的布线(例如，衬垫)或使用一个或一个以上通孔耦合到内部导体。另一实例为印刷电路板。
本文使用的术语“电组件”意思是例如半导体芯片和其类似物的组件，其适合于安置在电路化衬底的外部导电表面上(因此界定电路化衬底组合件)，且电耦合到衬底以用于将信号从所述组件传递到衬底中，在衬底上所述信号可继续传递到其他组件(包含也安装在衬底上的组件)，以及例如较大电系统的组件的其他组件，其中所述组合件形成所述较大电系统的部分。
本文使用的术语“信息处理系统”应意谓主要经设计以计算、分类、加工、传输、接收、检索、创立、切换、存储、显示、指明、测量、检测、记录、复制、处理或利用任何形式信息、智能或数据以用于商业、科学、控制或其他目的的任何工具或工具集合。实例包含个人计算机和例如计算机服务器、计算机主机等的较大处理器。
图1说明本发明的金属电导体11的一个实施例，所述导体安置在电路化衬底13的顶上以形成电路化衬底子组合件15。衬底13优选地由常规介电材料16(如上文界定)制成，且可在其中包含一个或一个以上导电层17(在图1中展示三个所述层)。依据子组合件15和子组合件15将形成其部分的最终电路化衬底组合件(未图示)的操作要求，每一导电层可为信号、电源或接地层。多达30个内部导电层可形成为子组合件的部分，且可利用对应数目的介电层来使在例如所展示的堆叠方位上的一个导电层与另一导电层电绝缘。所述子组合件可具有约12密耳(一密耳为千分之一英寸)到约150密耳的厚度。依据关于子组合件的功能，每一导电层可具有仅约2密耳到差不多25密耳的厚度。导体11可电耦合到内部导电层中的一者或一者以上(即，使用如上文界定的导电通孔19(在情况下，“盲通路孔”))，且特别展示于图1中为从衬底的上表面21耦合到第二层。应理解子组合件15包含一个以上导体11以容纳利用其的产品所需要的许多信号路径。在一个实施例中，子组合件在其上表面上可包含多达1500个导体11。为说明的简便起见，在图1中仅展示一个，且应理解剩余导体以相对于彼此的间隔关系定位，且定位在上表面21上的预定图案(例如，矩形)中。
在一个实施例中，导体11可具有仅约0.1密耳到约6.5密耳的高度，且具有具平坦上表面23的大体圆柱形配置。导体优选地由单片铜形成，其结合(例如，层压)到下伏电介质16的上表面，且接着经受在PCB技术中使用的常规光刻工艺以用于界定电路图案和元件。所述工艺在上文描述，且认为进一步描述并不是必要的。以其最简单形式，导体11可包括单个金属部件31，优选地为铜或铜合金，其具有如提到的圆柱形配置。在另一实施例中，导体可包含在其上形成(例如，镀敷)的一个或一个以上额外金属层。
在一个所述实例中，部件31可包含第一镍层33和第二金层35。在又一实施例中，部件31可简单地包含较薄外部焊料层37。在基底部件31上包含按图1中展示的顺序的镍、金和焊料层也是可能的(本发明并不因此限于图1中描绘的特定布置)。优选地利用已知(也称为“共晶”)焊料用于层37，此焊料包含约63重量％的锡和37重量％的铅。优选地，铅含量将占组合物的约50重量％或更少。然而，可使用其他焊料，包含最近开发的无铅焊料。在此实例中，其中部件31可具有约0.1密耳到约3密耳的厚度，镍层33优选地为约0.1密耳到约1.5密耳厚，金层优选地为约0.1密耳到约0.5密耳厚，且外部焊料层37为约0.1密耳到约3密耳厚。当形成本发明的组合件时，这些厚度和所界定的特定冶金用来促进所述冶金与配对导体(如下文定义)的类似冶金以及所使用的耦合金属化焊膏中的那些冶金之间的可靠混合。如所理解，如果选择所述金属和厚度用于此特定实施例，那么子组合件的所有导体11将包含所述金属和厚度。其他冶金(例如，替代金的银，或其之间的组合)和厚度也是可能的。上述组合中的镍充当用于随后涂施的金的粘结促进层，金为众所周知的具有格外导电性的珍贵金属。锡铅焊料层用来在与另一导体的结合开始时，加强焊膏的流动(如下文界定)。镍和金层优选地使用镀敷工艺进行涂施，无电解镀敷或电解镀敷用于此目的都为可接受的。优选地通过将一定量焊膏沉积于衬垫的每一者上(使用常规筛网印刷操作)且接着使其回流来涂施焊料层37。必要时，也可通过镀敷涂施或通过使用模版印刷工艺涂施层37。对回流程序的进一步描述在下文提供。镀敷工艺为已知的，且认为进一步定义并不是必要的。
在本发明的优选实施例中，衬垫部件31包括铜或铜合金，且包含上文确定的焊料层37，没有中间镍和金层。在此实施例中，衬垫具有约2到约2.5密耳的高度。经筛网沉积的焊料37接着经受上文提到的回流工艺，使得其将呈现约0.1密耳到约2密耳的厚度。此回流在约185摄氏度(下文也简称为C)到约217摄氏度的温度下发生，且可在仅约2到6分钟的时间长内完成。标准对流加热炉可用于此目的。焊料包含某些焊剂，因此使用回流程序来“焊接”下伏导体衬垫。接着，将金属化焊膏层39(优选地为有机金属膏)沉积于镀敷焊料的上表面上。如沉积焊料37所使用，也优选地使用常规筛网印刷操作完成焊膏39的沉积。现在允许经沉积膏39在约35到约45(例如，40)摄氏度的温度下“粘性干燥”(tack dry)历时约8到12(例如，10)分钟时间长。膏层39呈现大体穹形(如图1所示上表面凸起)。如所标记的，层39并未完全地覆盖导体的上表面，且在所展示的特定实施例中，其占据上表面的约10％到约85％。然而，这并不意谓限制本发明，因为所述膏可覆盖整个上表面。
如上文陈述，用于层39的优选焊膏为有机金属焊膏，其中优选实例由Ormet Circuits，Inc.以产品名称“Conductive Paste 7001”销售，其营业地点在10070 Willow Creek Road，SanDiego，California。(“Ormet”为Ormet Circuits，Inc.的注册商标。)本文用来界定所述组合物的术语“有机金属”意谓含有与有机基组合的某些金属元素的焊膏。其他膏也是可能的，包含由Ablebond，Inc.以产品名称“Ablebond 8175”(原为“Ablestik 8175”)销售的一种膏，其营业地点在20021 Susana Road，Rancho Dominguez，California(“Ablebond”为Ablebond，Inc.的注册商标)，和由Electron Microscopy Sciences以产品名称“EMS SilverAdhesive”销售的一种膏，其营业地点在1560 Industry Road，Hatfield，Pennsylvania。在上述实施例中，可将总共约1克到约5克的膏39涂施给每个导体，其中最大厚度在约0.1密耳到约3密耳的范围内。在现在膏在适当位置中(且“经粘性干燥”)的情况下，子组合件15现在已经准备好用于结合到另一子组合件来以下文界定的方式形成电路化衬底组合件。
图2到图4说明利用例如在上文定义的子组合件15的子组合件来制造电路化衬底组合件的步骤。此程序包含将一个子组合件15与第二子组合件15′(类似于子组合件15)对准，所述第二子组合件15′优选地具有用于其上的导体的每一者的类似冶金。又，为解释的简便起见，每个子组合件仅展示一个导体，但当然若干所述导体是以本文为所展示的两者界定的方式对准和接合。图2表示初始对准方位。如图所示，将可流动介电材料层41定位在两个子组合件之间，其中此材料在其中包含开口43(优选地为激光钻孔)以用于正接合的经对准的导体对中的每一者。如图所示，开口43具有比每一导体的对应直径大的直径。在一个实例中，在导体衬垫直径(对于圆柱形衬垫)为27密耳的情况下，对应开口可为约29密耳到约34密耳。在本发明的范围内也提供具有大体与对应导体相同的直径的开口。对于具有具上文界定的冶金和厚度的导体的子组合件，中间可流动电介质拥有约3到约5密耳的初始厚度(图2中的“T”)。可以理解，作为与用于接合导体的层压程序相关联的相对较高压力的结果，此材料将被压缩到较小厚度(图4中的“T2”)。认为层41的初始厚度“T”和所选择开口43的直径对本文的教示来说为关键的，因为正是这些厚度和开口直径确保所界定的冶金混合在随后电介质流动和在经结合的导体周围填充开口之前将有效地发生。当然，另外应理解，包含所界定金属和对应厚度以及所利用的金属化焊膏的精确量的其他参数也是本发明的重要特征。
在一个实施例中，层41为“经B阶段”预浸布材料，一个实例为Driclad介电材料，其可从Endicott Interconnect Technologies，Inc.(本发明的受让人)购得。(“Driclad”为Endicott Interconnect Technologies，Inc.的注册商标。)为此目的也可使用此项技术中已知的其他介电材料。本文用来界定这些介电材料的术语“可流动”意谓材料在被暴露在本文界定的温度下加热且历时同样经界定的周期时，其将从其最初相对固态和刚态变软且流动的条件。术语“经B阶段”(或更常规地，“B阶段”)意谓材料已达到仅部分固化的条件，且更多热和压力对于达到完全固化(且因此硬化)条件为必要的。
如所陈述，导体11的经对准对的结合通过施加热和压力实现，其中优选方法是利用常规层压设备。在此程序中，将两个子组合件15和15′带到一起，直到如图3所示，金属化焊膏的两个外部穹形表面啮合。此外，必须强调膏39仅需要涂施到其中的一个导体，在所述情况下，仅有的一定量膏的外部穹形表面将直接啮合未经涂覆导体的对应平坦外表面。在约300磅/平方英寸(PSI)到约900 PSI的范围内的压力下历时约120分钟到约250分钟的总时间长内实现层压，认为所述时间长表示可界定为“较慢”匀变过程的时间长。在此时间长期间，层压温度在约45分钟内从约25摄氏度的初始环境温度升高到约190摄氏度，且保持在该升高温度下历时约90分钟的时间长。接着在约100分钟的时间长中将温度减少到约3摄氏度，且接着在上文界定的总时间长中的剩余分钟的时间长中到达约100摄氏度的温度，其后温度降低到初始环境温度。当层压具有上文界定的介电材料和导电膏的衬底时，认为此“较慢”层压程序为成功的。对于替代材料来说将很可能需要其他温度、时间和压力。
重要地，相对冶金在总时间的约25％的时间长时或从启动经历约20分钟时开始混合。持续地施加压力以进一步压缩中间、B阶段电介质(且继续进行，直到其达到如图4展示的最终压缩厚度“T2”为止)。在膏、中间电介质和焊料元素中拥有最低熔点的焊膏39在大约70摄氏度(约60与80摄氏度之间)时开始回流，其后中间电介质开始流动(在约115摄氏度时，或在约100摄氏度到约130摄氏度的范围内，高于膏39的回流温度)。最后，具有约185摄氏度的熔点的焊料层37回流。对于例如上文为焊料层37界定的焊料来说，此回流可在约170摄氏度到约220摄氏度的范围内发生。在结合程序中的此点上，冶金(焊膏、焊料和基底导体31的铜)充分混合使得确保在正结合的每一对中的配对导体两者之间的有效结合。更加重要的，冶金之间的最终大约75％的混合与中间电介质的流动同时发生，使得电介质大体完全地填充开口且实体上啮合导体结合，从而如图4中展示大体上完全地包围所述结合，而不会不利地影响所述结合的形成。即，所流动电介质的部分并不流入其自身的冶金中或其部分之间。
在现在形成所需电连接之后，允许两个子组合件15和15′现冷却到环境温度，且已有效地制造出经结合、多层电路化衬底组合件49。提供下表，其为在使用上述冶金的层压过程的对应阶段下的适当的相对时间长、压力和温度的一个实例。时间为累计的。
阶段：               TEMP(℃)：    压力(PSI)：    时间(分钟)：
A.导体分开            25            500              10
B.初始导体啮合        70            500              20
C.初始导体混合        190           500              45
D.25％的导体混合和
初始电介质流动        190           500              50
E.50％的导体混合      190           500              65
F.100％的导体混合和完全
电介质流动以填充开口   190          500              70
G.组合件冷却到环境温度                                240
此表并不意谓限制本发明的范围。如所提到的，在利用不同冶金及其对应厚度时可施加不同时间和压力。例如，对于两个导体的冶金而言，在开口的完全填充和与结合的实体啮合之前达成完全混合也在本发明的范围内。当然，关键在于防止介电材料在完成所述结合之前进入混合冶金内的可能侵入，其将不利地影响所得结合。本发明能够使用本文界定的步骤、厚度和材料以不明显方式达成此目的。
图5代表多层电路化衬底组合件51和53的两个实例，其可使用本发明的教示制造。组合件51代表芯片载体，而组合件53代表印刷电路板。如此项技术已知，所述板适合于在其上安置一个或一个以上芯片载体，且所述芯片载体电耦合到所述板。所述载体适合于在其上安装例如半导体芯片的一个或一个以上电组件55(仅展示一个)，且电组件55电耦合到所述载体。必要时，载体能够固持一个以上芯片。如图5中展示的所得结构因此提供一种方法，通过所述方法，安装于载体上的芯片(或多个芯片)能够经由主机板(组合件53)电耦合到其他组件和电路结构。用于所述组件和结构(且用于图5中展示的组合件)的主机的一个实例为信息处理系统，例如，个人计算机、计算机主机或计算机服务器。可适应本文教示的独特电路化衬底组合件的其他信息处理系统也是已知的，但认为进一步描述并不是必要的。理解图5中展示的包含组合件51和53以及芯片55的结构构成如上文界定的电组合件。以其最简单形式，组合件51和芯片55也表示根据上文定义的电组合件。如图5中可见，每一组合件51和53可包含多个子组合件作为其部分。举例而言，展示每一者包含三个组合件49。每一组合件也可进一步包含通孔(未图示)作为其部分。所述通孔在具有本文界定的复杂性质的组合件中是优选的。在一个实例中，每个组合件可利用多达10000个(必要时可能更多)所述通孔。
图5中展示的两个衬底组合件仅为代表性的，且并不意谓限制本发明。以下做法也在本发明的范围内：如由允许添加其他组合件且与所描绘的三个组合件相结合的图式所表示，组合若干额外衬底子组合件来形成一个或一个以上所述组合件。
因此已经展示和描述了电路化衬底组合件，在其中通过使用形成最终组合件的电路化衬底子组合件的经结合导体部件和金属化导电膏，高度有效的电连接是可能的。所述子组合件的各个实施例可结合在一起来形成较大、多层衬底组合件，其可在例如信息处理系统的电子结构中利用。所述系统因此能够得益于本发明的独特有利特征。
虽然已展示和描述如今认为是本发明的优选实施例的实施例，但所属领域的技术人员将显而易见，可在不脱离由所附权利要求书界定的本发明的范围的情况下，对本发明作各种变化和修改。本文制造的组合件能够传输常规和高速度(频率)信号两者，后者的速率为约1千兆位/秒(GB/s)到约10千兆位/秒(或甚至更高)，同时大体防止阻抗干扰。本文界定的方法也能够使用许多常规PCB工艺来实施，以便确保成本减少且使制造简便。即，用于组合本发明的电路化衬底组合件的优选方法优选地包括使用常规层压工艺作为方法的部分，其中在其上(且可能在其内)具有指定电路和/或导电元件(面)的子组合件以与彼此对准的方式“堆积”，且经受相对较高压力和温度历时界定的时间长。

Claims (16)

1.一种制造电路化衬底组合件的方法，其包括：
提供第一和第二电路化衬底子组合件，所述电路化衬底子组合件的每一者包含至少一个介电层和至少一个导电层，其包含多个金属化导体衬垫作为其部分；
使所述第一和第二电路化衬底子组合件相对于彼此对准，使得所述第一电路化衬底子组合件的所述多个金属化导体衬垫的每一者以面向方式与所述第二电路化衬底子组合件的所述多个金属化导体衬垫的对应金属化导体衬垫对准；
将可流动介电层安置在所述第一电路化衬底子组合件与所述第二电路化衬底子组合件之间，所述介电层在其中包含多个开口，所述开口的每一者与所述第一和第二电路化衬底子组合件的各别对经对准且面向的金属化导体衬垫对准；
将一定量金属化焊膏沉积于所述第一和第二电路化衬底子组合件的每一所述对所述经对准且面向的金属化导体衬垫中的所述金属化导体衬垫中的一者上；一定量有机金属化焊膏被筛网或用模版印刷到所述第一和第二电路化衬底子组合件的每一所述对所述经对准且面向的金属化导体衬垫中的所述金属化导体衬垫中的另一者上；所述有机金属化焊膏具有与所述金属化焊膏的成分不同的成分；
使用热和压力以以下方式将所述第一电路化衬底子组合件与所述第二电路化衬底子组合件结合在一起：使所述第一和第二电路化衬底子组合件的所述对所述经对准且面向的金属化导体衬垫中的所述金属化焊膏和有机金属化焊膏与所述金属化导体衬垫的冶金组合，以在其之间形成电连接，且所述可流动介电层的材料将流入所述开口中以填充所述开口并接触和包围所述电连接，而不会不利地影响所述电连接。
2.根据权利要求1所述的方法，其进一步包含：在所述将所述定量金属化焊膏沉积于所述第一和第二电路化衬底子组合件的每一所述对所述经对准且面向的金属化导体衬垫中的所述金属化导体衬垫中的所述至少一者上之后，使所述定量金属化焊膏流动。
3.根据权利要求2所述的方法，其中所述定量金属化焊膏的所述流动在所述使用所述热和压力将所述第一和第二电路化衬底子组合件结合在一起的期间发生。
4.根据权利要求3所述的方法，其中所述定量金属化焊膏的所述流动在小于为了引起所述可流动介电层流入所述开口中以填充所述开口并接触和包围所述电连接而不会不利地影响所述电连接而达到的温度的温度下发生。
5.根据权利要求4所述的方法，其中在所述有机金属化焊膏的流动时的温度在60摄氏度到80摄氏度的范围内，且所述为了引起所述可流动介电层流入所述开口中以填充所述开口并接触和包围所述电连接而不会不利地影响所述电连接而达到的温度在100摄氏度到130摄氏度的范围内。
6.根据权利要求1所述的方法，其中所述第二电路化衬底子组合件的所述多个金属化导体衬垫中的每一所述金属化导体衬垫由第一金属和至少一种与所述第一金属不同的第二金属组成。
7.根据权利要求6所述的方法，其中所述第二金属镀敷到所述第一和第二电路化衬底子组合件的所述多个金属化导体衬垫中的每一所述金属化导体衬垫的所述第一金属上。
8.根据权利要求7所述的方法，其中所述第一金属为铜或铜合金，且所述第二金属为镍和/或金。
9.根据权利要求1所述的方法，其中所述有机金属化焊膏被允许在所述第一和第二电路化衬底子组合件的所述结合到一起之前粘性干燥。
10.根据权利要求9所述的方法，其中所述有机金属化焊膏的所述粘性干燥通过将所述有机金属化焊膏加热到预定温度历时既定的时间长来实现。
11.根据权利要求10所述的方法，其中所述预定温度为35到45摄氏度，且所述既定时间长为8到12分钟。
12.根据权利要求1所述的方法，其中所述使用所述热和压力将所述第一和第二电路化衬底子组合件结合到一起在历时120分钟到250分钟的时间长内发生。
13.根据权利要求12所述的方法，其中所述结合期间的所述热是在170摄氏度到220摄氏度的范围内的温度下，且所述压力是在300 PSI到900 PSI的范围内。
14.根据权利要求1所述的方法，其中所述金属化导体衬垫的每一者具备平坦的上表面，且所述有机金属化焊膏沉积于所述平坦的上表面上且具有穹形配置。
15.根据权利要求14所述的方法，其中以所述穹形配置沉积的所述定量金属化焊膏的每一者并不完全地覆盖所述金属化导体衬垫的所述平坦的上表面的每一者。
16.根据权利要求1所述的方法，其中所述第一和第二电路化衬底子组合件的每一所述对所述经对准且面向的金属化导体衬垫中的所述金属化导体衬垫在其上包含焊料层，所述金属化焊膏在第一温度下流动，在所述第一电路化衬底子组合件与所述第二电路化衬底子组合件之间的所述可流动介电层在大于所述第一温度的第二温度下流动，且所述焊料层的所述焊料在大于所述第二温度的第三温度下流动。
CN2007101651739A 2006-11-14 2007-11-05 制造具有焊膏连接的电路化衬底的方法 Expired - Fee Related CN101184362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/598,647 US7547577B2 (en) 2006-11-14 2006-11-14 Method of making circuitized substrate with solder paste connections
US11/598,647 2006-11-14

Publications (2)

Publication Number Publication Date
CN101184362A CN101184362A (zh) 2008-05-21
CN101184362B true CN101184362B (zh) 2011-09-14

Family

ID=39367779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101651739A Expired - Fee Related CN101184362B (zh) 2006-11-14 2007-11-05 制造具有焊膏连接的电路化衬底的方法

Country Status (4)

Country Link
US (1) US7547577B2 (zh)
JP (1) JP2008124459A (zh)
CN (1) CN101184362B (zh)
TW (1) TWI430728B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5581828B2 (ja) 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
JP5593863B2 (ja) * 2010-06-09 2014-09-24 富士通株式会社 積層回路基板および基板製造方法
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
CN105451473A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 多层软性电路板及其制作方法
DE102016219733A1 (de) * 2016-10-11 2018-04-12 Continental Automotive Gmbh Verfahren zur Herstellung einer mehrlagigen Leiterplatte
TWI638434B (zh) * 2018-04-17 2018-10-11 國立臺灣師範大學 電子組件封裝結構
CN108875232B (zh) * 2018-06-27 2022-03-22 郑州云海信息技术有限公司 一种检查防焊开窗的方法、装置、设备及可读存储介质
US11310921B2 (en) 2019-10-23 2022-04-19 International Business Machines Corporation Buried via in a circuit board
RU2765105C1 (ru) * 2021-01-25 2022-01-25 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» Способ изготовления высокочастотных печатных плат

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818728A (en) * 1986-12-03 1989-04-04 Sharp Kabushiki Kaisha Method of making a hybrid semiconductor device
US5132351A (en) * 1990-06-14 1992-07-21 International Business Machines Corporation Chemical solder comprising a metal salt, polyphthalaldehyde and a solvent
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026624A (en) * 1989-03-03 1991-06-25 International Business Machines Corporation Composition for photo imaging
US5300402A (en) * 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JP2000012225A (ja) * 1998-06-26 2000-01-14 Sony Corp 有機電界発光素子
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
MXPA02001147A (es) * 2001-03-19 2004-04-21 Warner Lambert Co Sintesis de ligandos bisfosina no-c2-simetricos como catalizadores para la hidrogenacion asimetrica.
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
US6790305B2 (en) 2002-10-08 2004-09-14 International Business Machines Corporation Method and structure for small pitch z-axis electrical interconnections
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US6828514B2 (en) 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
US7088008B2 (en) * 2003-03-20 2006-08-08 International Business Machines Corporation Electronic package with optimized circuitization pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818728A (en) * 1986-12-03 1989-04-04 Sharp Kabushiki Kaisha Method of making a hybrid semiconductor device
US5132351A (en) * 1990-06-14 1992-07-21 International Business Machines Corporation Chemical solder comprising a metal salt, polyphthalaldehyde and a solvent
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
US6742247B2 (en) * 2002-03-14 2004-06-01 General Dynamics Advanced Information Systems, Inc. Process for manufacturing laminated high layer count printed circuit boards

Also Published As

Publication number Publication date
CN101184362A (zh) 2008-05-21
TW200826772A (en) 2008-06-16
JP2008124459A (ja) 2008-05-29
US7547577B2 (en) 2009-06-16
TWI430728B (zh) 2014-03-11
US20080110016A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101184362B (zh) 制造具有焊膏连接的电路化衬底的方法
US6504111B2 (en) Solid via layer to layer interconnect
US8299371B2 (en) Circuitized substrate with dielectric interposer assembly and method
US7334323B2 (en) Method of making mutilayered circuitized substrate assembly having sintered paste connections
CN100452342C (zh) 制造内置器件的基板的方法
US7823274B2 (en) Method of making multilayered circuitized substrate assembly
US6441486B1 (en) BGA substrate via structure
JP5150246B2 (ja) 多層プリント配線板及びその製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP2007305636A (ja) 部品実装モジュール
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
CN114126208A (zh) 电路板结构及其制作方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP5232467B2 (ja) 多層プリント配線板の製造方法
JP2004006572A (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JPH09321404A (ja) プリント配線板
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2002158446A (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
US20060037192A1 (en) Printed wiring board without traces on surface layers enabling PWB's without solder resist
JP2008205071A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2005209847A (ja) 配線基板の製造方法
JP2005191122A (ja) 配線基板およびその製造方法
JP2005209848A (ja) 配線基板およびその製造方法
JP2005191121A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110914

Termination date: 20131105