CN101188724A - 下拉信号检测装置、下拉信号检测方法及视频信号转换装置 - Google Patents

下拉信号检测装置、下拉信号检测方法及视频信号转换装置 Download PDF

Info

Publication number
CN101188724A
CN101188724A CNA2007101643728A CN200710164372A CN101188724A CN 101188724 A CN101188724 A CN 101188724A CN A2007101643728 A CNA2007101643728 A CN A2007101643728A CN 200710164372 A CN200710164372 A CN 200710164372A CN 101188724 A CN101188724 A CN 101188724A
Authority
CN
China
Prior art keywords
signal
pulldown
circuit
field
incoming video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101643728A
Other languages
English (en)
Inventor
松原正悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101188724A publication Critical patent/CN101188724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard

Abstract

本发明提供了一种下拉信号检测装置、下拉信号检测方法及视频信号转换装置。场间下拉图案检测电路(36)基于输入插入信息(42a)和从场间相关确定电路(35)获取的连续场间相关等级的图案来确定输入视频信号是第一下拉信号还是第二下拉信号。计数器(42d)对图案检测电路(36)确定输入视频信号是第一下拉信号的次数进行计数。在确定输入视频信号被确定为不同于第一和第二下拉信号的信号时,将计数器(42d)重置为“0”。当计数器(32d)的计数超过预置值时,输入视频信号最终被确定为第一下拉信号。

Description

下拉信号检测装置、下拉信号检测方法及视频信号转换装置
技术领域
本发明涉及一种将隔行扫描视频信号转换为逐行扫描视频信号的装置。更具体地,本发明涉及一种检测隔行扫描视频信号(诸如以2-3下拉(pull-down)格式或2-2下拉格式生成的电影视频信号)的装置。
背景技术
通过在图像上进行隔行扫描生成通常用作TV广播波的NTSC视频信号。这样增加了每秒形成的相同图像的数目,从而减少闪烁。近几年来,具有液晶显示器或等离子体显示器的薄TV接收机开始被使用的数量不断增长。如果在这种显示器中利用隔行扫描视频信号沿着扫描线显示图像,图像的亮度将会降低,以致观众都不愿看它。因此,这种显示器执行逐行扫描来显示图像。为了在逐行扫描显示器上显示由隔行信号表示的图像,必须使用隔行扫描/逐行扫描转换电路。
在一些情况下,诸如NTSC系统的标准TV系统的视频信号包括基于电影胶片(movie-film)图像生成的视频信号。电影胶片图像由每秒24帧组成。另一方面,标准TV系统的视频信号是表示每秒30帧的隔行信号(即,每秒60场)。因此,电影胶片图像被转换为2-3下拉格式或2-2格式的图像,获取用于标准TV系统的视频信号。在下文中将通过将电影胶片图像转换为这种图像获取的任何隔行扫描视频信号称为下拉信号。
在2-3下拉系统中,例如对电影胶片进行扫描,生成具有24Hz帧频的逐行扫描视频信号。然后,将电影胶片的帧转换为视频信号的场。更具体地,将第一帧转换为第一场和第二场(2场),将第二帧转换为第三场到第五场(3场),将第三帧转换为第六场和第七场(2场),将第四帧转换为第八场到第十场(3场),等等。从而,在2-3下拉系统中重复利用同一图像场两次或三次。以通过交替排列的奇数场和偶数场限定的格式再生转换为下拉信号的场信号。
因此,电影胶片中的两帧对应于标准TV系统的视频信号中的五场。在视频信号中,对应于电影胶片的多个帧,交替排列两场部分和三场部分。
为了将这样的下拉信号转换为逐行信号,必须将从电影胶片的同一帧生成的每两场合成到一帧中。用于完成该操作的视频信号转换装置首先确定输入的视频信号是否为下拉信号,如果输入的信号是下拉信号,则确定应该将哪几场合成到一个帧中,最终合成这些场,从而生成逐行信号。这种信号处理被称为下拉内插。
为了进行下拉内插,必须首先确定输入的信号是否为下拉信号。第2006-20119号日本专利申请KOKAI公开出版物和第2005-94094号日本专利申请KOKAI公开出版物提供了用于检测下拉信号的装置。在第2006-20119号日本专利申请KOKAI公开出版物中公开的装置通过利用场间(inter-field)动态/静态确定图案和帧间(inter-frame)动态/静态确定图案来检测下拉信号。在第2005-94094号日本专利申请KOKAI公开出版物中公开的装置,即使在一段时间下拉信号扭曲或不一致时也能分辨和检测下拉信号。
假设组成逐行图像(每秒24帧)的多个帧(从该多个帧生成下拉信号)彼此不相同,而设计检测或分辨下拉信号的传统装置。但是,在一些情况下,已经从作为视频信号的逐行图像生成2-3下拉信号或2-2下拉信号,其中,从视频信号中提取了一些帧,并且在视频信号中同一帧被利用两次。这种视频信号用在动画视频中。
如果输入下拉信号(从该下拉信号中已经提取了一些帧),则帧间动态/静态确定图案将与普通的下拉信号图案不匹配。不可避免地,需要较长时间来分辨下拉信号。
发明内容
本发明的一个目的是以高精度来检测利用同一帧图像(例如,连续两次)从逐行图像生成的下拉信号,并对下拉信号进行适当的下拉处理。
根据本发明的一个实施例的下拉信号检测装置包括:差分(difference)计算电路,用于得到输入视频信号的当前场信号和相对于当前场信号延迟一场的信号之间的差分;场间相关确定电路,用于将从差分计算电路输出的差分与第一比较值进行比较,在每个场加上比较结果,将相加的结果与第二比较值进行比较并确定场间相关等级;第一确定电路,用于基于输入的第一标记信息和由场间相关确定电路获取的连续的场间相关等级在每个场周期内确定输入视频信号是否为第一下拉信号和第二下拉信号之一;以及第一标记单元,用于在第一确定电路确定出输入视频信号是第一下拉信号时设置标记,以及第一标记单元用于向第一确定电路提供表示标记的状态的数据作为第一标记信息;第二确定电路,包括第一计数器,第一计数器被配置成对第一确定电路确定出输入视频信号为第一下拉信号的次数进行计数,以及在第一计数器的计数超过第一预置值时,确定输入视频信号是第一下拉信号;以及重置单元,用于在第一确定电路确定输入信号是不同于第一和第二下拉信号的信号时,将第一计数器的计数重置为“0”。
下拉信号检测装置能够以高精度检测通过从逐行图像提取的一些帧并利用同一帧生成的下拉信号,例如,连续两次。因此,该装置能够对下拉信号进行适当的下拉处理。
本发明的其它目的和优点将在以下的描述中给出,并且部分地将从描述变得明显,或者可以通过实施本发明来获得。通过下文中特别指出的装置及其结合可以实现和获得本发明的多个目的和优点。
附图说明
附图结合并构成说明书的一部分,示出了本发明的实施例,并与上述概括描述和以下实施例的详细描述一起用于解释本发明的原理。
图1是示出了根据本发明的结合了下拉信号检测电路的视频信号转换装置的实施例的配置的框图;
图2是示出了根据本发明的下拉信号检测电路的实施例的配置的框图;
图3A到图3D是示出了2-3下拉信号的场间动态/静态确定图案和帧间动态/静态确定图案的图表;
图4A到图4D是示出了2-2下拉信号的场间动态/静态确定图案和帧间动态/静态确定图案的图表;
图5A到图5D是示出了场间动态/静态确定图案和帧间动态/静态确定的结果中包括的等待状态确定图案的实例的图表;
图6A到图6D是示出了场间动态/静态确定图案和帧间动态/静态确定的结果中包括的等待状态确定图案的另一个实例的图表;
图7A和图7B是分别示出了用于检测2-3下拉信号中包括的等待状态确定图案的两个参考图案;
图8A和图8B是分别示出了用于检测2-2下拉信号中包括的等待状态确定图案的两个参考图案;
图9是解释场间下拉图案检测电路36的操作的流程图;
图10是解释下拉信号分辨电路42如何通过利用场间下拉图案检测电路36的输出分辨下拉信号的流程图;
图11是解释帧间下拉图案检测电路41的操作的流程图;以及
图12是解释下拉信号分辨电路42如何通过利用帧间下拉图案检测电路41的输出分辨下拉信号的流程图。
具体实施方式
将参考附图详细描述本发明的实施例。
图1是示出了根据本发明的结合了下拉信号检测电路的视频信号转换装置的实施例的配置的框图。
作为输入到视频信号转换装置的隔行扫描视频信号的当前场信号S1被输入到第一场延迟电路11。第一场延迟电路11在经过一场时间时,输出该信号作为一场延迟信号S2。第一场延迟电路11具有例如两个一场存储区。因此,可以在两个存储区中交替记录输入的一场视频信号。从两个存储区交替读取所记录的视频信号。从而,将下一个当前场信号记录在第一场延迟电路11中作为场信号S1,同时从第一场延迟电路11读取所记录的当前场信号作为一场延迟信号S2。将一场延迟信号S2输入到第二场延迟电路12。第二场延迟电路12在经过一场时间时,输出该信号作为两场延迟信号S3。第二场延迟电路12在配置上与第一场延迟电路11相同。
运动画面内插信号生成电路13通过使用例如运动矢量对当前场信号S1、一场延迟信号S2、以及两场延迟信号S3进行运动内插,从而生成存在于用于一场延迟信号S2的扫描线之间的运动画面内插信号。静止画面内插信号生成电路14从当前场信号S1和两场延迟信号S3生成存在于用于一场延迟信号S2的扫描线之间的静止画面内插信号。更具体地,电路14利用例如当前场信号S1和两场延迟信号S3的平均值或两场延迟信号S3的值生成静止画面内插信号。
运动检测电路15从当前场信号S1和两场延迟信号S3检测帧间运动,生成运动检测信号,将运动检测信号输出到混合电路16。混合电路16基于运动检测信号改变混合比率。电路16将运动画面内插信号与静止画面内插信号进行混合,利用混合比率生成运动自适应内插信号。
根据本发明的下拉信号检测电路17从当前场信号S1、一场延迟信号S2、以及两场延迟信号S3确定一场延迟信号S2是否为下拉信号(pull-down signal)。如果一场延迟信号S2是下拉信号,则电路17生成下拉检测信号和成对场(pair-field)选择信号。稍后将详细描述下拉信号检测电路17。
根据成对场选择信号,第一选择器18选择当前场信号S1或两场延迟信号S3作为与一场延迟信号S2配对的场。将所选择的信号作为成对场信号输出到第二选择器19。如果下拉检测信号指示下拉信号,则第二选择器19选择成对场信号。否则,第二选择器19选择运动自适应内插信号。将所选择的信号作为内插信号输出。信号转换电路20以这些信号被扫描的顺序使内插信号与一场延迟信号(即,直接信号)匹配(或合成),从而生成逐行信号。
视频回放电路21对逐行信号进行模拟到数字(A/D)转换和放大,以生成视频回放信号。显示单元22显示由视频回放信号表示的图像。
图2是示出了根据本发明的下拉信号检测电路17的实施例的配置的框图。
在下拉信号检测电路17中,将当前场信号S1输入到场间差分(绝对值)计算电路31和帧间差分(绝对值)计算电路32。将一场延迟信号S2输入到场间差分计算电路31。将两场延迟信号S3输入到帧间差分计算电路32。
场间差分计算电路31以像素为单位计算当前场信号S1和一场延迟信号S2之间的差分的绝对值。场间差分计算电路31的输出用于确定当前场信号S1和一场延迟信号S2之间的场相关性。另一方面,帧间差分计算电路32以像素为单位计算当前场信号S1和两场延迟信号S3之间的差分的绝对值。帧间差分计算电路32的输出用于确定当前场信号S1和两场延迟信号S3之间的场相关性。
将场间差分计算电路31的输出信号输入到场间比较器33并将其与场间比较等级(level)FD1进行比较。在每个场周期内,由累加式加法器34累加比较结果。将累加结果输入到场间动态/静态确定电路35。场间动态/静态确定电路35将场间累加值比较等级FD2与从累加式加法器34输出的累加结果进行比较。如果场间相关性很强,则电路35确定场间相关性是静态的。如果场间相关性很弱,则电路35确定场间相关性是动态的。
同时,将帧间差分计算电路32的输出信号输入到帧间比较器38并将其与帧间比较等级FM1进行比较。在每个帧周期内,由累加式加法器39累加比较结果。将累加结果输入到帧间动态/静态确定电路40。帧间动态/静态确定电路40将帧间累加值比较等级FM2与从累加式加法器39输出的累加结果进行比较。如果帧间相关性很强,则电路40确定帧间相关性是静态的。如果帧间相关性很弱,则电路40确定帧间相关性是动态的。
场间下拉图案检测电路36确定在多个连续场(例如,五个连续场)的场间动态/静态确定的结果是否与2-3下拉信号或2-2下拉信号特有的图案相同。帧间下拉图案检测电路41确定在多个连续场(例如,五个连续场)的帧间动态/静态确定的结果是否与2-3下拉信号或2-2下拉信号特有的图案相同。
根据场间下拉图案检测的结果和帧间下拉图案检测的结果在预定数量场的时间内是否满足下拉信号条件,下拉信号分辨电路42确定输入的信号是否为诸如2-3下拉信号或2-2下拉信号的下拉信号。将表示输入的信号是否为下拉信号的确定结果输出作为下拉信号检测信号K1。如果输入的信号是下拉信号,则下拉信号分辨电路42输出成对场选择信号K2,其中,成对场选择信号K2表示与一场延迟信号S2成对的场是当前场信号S1还是两场延迟信号S3。
图3A到图3D是示出了2-3下拉信号的场间动态/静态确定图案和帧间动态/静态确定图案的图表。从图3A所示的由每秒24帧组成的逐行图像中的偶数线和奇数线生成图3B所示的2-3下拉信号,作为NTSC隔行前场(top-field)图像和NTSC隔行后场(bottom-field)图像。2-3下拉信号是由每秒60帧组成的隔行图像。将图3A所示的逐行图像(24帧/秒)转换为图3B所示的隔行图像(60帧/秒)。如图3B所示,在隔行图像中交替反复出现两个相同场图像和三个相同场图像。在所生成的隔行图像中,在场间相关性和帧间相关性方面,观察五场周期性。检测2-3下拉信号特有的动态/静态图案。在图3C所示的场间动态/静态图案中,以上述顺序交替反复出现“静态”和“动态”。在图3D所示的帧间动态/静态图案中,以上述顺序交替反复出现“静态”和“动态”。
图4A到图4D是示出了2-2下拉信号的场间动态/静态确定图案和帧间动态/静态确定图案的图表。从图4A所示的由每秒24帧组成的逐行图像中的奇数线和偶数线生成图4B所示的2-2下拉信号,作为PAL隔行前场图像和PAL隔行后场图像。2-2下拉信号是由每秒60帧组成的隔行图像。将图4A所示的逐行图像(24帧/秒)转换为图4B所示的隔行(progressive)图像(50帧/秒)。如图4B所示,在隔行图像中反复出现两个相同场图像。在所生成的隔行图像中,在场间相关性和帧间相关性方面,观察周期性。检测2-2下拉信号特有的动态/静态图案。在图4C所示的场间动态/静态图案中,以上述顺序交替反复出现“静态”和“动态”。在图4D所示的帧间动态/静态图案中,只反复出现“动态”。
上述下拉信号是基于构成逐行图像的帧(每秒24帧)彼此不相同的假设,其中,已经从逐行图像生成下拉信号。但是,在一些情况下,已经从作为视频信号的逐行图像生成2-3下拉信号或2-2下拉信号,其中,已经从视频信号中提取了一些帧并且同一帧被连续使用两次。可以在例如几秒的时间内对几个连续的帧在普通下拉信号中插入这种视频信号。这种视频信号用在动画视频中。
迄今为止,这种输入信号不能被分辨为下拉信号。结果,不能够适当地处理任意输入的下拉信号。通过利用下拉信号显示的图像质量较差。
图5A到图5D是示出了将每两个连续帧相同(图5A中A、A;C、C;E、E)的逐行图像转换为2-3下拉信号(图5B)并且执行场间动态/静态确定和帧间动态/静态确定的情况。场间确定的结果是例如如图5C所示的框中表示的“静态、静态、静态、动态、静态”的反复出现的图案。帧间确定是例如如图5D所示的框中表示的“静态、静态、静态、动态、动态”的反复出现的图案。因此,在动态/静态确定的结果中观察分别具有五场周期性和五帧周期性的两个特定的动态/静态图案。这里,将这些特定图案称为等待状态确定图案。如果检测到等待状态确定图案,则可能检测到从逐行图像生成的任何下拉信号,其中,已经从逐行图像中提取一些帧。
图5A所示的逐行图像由帧A、A、C、C、E、及F组成。可代替的,逐行图像可以由A、B、B、D、D、及F、或A、B、C、C、E、及F组成。在可选的情况下,动态/静态确定也导致类似的等待状态图案。
如上所述,该实施例检测从均由两个连续相同帧图像组成的逐行图像生成的下拉信号。但是,该实施例能够检测从由三个或更多连续相同帧图像组成的逐行图像生成的任意下拉信号。准备许多等待状态确定图案,不管已经从逐行信号(24帧/秒)提取了多少帧(即,连续相同帧),该实施例都能够检测下拉信号。
图6A到图6D示出了场间动态/静态确定和帧间动态/静态确定的结果中包括的等待状态确定图案的另一个实例。如图6A所示,构成逐行图像的帧图像包括两个连续相同帧。因此,该实施例能够检测由框中表示的四个确定值组成的等待确定图案。在场间动态/静态确定结果中,图案是如图6C所示的“静态、静态、动态、静态”。在帧间动态/静态确定结果中,图案是如图6D所示的“静态、静态、动态、动态”。
图7A和图7B是分别示出两个参考图案的图表,场间下拉图案检测电路36参考这两个参考图案,以从图5C和图6C所示的场间动态/静态确定检测出等待状态确定图案。图8A和图8B是分别示出两个参考图案的图表,场间下拉图案检测电路41参考这两个参考图案,以从图5D和图6D所示的帧间动态/静态确定检测等待状态确定图案。图7A、图7B、图8A、及图8B所示的参考图案被存储在帧间下拉图案检测电路41。
例如,如图7A所示的每个参考图案均是“静态、静态、静态、动态、静态”确定图案。每个参考图案均关于下一个参考图案一个接一个的数据项目被转移。图案检测电路36将在连续场执行的动态/静态确定结果存储到例如FIFO存储器中。场间动态/静态确定的结果在每个场周期内被转移到例如右边,新的确定结果被存储在FIFO存储器的头部(左端)。在每个场周期内,图案检测电路36利用图7A和图8A所示的参考图案来确定存储在FIFO存储器中的结果是否与等待状态确定图案相同。类似地,帧间下拉图案检测电路41参考图7B和图8B所示的参考图案,以从帧间动态/静态确定的结果检测等待状态确定图案。
参考图5A到图5D或图6A到图6D阐述的等待状态图案将很可能出现在普通下拉图案之间(例如,在普通下拉图案中的几个帧的时间,持续几秒的时间)。在图2所示的电路17中,图案检测电路36例如在检测了普通下拉图案之后没有检测到下拉图案时,不立即输出下拉图案非检测信号。而是,电路36检测等待状态图案并保持输出下拉图案检测信号直到检测到等待状态图案。
如果等待状态图案持续的时间超过预置时间并且如果在等待状态图案之后检测到普通下拉图案,则下拉信号分辨电路42保持输出下拉检测信号。
图9是解释场间下拉图案检测电路36的操作的流程图。图11是解释帧间下拉图案检测电路41的操作的流程图。检测电路36和41几乎以同样的方式进行操作。因此,将参考图9仅详细解释场间下拉图案检测电路36的操作。图10是解释下拉信号分辨电路42如何通过利用场间下拉图案检测电路36的输出分辨下拉信号的流程图。图12是解释下拉信号分辨电路42如何通过利用帧间下拉图案检测电路41的输出分辨下拉信号的流程图。不论下拉信号分辨电路42是利用场间下拉图案检测电路36的输出还是利用帧间下拉图案检测电路41的输出,下拉信号分辨电路均以同样的方式进行操作。因此,将参考图10仅详细解释下拉信号分辨电路42的操作。
如上所述,如果场间下拉图案检测的结果和帧间下拉图案检测的结果在预定数量场的时间内满足下拉信号条件,则下拉信号分辨电路42确定输入的场信号是诸如2-3下拉信号或2-2下拉信号的下拉信号。在这种情况下,下拉信号分辨电路42输出下拉信号检测信号。
首先,将参考图9的流程图解释下拉信号分辨电路42如何进行操作。在每个场执行该流程图示出的处理。
如图3C和图4C所示,图案检测电路36关于指定数目的场(图3C中为5;图4C中为2)确定从场间动态/静态确定电路35提供的场间动态/静态确定的结果是否与下拉图案特有的图案完全相同(框101)。如果场间动态/静态确定的结果与该图案相同,则图案确定电路36输出下拉图案检测信号(框106)。
如果场间动态/静态确定的结果与下拉图案特有的图案不相同(如果在框101中为否),则图案检测电路36确定是否设置了等待状态检测标记(稍后描述)(框102)。如果没有设置等待状态检测标记(如果在框102中为否),则图案检测电路36输出下拉图案非检测信号(框104)。
如果设置了等待状态检测标记(如果在框102中为是),则下拉图案检测电路36在指定数目的场确定场间动态/静态确定的结果是否与等待状态图案完全相同(框103)。如果场间动态/静态确定的结果与等待状态图案完全相同,则电路36输出等待状态图案检测信号(框105)。
将参考图10的流程图解释信号分辨电路42如何通过利用场间下拉图案检测电路36检测到的信号来分辨下拉信号。在每个场执行该流程图所示的处理。
信号分辨电路42确定图案检测电路36是否已经检测到下拉图案(框201)。如果图案检测电路36已经检测到下拉图案,则设置场间等待状态检测标记(框202)。接下来,等待状态图案检测时间计数器42c被清零(框203),并且对下拉图案检测时间计数器42d进行增计数(框204)。
信号分辨电路42确定下拉图案检测时间计数器42d的计数是否大于阈值THp(框205)。如果下拉图案检测时间计数器42d的计数等于或小于阈值THp(如果在框205中为否),则分辨电路42输出下拉信号非检测信号(框213)。
如果下拉图案检测时间计数器42d大于阈值THp(如果在框205中为是),则信号分辨电路42对下拉图案检测时间计数器42d清零(框206)。然后,信号分辨电路42输出下拉信号检测信号(框207)。从而,将下拉信号检测电路17设置到下拉模式(框208)。因此,如果检测到了比阈值THp表示的数目更多的下拉图案,则下拉信号分辨电路42输出下拉信号检测信号。从而能够稳定地处理下拉信号。
在下拉模式中,下拉信号分辨电路42只监控来自场间图案检测电路36的下拉图案非检测信号。即,在下拉模式下,即使在框105(图9)中检测到了等待状态图案检测信号或者即使在框106中输入下拉图案检测信号,信号分辨电路42也什么都不做。
在下拉模式下,可以将图5C和图5D或图6C和图6D所示的这种等待状态图案输入到图案检测电路36。在这种情况下,图案检测电路36执行框101、102、103、及105的处理并输出等待状态图案检测信号。但是,下拉信号分辨电路42保持在下拉模式。在传统装置中,在这种情况下,下拉非检测信号如在框104被输出,并且下拉信号分辨电路被解除下拉模式。从而,将场信号S1、S2、及S3作为普通视频信号处理。因此,在传统装置中,在显示单元显示的图像质量劣化。在该实施例中,因为如果场间动态/静态确定导致了等待状态图案,则将场信号S1、S2、及S3作为下拉信号处理,因此不会发生这种图像质量劣化。
如果在下拉模式下输入普通视频信号(不是如图3A到图6D所示的2-3下拉信号或2-2下拉信号)(如果在框103中为否),则图案检测电路36输出下拉信号非检测信号(框104)。
响应于该下拉图案非检测信号,下拉信号分辨电路42离开下拉模式(完成框208)并在框201和209中执行确定框。然后,下拉图案检测时间计数器42d清零(框210),等待状态图案检测时间计数器42c被清零(框211),并且状态检测标记42a被重置(框212)。进一步地,输出下拉信号非检测信号(框213)。从而,下拉信号检测电路17从下拉模式切换到普通模式(框214)。即,下拉信号分辨电路42监控下拉图案检测信号、下拉图案非检测信号、以及等待状态图案检测信号。
在输入一些普通视频信号(在普通模式下)之后,再次输入连续下拉图案信号。在这种条件下,可以在下拉图案检测时间计数器42d的计数仍然等于或小于阈值THp时,输入如图5C、图5D、图6C、及图6D所示的这种等待状态图案。在这种情况下,图案检测电路36执行框101、102、103、及105的处理,输出等待状态图案检测信号。下拉信号检测电路17在此时仍处于普通模式。因此,如果图案检测电路36已经输出了等待状态图案检测信号,则信号分辨电路42执行框201、209、及215。从而,等待状态图案检测时间计数器42c进行增计数(count up)。因此,所保持的下拉图案检测时间计数器42d的计数不同于检测到普通视频信号的情况。
在等待状态图案持续几个帧的时间之后,场间动态/静态确定的结果可以从等待状态图案改变回到普通下拉图案。如果是这种情况,则图案检测电路36输出下拉图案检测信号(框106)。由于下拉图案检测信号被输出,信号分辨电路42执行框201和203,下拉图案检测时间计数器42d进行增计数。更具体地,信号分辨电路42从在检测等待状态图案之前立即可用的值开始计数。因此,即使等待状态图案被输入并且没有检测到普通下拉图案,那么也不重置下拉图案检测时间计数器42d的计数。在传统的装置中,每当在短于下拉图案检测时间计数器42d的阈值的时间内输入具有图5C和图5D或图6C和图6D所示的等待图案的场信号时,重置下拉图案检测时间计数器42d。因此,需要较长时间来分辨下拉信号。在该实施例中,因为不是每次输入场信号时都重置下拉图案检测时间计数器42d,所以从不需要那么长时间来分辨下拉信号。
在普通模式下,等待状态图案可以在检测到典型的下拉信号之后持续一定时间,并且等待状态图案检测时间计数器42c的计数可以超过阈值THw(在框216中为是)。在这种情况下,信号分辨电路42确定出输入的信号是普通视频信号并对下拉图案时间检测计数器和等待状态图案时间计数器进行清零,两个均清零到“0”(框210、211)。重置场间等待状态检测标记(框212),输出下拉信号非检测信号(框213)。然后,将下拉信号分辨电路42设置到普通模式(框214)。
在上述方法中,即使在已经输入普通下拉信号后,使用同一帧图像从逐行图像生成的下拉信号(每秒24帧)例如被连续两次输入到具体实施装置,也不对下拉图案检测时间计数器42d进行初始化。这抑制了检测下拉信号需要相当长的时间的现象。
对于本领域的技术人员来说,将很容易发现其它优点和改进方案。因此,本发明具有其更宽的范围,而并不局限于在此描述并示出的特定细节和各个实施例。因此,在不背离由所附权利要求及其等价物所限定的总体发明思想的精神和范围的情况下,可以进行多种改进。

Claims (10)

1.一种下拉信号检测装置,其特征在于,包括:
差分计算电路,用于得到输入视频信号的当前场信号和相对于所述当前场信号延迟一场的信号之间的差分;
场间相关确定电路,用于将从所述差分计算电路输出的所述差分与第一比较值进行比较,在每个场加上所述比较结果,将相加的结果与第二比较值进行比较并确定场间相关等级;
第一确定电路,用于基于输入的第一标记信息和由所述场间相关确定电路获取的连续场间相关等级的图案,在每个场周期内确定所述输入视频信号是否为第一下拉信号和第二下拉信号中的一个;以及
第一标记单元,用于在所述第一确定电路确定出所述输入视频信号是所述第一下拉信号时设置标记,以及用于向所述第一确定电路提供表示所述标记的状态的数据作为所述第一标记信息;
第二确定电路,包括被配置成对所述第一确定电路确定所述输入视频信号是所述第一下拉信号的次数进行计数的第一计数器,以及所述第二确定电路在所述第一计数器的计数超过第一预置值时,确定所述输入视频信号是所述第一下拉信号;以及
重置单元,用于在所述第一确定电路确定出所述输入视频信号是不同于所述第一和第二下拉信号的信号时,将所述第一计数器的计数重置为“0”。
2.根据权利要求1所述的下拉信号检测装置,其特征在于,在所述标记被设置时,所述第一确定电路确定所述输入视频信号是所述第二下拉信号,在所述输入视频信号不是所述第二下拉信号时,确定所述输入视频信号是不同于所述第一和第二下拉信号的信号。
3.根据权利要求2所述的下拉信号检测装置,其特征在于,进一步包括:第三确定电路,包括被配置成对所述第一确定电路确定所述输入视频信号是所述第二下拉信号的次数进行计数的第二计数器,以及所述第三确定电路在所述第二计数器的计数超过第二预置值时,确定所述输入视频信号是不同于所述第一和第二下拉信号的信号并将所述第一和第二计数器重置为“0”。
4.根据权利要求1所述的下拉信号检测装置,其特征在于,所述第一下拉信号是通过将表示由不同帧图像组成的图像的24帧每秒的第二逐行扫描视频信号转换为2-3下拉信号和2-2下拉信号中的一个而生成的信号,以及所述第二下拉信号是通过将表示由包括连续相同图像的帧图像组成的图像的24帧每秒的第二逐行扫描视频信号转换为2-3下拉信号或2-2下拉信号而生成的信号。
5.根据权利要求4所述的下拉信号检测装置,其特征在于,所述第二下拉信号是通过将表示由包括两个连续相同图像的帧图像组成的图像的24帧每秒的第二逐行扫描视频信号转换为2-3下拉信号和2-2下拉信号中的一个而生成的信号。
6.一种视频信号转换装置,其特征在于,包括:
场延迟电路,用于提供通过对输入视频信号的当前场延迟一场而生成的一场延迟信号,以及通过对所述一场延迟信号延迟一场而生成的两场延迟信号。
内插信号生成电路,用于从所述当前场信号、所述一场延迟信号、以及所述两场延迟信号中的至少一个生成第一内插信号;
下拉信号检测电路,用于从所述当前场信号、所述一场延迟信号、以及所述两场延迟信号中检测下拉信号;
第一选择器,用于基于由所述下拉信号检测电路执行的检测结果选择所述第一和第二内插信号中的一个,以及所述第一选择器用于提供所选择的信号作为成对场信号;
第二选择器,用于基于由所述下拉信号检测电路执行的检测结果选择所述第一内插信号和所述成对场信号中的一个,以及所述第二选择器用于提供所选择的信号作为第二内插信号;以及
转换电路,用于对所述一场延迟信号和所述第二内插信号进行合成,从而提供逐行扫描信号,
所述下拉信号检测电路包括:
差分计算电路,用于得到所述当前场信号和所述一场延迟信号之间的差分;
场间相关确定电路,用于将从所述差分计算电路输出的第一差分值与第一比较值进行比较,在每个场加上比较结果,在每个场将相加的结果与第二比较值进行比较并确定场间相关等级;
第一确定电路,用于基于输入的第一标记信息和由所述场间相关确定电路获取的连续场间相关等级的图案,在每个场周期内确定所述输入视频信号是否为第一下拉信号和第二下拉信号中的一个;以及
第一标记单元,用于在所述第一确定电路确定出所述输入视频信号是所述第一下拉信号时设置标记,以及所述第一标记单元用于向所述第一确定电路提供表示所述标记的状态的数据作为所述第一标记信息;
第二确定电路,包括被配置成对所述第一确定电路确定所述输入视频信号是所述第一下拉信号的次数进行计数的第一计数器,以及所述第二确定电路用于在所述第一计数器的计数超过第一预置值时确定所述输入视频信号是所述第一下拉信号;以及
重置单元,用于在所述第一确定电路确定出所述输入视频信号是不同于所述第一和第二下拉信号的信号时,将所述第一计数器的计数重置为“0”。
7.根据权利要求6所述的视频信号转换装置,其特征在于,在所述标记被设置时,所述第一确定电路确定所述输入视频信号是所述第二下拉信号,在所述输入视频信号不是所述第二下拉信号时,确定所述输入视频信号是不同于所述第一和第二下拉信号的信号。
8.根据权利要求6所述的视频信号转换装置,其特征在于,进一步包括:显示单元,用于显示由所述转换电路提供的所述逐行扫描信号。
9.根据权利要求7所述的视频信号转换装置,其特征在于,所述第一下拉信号是通过将表示由不同帧图像组成的图像的24帧每秒的第二逐行扫描视频信号转换为2-3下拉信号和2-2下拉信号中的一个而生成的信号,以及所述第二下拉信号是通过将表示由包括连续相同图像的帧图像组成的图像的24帧每秒的第二逐行扫描视频信号转换为2-3下拉信号和2-2下拉信号中的一个而生成的信号。
10.一种下拉信号检测方法,其特征在于,包括:
提供输入视频信号的当前场信号和相对于所述当前场信号延迟一场的信号之间的差分;
将所述差分与第一比较值进行比较,在每个场加上比较结果,将所述相加的结果与第二比较值进行比较,确定场间相关等级并提供所述场间相关等级;
基于输入的第一标记信息和所述连续场间相关等级的图案,在每个场周期内确定所述输入视频信号是否为第一下拉信号和第二下拉信号中的一个,并且提供确定结果作为信号确定的结果;
在所述输入视频信号被确定为所述第一下拉信号时设置标记,并且提供表示所述标记的状态的数据作为所述第一标记信息;
对所述输入视频信号被确定为所述第一下拉信号的次数进行计数,并且在所计数的次数超过第一预置值时最终确定所述输入视频信号是所述第一下拉信号;以及
在所述输入视频信号被确定为不同于所述第一和第二下拉信号的信号时,将所计数的次数重置为“0”。
CNA2007101643728A 2006-10-31 2007-10-30 下拉信号检测装置、下拉信号检测方法及视频信号转换装置 Pending CN101188724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006297153A JP4936857B2 (ja) 2006-10-31 2006-10-31 プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置
JP2006297153 2006-10-31

Publications (1)

Publication Number Publication Date
CN101188724A true CN101188724A (zh) 2008-05-28

Family

ID=39015750

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101643728A Pending CN101188724A (zh) 2006-10-31 2007-10-30 下拉信号检测装置、下拉信号检测方法及视频信号转换装置

Country Status (4)

Country Link
US (1) US8203650B2 (zh)
EP (1) EP1919211A2 (zh)
JP (1) JP4936857B2 (zh)
CN (1) CN101188724A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101437136B (zh) * 2007-11-12 2011-10-05 瑞萨电子株式会社 图像处理设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4388126B1 (ja) 2008-06-27 2009-12-24 株式会社東芝 プルダウン信号検出装置及びプルダウン信号検出方法、順次走査変換装置
WO2010109636A1 (ja) * 2009-03-26 2010-09-30 富士通株式会社 情報処理装置およびプログラム
JP2012231303A (ja) * 2011-04-26 2012-11-22 Sony Corp 画像処理装置および方法、並びにプログラム
US8718448B2 (en) 2011-05-04 2014-05-06 Apple Inc. Video pictures pattern detection

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626086B2 (ja) 1988-10-21 1997-07-02 富士電機株式会社 自動販売機の飲料加熱装置
JP3102494B2 (ja) 1990-09-28 2000-10-23 株式会社日立製作所 信号検出回路
MY113223A (en) * 1994-12-29 2001-12-31 Sony Corp Processing of redundant fields in a moving picture to achive synchronized system operation
US5563651A (en) * 1994-12-30 1996-10-08 Thomson Consumer Electronics, Inc. Method and apparatus for identifying video fields produced by film sources employing 2-2 and 3-2 pull down sequences
JPH10145779A (ja) * 1996-11-06 1998-05-29 Sony Corp フィールド検出装置およびフィールド検出方法、画像符号化装置および画像符号化方法、並びに記録媒体および記録方法
JPH10257485A (ja) 1997-03-10 1998-09-25 Victor Co Of Japan Ltd 繰り返し画像検出回路及び画像符号化装置
KR100351159B1 (ko) * 2000-12-06 2002-09-05 엘지전자 주식회사 영상 복원 장치 및 방법
JP2002290927A (ja) * 2001-03-27 2002-10-04 Toshiba Corp フィルムモード判別回路、フィルムモード判別方法、及び順次走査変換テレビジョン受像機
WO2003084227A1 (fr) * 2002-04-01 2003-10-09 Matsushita Electric Industrial Co., Ltd. Dispositif de determination du procede d'interpolation de champ
JP4120265B2 (ja) * 2002-05-23 2008-07-16 ソニー株式会社 信号処理装置およびその方法、並びにそのプログラム
KR20050086876A (ko) 2002-11-26 2005-08-30 코닌클리케 필립스 일렉트로닉스 엔.브이. 모션 시퀀스 패턴 검출
US7050088B2 (en) * 2003-01-06 2006-05-23 Silicon Integrated Systems Corp. Method for 3:2 pull-down film source detection
KR100547120B1 (ko) * 2003-06-14 2006-01-26 삼성전자주식회사 그룹화에 의한 영화 영상 검출 방법 및 장치
JP2005094094A (ja) * 2003-09-12 2005-04-07 Sony Corp 画像処理装置および画像処理方法
JP2006020119A (ja) 2004-07-02 2006-01-19 Fujitsu General Ltd プルダウン検出回路
JP2006094094A (ja) 2004-09-24 2006-04-06 Mitsubishi Electric Corp フレーム転送装置
US20060104356A1 (en) * 2004-11-15 2006-05-18 Microsoft Corporation Timing for decoder buffer examination
US7612828B2 (en) * 2006-02-15 2009-11-03 Lsi Corporation Progressive video detection with aggregated block SADS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101437136B (zh) * 2007-11-12 2011-10-05 瑞萨电子株式会社 图像处理设备
US8405767B2 (en) 2007-11-12 2013-03-26 Renesas Electronics Corporation Image processing device

Also Published As

Publication number Publication date
US8203650B2 (en) 2012-06-19
JP4936857B2 (ja) 2012-05-23
JP2008118223A (ja) 2008-05-22
EP1919211A2 (en) 2008-05-07
US20080100745A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
US6891571B2 (en) Method and apparatus for improving video quality
US7474355B2 (en) Chroma upsampling method and apparatus therefor
CN100417188C (zh) 块模式自适应运动补偿
CN100440964C (zh) 使用检测的抖动的解交错设备和方法
US20050243204A1 (en) Conversion of interlaced video streams into progressive video streams
CN100542259C (zh) 视频处理设备和方法
CN1647522B (zh) 场内插方法判定装置
CN101188724A (zh) 下拉信号检测装置、下拉信号检测方法及视频信号转换装置
EP1723786B1 (en) Motion compensation deinterlacer protection
JP4772562B2 (ja) プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法
US7082161B2 (en) Television/cinema scheme identification apparatus and identification method
US20140028909A1 (en) Method for converting frame rate and video processing apparatus using the same
JP2005167887A (ja) 動画像フォーマット変換装置及び方法
CN100355279C (zh) 处理运动信息的方法和设备
US20040189877A1 (en) Apparatus for detecting a common frame in an interlaced image
JP2003179884A (ja) プルダウン信号検出装置、プルダウン信号検出方法、高解像度化画像処理装置、高解像度化画像処理方法、画像符号化装置および画像符号化方法
US7616693B2 (en) Method and system for detecting motion between video field of same and opposite parity from an interlaced video source
US7796189B2 (en) 2-2 pulldown signal detection device and a 2-2 pulldown signal detection method
US8872980B2 (en) System and method for accumulative stillness analysis of video signals
JP3812921B2 (ja) 映像信号識別方法及びそれを用いた映像信号の処理方 法
KR100624304B1 (ko) 움직임을 이용한 적응적인 영상 디인터레이스 장치 및 그방법
JPH0795441A (ja) テレビジョン信号処理方式
US8373798B2 (en) Text protection device and related motion adaptive de-interlacing device
KR20060019041A (ko) 필름모드 판별장치 및 그 방법
KR100987770B1 (ko) 비월 주사 영상 신호의 필드간 장면 전환시의 화면 깨짐현상을 최소화한 ipc 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080528