CN101221928B - 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 - Google Patents
用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 Download PDFInfo
- Publication number
- CN101221928B CN101221928B CN2008100020480A CN200810002048A CN101221928B CN 101221928 B CN101221928 B CN 101221928B CN 2008100020480 A CN2008100020480 A CN 2008100020480A CN 200810002048 A CN200810002048 A CN 200810002048A CN 101221928 B CN101221928 B CN 101221928B
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor
- layer
- silicon nitride
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000009977 dual effect Effects 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 34
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 19
- 239000012212 insulator Substances 0.000 claims description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims 3
- 150000002815 nickel Chemical class 0.000 claims 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
公开了在FinFet器件的鳍之上形成全硅化栅极的方法。该公开提供以下方法，在每个鳍之上从多晶硅层和多晶硅锗层构图出栅极叠层，然后去除其中一个鳍之上的多晶硅锗层。该公开还包括，在两个鳍之上形成金属层并且对FinFet器件进行退火处理以便在FinFet器件的每个鳍之上形成全硅化栅极。
Description
技术领域
本公开一般涉及半导体制备，更特别地，涉及在FinFet器件的鳍之上形成双重全硅化栅极的方法。
背景技术
硅化物工艺对于改善半导体器件的性能特性是重要的。常规硅化物栅极方法包括形成带有全硅化栅极的半导体器件以便降低电阻并减少电栅极电介质的厚度。该方法一直应用于互补金属氧化物半导体(CMOS)。通常，带有全硅化栅极的CMOS器件是通过使用化学机械抛光(CMP)以去除覆盖器件栅极的各层/材料从而对栅极进行全硅化并获得所需的阈值电压而制造出来的。CMP包括与抛光垫一起使用研磨和腐蚀化学注浆来去除器件中希望去除的材料。然而，使用CMP制造CMOS器件的现有方法并不适用于FinFet器件。特别地，对于FinFet的结构特性，诸如CMP的制造方法会对鳍造成严重损坏。此外，对FinFet器件而言，很难用CMP来准确控制剩余的多晶硅栅极的厚度。因此，目前还没有用于制造带有全硅化栅极的FinFet半导体器件的方法。
发明内容
公开了一种在FinFet器件的鳍之上形成全硅化栅极的方法。该公开提供以下方法，在每个鳍之上从多晶硅层和多晶硅锗层构图出栅极叠层，然后去除其中一个鳍之上的多晶硅锗层。该公开还包括，在两个鳍之上形成金属层并且对FinFet器件进行退火处理以便在FinFet器件的每个鳍之上形成全硅化栅极。
本公开的第一方面是一种方法，包括：提供具有第一鳍和第二鳍的绝缘体上半导体衬底，该第一鳍和第二鳍由绝缘体上半导体衬底的绝缘体上半导体层形成；在每个鳍之上形成第一多晶硅层；在第一多晶硅层之上形成多晶硅锗层；在每个鳍之上从第一多晶硅层和多晶硅锗层构图出栅极叠层；去除第二鳍之上的多晶硅锗层；在两个鳍之上形成金属层；以及进行退火处理以便在第一鳍和第二鳍之上形成全硅化栅极，其中第二鳍之上的全硅化栅极是富含金属的。
本公开的第二方面是一种方法，包括：提供具有第一鳍和第二鳍的绝缘体上半导体衬底，该第一鳍和第二鳍由绝缘体上半导体衬底的绝缘体上半导体层形成，每个鳍都有氮化硅帽和氧化侧壁，绝缘体上半导体衬底还包括掩埋绝缘体层；在每个鳍之上形成第一多晶硅层；在第一多晶硅层之上形成多晶硅锗层；在每个鳍之上从第一多晶硅层和多晶硅锗层构图出栅极叠层；去除第二鳍之上的多晶硅锗层；在两个鳍之上形成镍层；进行退火处理以便在第一鳍和第二鳍之上形成全硅化栅极，其中第二鳍之上的全硅化栅极是富含镍的。
本公开的第三方面是一种方法，包括：提供具有第一鳍和第二鳍的绝缘体上半导体衬底，该第一鳍和第二鳍由绝缘体上半导体衬底的绝缘体上半导体层形成，每个鳍都有氮化硅帽和氧化侧壁，绝缘体上半导体衬底还包括掩埋绝缘体层；在每个鳍之上形成第一多晶硅层；在第一多晶硅层之上形成多晶硅锗层；在每个鳍之上从第一多晶硅层和多晶硅锗层构图出栅极叠层；在每个鳍的附近形成源极区域和漏极区域；在每个鳍的附近形成氮化硅隔离物；去除第二鳍之上的多晶硅锗层；在两个鳍之上形成镍层；进行退火处理以便在第一鳍和第二鳍之上形成全硅化栅极，其中第二鳍之上的全硅化栅极是富含镍的。
通过阅读对于本公开实施例的更具体的描述，本公开的上述和其它特征将更加明显。
附图说明
以下参照附图更详细地描述本公开的实施例，其中相同标记表示相同元件，并且其中：
图1-图9示出根据本公开的用于在FinFet器件的鳍之上形成双重全硅化栅极的方法的实施例。
具体实施方式
参照附图，图1-图9说明根据本公开的用于在FinFet器件的鳍之上形成双重全硅化栅极的方法的实施例。
如图1-图3所示，第一道工序包括：提供具有第一鳍22和第二鳍24(图2和图3)的绝缘体上半导体衬底10，该第一鳍22和第二鳍24由绝缘体上半导体衬底10的绝缘体上半导体层14形成。正如图3所示，每个鳍22、24都有氮化硅帽12和氧化侧壁26、28。绝缘体上半导体衬底10还包括体硅层18之上的掩埋绝缘体层16。
如图1所示，在第一道工序中，在绝缘体上半导体衬底10的绝缘体上半导体层14之上沉积氮化硅帽12。绝缘体上半导体衬底10可以包括掩埋绝缘体层16。绝缘体上半导体层14和/或体硅层18可以包括许多材料，包括硅，锗，锗硅，碳硅以及本质上由一种或多种III-V族化合物半导体组成的那些材料，其中III-V族化合物半导体具有由公式AlX1GaX2InX3AsY1PY2NY3SbY4定义的组分，其中X1、X2、X3、Y1、Y2、Y3和Y4表示相对比例，每一个都大于等于0并且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是总的相对摩尔量)。其它合适的衬底包括具有组分为ZnA1CdA2SeB1TeB2的II-VI族化合物半导体，其中A1、A2、B1和B2是相对比例，每一个都大于等于0并且A1+A2+B1+B2＝1(1是总的摩尔量)。另外，绝缘体上半导体层14和/或体硅层18可以采用常规方式掺杂有N型杂质或P型杂质。N型掺杂物可以包括但不限于：磷(P)，砷(As)，锑(Sb)，而p型掺杂物可以包括但不限于：硼(B)，铟(In)和镓(Ga)。
如图1所示，可以使用常规光刻法工艺沉积光刻胶掩模20并对其进行构图，使得这些区域暴露以便开始形成鳍，下面会更详细地进行描述。正如这里使用的那样，“沉积”可以包括适合于要沉积的材料的所有目前已知的或未来开发的工艺，包括但不限于例如：化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、半大气压CVD(SACVD)和高密度等离子体CVD(HDPCVD)、快速加热CVD(RTCVD)、超高真空CVD(UHVCVD)、有限反应处理CVD(LRPCVD)、有机金属CVD(MOCVD)、溅射沉积、离子束沉积、电子束沉积、激光辅助沉积、热氧化、热氮化、旋转涂敷法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化、分子束外延(MBE)、电镀、蒸发。
如图2所示，在下一道工序中，例如利用反应离子蚀刻(RIE)去除因光刻胶掩模20而未暴露出来的部分氮化硅帽12和绝缘体上半导体层14。蚀刻延伸贯穿氮化硅帽12、绝缘体上半导体层14，并在掩埋绝缘体层16停止，由此形成覆盖有氮化硅的鳍22、24。蚀刻化学剂可以是用于上述各层的所有目前已知的或未来开发的配方，例如，基于溴化氢(HBr)的化学剂。
如图3所示，在下一道工序中，例如通过使用氧(O2)灰化或溶剂剥离去除光刻胶掩模20。然后利用常规热氧化工艺在鳍22、24的侧面之上形成栅极氧化层26、28。作为选择，可以沉积高k电介质材料以形成栅极电介质。栅极电介质材料可以包括但不限于：硅化铪(HfSi)、氧化铪(HfO2)、硅化锆(ZrSiOx)、氧化锆(ZrO2)、氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、高k材料或这些材料的任意组合。此外，高k材料的例子包括但不限于：诸如Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3的金属氧化物，或诸如HfA1SiA2OA3或HfA1SiA2OA3NA4的金属硅酸盐，其中A1、A2、A3和A4表示相对比例，每一个都大于等于0并且A1+A2+A3+A4＝1(1是总的相对摩尔量)。
如图4所示，在下一道工序中，在每个鳍22、24之上形成第一多晶硅层34。在第一多晶硅层34之上形成多晶硅锗层36，并使用常规光刻法工艺在多晶硅锗层36之上沉积光刻胶掩模38，以便在每个鳍22、24之上从第一多晶硅层34和多晶硅锗层36构图出栅极叠层40、42。
如图5A-图5B所示，在下一道工序中，例如使用RIE去除因光刻胶掩模38(仅图5A)而未暴露出来的部分多晶硅层34和多晶硅锗层36。蚀刻延伸贯穿多晶硅层34和多晶硅锗层36，在氮化硅帽12和掩埋绝缘体层16停止。然后，例如使用氧(O2)灰化和溶剂剥离去除光刻胶掩模38(仅图5A)。
如图5A所示，在对栅极叠层40和42构图之后，通过使用任何已知的或未来开发的工艺，在每个鳍22、24的附近形成源极/漏极(S/D)区域44、46、48、50。正如本领域技术人员熟知的那样，S/D区域可以包括晕圈和扩展区域(未示出)。如图6A-图6B所示，通过使用任何已知的或未来开发的工艺，在每个鳍22、24的附近还形成隔离物52、隔离物54。隔离物52、隔离物54可以包括任何合适的电介质材料，如二氧化硅、氮化硅或二氧化硅和氮化硅的合成物。然而，在优选实施例中，隔离物52、隔离物54包括氮化硅。
如图7A-图7B所示，在下一道工序中，利用光刻胶掩模56完全覆盖第一鳍22，而使第二鳍24暴露。对该器件进行蚀刻，并且去除暴露出来的鳍24之上的多晶硅锗层36。蚀刻延伸贯穿多晶硅锗层36，在多晶硅层34停止。在这种情况中，通过使用各向同性蚀刻可以去除多晶硅锗层36。正如图8所示，在完成蚀刻之后，鳍22之上的栅极叠层40的厚度要比鳍24之上的栅极叠层42的厚度更厚，这是因为鳍22之上有剩余的多晶硅锗层36。
如图8-图9所示，去除光刻胶56并且开始S/D退火处理以激活掺杂物。然后在两个鳍22、24之上形成金属层60并进行退火(表示为箭头62)以便分别在第一鳍22和第二鳍24之上形成全硅化栅极64、66，其中第二鳍24之上的全硅化栅极66是富含金属的，亦即，金属和硅化物的比率大于1。在退火处理期间，将FinFet器件加热到反应温度并保持一段时间，使得金属层60和与其接触的Si和SiGe起化学反应，由此形成与第一鳍22之上的剩余多晶硅锗层36以及与第二鳍24之上的剩余多晶硅层34对接的硅化物层68(图9)。在这种情况中，包含多晶硅锗层36的栅极叠层40比栅极叠层42更厚。因此，与栅极叠层42相比，金属层60需要提供更多反应物以全硅化多晶硅层34。在一个实施例中，金属层60是由镍形成的。因此，对栅极叠层42之上的金属层60进行退火处理形成用于栅极叠层42的富含镍的全硅化硅化镍层68，以便朝着价带方向移动栅极叠层42的功函。对栅极叠层40之上的金属层60进行退火形成用于栅极叠层40的全硅化硅化镍层68，以便朝着导带方向移动栅极叠层40的功函。因此，获得用于两个鳍22、24的所需阈值电压。
此外，可以采用多次退火处理。在这种情况中，退火62包括：在第一温度进行退火62；去除两个鳍之上的金属层60中的所有未反应金属；以及在第二温度进行退火，其中第二温度高于第一温度。在一个实施例中，第一退火温度介于300℃到350℃之间，而第二退火温度介于400℃到500℃之间。通过使用常规湿式化学蚀刻可以去除未反应的金属。此外，金属层60是用镍形成的，但可以使用与硅反应以生成硅化物的各种其它金属，包括但不限于Co、Ni、Pt、Ti和W。
尽管连同上面概述的特殊实施例一起描述了本公开，但是对本领域技术人员而言，许多替选方案、修改和变更都是显然的。因此，上面阐述的本公开的实施例只是说明性的，而非限制性的。可以做出各种变更而并不背离所附权利要求书限定的本公开的实质和范围。
应理解到，上面描述的工序的次序仅仅是说明性的。在这个意义上，可以并行地、按照不同的次序、或者在较远的某个时刻执行一道或几道工序。此外，在本公开的不同实施例中，可以不执行某一道或某几道工序。
Claims (20)
1.一种用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法，包括：
提供具有第一鳍和第二鳍的绝缘体上半导体衬底，该第一鳍和该第二鳍由该绝缘体上半导体衬底的绝缘体上半导体层形成；
在每个鳍之上形成第一多晶硅层；
在该第一多晶硅层之上形成多晶硅锗层；
在每个鳍之上从该第一多晶硅层和该多晶硅锗层构图出栅极叠层；
去除该第一鳍之上的多晶硅锗层；
在两个鳍之上形成金属层；以及
进行退火处理以便在该第一鳍和该第二鳍之上形成全硅化栅极，其中该第二鳍之上的全硅化栅极是富含金属的。
2.根据权利要求1所述的方法，其中提供该绝缘体上半导体衬底包括：
在该衬底之上形成氮化硅帽；
在该氮化物帽之上形成掩模；
使用该掩模对该氮化硅帽进行构图；
去除该氮化硅帽之上的该掩模；以及
在该鳍之上形成栅极氧化层。
3.根据权利要求2所述的方法，其中每个鳍均包括该氮化硅帽和氧化侧壁，并且其中该绝缘体上半导体衬底包括掩埋绝缘体层。
4.根据权利要求1所述的方法，还包括在每个鳍的附近形成源极区域和漏极区域。
5.根据权利要求1所述的方法，还包括在每个鳍的附近形成隔离物。
6.根据权利要求5所述的方法，其中该隔离物包括氮化硅。
7.根据权利要求1所述的方法，其中该退火处理包括：
在第一温度进行退火；
去除两个鳍之上的该金属层中的所有未反应的金属；以及
在第二温度进行退火，其中该第二温度高于该第一温度。
8.根据权利要求7所述的方法，其中该金属层包括镍。
9.根据权利要求1所述的方法，其中该第一鳍之上的全硅化栅极包括硅化镍，并且其中该第二鳍之上的全硅化栅极包括富含镍的硅化镍。
10.根据权利要求1所述的方法，其中该去除包括各向异性蚀刻。
11.一种用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法，包括：
提供具有第一鳍和第二鳍的绝缘体上半导体衬底，该第一鳍和该第二鳍由该绝缘体上半导体衬底的绝缘体上半导体层形成，每个鳍都有氮化硅帽和氧化侧壁，该绝缘体上半导体衬底还包括掩埋绝缘体层；
在每个鳍之上形成第一多晶硅层；
在该第一多晶硅层之上形成多晶硅锗层；
在每个鳍之上从该第一多晶硅层和该多晶硅锗层构图出栅极叠层；
去除该第二鳍之上的多晶硅锗层；
在两个鳍之上形成镍层；
进行退火处理以便在该第一鳍和该第二鳍之上形成全硅化栅极，其中该第二鳍之上的全硅化栅极是富含镍的。
12.根据权利要求11所述的方法，其中提供该绝缘体上半导体衬底包括：
在该衬底之上形成该氮化硅帽；
在该氮化物帽之上形成掩模；
使用该掩模对该氮化硅帽进行构图；
去除该氮化硅帽之上的该掩模；以及
在该鳍之上形成栅极氧化层。
13.根据权利要求11所述的方法，还包括在每个鳍的附近形成源极区域和漏极区域。
14.根据权利要求11所述的方法，还包括在每个鳍的附近形成氮化硅隔离物。
15.根据权利要求11所述的方法，其中该退火处理包括：
在第一温度进行退火；
去除两个鳍之上的该镍层中的所有未反应的镍；以及
在第二温度进行退火，其中该第二温度高于该第一温度。
16.根据权利要求11所述的方法，其中该第一鳍之上的全硅化栅极包括硅化镍，并且其中该第二鳍之上的全硅化栅极包括富含镍的硅化镍。
17.一种用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法，包括：
提供具有第一鳍和第二鳍的绝缘体上半导体衬底，该第一鳍和该第二鳍由该绝缘体上半导体衬底的绝缘体上半导体层形成，每个鳍都有氮化硅帽和氧化侧壁，该绝缘体上半导体衬底还包括掩埋绝缘体层；
在每个鳍之上形成第一多晶硅层；
在该第一多晶硅层之上形成多晶硅锗层；
在每个鳍之上从该第一多晶硅层和该多晶硅锗层构图出栅极叠层；
在每个鳍的附近形成源极区域和漏极区域；
在每个鳍的附近形成氮化硅隔离物；
去除该第二鳍之上的该多晶硅锗层；
在两个鳍之上形成镍层；
进行退火处理以便在该第一鳍和该第二鳍之上形成全硅化栅极，其中该第二鳍之上的该全硅化栅极是富含镍的。
18.根据权利要求17所述的方法，其中提供该绝缘体上半导体衬底包括：
在该衬底之上形成该氮化硅帽；
在该氮化物帽之上形成掩模；
使用该掩模对该氮化硅帽进行构图；
去除该氮化硅帽之上的该掩模；以及
在该鳍之上形成栅极氧化层。
19.根据权利要求17所述的方法，其中该退火处理包括：
在第一温度进行退火；
去除两个鳍之上的该镍层中的所有未反应的镍；以及
在第二温度进行退火，其中该第二温度高于该第一温度。
20.根据权利要求17所述的方法，其中该第一鳍之上的该全硅化栅极包括硅化镍，并且其中该第二鳍之上的该全硅化栅极包括富含镍的硅化镍。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/622,586 | 2007-01-12 | ||
| US11/622,586 US7691690B2 (en) | 2007-01-12 | 2007-01-12 | Methods for forming dual fully silicided gates over fins of FinFet devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101221928A CN101221928A (zh) | 2008-07-16 |
| CN101221928B true CN101221928B (zh) | 2010-06-09 |
Family
ID=39618097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100020480A Expired - Fee Related CN101221928B (zh) | 2007-01-12 | 2008-01-09 | 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7691690B2 (zh) |
| JP (1) | JP5187940B2 (zh) |
| CN (1) | CN101221928B (zh) |
| TW (1) | TW200830431A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013006989A1 (zh) * | 2011-07-08 | 2013-01-17 | 中国科学院微电子研究所 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7691690B2 (en) * | 2007-01-12 | 2010-04-06 | International Business Machines Corporation | Methods for forming dual fully silicided gates over fins of FinFet devices |
| JP2012501545A (ja) * | 2008-08-28 | 2012-01-19 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | ３次元マルチゲートｍｏｓｆｅｔの製造に有用であるバルクシリコンウェハー製品 |
| US8343877B2 (en) * | 2009-11-09 | 2013-01-01 | International Business Machines Corporation | Angle ion implant to re-shape sidewall image transfer patterns |
| US8310013B2 (en) * | 2010-02-11 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a FinFET device |
| CN102315265B (zh) * | 2010-06-30 | 2013-12-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102130014B (zh) * | 2011-01-05 | 2012-11-07 | 北京大学深圳研究生院 | 一种FinFET晶体管的制作方法 |
| US8753964B2 (en) * | 2011-01-27 | 2014-06-17 | International Business Machines Corporation | FinFET structure having fully silicided fin |
| KR20120125017A (ko) * | 2011-05-06 | 2012-11-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| CN103000686B (zh) * | 2011-09-08 | 2016-02-24 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8729611B2 (en) | 2011-09-08 | 2014-05-20 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device having a plurality of fins with different heights and method for manufacturing the same |
| CN103065963B (zh) * | 2011-10-19 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管及其形成方法 |
| US8643120B2 (en) | 2012-01-06 | 2014-02-04 | International Business Machines Corporation | FinFET with fully silicided gate |
| US9287179B2 (en) | 2012-01-19 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite dummy gate with conformal polysilicon layer for FinFET device |
| CN102683418B (zh) * | 2012-05-22 | 2014-11-26 | 清华大学 | 一种finfet动态随机存储器单元及其制备方法 |
| CN103779227B (zh) * | 2012-10-23 | 2016-08-31 | 中国科学院微电子研究所 | 鳍型场效应晶体管的制造方法 |
| CN102969234B (zh) * | 2012-11-01 | 2017-04-19 | 上海集成电路研发中心有限公司 | 一种金属栅电极的制造方法 |
| US9142633B2 (en) * | 2012-12-13 | 2015-09-22 | GlobalFoundries, Inc. | Integrated circuits and methods for fabricating integrated circuits with silicide contacts on non-planar structures |
| KR102049774B1 (ko) | 2013-01-24 | 2019-11-28 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US8716156B1 (en) * | 2013-02-01 | 2014-05-06 | Globalfoundries Inc. | Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process |
| US9305930B2 (en) * | 2013-12-11 | 2016-04-05 | Globalfoundries Inc. | Finfet crosspoint flash memory |
| CN103794512B (zh) * | 2014-01-15 | 2017-02-15 | 上海新储集成电路有限公司 | 双Finfet晶体管及其制备方法 |
| US9472573B2 (en) * | 2014-12-30 | 2016-10-18 | International Business Machines Corporation | Silicon-germanium fin formation |
| US9627410B2 (en) | 2015-05-21 | 2017-04-18 | International Business Machines Corporation | Metallized junction FinFET structures |
| KR102350007B1 (ko) | 2015-08-20 | 2022-01-10 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| CN109585377B (zh) * | 2017-09-29 | 2021-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11287340B2 (en) | 2018-07-02 | 2022-03-29 | Flexiv Ltd. | Multi-axis force and torque sensor and robot having the same |
| FR3094560B1 (fr) * | 2019-03-29 | 2021-04-16 | Commissariat Energie Atomique | Prise de contact sur du germanium |
| EP3716314A1 (fr) * | 2019-03-29 | 2020-09-30 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Prise de contact sur du germanium |
| FR3100377A1 (fr) * | 2019-08-30 | 2021-03-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Prise de contact sur du germanium |
| US20200411527A1 (en) * | 2019-06-27 | 2020-12-31 | Nanya Technology Corporation | Memory structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855990B2 (en) * | 2002-11-26 | 2005-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Strained-channel multiple-gate transistor |
| KR100471189B1 (ko) * | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| US6844238B2 (en) * | 2003-03-26 | 2005-01-18 | Taiwan Semiconductor Manufacturing Co., Ltd | Multiple-gate transistors with improved gate control |
| US6764884B1 (en) * | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device |
| JP2004356472A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US6951783B2 (en) * | 2003-10-28 | 2005-10-04 | Freescale Semiconductor, Inc. | Confined spacers for double gate transistor semiconductor fabrication process |
| US6867460B1 (en) * | 2003-11-05 | 2005-03-15 | International Business Machines Corporation | FinFET SRAM cell with chevron FinFET logic |
| US7098502B2 (en) * | 2003-11-10 | 2006-08-29 | Freescale Semiconductor, Inc. | Transistor having three electrically isolated electrodes and method of formation |
| US6831310B1 (en) * | 2003-11-10 | 2004-12-14 | Freescale Semiconductor, Inc. | Integrated circuit having multiple memory types and method of formation |
| US7091566B2 (en) * | 2003-11-20 | 2006-08-15 | International Business Machines Corp. | Dual gate FinFet |
| JP3964885B2 (ja) * | 2004-05-19 | 2007-08-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2006012898A (ja) * | 2004-06-22 | 2006-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6970372B1 (en) * | 2004-06-29 | 2005-11-29 | International Business Machines Corporation | Dual gated finfet gain cell |
| US7105934B2 (en) * | 2004-08-30 | 2006-09-12 | International Business Machines Corporation | FinFET with low gate capacitance and low extrinsic resistance |
| US7087952B2 (en) * | 2004-11-01 | 2006-08-08 | International Business Machines Corporation | Dual function FinFET, finmemory and method of manufacture |
| US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US7470951B2 (en) * | 2005-01-31 | 2008-12-30 | Freescale Semiconductor, Inc. | Hybrid-FET and its application as SRAM |
| JP2006245167A (ja) * | 2005-03-02 | 2006-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5015446B2 (ja) * | 2005-05-16 | 2012-08-29 | アイメック | 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス |
| US7564081B2 (en) * | 2005-11-30 | 2009-07-21 | International Business Machines Corporation | finFET structure with multiply stressed gate electrode |
| US20080111185A1 (en) * | 2006-11-13 | 2008-05-15 | International Business Machines Corporation | Asymmetric multi-gated transistor and method for forming |
| US7691690B2 (en) * | 2007-01-12 | 2010-04-06 | International Business Machines Corporation | Methods for forming dual fully silicided gates over fins of FinFet devices |
| US7485520B2 (en) * | 2007-07-05 | 2009-02-03 | International Business Machines Corporation | Method of manufacturing a body-contacted finfet |
| US20090057780A1 (en) * | 2007-08-27 | 2009-03-05 | International Business Machines Corporation | Finfet structure including multiple semiconductor fin channel heights |
-
2007
- 2007-01-12 US US11/622,586 patent/US7691690B2/en active Active
-
2008
- 2008-01-08 JP JP2008001329A patent/JP5187940B2/ja not_active Expired - Fee Related
- 2008-01-09 CN CN2008100020480A patent/CN101221928B/zh not_active Expired - Fee Related
- 2008-01-09 TW TW097100791A patent/TW200830431A/zh unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013006989A1 (zh) * | 2011-07-08 | 2013-01-17 | 中国科学院微电子研究所 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008172237A (ja) | 2008-07-24 |
| US7691690B2 (en) | 2010-04-06 |
| TW200830431A (en) | 2008-07-16 |
| US20080171408A1 (en) | 2008-07-17 |
| CN101221928A (zh) | 2008-07-16 |
| JP5187940B2 (ja) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101221928B (zh) | 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法 | |
| US7151023B1 (en) | Metal gate MOSFET by full semiconductor metal alloy conversion | |
| CN102487014B (zh) | 一种半导体结构及其制造方法 | |
| US10038066B2 (en) | Uniform vertical field effect transistor spacers | |
| US20070166937A1 (en) | Dual metal silicide scheme using a dual spacer process | |
| US7566609B2 (en) | Method of manufacturing a semiconductor structure | |
| CN103107091A (zh) | 一种半导体结构及其制造方法 | |
| CN107968118A (zh) | 鳍式场效应管及其形成方法 | |
| JP5126060B2 (ja) | 半導体装置及びその製造方法 | |
| CN101097953A (zh) | 半导体元件 | |
| US7622339B2 (en) | EPI T-gate structure for CoSi2 extendibility | |
| WO2011113271A1 (zh) | 一种半导体器件及其制造方法 | |
| CN102487015A (zh) | 一种半导体结构及其制造方法 | |
| US7473975B2 (en) | Fully silicided metal gate semiconductor device structure | |
| CN101093816A (zh) | 完全金属硅化栅极与无金属硅化电阻与其制备方法 | |
| CN108878529A (zh) | 半导体器件及其制造方法 | |
| US7105440B2 (en) | Self-forming metal silicide gate for CMOS devices | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN202601574U (zh) | 一种半导体结构 | |
| CN102856179B (zh) | 半导体器件的形成方法 | |
| CN102683210A (zh) | 一种半导体结构及其制造方法 | |
| US20090227099A1 (en) | Method of forming a semiconductor device having a stressed electrode and silicide regions | |
| JP4957040B2 (ja) | 半導体装置、および半導体装置の製造方法。 | |
| Hall et al. | EPI T-gate structure for CoSi 2 extendibility |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171115 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171115 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20190109 |