CN101231668B - 集成电路模拟方法与系统、静态随机存取存储器设计方法 - Google Patents

集成电路模拟方法与系统、静态随机存取存储器设计方法 Download PDF

Info

Publication number
CN101231668B
CN101231668B CN2007101547491A CN200710154749A CN101231668B CN 101231668 B CN101231668 B CN 101231668B CN 2007101547491 A CN2007101547491 A CN 2007101547491A CN 200710154749 A CN200710154749 A CN 200710154749A CN 101231668 B CN101231668 B CN 101231668B
Authority
CN
China
Prior art keywords
mentioned
parameter
voltage
statistical distribution
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101547491A
Other languages
English (en)
Other versions
CN101231668A (zh
Inventor
林俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101231668A publication Critical patent/CN101231668A/zh
Application granted granted Critical
Publication of CN101231668B publication Critical patent/CN101231668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Abstract

本发明提供集成电路模拟方法与系统、静态随机存取存储器设计方法，其中适用于模拟集成电路的模拟系统，包括一程序变量产生器，产生一程序参数的一第一统计分布，一功效参数分布产生器，产生上述程序参数的一第二统计分布，一应力产生器，在一应力条件下产生上述程序参数的一第三统计分布，以及一电路模拟器，接收根据上述第一统计分布、上述第二统计分布与上述第三统计分布随机产生的数据，并且产生一目标功效参数的一统计分布。

Description

集成电路模拟方法与系统、静态随机存取存储器设计方法
技术领域
本发明涉及一种集成电路，特别涉及一种集成电路模拟(modeling)方法，还涉及在负偏压热不稳定应力下预测集成电路行为。
背景技术
集成电路实际行为相关的问题已存在多年。在过去，由于设计的是相对大尺寸的集成电路，因此负偏压热不稳定(negative-bias thermal instability，NBTI)相关的问题尚未对设计产生重大的影响。然而，随着集成电路尺寸的缩小，NBTI相关的问题变的越来越重要。对于使用0.13微米或更小尺寸技术的设计，特别对于需要高可靠度和/或高功效的电路的设计，为了使电路功效达到最大值，NBTI相关的分析必须在电路设计时加以考虑。确定可靠度相关的功效问题在早期设计阶段代表更快且更可靠的终端产品，其具有显著减少的晶片重新设计(re-spin)、硅的浪费以及可能为上百美元的金额的花费的问题。
一个NBTI相关的问题的例子为静态随机存取存储器(static randomaccess memory，SRAM)单元在NBTI应力下最小供应电压(Vccmin)下降的问题，例如在高电压和/或高温的情况下。最小供应电压(Vccmin)的电压为从SRAM存储器单元读取数据的最小电压与向SRAM存储器单元写入数据所需的最小电压中的较高值。由于最小供应电压(Vccmin)会影响SRAM的功效与可靠度，并且由于最小供应电压(Vccmin)在NBTI的影响下会漂移，使得在NBTI的应力下预测最小供应电压(Vccmin)的行为对于设计SRAM存储器而言变得相当重要。
现存的模拟方法并未提供电路设计者在NBTI的影响下预测集成电路行为的工具。例如，在SPICE模拟软件中决定SRAM单元的最小供应电压(Vccmin)时，首先需将SRAM单元的电路参数输入SPICE，接着由SPICE决定静态噪音容限(static noise margin，SNM)，以及SRAM单元节点的写入容限(write margin，WM)，接着可计算出读取与写入的最小供应电压，而SRAM的最小供应电压(Vccmin)为读取电压(Read_Vccmin)与写入电压(Write_Vccmin)两者的较高值。
传统的方法中对于各模拟的SRAM单元仅提供一个Vccmin值，因此无法提供具有多个SRAM单元的SRAM阵列的行为。此外，SPICE的模拟不会提供SRAM在NBTI应力下的行为，因此设计者缺乏用以预测存储器阵列行为而使设计最佳化的工具。
因此，需要为设计者提供一种解决方法以发现可能的问题，使设计者可考虑一些情况而进行设计，例如Vccmin的漂移或电压的过量等情况，并且使设计者可补偿以上问题而不会牺牲集成电路的功效。
发明内容
根据本发明的一实施例，一种集成电路模拟方法包括提供电路模拟器，使用产生随机数值的方法产生电路的一组电路参数，其中上述产生随机数值的方法反应出多个测量到的电路参数的统计分布，以及通过将上述电路参数组分配至上述电路模拟器产生上述电路的目标功效参数，其中产生上述电路参数组的步骤由包括一应力产生器的多个产生器执行，并且其中上述应力产生器产生反应出在执行负偏压热不稳定应力之后上述电路参数组的统计分布的数据，得到上述目标功效参数的应力后分布。
根据本发明的一实施例，一种静态随机存取存储器的设计方法，适用于最佳化上述静态随机存取存储器的操作电压功效，上述静态随机存取存储器的设计方法包括提供电路模拟器，提供程序变量产生器，用以使用随机技术产生包括多个静态随机存，提供功效参数分布产生器，用以使用上述随机技术产生上述电路的功效参数的第二统计分布，以及使用上述第一统计分布与上述第二统计分布产生上述电路的多个读取电压与多个写入电压的应力前统计分布；提供一负偏压热不稳定应力产生器，其中上述负偏压热不稳定应力产生器产生在一应力条件下上述功效参数的一第三统计分布；使用上述第一统计分布、上述第二统计分布与上述第三统计分布产生上述电路的上述读取电压与上述写入电压的一应力后统计分布；比较上述应力前统计分布与上述应力后统计分布；以及调整上述电路中上述静态随机存取存储器单元的多个阿尔法比值，以降低一操作电压漂移量。
根据本发明的一实施例，一种用于模拟集成电路的模拟系统，包括程序变量产生器，产生程序参数的统计分布，以及电路模拟器，接收从上述程序参数的上述统计分布撷取的多个电路参数，并用以产生目标功效参数的统计分布；一功效参数分布产生器，产生上述目标功效参数的一第一统计分布；以及一应力产生器，在一应力条件下产生上述目标功效参数的一第二统计分布，其中上述电路模拟器接收上述第一统计分布与上述第二统计分布。
根据本发明的一实施例，适用于模拟集成电路的模拟系统，包括，程序变量产生器，产生程序参数的第一统计分布，功效参数分布产生器，产生上述程序参数的第二统计分布，应力产生器，在应力条件下产生上述程序参数的第三统计分布，以及电路模拟器，接收根据上述第一统计分布、上述第二统计分布与上述第三统计分布随机产生的数据，并且产生目标功效参数的统计分布。
附图说明
图1显示根据本发明的一实施例所示的流程图。
图2显示一六晶体管静态随机存取存储器(6T SRAM)的电路图。
图3显示根据本发明的一实施例所示的流程图，其中可决定出多个SRAM单元的Vccmin分布。
图4显示使用不同技术形成的SRAM单元的Vccmin分布，其中实验数据与使用本发明模拟方法模拟出来的模拟数据非常接近。
图5A显示临界电压漂移量与应力时间的关系图。
图5B显示临界电压漂移量与栅极长度的关系图。
图6A显示在晶片中不同晶粒的SRAM单元的写入容限与读取容限的分布，其中更显示出应力前与应力后的分布。
图6B显示读取容限与写入容线的漂移量，其中应力前的SRAM单元为写入容限主导。
图6C显示读取容限与写入容线的漂移量，其中应力前的SRAM单元为读取容限主导。
图7显示Vccmin漂移量与α比值的的关系图。
图8显示根据本发明的一实施例模拟出的Vccmin漂移量分布与实际测量的Vccmin漂移量分布。
并且，上述附图中的各附图标记说明如下：
24～程序变量产生器；
26～应力产生器；
28～功效参数分布产生器；
60、62、64、66～分布曲线；
PD1、PD2～下拉晶体管；
PG1、PG2～通路闸晶体管；
PU1、PU2～上拉晶体管；
V1、V2～电压。
具体实施方式
为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几个较佳实施例，并结合附图，作详细说明如下：
实施例：
图1为显示根据本发明实施例的流程图，此流程图为由一模拟系统操作的流程图。此模拟系统包括一程序变量产生器24、应力产生器26、功效参数分布产生器28、以及模拟器。在模拟程序的初始步骤，如步骤20，会产生一组代表要被模拟电路的电路参数，其中此电路参数包括程序参数与一些功效参数。电路参数是由程序变量产生器24、应力产生器26、以及功效参数分布产生器28产生，其中各产生器的作用将在以下作详细的介绍。
产生的电路参数组会输入模拟器(例如SPICE模拟器)，以产生使用者指定的功效参数，如步骤32。在说明书中，使用者指定的功效参数代表目标功效参数。步骤20与步骤32接着会通过产生多个电路参数组而重复，如步骤36，其中各电路参数组之间具有变化。各电路参数组会得到一个目标功效参数值，如步骤32。因此对于多个电路参数组而言，可得到功效参数的分布，如步骤40。若电路参数组合的产生，见步骤20，从应力产生器得不到数值，则所产生的分布为应力前分布(pre-stress distribution)。为了得到目标功效参数的应力后分布(post-stress distribution)，除了程序变量产生器24与功效参数分布产生器28以外，应力产生器26也会参与电路参数的产生。因此，目标功效参数的应力前分布与应力后分布都可获得。
图1中介绍的流程图步骤将在以下段落中详细讨论。为使本发明的概念更明显易懂，以下将以一个SRAM单元作为例子，而目标功效参数将以读取电压(Read_Vccmin)、写入电压(Write_Vccmin)、以及对应的操作电压(Vccmin)作为例子，其中读取电压(Read_Vccmin)代表正确地从SRAM单元读取所需的最小电压Vcc，写入电压(Write_Vccmin)代表正确地写入SRAM单元所需的最小电压Vcc，而对应的操作电压(Vccmin)为读取电压(Read_Vccmin)与写入电压(Write_Vccmin)中较大的电压。然而，值得注意的是，本发明的模拟方法与模拟系统可用于任何其它的电路。
程序变量产生器24模拟一组程序参数，其可反应出包括晶粒之间(intra-die)变化与晶粒内(inter-die)变化的程序变化。程序参数的例子包括电路的几何数据(或物理数据)，例如晶体管的栅极长度、栅极宽度等。根据本发明的一实施例，为了精确反应集成电路实际制作程序的程序变化，必须收集真实晶片上的程序变化。接着可决定程序参数的变动范围与分布。例如，若所需的晶体管栅极长度为65纳米(nm)，为了决定程序变化，晶片上特定晶体管组的实际栅极长度会在制造晶片后测量。测量到的数据接着输入程序变量产生器24。此时电路参数组会被编译，如步骤20，并通过随机技术(例如Monte-Carlo方法)产生各程序参数的随机值。然而，同一个处理参数的多个由程序变量产生器24产生的数值会反应出由晶片收集来的程序参数的统计分布。例如，对于栅极长度而言，产生的栅极长度会在65nm附近变动。
请参考图2，以六晶体管(six-transistor，6T)SRAM单元为例，其中6TSRAM单元包括上拉晶体管PU1与PU2、下拉晶体管PD1与PD2，以及通路闸晶体管PG1与PG2，各晶体管的栅极长度可表示为：
L＝target_L+delta_L    (1.1)
其中对于各晶体管PD1、PD2、PG1、PG2、PU1与PU2而言，target_L为晶体管的设计长度(或目标长度)，delta_L为随机产生的长度变量，而长度L为输入模拟器作为电路参数的程序参数。可以预期地，长度L会在目标栅极长度target_L附近跳动。
功效参数分布产生器28(请参考至图1)具有与程序变量产生器24相似的功能，除了功效参数分布产生器28产生的是功效相关的参数，例如临界电压Vt、饱和电流Idsat等(除了程序参数)。同样地，随机产生的功效参数也必须反应真实电路的数据，并且可通过测量真实的晶片与晶片得到对应的分布。根据本发明用以产生临界电压Vt的一实施例，所产生的各晶体管的临界电压可表示为：
Vt＝target_Vt+delta_Vt    (1.2)
其中target_Vt为对应晶体管的目标临界电压，delta_Vt为根据测量到的分布随机产生的变量。可以预期地，所产生的临界电压Vt会在目标临界电压target_Vt附近跳动。
从上述讨论，可以发现所产生的多个电路的电路参数组反应出真实电路的变化。因此，根据一电路参数组模拟的多个功效参数，其数值的分布会反应在真实电路中目标功效参数的分布。再者，若操作电压(Vccmin)选为目标功效参数，所生的操作电压(Vccmin)的分布可反应出具有多个SRAM单元的SRAM阵列的分布。
当使用图1中介绍的程序步骤进行多个SRAM单元的模拟时，对应的流程图必须换成如图3所示的流程图。模拟功效参数的步骤，见步骤32被决定读取容限(read margin，RM)与写入容限(write margin，WM)的步骤取代。在步骤42中，计算两储存节点52与54(显示于图2中，以下分别称为左节点与右节点)的静态噪音容限(SNM)与写入容限，如步骤42，并将计算结果输出，如步骤44。接着，以左节点静态噪音容限(SNM_L)与右节点静态噪音容限(SNM_R)的较小值作为最小的静态噪音容限，并且以左节点写入容限(WM_L)与右节点写入容限(WM_R)的较小值作为最小的写入容限，如步骤46。接着，决定最大的读取电压(Read_Vccmin)与最大的写入电压(Write_Vccmin)，如步骤48。SRAM单元的操作电压(Vccmin)选为最大读取电压与最大写入电压两者中的较大值。值得注意的是，步骤42到50只模拟一个SRAM单元的操作电压通过重复步骤20到36，可模拟出读取电压、写入电压与操作电压的分布。
图4显示应力前操作电压(Vccmin)的分布，图中比较从晶片测量到的操作电压(Vccmin)与模拟的操作电压(Vccmin)。SRAM单元也使用多个形成技术(例如多种规格)制作与模拟，以确认本发明提供的模拟方法的一致性。三角形、圆形与方形代表使用不同技术形成的SRAM单元。实线为模拟的操作电压(Vccmin)。由图中可以看出模拟的操作电压(Vccmin)分布准确地与实验的操作电压(Vccmin)分布重叠。
在以上段落中介绍的程序步骤提供一个用以决定应力前功效参数分布的模拟方法。若使用应力产生器26模拟功效参数，例如Vt、Idsat等，的漂移，目标功效参数的应力后分布也可被模拟。在本发明的实施例中，应力产生器26提供功效参数一个漂移值，其可根据经验方程式计算出来。在经验方程式中，漂移的数值可为应力时间、温度、栅极长度等的函数。可以发现的是SRAM单元的读取容限、写入容限与操作电压(Vccmin)都与SRAM单元中的晶体管临界电压紧密相关。因此，以临界电压Vt的漂移值为例，提供给模拟器的临界电压等于
Vt＝target_Vt+delta_Vt+delta_Vt_NBTI    (1.3)
其中target_Vt为对应晶体管的目标临界电压，delta_Vt为由功效参数分布产生器28产生的变量，delta_Vt_NBTI为由应力产生器26产生的临界电压漂移量。因此，在提供给模拟器的电路参数组中，NBTI的影响已经被考虑进去了。于是，模拟的功效参数与其分布可反应经过NBTI应力之后的电路行为。
图5A与5B显示使用应力产生器决定NBTI影响的实施例。图5A显示测量到的临界电压漂移量(delta Vt)，其为应力时间的函数。空心三角形、实心三角形、空心方形与实心圆形分别为从具有不同栅极长度的晶体管测量到的数据。值得注意的是，对于不同的栅极长度，其对应的临界电压漂移量虽然都会随着应力时间增加而增加，但它们不会相同。Delta Vt可被表示为Atn，其中t代表应力时间，n代表在一范围内的时间指数，例如在0.14～0.19之间。图5B显示Delta Vt在一特定的应力时间后的分布，其中方块与圆形分别代表从不同晶片测量的结果。图中也显示出栅极长度对临界电压漂移量DeltaVt的影响，栅极越长，临界电压漂移量越小。图5A与5B可结合用以决定Delta Vt在任何应力时间的分布。当从图5B中得到Delta Vt在某个特定时间的分布，delta_Vt_NBTI在其它应力时间的分布也可由图5A推导出来(请参考公式(1.3))。
在得到应力后的功效参数之后(例如(1.3)式中的Vt)，包括程序参数与功效参数的电路参数也被输入电路模拟器中，以到应力后目标功效参数的分布。因此，应力前与应力后的目标功效参数都可被预测出来。这些数据可以接着用于使设计最佳化并且改善可靠度，其将在以下作详细的介绍。同样地，以下将以设计SRAM阵列作为例子。
为了得到操作电压(Vccmin)的分布，一个具有多个晶粒的晶片样本会被形成。各晶粒以包含一个SRAM阵列为较佳，例如，包含一个具有八百万个SRAM单元的SRAM阵列。各晶粒具有一个读取电压(Read_Vccmin)，其为八百万个SRAM单元的读取电压的最高值。此最高的读取电压为SRAM阵列的主导读取电压，因此它就是阵列的读取电压。图6A显示各特定操作电压(Vccmin)值的概率函数，其中实心三角形代表各晶粒的读取电压。同样地，各晶粒具有一个写入电压(Write_Vccmin)，其为八百万个SRAM单元的写入电压的最大值。各晶粒的写入电压显示于图6A中的实心正方形。值得注意的是，在此晶片中，由于写入电压大于读取电压，操作电压(Vccmin)会被写入电压所决定。
为了讨论，假设晶粒的功效参数的分布反应出在同一晶粒的存储器阵列的分布，因此图6A中的分布可视为SRAM阵列的读取电压(Read_Vccmin)、写入电压(Write_Vccmin)与操作电压(Vccmin)的分布。于是存储器阵列的操作电压(Vccmin)可为V1，其为SRAM阵列中所有SRAM单元之间的最差写入电压。应力后的操作电压(Vccmin)显示于图6A中的空心方形。值得注意的是应力后的操作电压(Vccmin)会漂移至V2。
通常在NBTI应力后，存储器阵列的写入电压(Write_Vccmin)会改善，而读取电压(Read_Vccmin)会变差。因此，对于写入容限主导的存储器，其代表的是更多SRAM单元具有大于读取电压的写入电压，于是存储器的操作电压(Vccmin)会增加。图6B显示出此原因，其中每条曲线代表读取与写入电压的分布。NBTI应力会造成读取电压的分布从曲线64改变成曲线66，而写入电压分布会从曲线60改变到曲线62。值得注意的是应力后操作电压(Vccmin)V2会小于应力前操作电压(Vccmin)V1。在此情况下，NBTI应力使得阵列的操作电压(Vccmin)不会增加。相反地，对于读取容限主导的存储器，存储器的操作电压(Vccmin)会变差。图6C显示出此原因，值得注意的是存储器的操作电压(Vccmin)通常被读取电压所主导，而读取电压会因为NBTI应力而增加。因此，写入容限主导的存储器比读取容限主导的存储器较佳。
图6B显示出通过增加写入容限主导单元的比例以及通过最佳化设计与程序提供读取电压(Read_Vccmin)与写入电压(Write_Vccmin)之间足够大的差距，漂移的操作电压(Vccmin)可至少控制到可忍受的程度。因此，当不可能完全避免各个SRAM单元操作电压(Vccmin)的漂移时，减少漂移量是一个在SRAM阵列电路操作中实际可靠的方法。
增加写入容限主导单元比例的方法之一为增加SRAM单元的阿尔法(α)比值。图7显示出操作电压(Vccmin)的漂移量为α比值的函数，其中α比值为上拉晶体管驱动电流与通路闸晶体管驱动电流的比值。通过α比值可预测SRAM单元为写入容限主导单元或读取容限主导单元。随着α增加，操作电压(Vccmin)会从读取容限主导转换成写入容限主导，其表示读取容限减少并且写入容限增加。由于写入容限主导阵列在NBTI应力下具有较小的操作电压(Vccmin)漂移量，当必要的时候可通过增加α达成到写入容限主导的存储器阵列。请注意到负的操作电压(Vccmin)漂移量实际上代表过度设计。介于0.4到0.7之间的阿尔法(α)比值对于电路设计者为较佳。
在存储器阵列或晶片中，可具有写入容限主导的单元以及读取容限主导的单元，并且这些单元具有不同的操作电压(Vccmin)漂移量(delta Vccmin)。图8显示操作电压(Vccmin)漂移量的概率函数，其中实心正方形代表第一次设计的SRAM单元的实验分布。空心正方形代表第二次设计的SRAM单元的分布，其中在第二次设计，存储器单元的α比值会大于第一次设计。值得注意的是，通过增加α比值，可降低操作电压(Vccmin)的漂移量。由于具有正操作电压(Vccmin)漂移量的存储器阵列很可能为读取容限主导，具有负操作电压(Vccmin)漂移量的存储器阵列很可能为写入容限主导，在第二次设计中的存储器阵列具有较高比值的写入容限主导SRAM单元。若初始时(应力前)读取容限主导SRAM单元的比值较高，由于NBTI造成的操作电压(Vccmin)增加会更明显。再者，由于变差的读取容限主导SRAM单元会渐渐主导操作电压(Vccmin)的分布，因此在应力后，读取容限主导装置数目与写入读取容限主导装置数目的比值也会增加。
图8显示根据本发明的模拟方法模拟操作电压(Vccmin)漂移量分布(图中的实线)的实施例。由图中可看出，模拟的分布与实际测量的分布十分吻合(图中的空心正方形与实心圆形)，因此由图8证实本发明的模拟方法与模拟系统可准确预测集成电路应力后的行为。
请再参考图6A，根据本发明的模拟方法，应力前与应力后读取电压(Read_Vccmin)与写入电压(Write_Vccmin)的分布都可被决定。因此，通过改变设计(例如改变α比值)，可显著地减少或大体消除操作电压(Vccmin)的漂移。本发明的一个显著优点为可大体准确地决定目标功效参数的分布(例如读取电压、写入电压与操作电压)，因此设计者不需要过度设计电路。例如，设计者不再需要设计具有过高α比值的电路。
本发明的内容与优点虽详细揭示如上，然而必须说明的是在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所述的权利要求所界定范围为准。此外，本发明的范围并不受限于说明书中所描述的有关于制程、机构、制造、以及组成元件、工具、方法与步骤等特定实施例。所属领域普通技术人员均可根据本发明所揭示的内容，配合现存或未来发展出的制程、机构、制造、以及组成元件、工具、方法与步骤等，执行与根据本发明所描述的可被利用的对应实施例大体相同的功能或达到大体相同的结果。因此所述的权利要求的范围将涵盖本发明的制程、机构、制造、以及组成元件、工具、方法与步骤的范围。

Claims (11)

1.一种集成电路模拟方法，包括：
提供一电路模拟器；
使用一产生随机数值的方法产生一电路的一组电路参数，其中上述产生随机数值的方法反应出多个测量到的电路参数的一统计分布；以及
通过将上述电路参数组分配至上述电路模拟器产生上述电路的一目标功效参数，
其中产生上述电路参数组的步骤由包括一应力产生器的多个产生器执行，并且其中上述应力产生器产生反应出在执行负偏压热不稳定应力之后上述电路参数组的统计分布的数据，得到上述目标功效参数的应力后分布。
2.如权利要求1所述的集成电路模拟方法，还包括重复产生上述电路参数组与产生上述目标功效参数的步骤，其中各电路参数组由上述产生随机数值的方法随机产生。
3.如权利要求1所述的集成电路模拟方法，其中产生上述电路参数组的步骤由包括一程序变量产生器的多个产生器执行。
4.如权利要求1所述的集成电路模拟方法，其中上述电路包括一静态随机存取存储器单元，并且其中上述目标功效参数选自大体包括一读取电压、一写入电压、一操作电压以及其组合的一群组。
5.如权利要求1所述的集成电路模拟方法，其中产生上述电路参数组的步骤由包括一功效参数分布产生器的多个产生器执行，并且其中上述功效参数分布产生器产生反应出一功效参数的一统计分布数据。
6.一种静态随机存取存储器的设计方法，适用于最佳化上述静态随机存取存储器的操作电压功效，上述静态随机存取存储器的设计方法包括：
提供一电路模拟器；
提供一程序变量产生器，用以使用一随机技术产生包括多个静态随机存取存储器单元的一电路的多个程序参数的一第一统计分布；
提供一功效参数分布产生器，用以使用上述随机技术产生上述电路的一功效参数的一第二统计分布；以及
使用上述第一统计分布与上述第二统计分布产生上述电路的多个读取电压与多个写入电压的一应力前统计分布；
提供一负偏压热不稳定应力产生器，其中上述负偏压热不稳定应力产生器产生在一应力条件下上述功效参数的一第三统计分布；
使用上述第一统计分布、上述第二统计分布与上述第三统计分布产生上述电路的上述读取电压与上述写入电压的一应力后统计分布；
比较上述应力前统计分布与上述应力后统计分布；以及
调整上述电路中上述静态随机存取存储器单元的多个阿尔法比值，以降低一操作电压漂移量。
7.如权利要求6所述的静态随机存取存储器的设计方法，还包括形成上述电路，其中上述电路的上述静态随机存取存储器单元具有大于上述读取电压的上述写入电压。
8.如权利要求6所述的静态随机存取存储器的设计方法，其中产生上述第二统计分布与产生上述第三统计分布的步骤包括从一晶片上的多个晶粒测量上述读取电压与上述写入电压。
9.一种模拟系统，适用于模拟集成电路，上述模拟系统包括：
一程序变量产生器，产生一程序参数的一统计分布；以及
一电路模拟器，接收从上述程序参数的上述统计分布撷取的多个电路参数，并用以产生一目标功效参数的一统计分布；
一功效参数分布产生器，产生上述目标功效参数的一第一统计分布；以及
一应力产生器，在一应力条件下产生上述目标功效参数的一第二统计分布，其中上述电路模拟器接收上述第一统计分布与上述第二统计分布。
10.如权利要求9所述的模拟系统，其中上述程序变量产生器使用一随机技术产生上述程序参数的上述统计分布。
11.如权利要求9所述的模拟系统，其中上述程序参数的上述统计分布反应出上述程序参数测量自多个晶片的一测量统计分布。
CN2007101547491A 2006-09-14 2007-09-13 集成电路模拟方法与系统、静态随机存取存储器设计方法 Active CN101231668B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US84456906P 2006-09-14 2006-09-14
US60/844,569 2006-09-14
US11/800,623 US8050901B2 (en) 2006-09-14 2007-05-07 Prediction and control of NBTI of integrated circuits
US11/800,623 2007-05-07

Publications (2)

Publication Number Publication Date
CN101231668A CN101231668A (zh) 2008-07-30
CN101231668B true CN101231668B (zh) 2010-07-21

Family

ID=39189730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101547491A Active CN101231668B (zh) 2006-09-14 2007-09-13 集成电路模拟方法与系统、静态随机存取存储器设计方法

Country Status (2)

Country Link
US (1) US8050901B2 (zh)
CN (1) CN101231668B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7979832B2 (en) * 2006-12-06 2011-07-12 Qualcomm Incorporated Process variation tolerant memory design
US20090070716A1 (en) * 2007-09-12 2009-03-12 Joshi Rajiv V System and method for optimization and predication of variability and yield in integrated ciruits
US7861195B2 (en) * 2008-01-30 2010-12-28 Advanced Mirco Devices, Inc. Process for design of semiconductor circuits
US7793181B2 (en) * 2008-03-27 2010-09-07 Arm Limited Sequential storage circuitry for an integrated circuit
CN101339582B (zh) * 2008-08-06 2011-03-02 智原科技股份有限公司 模拟电路合成方法与相关技术
KR101478554B1 (ko) * 2008-10-02 2015-01-06 삼성전자 주식회사 오버 슈트 전압의 산출 방법 및 그를 이용한 게이트 절연막열화분석방법
US8239814B2 (en) * 2009-03-23 2012-08-07 Texas Instruments Incorporated Parameter drift prediction
US8375349B2 (en) * 2009-09-02 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for constant power density scaling
US8296698B2 (en) * 2010-02-25 2012-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed SRAM
JP5509952B2 (ja) * 2010-03-16 2014-06-04 富士通セミコンダクター株式会社 シミュレーション方法、シミュレーション装置、プログラム、及び記憶媒体
US9858986B2 (en) * 2010-08-02 2018-01-02 Texas Instruments Incorporated Integrated circuit with low power SRAM
US20120046929A1 (en) * 2010-08-20 2012-02-23 International Business Machines Corporation Statistical Design with Importance Sampling Reuse
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8522183B1 (en) 2012-06-30 2013-08-27 Freescale Semiconductor, Inc. Static timing analysis adjustments for aging effects
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
KR20170043371A (ko) * 2015-10-13 2017-04-21 삼성전자주식회사 에이징에 따른 공정 산포를 고려한 회로 설계 방법 및 시뮬레이션 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609233B1 (en) * 2001-08-10 2003-08-19 Hewlett-Packard Development Company, L.P. Load sensitivity modeling in a minimal level sensitive timing abstraction model
CN1728150A (zh) * 2004-07-29 2006-02-01 上海华虹Nec电子有限公司 一种实现模拟集成电路相对精度模型的方法
CN1770167A (zh) * 2004-11-03 2006-05-10 国际商业机器公司 用于对集成电路进行统计建模的方法与系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11110191A (ja) 1997-10-03 1999-04-23 Ricoh Co Ltd 乱数発生装置及びそれを備えた統計解析装置
US7117461B1 (en) * 1998-07-22 2006-10-03 Magma Design Automation, Inc. Method of estimating performance of integrated circuit designs using state point identification
US6944584B1 (en) * 1999-04-16 2005-09-13 Brooks Automation, Inc. System and method for control and simulation
US6625785B2 (en) * 2000-04-19 2003-09-23 Georgia Tech Research Corporation Method for diagnosing process parameter variations from measurements in analog circuits
US6775584B1 (en) * 2001-08-30 2004-08-10 Taiwan Semiconductor Manufacturing Company Operation-supervision integrated interface
US7315178B1 (en) * 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
TW591467B (en) * 2002-12-11 2004-06-11 Taiwan Semiconductor Mfg A system and method for runcard control in semiconductor manufacturing
WO2006063359A2 (en) * 2004-12-10 2006-06-15 Anova Solutions, Inc. Stochastic analysis process optimization for integrated circuit design and manufacture
SG134189A1 (en) * 2006-01-19 2007-08-29 Micron Technology Inc Regulated internal power supply and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609233B1 (en) * 2001-08-10 2003-08-19 Hewlett-Packard Development Company, L.P. Load sensitivity modeling in a minimal level sensitive timing abstraction model
CN1728150A (zh) * 2004-07-29 2006-02-01 上海华虹Nec电子有限公司 一种实现模拟集成电路相对精度模型的方法
CN1770167A (zh) * 2004-11-03 2006-05-10 国际商业机器公司 用于对集成电路进行统计建模的方法与系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-110191A 1999.04.23

Also Published As

Publication number Publication date
US20080071511A1 (en) 2008-03-20
US8050901B2 (en) 2011-11-01
CN101231668A (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
CN101231668B (zh) 集成电路模拟方法与系统、静态随机存取存储器设计方法
Chen et al. Yield-driven near-threshold SRAM design
Nassif et al. A resilience roadmap
Mann et al. Impact of circuit assist methods on margin and performance in 6T SRAM
Khalil et al. Accurate estimation of SRAM dynamic stability
Portmann et al. Metastability in CMOS library elements in reduced supply and technology scaled applications
US20090070716A1 (en) System and method for optimization and predication of variability and yield in integrated ciruits
Kraak et al. Impact and mitigation of sense amplifier aging degradation using realistic workloads
Kraak et al. Parametric and functional degradation analysis of complete 14-nm FinFET SRAM
Lin et al. A pipeline replica bitline technique for suppressing timing variation of SRAM sense amplifiers in a 28-nm CMOS process
van Santen et al. Bti and hcd degradation in a complete 32× 64 bit sram array–including sense amplifiers and write drivers–under processor activity
Harutyunyan et al. Fault awareness for memory BIST architecture shaped by multidimensional prediction mechanism
Oliveira et al. On-line BIST for performance failure prediction under aging effects in automotive safety-critical applications
Giterman et al. Current-based data-retention-time characterization of gain-cell embedded DRAMs across the design and variations space
Dilillo et al. Efficient march test procedure for dynamic read destructive fault detection in SRAM memories
Jidin et al. Generation of New Low-Complexity March Algorithms for Optimum Faults Detection in SRAM
Amrouch et al. Design close to the edge for advanced technology using machine learning and brain-inspired algorithms
Zuber et al. A holistic approach for statistical SRAM analysis
Banerjee et al. A reverse write assist circuit for SRAM dynamic write V MIN tracking using canary SRAMs
Cheng et al. A new march test for process-variation induced delay faults in srams
Shen et al. A Timing Yield Model for SRAM Cells at Sub/Near-Threshold Voltages Based on a Compact Drain Current Model
TW202217638A (zh) 電腦實施方法、電腦實施系統以及非暫時性電腦可讀媒體
Sharifkhani et al. An Energy Efficient 40 Kb SRAM Module With Extended Read/Write Noise Margin in 0.13$\mu $ m CMOS
Marques et al. Soft errors sensitivity of SRAM cells in hold, write, read and half-selected conditions
Copetti et al. Evaluating the impact of resistive defects on FinFET-based SRAMs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant