CN101292393A - 垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装、以及半导体芯片 - Google Patents

垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装、以及半导体芯片 Download PDF

Info

Publication number
CN101292393A
CN101292393A CNA200680038793XA CN200680038793A CN101292393A CN 101292393 A CN101292393 A CN 101292393A CN A200680038793X A CNA200680038793X A CN A200680038793XA CN 200680038793 A CN200680038793 A CN 200680038793A CN 101292393 A CN101292393 A CN 101292393A
Authority
CN
China
Prior art keywords
signal path
vertical signal
hole
grounding
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680038793XA
Other languages
English (en)
Other versions
CN101292393B (zh
Inventor
塔拉斯.库什塔
成田薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101292393A publication Critical patent/CN101292393A/zh
Application granted granted Critical
Publication of CN101292393B publication Critical patent/CN101292393B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

提供在多层PCB中，在宽频带中具有高电气性能和高屏蔽性能的垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装，以及半导体芯片垂直信号路径。在用于多层PCB的垂直信号路径中，波导通道是一个导体，其包括信号通孔(201)、围绕该信号通孔的接地通孔(202)的组件、从PCB的导体层连接到接地通孔的接地板、连接接地通孔和电源层的闭合接地带线(205)中的至少一个。

Description

垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装、以及半导体芯片
技术领域
本发明涉及多层印刷电路板技术，更具体地说，涉及连接在多层印刷电路板(下面称为多层PCB)的不同平面导体层上设置的电路的垂直信号路径、具有垂直信号路径的印刷电路板和具有印刷电路板的半导体封装、以及半导体芯片。
背景技术
多层PCB通常包括用于信号、地线和电源的许多平面导体层，这些导体层被材料绝缘开。基于传输线，如微带线、带线、共面线和槽线，可以研制PCB中嵌入的平面互连电路，这些传输线典型地具有低泄漏损耗和定义明确的特征阻抗。平面传输线的这些性能可以使得研制出基于PCB技术的高性能和匹配的互连。在PCB中用来连接在不同导体层上设置的平面互连电路的垂直信号路径通常基于各种类型的通孔结构，如穿通孔、盲孔、沉孔和埋孔(参见专利文献1)。这些跃迁通常具有不明确的波导性能，在控制特征阻抗和高泄漏中，特别在较高频率下，会引起问题。
作为改进较高频率下多层PCB中的垂直信号路径的波导和屏蔽性能的解决办法，可以使用围绕着信号通孔的接地通孔。这种接地通孔通常连接到多层PCB的接地面。通常，多层PCB包括电源平面导体层。为了通过电源层，设置接地通孔的通道，通常围绕每个接地通孔使用将每个接地通孔和电源面绝缘开的隔离孔(参见专利文献2-8)。
参考附图，在图1A和1B中示出了12个导体层的PCB中的信号通孔101，该12个导体层的PCB仅仅用作多层PCB设计的例子。图1B示出了垂直信号路径的剖面图(在图1A中的虚线1B的方向上)，被绝缘材料分隔开的PCB的导体层的布置如下：接地面是第2、第4、第6、第7、第9和第11层；电源面是第5层；信号面是第1、第3、第8、第10和第12层。信号通孔通过隔离孔103与PCB的导体面隔开。
图1A示出了电源层的顶视图，该电源层是垂直信号路径的第5层。
在较高的频率下，通过隔离孔103的单个信号通孔101具有会降低垂直互连的电气性能的高漏泄损耗。为了减小漏泄损耗，可以使用接地通孔围栏(一组接地通孔)1021，其包括围绕信号通孔101的多个接地通孔(参见图3)。在此情况下，穿过接地面的接地通孔102被电连接到这些平面。在电源层(在关注例子中的第5层)，为了防止接地通孔102和电源层109之间的电接触，可以围绕每个接地通孔102形成隔离孔104。
众所周知，在多层PCB中，在包括电源和接地层之间空间的导体面之间会激发平行板模式。多层PCB或封装的导电面(图2所示的本例子中的电源面(电源层)109和接地面(接地板)108)可以形成平行板波导，其中可以存在导模(波)。平行板波导的基本模式是可以在所有频率下传播的横向电磁模式或TEM模式。TEM模式的电场垂直于该平面(在x方向上)，以使相关联的磁场平行于该平面(在y方向上)。平行板模式(PPM)可以与通孔结构以及与PCB110(或封装)的边缘共振。由于这种谐振，信号通孔的电气性能可能会显著地变坏。图3所示的信号通孔周围的接地通孔围栏1021的应用，以及使用围绕于每个接地通孔的隔离孔是防止信号通孔受平行板模式共振效应影响的方法。
专利文献1：美国专利号6,670,559的说明书
专利文献号2：美国专利号6,747,216的说明书
专利文献号3：美国专利申请公开号2003/0091730的说明书
专利文献号4：日本专利申请公开号2000-183582
专利文献号5：日本专利申请公开号2001-135899
专利文献号6：日本专利申请公开号2003-100941
专利文献号7：日本专利申请公开号10-041630
专利文献号8：日本专利申请公开号11-054869
发明内容
但是，据发现，仅仅通过接地通孔围栏，使用围绕接地通孔的隔离孔不能满足屏蔽性能。例如，当在电源层中围绕接地通孔设置隔离孔时，仅仅使用围绕于每个接地通孔的隔离孔不能提高性能。结果，这些隔离孔由于噪音降低了电气性能。
由此，本发明的第一示例性目的是提供在多层PCB中，在宽频带中，具有高电气性能和高屏蔽性能的垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装、以及半导体芯片该垂直信号路径。
根据本发明的示例性目的用于多层PCB的垂直信号路径的具体结构如下：
一种垂直信号路径，包括一个或多个信号通孔和围绕该信号通孔的多个接地通孔，包括：
多个导体层；以及
该导体层之间的多个绝缘层，其中：距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成至少一个导体层。
该结构利用垂直信号路径中的信号传播，可以减小受平行板模式等的谐振影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是电源层。
该电源层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是接地层。
该接地层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是信号层。
该信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是电源层和接地层。
该电源层和接地层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是电源层和信号层。
该电源层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是接地层和信号层。
该接地层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少三个导体层可以是电源层、接地层和信号层。
该电源层、接地层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，该垂直信号路径可以包括在电源层或接地层或信号层上连接多个接地通孔的闭合接地带线。
在电源层或接地层或信号层中使用以上的闭合接地带线是特别重要的。因此，该结构利用垂直信号路径中的信号传播可以减小受平行板模式的谐振等的影响，并且可以提高垂直信号路径的金属化。
此外，该垂直信号路径还可以包括将信号通孔与多个接地通孔分开的隔离孔，其中：
该隔离孔可以由绝缘材料填充，该绝缘材料的构成参数(相对电容率和磁导率)不同于PCB绝缘材料的构成参数。
由于通过适当地选择隔离孔的材料，可以控制特征阻抗，因此通过使用上述用于隔离孔的不同材料，可以压缩垂直信号路径的尺寸。
根据本发明的示例性目的的印刷电路板的具体结构如下：
一种包括垂直信号路径的印刷电路板，该垂直信号路径包括一个或多个信号通孔和围绕该信号通孔的多个接地通孔，包括：
多个导体层；以及
该导体层之间的多个绝缘层，其中：
距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成至少一个导体层。
该结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是电源层。
该电源层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是接地层。
该接地层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是信号层。
信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是电源层和接地层。
电源层和接地层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是电源层和信号层。
该电源层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是接地层和信号层。
该接地层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少三个导体层可以是电源层、接地层和信号层。
该电源层、接地层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，该垂直信号路径可以包括在电源层或接地层或信号层上连接多个接地通孔的闭合接地带线。
在电源层或接地层或信号层上使用以上闭合接地带线是特别重要的。
因此，该结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以提高垂直信号路径的金属化。
此外，该垂直信号路径还可以包括将信号通孔与多个接地通孔分开的隔离孔，其中：
该隔离孔可以由绝缘材料填充，该绝缘材料的构成参数(相对电容率和磁导率)不同于PCB绝缘材料的构成参数。
由于通过适当地选择隔离孔的材料可以控制特征阻抗，因此通过使用上述用于隔离孔的不同材料，可以压缩垂直信号路径的尺寸。
根据本发明的示例性目的半导体封装的具体结构如下：
一种半导体封装，包括：
印刷电路板；以及
半导体器件，其中：
包括垂直信号路径的印刷电路板，该垂直信号路径包括一个或多个信号通孔和围绕该信号通孔的多个接地通孔，该印刷电路板包括：
多个导体层；以及
所述导体层之间的多个绝缘层，其中：
距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成至少一个导体层，以及其中：
该半导体器件将信号端连接到印刷电路板的信号通孔，并将接地端连接到印刷电路板的接地通孔。
该结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是电源层。
该电源层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是接地层。
该接地层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少一个导体层可以是信号层。
该信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是电源层和接地层。
该电源层和接地层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是电源层和信号层。
该电源层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外以距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少两个导体层可以是接地层和信号层。
该接地层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，距垂直信号路径固定的距离，在垂直信号路径的外圆周中形成的至少三个导体层可以是电源层、接地层和信号层。
该电源层、接地层和信号层中的以上结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以大幅改进垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，该垂直信号路径可以包括在电源层或接地层或信号层上连接多个接地通孔的闭合接地带线。
在电源层或接地层或信号层上使用以上闭合接地带线是特别重要的。因此，该结构利用垂直信号路径中的信号传播，可以减小受平行板模式的谐振等的影响，并且可以提高垂直信号路径的金属化。
此外，该垂直信号路径还可以包括将信号通孔与多个接地通孔分开的隔离孔，其中：
该隔离孔可以由绝缘材料填充，该绝缘材料的构成参数(相对电容率和磁导率)不同于PCB绝缘材料的构成参数。
由于通过适当地选择隔离孔的材料可以控制特征阻抗，因此通过使用上述用于隔离孔的不同材料，可以压缩垂直信号路径的尺寸。
根据以上结构的本发明的示例性优点是能够利用在垂直信号路径中的信号传播，减小受平行板模式的谐振等的影响，并且能够大幅改进多层PCB中的垂直信号路径的宽频带中的电气性能和屏蔽性能。
此外，在电源层或接地层或信号层上使用以上闭合接地带线是特别重要的。因此，该结构可以利用垂直信号路径中的信号传播，减小受平行板模式的谐振等的影响，并且可以提高垂直信号路径的金属化。
此外，由于可以通过适当地选择隔离孔的材料来控制特征阻抗，所以通过使用以上用于隔离孔的不同材料，可以压缩垂直信号路径的尺寸。
附图说明
图1A示出了电源层的顶视图，该电源层是相关多层PCB中的垂直信号路径的第5层。
图1B示出了相关多层PCB中的垂直信号路径的剖面图。
图2示出了在电源面(电源层)和接地面(接地板)中形成，并且其内可以存在导模(波)的平行板波导。
图3示出了应用信号通孔周围的接地通孔围栏，以便防止信号通孔受平行板模式谐振效应的影响。
图4A示出了第一示例性实施例的多层PCB中的垂直信号路径的顶视图。
图4B示出了第一示例性实施例的多层PCB中的垂直信号路径的剖面图。
图5A示出了多层PCB中两种类型的垂直信号路径的电气性能(|S21|-参数)的模拟结果：在一种类型中，围绕电源层的每个接地通孔制有隔离孔；在另一类型中，围绕电源层接地通孔组件制有绝缘槽，以形成高度绝缘的垂直信号路径。
图5B示出了多层PCB中两种类型的垂直信号路径的电气性能(1S211-参数)的模拟结果，其中该多层PCB由可以激发出不希望的平行板模式的其他通孔结构组装而成：在一种类型中，围绕电源层的每个接地通孔制有隔离孔；在另一类型中，围绕电源层的接地通孔组件制有绝缘槽，以形成高度绝缘的垂直信号路径。
图6A示出了第二示例性实施例的多层PCB中的垂直信号路径的顶视图。
图6B示出了第二示例性实施例的多层PCB中的垂直信号路径的剖面图。
图7A示出了第三示例性实施例的多层PCB中的垂直信号路径的顶视图。
图7B示出了第三示例性实施例的多层PCB中的垂直信号路径的剖面图。
图8A示出了第四示例性实施例的多层PCB中的垂直信号路径的顶视图。
图8B示出了第四示例性实施例的多层PCB中的垂直信号路径的剖面图。
图9A示出了第五示例性实施例的多层PCB中的垂直信号路径的顶视图。
图9B示出了第五示例性实施例的多层PCB中的垂直信号路径的剖面图。
图10A示出了第六示例性实施例的多层PCB中的垂直信号路径的顶视图。
图10B示出了第六示例性实施例的多层PCB中的垂直信号路径的剖面图。
图11A示出了第七示例性实施例的多层PCB中的垂直信号路径的顶视图。
图11B示出了第七示例性实施例的多层PCB中的垂直信号路径的剖面图。
图12A示出了第八示例性实施例的多层PCB中的垂直信号路径的顶视图。
图12B示出了第八示例性实施例的多层PCB中的垂直信号路径的剖面图。
图13A示出了第九示例性实施例的多层PCB中的垂直信号路径的顶视图。
图13B示出了第九示例性实施例的多层PCB中的垂直信号路径的剖面图。
图14A示出了第10示例性实施例的多层PCB中的垂直信号路径的顶视图。
图14B示出了第10示例性实施例的多层PCB中的垂直信号路径的剖面图。
图15A示出了第11示例性实施例的多层PCB中的垂直信号路径的顶视图。
图15B示出了第11示例性实施例的多层PCB中的垂直信号路径的剖面图。
图16A示出了第12示例性实施例的多层PCB中的垂直信号路径的顶视图。
图16B示出了第12示例性实施例的多层PCB中的垂直信号路径的剖面图。
图17A示出了第13示例性实施例的多层PCB中的垂直信号路径的顶视图。
图17B示出了第13示例性实施例的多层PCB中的垂直信号路径的剖面图。
图18A示出了第14示例性实施例的多层PCB中的垂直信号路径的顶视图。
图18B示出了第14示例性实施例的多层PCB中的垂直信号路径的剖面图。
图19A示出了第15示例性实施例的多层PCB中的垂直信号路径的顶视图。
图19B示出了第15示例性实施例的多层PCB中的垂直信号路径的剖面图。
图20A示出了第16示例性实施例的多层PCB中的垂直信号路径的顶视图。
图20B示出了第16示例性实施例的多层PCB中的垂直信号路径的剖面图。
图21A示出了第17示例性实施例的多层PCB中的垂直信号路径的顶视图。
图21B示出了第17示例性实施例的多层PCB中的垂直信号路径的剖面图。
数字说明
101，201，301，401，501，601，701，801，901，1001，1101，1201，1301，1401，1501，1601，1701，1801，1901  信号通孔
102，202，402，502，602，702，802，902，1002，1102，1202，1302，1402，1502，1602，1702，1802，1902  接地通孔
103，104，203，403，503，603，703，803，903，1003，1004，1103，1203，1303，1403，1503，1603，1703，1803，1903  隔离孔
205，405，505，605，705，805，905，1005，1105，1205，1305，1405，1505，1605，1705，1805，1905  接地带线
206，406，506，606，706，806，906，1006，1106，1206，1306，1406，1506，1606，1706，1806，1906  绝缘槽
107，207，407，507，1007，1207  信号层
108，208，408，508，608，708，808，908，1008，1108，1208，1308，1408，1608，1708，1808，1908  接地板
109，209，409，509，609，709，809，909，1009，1109，1209，1309，1409，1609，1709，1809，1909  PCB的电源层
110  PCB的边缘
610，710，810，1110，1210，1610  带线
711，811，1611  微带线
1021  接地通孔围栏
1720，1820，1920  芯片
1720，1820，1920  多层封装
具体实施方式
用于实现本发明的具体实施方式的以下描述仅仅涉及垂直信号路径的几个例子，但是很好理解，这些描述不应该被看作是缩小了后面的权利要求的范围。
(第一示例性实施例)
参考附图，图4A和4B示出了具有第一示例性实施例的带有圆形布置的接地通孔202的垂直信号路径。该垂直信号路径被嵌入12导体层的PCB中。
图4B示出了垂直信号路径的剖面图(在图4A中的虚线2B的方向上)，被绝缘材料分开的PCB的导体层的布置如下：接地面是第2、第4、第6、第7、第9和第11层；电源面是第5层；信号面是第1、第3、第8、第10和第12层。单信号通孔201通过隔离孔203与PCB的导体面电隔离。
图4A示出了电源层的顶视图，该电源层是垂直信号路径的第5层。接地通孔202的数目是8个。此外，尽管这里接地通孔202的数目是8个，但是该数目可以根据需要来选择。
为了提高接地通孔围栏(一组接地通孔)的屏蔽性能，我们建议在如图4A和4B所示的电源层中使用围绕接地通孔的绝缘槽。在此情况下，形成高度绝缘的垂直信号路径作为多层PCB中的特定同轴波导。
在所述同轴波导中，通过信号通孔201形成内部导电边界，并且通过接地通孔202的组件、从导体层连接到接地通孔202的接地板208、依次连接该接地通孔的闭合接地带线205以及PCB的所述接地带线和电源层209之间的绝缘槽206来形成该同轴波导的外导电边界。由于在电源层使用闭合接地带线205，因此这种垂直信号路径也提高了外导电边界的金属化。分开所述同轴波导的内导电边界和外导电边界的隔离孔203可以具有可在预定频带中提供垂直信号路径的最小回波损耗的形状和尺寸。
为了示出所发明的垂直信号路径在PCB应用中垂直信号路径的优点，在图5A中呈现了模拟插入损耗(|S21|-参数)。
在该图中，通过时域有限差分(FDTD)算法计算S-参数相对于频率的量值，该算法是表示三维结构的最精确的数值方法之一。
在图1A、1B和4A、4B中示出了PCB中的垂直信号路径的结构，用于进行数值分析。图1A和1B所示的垂直信号路径的尺寸如下：图1A所示的板中信号通孔101导体的外径是0.65mm；由多个接地通孔形成的直径相反接地通孔102的中心之间的距离是3.5mm；图1A所示的信号通孔101的隔离孔103直径是1.65mm；接地通孔102导体的外径是0.3mm；在电源层围绕接地通孔102的隔离孔104直径是0.6mm；包括所有导体层的PCB的厚度是2.5mm；绝缘PCB导电层的材料的相对电容率是4.2。信号通孔被设置在50-Ω同轴电缆之间，该同轴电缆被连接到布置在PCB的顶层和底层的信号通孔焊盘。接地通孔102的数目是8个。此外，尽管这里接地通孔102的数目是8个，但是该数目可以根据需要来选择。八个接地通孔围绕信号通孔均等地隔开，在相邻接地通孔之间具有相同的距离。
图4A和4B中所示的垂直信号路径的参数与图1A和IB中的相同。但是，代替用于电源层的接地通孔102的隔离孔104，应用如图4A和4B所示的绝缘槽206。该槽206具有0.2mm的宽度，该槽的内侧被设置为距信号通孔中心2.05mm。
由于PCB的边缘效应，考虑到的两种类型的垂直信号路径会受平行板模式谐振的影响。如图5A，在该共振频率下，在电源层的接地通孔102周围具有隔离孔104的垂直信号路径(参见图1A和1B)的电气性能会显著地降低。但是，在该频带中，具有在电源层上围绕接地通孔组件的绝缘槽的垂直信号路径仍保持高电气性能。
当前数值结果表示允许在PCB的导体层上应用绝缘槽以在多层PCB中形成高度绝缘的垂直信号路径的方法。
为了证实由试验得到的对多层PCB中的垂直信号路径的模拟结果，我们考虑PCB中嵌入的垂直信号路径的结构与图1A、1B和4A、4B中相同。垂直信号路径的尺寸和PCB的参数与图5A所示的模拟相同，但是仅仅在试验性图形中，直径上相对的接地通孔的中心之间的距离是3.35mm，宽度为0.2mm的绝缘槽其内侧距信号通孔中心2.0mm。此外，由可导致激发出不希望的谐振平行板模式的其他通孔结构来组装PCB。在图5B中，示出了两种类型的垂直信号路径的试验数据，一种具有围绕接地通孔的隔离孔，一种具有在PCB的电源层的绝缘槽。类似于模拟数据，测量清楚地表示出在电源层具有绝缘槽的垂直信号路径的优点。
因此，如下来自当前模拟结果和测量结果，在多层PCB中形成高性能垂直信号路径中，电源层的绝缘槽是重要元件。这种槽将垂直信号路径(内导电边界和外导电边界)和在这些层中可能出现的谐振以及电源层分开。同时，在电源层使用围绕接地通孔的隔离孔的情况下，这些层穿过会引起谐振平行板模式的交互作用的垂直信号路径的外导电边界，该谐振平行板模式可在电源层中被激发，垂直信号路径而信号在垂直信号路径中传播。
(第二示例性实施例)
在图6A和6B中，示出了具有另一种布置的接地通孔402，如正方形接地通孔的垂直信号路径。该垂直信号路径被嵌入10导电层的PCB中，该10导电层的PCB用作多层PCB的例子。
图6B示出了垂直信号路径的剖面图(在图6A中的虚线4B的方向上)，被绝缘材料分开的PCB的导体层的布置如下：接地面是第2、第4、第6、第7和第9层；电源面是第5层；信号面是第1、第3、第8和第10层。单信号通孔401通过隔离孔403与PCB的导体面隔开。
图6A出了电源层的顶视图，该电源层是垂直信号路径的第5层。该垂直信号路径由信号通孔401、围绕信号通孔401的接地通孔402的组件、从导体层连接到接地通孔402的接地板408、依次连接该接地通孔的闭合接地带线405以及PCB的所述接地带线和电源层409之间的绝缘槽406形成(与第一示例性实施例相同)。隔离孔403分隔开垂直信号路径的信号部分(换句话说，内导电边界)和接地部分(换句话说，外导电边界)。接地通孔402的数目是8个。此外，尽管这里接地通孔402的数目是8个，但是该数目可以根据需要来选择。从信号通孔401到接地通孔402的距离可以被限定为对应于垂直信号路径的所需特征阻抗。形成垂直信号路径的相邻接地通孔402之间的距离可以定义为例如小于λ/4，其中λ是预定频带中PCB绝缘材料中的最短波长。对相邻接地通孔402之间距离的主要要求是在所有预定频带中其要与谐振尺寸不同。该情况会提高垂直信号路径的电气性能。
(第三示例性实施例)
在图7A和7B中，示出了具有与图6A和6B的接地通孔相同布置的垂直信号路径。该垂直信号路径也被嵌入具有与图6A和6B相同结构的10导电层PCB中。
图7B示出了垂直信号路径的剖面图(在图7A中的虚线5B的方向上)。
图7A出了电源层的顶视图，该电源层是垂直信号路径的第5层。该垂直信号路径由信号通孔501、围绕信号通孔501的接地通孔502的组件、从导体层连接到接地通孔502的接地板508、依次连接该接地通孔的闭合接地带线505以及PCB的所述接地带线和电源层509之间的绝缘槽506形成。接地通孔502的数目是8个。此外，尽管这里接地通孔502的数目是8个，但是该数目可以根据需要来选择。但是，该垂直信号路径中的隔离孔具有正方形形状以对应于正方形的接地通孔布置。通过适当选择正方形隔离孔的尺寸，该形状可以在预定频带中提供垂直信号路径的最小回波损耗。
例如，这些尺寸可以通过以步进式操作改变正方形隔离孔的边的三维全波电磁场求解器(基于用于例子的FDTD算法)来限定。已知的优化程序也可用于限定这种隔离孔的尺寸。
下面说明，通过适当选择正方形隔离孔尺寸可以在预定频带中提供垂直信号路径的最小回波损耗：
外导电边界的表面阻抗显著地取决于频率。因此，很显然，高速下的信号传播产生频率相关的回波损耗和插入损耗。形成垂直信号路径满足表面阻抗等于零的近似方程的垂直信号路径可以形成独立于频率的用于多层PCB的垂直信号路径，并且其在宽频带中具有低回波损耗和插入损耗。
基于满足表面阻抗等于零的近似方程，隔离孔的外边界的顶视图可以被定义为对应于外导电边界中的接地通孔布置。根据该方法，隔离孔具有对应于外导电边界中的正方形接地通孔布置的正方形形状。隔离孔具有对应于外导电边界中的圆形接地通孔布置的圆形形状。隔离孔具有对应于外导电边界中的椭圆形接地通孔布置的椭圆形形状。即，将隔离孔扩展到接地通孔可以使降低性能的表面阻抗近似等于零。
定义隔离孔的尺寸是基于满足表面阻抗等于零的近似方程，并在形成外导电边界时固定接地通孔和接地板之间的连接。
如上所述，形成独立于频率用于多层PCB垂直信号路径并在宽频带中具有低回波损耗和插入损耗的垂直信号路径，可以实现垂直信号路径的更高电气性能。
(第四示例性实施例)
多层PCB中的垂直信号路径可以被连接到各种平面传输线，如PCB中的微带线、带线、共面波导和槽线，以及被连接到同轴电缆、焊线、大规模集成(LSI)芯片封装的管脚等。
例如，在图8A和8B中示出了垂直信号路径连接到12导体层PCB中的带线。
图8B示出了垂直信号路径的剖面图(在图8A中的虚线6B的方向上)，被绝缘材料分开的PCB的导体层的布置如下：接地面是第2、第4、第6、第7、第9和第11层；电源面是第5层；信号面是第1、第3、第8、第10和第12层。单信号通孔601通过隔离孔603与PCB的导体面隔开。
图8A示出了电源层的顶视图，该电源层是垂直信号路径的第5层，其上重叠信号面的带线610的顶视图，信号面是垂直信号路径的第10层。在该图中，通过信号通孔601、围绕信号通孔601的接地通孔602的组件、从导体层608连接到接地通孔602的接地板、依次连接接地通孔的闭合接地带线605以及PCB的所述接地带线和电源层609之间的绝缘槽606形成。接地通孔602的数目是7个。此外，尽管这里接地通孔602的数目是7个，但是该数目可以根据需要来选择。例如，在第10导体层，带线610被连接到垂直信号路径。垂直信号路径中的隔离孔603具有对应于垂直信号路径中接地通孔的正方形布置的正方形截面形状，这可以给予这种垂直信号路径的更高的电气性能，减小信号通孔601和接地通孔602之间布置的导电板的效应。
(第五示例性实施例)
在图9A和9B中示出了通过利用垂直信号路径形成的多层PCB结构中的另一互连电路。该垂直信号路径也被嵌入具有与图8A和8B相同结构的12导电层PCB中。
图9B示出了垂直信号路径的剖面图(在图9A中的虚线7B的方向上)。
图9A示出了电源层的顶视图，该电源层是垂直信号路径的第5层，其上重叠有作为垂直信号路径的第一层的信号面的带线610的顶视图和作为垂直信号路径的第十层的信号面的带线610垂直信号路径的顶视图。
在该结构中，在PCB的顶层布置的微带线711通过垂直信号路径连接到位于第10导体层PCB处的带线710。该垂直信号路径由信号通孔701、围绕信号通孔701的接地通孔702的组件、从导体层708连接到接地通孔702的接地板、依次连接接地通孔的闭合接地带线705以及PCB的所述接地带线和电源层709之间的绝缘槽706形成。接地通孔702的数目是6个。此外，尽管这里接地通孔702的数目是6个，但是该数目可以根据需要来选择。该垂直信号路径中的隔离孔703具有矩形形状，能提供所考虑布线的更高的电气性能。
(第六示例性实施例)
在图10A和10B中，示出了与在12导体层PCB的第三和第十导体层处布置的两个带线811，810相连的垂直信号路径。该垂直信号路径也被嵌入具有与图8A和8B相同结构的12导电层PCB中。
图10B示出了垂直信号路径的剖面图(在图10A中的虚线8B的方向上)。
图10A示出了电源层的顶视图，该电源层是垂直信号路径的第5层，其上重叠有作为垂直信号路径的第三层的信号面的带线811的顶视图，以及作为垂直信号路径的第10层的信号面的带线810的顶视图。
该垂直信号路径由信号通孔801、围绕信号通孔801的接地通孔802的组件、从导体层连接到接地通孔802的接地板808、依次连接该接地通孔的闭合接地带线805以及PCB的所述接地带线和电源层809之间的绝缘槽806形成。接地通孔802的数目是10个。此外，尽管这里接地通孔802的数目是10个，但是该数目可以根据需要选择。垂直信号路径中的隔离孔803具有对应于该接地通孔的圆形布置的圆形形状，以在预定频带中提供当前结构的最小回波损耗。
(第七示例性实施例)
在图9A和9B中示出了围绕信号通孔901的接地通孔902的任意布置。该垂直信号路径被嵌入用作多层PCB例子的8导电层PCB中。
图11B示出了垂直信号路径的剖面图(在图11A中的虚线9B的方向上)，被绝缘材料分开的PCB的导体层的布置如下：接地面是第2、第4、第6和第7层；电源面是第5层；信号面是第1、第3和第8层。单信号通孔901通过隔离孔903与PCB的导体面隔开。
图11A示出了电源层的顶视图，该电源层是垂直信号路径的第5层。接地通孔902的数目是10个。此外，尽管这里接地通孔902的数目是10个，但是该数目可以根据需要来选择。垂直信号路径中的隔离孔903具有对应于接地通孔的倒角椭圆形布置的倒角椭圆形形状。接地通孔的布置形状是影响垂直信号路径的特征阻抗的重要因素。选择垂直信号路径中围绕信号通孔的接地通孔的布置，可以限定所需的特征阻抗。此外，在此情况下，隔离孔903可以被限定为对应于接地通孔902的布置，该接地通孔902的布置可以提供所考虑的垂直信号路径的较低回波损耗。注意，这种类型的接地通孔布置通过增加预定相邻接地通孔之间的距离，可以使信号通孔与在多层PCB的导体层处布置的平面传输线相连接。
因此，围绕信号通孔的接地通孔902的布置，以及对应于接地通孔的这些布置的隔离孔903可以控制多层PCB中的垂直信号路径的特征阻抗，并且提供垂直信号路径的特征阻抗与其他互连电路匹配。通过连接到接地面的接地通孔902，提供多层PCB中的垂直信号路径的绝缘，并且通过绝缘槽906，电源层909处的闭合接地带线905与电源层909相隔开。
在所考虑的8导体层PCB中嵌入的垂直信号路径中，通过围绕信号通孔901的接地通孔902的组件、从导体层连接到接地通孔902的接地板908、连接接地通孔902的闭合接地带线905以及PCB的所述接地带线和电源层909之间的绝缘槽906来提供该跃迁的屏蔽性能。
(第八示例性实施例)
在图12A和12B中，示出了多层PCB中的另一类型的垂直信号路径。该垂直信号路径也被嵌入具有与图8A和8B相同结构的12导电层PCB中。
图12B示出了垂直信号路径的剖面图(在图12A中的虚线10B的方向上)。
图12A出了电源层的顶视图，该电源层是垂直信号路径的第5层。在此情况下，该垂直信号路径由信号通孔1001、围绕信号通孔1001的接地通孔1002的组件、从导体层连接到接地通孔1002的接地板1008、依次连接该接地通孔的闭合接地带线1005以及PCB的所述接地带线和电源层1009之间的绝缘槽1006形成。接地通孔1002的数目是8个。此外，尽管这里接地通孔1002的数目是8个，但是该数目可以根据需要来选择。该垂直信号路径的性能特点是在隔离孔1003中使用了绝缘材料，该绝缘材料的构成参数(相对电容率和磁导率)与绝缘PCB的导电层的材料的构成参数不同。在所考虑的例子中，PCB绝缘材料的相对电容率是∈1，而填充隔离孔1003的材料的相对电容率是∈2。在隔离孔中使用另一材料可以减小垂直信号路径的尺寸，因为，在此情况下，可以通过选择隔离孔中的适当材料来提供特性阻抗控制。
作为例子，如果用相对电容率近似等于4.5，损耗正切近似等于0.024的FR-4来填充PCB，然后使用相对电容率约为2.1，损耗正切约为0.0005的TeflonR来填充隔离孔，那么可以设计与仅用FR-4材料填充的垂直信号路径相比较横向尺寸更小的垂直信号路径。它可以用低损耗传输线结构的特征阻抗的已知公式来说明：
Z 0 = L C - - - ( 1 )
其中L是分布电感，C是分布电容。
根据该公式，通过较低的相对电容率减小电容，这会导致信号和接地通孔之间的距离更小，以便与PCB和垂直信号路径相同填充的情况相比较，提供相同的特征阻抗。
(第九示例性实施例)
在图13A和13B中示出了一种垂直信号路径。该垂直信号路径也被嵌入具有与图8A和8B相同结构的12导电层PCB中。
图13B示出了垂直信号路径的剖面图(在图13A中的虚线11B的方向上)。
图13A示出了电源层的顶视图，该电源层是垂直信号路径的第5层，其上重叠有作为垂直信号路径的第10层的信号面的带线1110的顶视图。接地通孔1102的数目是7个。此外，尽管这里接地通孔1102的数目是7个，但是该数目可以根据需要来选择。
该垂直信号路径由通过信号通孔1101、围绕信号通孔1101的接地通孔1102的组件、依次连接该接地通孔的闭合接地带线1105以及所述接地带线和电源层1109及接地层1108之间的绝缘槽1106，以及来自参与形成带线1110的导体层的接地板形成。应当注意。除形成带线1110的接地层之外的所有接地层都形成有闭合带线1105和绝缘槽1106(在所考虑的例子中，这些层是第9和第11层)。
(第十示例性实施例)
在图14A和14B中示出了一种垂直信号路径。该垂直信号路径也被嵌入具有与图8A和8B相同结构的12导电层PCB中。
图14B示出了垂直信号路径的剖面图(在图14A中的虚线12B的方向上)。
图14A示出了电源层的顶视图，该电源层是垂直信号路径的第5层，其上重叠有作为垂直信号路径的第10层的信号面的带线1210的顶视图。在该类型中，垂直信号路径由信号通孔1201、围绕信号通孔1201的接地通孔1202的组件、依次连接该接地通孔的闭合接地带线1205、所述接地带线和电源层1209、接地层1208及信号层1207之间的绝缘槽1206，以及来自参与形成带线1210的导体层的接地板形成。接地通孔1202的数目是7个。此外，尽管这里接地通孔1202的数目是7个，但是该数目可以根据需要来选择。应当注意，除形成带线1210的层之外的所有导体层都形成有闭合带线和绝缘槽(在所考虑的情况中，这些层是第9、第10和第11层)。
(第十一示例性实施例)
应该强调，可以用不同于图15A和15B中的信号通孔数目来形成垂直信号路径。
图15B示出了垂直信号路径的剖面图(在图15A中的虚线13B的方向上)，被绝缘材料分开的PCB的导体层的布置如下：接地面是第2、第4、第5、第7、第9和第11层；电源面是第6层；信号面是第1、第3、第8、第10和第12层。两个耦合的信号通孔1301通过隔离孔1303与PCB的导体面隔开。
图15A出了电源层的顶视图，该电源层是垂直信号路径的第6层。
该垂直信号路径由两个耦合的信号通孔1301、围绕该信号通孔1301的接地通孔1302的组件、从导体层连接到接地通孔1302的接地板1308、依次连接该接地通孔的闭合接地带线1305以及PCB的所述接地带线和电源层1309之间的绝缘槽1306形成。接地通孔1302的数目是8个。此外，尽管这里接地通孔1302的数目是8个，但是该数目可以根据需要来选择。垂直信号路径中的隔离孔1303将信号通孔1301与垂直信号路径的接地板分隔开。
特别考虑形成垂直信号路径的信号通孔对的一个最主要原因是两个耦合的信号通孔可以用于差分互连电路中的差分传信。众所周知，如果与单端传信相比较，差分传信表示完全不同的电磁行为。特别地，差分传信可以显著地消除来自接地系统的噪声并且减小辐射发射。
(第十二示例性实施例)
应该强调，可以用不同于图16A和16B中的信号通孔数目来形成垂直信号路径。
该垂直信号路径也被嵌入具有与图8A和8B相同结构的12导电层PCB中。
图16B示出了垂直信号路径的剖面图(在图16A中的虚线14B的方向上)。
图16A示出了电源层的顶视图，该电源层是垂直信号路径的第6层。
该垂直信号路径也由两个耦合的信号通孔1401、围绕该信号通孔1401的接地通孔1402的组件、从导体层连接到接地通孔1402的接地板1408、依次连接该接地通孔的闭合接地带线1405以及PCB的所述接地带线和电源层1409之间的绝缘槽1406形成。接地通孔1402的数目是8个。此外，尽管这里接地通孔1402的数目是8个，但是该数目可以根据需要来选择。但是，在该垂直信号路径中，隔离孔1403具有对应于接地通孔的椭圆形布置的椭圆形截面形状，以提供所述垂直信号路径的最小回波损耗。注意，提供最小回波损耗的椭圆形隔离孔的尺寸可以由例如三维全波电磁场求解器或优化程序来限定。
(第13示例性实施例)
也应该强调，可以用不同于图17中的信号通孔的数目来形成垂直信号路径。
图17示出了垂直信号路径的电源层的顶视图。
围绕信号通孔对的接地通孔的布置和隔离孔的形状和尺寸可以用来控制高度绝缘的垂直信号路径的特征阻抗，并且提供该垂直信号路径的宽频带操作。在图17中，例如，示出了围绕信号通孔对1501的接地通孔1502的矩形布置，以及对应于该布置的矩形隔离孔1503。此外，该垂直信号路径由通过从多层PCB的导体层连接到接地通孔1502的接地板、依次连接该接地通孔的闭合接地带线1505以及PCB的所述接地带线和电源层之间的绝缘槽1506形成。接地通孔1502的数目是10个。此外，尽管这里接地通孔1502的数目是10个，但是该数目可以根据需要来选择。
(第14示例性实施例)
也应该强调，可以用不同于图18A和18B中的信号通孔的数目来形成垂直信号路径。
该垂直信号路径也被嵌入具有与图15A和15B相同结构的12导电层PCB中。
图18B示出了垂直信号路径的剖面图(在图18A中的虚线16B的方向上)。
图18A示出了电源层的顶视图，该电源层是垂直信号路径的第6层，其上重叠有带线对1610和微带线对1611的顶视图。
例如，在图18A和18B中示出了连接带线对1610和微带线对1611的垂直信号路径。
该垂直信号路径由两个耦合的信号通孔1601、围绕该信号通孔对1601的接地通孔对1602的组件、从导体层连接到接地通孔1602的接地板1608、依次连接该接地通孔的闭合接地带线1605以及PCB的所述接地带线和电源层1609之间的绝缘槽1606形成。接地通孔1602的数目是10个。此外，尽管这里接地通孔1602的数目是10个，但是该数目可以根据需要来选择。高度绝缘的垂直信号路径中的隔离孔1603具有对应于接地通孔的倒角矩形布置的倒角矩形截面形状，以提供垂直信号路径的更高的电气性能垂直信号路径。
垂直信号路径的上述例子被应用在多层PCB技术中。但是，可以很好理解，这些垂直信号路径可被用于具有电源、接地和信号导体层的任意多层结构。
(第15示例性实施例)
作为例子，在图19A中，示出了来自芯片1720的一个管脚的多层封装1721中的垂直信号路径的侧视图。在该图中，多层封装的导体层的布置如下：
接地面是第2和第4层；电源面是第3层。此外，在图17B中，呈现了第3导体层的垂直信号路径的剖面图(在图19A中的虚线17B的方向上)。
该垂直信号路径由信号通孔1701、围绕信号通孔1701的正方形布置(仅仅用作垂直信号路径中的接地通孔布置的一个例子)的接地通孔1702的组件、从导体层连接到接地通孔1702的接地板1708、依次连接该接地通孔的闭合接地带线1705以及多层封装的所述接地带线和电源层1709之间的绝缘槽1706形成。接地通孔1702的数目是8个。此外，尽管这里接地通孔1702的数目是8个，但是该数目可以根据需要选择。隔离孔1703将垂直信号路径的信号部分和接地部分分开。该垂直信号路径的性能特点是在隔离孔1703中利用绝缘材料，该绝缘材料的构成参数(相对电容率和磁导率)与绝缘PCB的导电层的材料的构成参数不同，如图12B所述。
(第16示例性实施例)
作为另一例子，在图20A中示出了来自芯片1820的一个管脚的多层封装1821中的垂直信号路径的侧视图。在该图中，多层封装的导体层的布置与图19A相同。在图20B中，示出了位于第3导体层的该垂直信号路径的剖面图(在图20A中的虚线18B的方向上)。所考虑情况中的垂直信号路径由信号通孔1801、围绕信号通孔1801的圆形布置的接地通孔1802的组件(用作垂直信号路径中的接地通孔布置的另一例子)、从第二导体层连接到接地通孔1802的接地板1808、依次连接该接地通孔的位于第三导体层的闭合接地带线1805、所述接地带线和电源层1809之间的绝缘槽1806，以及布置在第四导体层，并通过绝缘槽1806在该导体层与接地板隔开的闭合带线1805形成。接地通孔1802的数目是8个。此外，尽管这里接地通孔1802的数目是8个，但是该数目可以根据需要来选择。隔离孔1803将垂直信号路径的信号部分和接地部分分隔开。
(第17示例性实施例)
在图21A中，示出了来自芯片1920的一个管脚的多层封装1921中的垂直信号路径的侧视图。在该图中，7导体层封装中的导体层的布置如下：接地面是第2、第4和第6层；电源面是第3层；信号面是第5层。此外，在图21B中，示出了了第3导体层的垂直信号路径的剖面图(在图21A中的虚线19B的方向上)。这里，该垂直信号路径由信号通孔1901、围绕信号通孔1901的正方形布置的接地通孔1902的组件(用作垂直信号路径中的接地通孔布置的另一例子)、从第二导体层连接到接地通孔1902的接地板1908、在第三导体层依次连接该接地通孔的闭合接地带线1905、所述接地带线和电源层1909之间的绝缘槽1906、以及设于第四和第六接地层以及第五信号导体层，并通过绝缘槽1906与其他导体分隔开的闭合带线1905形成。接地通孔1902的数目是8个。此外，尽管这里接地通孔1902的数目是8个，但是该数目可以根据需要来选择。隔离孔1903用来将垂直信号路径的信号部分和接地部分分隔开。
应当注意，用于多层PCB中提出的高度绝缘的垂直信号路径的设计方法和结构可以被直接应用于多层封装，该多层封装将多层结构应用到一个封装。例如，图6-18所示的用于多层PCB的垂直信号路径的结构也可以用于多层封装。
此外，很显然，垂直信号路径可以为包括信号层、接地层和电源层的任何多层衬底技术来形成所提出的高度绝缘的垂直信号路径。
尽管描述了主要目标是作为导体层的电源层，其中形成有绝缘槽，但是在信号层或接地层中也可以设置绝缘槽。
此外，通过分别结合电源层和/或信号层和/或接地层，可以设置绝缘槽。例如，如图13A和13B所示的第九示例性实施例中，可以在电源层和接地层中设置绝缘槽。如图14A和14B所示的第十示例性实施例中，可以在电源层、信号层和接地层中设置绝缘槽。

Claims (30)

1.一种垂直信号路径，包括一个或多个信号通孔和围绕所述信号通孔的多个接地通孔，包括：
多个导体层；以及
所述导体层之间的多个绝缘层，其中：
距所述垂直信号路径固定的距离，在所述垂直信号路径的外圆周中形成至少一个导体层。
2.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是电源层。
3.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是接地层。
4.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是信号层。
5.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是电源层和接地层。
6.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是电源层和信号层。
7.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是接地层和信号层。
8.根据权利要求1的垂直信号路径，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少三个导体层是电源层、接地层和信号层。
9.根据权利要求1-8的任意一项的垂直信号路径，还包括：
在电源层或接地层或信号层连接所述多个接地通孔的闭合接地带线。
10.根据权利要求1-9的任意一项的垂直信号路径，还包括：
将所述信号通孔与所述多个接地通孔分隔开的隔离孔，其中：
所述隔离孔由绝缘材料填充，该绝缘材料的构成参数不同于PCB绝缘材料的构成参数；并且
所述构成参数是相对电容率和磁导率。
11.一种包括垂直信号路径的印刷电路板，该垂直信号路径包括一个或多个信号通孔和围绕所述信号通孔的多个接地通孔，包括：
多个导体层；以及
所述导体层之间的多个绝缘层，其中：
距所述垂直信号路径固定的距离，在所述垂直信号路径的外圆周中形成至少一个导体层。
12.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是电源层。
13.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是接地层。
14.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是信号层。
15.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是电源层和接地层。
16.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是电源层和信号层。
17.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是接地层和信号层。
18.根据权利要求11的印刷电路板，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少三个导体层是电源层、接地层和信号层。
19.根据权利要求11-18的任意一项的印刷电路板，还包括：
在电源层或接地层或信号层连接所述多个接地通孔的闭合接地带线。
20.根据权利要求11-19的任意一项的印刷电路板，还包括：
将所述信号通孔与所述多个接地通孔分隔开的隔离孔，其中：
所述隔离孔由绝缘材料填充，该绝缘材料的构成参数不同于PCB绝缘材料的构成参数；并且
所述构成参数是相对电容率和磁导率。
21.一种半导体封装，包括：
印刷电路板；以及
半导体芯片，其中：
所述印刷电路板包括垂直信号路径，该垂直信号路径包括一个或多个信号通孔和围绕所述信号通孔的多个接地通孔，包括：
多个导体层；以及
所述导体层之间的多个绝缘层，其中：
距所述垂直信号路径固定的距离，在所述垂直信号路径的外圆周中形成至少一个导体层，以及其中：
所述半导体芯片将信号端连接到所述印刷电路板的所述信号通孔，并将接地端连接到所述印刷电路板的所述接地通孔。
22.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是电源层。
23.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是接地层。
24.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少一个导体层是信号层。
25.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是电源层和接地层。
26.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是电源层和信号层。
27.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少两个导体层是接地层和信号层。
28.根据权利要求21的半导体封装，其中：
距所述垂直信号路径固定的距离在所述垂直信号路径的外圆周中形成的至少三个导体层是电源层、接地层和信号层。
29.根据权利要求21-28的任意一项的半导体封装，还包括：
在电源层或接地层或信号层连接所述多个接地通孔的闭合接地带线。
30.根据权利要求21-29的任意一项的半导体封装，还包括：
将所述信号通孔与所述多个接地通孔分隔开的隔离孔，其中：
所述隔离孔由绝缘材料填充，该绝缘材料的构成参数不同于PCB绝缘材料的构成参数；并且
所述构成参数是相对电容率和磁导率。
CN200680038793XA 2005-10-18 2006-10-10 垂直信号路径、印刷电路板、半导体封装以及半导体芯片 Expired - Fee Related CN101292393B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005302977 2005-10-18
JP302977/2005 2005-10-18
PCT/JP2006/320219 WO2007046271A1 (ja) 2005-10-18 2006-10-10 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ

Publications (2)

Publication Number Publication Date
CN101292393A true CN101292393A (zh) 2008-10-22
CN101292393B CN101292393B (zh) 2013-04-17

Family

ID=37962367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680038793XA Expired - Fee Related CN101292393B (zh) 2005-10-18 2006-10-10 垂直信号路径、印刷电路板、半导体封装以及半导体芯片

Country Status (4)

Country Link
US (1) US8035992B2 (zh)
JP (1) JP5088135B2 (zh)
CN (1) CN101292393B (zh)
WO (1) WO2007046271A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201607A (zh) * 2010-03-25 2011-09-28 周建明 基于ltcc技术的微带-带状线转换
CN103228105A (zh) * 2012-01-12 2013-07-31 揖斐电株式会社 线路板及其制造方法
CN103650132A (zh) * 2011-12-05 2014-03-19 松下电器产业株式会社 无线模块
CN104582239A (zh) * 2013-10-24 2015-04-29 鸿富锦精密工业(武汉)有限公司 印刷电路板
CN104853520A (zh) * 2014-02-18 2015-08-19 鸿富锦精密工业(武汉)有限公司 印刷电路板
CN104936374A (zh) * 2014-03-20 2015-09-23 易鼎股份有限公司 插接组件高频信号连接垫的抗损耗结构
CN105072800A (zh) * 2015-06-25 2015-11-18 北京中微普业科技有限公司 一种pcb板不同层面实现微波同轴传输的结构
CN105188266A (zh) * 2015-08-27 2015-12-23 浪潮电子信息产业股份有限公司 一种dual模式高速信号线立体布线的方法
CN105580196A (zh) * 2013-09-24 2016-05-11 日本电气株式会社 印刷电路板及在印刷电路板上安装的方法
CN108074907A (zh) * 2016-11-18 2018-05-25 日月光半导体制造股份有限公司 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN108732690A (zh) * 2017-04-18 2018-11-02 苏州旭创科技有限公司 同轴封装结构及光传输组件
CN112020214A (zh) * 2020-09-01 2020-12-01 北京子兆信息技术有限公司 多层高频pcb板及其信号过孔优化方法
CN112186347A (zh) * 2020-09-22 2021-01-05 北京子兆信息技术有限公司 应用于毫米波安检成像的带状线馈电喇叭天线
CN113453415A (zh) * 2020-03-26 2021-09-28 株式会社日立制作所 信号传输电路以及印刷电路板
CN114945240A (zh) * 2022-05-23 2022-08-26 维沃移动通信有限公司 转接板、电路板和电子设备
CN115186621A (zh) * 2022-09-07 2022-10-14 材料科学姑苏实验室 一种超导量子电路的通孔结构的设计方法及结构

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930590B2 (ja) * 2006-10-13 2012-05-16 日本電気株式会社 多層基板
EP2171836A4 (en) * 2007-07-09 2015-06-10 Power Concepts Nz Ltd LAYER STRUCTURE CONNECTION AND ASSEMBLY
US20090101402A1 (en) * 2007-10-19 2009-04-23 Advantest Corporation Circuit board, and electronic device
JP4903271B2 (ja) * 2007-11-16 2012-03-28 株式会社日立メディコ 超音波撮像システム
US8576027B2 (en) 2007-12-25 2013-11-05 Nec Corporation Differential-common mode resonant filters
US8536464B2 (en) 2008-05-26 2013-09-17 Nec Corporation Multilayer substrate
US8379403B2 (en) 2009-04-02 2013-02-19 Qualcomm, Incorporated Spacer-connector and circuit board assembly
CN101907909A (zh) * 2009-06-05 2010-12-08 鸿富锦精密工业（深圳）有限公司 具有固定孔的主板
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US9036365B2 (en) * 2009-10-20 2015-05-19 Nec Corporation Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate
US8729405B2 (en) * 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011217278A (ja) * 2010-04-01 2011-10-27 Sumitomo Electric Ind Ltd 信号伝送路
JP2011248768A (ja) 2010-05-28 2011-12-08 Sony Corp 情報処理装置、情報処理システム及びプログラム
TWI413462B (zh) * 2010-08-27 2013-10-21 Univ Nat Taiwan 鑲嵌式多層電路板及雜訊抑制方法
TWI402007B (zh) * 2010-11-29 2013-07-11 Hon Hai Prec Ind Co Ltd 印刷電路板
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device
TWI441571B (zh) * 2011-06-10 2014-06-11 Hon Hai Prec Ind Co Ltd 電容效能優化法及應用該電容效能優化法設計的電路板
US20130341078A1 (en) 2012-06-20 2013-12-26 Keith Bryan Hardin Z-directed printed circuit board components having a removable end portion and methods therefor
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US9204533B2 (en) * 2011-10-31 2015-12-01 Samsung Electro-Mechanics Co., Ltd. Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
US20140140031A1 (en) * 2011-12-07 2014-05-22 Panasonic Corporation Wireless module
TWI449475B (zh) * 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
US9013891B2 (en) * 2012-03-09 2015-04-21 Finisar Corporation 3-D integrated package
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8866024B1 (en) * 2012-06-22 2014-10-21 Altera Corporation Transceiver power distribution network
CN102892249B (zh) * 2012-08-27 2016-04-20 广东欧珀移动通信有限公司 Pcb板单点接地处理方法
CN104937767B (zh) 2013-01-24 2018-01-19 日本电气株式会社 印刷线路板、电子器件和线路连接方法
CN205584642U (zh) 2013-07-11 2016-09-14 株式会社村田制作所 树脂多层基板
US9245835B1 (en) * 2013-07-31 2016-01-26 Altera Corporation Integrated circuit package with reduced pad capacitance
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
US9468103B2 (en) 2014-10-08 2016-10-11 Raytheon Company Interconnect transition apparatus
US9660333B2 (en) 2014-12-22 2017-05-23 Raytheon Company Radiator, solderless interconnect thereof and grounding element thereof
JP6451943B2 (ja) * 2015-02-23 2019-01-16 パナソニックＩｐマネジメント株式会社 高周波モジュール
US9775243B2 (en) * 2015-04-19 2017-09-26 Mellanox Technologies, Ltd. Module compliance boards for quad small form-factor pluggable (QSFP) devices
US9769926B2 (en) * 2015-04-23 2017-09-19 Dell Products L.P. Breakout via system
US9780458B2 (en) 2015-10-13 2017-10-03 Raytheon Company Methods and apparatus for antenna having dual polarized radiating elements with enhanced heat dissipation
US20170187419A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Shielded bundle interconnect
US10581177B2 (en) 2016-12-15 2020-03-03 Raytheon Company High frequency polymer on metal radiator
US11088467B2 (en) 2016-12-15 2021-08-10 Raytheon Company Printed wiring board with radiator and feed circuit
US10541461B2 (en) 2016-12-16 2020-01-21 Ratheon Company Tile for an active electronically scanned array (AESA)
US10276282B2 (en) 2017-07-28 2019-04-30 Raytheon Company Coaxial transmission line structure
US10361485B2 (en) 2017-08-04 2019-07-23 Raytheon Company Tripole current loop radiating element with integrated circularly polarized feed
JP6810001B2 (ja) * 2017-08-24 2021-01-06 株式会社Ｓｏｋｅｎ 高周波伝送線路
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
JP7084245B2 (ja) * 2018-08-02 2022-06-14 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び光伝送装置
CN111640682B (zh) * 2020-05-31 2022-07-08 西南电子技术研究所（中国电子科技集团公司第十研究所） 分离器件金丝键合过渡结构
US11212910B1 (en) * 2020-12-03 2021-12-28 Wanshih Electronic Co., Ltd. High frequency signal cross-layer transmission structure in multi-layer printed circuit board
US20230292431A1 (en) * 2022-03-14 2023-09-14 Ttm Technologies, Inc. Shielded signal vias in printed circuit boards for high-frequency and broadband signals
US20240074054A1 (en) * 2022-08-25 2024-02-29 The Phoenix Company Of Chicago, Inc. Impedance matched via connections in a printed circuit board

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
JP3194445B2 (ja) 1992-09-01 2001-07-30 新光電気工業株式会社 高周波用回路基板の信号回路
JP4195731B2 (ja) 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JP3668596B2 (ja) 1997-08-07 2005-07-06 株式会社日立製作所 実装基板とそれを用いた電子装置
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
JP2000183582A (ja) 1998-12-14 2000-06-30 Hitachi Ltd 高速回路実装構造体
JP2000216510A (ja) 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP2000236045A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp 高周波パッケージ
JP3654095B2 (ja) 1999-11-05 2005-06-02 三菱電機株式会社 高周波プリント配線板及びその製造方法
JP2001144511A (ja) 1999-11-17 2001-05-25 Mitsubishi Electric Corp 平面型導波路の接続用変換器
JP2002009193A (ja) 2000-04-18 2002-01-11 Matsushita Electric Ind Co Ltd 半導体装置
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6670559B2 (en) 2000-12-13 2003-12-30 International Business Machines Corp. Electromagnetic shield for printed circuit boards
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
US6714308B2 (en) 2001-09-04 2004-03-30 Zygo Corporation Rapid in-situ mastering of an aspheric fizeau
JP4587625B2 (ja) 2001-09-27 2010-11-24 京セラ株式会社 配線基板とその実装構造
US6747216B2 (en) 2002-02-04 2004-06-08 Intel Corporation Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
JP2004022735A (ja) * 2002-06-14 2004-01-22 Matsushita Electric Ind Co Ltd 部品実装基板
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
JP4012796B2 (ja) 2002-09-30 2007-11-21 京セラ株式会社 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
WO2005086554A1 (en) * 2004-03-09 2005-09-15 Nec Corporation Via transmission lines for multilayer printed circuit boards
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201607A (zh) * 2010-03-25 2011-09-28 周建明 基于ltcc技术的微带-带状线转换
CN103650132A (zh) * 2011-12-05 2014-03-19 松下电器产业株式会社 无线模块
CN103650132B (zh) * 2011-12-05 2017-09-22 松下知识产权经营株式会社 无线模块
CN103228105A (zh) * 2012-01-12 2013-07-31 揖斐电株式会社 线路板及其制造方法
CN105580196A (zh) * 2013-09-24 2016-05-11 日本电气株式会社 印刷电路板及在印刷电路板上安装的方法
US9980370B2 (en) 2013-09-24 2018-05-22 Nec Corporation Printed circuit board having a circular signal pad surrounded by a ground pad and at least one recess section disposed therebetween
CN104582239A (zh) * 2013-10-24 2015-04-29 鸿富锦精密工业(武汉)有限公司 印刷电路板
CN104853520A (zh) * 2014-02-18 2015-08-19 鸿富锦精密工业(武汉)有限公司 印刷电路板
CN104936374A (zh) * 2014-03-20 2015-09-23 易鼎股份有限公司 插接组件高频信号连接垫的抗损耗结构
CN104936374B (zh) * 2014-03-20 2018-12-11 易鼎股份有限公司 插接组件高频信号连接垫的抗损耗结构
CN105072800A (zh) * 2015-06-25 2015-11-18 北京中微普业科技有限公司 一种pcb板不同层面实现微波同轴传输的结构
CN105072800B (zh) * 2015-06-25 2016-04-06 北京中微普业科技有限公司 一种pcb板不同层面实现微波同轴传输的pcb板结构
CN105188266A (zh) * 2015-08-27 2015-12-23 浪潮电子信息产业股份有限公司 一种dual模式高速信号线立体布线的方法
CN108074907B (zh) * 2016-11-18 2021-07-23 日月光半导体制造股份有限公司 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN108074907A (zh) * 2016-11-18 2018-05-25 日月光半导体制造股份有限公司 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN108732690A (zh) * 2017-04-18 2018-11-02 苏州旭创科技有限公司 同轴封装结构及光传输组件
CN113453415A (zh) * 2020-03-26 2021-09-28 株式会社日立制作所 信号传输电路以及印刷电路板
CN112020214A (zh) * 2020-09-01 2020-12-01 北京子兆信息技术有限公司 多层高频pcb板及其信号过孔优化方法
CN112020214B (zh) * 2020-09-01 2022-07-19 北京子兆信息技术有限公司 多层高频pcb板及其信号过孔优化方法
CN112186347A (zh) * 2020-09-22 2021-01-05 北京子兆信息技术有限公司 应用于毫米波安检成像的带状线馈电喇叭天线
CN112186347B (zh) * 2020-09-22 2023-01-31 北京子兆信息技术有限公司 应用于毫米波安检成像的带状线馈电喇叭天线
CN114945240A (zh) * 2022-05-23 2022-08-26 维沃移动通信有限公司 转接板、电路板和电子设备
CN115186621A (zh) * 2022-09-07 2022-10-14 材料科学姑苏实验室 一种超导量子电路的通孔结构的设计方法及结构

Also Published As

Publication number Publication date
WO2007046271A1 (ja) 2007-04-26
US20090133913A1 (en) 2009-05-28
JP5088135B2 (ja) 2012-12-05
US8035992B2 (en) 2011-10-11
CN101292393B (zh) 2013-04-17
JPWO2007046271A1 (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
CN101292393B (zh) 垂直信号路径、印刷电路板、半导体封装以及半导体芯片
CN100544559C (zh) 用于多层印刷电路板的通孔传输线
US8595924B2 (en) Method of electromagnetic noise suppression devices using hybrid electromagnetic bandgap structures
CN102696145B (zh) 微带线和矩形波导间的微波转换设备
US4673904A (en) Micro-coaxial substrate
JP4365852B2 (ja) 導波管構造
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
KR100867150B1 (ko) 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
US6765298B2 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US20110203843A1 (en) Multilayer substrate
US8476537B2 (en) Multi-layer substrate
CN103120038B (zh) 结构体和配线基板
CN103098567B (zh) 结构体和配线基板
US20100200276A1 (en) Implementations of twisted differential pairs on a circuit board
CN203040005U (zh) 印制电路板
US20050224912A1 (en) Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
JP4830539B2 (ja) 多層プリント回路基板
KR101530964B1 (ko) 유도성 및 용량성 퍼터베이션이 결합된 마이크로스트립 선로 및 이를 이용한 무선회로 장치
US6459347B1 (en) Method for vertical connection of conductors in a device in the microwave range
KR20230093288A (ko) 안티패드 형성물을 갖는 다층 구조체
JP2001102819A (ja) 平面線路接続器
Kostka et al. Electrical performance of via transitions in the presence of overlapping anti-pads

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

Termination date: 20171010