CN101313403B - 中间掩模对准技术 - Google Patents

中间掩模对准技术 Download PDF

Info

Publication number
CN101313403B
CN101313403B CN2006800213270A CN200680021327A CN101313403B CN 101313403 B CN101313403 B CN 101313403B CN 2006800213270 A CN2006800213270 A CN 2006800213270A CN 200680021327 A CN200680021327 A CN 200680021327A CN 101313403 B CN101313403 B CN 101313403B
Authority
CN
China
Prior art keywords
snap grid
layer
etched
grid
snap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800213270A
Other languages
English (en)
Other versions
CN101313403A (zh
Inventor
S·M·列扎·萨贾迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101313403A publication Critical patent/CN101313403A/zh
Application granted granted Critical
Publication of CN101313403B publication Critical patent/CN101313403B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G03F9/7011—Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

提供用于对准中间掩模的方法(304，324)。形成具有第一对准网格的第一图案化层(308)。在该第一图案化层上形成侧壁层以执行第一收缩(312)。收缩后的该第一对准网格被蚀刻入蚀刻层以形成蚀刻的第一对准网格(316)。去除该图案化层(320)。

Description

中间掩模对准技术
技术领域
本发明涉及半导体器件的形成。
背景技术
在半导体晶片处理过程中，使用公知的图案化和蚀刻处理将半导体器件的特征限定在晶片上。在这些处理中，光刻胶(PR)材料沉积在晶片上，而后暴露于被中间掩模过滤的光中。中间掩模一般为玻璃板，其图案化有代表性的特征几何形状，该特征几何形状阻止光穿透该中间掩模。
通过中间掩模后，光接触光刻胶材料的表面。该光改变光刻胶材料的化学组成，使得显影剂可去除光刻胶材料的一部分。在正光刻胶材料的情况下，曝光的区域被去除，而在负光刻胶材料的情况下，未曝光区域被去除。其后，晶片被蚀刻以从不再被光刻胶材料保护的区域去除在下面的材料，并由此在晶片上限定需要的特征。
已知有多代光刻胶。深紫外(DUV)光刻胶用248nm光曝光。为便于理解，图1A是在基片104上的层108的示意性横截面视图，在将被蚀刻的层108上的ARL(抗反射层)110上图案化的光刻胶层112，形成堆100。光刻胶图案具有临界尺寸(CD)，其可以是最小特征的宽度116。由于依赖于波长的光学特性，由较长波长光曝光的光刻胶具有较大的理论最小临界尺寸。
然后可穿过光刻胶图案蚀刻特征120，如图1B所示。理想地，特征的CD(该特征的宽度)等于光刻胶112中特征的CD 116。实际上，由于光刻胶的磨蚀化(faceting)、腐蚀或者钻蚀(undercutting)，特征的CD 116会大于光刻胶112的CD。该特征也可被锥化，这种情况下该特征的CD至少与该光刻胶的CD一样大，但是这种情况下该特征逐渐变小而在接近该特征底部具有较小的宽度。这样的锥化可能提供不可靠的特征。
为了提供具有较小CD的特征，正追求使用较短波长光形成的特征。193nm光刻胶用193nm光曝光。使用相移中间掩模和其他技术，使用193nm光刻胶可形成90-100nmCD的光刻胶图案。这可提供具有90-100nmCD的特征。157nm光刻胶用157nm光曝光。使用相移中间掩模和其它技术可形成亚90nm CD光刻胶图案。这可提供具有亚90nm CD的特征。
使用较短波长光刻胶会比使用较长波长光刻胶出现额外的问题。为了获得接近理论极限的CD，光刻装置应当更加精确，其需要更贵的光刻设备。目前193nm和157nm光刻胶可能没有像较长波长光刻胶一样高的选择性，并且可更容易在等离子体蚀刻条件下变形。
在导电层的蚀刻中，如在存储器器件的形成中，需要增加器件密度而不降低性能。
图2A是按照现有技术当线间的间距太近时，用于生成导线的图案化光刻胶层的横截面视图。在基片204(例如晶片)上，可设置阻挡层206。在阻挡层206上，形成介电层208，如金属层或多晶硅层。在介电层208上，形成抗反射层，如DARC层。图案化的光刻胶层212a形成在该ARL之上。在这个例子中，图案化光刻胶线214a具有定义为线宽度“L”的宽度，如图所示。间距222具有宽度“S”，如图所示。节距长度“P”定义为线宽度和间距宽度的和P＝L+S，如图所示。需要降低该节距长度。
降低节距长度的一种方法是降低间距宽度。图2B是根据现有技术当线之间的间距太近时，用于产生导电或介电沟槽线的图案化光刻胶层的横截面视图。在基片204(如晶片)上，可设置阻挡层206。在阻挡层206上，形成导电或介电层208，如金属层，多晶硅层，或介电层。在层208上，形成抗反射层，如DARC层。在该ARL上，形成图案化的光刻胶层212。在这个例子中，图案化光刻胶层212b形成图案化的线214b，带有在图案化线241b之间的间距内形成的光刻胶残余物218。光刻胶残余物218的存在是由图案化线214b之间间距太小而导致的，因为从小间距去除残余物更困难。这会限制可提供的导线的密度。
发明内容
为了实现前述和依照本发明的目的，提供一种用于对准中间掩模的方法。形成带有第一对准网格的第一图案化层。侧壁层在该第一图案化层上形成以执行第一收缩。收缩后的该第一对准网格被蚀刻入蚀刻层以形成蚀刻的第一对准网格。去除该图案化层。测量在该蚀刻的第一对准网格上对准的第二对准网格的光学图案。该光学图案用于确定该第二对准网格是否在该蚀刻的第一对准网格上被对准。
在本发明的另一方面，提供一种用于使用多个掩模在晶片上形成器件的方法。用于晶片上多个模片(die)的第一图案化层被形成，其中该多个模片的每个模片具有第一对准网格。在该第一图案化层上形成侧壁层以执行第一收缩。由在收缩后该第一图案化层和第一对准网格形成的特征被蚀刻入蚀刻层以形成用于该多个模片中的每个模片的蚀刻的第一对准网格。去除该图案化层。在该晶片上形成光刻胶层。该晶片设置在光刻工具内。中间掩模被步进到该多个模片中的模片。在步进到的模片的蚀刻的第一对准网格上对准的该中间掩模的第二对准网格的光学图案被测量。该光学图案用于确定该第二对准网格是否在该步进到的模片的该蚀刻的第一对准网格上对准。该光刻工具被调整，直到该第二对准网格在该步进到的模片的蚀刻的第一对准网格上对准。在该步进到的模片上的光刻胶被曝光。步进到新的模片，并且处理返回到测量在步进到的模片的蚀刻的第一对准网格上对准的该中间掩模的第二对准网格的光学图案的步骤，直到该多个模片的所有模片被步进到。
本发明的这些和其他特征将在下面的本发明的具体描述中结合附图更详细地描述。
附图说明
本发明在附图中通过举例方式说明，而不是以限制方式，并且其中相同的参考标号表示相同的要素，并且其中：
图1A-B是根据现有技术蚀刻的堆的横截面示意图；
图2A-B是根据现有技术形成的图案化光刻胶层的横截面示意图；
图3是可用在本发明一实施例中的处理的高级流程图；
图4A-H是根据本发明一实施例处理的堆的横截面示意图；
图5是在图案化光刻胶层上形成侧壁层的流程图；
图6是提供改进的掩模对准的处理的流程图；
图7是网格图案标识(signature)的测量的更详细的流程图；
图8A-D是用在对准处理的实例中的网格图案的顶视图；
图9是另一个网格图案的顶视图。
具体实施方式
现在，将结合如附图所示出的一些优选实施例具体描述本发明。在以下描述中，为了提供对本发明的透彻理解而阐明许多具体细节。然而，可以理解的是，对于本领域的技术人员，显然，本发明可以不使用这些具体细节的一些或全部而实施。在其他例子中，为了不会不必要地混淆本发明，公知的处理步骤和/或结构没有详细描述。
为提供使用旧技术光刻胶处理的带有小临界尺寸(CD)的特征，开发了下一代掩模处理，其使用多重掩模和蚀刻处理。这个下一代掩模处理要求更高精度的掩模对准。提供了一种用于提供用于在多重掩模处理中掩模对准的更精确和快速处理的方法。
为了便于理解下一代掩模处理，图3是可用在本发明一个实施例中的处理的高层流程图。提供一个中间掩模(步骤304)。然后形成图案化光刻胶层(步骤308)。图4A是本发明一个实施例中的图案化光刻胶层的横截面视图。在基片404(如晶片)上，设置阻挡层406。在阻挡层406上，形成蚀刻层408(如导电金属层或多晶硅层或介电层)。在蚀刻层408上，形成抗反射层(ARL)410(如DARC层)。在ARL 410上形成第一图案化光刻胶层412。在这个例子中，图案化线414具有定义为线宽度“Lp”的宽度，如图所示。光刻胶层中的间距422具有宽度“Sp”，如图所示。该图案化光刻胶层的节距长度“Pp”定义为线宽度和间距宽度的和Pp＝Lp+Sp，如图所示。这些宽度是由用来形成该图案化光刻胶层的光刻技术的分辨率确定的。需要降低该节距长度。
在该图案化光刻胶层上形成侧壁层以降低CD(步骤312)。图5是在该图案化光刻胶层上形成侧壁层以降低CD的更详细的流程图(步骤312)，其使用气体调制。在这个实施例中，在该图案化光刻胶层上形成该侧壁层以降低CD(步骤312)，包括沉积阶段504和形貌成形阶段508。该沉积阶段使用第一气体化学制剂以形成等离子体，其在该图案化光刻胶层的侧壁上沉积侧壁层。形貌成形阶段508使用第二气体化学制剂以形成等离子体，其成形该沉积的形貌以形成基本上垂直的侧壁。
图4B是该图案化的第一图案化光刻胶层412示意性横截面视图，带有沉积在该第一图案化光刻胶层侧壁上的侧壁层420。侧壁层420在该图案化光刻胶层间距内形成侧壁层特征424，其中侧壁层特征424具有比该第一图案化光刻胶层间距CD小的减小的间距CD。优选地，该沉积的第一图案化光刻胶层的减小的间距CD比该第一图案化光刻胶层特征的间距CD小50％。还需要该侧壁层具有基本上垂直的侧壁428，其是高度共形的(highly conformal)，如图所示。基本上垂直的侧壁的一个例子是从底部到顶部与该特征底部形成在88°到90°之间的角度。共形侧壁具有沉积层，其厚度基本上与该特征顶部到底部的厚度相同。非共形侧壁会形成磨蚀化或面包块化(bread-loafing)结构，其提供非基本上垂直的侧壁。锥化的侧壁(源于该磨蚀化结构)或面包块化侧壁可增加沉积层CD并提供不良蚀刻图案化光刻胶层。优选地，在该侧壁上的沉积比在该第一图案化光刻胶层特征底部上的沉积厚。更优选地，没有层沉积在该第一图案化光刻胶层特征的底部上。
然后，第一特征组穿过该侧壁层间距而被蚀刻入蚀刻层408(步骤316)。图4C示出被蚀刻入蚀刻层408的第一特征组432。在这个例子中，在蚀刻层408中蚀刻的第一特征组432具有CD宽度，其等于该沉积层特征的间距CD。实际上，第一特征组432的特征的CD可稍大于该沉积层420特征的CD。然而，由于沉积层特征的CD明显小于光刻胶412的CD，所以蚀刻层408中特征的CD仍小于光刻胶412的CD。如果该沉积层的CD仅稍小于光刻胶的CD，或者如果沉积层被磨蚀化或面包块化，那么将被蚀刻的层的CD可能不小于该光刻胶的CD。另外，磨蚀化或面包块化的沉积层可导致在将被蚀刻的层中磨蚀化或不规则成形的特征。还需要最小化在光刻胶特征底部上的沉积。在这个例子中，在将被蚀刻层408蚀刻的特征的CD比该光刻胶特征的CD小大约50％。
然后，该图案化的光刻胶层和沉积层被剥除(步骤320)。这可作为一个步骤进行或者两个单独的步骤，即单独的沉积层去除步骤和光刻胶剥除步骤。灰化可用于该剥除处理。图4D示出在该沉积层和光刻胶层被去除后的基片400。
确定额外的特征是否将被蚀刻(步骤324)。在这个例子中，第二蚀刻特征组被蚀刻。所以，提供一个第二中间掩模(步骤304)。在该被蚀刻特征上形成第二图案化光刻胶层(步骤308)，此情形下其为该第一蚀刻特征组。图4E示出基片404，在蚀刻层408上形成了第二图案化光刻胶层442，其中第二图案化光刻胶层442覆盖该第一特征组432并且在该第一蚀刻特征组432之间形成在该第二图案化光刻胶层内的间距444。
然后，在该第二图案化光刻胶层特征的侧壁上沉积侧壁层以减小CD(步骤312)。图4F是该第二图案化光刻胶层442的横截面示意图，带有沉积在第二图案化光刻胶层442的侧壁上的侧壁层450。该侧壁层450在该图案化光刻胶层间距内形成侧壁层特征454，其中该侧壁层特征454具有比该第二图案化光刻胶层间距CD小的减小的间距CD。优选地，该侧壁层特征减小的间距比该第二图案化光刻胶层特征的间距CD小50％。还需要该图案化光刻胶层特征422具有基本上垂直的侧壁，其是高度共形的，如图所示。基本上垂直的侧壁的一个例子是从底部到顶部与该特征底部形成在88°到90°之间的角度。优选地，在该侧壁上的沉积比在该光刻胶特征底部上的沉积厚。更优选地，没有层被沉积在该光刻胶特征的底部上。
特征被蚀刻入该蚀刻层(步骤316)而在该第一蚀刻特征组432之间形成第二蚀刻特征组452，如图4G所示。然后剥除该图案化光刻胶层和沉积层(步骤320)，如图4H所示。蚀刻层的线宽度示为Lf。该蚀刻层中特征的间距宽度示为Sf。特征的节距长度示为Pf，其中Pf＝Lf+Sf。为了对比，图4A中的图案化光刻胶层节距Pp，光刻胶线宽度Lp和光刻胶间距Sp在图4G中示出，用于与特征节距Pf，特征线宽度Lf，和特征间距宽度Sf对比。在这个实施例中，特征节距的长度Pf是图案化光刻胶层节距长度Pp的一半，因为特征间的线宽度Lf是图案化光刻胶层线宽度Lp的一半并且该特征间距宽度Sf是该图案化光刻胶层中的间距Sp的一半。所以，这个处理可使用两个掩模步骤以通过减半节距长度、线宽度和特征宽度，并同时使用相同的光刻胶光刻处理，而使蚀刻特征分辨率加倍。在这个例子中，该第一图案化光刻胶层的第一蚀刻特征组被蚀刻至与该第二图案化光刻胶层的第二蚀刻特组相同的深度或大约相同的深度，如所示。
由于本实施例仅使用两个图案化光刻胶层，在重复步骤(步骤336)，决定该处理不被重复(步骤324)。
实现这种处理的一个挑战是两个图案化层的精确对准。
中间掩模对准
当前可能存在各种对准误差源。由于晶片与晶片处理的差异(如CMP、膜厚、以及光学性质差异)，存在大约2-3nm覆层(overlay)误差。
计量读数是另一个2-3nm误差源。该晶片可能手动地从该处理室移到计量工具以测量掩模对准，其可能产生对准误差。
目前，在该晶片上多个位置测量该晶片(但不是测量晶片上所有的模片)。为了测量该覆层误差，使用粗糙的盒中盒(box-in-box)结构。关于这个方法有几个问题。读数不能精确到nm级。由于涉及在该步进器和该计量工具之间返回的通量(throughput)限制，没有对整个晶片采样。读数的过程是手动的并且较慢。最终，尽管被测量的模片可精确地对准，但晶片上剩下的模片可能会经受统计学误差，其会偏离零误差均值。需要更快速和更精确的对准处理。
为了便于理解，图6是处理的流程图，其提供用于下一代掩模的改进的对准。第一网格图案标识被模型化(步骤604)。在某些额定厚度的给定膜组上的理论第一网格图案的理论光学标识模型被生成。通过指定在晶片上形成的膜以及额定CD，光波长对光强度的光学标识可被模型化。
来自第一网格图案的标识被测量(步骤608)。图7是这个步骤地更详细的流程图。形成光刻胶图案化层网格(步骤704)。图8A为对准网格804的顶视图，对准网格804是光刻胶图案化层的一部分。该对准网格804包括多条垂直线808和多条水平线812。可使用其它对准网格图案。优选地，使用的长线的长度至少是其宽度的四倍。尽管不要求这些线是垂直和水平的，优选的是某些线与其他线基本上正交。更优选的是某些线与其他线正交(或垂直)。另外，线的宽度保持为相对于间距较窄，以允许收缩处理，该收缩处理增加了线的宽度并降低了间距的宽度。
在该光刻胶图案化层上执行收缩(步骤708)。这可以是与在该图案化层上形成侧壁层(步骤312)相同的处理。这样的收缩处理可包括沉积阶段504和形貌成形阶段508，如图5所示。图8B是该收缩执行后而在该图案化层上形成侧壁层的对准网格804的顶视图。在这个例子中，该垂直和水平线808的尺寸被增加，使得线之间的间距减少大约50％。优选地，该收缩处理导致线之间的间距收缩至少50％。该图案化掩模用来将该特征图案和该对准网格蚀刻入蚀刻层(步骤710)。该光刻胶图案化层然后被去除。
测量该第一对准网格的光学标识(步骤712)。通过将该被蚀刻的网格图案暴露给光并随光波长变化测量反射光的强度而完成该步骤。
将该模型与该测得的标识对比(步骤612)。确定该模型和被测量的标识之间的差异的来源(步骤616)。这些差异的某些来源可能是线边界粗糙度和CD偏离目标。
建立平滑的(smoothed out)模型(步骤618)。实际网格的平均或平滑模型解决(account for)了在整个对准掩模上的CD变化、线边界粗糙度、不对称性等。
该第一网格图案上的第二网格图案的光学图案被模型化(步骤620)。该平滑的模型用来建立该第二网格图案的光学干扰图案的理论模型，其带有在整个网格区域上的第一平滑的网格。
然后在该晶片上设置新的光刻胶层。该晶片被放入步进器。该步进器使具有第二网格图案的中间掩模步进到模片。在其它实施例中，该晶片不在该步进器被对准。而是在曝光之前，该对准在光学计量工具上被测量。在整个网格图案上测量步进到模片的第一网格图案上的第二网格图案的光学图案(步骤624)。图8C示出中间掩模的第二网格图案824。该第二网格图案824包括垂直线828和垂直线832以匹配在收缩处理后的第一网格图案804。图8D是该中间掩模的第二网格图案824的顶视图，以实线示出，设在虚线所示的第一网格图案804上。该光学图案的测量通过将该光刻胶图案上的该中间掩模的网格图案暴露于光中并且随该光波长变化测量该反射光的强度来完成。
确定该模型化的和测量的光学图案是否匹配(步骤628)。如果该模型与该测量的光学图案不充分匹配，那么生成用于修正对准的命令(步骤632)。该步进器根据该对准命令被调整以修正对准。这样的调整可以是该中间掩模或镜头或该晶片光源的移动。然后该处理回到测量该第一网格图案上的第二网格图案的光学图案的步骤(步骤624)。重复该步骤直到确定该模型化和测量的光学图案匹配，其表示该对准完成。
中间掩模被照射以曝光被步进到的模片上的光刻胶层。步进器将中间掩模步进到晶片上的另一个模片，直到所有的模片被步进到。
在步进器中，中间掩模可提供单个或多个模片的图像。在步进处理中，在晶片上多次形成来自于该中间掩模的图像。该测量的光学标识可以是用于晶片上一个第一对准网格的单个图像，使得多个步进完成一个对准，或者可在步进处理中为每个步进执行对准。
在所有的模片都被步进到后，该光刻胶层被显影。侧壁层在该被显影的光刻胶层上形成。光学标识可再次用来测量该带有对准网格的图案化光刻胶对准掩模的对准，并将其与用于中间掩模对准的光学标识进行对比。理想地，如果在该光刻胶显影之前的对准足够精确，这种后续的测量就不需要。穿过被显影的光刻胶层将特征蚀刻入该蚀刻层。
这个处理的一个好处是其提供实时反馈以允许在步进室中执行对准。该创造性的处理的对准速度允许对准处理为晶片上每个模片提供对准网格。
优选地照射整个网格图案，而不是测量该网格图案的边缘。该光是偏振的，并且强度对波长的计算值标识被理论地确定。通过比较该理论的和测得的标识，可估算该CD。这个相同的处理可用来表示收缩后的该第一网格图案与该第二网格图案是否不重合。
图9是可用在本发明一个实施例中的网格图案904的另一个例子的顶视图。同样，该网格图案包括第一线组，其基本上与第二线组正交。
理论估算、测量、和对比光学图案或标识的方法在以下参考文献中被论述：授予Yates等人的美国专利6,809,824，其题为“ALIGNMENT PROCESS FOR INTEGRATED CIRCUITSTRUCTURES ON SIMICONDUCTOR SUBSTRATE USINGSCATTEROMETRY MEASUREMENTS OF LATENT IMAGES INSPACED APART TEST FIELDS ON SUBSTRATE”，公布日为2004年10月26日，授予Sezginer等人的美国专利6,819,426，题为“OVERLAY ALIGNMENT METROLOGY USING DIFFRACTIONGRATINGS”，公布日为2004年11月16日，以及申请人为Mieher等人的美国专利申请2004/0169861，题为“APPARATUS ANDMETHOD FOR DETECTING OVERLAY ERRORS USINGSCATTEROMETRY”，公开日为2004年9月2日，为各种目的，上述文献均通过引用被合并入此处。
如果使用后序的光刻胶图案，用于形成第二光刻胶图案化层的中间掩模可具有用于每个模片的两个对准网格组。一个对准网格可用于将该中间掩模与在该模片中蚀刻的经蚀刻的对准网格对准。这样的中间掩具有与该蚀刻的网格匹配的线和间距。该第二对准网格具有较小的线和较大的间距，从而该第二对准网格可在通过在该图案化光刻胶层上形成侧壁层的收缩后，提供需要的对准网格，并且可用于允许中间掩模与该蚀刻的模片对准。这样的处理在美国专利申请第11/126,446号中讨论，申请日为2005年5月10日，题为“RETICLE  ALIGNMENT AND OVERLAY FOR MULIPLERETICLE PROCESS”，申请人为Sadjadi等人，为各种目的，上述文献通过引用被合并入此处。
本发明的其他实施例可使用多于两个中间掩模。例如，可使用三个中间掩模，使得该特征布图具有为每个中间掩模节距的三分之一的节距。在另一个实例中，可使用四个中间掩模，使得该特征布图具有为每个中间掩模节距的四分之一的节距。这样的多掩模处理被描述在美国专利申请11/050,985号中，申请日为2005年2月3日，申请人为Jeffery Marks和Reza Sadjadi，标题为“REDUCTIONOF FEATURE CRITICAL DIMENSIONS USING MULTIPLEMASKS”，为各种目的，上述文献通过引用被合并入此处。
尽管根据多种优选实施例描述了本发明，存在替换，置换和各种替代等同物，其落入本发明的范围之内。还应当注意，存在许多实现本发明方法和装置的替代方式。因此，意欲将所附的权利要求解释为包括所有这样的替换，置换和各种替代等同物，均落入本发明的主旨和范围之内。

Claims (15)

1.一种方法，包括：
形成带有第一对准网格的第一图案化层；
在所述第一图案化层上形成侧壁层，以执行第一收缩；
将收缩后的所述第一对准网格蚀刻入蚀刻层，以形成蚀刻的第一对准网格；
去除所述图案化层；
测量在所述蚀刻的第一对准网格上对准的第二对准网格的光学图案；以及
使用所述光学图案，以确定所述第二对准网格是否在所述蚀刻的第一对准网格上被对准。
2.根据权利要求1所述的方法，进一步包括修正所述对准，直到所述第二对准网格的所述光学图案在所述蚀刻的第一对准网格上被对准。
3.根据权利要求1至2中任一项所述的方法，进一步包括：
在所述第一收缩后，建立用于所述第一图案化层中所述蚀刻的第一对准网格的光学图案的理论模型；
测量来自所述蚀刻的第一对准网格的光学图案；
将所述测量的来自所述蚀刻的第一对准网格的光学图案与用于所述蚀刻的第一对准网格的光学图案的理论模型进行对比；
确认由于临界尺寸偏离目标而产生的任何差异的来源；以及
使用所述被确认的任何差异的来源，建立在所述蚀刻的第一对准网格上对准的所述第二对准网格的光学图案的理论模型。
4.根据权利要求1至2中任一项所述的方法，其中，所述使用所述光学图案以确定所述第二对准网格是否在所述蚀刻的第一对准网格上被对准，包括确定所测量的在所述蚀刻的第一对准网格上对准的所述第二对准网格的光学图案是否与在所述蚀刻的第一对准网格上对准的所述第二对准网格的所述光学图案的理论模型匹配。
5.根据权利要求1至2中任一项所述的方法，其中，所述蚀刻的第一对准网格包括：
具有长度和宽度的第一线，其中，所述长度是所述宽度的至少四倍；
第二线，与所述第一线平行且与所述第一线分离，以形成在所述第一线和所述第二线之间的第一间距；
具有长度和宽度的第三线，其中，所述长度是所述宽度的至少四倍，并且其中，所述第二线垂直于所述第一线；以及
与所述第三线平行且与所述第三线分离的第四线。
6.根据权利要求5所述的方法，其中，所述第一线和所述第二线之间的第一间距小于用于形成所述第一对准网格的光刻设备的CD。
7.根据权利要求1至2中任一项所述的方法，进一步包括：
在去除所述图案化层后，增加光刻胶层；
在所述第二对准网格在所述蚀刻的第一对准网格上对准后，曝光所述光刻胶层；
将所述曝光的光刻胶层形成图案化光刻胶层；以及
穿过所述图案化光刻胶层将特征蚀刻入所述蚀刻层。
8.根据权利要求7所述的方法，进一步包括在穿过所述图案化光刻胶层将特征蚀刻入所述蚀刻层之前，在所述图案化光刻胶层上形成侧壁层。
9.根据权利要求1至2中任一项所述的方法，其中，所述光学过程使用整个对准网格，而不是所述对准网格的边缘。
10.一种使用多个掩模在晶片上形成器件的方法，包括：
a)在晶片上形成用于多个模片的第一图案化层，其中，所述多个模片中的每个模片具有第一对准网格；
b)在所述第一图案化层上形成侧壁层，以执行第一收缩；
c)将由收缩后的所述第一图案化层和所述第一对准网格形成的特征蚀刻入蚀刻层，以形成用于所述多个模片中的每个模片的蚀刻的第一对准网格；
d)从所述图案化层去除所述掩模；
e)在所述晶片上形成光刻胶层；
f)将所述晶片置于光刻工具中；
g)将中间掩模步进到所述多个模片中的一个模片；
h)测量在步进到的模片的蚀刻的第一对准网格上对准的所述中间掩模的第二对准网格的光学图案；
i)使用所述光学图案，以确定所述第二对准网格是否在所述步进到的模片的所述蚀刻的第一对准网格上被对准；
j)调整所述光刻工具，直到所述第二对准网格的光学图案在所述步进到的模片的所述蚀刻的第一对准网格上被对准；
k)曝光在所述步进到的模片上的光刻胶；
j)步进到另一个模片并回到步骤h，直到所述多个模片的所有模片被步进到。
11.根据权利要求10所述的方法，其中，与额定对准的偏离被反馈至所述光刻工具，以修正任何未对准。
12.根据权利要求10至11中任一项所述的方法，进一步包括显影所述光刻胶层，以形成图案化光刻胶层。
13.根据权利要求12所述的方法，进一步包括在所述图案化光刻胶层上形成侧壁层。
14.根据权利要求13所述的方法，进一步包括穿过所述侧壁层将特征蚀刻入所述蚀刻层。
15.根据权利要求11所述的方法，其中，所述光学过程使用整个对准网格而不是所述对准网格的边缘。
CN2006800213270A 2005-06-21 2006-05-10 中间掩模对准技术 Expired - Fee Related CN101313403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/158,680 US7629259B2 (en) 2005-06-21 2005-06-21 Method of aligning a reticle for formation of semiconductor devices
US11/158,680 2005-06-21
PCT/US2006/018380 WO2007001653A2 (en) 2005-06-21 2006-05-10 Reticle alignment technique

Publications (2)

Publication Number Publication Date
CN101313403A CN101313403A (zh) 2008-11-26
CN101313403B true CN101313403B (zh) 2011-03-16

Family

ID=37573030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800213270A Expired - Fee Related CN101313403B (zh) 2005-06-21 2006-05-10 中间掩模对准技术

Country Status (6)

Country Link
US (1) US7629259B2 (zh)
KR (1) KR101234891B1 (zh)
CN (1) CN101313403B (zh)
MY (1) MY142277A (zh)
TW (1) TWI460558B (zh)
WO (1) WO2007001653A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629259B2 (en) 2005-06-21 2009-12-08 Lam Research Corporation Method of aligning a reticle for formation of semiconductor devices
JP5259380B2 (ja) * 2008-12-24 2013-08-07 株式会社東芝 半導体装置の製造方法
US8559001B2 (en) 2010-01-11 2013-10-15 Kla-Tencor Corporation Inspection guided overlay metrology
US8745546B2 (en) 2011-12-29 2014-06-03 Nanya Technology Corporation Mask overlay method, mask, and semiconductor device using the same
US9171703B2 (en) 2013-12-20 2015-10-27 Seagate Technology Llc Apparatus with sidewall protection for features
DE102017213330A1 (de) * 2017-08-02 2019-02-07 Dr. Johannes Heidenhain Gmbh Abtastplatte für eine optische Positionsmesseinrichtung
US11055464B2 (en) * 2018-08-14 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269600A (zh) * 1999-04-07 2000-10-11 日本电气株式会社 改进的对准标记图案和重叠精度测量图案及其形成方法
US6661105B2 (en) * 2001-04-13 2003-12-09 Oki Electric Industry Co., Ltd. Alignment mark structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547446A (en) 1983-06-20 1985-10-15 The Perkin-Elmer Corporation Motion measurement and alignment method and apparatus
US4778739A (en) 1986-08-25 1988-10-18 International Business Machines Corporation Photoresist process for reactive ion etching of metal patterns for semiconductor devices
US6109775A (en) * 1991-07-19 2000-08-29 Lsi Logic Corporation Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
KR100230430B1 (ko) * 1997-07-16 1999-11-15 윤종용 가스 혼합물 및 이를 이용한 전극층 식각 방법
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
US6251745B1 (en) 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US6396569B2 (en) * 1999-09-02 2002-05-28 Texas Instruments Incorporated Image displacement test reticle for measuring aberration characteristics of projection optics
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP2004523906A (ja) 2000-10-12 2004-08-05 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 室温かつ低圧マイクロおよびナノ転写リソグラフィのためのテンプレート
US6819426B2 (en) 2001-02-12 2004-11-16 Therma-Wave, Inc. Overlay alignment metrology using diffraction gratings
US20040023253A1 (en) * 2001-06-11 2004-02-05 Sandeep Kunwar Device structure for closely spaced electrodes
US6486549B1 (en) * 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6809824B1 (en) 2001-11-30 2004-10-26 Lsi Logic Corporation Alignment process for integrated circuit structures on semiconductor substrate using scatterometry measurements of latent images in spaced apart test fields on substrate
US6759180B2 (en) * 2002-04-23 2004-07-06 Hewlett-Packard Development Company, L.P. Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
EP1532670A4 (en) * 2002-06-07 2007-09-12 Praesagus Inc CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US7170604B2 (en) * 2002-07-03 2007-01-30 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US6936386B2 (en) * 2003-10-17 2005-08-30 United Microelectronics Corp. Reticle alignment procedure
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
US7629259B2 (en) 2005-06-21 2009-12-08 Lam Research Corporation Method of aligning a reticle for formation of semiconductor devices
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269600A (zh) * 1999-04-07 2000-10-11 日本电气株式会社 改进的对准标记图案和重叠精度测量图案及其形成方法
US6661105B2 (en) * 2001-04-13 2003-12-09 Oki Electric Industry Co., Ltd. Alignment mark structure

Also Published As

Publication number Publication date
CN101313403A (zh) 2008-11-26
US20060285113A1 (en) 2006-12-21
WO2007001653A2 (en) 2007-01-04
TW200710613A (en) 2007-03-16
WO2007001653A3 (en) 2007-08-23
KR20080017386A (ko) 2008-02-26
US7629259B2 (en) 2009-12-08
TWI460558B (zh) 2014-11-11
KR101234891B1 (ko) 2013-02-19
MY142277A (en) 2010-11-15

Similar Documents

Publication Publication Date Title
JP4559719B2 (ja) マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ
US7202148B2 (en) Method utilizing compensation features in semiconductor processing
US6767680B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
US7659041B2 (en) Lithographic method of manufacturing a device
CN101313403B (zh) 中间掩模对准技术
US20110003256A1 (en) Lithographic Apparatus and Device Manufacturing Method
US8943443B1 (en) Verification of computer simulation of photolithographic process
US8221943B2 (en) Photomask with assist features
US8980724B2 (en) Alignment target contrast in a lithographic double patterning process
US20130017378A1 (en) Apparatus and Method for Providing Resist Alignment Marks in a Double Patterning Lithographic Process
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
NL2006451A (en) Production of an alignment mark.
US8252491B2 (en) Method of forming a marker, substrate having a marker and device manufacturing method
US7736844B2 (en) Overlay mark and method of forming the same
TWI597565B (zh) 用於微影系統之方法
TWI770926B (zh) 在表面上形成結構之系統及方法
TW201913812A (zh) 使用光遮罩基板形貌的ｅｕｖ圖案化
CN1577091A (zh) 利用多投影掩模制造多个电路图案的方法和设备
KR100791213B1 (ko) 반사방지막을 사용한 미세패턴 형성방법
Schwarzl et al. Comparison of EUV mask architectures by process window analysis
Choi et al. Implementation of double patterning lithography process using limited illumination systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20190510