CN101320593A - 用于存储设备的预测定时校准 - Google Patents

用于存储设备的预测定时校准 Download PDF

Info

Publication number
CN101320593A
CN101320593A CNA2008101314227A CN200810131422A CN101320593A CN 101320593 A CN101320593 A CN 101320593A CN A2008101314227 A CNA2008101314227 A CN A2008101314227A CN 200810131422 A CN200810131422 A CN 200810131422A CN 101320593 A CN101320593 A CN 101320593A
Authority
CN
China
Prior art keywords
data
data sequence
delay
sequence
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101314227A
Other languages
English (en)
Inventor
B·基斯
B·约翰森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101320593A publication Critical patent/CN101320593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

公开了一种使用2N位同步模式从而可在存储系统中获得较快且较可靠的多数据通道的校准的独特方法。如果2N位同步模式是用已知的时钟相位关系获得的，则可使用简单的解码逻辑来判定数据－时钟相位的对准，从而从刚检测到的m位预测下一个m位。如果接下来的m位模式不与预测的模式匹配，则在所进行的对准的数据通道中对特定延迟值调节，当前的数据－时钟对准就失败，且在该数据通道中的延迟被调整为新值。通过强行使与不想要时钟信号沿，比如负向沿有关的所有预测的m位模式失效，所有的数据对准被保证将发生在时钟信号的想要沿，比如，正向沿上。

Description

用于存储设备的预测定时校准
本申请是申请日为2001年5月7日申请号为第01811227.7号发明名称为“用于存储设备的预测定时校准”的中国专利申请的分案申请。
技术领域
本发明涉及改进的二进制校准技术，该技术对于在时钟信号的正向沿和负向沿定时数据的高频DRAM存储设备中的控制和数据信号的校准定时是有用的。
背景技术
存储设备一直以较快的速度和较高的存储密度为方向进行发展。为了该目的，动态随机存取存储器(DRAM)设备已从简单的DRAM设备发展到EDO、到SRAM、到DDRSRAM、再到SLDRAM，后者是当今工业更关心的主题。SLDRAM具有持续增长的高带宽、低等待时间、低功率、用户可以更新且它可支持分级存储应用。它还提供了多个独立的组、快速读/写总线周转时间以及充分小的流水线字符组。
SLDRAM的一个特征是，它既使用时钟周期的正向沿又使用时钟周期的负向沿来对存储单元进行读出和写入数据并从存储控制器接收指令和标记数据。
在由Gillingham于1997年的SLDRAM协会(1997年4月29日)上发表的题为“SLDRAM Architectural and Functional Overview(SLDRAM结构和功能综述)”的规范中，可以找到对SLDRAM设备的综述，此处通过参考将其内容结合于此。
因为对SLDRAM以及其它当代存储设备所需的高速操作，在系统初始化时的系统定时和输出信号驱动电平校准，诸如启动或重启，是对这种设备的操作来说非常重要的方面，从而可补偿在单个设备参数上较宽的变化。
几项在当今SLDRAM设备中完成的校准工序中的一项是时钟信号CCLK(指令时钟信号)和DCLK(数据时钟信号)与设置在输入指令通道CA和FLAG通道(用于CCLK信号)以及数据通道DQ(用于DCLK信号)上数据的定时同步，从而输入数据可被正确采样。当今，存储控制器在系统初始化时通过在这些时钟通道上发送连续的CCLK和DCLK过渡，并在数据通道DQ、指令通道CA以及FLAG通道中的每一条通道上传送反向和非反向的15位重复的伪随机SYNC序列“111101011001000”，从而完成该定时校准。SLDRAM通过出现在FLAG位上的两位连续的“1”来识别该伪随机序列并判定CCLK和DCLK的优化相关内部延迟，从而最佳地采样已知位的模式。该优化延迟通过调节所接收数据位的时间位置来获得，从而完成与时钟相关的理想位对准。它的完成通过调节在所接收数据的接收通道上的延迟，一直到所接收数据被时钟正确采样并在内部被识别为止。一旦完成了同步，即已在数据接收通道上设定了正确的延迟，则存储控制器将停止发送SYNC模式，且SLDRAM在完成所有的校准之后，可被用于正常的存储器读出和写入访问。
虽然我们发现上述在启动和重启时构成的定时校准在多数场合下可充分完成，但有一个问题，即当今的SLDRAM设备在时钟信号CCLK和DCLK的正向沿和负向沿都捕捉了输入数据。结果，即使当完成了定时校准，也不清楚是在正向或反向时钟沿上完成的对准。也就是说，15位的同步模式缺少任何的定时符号。较佳的是，总在正向沿或负向沿中的一个上，比如在正向沿上对准数据定时，从而简化指令位逻辑电路。如果电路的设计者在对准是在时钟信号的正向沿和负向沿之一，比如正向沿上完成的假设下简化了指令位逻辑电路，但通过使用当今的15位伪随机模式来完成定时同步却不能保证，同步是相对于正确的比如正向时钟沿来完成的。比如，如果当在同步完成于正向沿上的假设下设计电路时，在时钟信号的负向沿完成了同步，则当数据随后在存储器访问中被采样时，数据采样将落后一位。另外，因为15位伪随机模式在校准的过程中被重复，所以当其在正确的时钟沿，比如在正向沿上恰当地同步，并随后不恰当地与，比如负向沿同步时，将出现交替时间，且没有装置知道校准过程何时完成，同步是在时钟的正向沿上完成还是在负向沿上完成。因此，校准将以时钟信号的错误的相位或错误沿完成，这将导致在存储器访问中对数据的不正确采样，或需要附加的复杂电路以保证输入数据与时钟的正确相位同步。
为了克服在15位同步模式中固有的缺点，在于2000年5月10日提交的美国专利序列号09/568,155(Attorney Docket(律师记录)第M4065.0269)中提出了2N位的同步模式。因为2N位的同步模式具有偶数位，所以校准逻辑可在相关时钟的理想相位上完成数据同步。该同步模式较佳为2N位模式，它的产生通过向2N-1伪随机位模式添加附加的一位。该应用的同步位模式较佳是16位长。
虽然2N位同步模式具有优于2N-1位同步模式的优点，但它仍然花费了一定量的时间来完成所有输入数据通道的同步，也称之为校准。另外，即使用了2N位同步模式，仍然有可能，在校准了所有的输入数据通道之后，在所有的输入数据通道数据位仍然不是平行对准，特别如果数据通道的可定时补偿范围大于位周期则更是如此。此外，对于某些数据通道，仍有可能在不想要的时钟信号沿上完成同步。
发明内容
本发明以独有的方式使用在于2000年5月10日提交的美国专利第09/568,155(律师记录：第M4065.0269)中描述的2N位同步模式以获得更快和更可靠的数据通道校准。由于使用偶数时钟周期在2N位同步模式中定时，所以可由已知的被捕捉位的顺序来隐含时钟信号的相位。通常，对于DDR/SLDRAM存储设备，最低的普通数据字符组是4位数据。也就是说，同时在数据通道上逐次地发送4位数据。如果用已知的从存储控制器到存储设备的时钟相位关系产生2N位同步模式，则可使用简单的解码逻辑来判定数据-到-时钟相位的对准，从而预测从刚刚检测的4位开始的下4位。如果随后的4位模式与预测的模式不匹配，则对于在所进行对准的数据通道中的特殊延迟值的调节，当前的数据-到-时钟对准失败，且在该数据通道中的延迟被调节至一新值。
该过程一直重复，直到解码逻辑正确地预测出指示当前为数据通道设置的延迟值为正确的下4位为止。在实际操作中，本发明在数据通道中所有可能的延迟值上都使用该预测方案，并且发展了能够正确预测同步模式下4位的可接受延迟值的“窗口”。随后设置延迟值，该值在可接受延迟值窗口的中心或中心附近。
本发明也通过强行使与不想要时钟信号沿，比如反向时钟沿相关的所有预测的4位模式失效来保证数据对准将发生在想要的时钟沿，比如正向时钟沿。
根据本发明第一方面，提供了一种校准数字电路的数据通道的方法，包括：a)在所述数据通道上接收形成一较大位校准模式一部分的第一数据序列；b)用所述时钟信号顺序地锁存所述数据通道上的所述第一数据序列的数据位；c)把所述第一数据序列的经锁存的数据位顺序地加载到寄存器中，其中所述数据位在所述检查步骤中被检查；d)检查所接收到的第一数据序列并且从中预测第二数据序列，所述第二数据序列在所述校准模式中跟随所述第一数据序列；以及e)当预定的数据模式存在于所述第一数据序列中时生成所述第二数据序列的不正确预测。
附图说明
从以下结合附图对本发明所作的详细描述中，将可以更加清楚地理解本发明的上述和其它优点以及特征，其中：
图1示出了本发明可与之一起使用的SLDRAM总线布局；
图2示出了图1所示的SLDRAM模块的一部分；
图3示出了被用于图2电路操作的一部分定时信号的简化定时示意图；
图4示出了用于使图1的SLDRAM系统同步的同步技术的图例；
图5示出了用于本发明同步的可接受延迟值的模式；
图6是产生用于本发明的2N16位码的代表性电路；
图7示出了用于本发明的时钟信号和相关的2N16位码；
图8示出了用于本发明的数据捕捉和比较电路；以及
图9示出了使用SLDRAM存储器的基于处理器的系统，其中的SLDRAM存储器应用了根据本发明的校准结构和处理方法。
具体实施方式
现在将参考SLDRAM存储系统对本发明的典型实施例作描述。然而，本发明同样也可以应用于其它类型的存储系统。在图1中示出了可应用本发明的典型SLDRAM系统。它包括多个被存储控制器13访问并控制的SLDRAM模块11a…11n。存储控制器13向每一个包括在反向和非反向时钟信号通道上的时钟信号CCLK、1位FLAG信号和10位指令总线CA0-9的SLDRAM模块11a…11n提供指令链接。另外，SLDRAM输入/输出信号SO和SI都以串行菊花链的形式由存储控制器13向SLDRAM模块11a…11n提供。另外，如双向数据时钟DCLKO和DCLDI一样，在存储控制器13和每个SLDRAM模块11a…11n之间提供双向数据总线DQ0-17。时钟DCLKO被用于选通进入SLDRAM模块和该模块出来的输入/输出数据，以及对之DCLDI信号通道也间歇地使用的过程。
图2示出了SLDRAM模块11a…11n之一的简化相关部分。它包括控制逻辑电路21、锁存器23、25、49和59、可为环延迟设备的延迟设备27、29、31、55和57、缓冲器35、37、39、33、45、47、51和53、延迟锁环41、多路复用器43、流水线电路61和63、SRAM输入/输出电路65和67以及分别为存储组组0和组1的69和71。应该指出的是，虽然在图2中示出了两个存储器组，但这只是为了描述，可以使用任何数目的存储器组。
控制逻辑电路21在CA0-9总线上接收并分析指令，并控制存储器组69和71的输出/输出(I/O)访问操作。控制逻辑电路21还接收FLAG信号和时钟信号CCLK。
传送每个指令总线通道CA0-9上的信号通过各个可调节的环延迟电路27并进入各个锁存器23，在该锁存器中，信号在被缓冲器39缓冲、被延迟312延迟以及被缓冲器33缓冲的同时被CCLK信号锁存。
信号CCLK还从缓冲器39通过进入到将16个时钟信号提供到多路复用器43的延迟锁环电路41。多路复用器通过各个缓冲器45向18个将从存储器组69和71输出的数据锁存的锁存器49提供18个时钟输出信号。从存储器组69和71输出的数据进入SRAM 65和67，后者起到I/O缓冲的作用并在被送入锁存器49之前通过流水线电路61。在锁存器49中锁存的输出数据被提供给各个缓冲放大器47，并从该处通过数据总线DQ被送回存储控制器13。
输入到存储器组69和71的数据由DQ数据总线上的存储控制器13供应，并通过每个数据总线通道上通过环延迟57的门控缓冲器51被送入锁存器59，通过流水线电路63。从流水线电路63，在DQ总线上的输入数据通过缓冲SRAM 65和67并进入存储器组69和71。
只要当存储控制器指示用WRITE指令在指令总线CA0-9上的数据中进行存储器访问WRITE操作时，控制逻辑电路21也会发出起动指令RXEN。RXEN指令起动数据输入缓冲器51和数据时钟输入缓冲器53。数据时钟DCLK通过门控缓冲器53、延迟电路55并被用于控制锁存器59，使它锁存在数据总线DQ上的输入数据。
为了保证由SLDRAM模块11a…11n完成的多种存储器操作的准确定时，图2的电路必须是同步以保证，输入的数据相对于时钟信号CCLK和DCLK被准确定时。为了该目的，在于2000年5月10日提交的美国专利第09/568,155(律师记录：第M4065.0269)中描述的2N位同步模式被施加到每一个数据输入通道CA0-9和FLAG，同时数据模式由延迟的时钟信号CCLK在锁存器23和25采样。在该申请中描述的一种特定的16位同步模式是“1111010110010000”。
取代试着判定所有的16位同步模式是否已被正确接收，本发明依靠的是在16位同步模式中从前M位序列预测下M位序列。如果接下来的序列能够被可靠地正确预测一次或多次，则同步模式被正确接收且获得了校准。如果下M位序列不能被可靠地正确预测一次或多次，则同步模式还未被正确接收，且也未获得校准，同时在校准下数据通道中的延迟值被改变，通过从前M位序列预测下M位序列可再次完成同步。该过程用跟踪那些完成数据通道校准的延迟值的控制逻辑电路重复所有可能的延迟值。控制逻辑电路21随后选择最终的延迟值，该值处于在数据通道校准中得到的那些延迟值的中心或中心附近。
通过保证对与不想要的时钟沿，比如反向时钟沿相关模式的下M位序列的预测，将是不正确的预测(“强行失效”)且因此将总是产生校准的缺陷，从而使本发明还保证了同步的获得是在时钟正向沿和负向沿之一想要的时钟沿上，比如在正向沿上获得的。
为了描绘校准的过程，现在将描述出现在FLAG通道上数据的校准，可以理解的是，虽然DQ总线数据通道是相对于DCLK数据选通时钟信号来完成的，但相同的校准过程也在每个指令总线CA0-9的通道和每个数据总线DQ的接收通道上进行。图3示出了时钟信号CCLK、FLAG信号、指令总线信号CA/CMD、数据总线信号DQ/DBUS以及数据选通信号DCLK的简化定时图。如图所示，在DCLK的初始PREAMBLE部分出现之后，数据总线(DBUS)的DQ通道上的4位数据(M＝4)在数据时钟信号DCLK的4个顺序的正向沿和负向沿上记时。在指令信号通道CA0-9和FLAG通道上出现的数据通过指令时钟信号CCLK的四个连续的正向沿和负向沿从而以相同的方式记录时间。在图7中示出了同步模式“1111010110010000”及其与时钟信号CCLK(以及与DCLK)的关系。这些信号从存储控制器13向每一个存储模块11a…11n发送。
返回到图2，可以发现，进入FLAG信号通道的数据通过环延迟电路29并被指令时钟信号CCLK锁存在锁存器25中。该数据被随后连续地施加到控制逻辑电路21。在校准期间，已知的2N位同步模式，与三个自由运行的时钟信号CCLK(图7)一起，通过存储控制器13(图1)被施加到FLAG通道。在图8中示出了用于获取校准的控制逻辑电路21的相关部分，现在将对其进行描述。
控制逻辑电路21包括4位数据捕捉寄存器101、反顺序检测器103、下一状态发生器107、启动逻辑电路105、比较器109、定时发生器111和逻辑电路113。在描述图8电路的操作以前，首先参考图7来讨论一下施加的同步模式和其对时钟信号CCLK(或DCLK)的关系。如图所示，同步模式被键为时钟信号的正向沿和负向沿(CCLK或DCLK)。在表1中示出了那些在正向沿时钟信号上初始化的四位模式以及直接跟随的下四位模式。
表1
  当前四位值   下四位值
  (1)0000   1111
  (2)1111   0101
  (3)0101   1001
  (4)1001   0000
  (5)1101   0110
  (6)0110   0100
  (7)0100   0011
  (8)0011   1101
在表2中示出了在时钟负向沿初始化的四位模式以及直接跟随的下四位模式。
表2
  当前四位值   下四位值
  (1)1110   1011
  (2)1011   0010
  (3)0010   0001
  (4)0001   1110
  (5)1010   1100
  (6)1100   1000
  (7)1000   0111
  (8)0111   1010
本发明的一个方面就是通过将直接前M位序列预测的M位序列与接下来到达的M位序列进行比较来实现数据通道的校准。为了完成该比较，将出现在数据通道上的多个M位序列与从直接前M位序列产生的预测的M位序列进行比较。如果预测的M位序列与下M位到达的序列匹配，则已在校准下完成了数据通道的校准。如果预测的M位序列与下M位到达的序列不匹配，则校准还未完成，且控制逻辑电路21在经过校准的数据通道中改变了延迟值并再次在预测的和到达的下M位序列之间寻找匹配。为了获得更加可靠的操作，当该预测和比较过程产生了出现在数据通道上的多个M位序列的匹配时，指示该对准。也就是说，当重复的比较产生了匹配，则会发现当前的延迟值产生了校准。
在一较佳实施例中，控制逻辑电路21对校准下的数据通道实际上跨过所有可能延迟值，通知这些产生校准的延迟值并为数据通道选择最终的延迟值，该延迟值位于产生校准的延迟值的中心或中心附近。
本发明的另一方面保证了，校准是发生在时钟信号的正向沿和负向沿的一个预定沿上，比如发生在时钟信号的正向沿上。这通过为与预定的时钟沿，比如正向沿相关的M位序列产生有效的预测值，同时为与另一时钟沿，比如负向沿相关的M位序列产生无效的预测值来完成。由于校准所不需要的时钟沿将总会具有无效预测的下一序列，所以永远都不会得到该时钟沿的校准。
返回图8，示出了经过校准的一个数据通道，比如FLAG。应该指出的是，到数据捕捉寄存器101的输入数据是从数据通道的输入锁存器，即图2中的锁存器25采集的。同时，在本发明的例子中，我们假设，到达的数据是以4位字符组(M＝4)到来的，因此数据捕捉寄存器101是4级。一旦在寄存器101中存储了4位序列的同步模式，则反向序列检测器103检查存储的4位，看它们是否对应起始于系统不应该校准的时钟信号的非需要沿的位序列。在给出的例子中，我们假设，校准应该在时钟信号的正向沿上完成。因此，如果检测器103识别到匹配上述表2左列中与反向时钟沿相关的值时，它就向下一状态发生器107发送“FALL”信号。下一状态发生器107还接收存储在寄存器101中的当前位序列并从该位序列预测下4位序列应该是什么。
表1和表2显示了寄存器101中4位序列的16种可能性以及每一种可能性的下4位预测位序列是什么。如果下一状态发生器107未从检测器103接收到“FALL”信号，它将会产生正确的预测序列。比如，如果当前的4位序列是“1111”(表1)，下一状态发生器107将产生如预测的下一位序列一样的“0101”模式。另一方面，如果下一状态发生器107从检测器103接收到了“FALL”信号，它将会产生不正确的预测序列。比如，如果当前的4位序列是“1011”(表2)，则正确预测的下一位序列应该是“0010”；但是，“FALL”信号使发生器107产生了并非“0010”的其它4位模式，从而保证了不会获得数据通道的校准。
下一级发生器107可像图6中所示的被用作4位移位寄存器。由下一状态发生器107从启动逻辑105接收的“起始”值使它的输出成为相同重复的M位序列的2N位模式，除了一点，即它比出现在校准下数据通道上的序列提前一个M位序列。比如，启动逻辑105可启动下一状态发生器107产生初始的“0101”输出，或在初始序列之后的第一个M位序列“1111”。此后，与产生校准模式的移位寄存器操作相同的下一状态发生器107，将总是比校准模式提前M位。下一状态发生器的输出被传送到比较电路109并返回到存储控制器13(图1)。到存储控制器13的传送是控制器13的校准所需要的。
比较电路109将从发生器107接收的所预测的下一位序列与寄存器101中的接着到达或现在当前的4位序列进行比较。如果比较的数据一致，则它就指示，在被校准数据通道上到达的数据用正确的时钟信号沿恰当地定时。如果数据不一致，则它就指示，还未获得这样的校准。比较的结果被施加到逻辑电路113，如果数据一致，则该逻辑电路通知环延迟(比如在所给例子中FLAG数据通道的环延迟29)的延迟值。如所指出，在较佳实施例中，逻辑电路113实际上控制环延迟，从而它用通知这些在数据通道校准中产生的延迟值的逻辑电路113来跨过所有可能的延迟值。在所有的延迟值都被跨过以后，逻辑电路113将为环延迟(比如环延迟29)设置最终的延迟值，该延迟值位于产生信号通道校准的延迟值范围的中间或中间附近。
图8还显示了启动逻辑电路105，该电路用于启动下一状态发生器107中的模式发生器，以便后者可产生在校准下数据通道上进入的相同的同步模式。检测器103和比较电路109还接收当需要数据通道校准时由控制逻辑电路21产生的起动“WRITE CALIBRATE”信号。定时发生器111接收进入的时钟信号(例子中示出的CCLK)并正确地对发生器107和比较电路109的操作进行定时。
虽然已结合校准时钟信号的正向沿来描述本发明的典型实施例，但它也可与时钟信号的负向沿校准，在这种情况下，表1左手栏中的模式被检测器103检测到并产生了“FALL”信号，并由此被用于在发生器107中产生无效的4位模式，同时表2左列中的4位模式被用于对接下来到达的4位模式的预测。
表2左列中的4位模式也可用于本发明的另一方面，即图1中所示的对存储控制器13的定时校准。以下的讨论假设了，与图8中所示相同的控制逻辑电路被包括在存储控制器13内。然而，这不是需要的，且其它校准存储控制器的方法通过使用存储设备和根据本发明的方法都是可行的。为了保证由SLDRAM模块11a…11n所完成的存储器操作的恰当定时，存储控制器13必须被校准，从而诸如READ或WRITE数据之类的信号，都可相对于时钟信号CCLK和DCLK被正确地定时。为了该目的，在于2000年5月10日提交的，美国专利申请第09/568,155(律师记录：第M4065.0269)中描述的一类2N位同步模式，在下一状态发生器107(图8)的存储器设备上产生且被施加到每一条返回到存储控制器13的数据通道上。如已指出，在该申请中描述的一特定的16位同步模式是“1111010110010000”。
返回到图8，在存储控制器的校准过程中，在下一状态发生器107产生了M位序列的2N位同步模式，且后者被传送会存储控制器13。存储控制器13可包括与图8中的所示相同的控制逻辑电路，从而调节其对应的环延迟，以便使其自身的定时与其每一个对应的指令通道CA0-9、数据通道DQ0-17以及FLAG通道的时钟信号CCLK和DCLK同步。
图4示出了与在锁存器25中锁存数据的时钟信号CCLK一起的2N连续位同步模式的数据包络。数据包络的相对定时和控制数据时钟CCLK被描述成十种可能性CCLK1…10，即，环延迟29的10中可能延迟值。数据包络的开始和结束是FLAG通道上的数据不稳定的地方，它会导致错误的数据采样。如图所示，在相对定时位置C4到C7发生了可靠的数据捕捉，同时在C1…C3和C8…C10的相对定时位置上发生了不可靠的数据捕捉。这些作为延迟值D4…D7表示在控制逻辑电路21中，在该电路中，预测的4位同步模式与新到达的4位匹配。图5示出了它是怎样在控制逻辑电路21中表示的，其中在该电路中，延迟值D1…D3和D8…D10显示了表示序列匹配未被识别的“0”逻辑状态以及延迟值D4…D7的逻辑状态“1”，从而指示了预测的和接下来接收的4位序列的正确匹配。应该理解的是，虽然为了简单只显示了数据到指令时钟信号CCLK的10种相对延迟状态，但在实际操作中，对于环延迟29和图5中所示的延迟状态模式有更多可能的延迟级。
一旦图5中所示的延迟状态模式被控制逻辑电路21推动，它便为环延迟29选择最终的延迟值，该值近似位于那些延迟值，比如D4…D7的中心，从而产生了所比较4位序列的匹配。在所示的例子中，最终的延迟将被选为D5或D6。一旦为环延迟29设置了该值，则FLAG数据通道就被校准了。
对于每一个CMD数据通道CA0-9以及每一个DQ总线的数据通道，也都施加相同的校准工序，后者只有一点不同，即数据时钟DCLK被用于在出现在每个DQ数据总线的数据通道中的锁存器59中锁存数据，从而DQ数据总线的数据通道相对于DCLK时钟信号对准。
在图6中示出了一种产生并预测了2N位模式，其中，N＝4，以产生重复的16位模式。它包括了具有位位置<0><1><2><3>的四级移位寄存器151、具有分别连接于移位寄存器151<0><1><2>输出的三个输入的NOR(或非)门电路153、具有分别连接于移位寄存器151输出<3>和NOR门电路153输出的两个输入的异或门电路155，以及具有一对分别连接于异或门155输出和移位寄存器151第一级输出<0>的输入的异或门157。异或门157的输出作为移位寄存器151的级<0>输入施加。向移位寄存器151施加时钟信号CLK。移位寄存器151可用在级<0><1><2><3>上的零“0”被初始地启动且将会产生重复的16位模式“1111010110010000”。替代用电路产生重复位模式，模式也被存储在存储控制器13(图1)和下一状态发生器107(图8)中并在校准期间被重复地读取。
虽然本发明已结合用于预测下4位序列的M位序列进行了描述，其中M＝4，但这只是本发明可被实现的一个例子。本发明可与任何少于2N位的重复同步模式一起使用，使用偶数位序列为较佳。
如上所述的一个数据通道的校准也可用施加于邻近数据管脚和/或数据通道的同相或异相的串话元件来完成。以该方法，可在更接近地重复实际使用条件的条件下获得校准。从而，比如，当特定的数据通道，比如，FLAG如图8所示地被校准，则可向邻近的数据管脚和/或通道，比如CA0-9总线的一条同相和/或异相的邻近通道，施加相同的模式。
还可以使用上述的技术，通过剩余的不在使用同相和/或异相校准信号校准下的数据通道来同时校准几个数据通道。比如，一半的数据通道可被表示为“受害者”且使用上述参考图4-8的技术进行同时校准，同时剩余的一半数据通道可表示为噪声源。校准将同时发生在“受害者”数据通道上，同时噪声源数据通道接收交替的同相和异相的校准信号。在“受害者”的校准之后，“受害者”和“噪声源”管脚和/或数据通道将随后被反向，且校准现在如上所述地在使用其它作为噪声源的数据通道的新“受害者”上执行。
包含校准结构和如上所述操作的存储设备可用于图9所示类型的基于处理器的系统。基于处理器的系统90包含处理器94、存储电路96以及I/O(输入/输出)设备92。存储电路96可以是SLDRAM存储电路或任何包含如根据本发明所述进行操作的校准结构的其它存储电路。另外，处理器94可本身为集成处理器，该处理器在包含本发明校准结构的芯片存储设备上使用。此外，存储控制器13(图1)可与处理器94分开，或可与其它根据以上本发明描述的存储电路96的元件一起与处理器94结合，或者处理器94本身可以起到存储控制器13的作用。
在前述的讨论中，已描述的本发明的设备和方法是相关于每个时钟周期定时数据两次(即，读取或写入数据)的存储设备：既在时钟上升沿又在时钟下降沿。但是，本发明可用于任何完成校准的存储设备中，包括每个时钟周期定时数据一次的设备，比如在上升沿或下降沿之一进行。
虽然已结合了典型实施例描述和描绘了本发明，但在不脱离本发明精神和范围的条件下可有多种变化和代替的等效形式。因此，本发明并不能被理解成由上述描述作出的限制，本发明只被所附权利要求的范围限制。

Claims (15)

1、一种校准数字电路的数据通道的方法，包括：
a)在所述数据通道上接收形成一较大位校准模式一部分的第一数据序列；
b)用所述时钟信号顺序地锁存所述数据通道上的所述第一数据序列的数据位；
c)把所述第一数据序列的经锁存的数据位顺序地加载到寄存器中，其中所述数据位在所述检查步骤中被检查；
d)检查所接收到的第一数据序列并且从中预测第二数据序列，所述第二数据序列在所述校准模式中跟随所述第一数据序列；以及
e)当预定的数据模式存在于所述第一数据序列中时生成所述第二数据序列的不正确预测。
2、如权利要求1所述的方法，其特征在于，所述预定的数据模式是与所述时钟信号的预定边沿相关联的数据模式。
3、如权利要求1所述的方法，其特征在于，所述预定的边沿是所述时钟信号的负向沿。
4、如权利要求1所述的方法，其特征在于，所述预定的边沿是所述时钟信号的正向沿。
5、如权利要求1所述的方法，其特征在于还包括：
在所述数据通道上接收形成所述校准模式一部分的第三数据序列；
把所接收的第三数据序列与所述预测的第二数据序列相比较并且指示所述第二和第三数据序列之间是否有数据一致性；以及
把所述较大校准模式的所述数据位与时钟信号的所述预定边沿对齐。
6、如权利要求1所述的方法，其特征在于还包括：
在接收所述第一序列之前设置所述数据通道中的预定延迟、并且在所述比较步骤指示所述第二和第三序列间不存在数据一致性时改变所述延迟的值。
7、如权利要求5所述的方法，其特征在于还包括：
检查所述第三数据序列；以及
从所述第三数据序列中预测在所述校准模式中跟随在所述第三数据序列后的第四数据序列；
在所述数据通道上接收第五数据序列；以及
把所接收到的第五数据序列与所预测的第四数据序列相比较、并且指示所述第四和第五数据序列之间是否存在数据一致性。
8、如权利要求7所述的方法，其特征在于还包括：在所述比较步骤指示在所述第四和第五数据序列之间不存在数据一致性时再次改变所述延迟的值。
9、如权利要求1所述的方法，其特征在于还包括：在所述比较步骤指示在所述第二和第三数据序列间存在数据一致性时指示已经实现校准。
10、如权利要求7所述的方法，其特征在于还包括：在所述比较步骤指示在所述第四和第五数据序列之间存在数据一致性时指示已经实现校准。
11、如权利要求1所述的方法，其特征在于还包括：
f)对于所述数据通道的后续数据序列把所述检查、预测、接收和比较步骤重复若干次，并且每当所述比较步骤指示数据一致性时就指示已实现校准。
12、如权利要求11所述的方法，其特征在于还包括：
g)如果在步骤(f)中不存在一致性，则为所述延迟元件设置一初始延迟值，并且重复步骤(b)到(g)至少直到所述比较步骤指示在所述第二和第三数据序列间存在一致性。
13、如权利要求11所述的方法，其特征在于还包括：
g)为所述延迟元件设置一初始延迟值，并且为所述延迟元件的所有可能延迟值重复步骤(b)到(g)，并且存储能够在所述比较步骤中产生所述第二和第三数据序列间的一致性的那些延迟值的指示。
14、如权利要求13所述的方法，其特征在于还包括：
在为所述延迟元件的所有可能延迟值重复了步骤(b)到(g)之后，把所述延迟元件的延迟设置为最终延迟值，所述最终延迟值落在产生所述第二和第三数据序列间的一致性的那些所存储的延迟值的范围内。
15、如权利要求14所述的方法，其特征在于，所述最终延迟值被设置为处在或接近所述范围中心的延迟值。
CNA2008101314227A 2000-05-10 2001-05-07 用于存储设备的预测定时校准 Pending CN101320593A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/568,016 2000-05-10
US09/568,016 US6606041B1 (en) 2000-05-10 2000-05-10 Predictive timing calibration for memory devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN018112277A Division CN100407181C (zh) 2000-05-10 2001-05-07 用于存储设备的预测定时校准

Publications (1)

Publication Number Publication Date
CN101320593A true CN101320593A (zh) 2008-12-10

Family

ID=24269573

Family Applications (2)

Application Number Title Priority Date Filing Date
CN018112277A Expired - Fee Related CN100407181C (zh) 2000-05-10 2001-05-07 用于存储设备的预测定时校准
CNA2008101314227A Pending CN101320593A (zh) 2000-05-10 2001-05-07 用于存储设备的预测定时校准

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN018112277A Expired - Fee Related CN100407181C (zh) 2000-05-10 2001-05-07 用于存储设备的预测定时校准

Country Status (10)

Country Link
US (2) US6606041B1 (zh)
EP (3) EP1282677B1 (zh)
JP (1) JP4649629B2 (zh)
KR (1) KR100580740B1 (zh)
CN (2) CN100407181C (zh)
AT (3) ATE384327T1 (zh)
AU (1) AU2001259571A1 (zh)
DE (3) DE60143726D1 (zh)
TW (1) TW588375B (zh)
WO (1) WO2001085884A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113689901A (zh) * 2020-05-18 2021-11-23 美光科技公司 产生存储器阵列控制信号

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137048B2 (en) * 2001-02-02 2006-11-14 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US6735709B1 (en) * 2000-11-09 2004-05-11 Micron Technology, Inc. Method of timing calibration using slower data rate pattern
US7490275B2 (en) 2001-02-02 2009-02-10 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US6873939B1 (en) 2001-02-02 2005-03-29 Rambus Inc. Method and apparatus for evaluating and calibrating a signaling system
US7058799B2 (en) * 2001-06-19 2006-06-06 Micron Technology, Inc. Apparatus and method for clock domain crossing with integrated decode
EP1865648B1 (en) 2001-10-22 2012-12-05 Rambus Inc. Phase adjustment apparatus and method for a memory device signalling system
US6920540B2 (en) 2001-10-22 2005-07-19 Rambus Inc. Timing calibration apparatus and method for a memory device signaling system
US7469328B1 (en) * 2003-02-06 2008-12-23 Cisco Technology, Inc. Synchronization technique for high speed memory subsystem
US7076377B2 (en) * 2003-02-11 2006-07-11 Rambus Inc. Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits
US7646835B1 (en) * 2003-11-17 2010-01-12 Rozas Guillermo J Method and system for automatically calibrating intra-cycle timing relationships for sampling signals for an integrated circuit device
US8422568B2 (en) 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US7095789B2 (en) 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7400670B2 (en) 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US6961862B2 (en) 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US7079446B2 (en) * 2004-05-21 2006-07-18 Integrated Device Technology, Inc. DRAM interface circuits having enhanced skew, slew rate and impedance control
US8099638B2 (en) * 2004-11-12 2012-01-17 Ati Technologies Ulc Apparatus and methods for tuning a memory interface
US7509515B2 (en) * 2005-09-19 2009-03-24 Ati Technologies, Inc. Method and system for communicated client phase information during an idle period of a data bus
US7571267B1 (en) 2006-03-27 2009-08-04 Integrated Device Technology, Inc. Core clock alignment circuits that utilize clock phase learning operations to achieve accurate clocking of data derived from serial data streams having different relative skews
US7706996B2 (en) * 2006-04-21 2010-04-27 Altera Corporation Write-side calibration for data interface
US8504865B2 (en) * 2007-04-20 2013-08-06 Easic Corporation Dynamic phase alignment
TWI421694B (zh) * 2009-08-26 2014-01-01 Asustek Comp Inc 記憶體控制方法
US8943242B1 (en) 2012-03-30 2015-01-27 Integrated Device Technology Inc. Timing controllers having partitioned pipelined delay chains therein
US9846606B2 (en) * 2014-11-07 2017-12-19 Mediatek Inc. Storage device calibration methods and controlling device using the same
US9607672B2 (en) 2014-11-14 2017-03-28 Cavium, Inc. Managing skew in data signals with adjustable strobe
US9570128B2 (en) * 2014-11-14 2017-02-14 Cavium, Inc. Managing skew in data signals
US9502099B2 (en) 2014-11-14 2016-11-22 Cavium, Inc. Managing skew in data signals with multiple modes
CN108241586B (zh) * 2016-12-27 2020-03-06 慧荣科技股份有限公司 控制器电路与估计延迟补偿方法
KR102378384B1 (ko) * 2017-09-11 2022-03-24 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 메모리 컨트롤러의 동작 방법
CN109656846B (zh) * 2018-12-20 2020-11-17 湖南国科微电子股份有限公司 电子终端及存储器可用延时参数区间寻优方法与装置
US11361815B1 (en) 2020-12-24 2022-06-14 Winbond Electronics Corp. Method and memory device including plurality of memory banks and having shared delay circuit
CN117478107B (zh) * 2023-12-28 2024-02-27 芯光智网集成电路设计(无锡)有限公司 延迟校准方法、发送端及源同步通信系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791404A (en) * 1986-03-03 1988-12-13 Tektronix, Inc. Predictive time base control circuit for a waveform system
US4755951A (en) * 1986-03-03 1988-07-05 Tektronix, Inc. Method and apparatus for digitizing a waveform
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5163162A (en) * 1990-11-14 1992-11-10 Ibm Corporation System and method for data recovery in multiple head assembly storage devices
US5266952A (en) * 1992-03-30 1993-11-30 Hughes Aircraft Company Feed forward predictive analog-to-digital converter
US5917760A (en) 1996-09-20 1999-06-29 Sldram, Inc. De-skewing data signals in a memory system
US5953263A (en) 1997-02-10 1999-09-14 Rambus Inc. Synchronous memory device having a programmable register and method of controlling same
JP4634605B2 (ja) 1998-03-12 2011-02-16 エルピーダメモリ株式会社 データ伝送システム
US6041419A (en) 1998-05-27 2000-03-21 S3 Incorporated Programmable delay timing calibrator for high speed data interface
US6016282A (en) 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) * 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113689901A (zh) * 2020-05-18 2021-11-23 美光科技公司 产生存储器阵列控制信号
US11687289B2 (en) 2020-05-18 2023-06-27 Micron Technology, Inc. Generating memory array control signals

Also Published As

Publication number Publication date
US6674378B2 (en) 2004-01-06
ATE492881T1 (de) 2011-01-15
EP1282677A2 (en) 2003-02-12
JP4649629B2 (ja) 2011-03-16
DE60143726D1 (de) 2011-02-03
DE60132445T2 (de) 2008-08-14
WO2001085884A2 (en) 2001-11-15
US20030122696A1 (en) 2003-07-03
JP2003532969A (ja) 2003-11-05
EP1927988B1 (en) 2009-07-22
DE60139355D1 (de) 2009-09-03
TW588375B (en) 2004-05-21
KR100580740B1 (ko) 2006-05-15
EP1282677B1 (en) 2008-01-16
WO2001085884A3 (en) 2002-05-23
EP2077558A1 (en) 2009-07-08
EP1927988A1 (en) 2008-06-04
US6606041B1 (en) 2003-08-12
ATE384327T1 (de) 2008-02-15
CN100407181C (zh) 2008-07-30
EP2077558B1 (en) 2010-12-22
DE60132445D1 (de) 2008-03-06
CN1636248A (zh) 2005-07-06
AU2001259571A1 (en) 2001-11-20
ATE437438T1 (de) 2009-08-15
KR20030013407A (ko) 2003-02-14

Similar Documents

Publication Publication Date Title
CN100407181C (zh) 用于存储设备的预测定时校准
CN101479802B (zh) 同步存储器读取数据捕获
US6735709B1 (en) Method of timing calibration using slower data rate pattern
US6519194B2 (en) Semiconductor memory device with a rapid packet data input, capable of operation check with low speed tester
US6324118B1 (en) Synchronous semiconductor memory device having improved operational frequency margin at data input/output
US6529993B1 (en) Data and data strobe circuits and operating protocol for double data rate memories
KR20090083327A (ko) 자동화 테스트 장비에서의 디지털 파형 발생 및 측정
US20050185498A1 (en) Timing calibration pattern for SLDRAM
CN101141128A (zh) 信号处理电路
US7379383B2 (en) Methods of DDR receiver read re-synchronization
US7627793B2 (en) Method and apparatus for generating and detecting initialization patterns for high speed DRAM systems
CN101494088A (zh) 半导体集成电路器件及测试其的方法
CN109256172B (zh) 包括检测时钟样式生成器的存储器设备
US7181658B2 (en) Method for testing semiconductor memory device and test circuit for semiconductor memory device
US20060059397A1 (en) Loop-back method for measuring the interface timing of semiconductor devices with the aid of signatures and/or parity methods
JP2011146043A (ja) 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。
JP3735696B2 (ja) 半導体メモリ装置のテスト回路及びテスト方法
US20060059394A1 (en) Loop-back method for measuring the interface timing of semiconductor memory devices using the normal mode memory
US6577546B2 (en) Semiconductor integrated circuit and operating method
DE102022102129A1 (de) Techniken zum Durchführen eines Befehlsadressen-Schnittstellentrainings an einem dynamischen Direktzugriffsspeicher
CN1220264C (zh) 半导体集成电路及其制造方法
KR102400099B1 (ko) 랜덤 데이터 패턴의 검출 클럭 출력 신호를 생성하는 검출 클럭 패턴 생성부를 갖는 메모리 장치
US20050081011A1 (en) Method and apparatus of a smart decoding scheme for fast synchronous read in a memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081210