CN1013425B

CN1013425B - 使用变换编码的电视系统

Info

Publication number: CN1013425B
Application number: CN88101239A
Authority: CN
Inventors: 史蒂芬纳斯·玛丽亚·克里斯蒂安纳斯·杰斯; 罗兰·彼德迪布鲁芝尼; 彼德·亨德利克·尼利斯·迪韦芙
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1987-03-10
Filing date: 1988-03-07
Publication date: 1991-07-31
Also published as: DE3871998T2; US4849812A; JP2534534B2; ATE77524T1; KR880012101A; NL8700565A; CN88101239A; EP0282135B1; EP0282135A1; KR970000364B1; DE3871998D1; JPS63234788A

Abstract

作了变换编码的数字化图象信号被从编码站发送到解码站的电视系统。在一种电视系统中为降低比特率的目的，将数字图象信号作变换编码。为了检测一幅图象的两场之间的运动效果，这些场还要受到运动检测器8310的检验。如果没有检测到运动，使用帧内变换，如果检测到了运动，则使用场内变换。通过在对所述图象信号作帧内变换之前对它先作中值滤波，可以消除各种微小的运动效果。

Description

本发明一般地涉及一种其内数字化电视信号被从编码站发送到解码站的电视系统。更详细地说，本发明涉及一种电视系统，其中所述编码站设置有一个适合完成变换编码的编码电路，通过所述变换编码，各组图象信号取样被转换成为相应各组被转移到所述解码站去的系数。为恢复所述原先的各电视信号取样，该解码站包括一个适合将各组系数作逆变换的解码电路。

这种型式的系统可以构成部分电视广播系统。在那种情况下，所述编码站加入到电视广播发射机中，各电视接收机则装设一个解码站。在这样一种情况下，电视频道被用来传送数字化电视信号。

作为替换，这样一种系统也可以构成部分录象机，在此情况下录象磁带被用于将所述数字化电视信号从编码站传送到解码站。

如所周知，对于本领域的普通技术人员来说，有许多编码数字电视信号的基本方法可供利用，诸如：

a）预测编码，缩写为PC;

b）变换编码，缩写为TC。

为实施这些方法中的任何一种，所述电视信号首先要以某一频率取样，该频率通常是该信号中最高频率的两部。对于具有大约5兆赫。带宽的电视信号束说，该取样频率等于大约10兆赫。如果这样得到的各取样借助脉冲编码调制（PCM）被转换为8比特PCM字，这就得出大约80兆比特/秒的比特率。实践中发现，这个比特率太高而无法接受。事实上该比特率要求一条具有大约40兆赫带宽的传输频道，而在电视广播频道中这样的带宽是不存在的，更不用说在录象磁带上了。

通过将各PCM字作预测编码，可使所述比特率大大降低。如所周知，请看例如参考文献1，第378-390页，从各PCM字中减去一个预测字，将这样得到的差字再作脉冲编码调制。因为4比特代码字通常足够代表这些差字，所述比特率乃降低50%。

作为替换所述预测编码的方案，可以将所述PCM字作变换编码，请看例如参考文献1，第390-396页。如所周知，电视图象那时是被分解为N×N个象素的若干子图象，其次将各子图象看作为多个相互正交的基本图象B（i，k）的和;i，k＝1，2，……N，各有其自己的权重因数y（i，k）。如通常的做法那样，这些权重因数将被称作为系数，它们被发送到所述解码站去。

为了以最低可能的比特率将这些系数发送到所述解码站去，它们首先要作自适应编码（请看例如参考文献2）。为将这些系数编码，许多比特被给予各最高有效系数，很少的比特给予各较低有效系数，而对于各最低有效系数则完全不给比特;换句话说，这些最低有效系数并不发送到所述解码站去。

在黑白电视中电视信号只代表相关于时间变化的一个参数，即亮度的情况下，基本图象（1，1）代表所述子图象的平均亮度，y（1，1）则代表其幅度。该系数y（1，1）通常是最高有效的，因而必须以最大的准确性予以编码。实践中为此目的有8或9个比特似乎已足够。其它各系数通常可用不多于5个比特予以编码。

通过恰当选择所述变换，可以实现一种比借助预测编码所得到的还要低的比特率。在这方面最通用的各种变换是荷特林（Hotelling）、傅里叶（Fourier）、哈尔（Haar）、以及离散余弦变换。

一幅子图象可以这样一种方式来组成，就是它要包括一幅电视图象的偶数和奇数两场的各象素。变换这样一幅子图象有时候被称为帧内变换。另一种可能的方式是，用以组成一幅子图象的所有象素不是同一幅电视图象的偶数场相关联就是同该图象的奇数场相关联。变换这样一幅子图象有时候被称为场内变换。

尽管总的印象是，比特率的降低（这无论如何是有意义的）可以借助只对图象质量造成轻微损失的帧内变换来实现，然而实践证明，如果所要被变换的各图象是静止图象，这种降低才是显著的。对于运动图象，场内变换被发现要比帧内变换更为有效。

本发明的目的在于，提供一种电视系统，其中使用变换编码，而且其中比特率的降低（这无论如何是有意义的）可以在运动图象的情况下实现。

根据本发明的这样一种电视系统，其特征在于，在所述编码站中所述编码电路设置有，一个拥有场内变换模式和帧内变换模式两者的变换电路，一个有图象信号加于其上、而它本身又提供指示信号的运动检测器，该指示信号指示，在一幅图象中的某个物体是否在该图象连续两场之间的时间之内经历了位移，这种位移在一组所要变换的图象信号取样之中是引人注目的，以及，如果这样一种位移出现了，用于选择借助所述场内变换而得到并将其发送至所述解码站去的各系数，以响应所述指示信号，以及如果这样一种位移没有出现而用于选择借助所述帧内变换而得到并将其发送至所述解码站去的各系数的装置;其特征还在于，所述解码站设置有，一个使用逆向场内变换模式和逆向帧内变换模式而且将所述各系数加于其上的逆变换电路，以及，用于再生所述指示信号和用于为了显示目的而选择按照所述逆向场内变换获得的视频信号取样，或者是按照所述逆向帧内变换获得的视频信号取样，以响应该指示信号的装置。

本发明以承认下述事实为基础。让我们假设一幅图象中的一个物体以一根垂直线为界。如果这根线沿着水平方向被移动，那么该线显示在一给定场内的各部分将相对于该线显示在紧挨着的前一场内的各部分有轻微的偏移。如果这样一幅图象只作了帧内变换，那么将不得不对阶数比在没有出现过运动的情况下要高得多的各系数给予考虑。事实上，如果所述阶数高得多的各系数被发送至解码站，那么由这种运动所产生的曲折形线而不是所述直线就只能在该解码站准确地重现。

因为这样的运动效果在一场之内是不引人注目的，如果将场内变换用于这样一种情况，它就不会变得明显了。在那种情况下，对于任何阶数比之如果所述图象是静止图象，以及如果对它作了帧内变换而将是必须的阶数更高的各系数是没有必要予以考虑的。与只用帧内变换的情况相比较，比特率的满意降低是靠采用根据本发明的各顶措施获得的。

需要注意的是，对于静止图象的帧内变换导致最低的比特率。事实上在帧内变换的情况下，不仅关联同一场（二维相关性）的各象素之间的相关性被考虑进去，而且关联各不同场（三维相关性）的各象素之间的相关性也被考虑进去。

在上述电视系统中，必须被发送至解码站的所述各系数的选择由所述运动检测器来做。该检测器可以这样来调整，就是根据在所述图象中有最轻微运动，它选择那些借助场内变换获得的系数。现在发现，这对所要发送的系数数目并因而对所述比特率有着有害影响。如果在借助场内变换得到的各系数被选择之前在所述图象内容许一定量的运动，那么就做到了使系数数目增长更小。为进一步降低所要发送的系数数目，所述电视系统还有一个实施例的编码电路包括一个用于对一幅图象的电视信号取样完成中值滤波的滤波装置，而只有该滤波装置的输出取样才作帧内变换。

这样一种滤波装置本身是众所周知的，请看例如参考文献3，第330-333页。它从其内不出现运动效果的关联的两场形成一幅图象。

参考文献：

1.图象编码：A.Review，A.N.尼特拉瓦里（Netravali），J.O利姆;IEEE科研报告集，68卷第3期，1980年3月，366-406页。

2.应用图象变换编码使时间离散的视频信号数字化的方法和装置;美国专利第4，398，217号。

3.数字图象处理，W.K.普拉特;怀利多科学出版物，J.威利和森斯（Sons），（国际科技书号ISBN0-471-01888-0）。

4.用于处理隔行视频信号的视频信号处理电路;欧洲专利EP0192292。

5.应用图象变换编码使时间离散的视频信号数字化的方法和装置。U.S.4，398，217。

图1概略展示装设有用了变换编码的电视系统的录象机的总的结构;

图2展示用于图1电视系统的变换电路;

图3说明由各象素建立并被分成各子图象的一幅图象;

图4展示一乘积矩阵以及它分解为各子乘积矩阵的情况;

图5展示用于图2变换电路中的运动检测器;

图6展示用于解释图5所示运动检测器的作用的一些子图象;

图7展示图2变换电路中的中值滤波器的使用;以及

图8展示用于图1所示系统的编码电路中的自适应编码器。

图1概略展示一台装备有按照本发明的电视系统的录象机。它包括编码站Ⅰ和解码站Ⅱ。所述编码站经由输入端1接收由图象信号源2供给的模拟图象信号x（t）。此外它并借助于写头3同磁带4耦合。解码站Ⅱ则借助于读头5也同磁带4耦合。该解码站从它的输出端6提供模拟图象信号x′（t）给监视器7。

所述编码站装有编码电路8，所述模拟信号施加于其上，所述电路8并提供脉冲串z（j），后者经由调制电路9和写头3被记录在所述磁带上。

相应地，所述解码站设有解码电路10，通过解调获得的脉冲串z′（j）加于其上，在解调器11中，其信号通过读头5，从所述磁带读出。

在编码电路8中，模拟图象信号x（t）首先在取样电路81中被取样，该电路81具在恰当选择的、大约10兆赫的取样频率，一系列图象信号的取样，或者说象素用此方法获得。这些象素在模拟-数字转换器82中被编码成为各8比特的PCM字x（n），并被加到其结构将在下文中说明的变换电路83上。在这方面需要注解的是，它将所述图象的N×N个象素x（i，k）的各时间象块变换成为N×N个系数y（i，k）的同等大的一个象块以及指示位MD。尤其是，对各象素x（i，k）的所述象块进行着场内变换或是进行帧内变换。指示位MD指示通过哪一种变模式得到各系数的所述象块。这些系数以及所述指示位接着被加到自适应编码器84上，用于确定是诸多要求中哪一项被各系数的所述象块所满足。随后，一个给定的比特数指配给每一个系数，该比特数视被满足的要求而定。最后，每个系数都按照指配给它们的所述比特数进行编码。自适应编码电路84还提供一位或多位分类比特k1，后者指示是哪一项要求被所述系数群所满足。文献中已经描述过许多这样的自适应编码电路的实施例。一个专门的实施例，例如在参考文献2中被扩大描述了。

所述被编码的各系数、各分类位k1以及本实施例中所示的指示位MD，既可以分别地也可以按时间分割多路传输格式加到所述磁带上去。在后一种情况下将需要时分多路传输电路85，不过它可以按传统方式构成，并从其输出端提供脉冲串z（j）。

在解码电路10中，脉冲串z′（j）由解调器11供给，并且再被提供给多路信号分离器101，后者从关联的指示位MD和各分类位k1分离出被编码的各系数的所述象块。被编码各系数的所述象块、所述分类位，还有在本实施例中的指示位MD都被加到自适应解码电路102上，后者为各系数的每个被接收的块提供相当于由变换电路83提供的各系数y（i，k）的所述象块的各系数y（i，k）的一个象块。这些系数连同关联的指示位MD一起被加到逆变换电路103上，后者视所述指示位而异，使各系数y′（i，k）的所述象块作逆向的场内变换或逆向的帧内变换。借此它提供图象信号采样x′（n），后者被加到数字-模拟变换器104和低通滤波器105的级联电路上，以便获得可以用监视器7显示的模拟图象信号x′（t）。

如同前几段所述，变换电路83适合于使N×N个象素的各象块作场内的或帧内的变换。这样一种变换电路的一个实施例概略地示于图2中。

该实施例基于这样的已知概念，即N×N个象素X（i，k）的一个象块可以被看作是一个矩阵X，并且每幅基本图象都满足关系式

B（i，k）＝A₁A^T _k（1）

在该关系式中，A代表变换矩阵;A_i代表其中每列都等于变换矩阵A的第i列的一个矩阵，而A^T _K则代表其每行都等于矩阵A的第K行的一个矩阵。如果各系数Y（i，k）也写成为一个矩阵Y的形式，那么它将有

Y＝A^TXA （2）

其中表达式A^T代表A的转置矩阵。

为了按照表达式（2）计算所述各系数，原变换矩阵A及其转置型式A^T二者都必须是可利用的。但是，式（2）等价于

Y^T＝（XA）^TA （3）

对于这个矩阵乘法，只有变换矩阵A应该是可利用的。尤其是，乘积矩阵P＝XA可以先行计算出来，然后可以将P转置，最后求出Y^T＝P^TA。

图2所示之实施例有一个各象素x（n）加于其上的输入端8301和一个在其上出现各系数y（i，k）的输出端8302。两个图象存储器8303（1）和8303（2）连接到输入端8301上。它们设有可寻址的各存储单元，并且通过写/读命令WR1、WR2以这样一种方式控制，例如把所述图象连续两场各可见扫描线的各可见象素写入它们中的一个，而同时将先前一幅图象两场各行的各象素读入所述另一图象存储器中。加于相关图象存储器地址输入端的地址ADD1、ADD2决定着将一个象素储存在所述存储器中哪一个存储单元中，或者是读出哪一个象素。

更详细地说，所接收的一幅图象各可见图象扫描线的各可见象素被一行一行地写入所述图象存储器中。首先是各奇数行的象素被储存，然后是各偶数行象素被储存。在一幅图象各可见扫描线的所有各可见象素都被接收到以后，所述图象存储器就包含着例如由图3中各小黑点所表示的各象素。在该图3中，各图象扫描线的各可见象素被写入其中的所述图象存储器的各行序数LN沿垂直方向示出，而各不同图象扫描线的各可见象素被写入其中的所述图象存储器的各列序数PN沿水平方向示出。当读所述图象存储器的内容时，每幅图象都被分解为N×N个象素X（i，K）的各象块X。这样一种分解以N＝8概略地示于图3上。

这样一个象块的各象素被一行一行地加到变换器8304上。该象块X在那里乘以固定的变换矩阵A，后者最好是离散余弦变换（缩写为DCT）的8×8矩阵。由此获得包含着各矩阵元素p（i，K）的积矩阵p＝XA。

两个存储器8305（1）和8305（2）连接到变换器8304的输出端。如同各图象存储器8303（.）一样，它们也设置有一可寻址的各存储单元，并且通过写/读命令RW3和RW4以这样一种方法进行控制，就是将所述积矩阵P的各元素写入所述两存储器中的一个，而先前的积矩阵P的各矩阵元素则被读入另一存储器内。更详细地说，各矩阵元素p（i，k）是一行一行地被写入到这样一个存储器内的。如同各图象存储器8303（.）一样，有一个矩阵元素p（i，k）存储其中的存储单元又被地址ADD3、ADD4所确定，它们这时是被加在相关存储器的地址输入端上的。该地址还决定出储存在所述存储器中的各矩阵元素p（i，k）按哪个次序被读出。

各存储器8305（.）的各输出端连接到只是象征性地示出的开关装置8306的输入端上。该装置将读自存储器8305（.）的所述积矩阵的所有各矩阵元素不是加到互变换器8307上就是加到变换器8308上。在前一种情况下，所述变换电路处在帧内变换模式，执行的是帧内变换，而在后一种情况下，该电路处在场内变换模式，执行的是场内变换。两变换器8307和8308的各输出端连接到只是象征性地示出的再一个开关装置8309的各单独的输入端上，该装置8309的输出端连接到变换电路83的输出端8302上，并且所述各变换系数y（i，k）出现在其上。

各开关装置8306和8309由通过运动检测器8310提供的开关信号MD进行控制，该检测器在这种情况下有其同变换器8304的输入端连接的输入端。该运动检测器探查明白，所述图象中的物体是否在连续两场之间的周期内移动过，以及任何这种移动是否在8×8个象素的一个象块之内是引人注目的。如果后者不是这种情况，MD变为0，所述变换电路获得帧内变换模式。在这种模式下，被一行一行地写入到存储器8305（.）中的各乘积元素p（i，k），被一列一列地读出，以便将积矩阵P转置。如此被读出的各乘积元素p（i，k）被加到变换器8307上，后者有着如同变换器8304一样的结构，它把由存储器8305（.）提供的8×8矩阵P又再乘以仍还是8×8DCT矩阵的矩阵A。这样就得到积矩阵Y＝PA，它的各矩阵元素y（i，k）代表所需的各系数。需要注意的是，这种模式有其帧内变换模式的名字完全是基于这样的事实，即加到变换器8307上的各乘积元素的8×8矩阵是从所述图象两场的各象素产生出来的。

当MD＝1，这意味着，物体已经相对于连续两场之间的时间移动过这一情况在8×8个象素的所述象块之内是引人注目的，所述变换电路转为场内变换模式。在这种模式下，各乘积元素p（i，k）按照一个完全不同于在帧内变换模式下的顺序读出。如果在8×8个象素的所述象块内检测出有运动，那么所述积矩阵P就被分解，好象图4中所表示的那样。更详细地说，作为变换器8304所提供的，以及作为储存在存储器8305（.）中的积矩阵P，在图4中Ⅰ处被示出。该积矩阵P首先被假想地分解成为一个由如图4中Ⅱ处所表示的奇数行的各乘积元素组成的4×8矩阵，以及分解成为一个由如图4中Ⅲ处所表示的偶数行的各乘积元素组成的4×8矩阵。这些4×8的矩阵随后被一个接着一个、并且一列一列地加到现在是一个4×4的DCT矩阵A′同它关联的变换器8308上。将所述两4×8的子积阵的每一个都乘以4×4的DCT矩阵A′，两组各32个系数就都得到了，它们经由开关装置8309被加到输出端8302上。正如由上叙述可明显看出的，一个象块的所述两场现在是分别进行变换，因而有场内变换模式的名称。由此获得的各系数的值不受所述图象中运动效果的影响。因此，同如果所述积矩阵P是要作帧内变换的情况相比较，8×8个象素的一个象块被变换成的总共64个系数之中，几乎没有系数需要作转移。

控制电路8311是为控制图2中所示变换电路83而设。该电路包括以频率f_s提供时钟脉冲S（rT）的时钟脉冲发生器8312，该时钟脉冲作为取样脉冲，一方面加至取样装置81（图1）上，另一方面还加至象素计数器8313上，后者的计数状态范围从需变化到等于构成整幅图象的象素数目的数。随着每一幅新图象的开始，该计数器由视频源2（图1）提供的帧复位脉冲FRS予以复位。该象素计数器8313的各计数状态作为地址被加到两个存储器8314（.）的地址输入端上，该两存储器8314（.）可以分别用两片ROM（只读存储器）构成。更详细地说，ROM8314（1）按照某个顺序（各象素必须按此顺序被读出）为各图象存储器8303（.）提供地址，即所谓读地址，而ROM8314（2）按照某个顺序（各象素必须按此顺序写入到这些图象存储器中）为各图象存储器8303（.）提供地址，即所谓写地址。

由这些ROM8314（.）提供的各地址，经由各“与”门电路8315（.）和各“或”门电路8316（.）加至各图象存储器8303（.）的各地址输入端上。为了做到加于一个图象存储器8303（.）的读和写地址随着每一幅新图象更迭，所述各图象复位脉冲FRS被加至T触发器8317上。后者的Q输出端提供所述读/写命令RW1，而其 Q输出端提供读/写命令RW2。这些写/读命令也被加至各“与”门电路8315（.）上。

为了为各存储器8305（.）产生读和写地址，时钟脉冲（SrT）也被加至计数电路8318，例如模64计数器上。该电路的各计数状态被加至各存储器8319（.）的各地址输入端上，这些存储器也可以使用ROM构成。ROM8319（1）的再一个地址输入端还接收由运动检测器8310提供的信号MD。ROM8319（1）为各存储器8305（.）提供读地址，而ROM8319（2）提供写地址。如果MD＝0（检测出没有运动），由该ROM8319（1）提供的一系列地址就不同于如果MD＝1（检测出有运动）时它提供的那一系列地址。

这些读和写地址经由各“与”门电路8320（.）和各“或”门电路8321（.）加至各存储器8305（.）的各地址输入端上。为了做到加于一个存储器8305（.）上的各读和写地址每当64个乘积元素被从该存储器读出或被写入该存储器中就进行更迭，计数器8318的各计数状态被加至编码网络8322上，后者每当该计数电路呈现零计数状态就供给一个脉冲。这些脉冲被加至T触发器8323上。它的Q输出端提供读/写命令RW3，而 Q输出端提供读/写命令RW4。

各变换器8304、8307和8308可以用本技术领域内公知的方法实现，但是最好是用如在以本申请人的名义提交的在先的第8，601，183号（PHN11.745）荷兰专利申请案中所扩展描述的方法。

为了完整起见，图5中示出一个运动检测器的实施例，它是以垂直方向上的频率测定为基础的。图6中所示的多半是某种存在有运动的测量情况。由摄象机提供的图象如果它以垂直取向的物体为目标，例如一颗树的干部，表示在图6中的Ⅰ处。当所述摄象机显著地移入水平方向时，就产生具有图6中Ⅱ处所示行结构的图象。引起这种结构是因为所述图象的先是各奇数行，而后是各偶数行被扫描。这样一种行结构对于在所述视频图象中，从而也在8×8个象素的各子图象中的各局部细节也是引人注目的。

由这种行结构获得的高垂直频率可以通过将该子图象作傅里叶变换来测量。不过，对这样一幅子图象作阿达玛（Hadamard）变换则会更简单一些，在作这种变换的情况下，最高垂直频率的存在是由系数y（1，8）的值体现的，后者表示示于图6中Ⅲ处的基本图象B（1，8）的贡献。如可容易地从各表达式（2）和（3）导出那样，系数y（1，8）是从关系式

y( 1,8) = Σ_{i = 1}^{8} Σ_{n = 1}^{8} {(-1)}^{i + 1} X(i ,k)

得出的。为确定该系数，从图象存储器8303（.）读得的各象素经由只是象征性地示出的开关装置8310.2被直接加至，或是在反相级8310.1中作极性反转之后再加至累加器8310.3上。该累加器提供所述系数y（1，8），它本身是以公知方式由加法装置8310.4和延迟元件8310.5构成的。所述运动检测器还包括从存储器8314（1）（见图2）接收读地址的编码网络8310.6。它提供两个信号Sign和Res，它们被分别加至开关装置8310.2和延迟元件8310.5上。信号Res主要具有零值，除非当所接收的地址表示，读出一幅新的子图象的各象素是才开始。在那种情况下Res＝1，于是延迟元件8310.5复位。信号sign交替地呈现零值和壹值。如果Sign＝1，反转极性的各象素被加至所述累加器上。要是另一种情况Sign＝0，各象素便直接加至该累加器上。更详细地说，Sign＝0用于所述子图象各奇数行中各象素的读地址，而Sign＝1用于所述子图象各偶数行中各象素的读地址。

如此得到的系数y（1，8）还要在比较电路8310.7中同门限装置8310.8提供的某预定门限值Thr比较。该比较电路8310.7供给运动检测信号MD，后者在所述系数小于该门限值时有零值，而在相反情况下有壹值。

在图2所示的变换电路83中，运动检测器8310指示必须如何处置各象素的一个象块。换句话说，就是指示是否必须把它不是作帧内变换就是作场内变换。为了避免各种运动缺陷，所述运动检测器必须高度灵敏。这意味着，例如在图5所示的运动检测器中，门限装置8310.8的门限Thr必须是低的。其结果是，会比由于效率的原因而将令人满意的情况更快速地采取实行场内变换的判定。为免避这种情况，从图象存储器8303（.）读得的所述各象素，恰如图7所，不是经由所谓中值滤波器8324和开关装置8325（后者只在图7上象征性地示出），就是经由延迟线8326和开关装置8325，被加到所述变换器上。延迟线8326的延迟时间等于由所述中值滤波器引入的时延。

开关装置8325由运动检测器8310的输出信号MD以这样一种方式进行控制，就是如果没有或只有一点运动，就把中值滤波器8324的输出信号加到变换器8304上，而如果有明显的运动，就把延迟线8326的输出信号加到所述变换器上。

各种中值滤波器在本技术领域内是尽人皆知的。在参考文献3的第330-333页上有其一般描述，而在参考文献4中则扩大描述了一些实施方法。为了完整起见，在这方面需要注解的是，例如一幅子图象中一个位于另一个之上的三个象素，所述中值滤波器取那个其值位于该三个象素平均值最近的象素加于其输出端上。该中值滤波器如此就一幅图象的连续两场实施中值滤波，从而它提供了看上去象静物显示的一幅图象。

由该滤波器提供的各象素因而只作帧内变换。

当视频信号源2提供由扫描一部影片的各幅图象而获得的视频信号时，出现了特殊情况。在此情况下，连续两场的各组并不显示任何运动效果的先验是公知的。这意味着运动检测器8310将只检测连续两场之外的一场中的运动。在这种特殊情况下所述变换电路可以由用户设定到帧内变换模式，或者该电路会自动设定到该模式。

图1中所示之自适应编码器84可以有许多形式。参考文献5中扩大描述了一个非常好的实施例，不过在这方面为了完整起见将只参照图8予以说明。它有一个接收一个象块的各系数y（i，k）的输入端8401，那些系数在这方面是假定在一个接着一个出现的。它们被加到可变字长编码器8402上，后者将每一个系数都转换为一个合适字长的代码字。所述字长由经由控制输入端8403加至该编码器8402上的一个比特分配元素b_j（i，k）确定。所述可变字长编码器将长度各异的各代码字加到所述编码电路的输出端8404上。

各系数y（i，k）不仅被加至所述可变字长编码器8402上，而且也被加至比较和分配电路8405上。有多个存储器8406（.）连接到该电路上。有一个分类组储存在每一个存储器中。更详细地说，序数j的存储器8406（j）包括具有各分类元素c_j（i，k）的分类组C。这些存储器分解成为两组。第一组包括各存储器8406（1）至8406（R），第二组包括各存储器8406（R+1）至8406（R+M）。如果在所述子图象中检测到了运动，也就是当MD＝1时，只能读各存储器8406（1）至8406（R）的内容，而如果在所述子图象中没有检测到运动，亦即当MD＝0时，就只能读各存储器8406（R+1）至8406（R+M）的内容。如此目的在输入端8407接收该指示位MD，并将其直接加至各存储器8406（1）至8406（R）的各允许读出输入端，以及经由反相器8408加至各存储器8406（R+1）至8406（R+M）的各允许读出输入端上。

各分类组C₁至C_R各包括（N×N）/2（＝32）个分类元素，而各分类组C_R+1至C_R+M各包括N×N＝64个分类元素。最好还要保持分类组C_j中的一个分类元素c_j（i，k）小子分类组C_j+1中的对应分类元素c_j+1（i，k）。

在比较和分类电路8405中确定分类组，为了该分类组所述电路8405保持使各分类元素c_j（i，k）大于所述系数组的对应系数y（i，k）。在这方面，“对应”意味着所述系数y（i，k）的“坐标”i、k等于所述系数与之进行比较的第j分类组中分类元素c_j（i，k）的坐标i、k。电路8405提供所述相关分类组的序数j作为分类字kl（j）。

该分类字一方面被加至编码电路84的输出端8409上，另一方面还加至逻辑电路8410上。多个存储器8412（.）也连接到它上面。一个比特分配组储存在各存储器中。更详细地说，具有序数j的存储器8412（j）包含具有各比特分配元素b_j（i，k）的比特分配组B_j。这些存储器也分解成两组。第一组包括各存储器8412（1）至8412（R），第二组包括各存储器8412（R+1）至8412（R+M）。如果MD＝1，只能读各存储器8412（1）至8412（R）的内容，而如果MD＝0，只能读各存储器8412（R+1）至8412（R+M）的内容。

各比特分配组B₁至B_R各包含（N×N）2/ （＝32）个比特分配元素，而各比特分配组B_R+1至B_R+M各包含N×N（＝64）个比特分配元素。

在逻辑电路8410中，被加至其上的分类字kl（j）确保与分类组C_j关联的比特分配组B_j的选择，此后，该组的各元素b_j（i，k）即被一个接着一个地加至可变字长编码器8402上。

由上述明显可见，分类字kl（j）无疑表明，由所述运动检测器提供的开关信号MD是等于壹或零。因此，该开关信号本身未必需要转移到所述解码站去。

为了恢复原先的视频信号取样，解码电路10（见图1）设置有使用逆向场内变换模式和逆向帧内变换模式的一个逆向变换电路。它接收由编码电路8提供的各组系数，并对它们逆向的场内变换和/或逆向的帧内变换。视所述开关信号MD（它也是被接收来的）而异，选择按照逆向场内变换或是按照逆向帧内变换获得的各视频信号取样用于显示。

这样一种逆变换电路的实施例是通过倒转图2中所示变换电路83中的信号方向、通过省略运动检测器8310、以及通过对各不同的存储器将各读命令同各写命令交换而获得的。

需要注解的是，如果开关信号MD本身没有被转移，它可以借助一个比较电路在所述解码站中产生，该比较电路每当分类字kl（j）对应于各分类组C₁至C_R之一时就提供信号MD＝1，而每当该分类字对应于各分类组C_R+1至C_R+M之一时，则提供信号MD＝0。

Claims

1、一种其内数字化电视信号被从编码站发送到解码站的电视系统，其中所述编码站设置有一个图象信号被加于其上、并且适合完成变换编码的编码电路，通过所述变换编码，各组图象信号取样被转换成为相应各组被发送到所述解码站去的系数，其中所述解码站设置有一个适合将各接收到的系数组件逆变换，以便将所述系数组转换成为对应于本来那组图象信号取样的一组图象信号取样的解码电路，所述电视系统的特征在于，所述编码电路设置有，一个拥有场内变换模式和帧内变换模式两者的变换电路，一个有图象信号加于其上、而它本身又提供指示信号的运动检测器，该指示信号指示，在一幅图象中的某个物体是否在该图象连续两场之间的周期之内经历过位移，并且这种位移在一组所要变换的图象信号取样之中是显著的，以及，如果这样一种位移出现了，用于选择借助所述场内变换模式而得到并将其发送至所述解码站去的各系数，以响应所述指示信号，以及如果这样一种位移没有出现而用于选择借助所述帧内变换模式而得到并将其发送至所述解码站去的各系数的装置；以及所述解码电路设置有，一个使用逆向场内变换模式和逆向帧内变换模式而且将所述各系数加于其上的逆变换电路，以及用于再生所述指示信号和用于为了显示目的而选择按照所述逆向场内变换模式获得的视频信号取样，或者是按照所述逆向帧内复换模式获得的视频信号取样，以响应该指示信号的装置。

2、用于按照权利要求1所要求的电视系统中，并且设置有一个图象信号被加于其上的编码电路、而且适合完成变换编码的编码站，通过所述变换编码，各组图象信号取样被转换成用于发送至解码站的相应各组系数，所述编码站的特征在于，该编码站设置有，一个拥有场内变换模式和帧内变换模式两者的变换电路，一个有图象信号加于其上、而它本身又提供指示信号的运动检测器，该指示信号指示，在一幅图象中的某个物体是否在该图象连续两场之间的周期之内经历过位移，并且这种位移在一组所要变换的图象信号取样之中是引人注目的，以及，如果这样一种位移出现了，用于选择借助所述场内变换而得到并将其发送至所述解解码站去的各系数，以响应所述指示信号，以及如果这样一种位移没有出现而用于选择借助所述帧内变换而得到并将其发送至所述解码站去的各系数的装置。

3、如权利要求2所要求的编码站，其特征在于，所述编码电路还设置有用于对一幅图象的连续两场实施中值滤波的滤波装置，以及对所述滤波装置的各输出取样只作所述帧内变换。

4、用于如权利要求1所要求的电视系统中，或者是用于接收如权利要求2或权利要求3所要求的编码站提供的各组系数的解码站，该解码站设置有一个适合将各接收到的系数组作逆变换，以便将所述系数组转换成为对应于本来那组图象信号取样的一组图象信号取样的解码电路，该解码站的特征在于，所述解码电路设置有，一个用了逆向场内变换模式和逆向帧内变换模式并将所接收的各组系数加于其上的逆变换电路，以及，用于再生所述指示信号和为了显示目的而选择按照所述逆向场内变换获得的视频信号取样，或者是按照所述逆向帧内变换获得的视频信号取样，以响应该指示信号的装置。