CN101388247A - 存储单元装置、控制存储单元的方法、存储器阵列及电子设备 - Google Patents

Abstract

本发明涉及存储单元装置、控制存储单元的方法、存储器阵列及电子设备。在本发明的实施例中，存储单元装置包括衬底和至少一个包括电荷保存存储单元结构和选择结构的存储单元。该存储单元装置还包括设置在衬底之内的第一掺杂阱、第二掺杂阱和第三掺杂阱，其中电荷保存存储单元结构设置在第一掺杂阱之内或之上，第一掺杂阱设置在第二掺杂阱之内，第二掺杂阱设置在第三掺杂阱之内。该存储单元装置还包括与存储单元耦合的控制电路，其用于控制存储单元，这样通过至少第一掺杂阱对电荷保存存储单元结构进行充电或放电，来使电荷保存存储单元结构被编程或擦除。

Description

存储单元装置、控制存储单元的方法、存储器阵列及电子设备

本申请要求2007年8月30日申请的，题目为用于小型存储器最优化的SSI/HHE闪存单元的美国临时申请No.60/968,989，以及2007年9月28日申请的，题目为用于小型存储器最优化的SSI/FNTriple Poly闪存单元的美国临时申请No.60/975,884的权益，其在此通过参考结合。

技术领域

本发明的实施例通常涉及存储单元，尤其涉及用于小型存储器容量的存储单元概念。

背景技术

一种类型的闪存单元为1T-UCP闪存单元(1T＝一个晶体管，UCP＝均匀信道编程)。该单元具有与存储器容量无关的相对大的模块区域开销。因此，模块区域对小型存储器容量相对大。这可以是相关的，例如，在主容量由具有的闪存容量在大约100kB到多个100kB的范围的产品获得的特定市场中。这些市场的附加的边界条件可以获得高持久的写入/擦除性能(写入/擦除循环稳定性)。

为低存储器密度最优化的传统的嵌入式闪存(e闪存)单元概念是所谓的SSTESF-1单元，如图15所示。

图15中所示的闪存单元1500包括形成在衬底1501上的源极1502和漏极1503。绝缘层1505形成在沟道区1504上和源极1502上，该沟道区形成在源极1502和漏极1503之间的衬底1501中。该闪存单元1500基于分裂栅(split-gate)概念，其中第一多晶硅栅1506(“Poly 1”)形成在绝缘层1505内，而第二多晶硅栅1507(“Poly 2”)形成在绝缘层1505上并通过由绝缘层1505相互电绝缘的两个栅1506、1507来部分覆盖第一多晶硅栅1506。

该闪存单元1500具有下述特性：i)由于使用场增强多/多擦除机制，持久性相对较低(10k-100k循环)；ii)分裂栅概念在光刻工艺中需要高的重叠精度；iii)由于需要大的源极欠扩散(underdiffusion)，单元的密封性相对受到限制。

附图说明

在附图中，在不同的视图中，相同的标记表示相同的部分。这些附图并不需要按比例示出、强调，而是通常被用来表示本发明的原理。在下面的说明中，本发明不同的实施例通过参考下述附图来说明，其中：

图1表示根据一实施例的存储单元装置；

图2表示根据另一实施例的存储单元装置；

图3表示根据另一实施例的存储单元装置；

图4表示根据另一实施例控制的存储单元的方法；

图5表示根据另一实施例的存储单元装置；

图6表示根据另一实施例的电子装置；

图7表示根据另一实施例的在存储单元装置中用于编程/擦除存储单元的编程和擦除机制；

图8A示出一个表格，该表格表示根据另一实施例的存储单元装置中用于存储单元编程的偏执电压；

图8B示出一个表格，该表格表示根据另一实施例的存储单元装置中用于存储单元擦除的偏执电压；

图9表示根据另一实施例的用于擦除存储单元装置中的存储单元的擦除机制；

图10表示根据另一实施例的用于擦除存储单元装置中的存储单元的擦除机制；

图11表示根据另一实施例的存储单元的示意布置图；

图12A表示根据另一实施例存储器的排列；

图12B表示根据另一实施例存储器的排列；

图13表示根据另一实施例操作存储器排列的方法；

图14表示根据另一实施例用于存储器排列的操作方案图；

图15是传统的闪存单元。

具体实施方式

图1表示根据实施例的一种存储单元装置100’。

该存储单元装置100’包括衬底101(例如，半导体衬底，比如硅衬底)。根据实施例，如图所示，第一掺杂阱131可以设置在衬底101内。该存储单元装置100’还包括至少一个存储单元100。该存储单元100包括电荷保存存储单元结构110和选择结构120。根据实施例，如图所示，该选择结构120可以形成为隔离物结构(spacer structure)。电荷保存存储单元结构110可以设置在第一掺杂阱131之中或之上。在一个或多个实施例中，该隔离物结构可以例如通过沉积某种材料(例如，根据一个实施例的共形沉积工艺)、随后蚀刻该材料(例如，根据一个实施例的各向异性蚀刻工艺)的工艺形成。

根据另一实施例，该存储单元装置100’可以包括至少一个设置在衬底101之内的附加掺杂阱，其中该第一掺杂阱131可以设置在该至少一个附加掺杂阱之内(未示出，参见比如图2)。

该存储单元装置100’还包括与存储单元100耦合并设置成控制存储单元100的控制电路150，这样通过由至少第一掺杂阱131对电荷保存存储单元结构110进行充电或放电，来使电荷保存存储单元结构110编程或擦除。也就是说，可以通过第一掺杂阱131将电荷载体(例如电子)引入电荷保存存储单元结构110，从而使电荷保存存储单元结构110(或者该存储单元100)编程，而存储在电荷保存存储单元结构110中的电荷载流子(例如电子)通过第一掺杂阱131被汲取，则使电荷保存存储单元结构110(或者该存储单元100)被擦除。

根据实施例，该控制电路150可以包括擦除电路(未示出，参见比如图2)。该擦除电路可以设置成为存储单元100提供至少一个电势，这样存储在电荷保存存储单元结构110中的电荷载流子(例如电子)通过第一掺杂阱131被汲取。也就是说，可以通过使用擦除电路，由第一掺杂阱131使电荷保存存储单元结构110放电，来使电荷保存存储单元结构110被擦除。

根据另一实施例，该控制电路150可以包括编程电路(未示出，参见比如图2)。该编程电路可以设置成为存储单元100提供至少一个电势，这样电荷载流子(例如电子)通过至少第一掺杂阱131引入(例如注入)到存电荷保存存储单元结构110。也就是说，可以通过使用编程电路，由第一掺杂阱131使电荷保存存储单元结构110充电，来使电荷保存存储单元结构110被编程。

根据实施例，至少一个附加掺杂阱可以包括单个掺杂阱，其可以相当于第二掺杂阱(参考图2)。根据另一实施例，至少一个附加掺杂阱可以包括超过一个的掺杂阱，例如根据一些实施例，包括两个、三个或更多掺杂阱，其中各个掺杂阱可以称为第二、第三、第四、第五等掺杂阱(参考图3为具有两个附加掺杂阱的结构，也就是第二掺杂阱和第三掺杂阱)。通常，该至少一个附加掺杂阱可以包括任意数量的掺杂阱。

根据实施例，第一掺杂阱131可以通过第一导电类型的掺杂原子进行掺杂。

根据实施例，存储单元100可以包括形成在第一阱区域131中的第一源极/漏极区域102和第二源极/漏极区域103，而沟道区域104形成在第一阱区域131中的第一源极/漏极区域102和第二源极/漏极区域103之间。第一源极/漏极区域102可以靠近选择结构120，同时第二源极/漏极区域103可以远离选择结构120。

根据实施例，电荷保存存储单元结构110和选择结构120可以设置成相互临近并在沟道区域104之上，其中电荷保存存储单元结构110和选择结构120可以相互之间电绝缘(例如，通过一个或多个绝缘或介电层)，并且可以与衬底101电绝缘(例如，通过一个或多个绝缘或介电层)。

根据实施例，第一源极/漏极区域102和第二源极/漏极区域103可以通过与第一导电类型不同的第二导电类型的掺杂原子进行掺杂。

根据实施例，第一导电类型可以是p型导电类型，而第二导电类型可以是n型导电类型。也就是说，根据该实施例，第一掺杂阱131可以是p掺杂，而源极/漏极区域102、103可以是n掺杂(例如，在一个实施例中n+掺杂)。

根据一个实施例，控制电路150(例如，根据实施例的控制电路中的擦除电路)可以设置成控制存储单元100，从而使电荷保存存储单元结构110被擦除，这样可以通过第一掺杂阱131和/或通过至少第一附加掺杂阱和/或通过衬底101，将存储在电荷保存存储单元结构110中的电荷载流子(例如电子)被汲取。

根据另一实施例，控制电路(例如，根据实施例的控制电路中的擦除电路)可以设置成控制存储单元100，从而根据Fowler-Nordheim擦除使电荷保存存储单元结构110被擦除。也就是说，这样可以通过Fowler-Nordheim(FN)隧道效应擦除机制，也就是通过FN电子隧穿，将电荷保存存储单元结构110擦除。再换句话说，控制电路150(例如，擦除电路)可以设置成控制存储单元100，从而根据Fowler-Nordheim擦除，通过第一掺杂阱131擦除电荷保存存储单元结构110。

根据另一实施例，电荷保存存储单元结构110可以是非易失性的电荷保存存储单元结构。

根据另一实施例，电荷保存存储单元结构110可以是浮动栅存储单元结构。在这种情况下，电荷保存存储单元结构110可以包括有包括第一层111和第二层112的叠层，其中第一层111可以设置成浮动栅(例如，多晶硅浮动栅)并且至少部分设置在沟道区域104之上，而第二层112可以设置成控制栅并且至少部分设置在浮动栅之上。可选择的，第二层112可以设置成字线(WL)。第二层(例如控制栅)可以通过一个或多个绝缘或介电层与第一层111(例如浮动栅)电绝缘。

根据另一实施例，电荷保存存储单元结构110可以是电荷俘获存储单元结构。在这种情况下，电荷保存存储单元结构110可以包括有包括第一层111和第二层112的叠层，其中第一层111可以设置成电荷俘获层(例如，氧化物-氮化物-氧化物(ONO)叠层)并且至少部分设置在沟道区域104之上，而第二层112可以设置成控制栅并至少部分设置在电子俘获层之上。可选择的，第二层112可以设置成字线(WL)。

根据一个实施例，存储单元100可以设置成闪存存储单元，例如嵌入式闪存存储单元。

根据另一实施例，控制电路150(例如，根据实施例的控制电路中的编程电路)可以设置成控制存储单元100，从而利用源极侧注入(SSI)机制编程电荷保存存储单元结构110。

根据另一实施例，存储单元装置100’还可以包括第一字线结构和第二字线结构，第一字线结构能与存储单元100和控制电路150耦合，而第二字线结构能与包括另一电荷保存存储单元结构的另一存储单元耦合。控制电路150(例如，根据实施例的控制电路中的擦除电路)可以设置成在擦除存储单元100的电荷保存存储单元结构110时，向第二字线提供字线禁止电压，并从而向其他电荷保存存储单元结构提供字线禁止电压。

根据另一实施例，字线禁止电压可以基本上等于提供给衬底101和/或提供给第一掺杂阱131和/或提供给至少第一附加掺杂阱的电压。

根据另一实施例，字线禁止电压可以低于提供给衬底101和/或提供给第一掺杂阱131和/或提供给至少第一附加掺杂阱的电压。

根据一个实施例，如图所示，选择结构120可以包括选择栅121，其设置成隔离物，并且从电荷保存存储单元结构110的侧壁横向设置。也就是说，选择栅121可以形成作为电荷保存存储单元结构110的侧壁上的侧壁隔离物。选择栅121也可以被称为是隔离物选择栅。

图2表示根据另一实施例的存储单元装置200’。

该存储单元装置200’包括衬底201(例如，半导体衬底，比如硅衬底)、第一掺杂阱231和第二掺杂阱232，其中第一掺杂阱231设置在第二掺杂阱232之内，而第二掺杂阱232设置在衬底201之内。存储单元装置200’还包括至少一个存储单元200。该存储单元200包括电荷保存存储单元结构210和选择结构220。根据实施例，如图所示，该选择结构220可以形成为隔离物结构。电荷保存存储单元结构210可以设置在第一掺杂阱231之中或之上。存储单元装置200’还包括与存储单元200耦合并设置成控制存储单元200的控制电路250，这样通过由至少第一掺杂阱231对电荷保存存储单元结构210进行充电或放电，来使电荷保存存储单元结构210被编程或擦除。也就是说，可以通过第一掺杂阱231将电荷载流子(例如电子)引入到电荷保存存储单元结构210，从而使电荷保存存储单元结构210(或者该存储单元200)被编程，而存储在电荷保存存储单元结构210中的电荷载流子(例如电子)通过第一掺杂阱231被汲取，则使电荷保存存储单元结构210(或者该存储单元200)被擦除。

根据实施例，如图所示该控制电路250可以包括擦除电路251。该擦除电路251可以设置成为存储单元200提供至少一个电势，这样存储在电荷保存存储单元结构210中的电荷载流子(例如电子)通过至少第一掺杂阱231被汲取。也就是说，可以通过使用擦除电路251，由第一掺杂阱231使电荷保存存储单元结构210放电，来使电荷保存存储单元结构210被擦除。

根据另一实施例，如图所示该控制电路250可以包括编程电路252。该编程电路252可以设置成为存储单元200提供至少一个电势，这样电荷载流子(例如电子)通过至少第一掺杂阱231被引入(例如注入)到电荷保存存储单元结构210。也就是说，可以通过使用编程电路252，由第一掺杂阱231使电荷保存存储单元结构210充电，来使电荷保存存储单元结构210被编程。

可以看出，根据图2所示的实施例的存储单元装置200’具有包括第一掺杂阱231和第二掺杂阱232的三阱结构，其中第一掺杂阱231设置在第二掺杂阱232之内，而第二掺杂阱232设置在衬底201之内。

根据实施例，第一掺杂阱231可以被掺杂有第一导电类型的掺杂原子。

根据另一实施例，第二掺杂阱232可以被掺杂有与第一导电类型的掺杂原子不同的第二导电类型的掺杂原子。

根据另一实施例，衬底201可以被掺杂第一导电类型的掺杂原子。

如图2中所示，根据一些实施例，存储单元200可以包括形成在第一阱区域231中的第一源极/漏极区域202和第二源极/漏极区域203，而沟道区域204形成在第一阱区域231中的第一源极/漏极区域202和第二源极/漏极区域203之间。

根据一些实施例，电荷保存存储单元结构210和选择结构220可以设置成相互临近并在沟道区域204之上，其中电荷保存存储单元结构210和选择结构220可以相互之间电绝缘(例如，通过一个或多个绝缘层)，并且可以与沟道区域204电绝缘(例如，通过一个或多个绝缘层)。

根据一个实施例，第一和第二源极/漏极区域202、203可以被掺杂第二导电类型的掺杂原子。

根据一个实施例，第一导电类型可以是p型导电类型，而第二导电类型可以是n型导电类型。也就是说，根据该实施例，第一掺杂阱231可以是p掺杂，而第二掺杂阱232可以是n掺杂。在这种情况下，衬底201也可以是p掺杂，而存储单元200可以包括n掺杂(例如，在一个实施例中n+掺杂)的源极/漏极区域202、203。

根据另一实施例，擦除电路251可以设置成向第一掺杂阱231和第二掺杂阱232提供相同的电势。

根据一个实施例，擦除电路251可以设置成控制存储单元200，从而使电荷保存存储单元结构210被擦除，这样可以通过第一掺杂阱231和/或通过第二掺杂阱232和/或通过衬底201，使得电荷载流子被汲取。

根据另一实施例，擦除电路251可以设置成控制存储单元200，从而根据Fowler-Nordheim擦除使电荷保存存储单元结构210被擦除。也就是说，可以通过Fowler-Nordheim(FN)隧道效应擦除机制，也就是通过FN电子隧穿，将电荷保存存储单元结构210擦除。再换句话说，擦除电路251可以设置成控制存储单元200，从而根据Fowler-Nordheim擦除，通过至少第一掺杂阱231擦除电荷保存存储单元结构210。

根据另一实施例，电荷保存存储单元结构210可以是非易失性的电荷保存存储单元结构。

根据另一实施例，电荷保存存储单元结构210可以是浮动栅存储单元结构。在这种情况下，电荷保存存储单元结构210可以包括有包括第一层211和第二层212的叠层，其中第一层211可以设置成浮动栅(例如，多晶硅浮动栅)并且至少部分设置在沟道区域204之上，而第二层212可以设置成控制栅并且至少部分设置在浮动栅之上。可选择的，第二层212可以设置成字线(WL)。

根据另一实施例，电荷保存存储单元结构210可以是电荷俘获存储单元结构。在这种情况下，电荷保存存储单元结构210可以包括有包括第一层211和第二层212的叠层，其中第一层211可以设置成电荷俘获层(例如，氧化物-氮化物-氧化物(ONO)叠层)并至少部分设置在沟道区域204之上，而第二层212可以设置成控制栅并且至少部分设置在电子俘获层之上。可选择的，第二层212可以设置成字线(WL)。

根据一个实施例，存储单元200可以设置成闪存存储单元，例如嵌入式闪存存储单元。

根据另一实施例，编程电路252可以设置成控制存储单元200，从而利用源极侧注入(SSI)机制编程电荷保存存储单元结构210。

根据另一实施例，存储单元装置200’还可以包括第一字线结构和第二字线结构，第一字线结构能与存储单元200和控制电路250(例如，根据实施例的擦除电路251)耦合，而第二字线结构能与包括另一电荷保存存储单元结构的另一存储单元耦合。控制电路250(例如，根据实施例的擦除电路251)可以设置成在擦除存储单元200的电荷保存存储单元结构210时，向第二字线提供字线禁止电压，并从而向其他电荷保存存储单元结构提供字线禁止电压。

根据另一实施例，字线禁止电压可以基本上等于提供给第一掺杂阱231和/或提供给第二掺杂阱232和/或提供给衬底201的电压。

根据另一实施例，字线禁止电压可以低于提供给第一掺杂阱231和/或提供给第二掺杂阱232和/或提供给衬底201的电压。

根据一个实施例，如图2所示，选择结构220可以包括选择栅221，其设置成隔离物，并且从电荷保存存储单元结构210的侧壁横向设置。也就是说，选择栅221可以形成作为荷保存存储单元结构210的侧壁上的侧壁隔离物。选择栅221也可以被称为是隔离物选择栅。根据一个实施例，源极/漏极区域设置在接近于选择结构220(根据图2所示实施例的第一源极/漏极区域202)并且该源极/漏极区域可以与公共位线相耦合。也就是说，隔离物选择栅221可以形成在与连接到公共位线的(存储单元200的)源极/漏极区域面对的电荷保存存储单元结构210的侧壁上。该公共位线可以与(多个存储单元的)多个源极/漏极区域相耦合，在每种情况下的每个源极/漏极区域分别靠近各自存储单元的选择结构设置。

图3表示根据另一实施例的存储单元装置300’。

该存储单元装置300’包括衬底301、第一掺杂阱331和第二掺杂阱332和第三掺杂阱333，其中第一掺杂阱331设置在第二掺杂阱332之内，第二掺杂阱332设置在第三掺杂阱333之内，而第三掺杂阱333设置在衬底301之内。可以清楚，存储单元装置300’具有包括第一、第二和第三掺杂阱331、332、333的四阱结构(或四重阱结构)，其中第一掺杂阱331设置在第二掺杂阱332之内，第二掺杂阱332设置在第三掺杂阱333之内，而第三掺杂阱333设置在衬底301之内。

根据实施例，第一掺杂阱331可以被掺杂第一导电类型的掺杂原子，而第二掺杂阱332可以被掺杂与第一导电类型不同的第二导电类型的掺杂原子。

根据一个实施例，第三掺杂阱333可以被掺杂第一导电类型的掺杂原子。

根据一个实施例，衬底301可以被掺杂第二导电类型的掺杂原子，也就是，与第二掺杂阱332的掺杂原子类型相同。该存储单元装置300’还包括至少一个存储单元300，该存储单元300包括电荷保存存储单元结构310和选择结构320。该存储单元装置300’还包括与存储单元300耦合并设置成控制存储单元300的控制电路350，这样通过至少第一掺杂阱331对电荷保存存储单元结构310进行充电或放电，来使电荷保存存储单元结构310被编程或擦除。

根据一个实施例，该控制电路350可以包括擦除电路351(如图3所示)，该擦除电路351可以设置成为存储单元300提供至少一个电势，这样存储在电荷保存存储单元结构310中的电荷载流子(例如电子)通过第一掺杂阱331被汲取。根据一些实施例，存储的电荷载流子可以通过掺杂阱331、332、333和衬底301被汲取。根据一个实施例，可以使用Fowler-Nordheim阱擦除机制擦除存储单元300。

根据另一实施例，该控制电路350可以包括编程电路352(如图3所示)，该编程电路352可以设置成为存储单元300提供至少一个电势，这样电荷载流子(例如电子)通过至少第一掺杂阱331引入(例如注入)到电荷保存存储单元结构310。根据一个实施例，可以利用源极侧注入(SSI)机制引入电荷载流子到电荷保存存储单元结构310。

根据一个实施例，第一导电类型可以是p型导电类型，而第二导电类型可以是n型导电类型。也就是说，根据该实施例，第一掺杂阱331可以是p掺杂，而第二掺杂阱332可以是n掺杂。第三掺杂阱333也可以是p掺杂，而衬底301可以是n掺杂。如图所示，存储单元300还可以包括第一和第二源极/漏极区域302、303以及形成在第一掺杂阱331中的沟道区域304。

根据一些实施例，电荷保存存储单元结构310和选择结构320可以设置成相互临近并在沟道区域304之上，其中电荷保存存储单元结构310和选择结构320可以相互之间电绝缘(例如，通过一个或多个绝缘层)，并且可以与沟道区域304电绝缘(例如，通过一个或多个绝缘层)。

根据一个实施例，第一源极/漏极区域302和第二源极漏极区域303可以被掺杂第二导电类型的原子，例如n掺杂(比如在一个实施例中的n+掺杂)。

根据另一实施例，擦除电路351可以设置成给第一掺杂阱331、第二掺杂阱332和第三掺杂阱333提供相同的电势。

根据一个实施例，擦除电路351可以设置成控制存储单元300，从而使电荷保存存储单元结构310擦除，这样可以通过第一掺杂阱331和/或通过第二掺杂阱332和/或通过第三掺杂阱333和/或通过衬底301，使电荷载流子被汲取。

根据另一实施例，擦除电路351可以设置成控制存储单元300，从而根据Fowler-Nordheim擦除使电荷保存存储单元结构310被擦除。也就是说，可以通过Fowler-Nordheim(FN)隧道效应擦除机制，也就是通过FN电子隧穿，将电荷保存存储单元结构310擦除。再换句话说，擦除电路351可以设置成控制存储单元300，从而根据Fowler-Nordheim擦除，通过至少第一掺杂阱331擦除电荷保存存储单元结构310。

根据另一实施例，电荷保存存储单元结构310可以是非易失性的电荷保存存储单元结构。

根据一个实施例，电荷保存存储单元结构310可以是浮动栅存储单元结构。在这种情况下，电荷保存存储单元结构310可以包括有包括第一层311和第二层312的叠层，其中第一层211可以设置成浮动栅(例如，多晶硅浮动栅)并且至少部分设置在沟道区域304之上，而第二层312可以设置成控制栅并且至少部分设置在浮动栅之上。可选择的，第二层312可以设置成字线(WL)。

根据另一实施例，电荷保存存储单元结构310可以是电荷俘获存储单元结构。在这种情况下，电荷保存存储单元结构310可以包括有包括第一层311和第二层312的叠层，其中第一层311可以设置成电荷俘获层(例如，氧化物-氮化物-氧化物(ONO)叠层)并至少部分设置在沟道区域304之上，而第二层312可以设置成控制栅并且至少部分设置在电子俘获层之上。可选择的，第二层312可以设置成字线(WL)。

根据一个实施例，存储单元300可以设置成闪存存储单元，例如嵌入式闪存存储单元。

根据另一实施例，编程电路352可以设置成控制存储单元300，从而利用源极侧注入(SSI)机制编程电荷保存存储单元结构310。

根据另一实施例，存储单元装置300’还可以包括第一字线结构和第二字线结构，第一字线结构能与存储单元300和控制电路350(例如，根据实施例的擦除电路351)耦合，而第二字线结构能与包括另一电荷保存存储单元结构的另一存储单元耦合。控制电路350(例如，根据实施例的擦除电路351)可以设置成在擦除存储单元300的电荷保存存储单元结构310时，向第二字线提供字线禁止电压，并从而向其他电荷保存存储单元结构提供字线禁止电压。

根据另一实施例，字线禁止电压可以基本上等于提供给第一掺杂阱331和/或提供给第二掺杂阱332和/或提供给第三掺杂阱333和/或提供给衬底301的电压。

根据另一实施例，字线禁止电压可以低于提供给提供给第一掺杂阱331和/或提供给第二掺杂阱332和/或提供给第三掺杂阱333和/或提供给衬底301的电压。

根据一个实施例，如图3所示，选择结构320可以包括选择栅321，其设置成隔离物，并且从电荷保存存储单元结构310的侧壁横向设置。也就是说，选择栅321可以形成作为荷保存存储单元结构310的侧壁上的侧壁隔离物。选择栅321也可以被称为是隔离物选择栅。根据一个实施例，源极/漏极区域设置在接近选择结构320(根据图3所示实施例的第一源极/漏极区域302)并且该源极/漏极区域可以与公共位线相耦合。也就是说，隔离物选择栅321可以形成在与连接到公共位线的(存储单元300的)源极/漏极区域面对的电荷保存存储单元结构310的侧壁上。该公共位线可以与(多个存储单元的)多个源极/漏极区域相耦合，在每种情况下的每个源极/漏极区域分别靠近各自存储单元的选择结构设置。

图4表示控制根据另一实施例的存储单元的方法400。该至少一个存储单元包括电荷保存存储单元结构和选择结构。根据实施例，选择结构可以形成为隔离物结构，其可以包括设置成隔离物并且从电荷保存存储单元结构的侧壁横向设置的选择栅。该电荷保存存储单元结构设置在第一掺杂阱之内或之上，该第一掺杂阱设置在设置在至少一个附加掺杂阱之内。根据实施例，至少一个附加掺杂阱包括第二掺杂阱和第三掺杂阱，其中第一掺杂阱设置在第二掺杂阱之内，而第二掺杂阱设置在第三掺杂阱之内。

在402中，电荷保存存储单元结构通过至少第一掺杂阱对电荷保存存储单元结构进行充电或放电，来使电荷保存存储单元结构编程或擦除。

根据一个实施例，可以使电荷保存存储单元结构被擦除，这样存储在电荷保存存储单元结构的电荷载流子(例如电子)可以通过至少第一掺杂阱被汲取。根据另一实施例，可以使电荷保存存储单元结构被编程，这样电荷载流子(例如电子)可以通过至少第一掺杂阱被引入到电荷保存存储单元结构。根据一个实施例，可以通过Fowler-Nordheim隧道使电荷载流子从电荷保存存储单元结构进入到第一掺杂阱中而擦除存储单元。根据另一实施例，可以通过源极侧注入使电荷载流子从第一掺杂阱进入到电荷保存存储单元结构中而编程存储单元。

图5表示根据另一实施例的存储单元装置500’。

该存储单元装置500’包括衬底501和至少一个存储装置500。该存储装置500包括电荷保存存储装置510和选择装置520。该存储单元装置500’还包括设置在衬底501内的第一掺杂阱531，其中电荷保存存储装置510设置在第一掺杂阱531之内或之上。此外，该储单元装置500’包括设置在衬底501内的至少一个附加掺杂阱532，其中第一掺杂阱531设置在至少一个附加掺杂阱532之内。根据实施例，至少一个附加掺杂阱532包括第二掺杂阱和第三掺杂阱，其中第一掺杂阱531设置在第二掺杂阱内，而第二掺杂阱设置在第三掺杂阱内。

该存储单元装置500’还包括与存储装置500耦合并设置成控制存储装置500的控制装置550，这样通过至少第一掺杂阱531对电荷保存存储装置510进行充电或放电，来使电荷保存存储装置510被编程或擦除。根据实施例，该控制装置550可以包括擦除装置，该擦除装置可以设置成为存储装置500提供至少一个电势，这样存储在电荷保存存储装置510中的电荷载流子(例如电子)通过至少第一掺杂阱531被汲取。根据另一实施例，该控制装置550可以包括编程装置，该编程装置可以设置成为存储装置500提供至少一个电势，这样电荷载流子(例如电子)通过至少第一掺杂阱531被引入(例如注入)到电荷保存存储装置510。

图6表示根据另一实施例的电子设备680。

该电子设备680包括有包括至少一个逻辑设备641的逻辑装置640。此外，该电子设备680包括存储单元装置600’。该存储单元装置600’包括衬底601和至少一个存储单元600。该存储单元600包括电荷保存存储单元结构610和选择结构620。根据实施例，该选择结构620可以设置成隔离物结构。该存储单元装置600’还包括设置在衬底601内的第一掺杂阱631，其中电荷保存存储单元结构610设置在第一掺杂阱631之内或之上。此外，该储单元装置600’包括设置在衬底601内的至少一个附加掺杂阱632，其中第一掺杂阱631设置在至少一个附加掺杂阱632之内。根据实施例，至少一个附加掺杂阱632包括第二掺杂阱和第三掺杂阱，其中第一掺杂阱631设置在第二掺杂阱内，而第二掺杂阱设置在第三掺杂阱内。

该存储单元装置600’还包括与存储单元600耦合并设置成控制存储单元600的控制电路650，这样通过至少第一掺杂阱631对电荷保存存储单元结构610进行充电或放电，来使电荷保存存储单元结构610编程或擦除。

根据一个实施例，该逻辑装置640可以包括至少一个可编程逻辑设备。

根据实施例，该控制电路650可以包括擦除电路，该擦除电路可以设置成为存储单元600提供至少一个电势，这样存储在电荷保存存储单元结构610中的电荷载流子(例如电子)通过至少第一掺杂阱631被汲取。

根据另一实施例，该擦除电路可以设置成控制存储单元600，这样可以通过至少第一掺杂阱631根据Fowler-Nordheim擦除而擦除电荷保存存储单元结构610。

根据另一实施例，该控制电路650可以包括编程电路，该编程电路可以设置成为存储单元600提供至少一个电势，这样电荷载流子通过至少第一掺杂阱631引入(例如注入)到电荷保存存储单元结构610。根据一个实施例，该编程电路可以设置成控制存储单元600，这样利用源极侧注入(SSI)机制编程电荷保存存储单元结构610。

根据一个实施例，隔离物结构可以包括选择栅，其设置成隔离物，并且从电荷保存存储单元结构610的侧壁横向设置。

根据另一实施例，电荷保存存储单元结构610可以是浮动栅存储单元结构。根据另一实施例，电荷保存存储单元结构610可以是电荷俘获存储单元结构。

根据另一实施例，存储单元装置600’可以具有与图2中所示类似的三阱结构。根据另一实施例，存储单元装置600’可以具有与图3中所示类似的四阱结构。可替换的，存储单元装置600’可以具有不同结构，例如不同数量的掺杂阱。

根据一个实施例，该电子设备680可以设置成智能卡设备。

图7表示在根据实施例的存储单元装置700’中，用于使存储单元700编程/擦除的编程和擦除机制。

存储单元装置700’的存储单元700以和结合图2说明的存储单元装置200的存储单元200相似的方式设置。这里，电荷保存存储单元结构210设置成具有包括浮动栅(FG)211和设置在浮动栅211之上并与该浮动栅电绝缘的字线(WL)212的层叠结构的浮动栅存储单元结构。在可替换的实施例中，电荷保存存储单元结构210设置成前面说明过的电荷俘获存储单元结构。

选择结构220包括选择栅(SG)221，其设置成隔离物(例如，多晶硅隔离物)，该隔离物设置在电荷保存存储单元结构210的侧壁(例如，在浮动栅221和字线212的侧壁)处。

除图7中所示的存储单元700之外，存储单元装置700’可以包括附加存储单元(在图7中未示出)，例如，多个或多种存储单元，其可以以与存储单元700类似的方式设置。根据一个实施例，该存储单元可以以行和列规则排列的阵列结构设置(参见如图12A或图12B)。

该存储单元装置700’包括控制电路750。根据一个实施例，控制电路750可以包括如前所述的擦除电路和/或编程电路。存储单元装置700’的控制电路750连接到存储单元700(也可以是在图7中未示出的存储单元装置700’的其他存储单元)的字线212、选择栅221、第一源极/漏极区域202以及第二源极/漏极区域203。此外，控制电路750与第一掺杂阱231、第二掺杂阱232以及衬底201相连。

根据一个实施例，如图7中通过箭头770所示，可以通过将电荷载流子(例如电子)从衬底201(例如，从形成在第一掺杂阱231之内的沟道区域204)进行源极侧注入(SSI)到浮动栅211来实现单元700的编程。源极侧注入编程机制可以通过向第一源极/漏极区域202、第二源极/漏极区域203、选择栅221以及字线212施加适当电压来实现，例如，通过与存储单元700(并且有可能是在图7中未示出的存储单元装置700’的其他存储单元)耦合的编程电路(图7中未示出)。

根据一个实施例，可以根据如图8A中所示表格800中给出的电压，通过向单元700施加偏压来实现存储单元700的编程。表800中的所有数值以伏特(V)给出。

在表8中，“Prog-SSI”表示通过源极侧注入机制的编程，“WL sel”代表连接到所选择的存储单元的字线，“SG sel”代表所选择的存储单元的选择栅，“BL sel”代表与所选择的存储单元第一源极/漏极区域耦合的位线，其可以靠近所选择的存储单元的选择结构，“CL sel”代表连接到所选择的存储单元的第二源极/漏极区域的控制线，其可以与所选择的存储单元的选择结构间隔开，“WLuns”代表连接到未选择的存储单元的字线，“SG uns”代表未选择的存储单元的选择栅，“BL uns”代表与未选择的存储单元的第一源极/漏极区域连接的位线，其可以靠近未选的存储单元的选择结构，“CL uns”代表连接到未选择的存储单元的第二源极/漏极区域的控制线，其可以与未选择的存储单元的选择结构间隔开，而“MW”代表矩阵阱(在该阱中设置有闪存单元阵列)，或者可替换地，代表衬底，其中在所有情况下，位线可以连接到存储单元的第一源极/漏极区域。

通过偏置存储单元700，向存储单元700的对应区域或端子施加在“WLsel”、“SG sel”、“BL sel”、“CL sel”和“MW”各列所给的电压，存储单元700被编程。尤其是，由于第二源极/漏极区域203(其被在“CL sel”列所给出的电压偏置)和第一源极/漏极区202(其被在“BL sel”列所给出的电压偏置，即0V)之间的4-5伏的电压差，电子可以向第二源极/漏极区域203加速，并由于施加到字线212的高的正电压(10伏)而可以注入到浮动栅211。通过选择栅电压(1.5伏)，显然通过第一和第二源极/漏极区202、203和选择栅221形成的晶体管可以被使能而导通电流，从而存储单元700被编程。

通过偏置存储装置700’中的其他(未选择的)存储单元，施加在“WL uns”、“SG uns”、“BL uns”、“CL uns”和“MW”各列所给的电压给这些单元的对应的的区域或端子(例如，利用编程电路)，这些存储单元对编程操作的影响被降低或限制，反之亦然。

控制电路750(例如根据实施例的控制电路750的擦除电路)可以设置成控制存储单元700，这样电荷保存存储单元结构210(也就是，根据这个实施例的浮动栅存储单元结构)被擦除，这样存储在电荷保存存储单元结构210(也就是，根据这个实施例的浮动栅存储单元结构的浮动栅211)中的电荷载流子(例如电子)通过至少第一掺杂阱231被汲取，如图7中的箭头771所示。

根据一些实施例，可以使用根据如图8B中所示的表格850的行851或行852中给出的电压来偏置存储单元700，实现了存储单元700的擦除。表850中的所有数值以伏特(V)给出。

表850中的行851和行852代表根据两个不同实施例的两个不同组的擦除偏置电压，分别称作“擦除FN GD”和“擦除FN HV”，其中“擦除FN”表示通过Fowler-Nordheim机制擦除。“GD”代表一个实施例，其中施加给连接到未选择的存储单元(WLuns)的字线的电压(也称作禁止电压)低于施加给矩阵阱(MW)或衬底的电压。由于仅有较小的正电压在未选择的字线上，从而仅部分禁止在擦除过程中正阱电压对阱的干扰，该擦除机制也可以称作“部分禁止”或“部分禁止擦除”。“HV”代表一个实施例，其中施加给连接到未选择的存储单元的字线的电压(也就是禁止电压)基本上等于施加给矩阵阱或衬底的电压。由于未选择的字线可以具有和一个阱(或多个阱)大约相同的电势，该擦除机制也可以称作“完全禁止”或“完全禁止擦除”。

通过偏置存储单元700，施加在“WLsel”、“SG sel”、“BL sel”、“CL sel”和“MW”各列中所给的电压给存储单元700的对应的区域或端子，存储单元700被擦除。尤其是，由于矩阵阱(或衬底201)和字线212之间的17伏(＝6V-(-11V))的大的电压差，存储在浮动栅存储单元结构210的浮动栅211中的电子可以通过Fowler-Nordheim隧道效应机制脱离浮动栅211朝向衬底201，并通过第一掺杂阱231，并且还通过第二掺杂阱232和衬底201被汲取，这样存储单元700被擦除。也就是说，存储在浮动栅211中的电子可以通过设置在浮动栅211和第一掺杂阱231之间的电绝缘层隧穿到衬底201中(也就是，到设置在衬底201中的第一掺杂阱231中)。在擦除操作过程中，(选择的)单元700的第一源极/漏极区域202和第二源极/漏极区域203可以被与矩阵阱(MW)或衬底相同的电压(例如大约6伏，如表850中所示(“BL sel”和“CL sel”))偏置。在可替换的实施例中，源极/漏极区域202、203可以在擦除操作过程中处于浮动(leftfloating)。

通过偏置存储装置700’中的其他(未选择的)存储单元，施加在“WLuns”、“SG uns”、“BL uns”、“CL uns”和“MW”各列所给的电压给这些单元的对应区域或端子(例如，利用控制电路750，比如根据一个实施例中的控制电路750的擦除电路)，这些存储单元对擦除操作的影响被降低或消除，反之亦然。

根据表850中列851给出的偏置电压的实施例，可以向每个连接到存储单元装置700’中的未选择的单元的字线施加大约1.5伏的小的正电压(也被称作禁止电压)。也就是说，向未选择的单元的字线施加低于施加到矩阵阱或衬底的电压的禁止电压。此外，在这种情况下，可以向每个未选择的单元的选择栅施加大约1.5伏的电压。

根据表850中列852给出的偏置电压的实施例，可以每个向连接到未选择的单元的字线施加与施加到阱或衬底的电压(如表850所示，大约6伏)相等的电压(或基本相等的电压)。

根据图7和图8B中所示的实施例，存储单元装置700’的所选择的存储单元(例如，图7中的单元700)的擦除操作可以通过Fowler-Nordheim阱擦除机制来实现，其中全部电压可以在字线(WL)212和阱(例如第一掺杂阱231)或衬底201之间被分割。

根据一些实施例，可以通过由所谓的“部分禁止”(例如，使用表850中的行851中给出的偏置电压)或者所谓的“完全禁止”(例如，使用表850中的行852中给出的偏置电压)禁止未选择的字线，在存储单元装置700’中实现页擦除，在“部分禁止”中可以向未选择的字线施加小的正向电压(例如1.5V)，在“完全禁止”中向未选择的字线和阱(或者衬底)施加相同的电压(例如6V)。

根据一个实施例，在使用部分禁止的情况下，施加到所选择的字线的电压和施加到未选择的字线的电压可以以这样的方式选择：即这些电压的总量保持在低于特定阈值(例如，其可以是从大约12伏到大约13伏的范围)。例如，这样的效果是外围设备可以不需要变化。也就是说，在字线周边不需要高压(HV)设备。

图9表示根据另一实施例的典型的施加到存储单元装置的存储单元900的擦除偏置电压。可以通过与存储单元(或与存储单元900的相应区域或端子)耦合的控制电路(例如，根据实施例的控制电路的擦除电路)(为了简化，在图9中未示出，见例如图2)施加该偏置电压。存储单元900具有包括形成在存储单元装置的衬底901(根据该实施例设置成p-衬底)上的第一掺杂阱931(根据该实施例设置成p-阱)和第二掺杂阱932(根据该实施例设置成n-阱)的三阱结构。第一掺杂阱931形成在第二掺杂阱932之内。此外，存储单元900包括形成在第一掺杂阱931之内的n+掺杂的第一和第二源极/漏极区域202、203。此外，存储单元900包括在第一掺杂阱931之上，并且在第一源极/漏极区域202和第二源极/漏极区域203之间形成的电荷保存存储单元结构210和选择结构220。

电荷保存存储单元结构210设置成浮动栅存储单元结构并包括浮动栅(FG)211，该浮动栅211设置在第一掺杂阱931(该浮动栅211也可以部分覆盖第二源极/漏极区域203，如图9所示)之上并与第一掺杂阱931电绝缘(通过栅电介质，图9中未示出)。电荷保存存储单元结构210还包括设置在浮动栅之上并且与浮动栅211电绝缘(例如，通过绝缘层)的字线(WL)212。

选择结构220包括选择栅(SG)221，其设置成其设置成靠近电荷保存存储单元结构210并与其电绝缘(例如，通过绝缘层)的侧壁隔离物。

衬底901保持在0电压(0V)，并且将大约+6V的电压施加到第一掺杂阱931和第二掺杂阱932，还施加到该单元900的第一源极/漏极区域202和第二源极/漏极区域203。在可替换的实施例中，源极/漏极区域202、203可以处于浮动。将零电压(0V)施加到选择栅221，而大约-11V的电压施加到字线212。可以通过Fowler-Nordheim擦除机制擦除该单元900，也就是存储在浮动栅211(可替换地，在电荷俘获层)中的电子隧穿到第一掺杂阱931中，这样电子通过设置在第二掺杂阱932之内的第一掺杂阱931被汲取。

图10表示根据另一实施例的典型的施加到存储单元装置的存储单元1000的擦除偏置电压。可以通过与存储单元(或者与存储单元1000的相应区域或端子)耦合的控制电路(例如，根据实施例的控制电路的擦除电路)(为了简化，在图10中未示出，见例如图3)施加该偏置电压。存储单元1000与图9中所示的存储单元900的区别在于其具有包括形成在衬底1001内的第一掺杂阱1031、第二掺杂阱1032和第三掺杂阱1033的四阱结构，其中电荷保存存储单元结构210设置在第一掺杂阱1031之内或之上。第一掺杂阱1031设置在第二掺杂阱1032之内，而第二掺杂阱1032设置在第三掺杂阱1033之内。根据该实施例，第一掺杂阱1031和第三掺杂阱1033为p掺杂，而第二掺杂阱1032和衬底1001为n掺杂。衬底保持在零电压(0V)，并且将第一、第二和第三掺杂阱1031、1032、1033偏置到大约+6V的电压。如图10所示，施加到源极/漏极区域202、203和选择栅221以及字线212的电压可以与施加到图9中的存储单元900的相似或相同。单元1000可以通过Fowler-Nordheim擦除工艺被擦除，其中存储在电荷保存存储单元结构210(也就是，根据该实施例在浮动栅211中)中的电子可以隧穿到第一掺杂阱1031中(如图10中箭头1071所示)，并且可以由此通过设置在衬底1001之内的第一掺杂阱1031被汲取。

根据一些实施例，可以使用具有任意数量的掺杂阱的存储单元(例如双阱结构、三阱结构、四阱结构等)并且可以以与上述说明类似的方式进行编程和/或擦除。尤其是，该单元可以通过Fowler-Nordheim擦除机制被擦除，如上说明的那样。

图11表示根据实施例的用于90nm技术节点的存储单元的典型布局1100(“Triple Poly单元布局90nm”。)所得到的单元面积是大约0.2μm²。在根据该实施例的布局1100中，连接到该单元的控制线(相当于作为在布局1100中的源极线)设置在M1(Metal 1)金属化层中，而连接到该单元的位线设置在M2(Metal2)金属化层中。字线和/或选择栅(SG)线路可以设置在M3(Metal 3)金属化层中(在图11中未示出)。此外，根据该实施例可以不需要M4(Metal 4)金属化。

根据另一实施例，单元布局可以由其他技术，例如其他技术节点来实现。根据一些实施例，这些单元布局可以与图11中所示的单元布局类似，但是例如单个单元结构或元件的直径可以不同和/或单元面积可以不同。

图12A表示根据实施例的存储器阵列1290。

该存储器阵列1290包括多个存储单元1200。每个存储单元1200包括电荷保存存储结构1210、选择结构1220、第一源极/漏极区域1202和第二源极/漏极区域1203。第一源极/漏极区域1202设置成与选择结构1220靠近，而第二源极/漏极区域1203设置成与电荷保存存储结构1210靠近并且远离选择结构1220。

根据实施例，存储单元1200可以排列成m行且n列的矩形m×n阵列(m和n为整数)，如图12A中所示。根据实施例，行的数量(也就是m)和列的数量(也就是n)可以相等(m＝n)。然而，根据可替换的实施例，行的数量和列的数量可以不同。示意性的，在图12A中仅示出了m×n阵列的九个存储单元1200。然而，可以清楚理解，存储器阵列1290通常可以包括更多数量的存储单元1200。

存储器阵列1290还包括多个位线1291，其中每个位线1291与至少两个存储单元1200的第一源极/漏极区域1202耦合。根据实施例，存储器阵列1290可以包括n个位线1291(BL1、BL2、……、BLn)，其中每种情况中的位线1291被提供给阵列1290中的一列存储单元1200。也就是说，第一位线BL1分配给第一列存储单元1200，第二位线BL2分配给第二列存储单元1200等等，而第n位线BLn分配给存储器阵列1290中的第n列存储单元1200，其中第一列中的所有存储单元1200的第一源极/漏极区域1202都与第一位线BL1耦合，第二列中的所有存储单元1200的第一源极/漏极区域1202都与第二位线BL2耦合等等，而第n列中的所有存储单元1200的第一源极/漏极区域1202都与第n位线BLn耦合。

很明显，根据实施例，一列中的所有存储单元1200的第一源极/漏极区域1202都与公共位线耦合。也就是说，这些设置在靠近相应单元的选择结构1220的存储单元1200的那些第一源极/漏极区域可以与公共位线连接，这样在这些源极/漏极区域的电势可以通过单一位线(也就是公共位线)被控制。

根据一些实施例，存储单元1200可以根据上述说明的一个实施例设置。例如，根据一个实施例，如上所述，选择结构1220可以包括隔离物结构，包括例如设置成隔离物并且从电荷保存存储单元结构1210的侧壁横向设置的选择栅。根据可替换的实施例，然而，选择结构1220可以具有不同的结构。根据另一实施例，存储单元1200可以包括衬底、第一掺杂阱和设置在衬底之内的至少一个附加掺杂阱，其中该电荷保存存储单元结构设置在第一掺杂阱之中或之上，而第一掺杂阱设置在至少一个附加掺杂阱之内。根据一个实施例，该至少一个附加掺杂阱可以包括单一掺杂阱(第二掺杂阱)，这样存储单元1200具有三阱结构，如上所述。根据另一实施例，该至少一个附加掺杂阱可以包括设置在第三掺杂阱内的第二掺杂阱，这样存储单元1200具有四阱结构，如上所述。根据另一实施例，存储单元1200可以具有包括不同数量阱的不同结构。

根据一些实施例，电荷保存存储单元结构1210可以设置成非易失性的电荷保存存储单元结构，例如，如上所述，根据一个实施例的浮动栅存储单元结构或者电荷俘获存储单元结构。在一个实施例中，电荷保存存储单元结构1210可以设置成浮动栅存储单元结构，并且可以包括浮动栅和设置成至少部分在浮动栅之上的控制栅，如上所述。根据另一实施例，电荷保存存储单元结构1210可以设置成电荷俘获存储单元结构，并且可以包括电荷俘获层和设置成至少部分在电荷俘获层之上的控制栅，如上所述。

根据另一实施例，存储器阵列1290可以包括与多个存储单元1200耦合并且设置成控制存储单元1200的控制电路(包括例如如上所述的控制电路)，这样通过至少第一掺杂阱对电荷保存存储单元结构1210进行充电或放电，来使存储单元1200的电荷保存存储单元结构1210被编程或擦除。根据实施例，通过多个位线1291与存储单元1200的第一源极/漏极区域1202耦合，并且此外通过多个字线1292与存储单元1200的电荷保存存储单元结构1210耦合，通过多个选择线1293与存储单元1200的选择结构1220耦合，以及通过多个控制线1294与存储单元1200的第二源极/漏极区域1203耦合，该控制电路可以与存储单元1200耦合，如图12A所示。

根据实施例，存储器阵列1290可以包括m个字线1292(WL1、WL2、……、WLm)，其中每种情况中的字线1292可以与存储器阵列1290中的一行的所有存储单元1200的电荷保存存储单元结构1210耦合。也就是说，第一字线WL1可以与存储器阵列1290中的第一行的所有存储单元1200的电荷保存存储单元结构1210耦合，第二字线WL2可以与存储器阵列1290中的第二行的所有存储单元1200的电荷保存存储单元结构1210耦合等等，而第m字线WLm可以与存储器阵列1290中的第m行的所有存储单元1200的电荷保存存储单元结构1210耦合，如图12A所示。很清楚，根据该实施例，一行中的所有存储单元1200的电荷保存存储单元结构1210可以与公共字线耦合。

根据另一实施例，存储器阵列1290可以包括m个选择线1293(SEL1、SEL2、……、SELm)，其中每种情况中的选择线1293可以与存储器阵列1290中的一行的所有存储单元1200的选择结构1220耦合。也就是说，第一选择线SEL1可以与存储器阵列1290中的第一行的所有存储单元1200的选择结构1220耦合，第二选择线SEL2可以与存储器阵列1290中的第二行的所有存储单元1200的选择结构1220耦合等等，而第m选择线SELm可以与存储器阵列1290中的第m行的所有存储单元1200的选择结构1220耦合，如图12A所示。很清楚，根据该实施例，一行中的所有存储单元1200的选择结构1220可以与公共选择线耦合。

根据另一实施例，存储器阵列1290可以包括m×n个控制线1294(CL<ij>，i＝1、2、3、……、m，j＝1、2、3、……、n)，其中每种情况中的控制线1294可以与存储器阵列1290中的存储单元1200的第二源极/漏极区域1203耦合。根据该实施例，在每种情况下每个存储单元1200的第二源极/漏极区域1203与单个的控制线1294耦合。例如，设置在存储器阵列1290的第一行且第二列的存储单元1200与控制线CL12耦合，设置在存储器阵列1290的第二行且第一列的存储单元1200与控制线CL21耦合等等。简单说，如图12A所示，设置在存储器阵列1290的第i行且第j列的存储单元1200与控制线CL<ij>耦合。这样，阵列1290中的所有存储单元1200的第二源极/漏极区域1203处的电势可以分别被控制。

根据另一实施例，存储器阵列1290可以包括m个控制线1294(CL1、CL2、……、CLm)，其中每种情况中的控制线1294可以与存储器阵列1290中的一行的所有存储单元1200的第二源极/漏极区域1203耦合，如图12B所示。也就是，第一控制线CL1可以与存储器阵列1290中的第一行的所有存储单元1200的第二源极/漏极区域1203耦合，第二控制线CL2可以与存储器阵列1290中的第二行的所有存储单元1200的第二源极/漏极区域1203耦合等等，而第m控制线CLm可以与存储器阵列1290中的第m行的所有存储单元1200耦合，如图12B所示。很清楚，根据该实施例，一行中的所有存储单元1200的第二源极/漏极区域1203可以与公共控制线连接，这样这些源极/漏极区域处的电势可以通过单一控制线(也就是公共控制线)被控制。

根据另一实施例，存储器阵列1290可以包括n个控制线，其中每种情况中的控制线可以与存储器阵列1290中的一列的所有存储单元1200的第二源极/漏极区域1203耦合(未示出)。也就是，第一控制线可以与存储器阵列1290中的第一列的所有存储单元1200的第二源极/漏极区域1203耦合，第二控制线可以与存储器阵列1290中的第二列的所有存储单元1200的第二源极/漏极区域1203耦合等等，而第n控制线CLn可以与存储器阵列1290中的第n列的所有存储单元1200的第二源极/漏极区域1203耦合。很清楚，根据该实施例，一列中的所有存储单元1200的第二源极/漏极区域1203可以与公共控制线连接，这样第二源极/漏极区域1203与上述的第一源极/漏极区域1202类似，这样这些源极/漏极区域处的电势可以通过单一控制线(也就是公共控制线)控制。

可以通过控制电路向位线1291、字线1292、选择线1293及控制线1294施加适当的电势来控制(例如，编程和/或擦除)存储器阵列1290的存储单元1200。例如，每个单元1200可以根据上述实施例中的一个进行编程或擦除。

图13表示操作根据另一实施例的存储器阵列的方法1300。该存储器阵列可以包括多个存储单元，其中每个存储单元可以包括电荷保存存储单元结构、选择结构、设置成与存储单元的选择结构靠近的第一源极/漏极区域、和与存储单元的选择结构远离的第二源极/漏极区域。

在1302中，通过向所选择的存储单元的第一源极/漏极区域施加第一电压，向多个存储单元中的至少一个未选择的存储单元的第一源极/漏极区域施加第二电压，其中第二电压与第一电压不同，并且向所选择的存储单元的第二源极/漏极区域和至少一个未选择的存储单元的第二源极/漏极区域施加第三电压，来对多个存储单元中所选择的存储单元编程。

根据实施例，所选择的存储单元的第二源极/漏极区域和至少一个未选择的存储单元的第二源极/漏极区域可以连接在一起。也就是说，根据该实施例，所选择的存储单元的第二源极/漏极区域和至少一个未选择的存储单元的第二源极/漏极区域可以相互电耦合。

根据一个实施例，存储单元在阵列中可以设置成行和列。

[0157]根据另一实施例，通过与所选择的存储单元的第一源极/漏极区域耦合的位线可以将第一电压施加到所选择的存储单元的第一源极/漏极区域。根据另一实施例，位线可以与存储器阵列中的其他存储单元的第一源极/漏极区域耦合。例如，根据一个实施例，位线可以与一列中的所有存储单元的第一源极/漏极区域耦合，其中所选择的存储单元被定位。也就是说，根据该实施例，位线可以是与一列中的所有存储单元的第一源极/漏极区域耦合的公共位线。

在所选择的存储单元编程期间，第二电压可以是禁止电压，其施加到存储器阵列中的一个或多个未选择的存储单元的第一源极/漏极区域。根据一个实施例，可以通过与未选择的存储单元的第一源极/漏极区域耦合的位线施加第二电压到未选择的存储单元的第一源极/漏极区域。根据另一实施例，位线可以与存储器阵列中的其他存储单元的第一源极/漏极区域耦合。例如，根据一个实施例，位线可以与一列中的所有存储单元的第一源极/漏极区域耦合，其中未选择的存储单元被定位。也就是说，根据该实施例，位线可以是与一列中的所有存储单元的第一源极/漏极区域耦合的公共位线。

根据实施例，未选择的存储单元的第二源极/漏极区域和所选择的存储单元的第二源极/漏极区域可以连接在一起，也就是说相互电耦合。这样，控制电压或电势(也就是第三电压)可以在所选择的存储单元的编程过程中施加到所选择的存储单元和未选择的存储单元的第二源极/漏极区域。

根据实施例，可以通过与所选择的存储单元的第二源极/漏极区域和未选择的存储单元的第二源极/漏极区域耦合的控制线施加控制电压。

根据另一实施例，控制线可以与在行中设置的所有存储单元的第二源极/漏极区域耦合，其中所选择的存储单元被定位。也就是说，根据该实施例，控制线可以是与该行中的存储单元的第二源极/漏极区域耦合的公共控制线。

根据实施例，第二电压(也就是禁止电压)可以和第三电压(也就是控制电压)的值基本相同，而第一电压可以不同，例如低于第二和第三电压。

根据实施例，存储单元可以根据这里所述的一个实施例设置。

图14表示根据另一是实施例的存储器阵列1490的操作方案。存储器阵列1490包括设置成行和列的多个存储单元1200，该多个存储单元1200以和根据图12B所示的实施例的存储器阵列1290类似的方式与位线1291、字线1292、选择线1293和控制线1294进行耦合。根据一个实施例，存储单元1200可以根据这里所述的一个实施例设置。图14中示出了存储器阵列1490的一部分，也就是设置在阵列1490的第i-1、i、i+1行且第j-1、j、j+1列的交叉点的存储单元1200。每个存储单元1200包括电荷保存存储单元结构1210、选择结构1220、设置成靠近选择结构1220的第一源极/漏极区域1202、和设置成远离选择结构1220的第二源极/漏极区域1203。

根据所示的实施例，一列中的所有存储单元1200的第一源极/漏极区域1202与公共位线1291耦合，而一行中的所有存储单元1200的第二源极/漏极区域1203与公共控制线1294耦合。例如，如图14所示，第(j-1)列中的所有存储单元1200的第一源极/漏极区域1202与公共位线BL<j-1>耦合，第(i-1)行中的所有存储单元1200的第二源极/漏极区域1203与公共控制线CL<i-1>耦合。

此外，根据所示的实施例，一行中的所有存储单元1200的电荷保存存储单元结构1210与公共字线1292耦合，而一行中的所有存储单元1200的选择结构1220与公共选择线1293耦合。例如，第(i-1)行中的所有存储单元1200的电荷保存存储单元结构1210与公共字线WL<i-1>耦合，第(i-1)行中的所有存储单元1200的选择结构1220与公共选择线SL<i-1>耦合。

根据所示的实施例，通过控制线CL<i-1>和CL<i+1>将零电压(0V)分别施加到第(i-1)行中的所有存储单元1200的第二源极/漏极区域1203和第(i+1)行中的所有存储单元1200。此外，通过字线WL<i-1>和WL<i+1>将零电压(0V)分别施加到第(i-1)行中的所有存储单元1200的电荷保存存储单元结构1210和第(i+1)行中的所有存储单元1200。此外，通过选择线SEL<i-1>和SEL<i+1>将零电压(0V)分别施加到第(i-1)行中的所有存储单元1200的选择结构1220和第(i+1)行中的所有存储单元1200。

根据另一实施例，还可以将零电压(0V)施加到控制线CL<i±k>、字线WL<i±k>和选择线SEL<i±k>(k＝2、3、4……等)中的至少一个。

在所示的实施例中，存储单元1200a设置在第i行和第j列的交叉点，也就是存储单元1200a与位线BL<j>、字线WL<i>、选择线SEL<i>和控制线CL<i>耦合，通过向存储单元1200a的相应端子施加适当的电势或电压而编程该存储单元1200a。下面存储单元1200a也可以被称为所选择的存储单元。

根据实施例，可以将零电压(0V)施加到位线BL<j>，其与所选择的存储单元1200a的第一源极/漏极区域1202耦合，大约11伏的电压可以施加到字线WL<i>，其与所选择的存储单元1200a的电荷保存存储单元结构1210(例如控制栅)耦合，大约2伏的电压可以施加到选择线SEL<i>，其与所选择的存储单元1200a的选择结构1220耦合，大约5伏的电压可以施加到控制线CL<i>，其与所选择的存储单元1200a的第二源极/漏极区域1203耦合，如图14所示。

通过将上述电势施加给所选择的存储单元1200a的相应端子，存储单元1200a可以被编程。例如，由于第一和第二源极/漏极区域1202、1203之间的5伏的电压差(＝5V-0V)，电荷载流子(例如电子)可以从所选择的存储单元1200a的第一源极/漏极区域1202a向第二源极/漏极区域1203加速，并且还可以向与具有11伏电势的字线WL<i>耦合的电荷保存存储单元结构1210加速，这样电荷保存存储单元结构可以被电荷载流子(例如电子)充电，从而被编程。根据可替换的实施例，其他电压也可以用来将所选择的存储单元1200a编程。

由于位线BL<j>是耦合到第j列中的所有存储单元1200的第一源极/漏极区域1202的公共位线，在所选择的存储单元1200a的编程过程中，这些第一源极/漏极区域1202将具有基本相同的电势(很清楚，在所示的实施例中为0V)。类似的，因为控制线CL<i>是耦合到第i行中的所有存储单元1200的第二源极/漏极区域1203的公共控制线，在所选择的存储单元1200a的编程过程中，这些第二源极/漏极区域1203将具有基本相同的电势。

此外，根据所示的实施例，将大约5伏的电压施加到位线BL<j-1>，并且由此施加到第(j-1)列中的所有存储单元1200的第一源极/漏极区域1202。该电压可以称为禁止电压，并且可以用于禁止或阻止位于第i行和第j-1列的交叉点处的未选择的存储单元1200的编程，其很清楚就是相同行中所选择的存储单元1200a的左侧相邻单元。类似的，将大约5伏的禁止电压施加到位线BL<j+1>，并且由此施加到第(j+1)列中的所有存储单元1200的第一源极/漏极区域1202。该电压可以作为禁止电压，并且可以用于禁止或阻止位于第i行且第j+1列的交叉点处的未选择的存储单元1200的编程，其很清楚就是相同行中所选择的存储单元1200a的右侧相邻单元。

根据另一实施例，施加到未选择的存储单元1200的第一源极/漏极区域1202的禁止电压可以具有与5伏不同的数值。例如，根据一个实施例，禁止电压的值可以与施加到与所选择的存储单元耦合的控制线的电压的值相同。

根据另一实施例，还可以将禁止电压施加到位线BL<j±k>(k＝2、3、4……等)中的至少一个，以便禁止或阻止位于第i行且第(j±k)列的交叉点处的未选择的存储单元1200的编程，其很清楚就是相同行中所选择的存储单元1200a的左侧或右侧的第k个相邻单元。

可以看出在图14中所示的操作方案的一个效果，即通过向与未选择的存储单元耦合的一个或多个位线施加禁止电压，这些未选择的存储单元中的编程栅极干扰(也就是在所选择的存储单元编程过程中在未选择的存储单元中出现的栅极干扰)可以降低或至少部分被消除。这样，例如在存储器阵列中使用上述的操作方案，成品率会提高。

下面，将讨论所示实施例的附加特征和潜在效果。

根据一些实施例，所说明的存储单元原理可以在最小模块面积开销和高持久性上得到优化，其可以以模块化的方式在标准1-晶体管(1T)多层栅极技术中集成。根据一些实施例，该存储单元原理可以应用于闪存单元结构。

根据一些实施例的存储单元包括以个礼物技术实现的选择栅。根据一个实施例，该选择栅可以由可以形成在1-晶体管(1T)多层栅极单元的侧壁的多晶硅隔离物来实现。根据一个实施例，该侧壁可以面对与公共位线相耦合的存储单元的源极/漏极区域。也就是，根据该实施例，该选择栅(或者隔离物选择栅)可以被定向为向着其中存储单元的位线接触可以定位的存储单元的源极/漏极区域。也就是说，与选择栅靠近的存储单元的源极/漏极区可以与公共位线耦合。这种选择栅的定向可以导致改善的单元的干扰性能或情况。例如，根据一个实施例，可以通过将正编程电压施加到远离选择栅的源极/漏极区域来减少编程栅极干扰(例如，Fowler-Nordheim栅极干扰)。

在根据另一实施例的存储单元中，编程机制或至少一个存储单元的编程可以通过源极侧注入(SSI)来实现。

在根据另一实施例的存储单元中，擦除机制或至少一个存储单元的擦除可以通过Fowler-Nordheim(FN)阱擦除来实现。

根据一个实施例，这三种技术的结合可以带来很鲁棒性的单元原理，其可以由模块复杂性低的设计实现，并由此降低模块面积开销。

根据一个实施例，Fowler-Nordheim擦除操作的使用可以在循环操作之后提高存储能力，例如与热空穴擦除(HHE)操作相比。

根据一些实施例，提供的存储单元装置包括至少一个存储单元，其中该存储单元可以部分优化低模块面积开销。

根据一些实施例，用于存储单元装置的电压(例如，在写入、擦除或读取操作过程中)可以均低于12V。这可以在更高电压设备的面积消耗方面是有优势的。

根据一些实施例，存储单元的选择栅可以通过隔离物实现。这样，对准问题可以降低或避免和/或对于耦合到浮动栅不需要源极欠扩散(underdiffusion)。

根据一些实施例，可以使用数量较少的电荷泵。

根据一些实施例，通过2-晶体管(2T)结构(分裂栅原理)能够避免过擦除处理。

根据一些实施例，由于没有使用场增强多/多擦除(如使用的，例如通过通常的ESF-1单元)，可以得到更高的写入/擦除持久性。

根据一些实施例，由于避免了分开的擦除栅，可以使用数量较少的字线。

根据一些实施例，由于没有隧道通过侧壁氧化物，工艺集成会更容易。

根据一些实施例，该存储单元装置中的单元可以设置成或排列成具有公共源极连接的或非结构。

根据一些实施例，在单元装置中可以实现页擦除。通过页擦除，只有所选择的字线可以被擦除。根据一个实施例，如果提供页擦除功能，公共源极可以在页粒度中实现。

根据一些实施例，存储单元装置中的所选择的存储单元的擦除操作可以通过Fowler-Nordheim阱擦除机制来实现，其中总电压可以在字线和其中或其上形成有单元的阱(或者其它衬底)之间分割。

在根据一些实施例的存储单元装置中，页擦除可以通过所谓的部分禁止(例如，使用表850中的行851给出的偏置电压)或所谓的完全禁止(例如，使用表850中的行852给出的偏置电压)来禁止未选择的字线来实现，在部分禁止中将较小正电压(例如+1.5V)施加到未选择的字线，在完全禁止中将相同的电压施加给未选择的字线和阱(或衬底)(例如+6V)。

根据一个实施例的存储单元可以具有范围在大约5μA到10μA之间的读取电流，而根据其他实施例，存储单元可以具有不同范围的读取电流，例如根据一些实施例，包括低于5μA和/或高于10μA的电流值。

根据另一实施例的存储单元可以具有浮动栅(FG)，其可以与该单元的源极/漏极区域部分重叠。例如，根据实施例，浮动栅可以具有范围从大约5nm到大约10nm的重叠，而根据其他实施例，浮动栅可以具有不同范围的重叠，例如根据一些实施例，包括低于5nm和/或高于10nm的值。

在根据另一实施例的存储单元装置中，在所选择的和未选择的字线之间的电压差可以保持在低于大约12V到13V。这样，例如，外围设备不需改变。也就是说，在字线外围不需要高电压(HV)设备。

根据一些实施例的存储单元装置包括第一掺杂阱和设置在衬底之内的至少一个附加掺杂阱。第一掺杂阱设置在至少一个附加掺杂阱之内。根据一个实施例，在擦除操作期间，仅偏置第一掺杂阱和至少一个附加掺杂阱，同时单元装置的源极/漏极区域可以处于浮动。在可替换的实施例中，掺杂阱和源极/漏极区域可以具有相同的电势。

根据一些实施例，可以使用所提供的存储单元原理，例如，在嵌入式闪存产品例如智能卡(例如，在移动通讯(MobCom)设备中使用的智能卡)、自动微控制器(ATVμC’s)等中。

根据一些实施例，提供的存储单元原理包括通过源极侧注入与Fowler-Nordheim阱擦除相结合的编程机制和由隔离物技术实现的选择栅。根据一些实施例，上述的特征可以与浮动栅存储层结合作为存储单元的电荷存储装置。

根据一些实施例，存储单元可以具有多个阱结构，其中每个阱可以具有不同的掺杂类型。例如，多阱结构可以包括n个掺杂阱(其中n是大于或等于二的整数)和已掺杂的衬底，其中第k个掺杂阱设置在第k+1个掺杂阱之内(k＝1、2、……、n-1)，而第n个掺杂阱设置在衬底内。具有两个掺杂阱(n＝2)的多阱结构和已掺杂的衬底称为三阱结构，具有三个掺杂阱(n＝3)的多阱结构和已掺杂的衬底称为四阱结构(或者四重阱结构)，而具有四个掺杂阱(n＝4)的多阱结构和已掺杂的衬底称为五阱结构。

根据一个实施例，提供了用于擦除存储单元的电荷保存存储单元结构的方法。该存储单元包括电荷保存存储单元结构和选择结构。电荷保存存储单元结构设置在第一掺杂阱之内或之上，该第一掺杂阱设置在至少一个附加掺杂阱之内。电荷保存存储单元结构被擦除，这样存储在电荷保存存储单元结构中的电荷载流子(例如电子)通过至少第一掺杂阱被汲取。

根据另一实施例的存储器阵列包括设置成行和列的多个存储单元。每个存储单元包括电荷保存存储单元结构、选择结构、设置成靠近选择结构的第一源极/漏极区域、和设置成远离选择结构的第二源极/漏极区域。根据实施例，选择结构可以包括设置成隔离物并且从电荷保存存储单元结构的侧壁横向设置的选择栅。根据另一实施例，电荷保存存储单元结构可以设置成浮动栅存储单元结构，并且可以例如包括浮动栅和控制栅。根据实施例，一列中的所有存储单元的第一源极/漏极区域(也就是靠近选择结构的源极/漏极区域)可以与公共位线耦合。也就是说，一列中的所有存储单元的第一源极/漏极区域连在一起，换句话说是相互电耦合。根据另一实施例，一行中的所有存储单元的第二源极/漏极区域(也就是远离选择结构的源极/漏极区域)可以与公共控制线耦合。也就是说，一行中的所有存储单元的第二源极/漏极区域连在一起，换句话说是相互电耦合。根据另一实施例，公共控制线可以与耦合到一行中的所有存储单元的字线平行排列。根据另一实施例，公共位线可以与字线垂直排列。根据另一实施例，编程电压可以从与字线平行排列的公共控制线馈送给所选择的存储单元。也就是说，根据该实施例，给所选择的存储单元的第二源极/漏极区域施加电势，该电势高于施加给所选择的存储单元的第一源极/漏极区域的电势。根据另一实施例，在所选择的存储单元的编程的过程中，可以向一个或多个未选择的位线(也就是与未选择的存储单元连接的位线)施加禁止电压。根据实施例，该禁止电压值可以大约与施加到所选择的存储单元的编程电压相等。而根据另一实施例，禁止电压可以具有不同值。根据禁止电压，在未选择的存储单元中的栅极干扰可以例如被减少或阻止。

根据另一实施例，提供了存储器阵列的存储单元的编程的方法，其中存储器阵列包括多个存储单元，每个存储单元包括电荷保存存储单元结构、选择结构、设置成靠近选择结构的第一源极/漏极区域、和设置成远离选择结构的第二源极/漏极区域，其中使存储器阵列的所选择的存储单元编程包括将所选择的存储单元的第二源极/漏极区域与至少一个未选择的存储单元的第二源极/漏极区域一起与公共第一电压相连接，并且向所选择的存储单元和未选择的存储单元的第一源极/漏极区域分别施加第二和第三电压，其中第二电压与第三电压不同。

通过参考具体的实施例，对本发明进行了具体表示和说明，本领域普通技术人员应该清楚，进行形式和细节上的不同的变化也不脱离所附权利要求限定的本发明的范围。这样本发明的范围由所附的权利要求限定，并且希望包括在和权利要求相当的含义和范围之内的所有变化。

Claims (28)

1.一种存储单元装置，包括：

衬底；

至少一个存储单元，其包括电荷保存存储单元结构和选择结构；

设置在衬底之内的第一掺杂阱、第二掺杂阱和第三掺杂阱，其中电荷保存存储单元结构设置在第一掺杂阱之内或之上，第一掺杂阱设置在第二掺杂阱之内，而第二掺杂阱设置在第三掺杂阱之内；以及

与存储单元耦合的控制电路，其用于控制存储单元，使得通过至少第一掺杂阱对电荷保存存储单元结构进行充电或放电，来使电荷保存存储单元结构编程或擦除。

2.权利要求1的存储单元装置，其中选择结构包括设置成隔离物并且从电荷保存存储单元结构的侧壁横向设置的选择栅。

3.权利要求1的存储单元装置，其中该控制电路包括擦除电路，该擦除电路被设置成为存储单元提供至少一个电势，使得存储在电荷保存存储单元结构中的电荷载流子通过至少第一掺杂阱被汲取。

4.权利要求3的存储单元装置，其中该擦除电路被设置成向第一、第二和第三掺杂阱提供相同的电势。

5.权利要求3的存储单元装置，其中该擦除电路被设置成控制该存储单元，使得根据Fowler-Nordheim擦除通过至少第一掺杂阱来擦除电荷保存存储单元结构。

6.权利要求1的存储单元装置，还包括设置在衬底之内的至少一个附加掺杂阱，其中第三掺杂阱设置在至少一个附加掺杂阱之内。

7.权利要求1的存储单元装置，其中电荷保存存储单元结构是非易失性的电荷保存存储单元结构。

8.权利要求7的存储单元装置，其中电荷保存存储单元结构是浮动栅存储单元结构或电荷俘获存储单元结构。

9.权利要求1的存储单元装置，其中该控制电路包括编程电路，该编程电路被设置成为存储单元提供至少一个电势，这样电荷载流子通过至少第一掺杂阱被引入到电荷保存存储单元结构中。

10.权利要求9的存储单元装置，其中该编程电路被设置成控制该存储单元，使得利用源极侧注入机制编程电荷保存存储单元结构。

11.权利要求3的存储单元装置，还包括：

与存储单元和擦除电路耦合的第一字线结构；

与包括另一电荷保存存储单元结构的另一存储单元耦合的第二字线结构；

其中擦除电路被设置成在使电荷保存存储单元结构被擦除时，向第二字线提供字线禁止电压并由此向其它电荷保存存储单元结构提供字线禁止电压。

12.权利要求11的存储单元装置，其中字线禁止电压基本上等于提供给第一、第二和第三掺杂阱中的至少一个的电压。

13.权利要求11的存储单元装置，其中字线禁止电压低于提供给第一、第二和第三掺杂阱中的至少一个的电压。

14.一种控制存储单元的方法，该存储单元包括电荷保存存储单元结构、选择结构、设置在衬底之内的第一、第二和第三掺杂阱，电荷保存存储单元结构设置成在第一掺杂阱之内或之上，第一掺杂阱设置在第二掺杂阱之内，而第二掺杂阱设置在第三掺杂阱之内，该方法包括：

通过至少第一掺杂阱对电荷保存存储单元结构充电或放电来使电荷保存存储单元结构被编程或擦除。

15.一种存储器阵列，包括：

多个存储单元，每个存储单元包括电荷保存存储单元结构、选择结构、和设置成靠近该存储单元的选择结构的源极/漏极区域；

多个位线，每个位线与至少两个设置在靠近该存储单元的选择结构的源极/漏极区域相耦合。

16.权利要求15的存储器阵列，

其中该存储单元被设置成行和列，

其中位线在每一情况下都提供给存储单元的列，并且

其中对于一列中的所有存储单元，设置在靠近各个存储单元的选择结构的源极/漏极区域与提供给该列的位线相耦合。

17.权利要求16的存储器阵列，

其中每个存储单元还包括设置成远离该存储单元的选择结构的源极/漏极区域；

其中控制线在每一情况下都提供给存储单元的行，并且

其中对于一行中的所有存储单元，设置在远离各个存储单元的选择结构的源极/漏极区域与提供给该行的控制线相耦合。

18.权利要求15的存储器阵列，其中选择结构包括设置成隔离物并且从电荷保存存储单元结构的侧壁横向设置的选择栅。

19.权利要求15的存储器阵列，其中每个存储单元还包括衬底，第一掺杂阱和至少一个附加掺杂阱设置在衬底之内，其中电荷保存存储单元结构设置在第一掺杂阱之内或之上，而第一掺杂阱设置在至少一个附加掺杂阱之内。

20.权利要求19的存储器阵列，还包括与多个存储单元耦合的控制电路，其用于控制存储单元，使得通过至少第一掺杂阱对电荷保存存储单元结构进行充电或放电，来使电荷保存存储单元结构被编程或擦除。

21.一种操作存储器阵列的方法，该存储器阵列包括多个存储单元，每个存储单元包括电荷保存存储单元结构、选择结构、设置成靠近该选择结构的第一源极/漏极区域、和设置成远离该选择结构的第二源极/漏极区域，该方法包括：

通过向所选择的存储单元的第一源极/漏极区域施加第一电压，向多个存储单元的至少一个未选择的存储单元的第一源极/漏极区域施加第二电压，其中第二电压与第一电压不同，并且向所选择的存储单元的第二源极/漏极区域和至少一个未选择的存储单元的第二源极/漏极区域施加第三电压，来使多个存储单元中的所选择的存储单元被编程。

22.权利要求21的方法，其中所选择的存储单元的第二源极/漏极区域和至少一个未选择的存储单元的第二源极/漏极区域相互电耦合。

23.一种电子设备，包括：

包括至少一个逻辑设备的逻辑装置；

存储单元装置，其包括：

衬底；

至少一个存储单元，其包括电荷保存存储单元结构和选择结构；

设置在衬底之内的第一掺杂阱、第二掺杂阱和第三掺杂阱，其中电荷保存存储单元结构设置在第一掺杂阱之内或之上，第一掺杂阱设置在第二掺杂阱之内，而第二掺杂阱设置在第三掺杂阱之内；以及

与存储单元耦合的控制电路，其用于控制存储单元，这样通过至少第一掺杂阱对电荷保存存储单元结构进行充电或放电，来使电荷保存存储单元结构被编程或擦除。

24.权利要求23的电子设备，其中选择结构包括设置成隔离物并且从电荷保存存储单元结构的侧壁横向设置的选择栅。

25.权利要求23的电子设备，其中逻辑装置包括至少一个可编程逻辑设备。

26.权利要求23的电子设备，其中该控制电路设被置成控制存储单元，这样根据Fowler-Nordheim擦除通过至少第一掺杂阱来擦除电荷保存存储单元结构。

27.权利要求23的电子设备，其中电荷保存存储单元结构是浮动栅存储单元结构。

28.权利要求23的电子设备，其被设置成智能卡设备。

Images