CN101409281A - 用于大功率开关模式电压调节器的版图布局方法和装置 - Google Patents

用于大功率开关模式电压调节器的版图布局方法和装置 Download PDF

Info

Publication number
CN101409281A
CN101409281A CNA2008100029663A CN200810002966A CN101409281A CN 101409281 A CN101409281 A CN 101409281A CN A2008100029663 A CNA2008100029663 A CN A2008100029663A CN 200810002966 A CN200810002966 A CN 200810002966A CN 101409281 A CN101409281 A CN 101409281A
Authority
CN
China
Prior art keywords
switch element
gate driver
discrete
contact pad
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100029663A
Other languages
English (en)
Other versions
CN101409281B (zh
Inventor
保罗·尤纳坦恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMERICAN MONOLITHIC POWER Inc
Monolithic Power Systems Inc
Original Assignee
AMERICAN MONOLITHIC POWER Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/871,915 external-priority patent/US7882482B2/en
Application filed by AMERICAN MONOLITHIC POWER Inc filed Critical AMERICAN MONOLITHIC POWER Inc
Publication of CN101409281A publication Critical patent/CN101409281A/zh
Application granted granted Critical
Publication of CN101409281B publication Critical patent/CN101409281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Abstract

一种大功率开关模式电压调节器集成电路的版图布局方法和装置，该大功率开关模式电压调节器集成电路能够输出高电流并实现低开关损耗。该版图布局方法包括在半导体裸片上形成开关元件阵列，每个开关元件包含多个具有最小导通电阻的分立晶体管；并在同一半导体裸片上，形成多个栅极驱动电路，该裸片全部以单层金属工艺制成。每个栅极驱动电路位置紧靠并专用于驱动仅一个开关元件，以降低栅极耦合阻容积。

Description

用于大功率开关模式电压调节器的版图布局方法和装置
技术领域
本发明涉及模拟集成电路领域，更具体地说，本发明涉及开关模式电压调节器。
背景技术
如今，如微处理器、存储器、图像处理器之类的电子器件需要更大的电流和更低的集成电路制作复杂度。同时，微型化和高效率也是影响集成电路成功的重要因素。开关模式电压调节器的传统制造工艺和版图布局设计已处于瓶颈之中，不能满足上述要求。这是因为由于信号布线的复杂性和高电流和大功率的传送，大部分集成电路(IC)使用了双层或更多的金属层。
图1A为一个开关模式电压调节器集成电路100A的示意图，开关模式电压调节器100A包含控制器120、上端金属氧化物半导体场效应管(MOSFET)开关140和下端金属氧化物半导体场效应管(MOSFET)开关160。图1B示出开关模式电压调节器100A的一种传统的版图布局100B，它包括三个由接合线连接在一起的分立的半导体裸片。开关模式电压调节器100A的版图布局100B包括控制器120、上端金属氧化物半导体场效应管(MOSFET)开关140和下端金属氧化物半导体场效应管(MOSFET)开关160。为了满足高电流和大功率需求，前述传统版图布局100B需要制作三种不同的裸片，其中每个裸片均需多个金属层。这直接导致高成本，并使电路在高频和高电流输出时性能变差。而且在开关频率高于500KHz时，接合线会因高互连电阻而产生寄生效应，使得开关电压调节器100A的性能降低。此外，如图1B所示的版图布局设计不能满足微型化的要求，很明显，三裸片平置的结构占用了很大的硅片面积。
因此需要既能减少工艺步骤又能取得高电流和高效率的版图布局设计和电路结构，同时需要开关模式电压调节器集成电路占用最小的硅片面积。本发明的版图布局设计能满足上述的要求。
发明内容
本发明的一个目的在于提供一种版图布局方法，使大功率开关模式电压调节器集成电路能输出大电流，取得高效率，并减少制作步骤。该版图布局方法包括：在半导体裸片上形成开关元件阵列，每个开关元件均包含多个具有最小导通电阻(RDS(ON)，min)的分立晶体管；并在相同裸片上，形成多个栅极驱动电路，该裸片全部以单层金属工艺制成。每个栅极驱动电路均被设置成紧靠并专用于驱动仅一个开关元件，以降低栅极耦合阻容积。
本发明的另一个目的在于提供一种大功率开关模式电压调节器输出级，该输出级包括：半导体倒装芯片，该倒装芯片包括具有最小导通电阻的开关元件阵列以及多个栅极驱动电路，其中每个栅极驱动电路位置紧靠并专用于驱动仅一个开关元件，以降低栅极耦合阻容积使得栅极耦合阻容达到最优；以及引线框结构，该引线框结构包含至少两个电气引脚，所述至少两个电气引脚耦接到形成交叉指状金属图案的梳齿状结构，在该交叉指状金属图案处与半导体倒装芯片相键合。
本发明还有一个目的在于提供大功率开关模式电压调节器集成电路的芯片尺寸封装(CSP)，该芯片尺寸封装包括：半导体倒装芯片，该半导体倒装芯片包含具有最小导通电阻的开关元件阵列和多个栅极驱动电路，其中每个栅极驱动电路位置实质上紧靠并专用于驱动仅一个所述开关元件，以降低栅极耦合阻容积使得栅极耦合阻容达到最优；以及多个凸点下金属化(UBM)多层电源总线，该多个凸点下金属化多层电源总线设置成彼此平行并越过半导体倒装芯片的整个长度，多个凸点下金属化多层电源总线每个都由上面设置有互连球的厚金属层构成，并电耦接到开关元件阵列。
附图说明
图1A是现有开关模式电压调节器集成电路的传统版图布局的示意图。
图1B示出用于图1A中开关模式电压调节器集成电路的传统版图布局，该版图布局在同一封装内包括三个不同的半导体裸片。
图2是根据本发明一个实施例的版图布局方法的工艺流程图，该方法使得开关模式电压调节器输出级能够承载高电流，实现低开关损耗，并克服图1B中传统版图布局的固有缺陷。
图3示出根据本发明一个实施例的用于开关模式电压调节器输出级的版图布局，该版图布局利用图2中方法，并将开关分成上端开关元件阵列和下端开关元件阵列，并和栅极驱动电路集成于同一半导体裸片上，该裸片全部以单层金属工艺制成。
图4示出根据本发明一个实施例的阵列中一示例性双扩散金属氧化物半导体(DMOS)开关元件的版图布局，该开关元件包括许多连续平行设置的分立DMOS晶体管。
图5是根据本发明一个实施例的大功率开关模式电压调节器输出级的俯视图，该输出级包括以引线框结构支持的用图2中方法制造的半导体倒装芯片。
图6是根据本发明一个实施例的大功率开关模式电压调节器输出级的俯视图，该输出级以芯片尺寸封装(CSP)配置实现，包括用图2中方法制造的半导体倒装芯片。
具体实施方式
图2所示为本发明一个实施例的版图布局方法200的流程图，可用于制造高输出电流、高效率、低成本、微型化的大功率开关模式电压调节器输出级。更具体地说，版图布局方法200包括使用单层金属工艺在半导体裸片上形成开关元件阵列，每个开关元件均包含多个具有最小导通电阻(RDS(ON)，min)的分立晶体管；并在同一个半导体裸片上在开关元件之间形成栅极驱动电路，每个栅极驱动电路设置成紧靠并专用于驱动仅一个开关元件，以降低栅极耦合阻容积。相应地，每个栅极驱动电路向每个开关元件栅极注入最大量的电流。
在步骤2001中，使用单层金属工艺在半导体裸片上形成开关元件阵列。不同于图1所示的在上端使用一个金属氧化物半导体场效应管开关和在下端使用另一个金属氧化物半导体场效应管开关，在本发明的步骤2001里，上端开关和下端开关被设置为用单层金属工艺制作的开关元件阵列。更具体地说，步骤2001从用单层金属工艺连续并彼此平行地制作大量分立的晶体管开始，这些分立的晶体管组成阵列中的一个开关元件，接下来重复这个过程形成开关元件阵列。在本发明一个实施例中，开关元件为包含漏极、栅极和源极的双扩散金属氧化物半导体(DMOS)，通过重复漏极、栅极、源极模块形成大量分立的DMOS晶体管。在一个实施例中，步骤2001还包含布局出用于连接倒装凸点的输入接触焊盘和开关接触焊盘，上述倒装凸点电连接至每个DMOS开关元件，用作输入输出(I/O)电节点，汇集来自分立DMOS晶体管的电流。
在步骤2002中，在同一个半导体裸片上形成多个栅极驱动电路。每个栅极驱动电路被放置得紧靠并专用于驱动仅一个开关元件。也就是说，每个栅极驱动电路与其对应的开关元件相匹配，以减少栅极驱动电路与对应的开关元件的栅极间的栅极耦合阻容积。因此，栅极驱动电路能够向其对应的开关元件注入最大量的电流。不同于现有版图设计方案将栅极驱动电路与开关分设在不同裸片内，步骤2002将栅极驱动电路和DMOS开关阵列集成到同一半导体裸片上，这样就能够用单层金属工艺来制作任何通过方法200取得的大功率开关模式调节器电路。另外，步骤2002消除了对接合线的需求，大大减小了栅极驱动电路与DMOS开关器件间的互连电阻。
图3示出利用方法200得到的大功率开关模式电压调节器输出级300的版图布局的平面图。大功率开关模式电压调节器输出级300包含上端开关元件201的阵列和下端开关元件202的阵列，均按行、列排列。在本发明的一个实施例中，上端开关元件201制作得与下端开关元件202基本相同，并且都由多个分立的双扩散金属氧化物半导体(DMOS)晶体管组成。在一个实施例中，连续地制造大量的分立DMOS晶体管，这些分立DMOS晶体管彼此平行从而形成上端开关元件201和下端开关元件202，这样就提高了分立DMOS晶体管的集成度。也就是说，因为DMOS功率器件是通过将大量分立的DMOS晶体管并联连接而形成的，所以必须尽可能地减少单个分立DMOS晶体管的尺寸并增加晶体管个数。在实际应用中，对区域定义的技术限定限制了DMOS上端开关元件201和DMOS下端开关元件202的导通电阻(RDS(ON))值的减小，因此，每个上端开关元件201和下端开关元件202都实现了最小的导通电阻(RDS(ON)，min)。因为有这样的结构构造，所以上端开关元件201的阵列和下端开关元件202的阵列都能通过单层金属工艺制作，这就是步骤2001的实施方式。
图3中，栅极驱动电路310制作于同一个半导体裸片301上，并安置于上端开关元件201的阵列之中。类似地，栅极驱动电路320制作于同一个半导体裸片301上，并安置于下端开关元件202的阵列之中。在上端开关元件201的阵列中，每个栅极驱动电路310位置紧靠并专用于驱动仅一个上端开关元件201。在下端开关元件202的阵列中，每个栅极驱动电路320位置紧靠并专用于驱动仅一个下端开关元件202。在一个实施例中，上端栅极驱动电路310制作得与下端栅极驱动电路320完全相同。栅极驱动电路310和栅极驱动电路320的制作就是方法200中步骤2002的实施内容。作为步骤2001和步骤2002的结果，大功率开关模式电压调节器输出级300包含了上端开关元件201的阵列，每个上端开关元件均具有一个专用栅极驱动电路310，栅极驱动电路310位置紧靠并专用于驱动仅一个上端开关元件201。根据方法200制作的大功率开关模式电压调节器输出级300还包含下端开关元件202的阵列，每个下端开关元件具有一个专用栅极驱动电路320，栅极驱动电路320位置紧靠并专用于驱动仅一个开关元件202。因此，上端栅极驱动电路310和下端栅极驱动电路320实现了低栅极耦合阻容积，这是实现将最大量的电流注入到每个开关元件201或202的重要因素。本发明的一个实施例中，形成有传送电路，该传送电路耦接到开关元件的阵列的一列，将正确的电平传送给该列内的每个栅极驱动电路。
在本发明的一个实施例中，根据步骤2001和步骤2002在半导体裸片301上分别形成上端开关元件201的阵列和下端开关元件202的阵列后，还设置彼此平行的栅极驱动总线302的阵列。然后，沿着每根栅极驱动总线302的侧边设置接触焊盘，使得每个上端开关元件201在一侧电耦接到输入接触焊盘(IN)305而在相对的另一侧电耦接到开关接触焊盘(SW)307。此外，每个下端开关元件202在一侧电耦接到电气地接触焊盘(GD)306而在相对的另一侧电耦接到开关接触焊盘(SW)307。在一个实施例中，还在开关接触焊盘(SW)与电气地接触焊盘(GD)之间形成肖特基二极管，其中肖特基二极管的阴极电耦接到开关接触焊盘(SW)而阳极电耦接到电气地接触焊盘(GD)。
在一个实施例中，半导体裸片301还包括外围电路部分330，该外围电路部分330包含电源电压调节器电路331、带隙电路332、浮动自举(floatingboot strap)充电电路333、第一电平转换电路334和第二电平转换电路335，这些电路均用来为大功率开关模式调制器电路300提供内部控制。
图4为根据本发明的上端DMOS开关元件201的版图布局的平面图。在本发明一个实施例中，所有的上端DMOS开关元件201和所有的下端DMOS开关元件202均用相同的工艺制作。因此，图4中示例性DMOS开关元件201的版图布局既可用于上端DMOS开关元件201，也可以用于下端DMOS开关元件202。
图4中，每个DMOS开关元件201均包括大量连续设置且彼此靠近的分立DMOS晶体管(单元)410。更具体地说，分立的DMOS晶体管410沿南北向设置且彼此平行。每个分立的DMOS晶体管410均包括源极405、栅极408和漏极407。栅极408由多晶硅材料(栅极多晶硅)构成，用粗黑线表示，它们也是沿南北向设置且彼此平行。在一个实施例中，栅极408还包括许多拉长的栅极岛(未示出)，因此每个分立DMOS晶体管410的尺寸就更小。源极405设置成彼此平行，以自东向西(从左到右)的正向斜纹表示，并具有梳齿状结构。类似地，漏极407设置成彼此平行，以自西向东(从右到左)反向斜纹表示，并具有梳齿状结构。相应地，源极405大致平行于漏极407，并与漏极一起形成与栅极408正交且位于栅极408上方的交叉指状金属图案。源极405从源极金属线405S长出，源极金属线405S电耦接至第一电源总线404。开关接触焊盘(SW)411位于第一电源总线404上，电耦接至源极金属线405S，将上端开关元件201内的所有源极405连接起来。这样，开关接触焊盘(SW)411成为了连通源极405的电节点。漏极407是从漏极金属线407D长出，漏极金属线407D电耦接至第二电源总线406。输入接触焊盘(IN)412位于第二电源总线406上，电耦接至漏极金属线407D，将上端开关元件201内的所有漏极407连接起来。这样，输入接触焊盘(IN)412成为了连通漏极407的电节点。
图4中栅极驱动电路310与上端DMOS开关元件201集成在相同半导体裸片上。在一个实施例中，栅极驱动电路310为反相器，该反相器包括相连接的上拉PMOS晶体管311和下拉NMOS晶体管312。电源总线401越过半导体裸片，电耦接到栅极驱动电路310，将电源电压(Vcc)分配给每一个栅极驱动电路310。输入驱动总线402M也越过半导体裸片连接到栅极驱动电路310的输入端(栅极连接点)，为上端DMOS开关元件201内的每个栅极驱动电路310提供驱动信号。栅极驱动总线402P连接到栅极驱动电路310的输出端，并驱动分立DMOS晶体管410的栅极电极进而驱动所有的分立DMOS晶体管410。在本发明的一个实施例中，交叉指状金属图案和栅极多晶线(gate poly line)414彼此垂直。
图5为根据本发明一个实施例的大功率开关模式电压调节器输出级500的俯视图，该输出级500包含了使用图2中方法200制作的半导体倒装芯片502和引线框结构501。如图5所示，大功率开关模式电压调节器输出级500包括引线框结构501，引线框结构501适用于支持如图3所示的半导体倒装芯片502。半导体倒装芯片502和引线框结构501都被成型材料503包封，例如可包封成无引线四边扁平封装(QFN)或小外形封装(SOP)。引线框结构501是通过任何合适的方法，如蚀刻，制成的金属“骨架”。引线框结构501既提供机械支撑，也为半导体倒装芯片502与外部电路(未示出)之间提供电连接。在本发明一个实施例中，半导体倒装芯片502包含上端部分530、下端部分540和外围部分550。在半导体倒装芯片502内，上端部分530为开关元件201的阵列，下端部分540为开关元件202的阵列，而外围部分550保留用于外围电路，如图3中描述的电源电压调节器电路331、带隙电路332、浮动自举充电电路333、第一电平转换电路334和第二电平转换电路335。上端开关元件301的阵列和下端开关元件302的阵列详细示于图3和图4中。
图5中，引线框结构501包含电气引脚5201-52010，电气引脚5201-52010电耦接到第一梳齿状结构511、第二梳齿状结构512、第三梳齿状结构513和第四梳齿状结构514。具体地说，第一梳齿状结构511和第二梳齿状结构512形成交叉指状金属图案，分别通过倒装凸点511B和512B连接至上端开关元件201的阵列。第一梳齿状结构511的功能是作为电节点，通过倒装凸点511B电耦接在输入接触焊盘(IN)处，来连接所有上端开关元件201的阵列的漏极，以将输入电压提供至上端开关元件201。另一方面，第二梳齿状结构512的功能是作为电节点，通过倒装凸点512B电耦接在开关接触焊盘(SW)处，来连接所有上端开关元件201的阵列的源极，以接收上端开关元件201产生的电流。类似地，第三梳齿状结构513和第四梳齿状结构514形成交叉指状金属图案，分别通过倒装凸点513B和514B连接至下端开关元件202的阵列。第三梳齿状结构513的功能是作为电节点，通过倒装凸点513B电耦接在开关接触焊盘(SW)处，来连接所有下端开关元件202的阵列的漏极，以接收下端开关元件202产生的电流。另一方面，第四梳齿状结构514的功能是作为电节点，通过倒装凸点514B电耦接在电气地接触焊盘(GD)处，来连接所有下端开关元件202的阵列的源极。
引线框结构501含有至少两个电气引脚，上述至少两个电气引脚耦接到形成交叉指状金属图案的梳齿状结构511-514，在该交叉指状金属图案处与上述的半导体倒装芯片502相键合。该引线框结构类似于2006年8月24日发明人Hunt Hang Jiang在美国提出的专利申请“Method and Flip ChipStructure for High Power Devices”中所描述的引线框结构。
图6为芯片尺寸封装600的俯视图，芯片尺寸封装600包含用图2中方法200制造的大功率开关模式电压调节器芯片300，其细节如图3和图4所示。具体地说，大功率开关模式电压调节器芯片300分成上端开关元件616HS的阵列和下端开关元件616LS的阵列。每个上端开关元件616HS的阵列包含漏极金属总线602D和源极金属总线602S。沿着每个漏极金属总线602D和每个源极金属总线602S蚀刻多个开口，形成接触焊盘611。然后，在接触焊盘611上方设置多个凸点下金属化(Under Bump Metallization，UBM)多层电源总线，每个UBM多层电源总线包含厚金属层，例如用斜线阴影表示的大面积厚铜层6062。在一个实施例中，在厚铜层6062表面形成多个应力释放凹槽610以释放热应力和机械应力。如图所示，在厚铜层6062上，直接在接触焊盘611上方或在多层UBM电源总线的延长部分上沉积互连球608。相应地，多层UBM电源总线和互连球608的功能是作为输入/输出电节点，在上端开关元件616HS和下端开关元件616LS与外部电路之间提供电连接。
芯片尺寸封装600具有设置于接触焊盘611上方的平行的多层UBM电源总线606的阵列，用以分别连接开关元件616HS和616LS的源极和漏极，类似于2006年8月24日发明人Hunt Hang Jiang在美国提出的专利申请“Methodand Chip Scale Package for High Power Devices”中所描述的芯片尺寸封装300A和300B。
虽然上述集成电路为开关模式电压调节器输出级，本发明也可应用于D级音频放大器、马达控制器和冷阴极荧光灯(CCFL)。

Claims (25)

1.一种用于大功率开关模式电压调节器集成电路的版图布局方法，包括：
在半导体裸片上形成开关元件的阵列，每个所述开关元件包括具有最小导通电阻的多个分立晶体管；
形成多个栅极驱动电路，每个栅极驱动电路位置紧靠并专用于驱动仅一个所述开关元件，以降低栅极耦合阻容积，从而使所述栅极驱动电路以最优量的电流驱动相应的所述开关元件，并采用单层金属工艺来制作所述大功率开关模式电压调节器集成电路。
2.如权利要求1所述的版图布局方法，其中所述多个分立晶体管彼此平行。
3.如权利要求1所述的版图布局方法，其中形成所述开关元件的阵列的步骤包括：
形成电源总线，所述电源总线电耦接到所述多个栅极驱动电路以提供电源电压；
形成输入驱动总线，所述输入驱动总线电耦接到所述多个栅极驱动电路的输入端，以驱动所述多个栅极驱动电路；以及
形成栅极驱动总线，所述栅极驱动总线电耦接到所述多个栅极驱动电路的输出端，以驱动所述多个分立晶体管。
4.如权利要求1所述的版图布局方法，其中形成所述开关元件的阵列的步骤还包括在所述多个分立晶体管上形成交叉指状金属图案。
5.如权利要求4所述的版图布局方法，其中形成所述交叉指状金属图案的步骤还包括：
形成漏极金属线，所述漏极金属线电连接到所述多个分立晶体管的漏极；
形成源极金属线，所述源极金属线电连接到所述多个分立晶体管的源极，所述源极大致平行于所述漏极，并与所述漏极一起形成与所述多个分立晶体管的栅极正交的所述交叉指状金属图案。
6.如权利要求5所述的版图布局方法，进一步包括：
形成开关接触焊盘，所述开关接触焊盘电耦接到所述源极金属线；
形成输入接触焊盘，所述输入接触焊盘电耦接到所述漏极金属线。
7.如权利要求6所述的版图布局方法，进一步包括：形成肖特基二极管，其中所述肖特基二极管的阴极电耦接到所述开关接触焊盘而阳极电耦接到电气地。
8.如权利要求1所述的版图布局方法，其中所述多个分立晶体管每个均为双扩散金属氧化物半导体功率晶体管。
9.如权利要求1所述的版图布局方法，其中形成所述开关元件的阵列的步骤进一步包括形成上端开关元件阵列和下端开关元件阵列。
10.如权利要求9所述的版图布局方法，进一步包括：
形成下端开关接触焊盘，所述下端开关接触焊盘电耦接到所述下端开关元件；
形成电气地接触焊盘，所述电气地接触焊盘电耦接到所述下端开关元件。
11.如权利要求1所述的版图布局方法，进一步包括：在所述半导体裸片上形成外围电路，所述外围电路包括带隙电路、浮动自举充电电路和电源电压调节器电路。
12.如权利要求1所述的版图布局方法，进一步包括：形成传送电路，所述传送电路电耦接到所述开关元件的阵列的一列，所述传送电路能将正确的电平传送给所述列内的每个所述栅极驱动电路。
13.一种大功率开关模式电压调节器输出级，包括：
半导体倒装芯片，包括具有最小导通电阻的开关元件的阵列以及多个栅极驱动电路；每个所述栅极驱动电路位置紧靠并专用于驱动仅一个所述开关元件，以降低栅极耦合阻容积，从而使所述栅极驱动电路以最优量的电流驱动相应的所述开关元件；
引线框结构，包括至少两个电气引脚，所述至少两个电气引脚耦接到形成交叉指状金属图案的梳齿状结构，在所述交叉指状金属图案处与所述半导体倒装芯片相键合。
14.如权利要求13所述的大功率开关模式电压调节器输出级，其中每个所述开关元件进一步包括设置成彼此平行的多个分立双扩散金属氧化物半导体晶体管。
15.如权利要求14所述的大功率开关模式电压调节器输出级，其中所述开关元件的阵列进一步包括：
电源总线，电耦接到所述多个栅极驱动电路以提供电源电压；
输入驱动总线，电耦接到所述多个栅极驱动电路的输入端，以驱动所述多个栅极驱动电路；以及
栅极驱动总线，电耦接到所述多个栅极驱动电路的输出端，以驱动所述多个分立双扩散金属氧化物半导体晶体管。
16.如权利要求14所述的大功率开关模式电压调节器输出级，其中所述多个分立双扩散金属氧化物半导体晶体管上形成有交叉指状金属图案。
17.如权利要求16所述的大功率开关模式电压调节器输出级，其中所述交叉指状金属图案进一步包括：
漏极金属线，电连接到所述多个分立双扩散金属氧化物半导体晶体管的漏极；以及
源极金属线，电连接到所述多个分立双扩散金属氧化物半导体晶体管的源极，所述源极平行于所述漏极，并与所述漏极一起形成与所述多个分立双扩散金属氧化物半导体晶体管的栅极正交的所述交叉指状金属图案。
18.如权利要求17所述的大功率开关模式电压调节器输出级，进一步包括：
输入接触焊盘，电耦接到所述漏极金属线；
开关接触焊盘，电耦接到所述源极金属线。
19.如权利要求18所述的大功率开关模式电压调节器输出级，其中所述半导体倒装芯片被制作并放置在所述引线框结构上，使得所述梳齿状结构平行于所述输入接触焊盘和所述开关接触焊盘，因此：
所述梳齿状结构通过多个倒装凸点电耦接在所述开关接触焊盘处，以接收每个所述开关元件产生的电流；
所述梳齿状结构通过多个倒装凸点电耦接在所述输入接触焊盘处，以将输入电压提供至所述开关元件。
20.如权利要求13所述的大功率开关模式电压调节器输出级，其中所述半导体倒装芯片和所述引线框结构被成型材料包封成无引线四边扁平封装。
21.如权利要求13所述的大功率开关模式电压调节器输出级，其中所述半导体倒装芯片和所述引线框结构被成型材料包封成小外形封装。
22.一种大功率开关模式电压调节器集成电路的芯片尺寸封装，包含：
半导体倒装芯片，包括具有最小导通电阻的开关元件的阵列以及多个栅极驱动电路，每个所述栅极驱动电路紧靠并专用于驱动仅一个所述开关元件，以降低栅极耦合阻容积，从而使所述栅极驱动电路以最优量的电流驱动相应的所述开关元件；以及
多个凸点下金属化多层电源总线，设置成彼此平行并越过所述半导体倒装芯片的整个长度，所述多个凸点下金属化多层电源总线电耦接到所述开关元件的阵列，所述多个凸点下金属化多层电源总线还包括上面设置有互连球的厚金属层。
23.如权利要求22所述的芯片尺寸封装，其中每个所述开关元件进一步包括设置成彼此平行的多个分立双扩散金属氧化物半导体晶体管。
24.如权利要求23所述的芯片尺寸封装，其中所述开关元件的阵列进一步包括：
电源总线，电耦接到所述多个栅极驱动电路以提供电源电压；
输入驱动总线，电耦接到所述多个栅极驱动电路的输入端，以驱动所述多个栅极驱动电路；以及
栅极驱动总线，电耦接到所述多个栅极驱动电路的输出端，以驱动所述多个分立双扩散金属氧化物半导体晶体管。
25.如权利要求24所述的芯片尺寸封装，其中所述多个分立双扩散金属氧化物半导体晶体管上形成有交叉指状金属图案。
CN2008100029663A 2007-10-12 2008-01-11 用于大功率开关模式电压调节器的版图布局方法和装置 Active CN101409281B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/871,910 US7808222B2 (en) 2007-10-12 2007-10-12 Method and apparatus for high performance switch mode voltage regulators
US11/871,910 2007-10-12
US11/871,915 US7882482B2 (en) 2007-10-12 2007-10-12 Layout schemes and apparatus for high performance DC-DC output stage
US11/871,915 2007-10-12

Publications (2)

Publication Number Publication Date
CN101409281A true CN101409281A (zh) 2009-04-15
CN101409281B CN101409281B (zh) 2013-09-04

Family

ID=40533594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100029663A Active CN101409281B (zh) 2007-10-12 2008-01-11 用于大功率开关模式电压调节器的版图布局方法和装置

Country Status (2)

Country Link
US (2) US7808222B2 (zh)
CN (1) CN101409281B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976951A (zh) * 2010-02-02 2011-02-16 成都芯源系统有限公司 多相功率开关模式电压调节器
CN103855158A (zh) * 2012-11-30 2014-06-11 英力股份有限公司 包括与其耦合的重分布层和金属柱的半导体器件
CN106055724A (zh) * 2012-08-08 2016-10-26 台湾积体电路制造股份有限公司 设计半导体器件、制造器件的系统以及使用系统的方法
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9680008B2 (en) 2004-01-29 2017-06-13 Empirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
CN109585442A (zh) * 2018-11-28 2019-04-05 武汉瑞纳捷电子技术有限公司 一种大功率芯片版图及其布局和封装打线优化方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476887B2 (en) * 2004-12-03 2013-07-02 Texas Instruments Incorporated DC to DC converter with pseudo constant switching frequency
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
US8207720B2 (en) * 2008-07-18 2012-06-26 Infineon Technologies Austria Ag Methods and apparatus for power supply load dump compensation
TW201037953A (en) * 2009-04-09 2010-10-16 Anpec Electronics Corp Direct current converter
TWI384741B (zh) * 2009-08-17 2013-02-01 Richtek Technology Corp 具有暫態控制功能之切換式電源電路與其控制電路與方法
US8985850B1 (en) 2009-10-30 2015-03-24 Cypress Semiconductor Corporation Adaptive gate driver strength control
CN101711081B (zh) * 2009-12-21 2013-04-03 Bcd半导体制造有限公司 Led驱动电路
US8212536B2 (en) 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion
JP2012019625A (ja) * 2010-07-08 2012-01-26 Ricoh Co Ltd 駆動回路、該駆動回路を備えた半導体装置、これらを用いたスイッチングレギュレータおよび電子機器
FR2969871B1 (fr) * 2010-12-23 2013-02-08 Alstom Transport Sa Dispositif de commutation electrique, notamment pour la commutation de forts courants electriques
TWI441448B (zh) * 2011-01-06 2014-06-11 Anpec Electronics Corp 具降低雜訊與切換功耗之電源控制電路、交換式電源轉換器與方法
EP2525492B1 (en) * 2011-05-19 2019-07-10 Nxp B.V. Electronic switching device
US9812942B2 (en) 2012-01-10 2017-11-07 Renesas Electronics America Inc. Distributed driving system
US8710541B2 (en) * 2012-03-20 2014-04-29 Analog Devices, Inc. Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
KR101529149B1 (ko) * 2013-09-02 2015-06-17 엘에스산전 주식회사 게이트 구동 장치
EP2849323B1 (en) * 2013-09-17 2016-04-20 Dialog Semiconductor GmbH Control circuit for multiple high side switches
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9419509B2 (en) 2014-08-11 2016-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US9748734B1 (en) 2016-07-06 2017-08-29 Raytheon Company Apparatus and method for driving laser diode arrays with high-power pulsed currents using low-side linear drive with laser diode array protection and power efficiency monitoring and adjustment
US10126769B2 (en) * 2016-09-12 2018-11-13 Marvell World Trade Ltd. Class-D driven low-drop-output (LDO) regulator
KR102624466B1 (ko) 2017-01-12 2024-01-15 삼성전자주식회사 다중 대역 안테나를 구비한 전자 장치 및 다중 대역 안테나를 구비한 전자 장치에서 스위칭 방법
US10840795B1 (en) * 2019-10-16 2020-11-17 Monolithic Power Systems, Inc. Power transistor driver with reduced spikes for switching converters
US11349441B2 (en) * 2020-01-17 2022-05-31 Nuvoton Technology Corporation Method and apparatus of adaptive gate bias for switched driver
CN111865052A (zh) 2020-04-20 2020-10-30 成都芯源系统有限公司 驱动功率开关的驱动电路及驱动方法
US20220385248A1 (en) * 2021-05-26 2022-12-01 Inplay, Inc. Radio frequency power amplifier
CN113630110A (zh) * 2021-08-11 2021-11-09 杭州中安电子有限公司 一种大电流开关装置
US11916064B2 (en) 2021-09-28 2024-02-27 Monolithic Power Systems, Inc. Integrated circuit with fault reporting structure
CN114200991B (zh) * 2021-11-24 2022-08-05 华中科技大学 一种分布式电流驱动电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
US5214320A (en) * 1992-06-12 1993-05-25 Smos Systems, Inc. System and method for reducing ground bounce in integrated circuit output buffers
JP2775222B2 (ja) * 1993-09-14 1998-07-16 ソニー・テクトロニクス株式会社 電力制御回路
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
JP3094913B2 (ja) * 1996-06-19 2000-10-03 日本電気株式会社 半導体回路
JPH11136111A (ja) * 1997-10-30 1999-05-21 Sony Corp 高周波回路
US6046641A (en) * 1998-07-22 2000-04-04 Eni Technologies, Inc. Parallel HV MOSFET high power stable amplifier
US6420924B1 (en) * 1998-09-09 2002-07-16 Ip-First L.L.C. Slew-controlled split-voltage output driver
US6255867B1 (en) * 2000-02-23 2001-07-03 Pericom Semiconductor Corp. CMOS output buffer with feedback control on sources of pre-driver stage
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
US20020105009A1 (en) * 2000-07-13 2002-08-08 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6437611B1 (en) * 2001-10-30 2002-08-20 Silicon Integrated Systems Corporation MOS output driver circuit with linear I/V characteristics
DE10223950B4 (de) * 2002-05-29 2005-08-11 Infineon Technologies Ag MOS-Leistungstransistor
US6897643B2 (en) * 2002-10-11 2005-05-24 Monolithic Power Systems, Inc. Integrated circuit driver having stable bootstrap power supply
JP2004297904A (ja) * 2003-03-27 2004-10-21 Renesas Technology Corp 直流モータの駆動制御装置および直流モータの回転駆動システム並びにコイル駆動用半導体集積回路
TW200608708A (en) * 2004-08-26 2006-03-01 Richtek Techohnology Corp Current-mode control converter with fixed frequency, and method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680008B2 (en) 2004-01-29 2017-06-13 Empirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
CN101976951A (zh) * 2010-02-02 2011-02-16 成都芯源系统有限公司 多相功率开关模式电压调节器
CN101976951B (zh) * 2010-02-02 2014-09-10 成都芯源系统有限公司 多相功率开关模式电压调节器
US11914940B2 (en) 2012-08-08 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. System for designing a semiconductor device, device made, and method of using the system
US10949598B2 (en) 2012-08-08 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. System for designing a semiconductor device, device made, and method of using the system
CN106055724A (zh) * 2012-08-08 2016-10-26 台湾积体电路制造股份有限公司 设计半导体器件、制造器件的系统以及使用系统的方法
US9553081B2 (en) 2012-11-30 2017-01-24 Enpirion, Inc. Semiconductor device including a redistribution layer and metallic pillars coupled thereto
CN103855158B (zh) * 2012-11-30 2017-01-04 英力股份有限公司 包括与其耦合的重分布层和金属柱的半导体器件
US9443839B2 (en) 2012-11-30 2016-09-13 Enpirion, Inc. Semiconductor device including gate drivers around a periphery thereof
CN103855158A (zh) * 2012-11-30 2014-06-11 英力股份有限公司 包括与其耦合的重分布层和金属柱的半导体器件
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
CN109585442A (zh) * 2018-11-28 2019-04-05 武汉瑞纳捷电子技术有限公司 一种大功率芯片版图及其布局和封装打线优化方法

Also Published As

Publication number Publication date
US20110018508A1 (en) 2011-01-27
CN101409281B (zh) 2013-09-04
US20090096511A1 (en) 2009-04-16
US8080985B2 (en) 2011-12-20
US7808222B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
CN101409281B (zh) 用于大功率开关模式电压调节器的版图布局方法和装置
TWI431772B (zh) 用於高性能ｄｃ-ｄｃ輸出級的版圖佈局設計和設備
US10811415B2 (en) Semiconductor device and method for making the same
US7999364B2 (en) Method and flip chip structure for power devices
US8400778B2 (en) Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
TWI406372B (zh) 具有立體匹配互聯板的緊密封裝半導體晶片
CN100524735C (zh) 半导体器件
US20120068320A1 (en) Integrated Power Converter Package With Die Stacking
US7707521B2 (en) Layout architecture having high-performance and high-density design
TWI512937B (zh) Flip - mounted package for integrated switching power supply and its flip - chip packaging method
CN103855158A (zh) 包括与其耦合的重分布层和金属柱的半导体器件
US8023276B2 (en) Circuit arrangement comprising having plurality of half bridges
CN106298724A (zh) 塑封型功率模块
CN102624225A (zh) 电源模组及其封装方法
US9831168B2 (en) Electrical connectivity of die to a host substrate
US20150062836A1 (en) Stacked package of voltage regulator and method for fabricating the same
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
US10559528B2 (en) Semiconductor device including external terminal groups
KR101776425B1 (ko) 파워 모듈
US9571086B1 (en) Bi-directional switch
US5986961A (en) Semiconductor integrated circuit of low power consumption type
CN211150548U (zh) 一体化多管脚的功率模块
US20120097979A1 (en) Structurally robust power switching assembly
CN215377401U (zh) 一种封装的集成电路芯片
CN208208752U (zh) 一种功率驱动集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant