CN101449226A - 多个图形适配器的连接系统 - Google Patents

多个图形适配器的连接系统 Download PDF

Info

Publication number
CN101449226A
CN101449226A CNA2005800389305A CN200580038930A CN101449226A CN 101449226 A CN101449226 A CN 101449226A CN A2005800389305 A CNA2005800389305 A CN A2005800389305A CN 200580038930 A CN200580038930 A CN 200580038930A CN 101449226 A CN101449226 A CN 101449226A
Authority
CN
China
Prior art keywords
graphics adapter
pcb
circuit board
printed circuit
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800389305A
Other languages
English (en)
Other versions
CN101449226B (zh
Inventor
菲利普·B·约翰逊
余利平
卢德格尔·明伯格
罗斯·F·雅图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN101449226A publication Critical patent/CN101449226A/zh
Application granted granted Critical
Publication of CN101449226B publication Critical patent/CN101449226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/186Securing of expansion boards in correspondence to slots provided at the computer enclosure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184Mounting of motherboards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185Mounting of expansion boards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing

Abstract

本发明揭示一种在两个或两个以上图形适配器之间提供数字多位连接的系统。每一图形适配器被制造成包含指型边缘连接器的印刷电路板。当将两个或两个以上图形适配器安装在系统中时,可经由提供所述数字多位连接的一部分的连接装置使每一图形适配器的所述边缘连接器彼此耦合。由将所述边缘连接器的每一手指耦合到加接到所述图形适配器的图形处理单元的导电迹线提供所述数字多位连接的其余部分。可由最终用户在将每一额外的图形适配器安装在所述系统中时安装所述连接装置。

Description

多个图形适配器的连接系统
技术领域
本发明的一个或一个以上方面一般涉及图形处理,且更特定而言,涉及在多适配器图形处理系统中连接图形适配器。
背景技术
常规的图形适配器没有经配置以使得具有带单一图形适配器的现有系统的最终用户可安装额外的图形适配器来改进单一显示装置的图形处理的性能。现有技术图形处理系统(例如,3dfx的经配置用于扫描线交错(SLI)的VooDoo2TM图形适配器产品或Metabyte/Wicked 3D的并行图形配置(PGC))通过以固定配置(其并非经模块化以使得最终用户可安装第二个图形适配器)使用两个图形适配器来增加图形处理性能。
现有技术图形处理系统使用外围接口和布线来将由每一图形适配器产生的模拟像素流转移到像素多路复用装置,所述像素多路复用装置选择两个模拟像素流中的一者以输出到单一显示装置。因为现有技术配置是固定的,所以最终用户不能安装额外的图形适配器并将其连接到外围接口,以改进所述单一显示装置的图形处理性能。此外,因为像素流在模拟域中组合,所以会由于每一图形适配器上的数字到模拟转换器之间的失配而导致视觉假象。
因此,需要辅助最终用户安装额外的图形适配器,包含在两个或两个以上图形适配器之间安装多位数字连接以改进图形处理性能。
发明内容
本发明涉及用于在两个或两个以上图形适配器之间提供多位数字接口的新的系统和方法。一种连接装置耦合到每一图形适配器上的指型边缘连接器,以使图形适配器彼此耦合,从而提供多位数字接口。使用指型边缘连接器不需要在图形适配器上具有任何额外的插槽或插槽类型的连接器。最终用户可安装额外的图形适配器,并通过安装连接装置而将所述额外的图形适配器连接到现有的图形适配器。图形适配器中的一者可经配置以数字地组合由每一图形适配器产生的像素数据,以供输出到单一显示装置。
本发明的各种实施例包含一种图形适配器印刷电路板,其包含:系统连接器;第一图形处理单元,其耦合到所述系统连接器;和图形边缘连接器,其耦合到所述第一图形处理单元。所述系统连接器经配置以将图形适配器印刷电路板耦合到母板。所述第一图形处理单元加接到所述图形适配器印刷电路板。所述图形边缘连接器经配置以耦合到可移除连接装置内的第一插槽,当所述图形边缘连接器耦合到所述可移除连接装置内的第一插槽时,所述可移除连接装置提供在所述第一图形处理单元与加接到另一图形适配器印刷电路板的第二图形处理单元之间的多位数字连接的一部分,所述可移除连接装置包含第二插槽,其中所述第一插槽和所述第二插槽电连接,以提供在所述第一图形处理单元与所述第二图形处理单元之间的所述多位连接的所述部分。
本发明的各种实施例包含一种用于提供在第一图形适配器与第二图形适配器之间的多位数字连接的连接装置。所述连接装置包含第一插槽、第二插槽和导电连接件,所述导电连接件将所述第一插槽的每一位耦合到所述第二插槽,以提供在所述第一图形适配器与所述第二图形适配器之间的多位数字连接。所述第一插槽经配置以耦合到支持所述第一图形适配器的印刷电路板中包含的图形边缘连接器。所述第二插槽经配置以耦合到支持所述第二图形适配器的印刷电路板中包含的图形边缘连接器。
附图说明
附图展示根据本发明的一个或一个以上方面的示范性实施例,然而,不应将附图理解为将本发明限于所展示的实施例,而是仅出于阐释和理解目的。
图1是根据本发明的一个或一个以上方面的图形适配器的示范性实施例。
图2A和图2B是根据本发明的一个或一个以上方面的连接装置的示范性实施例。
图3是根据本发明的一个或一个以上方面的图形处理系统的示范性实施例。
图4A、4B、4C、4D和4E是根据本发明的一个或一个以上方面的图形适配器的其它示范性实施例。
图5A和图5B是根据本发明的一个或一个以上方面的连接装置配置的其它示范性实施例。
图6A和图6B是根据本发明的一个或一个以上方面的连接装置的其它示范性实施例。
具体实施方式
在以下描述中,陈述许多特定细节以提供对本发明的更彻底的理解。然而,所属领域的技术人员将了解,可在不具有这些特定细节中的一者或一者以上的情况下实践本发明。在其它例子中,不再描述众所周知的特征,以避免使本发明含糊不清。
每一图形适配器被制造成包含指型边缘连接器的印刷电路板(PCB),所述指型边缘连接器经配置以耦合到设计用于由最终用户进行安装的可移除连接装置。所述边缘连接器的增加的成本小于可加接到图形适配器的传统的插槽类型连接器的成本。当将两个或两个以上图形适配器安装在系统中时,可经由在所述图形适配器之间提供专用数字多位连接的连接装置使每一图形适配器的所述图形边缘连接器彼此耦合。可由最终用户在将每一额外的图形适配器安装在所述系统中时安装所述连接装置。此外,所述数字多位连接可用于将图像数据从一个图形适配器转移到另一图形适配器,以供输出到显示装置。可在进行数字到模拟转换以供输出到显示器之前在数字域中将一个图形适配器所产生的图像数据与另一图形适配器所产生的图像数据组合。
图1是根据本发明的一个或一个以上方面的图形适配器100的示范性实施例。通常,包含经配置以连接到系统母板槽的指型系统连接器120的PCB支持图形适配器100。当图形适配器100经制造以产生系统连接器120时,将导电“手指”加接到PCB。系统连接器120通常遵循工业标准接口规格,例如外围组件接口快递(PCI-ExpressTM)。在本发明的某些实施例中,系统连接器120被插槽类型连接器或在制造过程期间加接到PCB的连接器取代。
GPU(图形处理单元)150加接到支持图形适配器100的PCB,且通过PCB上的迹线耦合到系统连接器120。GPU 150通常从主机处理器通过系统连接器120接收图形数据和指令。GPU 150还通过PCB上的迹线耦合到指型图形边缘连接器110。通常通过含有安装在母板上的图形适配器100的封围件来暴露显示器输出连接器130,使得最终用户可将显示装置输入连接器连接到显示器输出连接器130。
当将多个图形适配器安装在系统中且GPU 150被配置为从属装置时,GPU 150将图像数据(经处理的图形数据)输出到图形边缘连接器110。当将一个或一个以上图形适配器安装在系统中且GPU 150被配置为主装置时,GPU 150使用PCB上的迹线将图像数据输出到显示器输出连接器130。在本发明的某些实施例中,当GPU 150被配置为主装置且将多个图形适配器安装在系统中时,GPU 150将显示同步信号(例如水平和垂直同步)输出到图形边缘连接器110。
在本发明的某些实施例中,图形边缘连接器110包含用于两个端口的信号,一个用于当GPU 150被配置为从属装置时,且另一个用于当GPU 150被配置为主装置时。在本发明的其它实施例中,图形边缘连接器110包含用于单个端口的信号,且GPU 150将信号输入和输出到端口或从端口输入和输出信号会依据GPU 150是被配置为主装置还是从属装置而改变。
图2A和2B是根据本发明的一个或一个以上方面的连接装置的示范性实施例。可在两个图形适配器之间安装连接装置以耦合每一图形边缘连接器110内的信号。图2A展示的、设计用于由最终用户安装或移除的连接装置的实施例包含连接器PCB 210,其具有加接到连接器PCB 210的相对端的插槽220。导电迹线被制造成连接器PCB 210的一部分,以将连接器PCB 210的一端上的插槽220的引脚直接连接到连接器PCB 210的相对端上的插槽220的引脚。在本发明的某些实施例中,可在连接器PCB 210上包含额外的组件,例如端接装置、上拉或下拉电阻器,或类似物。在本发明的其它实施例中,还可在连接器PCB 210上包含其它组件,如结合图6A和6B所描述。
图2B中展示的、设计用于由最终用户安装或移除的连接装置的另一实施例包含连接器柔性电缆240,其具有加接到连接器柔性电缆240的每一端的插槽230。连接器柔性电缆240包含柔性绝缘包层内的电线,其将连接器柔性电缆240的一端上的插槽230的引脚直接连接到连接器柔性电缆240的相对端上的插槽230的引脚。所属领域的技术人员将了解,可使用其它组件和机构来产生连接装置。
连接装置(例如图2A和2B中所说明的连接装置)提供用于若干信号的多位连接。举例来说,可使用用于数据、数据有效信号和时钟的多个单一位连接将图像数据从从属装置转移到主装置或转移到另一从属装置。可在时钟的一个边缘或两个边缘上转移数据和数据有效。还可使用连接装置在GPU之间连接一个或一个以上缓冲器管理信号。在本发明的某些实施例中,缓冲器管理信号指示何时所有产生用于显示器的图像数据的GPU应交换缓冲器,即,将后台缓冲器与前台缓冲器交换。光栅同步信号还可从主装置转移到从属装置以传送显示光栅位置。
图3是根据本发明的一个或一个以上方面的图形处理系统的示范性实施例。母板300可包含在台式计算机、服务器、膝上型计算机、掌上机大小的计算机、平板计算机、游戏控制台、手机、基于计算机的模拟器或类似物中。母板300包含主机处理器320、主存储器310和直接耦合到桥接器335的芯片组330。在母板300的某些实施例中,芯片组330可包含系统存储器桥接器和输入/输出(I/O)桥接器,所述输入/输出桥接器可包含若干接口,例如高级技术附件(ATA)总线、通用串行总线(USB)、外围组件接口(PCI)或类似物。桥接器335在芯片组330与安装在槽350中的任何图形适配器之间提供接口。
主图形适配器340经由槽350耦合到母板300。从属图形适配器360经由另一槽350耦合到母板。尽管仅说明单个从属图形适配器360,但可将额外的从属图形适配器360和额外的主图形适配器安装在母板300上。最终用户可容易地安装每一图形适配器和连接装置345,例如图2A和2B中所示的连接装置,需用其来改进图像质量或渲染速度方面的渲染性能。举例来说,两个或两个以上图形适配器可用于渲染图像从而具有改进的图像质量,或者两个或两个以上图形适配器可用于以较高的帧速率渲染图像。此外,图形适配器的图形边缘连接器可经定位,使得当连接装置345耦合到图形边缘连接器时,连接装置345不会突出超过图形适配器一厘米。因此,连接装置345可完全被封围在含有母板300、主图形适配器340和从属图形适配器360的系统封围件中。
在本发明的某些实施例中,主图形适配器340直接耦合到至少一个显示装置,且从属图形适配器360直接耦合到至少一个显示装置。在本发明的其它实施例中,主图形适配器340直接耦合到两个或两个以上显示装置。一个或一个以上从属图形适配器360经由连接装置345将图像数据提供到主图形适配器340,连接装置345的实施例结合图2A、2B、6A和6B进行描述。连接装置345耦合到主图形适配器340和从属图形适配器360上的图形边缘连接器。在本发明的某些实施例中,例如图2B中所示连接装置(包含连接器柔性电缆)的连接装置可用于耦合具有不同高度或具有未对准的图形边缘连接器的图形适配器。
由桥接器335提供主图形适配器340与一个或一个以上从属图形适配器360之间的主要连接。在本发明的某些实施例中,主要连接通过桥接器335、芯片组330和主存储器310耦合主图形适配器340和一个或一个以上从属图形适配器360,且由主机处理器320控制主图形适配器340与一个或一个以上从属图形适配器360之间的数据转移。
主图形适配器340将图像数据输出到显示装置,例如阴极射线管(CRT)、平板显示器或类似物。从属图形适配器360可比主图形适配器340处理更大的图像部分,且经由连接装置345将所述更大的图像部分转移到主图形适配器340。在本发明的某些实施例中,可基于每一图形适配器的处理能力在主图形适配器340与一个或一个以上从属图形适配器360之间分配图像的处理。此外,可使用连接装置345在从属图形适配器360与主要图形适配器340之间转移同步信号(例如,缓冲器交换、水平同步和垂直同步)。
在本发明的一个实施例中,由从属图形适配器360输出12位的图像数据、数据启用信号和时钟。由主图形适配器340将水平同步和垂直同步输出到从属图形适配器360。缓冲器交换信号是三态信号,具体来说为使用上拉组件的有线AND,所述上拉组件由准备交换缓冲器的每一图形适配器拉低。每一图形适配器还对所述缓冲器交换信号进行取样,以确定何时所有图形适配器准备好交换缓冲器。
在本发明的某些实施例中,连接装置345将与其耦合的每一图形适配器配置为主图形适配器或从属图形适配器。举例来说,连接装置345的每一插槽内的单一位连接将主图形适配器340配置为主图形适配器,且配置从属图形适配器360。具体来说,图形驱动器读取由连接装置345设定的单一位连接的状态,并相应地配置每一图形适配器。在本发明的那些实施例中,通过在将连接装置345旋转180度之后安装连接装置345,可颠倒主和从属的配置。
图4A、4B、4C和4D是根据本发明的一个或一个以上方面的图形适配器的其它示范性实施例。图4A中展示的图形适配器425包含耦合到系统连接器420并耦合到图形边缘连接器401的GPU 405。系统连接器420通常为经配置以将图形适配器400耦合到母板的工业标准连接器。在本发明的某些实施例中,GPU 405直接耦合到显示器输出连接器430。在本发明的其它实施例中,一个或一个以上额外的装置可加接到支持图形适配器425的PCB,且所述额外装置中的一者可耦合在GPU 405与图形边缘连接器401之间。
图形边缘连接器401定位于图形适配器425的托架侧而邻近显示器边缘连接器430。尽管图形边缘连接器401不需要突出到含有耦合到图形适配器425的母板的封围件的外部,但将图形适配器425耦合到另一图形适配器的连接装置可突出到所述封围件的外部。此配置的一个优点在于,最终用户没有必要打开封围件来安装连接装置。同样,当耦合到图形边缘连接器(例如,图形边缘连接器110)的连接装置会妨碍含有母板300的封围件,进而防止所述封围件的合适安装时,可使用图形边缘连接器401。
图4B中展示的图形适配器435还包含耦合到系统连接器420和图形边缘连接器402的GPU 405。GPU 405直接或间接耦合到显示器输出连接器430。图形边缘连接器402定位于图形适配器435与显示器输出连接器430相对的一侧。因此,将图形适配器425耦合到另一图形适配器的连接装置将不突出到含有耦合到图形适配器435的母板的封围件的外部。
图4C中展示的图形适配器415还包含耦合到系统连接器420和图形边缘连接器403的GPU 405。GPU 405直接或间接耦合到显示器输出连接器430。图形边缘连接器403定位于图形适配器415邻近系统连接器420的一侧。因此,将图形适配器415耦合到另一图形适配器的连接装置将不突出到含有耦合到图形适配器415的母板的封围件的外部。尽管在图4A、4B和4C中展示单一装置GPU 405,但所属领域的技术人员将了解,用于执行各种功能(例如,数据存储、信号转换或类似功能)的额外装置和组件可包含在本发明的各种实施例中。
图4D中展示的图形适配器400包含两个GPU——GPU 401和GPU 402。两个GPU没有必要配置用以执行相同的功能,然而,每一GPU经由桥接器装置——桥接器403耦合到系统连接器420。桥接器403执行类似于图3中所示的桥接器335的功能,介接在桥接器335与包含在图形适配器400中的每一GPU之间。在本发明的其它实施例中,将桥接器403的功能性集成在所述GPU中的一者或两者中,且省略了桥接器403。
在本发明的某些实施例中,每一GPU耦合到单一图形边缘连接器。举例来说,GPU401耦合到图形边缘连接器411,且GPU 402耦合到图形边缘连接器412。GPU 401可被配置为从属装置,且GPU 402可被配置为主装置,或反之亦然。GPU 401和GPU 402可皆被配置为从属装置,或GPU 401和GPU 402可皆被配置为主装置,其每一者将图像数据输出到连接到显示器输出连接器430的不同显示装置。
在本发明的某些实施例中,GPU 401和GPU 402每一者皆耦合到图形边缘连接器411和图形连接器412。当将三个或三个以上图形适配器安装在系统中,且图形适配器400定位于从属图形适配器与主图形适配器之间时,经由第一边缘连接器将图像数据输出到主图形适配器。经由第二边缘连接器从从属图形适配器接收图像数据。
图4E中展示的图形适配器445包含耦合到系统连接器420和图形边缘连接器411和412的单一GPU——GPU 405。图形适配器445可定位于从属图形适配器与主图形适配器或另一从属图形适配器之间。GPU 405提供用于两个端口的信号,且每一端口耦合到单一图形边缘连接器。GPU 405可经配置以分别经由连接器411或412中的一者接收图像数据,且经由连接器412或411输出图像数据。GPU 405直接或间接耦合到显示器输出连接器430。
尽管图形边缘连接器411和412定位于图形适配器445与系统连接器420相对的那侧,但图形边缘连接器411和412中的一者或两者可定位于图形适配器445的不同侧。此外,可从图形适配器400、415、425、435和445中的任一者中省略显示器输出连接器430,以提供充当不具有显示器输出的加速器的图形适配器。
图5A是根据本发明的一个或一个以上方面的连接装置配置的示范性实施例。使用两个连接装置510将多个图形适配器——图形适配器511、512和513耦合在一起。每一连接装置510提供所述多个图形适配器中的两者之间的点对点连接。具体来说,第一连接装置510经由图形边缘连接器耦合第一图形适配器——图形适配器511和第二图形适配器512。图形适配器511可为图形适配器100、445或400,且图形适配器512可为图形适配器445或400。因此,第一连接装置510可将图形边缘连接器110耦合到一个或一个以上图形边缘连接器411。图形适配器511可被配置为从属图形适配器,其将图像数据提供给可被配置为从属图形适配器或主图形适配器的图形适配器512。或者,图形适配器511可被配置为主图形适配器,其从图形适配器512接收图像数据。
第二连接装置510经由图形边缘连接器411耦合第二图形适配器——图形适配器512和第三图形适配器——图形适配器513。图形适配器513可为图形适配器100、445或400。因此,第二连接装置510可将图形边缘连接器110耦合到一个或一个以上图形边缘连接器412。图形适配器512可被配置为从属图形适配器,其将图像数据提供给可被配置为从属图形适配器或主图形适配器的图形适配器513。或者,图形适配器512可被配置为主图形适配器,其从图形适配器513接收图像数据。当图形适配器513为图形适配器400时,一个GPU,例如GPU 401可将图像数据输出到显示器输出连接器430,而另一GPU——GPU 402将图像数据输出到图形适配器512。
当图形适配器512被配置为主图形适配器时,其可从图形适配器511和513接收图像数据。当图形适配器511或图形适配器513被配置为主图形适配器时,其可通过图形适配器512分别从图形适配器513或图形适配器511接收图像数据。或者,图形适配器511和513每一者皆可被配置为主图形适配器,且当图形适配器512为图形适配器400时,GPU 401可将图像数据输出到图形适配器511,且GPU 402可将图像数据输出到图形适配器513。所属领域的技术人员将了解,多个图形适配器的其它配置可用于产生用于一个或一个以上显示装置的图像数据。
图5B是根据本发明的一个或一个以上方面的连接装置配置的另一示范性实施例。使用连接装置520将多个图形适配器,例如图形适配器415、425、435或400耦合在一起。在连接装置520的某些实施例中,三个插槽(一个插槽用于一个图形适配器)每一者经配置以支持用于两个端口的信号,且连接装置520提供图形适配器之间的点对点的连接。具体来说,连接装置520提供图形适配器500与图形适配器501之间以及图形适配器501与图形适配器502之间的点对点连接。
在连接装置520的其它实施例中,如结合图6A所描述,可使用开关(例如,可编程快速开关组件)来选择性地禁用对每一图形适配器的连接。举例来说,图形适配器500可被配置为主图形适配器,且图形适配器502可被配置为从属图形适配器,其通过连接装置520将图像数据提供给图形适配器500。图形适配器501可被配置为主装置,在禁用对连接装置520的任何连接的情况下独立于图形适配器500和502而起作用。
图6A是根据本发明的一个或一个以上方面的连接装置的另一示范性实施例。图6A中所示的连接装置包含连接器PCB 610,其中插槽602加接到连接器PCB 210的相对端。尽管图6A展示两个插槽602,但额外的插槽602可用于本发明的其它实施例中。导电迹线被制造成连接器PCB 610的一部分,以将连接器PCB 210的一端上的插槽602的引脚直接连接到连接器PCB 610的相对端上的插槽602的引脚。
开关605加接到连接器PCB 610并耦合到插槽602,且开关607加接到连接器PCB610并耦合到另一插槽602。在本发明的某些实施例中,开关605和开关607可由最终用户手动设定来启用或禁用经由插槽602的连接。在本发明的其它实施例中,可通过插槽602来配置开关605和开关607,以启用或禁用经由插槽602的连接。
图6B是根据本发明的一个或一个以上方面的连接装置的另一示范性实施例。图6B中所示的连接装置包含连接器PCB 620,其中插槽622加接到连接器PCB 220的相对端。尽管图6B展示两个插槽622,但额外的插槽622可用于本发明的其它实施例中。导电迹线可被制造成连接器PCB 620的一部分,以将连接器PCB 220的一端上的插槽622的引脚直接连接到连接器PCB 620的相对端上的插槽622的引脚。
指示灯LED(发光二极管)615加接到连接器PCB 620并耦合到一个插槽622。另一指示灯LED 617加接到连接器PCB 620并耦合到另一插槽622。可由耦合到一个插槽622的第一图形适配器产生控制LED 615的第一信号,且可由耦合到另一插槽622的第二图形适配器产生控制LED 617的第二信号。在本发明的某些实施例中,可产生第一和第二信号来指示第一图形适配器或第二图形适配器中的每一者是被配置为从属图形适配器还是主图形适配器。在本发明的其它实施例中,可产生第一和第二信号来指示每一插槽622是否耦合到图形适配器。在本发明的其它实施例中,可产生第一和第二信号来分别指示第一图形适配器和第二图形适配器是否为激活的。
最终用户可将一个或一个以上额外的图形适配器以及一个或一个以上连接装置安装在系统中,以改进例如帧速率、图像质量等图形处理性能。每一连接装置(例如图2A、2B、3、5A、5B、6A和6B中所示的连接装置)通过包含在每一图形适配器中的指型边缘连接器提供多位数字连接,以用于图形图像数据、同步信号和缓冲器管理信号的转移。此外,包含作为图形边缘连接器的指型边缘连接器使图形适配器所增加的成本小于使用传统的插槽类型连接器的成本。因此,包含单一图形适配器的系统的最终用户通过安装额外的图形适配器和连接装置,仅需要日后用很小的成本来选择升级其图形性能。
上文已参考特定实施例描述了本发明。然而,应了解,在不脱离所附权利要求书中所陈述的本发明的更广泛的精神和范畴的情况下,可对本发明作出各种修改和改变。因此,上文描述和图式应被认为是说明性的,而不是限制性的。在方法权利要求中的所列步骤不暗示以任何特定次序执行所述步骤,除非在权利要求书中有明确陈述。

Claims (9)

1.一种图形适配器印刷电路板,其包括:
系统连接器,其经配置以将所述图形适配器印刷电路板耦合到母板;
第一图形处理单元,其加接到所述图形适配器印刷电路板并耦合到所述系统连接器;和
图形边缘连接器,其耦合到所述第一图形处理单元且经配置以耦合到可移除连接装置中的第一插槽,当所述边缘连接器耦合到所述可移除连接装置中的所述第一插槽时,所述可移除连接装置在所述第一图形处理单元与加接到另一图形适配器印刷电路板的第二图形处理单元之间提供多位数字连接的一部分,所述可移除连接装置包含第二插槽,其中所述第一插槽和所述第二插槽经电连接以在所述第一图形处理单元与所述第二图形处理单元之间提供所述多位连接的所述部分。
2.根据权利要求1所述的图形适配器印刷电路板,其中所述图形边缘连接器定位于所述图形适配器印刷电路板与所述系统连接器相对的一侧上。
3.根据权利要求1所述的图形适配器印刷电路板,其中所述图形边缘连接器在所述图形适配器印刷电路板的一侧上邻近所述系统连接器定位。
4.根据权利要求1所述的图形适配器印刷电路板,其中所述图形边缘连接器在所述图形适配器印刷电路板的一侧上邻近显示器输出连接器定位。
5.根据权利要求1所述的图形适配器印刷电路板,其中所述图形边缘连接器定位于所述图形适配器印刷电路板与显示器输出连接器相对的一侧上。
6.根据权利要求1所述的图形适配器印刷电路板,其进一步包括额外的图形边缘连接器,所述额外的图形边缘连接器经配置以耦合到另一可移除连接装置。
7.根据权利要求1所述的图形适配器印刷电路板,其中所述连接装置包含印刷电路板,且所述第一插槽和所述第二插槽加接到所述印刷电路板。
8.根据权利要求1所述的图形适配器印刷电路板,其中所述连接装置包含柔性多位电缆,且所述第一插槽和所述第二插槽加接到所述多位电缆的相对端。
9.根据权利要求7所述的图形适配器印刷电路板,其中所述柔性多位电缆的尺寸经设计以横跨在母板的相邻槽之间,每一槽经配置以接纳所述图形适配器印刷电路板。
CN2005800389305A 2004-11-17 2005-11-16 多个图形适配器的连接系统 Active CN101449226B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/991,169 2004-11-17
US10/991,169 US8066515B2 (en) 2004-11-17 2004-11-17 Multiple graphics adapter connection systems
PCT/US2005/041483 WO2006055608A2 (en) 2004-11-17 2005-11-16 Multiple graphics adapter connection systems

Publications (2)

Publication Number Publication Date
CN101449226A true CN101449226A (zh) 2009-06-03
CN101449226B CN101449226B (zh) 2011-11-16

Family

ID=36407712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800389305A Active CN101449226B (zh) 2004-11-17 2005-11-16 多个图形适配器的连接系统

Country Status (6)

Country Link
US (1) US8066515B2 (zh)
JP (1) JP2008524672A (zh)
KR (1) KR100887790B1 (zh)
CN (1) CN101449226B (zh)
TW (1) TWI310920B (zh)
WO (1) WO2006055608A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007782A (zh) * 2013-02-22 2014-08-27 宏碁股份有限公司 电子系统

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027383A1 (en) 2003-11-19 2009-01-29 Lucid Information Technology, Ltd. Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition
US7961194B2 (en) 2003-11-19 2011-06-14 Lucid Information Technology, Ltd. Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system
CN1890660A (zh) * 2003-11-19 2007-01-03 路西德信息技术有限公司 Pc总线上的多重三维图形管线的方法及系统
US8497865B2 (en) * 2006-12-31 2013-07-30 Lucid Information Technology, Ltd. Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS
US20080094402A1 (en) 2003-11-19 2008-04-24 Reuven Bakalash Computing system having a parallel graphics rendering system employing multiple graphics processing pipelines (GPPLS) dynamically controlled according to time, image and object division modes of parallel operation during the run-time of graphics-based applications running on the computing system
US8085273B2 (en) * 2003-11-19 2011-12-27 Lucid Information Technology, Ltd Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
JP2008538620A (ja) 2005-01-25 2008-10-30 ルーシッド インフォメイション テクノロジー リミテッド モノリシック構成のシリコン・チップ上に多数のグラフィックス・コアを用いるグラフィック処理及び表示システム
US7710741B1 (en) * 2005-05-03 2010-05-04 Nvidia Corporation Reconfigurable graphics processing system
US7623131B1 (en) * 2005-12-16 2009-11-24 Nvidia Corporation Graphics processing systems with multiple processors connected in a ring topology
US7561163B1 (en) * 2005-12-16 2009-07-14 Nvidia Corporation Detecting connection topology in a multi-processor graphics system
US8126993B2 (en) * 2006-07-18 2012-02-28 Nvidia Corporation System, method, and computer program product for communicating sub-device state information
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US7861100B2 (en) * 2007-06-26 2010-12-28 International Business Machines Corporation Methods of performing maintenance on double-slot PCI device
JP4908355B2 (ja) * 2007-09-06 2012-04-04 株式会社東芝 電子機器およびドータボード
CN101452438A (zh) * 2007-11-29 2009-06-10 辉达公司 使得多张视讯绘图数组卡处理影像数据的方法及系统
US8892804B2 (en) 2008-10-03 2014-11-18 Advanced Micro Devices, Inc. Internal BUS bridge architecture and method in multi-processor systems
US8373709B2 (en) * 2008-10-03 2013-02-12 Ati Technologies Ulc Multi-processor architecture and method
US8730251B2 (en) 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
JP5633223B2 (ja) * 2010-07-21 2014-12-03 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
CN103105895A (zh) * 2011-11-15 2013-05-15 辉达公司 计算机系统及其显示卡及该系统进行图形处理的方法
TWI502360B (zh) * 2013-01-31 2015-10-01 Acer Inc 電子系統
EP3188117B1 (en) * 2014-10-23 2022-09-14 Huawei Technologies Co., Ltd. Electronic device and graphics processing unit card
US9665505B2 (en) * 2014-11-14 2017-05-30 Cavium, Inc. Managing buffered communication between sockets
CN204215350U (zh) * 2014-11-27 2015-03-18 广州澳捷科技有限公司 一种大功率电脑开关电源
JP6754031B2 (ja) * 2015-12-25 2020-09-09 北川工業株式会社 クリップ及び固定機構
JP6803262B2 (ja) * 2017-02-27 2020-12-23 川崎重工業株式会社 制御装置
US10311013B2 (en) * 2017-07-14 2019-06-04 Facebook, Inc. High-speed inter-processor communications
US20200065287A1 (en) * 2018-08-21 2020-02-27 General Electric Company Networking systems using multiple peripheral component cards
US10517189B1 (en) * 2018-08-27 2019-12-24 Quanta Computer Inc. Application and integration of a cableless server system
WO2020086058A1 (en) * 2018-10-23 2020-04-30 Hewlett-Packard Development Company, L.P. Adapter cards for discrete graphics card slots
US11294435B2 (en) * 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
CN113424198B (zh) * 2019-11-15 2023-08-29 昆仑芯(北京)科技有限公司 基于柔性电缆连接的分布式ai训练拓扑

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492538A (en) * 1967-09-07 1970-01-27 Thomas & Betts Corp Removable stack interconnection system
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
US4962290A (en) 1989-11-13 1990-10-09 Stonel Corporation Shaft position indicating and display means with adjustable mounting adapter
DE69132209T2 (de) * 1991-07-24 2000-09-28 Texas Instruments Inc Anzeigeadapter
GB2264798A (en) * 1992-03-04 1993-09-08 Hitachi Ltd High speed access control
JP2868141B2 (ja) * 1992-03-16 1999-03-10 株式会社日立製作所 ディスクアレイ装置
JP2760731B2 (ja) * 1992-04-30 1998-06-04 株式会社東芝 グラフィックス互換性を可能にする高性能グラフィックスアダプタ用外部インターフェース回路
JPH05324583A (ja) 1992-05-26 1993-12-07 Dainippon Screen Mfg Co Ltd 画像データ処理装置
US5546558A (en) * 1994-06-07 1996-08-13 Hewlett-Packard Company Memory system with hierarchic disk array and memory map store for persistent storage of virtual mapping information
JP2831602B2 (ja) * 1995-01-13 1998-12-02 富士通株式会社 圧縮データ管理装置及び圧縮データ管理方法
JPH08263225A (ja) * 1995-03-22 1996-10-11 Mitsubishi Electric Corp データストレージシステム及びストレージ管理方法
US5845319A (en) * 1995-08-23 1998-12-01 Fujitsu Limited Disk array device which separates local and physical disks using striping and operation mode selection
US5794016A (en) * 1995-12-11 1998-08-11 Dynamic Pictures, Inc. Parallel-processor graphics architecture
US5784628A (en) * 1996-03-12 1998-07-21 Microsoft Corporation Method and system for controlling power consumption in a computer system
US5867736A (en) * 1996-03-29 1999-02-02 Lsi Logic Corporation Methods for simplified integration of host based storage array control functions using read and write operations on a storage array control port
US5884098A (en) * 1996-04-18 1999-03-16 Emc Corporation RAID controller system utilizing front end and back end caching systems including communication path connecting two caching systems and synchronizing allocation of blocks in caching systems
EP0834878A2 (en) * 1996-10-04 1998-04-08 Sony Corporation Method and device for controlling access to a disc storage device
US5999198A (en) * 1997-05-09 1999-12-07 Compaq Computer Corporation Graphics address remapping table entry feature flags for customizing the operation of memory pages associated with an accelerated graphics port device
US6195734B1 (en) * 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
JPH1153235A (ja) * 1997-08-08 1999-02-26 Toshiba Corp ディスク記憶装置のデータ更新方法、ならびにディスク記憶制御システム
US5936640A (en) * 1997-09-30 1999-08-10 Compaq Computer Corporation Accelerated graphics port memory mapped status and control registers
JP3618529B2 (ja) * 1997-11-04 2005-02-09 富士通株式会社 ディスクアレイ装置
KR100241596B1 (ko) * 1997-11-24 2000-02-01 윤종용 온 보드된 스카시를 이용하여 레이드 기능을 구현하는 컴퓨터시스템
US6111757A (en) * 1998-01-16 2000-08-29 International Business Machines Corp. SIMM/DIMM memory module
US6023281A (en) * 1998-03-02 2000-02-08 Ati Technologies, Inc. Method and apparatus for memory allocation
US6191800B1 (en) * 1998-08-11 2001-02-20 International Business Machines Corporation Dynamic balancing of graphics workloads using a tiling strategy
JP2000148604A (ja) * 1998-11-12 2000-05-30 Hitachi Ltd 記憶装置の制御方法
US6326973B1 (en) * 1998-12-07 2001-12-04 Compaq Computer Corporation Method and system for allocating AGP/GART memory from the local AGP memory controller in a highly parallel system architecture (HPSA)
US6253299B1 (en) * 1999-01-04 2001-06-26 International Business Machines Corporation Virtual cache registers with selectable width for accommodating different precision data formats
US6329996B1 (en) * 1999-01-08 2001-12-11 Silicon Graphics, Inc. Method and apparatus for synchronizing graphics pipelines
US6424320B1 (en) * 1999-06-15 2002-07-23 Ati International Srl Method and apparatus for rendering video
TW588478B (en) * 1999-09-16 2004-05-21 Shinetsu Polymer Co Method for electrically connecting two sets of electrode terminals in array on electronic board units
US6535939B1 (en) * 1999-11-09 2003-03-18 International Business Machines Corporation Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
JP2001167040A (ja) * 1999-12-14 2001-06-22 Hitachi Ltd 記憶サブシステム及び記憶制御装置
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6760031B1 (en) * 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
US7030837B1 (en) * 2000-04-24 2006-04-18 Microsoft Corporation Auxiliary display unit for a computer system
US6633296B1 (en) * 2000-05-26 2003-10-14 Ati International Srl Apparatus for providing data to a plurality of graphics processors and method thereof
ATE339851T1 (de) * 2000-10-19 2006-10-15 Sanyo Electric Co Bilddatenausgabevorrichtung und empfangsvorrichtung
US6882346B1 (en) * 2000-11-17 2005-04-19 Hewlett-Packard Development Company, L.P. System and method for efficiently rendering graphical data
US6831648B2 (en) * 2000-11-27 2004-12-14 Silicon Graphics, Inc. Synchronized image display and buffer swapping in a multiple display environment
US6750870B2 (en) * 2000-12-06 2004-06-15 Hewlett-Packard Development Company, L.P. Multi-mode graphics address remapping table for an accelerated graphics port device
US6549978B2 (en) * 2001-01-17 2003-04-15 International Business Machines Corporation Method for storage controllers with different data formats to access common storage configuration information
US7184003B2 (en) * 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
GB2376321B (en) * 2001-06-08 2005-04-20 Hewlett Packard Co Electronic interface device
JP3590381B2 (ja) * 2001-12-18 2004-11-17 株式会社東芝 ディスクアレイ装置及び同装置におけるデータ更新方法
US20030135577A1 (en) * 2001-12-19 2003-07-17 Weber Bret S. Dual porting serial ATA disk drives for fault tolerant applications
US6683614B2 (en) 2001-12-21 2004-01-27 Hewlett-Packard Development Company, L.P. System and method for automatically configuring graphics pipelines by tracking a region of interest in a computer graphical display system
JP3702231B2 (ja) * 2002-01-31 2005-10-05 株式会社東芝 ディスクアレイ装置及び同装置における動的記憶容量拡張方法
DE20201726U1 (de) * 2002-02-05 2002-04-11 Hsing Chau Ind Co Anschlußadapter für Videographik-Beschleunigerkarten
US6919896B2 (en) * 2002-03-11 2005-07-19 Sony Computer Entertainment Inc. System and method of optimizing graphics processing
US6996642B2 (en) 2002-04-02 2006-02-07 International Business Machines Corporation Adapter, converted data storage device and method of operation of a converted data storage device
JP2003316713A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 記憶装置システム
CN1963793A (zh) * 2002-04-30 2007-05-16 矽统科技股份有限公司 在一计算机系统中支持多重图形适配器的设备与方法
US6807605B2 (en) * 2002-10-03 2004-10-19 Hewlett-Packard Development Company, L.P. Managing a data storage array, a data storage system, and a raid controller
US6902419B2 (en) * 2002-10-09 2005-06-07 Hewlett-Packard Development Company, L.P. Bus slot connector retention system
JP4318902B2 (ja) * 2002-10-15 2009-08-26 株式会社日立製作所 記憶装置システムの制御方法、記憶装置システム、およびプログラム
US6829658B2 (en) * 2002-12-16 2004-12-07 Emc Corporation Compatible signal-to-pin connector assignments for usage with fibre channel and advanced technology attachment disk drives
TWI284275B (en) * 2003-07-25 2007-07-21 Via Tech Inc Graphic display architecture and control chip set therein
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
US20050134588A1 (en) * 2003-12-22 2005-06-23 Hybrid Graphics, Ltd. Method and apparatus for image processing
US7293127B2 (en) * 2004-01-15 2007-11-06 Ati Technologies, Inc. Method and device for transmitting data using a PCI express port
US7730335B2 (en) * 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7172465B2 (en) * 2005-02-22 2007-02-06 Micron Technology, Inc. Edge connector including internal layer contact, printed circuit board and electronic module incorporating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007782A (zh) * 2013-02-22 2014-08-27 宏碁股份有限公司 电子系统

Also Published As

Publication number Publication date
TWI310920B (en) 2009-06-11
KR20070086163A (ko) 2007-08-27
WO2006055608A2 (en) 2006-05-26
US20060274073A1 (en) 2006-12-07
JP2008524672A (ja) 2008-07-10
KR100887790B1 (ko) 2009-03-09
US8066515B2 (en) 2011-11-29
WO2006055608A3 (en) 2008-02-07
CN101449226B (zh) 2011-11-16
TW200629171A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
CN101449226B (zh) 多个图形适配器的连接系统
CN107315556B (zh) 显示装置
KR101435153B1 (ko) 분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하는 전자 디바이스들
TWI309807B (zh)
KR101424779B1 (ko) 전기적 커넥터, 케이블 및 이를 사용하는 장치
CN102147781A (zh) 具有多重版本通用串行总线的主机板及其相关的方法
TWI391058B (zh) 主機板及應用其的可攜式電子裝置
CN101110121A (zh) 用于传达子装置状态信息的系统、方法和计算机程序产品
CN101963824A (zh) 机架安装计算机
CN201107817Y (zh) 扩充卡插接装置组合
CN1988056A (zh) Usb电缆单元和使用usb电缆单元的电子设备
US20190370203A1 (en) Switch Board for Expanding Peripheral Component Interconnect Express Compatibility
KR20130031188A (ko) 다중 데이터 접속 포트들을 구비한 전기 장치
CN216817397U (zh) 一种背板和转换卡
CN200962216Y (zh) 智能键盘模拟器
CN112068645A (zh) 转接板、连接装置及其电子装置
CN219369799U (zh) 一种多功能复用的车载显示屏测试装置
CN201274318Y (zh) 液晶屏幕的跳线连接装置
CN214379191U (zh) 一种m.2-1216-sd模块转接板
CN114115480B (zh) 一种服务器及其主板
CN216434840U (zh) 一种主板及电子设备
CN104331131A (zh) 主机模块及其主机板
CN218547405U (zh) 教育会议一体机主板
CN216217293U (zh) 媒体服务器
CN111048928B (zh) 外接式电连接器及电脑系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant