CN101454752B - 高热效集成电路（ic）操作的按管芯的温度设计 - Google Patents

高热效集成电路（ic）操作的按管芯的温度设计 Download PDF

Info

Publication number
CN101454752B
CN101454752B CN2007800198491A CN200780019849A CN101454752B CN 101454752 B CN101454752 B CN 101454752B CN 2007800198491 A CN2007800198491 A CN 2007800198491A CN 200780019849 A CN200780019849 A CN 200780019849A CN 101454752 B CN101454752 B CN 101454752B
Authority
CN
China
Prior art keywords
logic
tdp
frequency
junction temperature
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800198491A
Other languages
English (en)
Other versions
CN101454752A (zh
Inventor
T·拉阿尔-阿拉比
A·穆赫塔罗格鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101454752A publication Critical patent/CN101454752A/zh
Application granted granted Critical
Publication of CN101454752B publication Critical patent/CN101454752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

描述了提供用于高热效集成电路(IC)操作的按管芯温度编程的方法和装置。在一些实施例中，确定IC组件的结点温度，例如，以减小功耗和/或改进性能。还描述了其它实施例。

Description

高热效集成电路(IC)操作的按管芯的温度设计
技术领域
本公开内容总体上涉及电子器件领域。更具体的，本发明的一些实施例涉及可以提供高热效集成电路(IC)操作的按管芯的温度设计(per die)。
背景技术
随着集成电路制造技术的改进，制造商能够将额外的功能集成在单块硅衬底上。然而，随着这些功能数量的增加，在单一IC芯片上的组件数量也在增加。额外的组件添加了额外的信号转换，进而又产生更多的热量。例如，由于热膨胀，额外的热量会损坏IC芯片。此外，额外的热量可能会限制包含这种芯片的计算设备的使用地点和/或应用。为了限制由较高温度引起的损坏，为较差的情况设计了一些实现方案。例如，可以降低时钟频率以产生较少的热量。然而，这个方案会导致较低的性能。
附图说明
参考附图提供了详细说明。在附图中，参考数字标记最左边的数字表明参考数字标记首次在其中出现的附图。在不同附图中的相同参考数字标记的使用表明相似或相同的项。
图1、5和6示出了根据本发明一些实施例的计算系统的框图。
图2示出了根据一些实施例的热设计功耗(TDP)相对于频率和结点温度(Tj)的曲线图。
图3示出了根据一些实施例的处理器内核的框图。
图4示出了根据一些实施例的方法的流程图。
具体实施方式
在以下说明中，许多特定细节是为了提供对一些实施例的全面理解而阐明的。然而，可以在无需这些特定细节的情况下实施本发明的一些实施例。在其它实例中，没有详细说明公知的方法、过程、组件或电路，以便不模糊对本发明具体实施例的理解。而且，可以用各种手段来实现本发明实施例的各个方面，例如半导体集成电路(“硬件”)，组织在一个或多个程序中的计算机可读指令(“软件”)，或硬件和软件的一些组合。为了本公开内容的目的，对“逻辑(Logic)”的指代应意味着或者是硬件、软件，或者是它们的一些组合。
在此所述的一些实施例的可以提供用于在每个管芯或IC组件基础上确定结点温度的有效技术。例如，具有相对较低结点温度值的IC组件可以作为低功耗产品来出售或分发。可替代的，可以增大这种组件的时钟频率以改善性能。通常，如在此所述的“结点温度”(Tj)指的是这样的温度值：在该温度值处，由于高温，IC组件开始出现故障。
而且，在此所述的一些实施例可以用于各种计算系统，例如参考图1、5和6所述的计算系统。更具体的，图1示出了根据一些实施例的计算系统100的框图。系统100可以包括一个或多个域102-1到102-M(在此共同称为“域102”或者更普遍的“域102”)。域102-1到域102-M中的每一个都可以包括各种组件(例如，包括一个或多个晶体管或其它电子电路元件，如一个或多个电阻器、电容器、电感器等)。为了清楚起见，仅参照域102-1和102-2来显示范例组件。此外，每一个域102都可以对应于计算系统的一个或多个部分(例如参考图5和6所述的组件)。在一些实施例中，域102中的每一个都可以包括由一个时钟信号提供时钟的不同电路系统(或逻辑)，该时钟信号可以与用于其它域的时钟信号相同或不同。在一些实施例中，一个或多个时钟信号可以是中间同步的(mesosynchronous)，或者是以其他方式相关的(例如，具有可以或不可以随时间重复其自身的关系)。
在一些实施例中，每一个域都可以通过一个或多个缓冲器104与其它域进行数据通信。在一些实施例中，缓冲器104可以是先进先出(FIFO)缓冲器。每一个域都可以包括一个或多个可编程频率控制器(例如，106-1、106-2，在此更普遍的称为“多个频率控制器106”或更普遍的“频率控制器106”)、用于存储与结点温度(Tj)和/或频率值或频率级相对应的一个或多个比特的一个或多个存储器件(例如分别参照域102-1和102-2显示的器件108-1和108-2)、其它功耗或能耗电路(例如分别参照域102-1和102-2显示的逻辑110-1和110-2，在此普遍称为“逻辑110”或“多个逻辑110”)、和/或一个或多个温度传感器(例如分别参照域102-1和102-2显示的传感器112-1和112-2，在此普遍称为“多个传感器112”或更普遍的“传感器112”)。频率控制器106可以是任何类型的频率控制器，例如压控振荡器(VCO)。
在一些实施例中，为每一个域而存储在器件108中的数值可以与为其它域所存储的数值不同。如在此将进一步讨论的，例如参考图4，存储在器件108中的数值可以用于调整相应频率控制器106的输出频率级，例如，来基于相应域的结点温度而提供改进的性能。此外，在具有多个功率状态的系统中，一个或多个比特可以表示针对每一个功率状态而将相应的控制器106调谐到的适当频率级。而且，在一些实施例中，可以在大量制造(HVM)测试期间，确定存储在器件108中的值。此外，任何类型的存储器件，例如参考图5和6所论述的，都可以用于提供存储器件108，包括非易失性存储器件，例如管芯上熔断器(fuse)。
图2示出了根据一些实施例的热设计功耗(TDP)相对于频率和结点温度(Tj)的曲线图200。在一些实施例中，曲线图200显示了可以通过对频率的调整(例如参考图1所述的)来提供能量高效或功率高效的IC组件。另外，该曲线图示出了通过增大频率，可以以改进的性能操作所具有的结点温度低于阈值结点温度(例如类似组件的最大值)的IC组件。例如组件208A和2210A可以在结点温度限度220以下操作，该结点温度限度220可以对应于类似组件的较差情况的结点温度。
如参考图1所述的，基于每个组件的结点温度值，可以将组件208A和210A作为低功耗产品(例如在与具有较高个体结点温度的类似产品相比时)分发或销售。可替代的，可以在较高频率操作组件208A和210A(例如，分别如组件208B-208C和210B-210C)，以提供改进的性能。具体的，由于组件208A和210A的结点温度(例如分别为Tj限度224和222)低于类似组件的最大结点温度(例如Tj限度220)，因此可以将这些组件的操作频率提高到接近Tj限度220的级别。在一些实施例中，可以将与这些频率级相对应的多个值存储在图1的器件108中，例如，其对应于用于指定组件的不同频率配置(例如与组件208A、208B、208C、210A、210B和/或210C相对应的频率)。而且，在一些实施例中可以在测试期间确定存储在器件108中的值。
图3示出了根据一些实施例的处理器内核300的框图。在一些实施例中，内核300可以表示可以存在于一个或多个处理器中的各种组件(例如参考图5和6所述的)。处理器内核300可以包括一个或多个域，例如二级高速缓存域302、前端域304和一个或多个后端域306。在各个域302、404和306中的组件可以用不同的可编程频率控制器106来供给，例如参考图1所述的提供。而且，在一些实施例中，每一个域(例如302、304和306)都可以包括与图3所示的域相比，或多或少的组件。
二级(L2)高速缓存域302可以包括L2高速缓存308(例如用于存储包括指令在内的数据)、器件108、可编程频率控制器106和传感器112。在一些实施例中，可以由多内核处理器的多个内核共享L2高速缓存308，例如参考图5和6所述的。此外，L2高速缓存308不与处理器内核在同一管芯上。因此，在本发明的一些实施例中，处理器可以包括域304和306，并可以包括或不包括L2高速缓存308。
如图3所示，前端域304可以包括一个或多个器件108、频率控制器106、传感器112、重新排序缓冲器318、重命名和操控(steer)单元320、指令高速缓存322、解码单元324、定序器(sequencer)326，和/或分支预测单元328。在一些实施例中，前端域304可以包括其它组件，例如指令读取单元。
后端域306可以包括一个或多个一级(L1)高速缓存域328和一个或多个执行域330-1到330-N。L1高速缓存域328可以包括L1高速缓存332(例如用于存储包括指令在内的数据)、器件108、频率控制器106和传感器112。而且，执行域330-1到330-N可以包括一个或多个整数执行单元和/或浮点数执行单元。执行域330-1到330-N每一个都可以包括发出队列(分别为338-1到338-N)、寄存器文件(分别为340-1到340-N)、传感器112、频率控制器106、器件108和/或执行单元(分别为346-1到346-N)。而且，在一些实施例中，各个域302、304和306都可以包括一个或多个先进先出(FIFO)缓冲器348，用于同步在不同域之间(例如在域302、304和/或306之间)的通信。
另外，处理器内核300(以及在一些实施例中还包括后端域306，例如图3中所示的)可以包括互连或总线350，以方便在处理器内核300中的不同组件之间的通信。例如，在成功执行了指令之后(例如由执行域330-1到330-N执行)，可以将该指令提交传输到ROB318(例如经由互连350)，以不再使用该指令。另外，在后端内的域(例如域328和330-1到330-N)可以经由互连250进行通信。例如，对于类型转换指令，会在执行单元(330-1到330-N)之间进行通信。将参考图4的方法400来论述图1-3的组件的更多操作。
而且，尽管图3示出了每一个域302、304和306都可以包括器件108、传感器112和控制器106，但各种域可以共享相同的器件108、传感器112和/或控制器106。例如，可以将单个一组器件108、传感器112和频率控制器106用于处理器内核300的全部或部分域。
图4示出了根据一些实施例的方法400的流程图，用于根据所存储的值来产生时钟信号。在一些实施例中，可以由一个或多个组件执行方法400的操作，例如参考图1-3和5-6所述的组件。此外，参考图4所述的操作之中的一些可以由硬件、软件或其组合来执行。而且，可以使用诸如电路分析器或测试设备之类的外部设备来执行参考方法400所述的不同操作。
参考图1-4，在操作402，在制造后可以在选择的频率级上测试IC组件。例如，可以将频率控制器106编程为，为参考图1-3和/或5-6所述的组件之一提供选择的频率级。在操作404和406，通过例如电路分析器或测试设备，可以确定操作402的组件的功率泄露(power leakage)和动态电容(dynamic capacitance)。在操作408，可以根据以下等式来确定组件的相应TDP值：
TDP＝(Cdyn*Voltage2*Frequency)+Leakage
在以上等式中，TDP对应于热设计功耗，Cdyn对应于在执行实际中最差情况(例如高功率)的应用时硅管芯的动态转换电容的测量值，Voltage对应于操作402(或操作414，如以下进一步论述的)的电压电平，Frequency对应于与频段(bin frequency)相关的频率(例如，操作402的IC组件相对应的频段，例如，在此可以将IC组件分为一个或多个频段，用于产品区分和/或分配)，Leakage对应于测量的泄露功率。在一些实施例中，在操作408，可以基于电压、频率、功率泄露、电容等的存储值，使用查询表来查询TDP值。
在操作410，可以根据以下等式来确定组件的结点温度(Tj)：
Tj＝Ta+TDP*Rja
在以上等式中，TDP对应于在操作408所确定的TDP值，Ta对应于测量的环境温度，Rja对应于结点到环境的热阻(例如其可以基于用于冷却操作402的组件的冷却技术)。在一些实施例中，在操作410，基于Ta、TDP、Rja等的值，可以使用查询表来查询Tj值。
另外，例如，在操作410中，可以使用传感器112通过将感测的温度值与阈值结点温度限度相比较来确定结点温度。阈值结点温度限度可以对应于为多个类似组件所确定的最差情形的结点温度值。如果在操作412中、在操作410所确定的Tj值小于或大于阈值结点温度限度，就可以在操作414在下一个频率级上测试该组件。在操作414，下一个频率级可以低于或高于以前测试的频率级，例如在先前操作402或414上的频率级。
在操作416中，一旦操作412确定被测试的组件符合阈值结点温度限度，就可以将所确定的Tj和/或一个或多个频率级(例如，对应于不同功率状态和/或不同配置的，如参考图1-3所述的)存储在器件108中。而且，在操作416中所存储的频率值可以对应于要在其中操作组件的不同环境或应用。例如，用于移动设备的组件可以具有与用于桌面或服务器计算环境中的组件不同的频率值(例如具有较低TDP值)。而且，可以使用其它类型的产品区分标准来确定操作416的频率值，例如每个区域的定价、使用的国家、可利用的冷却解决方案、声学规范、形状因素等。
在操作418，频率控制器106可以使用所存储的频率值来产生时钟信号。在一些实施例中，例如，根据实现环境，可以使用软件和/或固件来选择在操作416存储的频率值之一。例如，用户可以配置移动计算设备，以便频率控制器106使用存储在相应器件108中的最低频率值。如在此所述的，根据应用，可以选择任何存储的频率值。此外，在一些实施例中，可以由计算设备(例如参考图5-6所述的)通过软件、硬件或其组合来执行操作402-418中的一个或多个。
图5示出了根据本发明一些实施例的计算系统500的框图。计算系统500可以包括经由互连网络(或总线)504进行通信的一个或多个中央处理单元(CPU)502或处理器。处理器502可以是任何类型的处理器，例如通用处理器、网络处理器(其处理在计算机网络503上传输的数据)、或其它类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。而且，处理器502可以具有单个或多个内核的设计方案。具有多内核设计的处理器502可以在同一集成电路(IC)管芯上集成不同类型的处理器内核。此外，具有多核设计的处理器502可以实现为对称或不对称多处理器。在一些实施例中，处理器502中的一个或多个可以利用参考图1-4所述的实施例。例如，处理器502中的一个或多个可以包括一个或多个处理器内核(300)。此外，可以由系统500的一个或多个组件执行参考图1-4所述的操作。
芯片组506也可以与互连网络504通信。芯片组506可以包括存储器控制中心(MCH)506。MCH508可以包括存储器控制器510，其与存储器512通信。存储器512可以存储数据以及由CPU502或包含在计算系统500中的任何其它设备执行的指令序列。在本发明的一些实施例中，存储器512可以包括一个或多个易失性储存装置(或存储器)，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)等。还可以使用非易失性存储器，例如硬盘。其它设备也可以经由互连网络504进行通信，例如多个CPU和/或多个系统存储器。
MCH 508还可以包括图形接口514，其与图形加速器516通信。在本发明的一些实施例中，图形接口514可以经由加速图形端口(AGP)与图形加速器516通信。在本发明的一些实施例中，显示器(例如平板显示器)可以通过例如信号转换器与图形接口514通信，所述信号转换器将存储在存储器件(例如视频存储器或系统存储器)中的图像的数字表示转换为由显示器解释并显示的显示信号。由显示设备产生的显示信号可以经过不同控制设备，然后再由显示器进行解释并随后在显示器上显示。
中心接口(hub interface)518可以允许MCH 518与输入/输出控制中心(ICH)520通信。ICH520可以提供到与计算系统500的组件通信的I/O设备的接口。ICH 520可以通过外设桥(或控制器)524(例如外设组件互连(PCI)桥，通用串行总线(USB)控制器等)与总线522通信。桥524可以提供在CPU 502与外围设备之间的数据通路。可以使用其它类型的拓扑结构。而且，多条总线可以与ICH5 20通信，例如通过多个桥或控制器。而且，在本发明的一些实施例中，与ICH 520通信的其它外设可以包括：电子集成驱动器(IDE)或小型计算机系统接口(SCSI)的硬盘驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如数字视频接口(DVI))等。
总线522可以与音频设备526、一个或多个盘驱动器528以及网络接口设备530(其与计算机网络503通信)通信。其它设备也可以与总线522通信。此外，在本发明的一些实施例中，不同组件(例如网络接口设备530)可以与MCH 508通信。另外，可以合并处理器502和MCH 508，以构成单一芯片。而且，在本发明的其它实施例中，图形加速器516可以包含在MCH508内。
此外，计算系统500可以包括易失性和/或非易失性存储器(或存储装置)。例如，非易失性存储器可以包括以下的一个或多个：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、盘驱动器(例如528)、软盘、致密盘ROM(CD-ROM)、数字多用途盘(DVD)、闪存、磁光盘、或能够存储电子指令和/或数据的其它类型的非易失性机器可读介质。
图6示出了根据本发明的一些实施例的计算系统600，其是以点对点(PtP)结构的形式来布置的。具体的，图6显示了这样的系统：其中处理器、存储器和输入/输出设备通过多个点对点接口相互连接。可以由系统600的一个或多个组件执行参考图1-5所述的操作。
如图6所示，系统600可以包括几个处理器，为了简明，仅示出了其中的两个：处理器602和604。处理器602和604每一个都可以包括局部存储器控制中心(MCH)606和608，以允许与存储器610和612通信。存储器610和/或612可以存储各种数据，例如参考存储器512所述的那些数据。
处理器602和604可以是任何类型的处理器，例如参考图5的处理器502所述的那些处理器。处理器602和604可以经由点对点(PtP)接口614、分别使用PtP接口电路616和618交换数据。处理器602和604每一个都可以经由单个PtP接口622和624、使用点对点接口电路626、628、630和632与芯片组620交换数据。芯片组620还可以经由高性能图形接口636、使用PtP接口电路637与高性能图形电路634交换数据。
可以在处理器602和604内提供本发明的至少一些实施例。例如，参考图1所述的一个或多个域102和/或处理器内核300可以位于处理器602和604内。然而，本发明的其它实施例可以存在于图6的系统600内的其它电路、逻辑单元或设备中。而且，本发明的其它实施例可以分布在图6所示的几个电路、逻辑电路或设备中。
芯片组620可以使用PtP接口电路641与总线640通信。总线640可以具有与其进行通信的一个或多个设备，例如总线桥642和I/O设备643。经由总线644，总线桥643可以与其它设备通信，所述其它设备例如为键盘/鼠标645、通信设备646(例如可以与计算机网络503通信的调制解调器、网络接口设备等)、音频I/O设备、和/或数据存储设备648。数据存储设备648可以存储可由处理器602和/或604执行的代码649。
在本发明的一些实施例中，在此所述的操作(例如参考图1-6)可以由硬件(例如电路)、软件、固件、微指令、或其组合来实现，可以将其提供为计算机程序产品，包括例如在其上存储了用于对计算机进行编程以执行在此所述处理的指令(或软件过程)的机器可读或计算机可读介质。此外，术语“逻辑”可以包括：例如，软件、硬件、或软件与硬件的组合。机器可读介质可以包括存储设备，例如参考图1-6所述的。另外，这种计算机可读介质可以作为计算机程序产品下载，其中，可以借助于体现在载波或其它传播媒介中的数据信号、经由通信链路(例如总线，调制解调器或网络连接)，将程序从远程计算机(例如服务器)传送到请求计算机(例如客户机)。因此，在此，应将载波认为是包含机器可读介质。
在说明书中对“一些实施例”的引用意味着与这些实施例相关联描述的具体特征、结构或特性可以包含在至少一种实现中。在说明书中不同位置处的短语“在一些实施例中”的出现可以全部指代或并非全部指代相同的实施例。
此外，在说明书和权利要求中，可以使用术语“耦合”和“连接”以及其派生词。在本发明的一些实施例中，“连接”可以用于表明两个或多个元件彼此直接物理或电气接触。“耦合”可以意味着两个或多个元件直接物理或电气接触。然而，“耦合”也可以意味着两个或多个元件可以彼此不直接接触，但仍可以共同操作或彼此交互。
因此，尽管以专用于结构特征和/或方法动作过程的语言说明了本发明的实施例，但要理解，所要求权利的主题不限于所述的特定特征或动作过程。相反，这些特定特征和动作过程是作为实现所要求权利的主题的范例形式公开的。

Claims (19)

1.一种电子装置，包括：
存储器件，用于存储一个或多个比特，所述一个或多个比特使逻辑在与该逻辑的结点温度相对应的频率级上工作；以及
频率控制器，用于产生与所述频率级相对应的时钟信号，
其中基于所述逻辑的功率泄露和动态电容的值，确定所述逻辑的热设计功耗。
2.如权利要求1所述的装置，还包括一个或多个温度传感器，以检测所述结点温度。
3.如权利要求1所述的装置，其中，所述存储器件、所述频率控制器、或所述逻辑中的一个或多个在同一集成电路管芯上。
4.如权利要求1所述的装置，其中，所述一个或多个比特对应于一个或多个预定的功率状态。
5.如权利要求1所述的装置，其中，所述存储器件包括非易失性存储器件。
6.如权利要求1所述的装置，其中，所述逻辑根据所述时钟信号工作。
7.如权利要求1所述的装置，其中，所述一个或多个比特对应于多个频率级。
8.如权利要求7所述的装置，其中，所述逻辑能够在所述多个频率级中的每一个上、在小于或等于所述结点温度的温度范围内工作。
9.如权利要求1所述的装置，还包括一个或多个处理器内核，其中，所述一个或多个处理器内核中的至少一个包括所述存储器件、所述频率控制器以及所述逻辑。
10.如权利要求1所述的装置，还包括一个或多个处理器内核，其中，所述处理器内核中的至少一个、所述存储器件、所述频率控制器以及所述逻辑在同一集成电路管芯上。
11.一种用于操作电子装置的方法，包括：
确定逻辑的结点温度；
在存储器件中存储与一个或多个频率级相对应的一个或多个数据比特；
根据所述频率级中的至少一个产生时钟信号，该时钟信号使所述逻辑在等于或小于所述结点温度的温度上工作；并且
确定以下中的至少一个：基于与所述逻辑的功率泄露和动态电容相对应的存储值的所述逻辑的热设计功耗(TDP)或在所述逻辑工作期间的所述逻辑的动态电容值。
12.如权利要求11所述的方法，还包括：基于热设计功耗(TDP)、环境温度和所述逻辑的结点到环境的热阻，来确定所述结点温度。
13.如权利要求11所述的方法，还包括：确定在所述逻辑工作期间产生的功率泄露值。
14.如权利要求11所述的方法，还包括：确定在所述逻辑工作期间所述逻辑的热设计功耗(TDP)。
15.如权利要求11所述的方法，还包括：基于与所述逻辑的热设计功耗(TDP)、环境温度以及结点到环境的热阻相对应的存储值，确定所述结点温度。
16.一种计算系统，包括：
显示设备，用于显示一个或多个图像；
非易失性存储器，用于存储与一个或多个频率级相对应的一个或多个比特；
可编程频率控制器，耦合到所述显示设备，并被配置为根据所述频率级中的至少一个产生时钟信号，以使逻辑在等于或小于该逻辑的结点温度的温度上工作；以及
多个处理器内核，用于产生与所述一个或多个图像相对应的数据。
17.如权利要求16所述的系统，其中，所述显示设备包括液晶显示器(LCD)设备。
18.一种用于操作电子装置的设备，包括：
用于确定逻辑的结点温度的模块；
用于将一个或多个数据比特存储在存储器件中的模块，所述一个或多个数据比特使所述逻辑在与所述逻辑的所述结点温度相对应的频率级上工作；以及
用于基于所述逻辑的功率泄露和动态电容的值来确定所述逻辑的热设计功耗的模块。
19.如权利要求18所述的设备，其中基于所述逻辑的热设计功耗(TDP)、环境温度和结点到环境的热阻，来确定所述结点温度。
CN2007800198491A 2006-06-29 2007-06-28 高热效集成电路（ic）操作的按管芯的温度设计 Active CN101454752B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/478,472 US8044697B2 (en) 2006-06-29 2006-06-29 Per die temperature programming for thermally efficient integrated circuit (IC) operation
US11/478,472 2006-06-29
PCT/US2007/072315 WO2008003018A1 (en) 2006-06-29 2007-06-28 Per die temperature programming for thermally efficient integrated circuit (ic) operation

Publications (2)

Publication Number Publication Date
CN101454752A CN101454752A (zh) 2009-06-10
CN101454752B true CN101454752B (zh) 2011-12-07

Family

ID=38845986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800198491A Active CN101454752B (zh) 2006-06-29 2007-06-28 高热效集成电路（ic）操作的按管芯的温度设计

Country Status (7)

Country Link
US (2) US8044697B2 (zh)
JP (1) JP5254224B2 (zh)
KR (1) KR101038392B1 (zh)
CN (1) CN101454752B (zh)
DE (1) DE112007001150T5 (zh)
TW (1) TWI351641B (zh)
WO (1) WO2008003018A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US7844876B2 (en) * 2006-08-10 2010-11-30 Intel Corporation Temperature sampling in electronic devices
US20080040408A1 (en) * 2006-08-10 2008-02-14 David Wyatt Temperature sampling in electronic devices
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US20090157334A1 (en) * 2007-12-14 2009-06-18 Kenneth Joseph Goodnow Measurement of power consumption within an integrated circuit
US7715995B2 (en) * 2007-12-14 2010-05-11 International Business Machines Corporation Design structure for measurement of power consumption within an integrated circuit
US8402290B2 (en) 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
CN102339430B (zh) 2010-07-26 2016-03-16 阿里巴巴集团控股有限公司 一种发起建立社会性网络服务关系的方法和设备
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8984305B2 (en) * 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
TWI627520B (zh) * 2010-12-21 2018-06-21 英特爾股份有限公司 用以配置處理器或處理裝置中之熱設計功率的系統
BR112014013999A2 (pt) * 2011-12-29 2017-06-13 Intel Corp estrangulamento térmico adaptável com capacidade de configuração do usuário
US9395807B2 (en) * 2012-05-23 2016-07-19 Canon Kabushiki Kaisha Power management apparatus, image forming apparatus and power management method
US9785136B2 (en) 2012-09-29 2017-10-10 Intel Corporation PCH thermal sensor dynamic shutdown
US9600999B2 (en) 2014-05-21 2017-03-21 Universal City Studios Llc Amusement park element tracking system
US10712789B2 (en) * 2015-12-18 2020-07-14 Intel Corporation Integrated circuit thermal throttling with workload adapted thermal sensor maximum temperature
US11137807B2 (en) * 2018-03-28 2021-10-05 Intel Corporation System, apparatus and method for controllable processor configuration based on a temperature specification
US11762439B2 (en) * 2019-12-17 2023-09-19 Mediatek Inc. Method and apparatus of dynamic thermal management based on surface temperatures of portable device
US20230106101A1 (en) * 2021-10-02 2023-04-06 Innogrit Technologies Co., Ltd. Adaptive thermal calibration for throttling prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477076A (en) * 1993-11-29 1995-12-19 Motorola, Inc. Integrated circuit having an on chip thermal circuit requiring only one dedicated integrated circuit pin and method of operation
US5483102A (en) * 1994-05-12 1996-01-09 Intel Corporation Employing on die temperature sensors and fan-heatsink failure signals to control power dissipation
US6393374B1 (en) * 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744408A (ja) 1993-07-27 1995-02-14 Pfu Ltd 内部に温度検出機能を備えたマイクロプロセッサ
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5422806A (en) 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5451892A (en) 1994-10-03 1995-09-19 Advanced Micro Devices Clock control technique and system for a microprocessor including a thermal sensor
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
KR20020050270A (ko) * 1999-11-09 2002-06-26 토토라노 제이. 빈센트 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
US6442697B1 (en) * 2000-03-24 2002-08-27 Intel Corporation Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
KR20020008594A (ko) 2000-07-24 2002-01-31 윤종용 씨피유의 클럭 속도 제어 장치
JP2002268769A (ja) 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｃｐｕ動作速度制御装置とその制御方法
US6889332B2 (en) 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
JP3782968B2 (ja) 2001-12-26 2006-06-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム及びパワースキム実行方法
US6873509B2 (en) 2002-05-13 2005-03-29 Infineon Technologies Ag Use of an on-die temperature sensing scheme for thermal protection of DRAMS
JP4006634B2 (ja) 2002-10-10 2007-11-14 ソニー株式会社 情報処理装置および方法、並びにプログラム
US7112979B2 (en) 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US20040215912A1 (en) * 2003-04-24 2004-10-28 George Vergis Method and apparatus to establish, report and adjust system memory usage
US6967877B2 (en) 2003-09-09 2005-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
GB2405962B (en) * 2003-09-12 2006-01-18 Giga Byte Tech Co Ltd Arrangement and method that automatically adjust CPU clock frequency
KR101136036B1 (ko) 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
JP2005196430A (ja) 2004-01-07 2005-07-21 Hiroshi Nakamura 半導体装置および半導体装置の電源電圧／クロック周波数制御方法
JP4262647B2 (ja) 2004-07-30 2009-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、プログラム、及び記録媒体
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477076A (en) * 1993-11-29 1995-12-19 Motorola, Inc. Integrated circuit having an on chip thermal circuit requiring only one dedicated integrated circuit pin and method of operation
US5483102A (en) * 1994-05-12 1996-01-09 Intel Corporation Employing on die temperature sensors and fan-heatsink failure signals to control power dissipation
US6393374B1 (en) * 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die

Also Published As

Publication number Publication date
TWI351641B (en) 2011-11-01
DE112007001150T5 (de) 2009-02-26
JP5254224B2 (ja) 2013-08-07
CN101454752A (zh) 2009-06-10
US8044697B2 (en) 2011-10-25
WO2008003018A1 (en) 2008-01-03
TW200818001A (en) 2008-04-16
KR101038392B1 (ko) 2011-06-01
US20080001634A1 (en) 2008-01-03
US20120133578A1 (en) 2012-05-31
KR20090029745A (ko) 2009-03-23
US8461895B2 (en) 2013-06-11
JP2009541866A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
CN101454752B (zh) 高热效集成电路（ic）操作的按管芯的温度设计
US11362645B2 (en) Power managers for an integrated circuit
JP6097444B2 (ja) メモリシステムの温度情報に基づくメモリシステム管理のためのシステム及び方法
KR100987846B1 (ko) 다이당 전압 프로그래밍 장치, 방법, 시스템 및 컴퓨터 판독가능 매체
EP2596413B1 (en) Managing current and power in a computing system
CN103189814A (zh) 用于处理节点的热控制的方法和装置
US8549463B2 (en) Die expansion bus
US20140181537A1 (en) Guardband reduction for multi-core data processor
JP2014211910A (ja) 多コア・プロセッサによる信頼できるコンピューティング
CN104115091A (zh) 多层级cpu高电流保护
CN101241392A (zh) 根据工作温度的变化来动态改变功耗的微处理器及方法
CN111684426A (zh) 多节点系统低功率管理
US8122232B2 (en) Self programming slave device controller
CN111220874B (zh) 一种热仿真装置及方法
EP4260161A1 (en) Mission mode vmin prediction and calibration
US20240004560A1 (en) Efficient memory power control operations
Mohammad et al. Drop: Distributed run-time and power constraint mapping for many-core systems
WO2024049542A1 (en) Memory calibration and margin check
WO2023281464A1 (en) In-band communication interface power management fencing
CN113851181A (zh) 用于利用多单元切换修复存储器的装置、系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant