CN101471351A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN101471351A
CN101471351A CNA2008101897076A CN200810189707A CN101471351A CN 101471351 A CN101471351 A CN 101471351A CN A2008101897076 A CNA2008101897076 A CN A2008101897076A CN 200810189707 A CN200810189707 A CN 200810189707A CN 101471351 A CN101471351 A CN 101471351A
Authority
CN
China
Prior art keywords
substrate
described substrate
resin bed
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101897076A
Other languages
English (en)
Other versions
CN101471351B (zh
Inventor
高桥秀和
山田大干
门马洋平
安达广树
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101471351A publication Critical patent/CN101471351A/zh
Application granted granted Critical
Publication of CN101471351B publication Critical patent/CN101471351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

本发明涉及半导体装置以及其制造方法。在衬底的第一面上设置半导体元件。在衬底的与第一面相反的第二面上和衬底的侧面的一部分上形成树脂层。在衬底的侧面中具有水平差。具有水平差的衬底的上方部分的宽度比具有水平差的衬底的下方部分的宽度窄。因此，衬底也可以是凸字形状。

Description

半导体装置以及其制造方法
技术领域
本发明涉及半导体装置以及其制造方法。作为半导体装置尤其涉及光电转换装置。
背景技术
作为光电转换装置的一个方式，对波长为400nm至700nm的可见光区域有感知功能的装置称为光传感器或可见光传感器。一般已知光传感器或可见光传感器具有通过感测光信号读取信息的用途、通过感测周围环境的明亮度而控制电子设备等的工作的用途等。
例如，在手机或电视装置中使用有光传感器，以便根据其设置区域的周围环境的明亮度调节显示屏幕的明亮度(参照专利文献1)。
如上述那样的以光传感器或可见光传感器为例子的半导体装置通过在玻璃或薄片等的衬底上形成晶体管，然后切断(分割)衬底而形成。
在衬底的分割工序中，在多个情况下，首先使用划线装置在衬底的表面上形成槽(也称为划线)。其次，使用切割装置沿槽强制地分割衬底。另外，在进行使用激光束的衬底的分割工序中，首先对衬底选择性地照射激光束而局部性地加热衬底。其次，对进行了加热的衬底的表面使用冷却介质局部性地进行冷却。然后，通过利用产生于衬底的热应力形成龟裂而分割衬底(例如，参照专利文献1)。
[专利文献1]日本专利申请公开2001-64029号公报
在使用划线装置的衬底的分割工序中，由于设置在衬底的表面的层，有时槽不能形成为所希望的形状。其结果，因为不可以将衬底分割为所希望的形状，所以此成为降低成品率的要因。另外，因为使用按压力进行分割，所以容易从槽产生龟裂并对分割面造成负面影响。这样的分割面的外观上的问题是使成品率降低的主要原因。除了龟裂以外还产生裂纹、残缺，并且衬底越薄其强度越低，而上述的产生频率就越多。
划线装置通常使用切割器等，因为这种切割器等的刃(切割刀片)多次使用后会磨耗，所以需要更换。因为切割刀片价格昂贵，所以难于缩减制造费。
另外，因为在使用激光束的衬底的分割工序中加热衬底，所以会使衬底变形。并且，因为在衬底内残留应力所以有时在衬底中产生龟裂。
发明内容
于是，本发明的目的之一在于将设置有半导体装置的衬底制造得薄。另外，本发明的目的还在于提高薄型化的元件衬底的制造成品率。并且，本发明的目的还在于降低薄型化的元件衬底的制造成本。
在本发明中，通过将大面积衬底分割成每个半导体元件，而将多个半导体装置以芯片状取出。在本发明的分割方法中，首先将衬底的厚度加工为薄来缩减分割工序所需要的时间并且减轻用于分割的切割器等的加工工具的磨耗。进而，全分割工序不是一次性地进行，而是首先在衬底上形成用于分割半导体元件的槽，并且在形成有槽的衬底上设置树脂层。然后，在槽中分割树脂层及衬底，而分割(分开)成多个半导体装置。
从而，在本发明的半导体装置的一个方式中，在衬底的第一面上设置有半导体元件，在衬底的与第一面相反的第二面上和衬底的侧面的一部分上具有树脂层，在衬底的侧面中具有水平差，并且具有水平差的衬底的上方部分的宽度比具有水平差的衬底的下方部分的宽度窄。因此，衬底具有凸字形状。另外，也可以说衬底的截面是倒置的T字形状。进而，该倒置的T字形状只要实际上包括像T字的形状即可。
另外，在本发明的半导体装置的一个方式中，在衬底的第一面上设置有半导体元件，在衬底的与第一面相反的第二面和衬底的侧面的一部分上具有树脂层，在衬底的截面中其侧面为台阶状的梯形，台阶状的梯形的上部分的厚度比下部分的厚度厚。根据槽的形状，梯形的上部分有可能成为向下部分弯曲的形状。
在上述结构中，在半导体装置的一个方式中，树脂层所接触的衬底的侧面具有向底部扩大的曲面。另外，衬底的底面及上面为四角形，并且底面的面积比上面的面积大。
因为如上所述本发明的半导体装置具有特征性的形状，所以易辨别半导体装置的表面和背面，并且当进行利用机械的半导体装置的自动操作时也可以减少误认。
另外，半导体元件具有光电转换元件和设置有放大光电转换元件的输出的放大电路的光电转换装置。光电转换元件也可以具有层叠p型半导体层、i型半导体层和n型半导体层的结构。
在本说明书中，i半导体层是指含在该半导体中的赋予p型或n型的杂质的浓度为1×1020cm-3以下、氧及氮的浓度为1×1020cm-3以下、光传导率为暗传导率的100倍以上的半导体。该i型半导体包括含有属于元素周期表的第13族或第15族的杂质元素的半导体。换言之，因为i型半导体当有意地不添加以价电子控制为目的的杂质元素时显示弱n型导电性，所以i型半导体层包括在形成膜的同时或者之后有意地或者非有意地添加有赋予p型的杂质元素的i型半导体层。
本发明的半导体装置的制造方法的一个方式包括：在衬底的第一面上形成半导体元件的工序；从与第一面相反一侧的第二面一侧将衬底的厚度减薄而形成具有与第一面相反一侧的第三面的被减薄的衬底的工序；在被减薄的衬底的第三面一侧以及被减薄的衬底上形成槽的工序；在第三面的一部分及槽上设置树脂层的工序；以及分割被减薄的衬底的工序，其中，在设置槽的工序中形成的槽的宽度比在分割衬底的工序中分割衬底时的切割痕大。另外，也可以有省略将衬底的厚度减薄的工序的程序。
在上述设置槽的工序以及上述衬底分割工序(以下，简称为分割工序)中，作为切割工具都可以使用切割器、划线器等。优选使用切割器。在使用切割器设置槽的工序及分割元件的工序中都使用切割刀片，但是作为用于设置槽的工序的切割刀片，使用与用于分割工序的切割刀片相比其刃的厚度更薄的切割刀片。换言之，当将双方的切割痕比较时，将设置槽的工序的切割痕设定为更大。在上述设置槽的工序中在此所说的切割痕是指槽的宽度，并且在分割工序中在此所说的切割痕是指当在分割前后固定衬底位置时在元件之间衬底构件消失的区域的宽度。
在研磨上述衬底来将其厚度减薄的工序中，可以适当地组合玻璃研磨机、玻璃磨床等而使用。通过进行该研磨的工序可以降低切割刀片的磨耗。另外，通过设置上述树脂层，当处理厚度为薄的衬底时及当进行分割工序时可以抑制在所希望的元件中产生裂缝。进而，也可以减少当处理分割之后的元件时因元件彼此冲撞而产生的损伤、裂缝，而提高元件的外观检查中的成品率。并且，因为分割之后的衬底的厚度为薄，所以可以将安装本发明的半导体装置的装置的尺寸制造得小。
至于切割痕的宽度，因为设置槽的工序的切割痕的宽度比分割工序的切割痕的宽度大，所以当在分割工序中分割元件时可以在元件的端面上残留上述树脂层。换言之，在上述设置槽的工序中，树脂形成在设置有槽的衬底侧面的区域中。另一方面，树脂层不覆盖上述第一面以及当在分割工序中使用切割刀片时衬底接触切割刀片的区域。
根据本发明，通过用树脂覆盖与形成在衬底上的元件一侧相反的面以及衬底端面的一个区域，可以减少损伤、裂缝的产生而提高元件的成品率。
另外，根据本发明，通过在分割衬底之前将衬底的厚度减薄，可以降低当分割加工衬底时的切割工具的磨耗。由此可以更廉价地制造半导体装置。
另外根据本发明，可以将在分割加工衬底之后的衬底的厚度减薄。由此，可以将具有根据本发明所制造的元件的半导体装置的尺寸减小。
附图说明
图1A至1D是表示本发明的半导体装置的制造工序的图；
图2A至2C是表示本发明的半导体装置的制造工序的图；
图3A及3B是表示本发明的半导体装置的制造工序的图；
图4A及4B是表示本发明的半导体装置的制造工序的图；
图5A至5D是表示本发明的半导体装置的制造工序的图；
图6A至6C是本发明的半导体装置的截面图；
图7是本发明的半导体装置的截面图；
图8是本发明的半导体装置的截面图；
图9是表示安装有本发明的半导体装置的装置的图；
图10A及10B是表示安装有本发明的半导体装置的装置的图；
图11A及11B是表示安装有本发明的半导体装置的装置的图；
图12是表示安装有本发明的半导体装置的装置的图；
图13A及13B是表示安装有本发明的半导体装置的装置的图；
图14A至14C是本发明的半导体装置的截面照片；
图15A至15C是表示本发明的半导体装置的制造工序的图；
图16A至16C是表示本发明的半导体装置的制造工序的图。
本发明的选择图是图6C。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。但是，本领域的技术人员容易理解，本发明可以以多个不同方式实施，并且其形态和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，本发明不应该被解释为仅限于以下所示的实施方式的记载内容。注意，在用于说明实施方式的所有附图中，在不同附图之间共同使用相同的附图标记来表示相同的部分或具有同样功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，参照图1A至1D、图2A至2C、图3A及3B、图4A及4B、图5A至5D以及图6A至6C对形成有半导体元件的衬底的分割方法进行说明。在此，作为上述半导体元件的一例，举出形成有光电转换电路的衬底。
参照图1A至1D、图2A至2C、图3A及3B的元件的截面图对作为被分割的半导体元件，在衬底上形成光电转换元件及场效应晶体管的方法进行说明。在图1A中，作为衬底310使用玻璃衬底的一种的AN100(ASAHI GLASSCO.，LTD制造)。作为形成在衬底上的场效应晶体管，使用薄膜晶体管。在衬底上可以以相同工序制造光电转换元件和薄膜晶体管。因此，有易实现光电转换装置的批量生产化等的优点。注意，虽然玻璃衬底具有透光性而此对捕捉来自上面或下面的光的光电转换装置有效，但是根据诸如具有捕捉来自衬底的上面的光的目的的元件等的各种用途可以适当地使用硅薄片等。
首先，使用等离子体CVD法形成成为基底绝缘膜312的包含氮的氧化硅膜(膜厚为100nm)，进而不暴露于大气地层叠形成半导体膜，例如包含氢的非晶硅膜(膜厚为54nm)。另外，作为基底绝缘膜312也可以使用氧化硅膜、氮化硅膜、包含氮的氧化硅膜的叠层。例如，也可以形成层叠厚度为50nm的包含氧的氮化硅膜和厚度为100nm的包含氮的氧化硅膜的膜作为基底绝缘膜312。注意，包含氮的氧化硅膜或氮化硅膜用作防止如碱金属等的杂质从玻璃衬底扩散的阻挡层。
接着，使用已知的技术(固相生长法、激光结晶法、使用催化剂金属的结晶方法等)使上述非晶硅膜晶化，而形成具有晶体结构的半导体膜(晶体半导体膜)，例如多晶硅膜。这里，采用使用催化剂元素的结晶方法，获得多晶硅膜。使用旋转器添加包含10ppm(换算成重量)的镍的醋酸镍溶液。注意，可以采用使用溅射法在整个面散布镍元素的方法代替添加溶液的方法。然后，进行加热处理来实现晶化而形成具有晶体结构的半导体膜(在此为多晶硅膜)。这里，在进行热处理(500℃，1小时)之后，进行实现晶化的热处理(550℃，4小时)而获得多晶硅膜。
接着，使用稀氢氟酸等去除多晶硅膜表面上的氧化膜。此后，在大气中或在氧气氛中照射激光(XeCl：波长为308nm)以便提高晶化率且修复在晶粒中残留有的缺陷。
作为激光使用波长为400nm以下的受激准分子激光或YAG激光器的二次谐波或三次谐波。在此，使用重复频率为10Hz至1000Hz左右的脉冲激光，使用光学系统将该激光聚光成100mJ/cm2至500mJ/cm2，并且以90％至95％的重叠率进行照射而扫描多晶硅膜表面即可。在本实施方式中，在大气中以30Hz的重复频率及470mJ/cm2的能量密度照射激光。
因为在大气中或在氧气氛中进行激光照射，所以在表面上形成有氧化膜。注意，虽然在本实施方式中表示使用脉冲激光器的例子，但是也可以使用连续振荡激光器。为了当使半导体膜晶化时获得大晶粒尺寸的晶体，优选使用能够连续振荡的固体激光器，并且使用基波的二次至四次谐波。典型地，作为连续振荡激光，使用Nd：YVO4激光(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)即可。
在使用连续振荡激光器的情况下，使用非线形光学元件将从输出为10W的连续振荡YVO4激光器发射的激光转换成高次谐波。或者，也有在共振器中放入YVO4晶体和非线形光学元件而发射高次谐波的方法。而且，优选使用光学系统在照射面上形成矩形形状或椭圆形状的激光，而对处理的对象照射。此时的能量密度需要大约为0.01MW/cm2至100MW/cm2(优选为0.1MW/cm2至10MW/cm2)。于是，以大约为10cm/s至2000cm/s的速度相对于激光移动半导体膜而进行照射即可。
接着，除了通过照射上述激光而形成的氧化膜之外，使用臭氧水对表面进行120秒的处理而形成由总计1nm至5nm的氧化膜构成的阻挡层。形成该阻挡层以从膜中去除为了实现晶化而添加的催化剂元素，例如镍(Ni)。虽然在此使用臭氧水形成阻挡层，但是也可以使用在氧气氛中照射紫外线而使具有晶体结构的半导体膜的表面氧化的方法；使用氧等离子体处理使具有晶体结构的半导体膜的表面氧化的方法；等离子体CVD法；溅射法；蒸镀法等堆叠大约1nm至10nm的氧化膜而形成阻挡层。另外，在形成阻挡层之前去除通过照射激光来形成的氧化膜。
然后，使用溅射法在阻挡层上形成10nm至400nm的成为吸杂位置的包含氩元素的非晶硅膜。在此以膜厚为100nm形成膜。在此，包含氩元素的非晶硅膜使用硅靶在包含氩的气氛中形成。当使用等离子体CVD法形成包含氩元素的非晶硅膜时，成膜条件为如下：将甲硅烷和氩的流量比(SiH4:Ar)设定为1:99，将形成膜的压力设定为6.665Pa，将RF功率密度设定为0.087W/cm2，并且将形成膜的温度设定为350℃。
此后，放入加热到650℃的炉中且进行3分钟的热处理而去除催化剂元素(吸杂)。由此，降低具有晶体结构的半导体膜中的催化剂元素浓度。也可以使用灯退火装置代替炉。
接着，在以阻挡层为蚀刻停止层来选择性地去除作为吸杂位置的包含氩元素的非晶硅膜之后，使用稀氢氟酸选择性地去除阻挡层。注意，当进行吸杂时，因为镍具有易移动到高氧浓度区域的趋势，所以优选在进行吸杂之后去除由氧化膜构成的阻挡层。
注意，当不使用催化剂元素使半导体膜晶化时，就不需要上述工序诸如形成阻挡层、形成吸杂位置、用于进行吸杂的热处理、去除吸杂位置以及去除阻挡层等。
接着，在所获得的具有晶体结构的半导体膜(例如为晶体硅膜)的表面上使用臭氧水形成薄的氧化膜，此后，使用第一光掩模形成由抗蚀剂构成的掩模，并且进行蚀刻处理来将其变成所希望的形状，而形成分离成岛状的半导体膜(在本说明书中称为“岛状半导体区域331”)(参照图1A)。在形成岛状半导体区域之后，去除由抗蚀剂构成的掩模。
接着，若有需要则掺杂少量的杂质元素(硼或磷)以便控制TFT的阈值。在此，使用离子掺杂法，其中对乙硼烷(B2H6)不进行质量分离而进行等离子体的激励。
接着，在使用包含氢氟酸的蚀刻剂去除氧化膜的同时，洗涤岛状半导体区域331的表面。此后，形成成为栅极绝缘膜313的以硅为其主要成分的绝缘膜。在此，使用等离子体CVD法形成厚度为115nm的包含氮的氧化硅膜(组成比Si＝32％，O＝59％，N＝7％，H＝2％)。
接着，在栅极绝缘膜313上形成金属膜之后，使用第二光掩模形成栅电极334、布线314及315、以及端子电极350(参照图1B)。作为该金属膜，例如使用分别以30nm、370nm的厚度层叠氮化钽及钨(W)而形成的膜。
接着，作为栅电极334、布线314及315、端子电极350，除了上述以外还可以使用由选自钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)和铜(Cu)的元素、或以上述元素为其主要成分的合金材料或化合物材料构成的单层膜，或者，由它们的氮化物，例如由氮化钛、氮化钨、氮化钽、氮化钼构成的单层膜。
接着，将赋予一导电型的杂质引入到岛状半导体区域331而形成TFT113的源区或漏区域337(参照图1C)。因为在本实施方式中形成n沟道型TFT，所以将n型杂质，例如磷(P)或砷(As)引入到岛状半导体区域331。
接着，在使用CVD法形成50nm的包含氧化硅膜的第一层间绝缘膜(没图示)之后，进行将添加到各个岛状半导体区域的杂质元素活性化的工序。该活性化工序利用使用灯光源的快速热退火法(RTA法)、从背面照射YAG激光或受激准分子激光的方法、使用炉的热处理、或者组合任何上述方法的方法而进行。
接下来，以例如10nm的膜厚形成包含含有氢及氧的氮化硅膜的第二层间绝缘膜316。
接着，在第二层间绝缘膜316上形成由绝缘材料构成的第三层间绝缘膜317(参照图1D)。作为第三层间绝缘膜317，可以使用由CVD法可以获得的绝缘膜。在本实施方式中，作为第三层间绝缘膜317形成以900nm的膜厚形成的包含氮的氧化硅膜，以便提高密贴性。
接着，进行热处理(300℃至550℃的1小时至12小时的热处理，例如在氮气氛中以410℃进行1小时的处理)使岛状半导体膜氢化。进行该工序的目的是使含在第二层间绝缘膜316中的氢终止岛状半导体膜的悬空键。不管存在不存在栅极绝缘膜313，可以使岛状半导体膜氢化。
此外，作为第三层间绝缘膜317也可以采用使用硅氧烷的绝缘膜及其叠层结构。硅氧烷由硅(Si)和(O)的结合的骨架结构构成。作为取代基，使用至少包含氢的化合物(例如烷基或芳香族烃)。作为取代基，也可以使用氟。或者，作为取代基也可使用至少包含氢的化合物及氟。
在作为第三层间绝缘膜317采用使用硅氧烷的绝缘膜及其叠层结构的情况下，在形成第二层间绝缘膜316之后，也可以进行使岛状半导体膜氢化的热处理，然后形成第三层间绝缘膜317。
接着，使用第三光掩模形成由抗蚀剂构成的掩模，并且对第一层间绝缘膜、第二层间绝缘膜316以及第三层间绝缘膜317或栅极绝缘膜313选择性地进行蚀刻而形成接触孔。然后，去除由抗蚀剂构成的掩模。
注意，第三层间绝缘膜317根据需要形成即可。在不形成第三层间绝缘膜317的情况下，在形成第二层间绝缘膜316之后，对第一层间绝缘膜、第二层间绝缘膜316及栅极绝缘膜313选择性地进行蚀刻而形成接触孔。
接着，在使用溅射法形成金属叠层膜之后，使用第四光掩模形成由抗蚀剂构成的掩模，并且对金属膜选择性地进行蚀刻而形成布线319、连接电极320、端子电极351、TFT113的源电极或漏电极341。然后，去除由抗蚀剂构成的掩模。注意，本实施方式的金属膜是膜厚为100nm的Ti膜、膜厚为350nm的包含少量的Si的Al膜和膜厚为100nm的Ti膜的三层的叠层。
在布线319、连接电极320、端子电极351及TFT113的源电极或漏电极341由单层的导电膜形成的情况下，以耐热性、电导率等的观点而言，优选使用钛膜(Ti膜)。另外，也可以使用由选自钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和铂(Pt)的元素、以上述元素为其主要成分的合金材料或化合物材料构成的单层膜，或由它们的氮化物，例如氮化钛、氮化钨、氮化钽或氮化钼构成的单层膜。通过作为布线319、连接电极320、端子电极351、TFT113的源电极或漏电极341采用单层膜，可以减少制造步骤中的膜的形成次数。
通过进行上述工序，可以制造使用多晶硅膜的顶栅型TFT113。
接着，形成导电金属膜(钛(Ti)或钼(Mo)等)。作为该导电金属膜，使用不易与以后形成的光电转换层(典型地为非晶硅)起反应而变成合金的导电金属膜。然后，使用第五光掩模形成由抗蚀剂构成的掩模，并且对导电金属膜选择性地进行蚀刻而形成覆盖布线319的保护电极318、保护电极345、保护电极346以及保护电极348(参照图2A)。在此，使用利用溅射法可以获得的膜厚为200nm的Ti膜。注意，连接电极320、端子电极351及TFT113的源电极或漏电极也同样地被导电金属膜覆盖。因此，导电金属膜还覆盖在这些电极中的露出有第二层的Al膜的侧面，而该导电金属膜还可以防止铝原子扩散到光电转换层。
然而，在布线319、连接电极320、端子电极351及TFT113的源电极或漏电极341由单层导电膜形成的情况下，不需要形成保护电极318、保护电极345、保护电极346以及保护电极348。
接着，在第三层间绝缘膜317上形成包括p型半导体层111p、i型半导体层111i及n型半导体层111n的光电转换层111。
作为p型半导体层111p，使用等离子体CVD法形成包含属于元素周期表13族的杂质元素如硼(B)的半晶(也称为微晶：microcrystal)硅膜即可。
作为形成微晶硅膜的方法的一例，可以举出混合硅烷气体及氢或者硅烷气体及氢和稀有气体通过辉光放电等离子体而形成的方法。使用氢或者氢及稀有气体来将硅烷稀释为10倍至2000倍。因此需要大量的氢或者氢及稀有气体。衬底的加热温度设定为100℃至300℃，优选设定为120℃至220℃。为了使用氢使微晶硅膜的成长表面惰性化并且促进微晶硅的成长，优选以120℃至220℃形成膜。在形成膜的处理中，活性种的SiH自由基、SiH2自由基、SiH3自由基基于晶核进行结晶成长。另外，也可以在硅烷等的气体中混合GeH4、GeF4等的氢化锗、氟化锗，或者对硅添加碳或锗，而调节能带幅度。在对硅添加碳的情况下能带幅度变宽。在对硅添加锗的情况下，能带幅度变窄。
另外，布线319及保护电极318与光电转换层111的最下层接触。在本实施方式中与p型半导体层111p接触。
在形成p型半导体层111p之后，依次还形成i型半导体层111i、n型半导体层111n。由此形成包括p型半导体层111p、i型半导体层111i及n型半导体层111n的光电转换层111。
作为i型半导体层111i，例如使用等离子体CVD法形成微晶硅膜即可。此外，作为n型半导体层111n可以形成包含属于元素周期表15族的杂质元素如磷(P)的微晶硅膜，或者，也可以在形成微晶硅膜之后，引入属于元素周期表15族的杂质元素。
此外，作为p型半导体层111p、i型半导体层111i、n型半导体层111n，不仅可以使用微晶半导体膜，而且可以使用非晶半导体膜。另外，也可以使用通过上述的催化剂或进行激光晶化处理而形成的多晶半导体膜。
进而，也可以应用使用微晶硅、利用智能切割法形成的单晶硅。
接着，在整个面上形成厚度为1μm至30μm的由绝缘材料(例如，包含硅的无机绝缘膜)构成的密封层324而获得如图2B所示的状态。在此，作为绝缘材料膜，使用CVD法形成膜厚为1μm的包含氮的氧化硅膜。通过使用由CVD法形成的绝缘膜，实现密贴性的提高。
接着，在对密封层324进行蚀刻设置开口部之后，使用溅射法形成布线121及122。布线121及122使用溅射法由钛膜(Ti膜)(200nm)形成。
接下来，覆盖露出的面地形成保护膜117(参照图3A)。作为保护膜117，在本实施方式中使用氮化硅膜。该保护膜117可以防止水分或有机物等的杂质混入到光电转换层111或TFT113。
接着，对在上层的端子电极与下层的布线121或布线122电连接的区域中的保护膜进行蚀刻而形成接触孔。
然后在保护膜117上形成密封膜118。密封膜118用于当加工以后形成于上层的端子电极时阻止蚀刻。密封膜118也用作平坦化膜。在本实施方式中，使用感光性聚酰亚胺且以2.5μm的厚度形成密封膜118。作为密封膜118，也可以使用感光性聚酰亚胺的Ohmcoat1012B(NAMICS CORPORATION制造)。
接着，在密封膜118上例如使用镍(Ni)膏剂且利用溅射法形成钛膜(Ti膜)(100nm)、镍膜(Ni膜)(300nm)和金膜(Au膜)(50nm)的叠层膜。如此所获得的端子电极123及端子电极124的密贴强度超过5N，而作为端子电极具有充分的密贴强度。
通过上述工序形成可以实现焊接的端子电极123及端子电极124，而可以获得图3B所示的结构。
实际上，在图3B的阶段形成的包括光电转换层及TFT等的一个光电转换电路元件通过在大面积衬底上形成各个元件材料来可以进行批量生产。从一个大面积衬底(例如，600cm×720cm)可以制造出大量的光电转换电路元件(例如，2mm×1.5mm)。图4A及4B表示该工序。
在图4A中，在大面积衬底161上形成有元件层151、密封膜118、端子电极123及124。在图4A、4B中，元件层151包括形成在大面积衬底161和密封膜118之间的所有结构(参照图3B)。
大面积衬底161在彼此相邻的元件层151之间被分割，并且成为具有各个元件的衬底164(参照图4B)。注意，在此，衬底164具有树脂层163所覆盖的第一区域和露出侧面的第二区域，并且以衬底截面的台阶形状的梯形的上部分的厚度为第一区域厚度1000、以衬底截面的台阶形状的梯形的下部分的厚度为第二区域厚度1001。
图5A表示如此形成有包括光电转换层及TFT等的光电转换元件103的大面积衬底161的俯视图。在此，为了进行说明，表示在大面积衬底161上形成有两个光电转换元件103的状态。图5A中，光电转换元件103的尺寸(就是说，被分开的半导体装置的尺寸)可以设定为2mm×1.5mm、2mm×1.2mm、1mm×1.2mm。
使用沿线A-B的截面图的图5B至5D和图6A及6B对分割该衬底的工序进行说明。在此，将光电转换元件103表示在下一侧。
在形成有该光电转换元件103的面上贴切割胶带(dicing tape)，并且如图5C所示，使用研磨装置对大面积衬底161的与形成有光电转换元件103的面相反面进行研磨。该研磨工序有助于当以后使用切割器分开大面积衬底161时降低切割刀片的刃的磨耗。在此，对厚度为0.5mm的大面积衬底161进行研磨而将其厚度变成0.25mm。至于进行研磨的手段，可以组合研磨机、磨床等来使用。当进行研磨工序时优选设定使用粗糙的砂布和细的砂布的两个阶段以上。
接着，如图5D所示，对残留的部分的大面积衬底161进行到中途的削除(在本说明书中也称为“半割”)，来形成槽162。
在本实施方式中，在形成槽162的工序，也就是设置槽的工序中，将槽162的深度设定为大面积衬底161的深度的一半。具体而言，使用宽度为0.16mm的切割刀片形成深度为0.03mm至0.05mm左右的槽162。
接着，在揭下切割胶带之后，使用旋涂器从槽162的上面进行树脂涂层处理，而如图6A所示形成树脂层163。
在形成有用作减震器(shock absorber)的树脂层的情况下，可以进一步提高半导体装置的耐压性。例如，即使对设置有本发明的树脂层的半导体装置施加大约为20N的压力也不会使其破损而可以耐该压力。
作为树脂层的材料，也可以使用诸如聚酰亚胺(polyimide)、芳香族聚酰胺、聚苯并咪唑(polybenzimidazole)等的耐热高分子或硅氧烷树脂。另外，还可以使用诸如聚乙烯醇、聚乙烯醇缩丁醛等的乙烯树脂、环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、蜜胺树脂、氨甲酸酯树脂等的树脂材料。在此，作为材料使用丙烯。
另外，在覆盖性好的涂敷条件下以100nm至1000μm(优选以膜厚为1μm至20μm)的厚度形成树脂层163。在此，以6μm的厚度形成丙烯。
进而，在上述树脂层163上贴切割胶带，并且如图6B所示对与槽162层叠且为槽162的内侧的部分使用0.1mm的切割刀片切割大面积衬底161和树脂层163。该工序即分割工序。在分割工序中使用的切割刀片的宽度比在设置槽的工序中使用的切割刀片的宽度窄。由此，可以将树脂层163形成在形成有光电转换元件103的衬底164的端面的部分上。注意，当使用切割刀片切割时，既可以从衬底的形成有光电转换元件103的面一侧切割，又可以从与形成有光电转换元件103的面相反的面一侧切割。在本实施方式中，因为易辨别设于衬底上的标记而确认衬底位置的关系，所以从衬底的形成有光电转换元件103的面一侧切割。
虽然也取决于树脂层的形成条件，但是此时玻璃和树脂层成为如图6C所示的一例那样的形状。在元件中，虽然当进行该分割工序时切割刀片接触衬底的基层材料的部分的衬底露出，但是树脂覆盖其他部分。树脂层163的角的部分具有圆形。
另外，为了提高衬底的端部的覆盖性，因为衬底的厚度比树脂层厚，所以优选将树脂层也设定得厚。为了将树脂层形成得厚，也可以采用叠层结构。图15A至15C表示层叠树脂层的例子。
图15A对应于图6A，在大面积衬底161中，在与形成有光电转换元件103的面相反的面上形成有树脂层163。接着在树脂层163上进一步形成树脂层而形成树脂层170。在本实施方式中，层叠与树脂层163相同材料的树脂层(参照图15B)。与图6A至6C同样地，使用切割刀片分割被切割胶带固定的树脂层170及大面积衬底161，而形成在端面上设置有树脂层且形成有光电转换元件103的衬底164(参照图15C)。因为在上述工序中形成的图15C的半导体装置与图6A至6C相比其树脂层厚，所以成为衬底164和树脂层的端部一致的形状。
通过层叠用作减震器的树脂层，可以进一步提高半导体集成电路的耐压性。
另外，因为在本实施方式中形成槽且在槽上形成树脂层，所以可以在槽的底面上形成厚的树脂层。进而因为在形成树脂层之后层叠树脂层和衬底并进行切割，所以使半导体装置的侧面中树脂层的端部和衬底的端部一致。因为在半导体装置的侧面上不露出衬底的上一侧的端部，所以可以防止衬底的端部的破损或残缺。另外，因为通过层叠形成树脂层而将其形成得厚时可以在半导体装置的侧面上使衬底的端部和树脂层的端部的距离变长，所以更可以减少对衬底的损伤。
如上所述，将形成有光电转换元件103的衬底164在端子电极123、124的部分中使用焊料363及364安装到衬底360(参照图3B)。注意，衬底360上的电极361使用焊料363安装到端子电极123。另外，衬底360上的电极362使用焊料364安装到端子电极124。
在图3B所示的光电转换元件中，通过使用具有透光性的衬底164及衬底360，入射到光电转换层111的光可以从衬底164一侧及衬底360一侧的双方入射。
也可以使半导体装置对当使用焊料或各向异性导电膜安装时所进行的加热处理也具有耐热性，以便不使树脂层露出在光电转换元件一侧。
在作为树脂层163使用含有色素的材料的情况下，可以使用所形成的光电转换元件作为颜色传感器。例如，如果树脂层为蓝色，则该光电转换元件成为对蓝色发生反应的颜色传感器。另外，如果接触于树脂层的衬底的厚度薄，则可以降低从衬底表面入射的光中透过衬底侧面或被吸收的光的比率。因此，可以扩大可接受光的角度。
通过使用如上所述的制造方法制造光电转换元件，可以降低成本且提高成品率。注意，虽然作为元件的一例举出了光电转换元件，但是本发明的特征在于元件的切割方法，而其只要是从衬底分割而制造的元件就可以用于任何元件。
实施方式2
作为实施方式1所示的n沟道型晶体管及p沟道型晶体管，可以使用多种形态的场效应晶体管。因此，对所使用的晶体管的种类没有限制。例如，可以使用具有以非晶硅、多晶硅、微晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)等。在使用TFT的情况下，具有多样的优点。例如，因为可以在比单晶硅的情况低的温度下制造，所以可以实现制造成本的缩减或制造装置的大型化。因为可以使用更大的制造装置，所以可以在大型衬底上制造。从而，因为可以同时制造多个光电转换装置，所以可以以低成本制造。进而，因为制造温度低，所以可以使用耐热性低的衬底。从而，可以在透光衬底上制造晶体管。并且，使用透光衬底上的晶体管可以抑制在光电转换元件中的光的透过。
另外，当制造多晶硅时，通过使用如实施方式1所示的催化剂(镍等)，可以进一步提高结晶性，而可以制造电气特性好的晶体管。其结果，可以在衬底上集成地形成需要高速工作的电路。另外，当制造微晶硅时，通过使用催化剂(镍等)，可以进一步提高结晶性，而可以制造电气特性好的晶体管。此时，不照射激光而只施加热处理，就可以提高结晶性。在当进行结晶化时不使用激光的情况下，可以抑制硅的结晶性的不均匀性。因此，可以降低在晶体管之间的特性的不均匀性。注意，可以不使用催化剂(镍等)而制造多晶硅或微晶硅。
或者，可以使用半导体衬底或SOI衬底形成晶体管。由此，可以制造特性、尺寸或形状等的不均匀性少、电流供给能力高、尺寸小的晶体管。通过使用这种晶体管，可以实现电路的低耗电化或电路的高集成化。
或者，也可以使用具有诸如氧化锌、硅锗、砷化镓、氧化锡、IZO(氧化铟锌)、ITO(氧化铟锡)、a-InGaZnO等的化合物半导体或氧化物半导体的晶体管，或者将上述化合物半导体或氧化物半导体薄膜化的薄膜晶体管等。由此，可以降低制造温度，例如，可以在室温下制造薄膜晶体管。其结果，可以在耐热性低的衬底，诸如塑料衬底或薄膜衬底上直接形成晶体管。
或者，也可以利用使用喷墨法或印刷法形成的晶体管等。由此，可以在室温下、以低真空度、或在大型衬底上制造晶体管。另外，因为不使用掩模(中间掩模)也可以制造晶体管，所以可以容易改变晶体管的布局。再者，由于不需要使用抗蚀剂，所以材料费变得便宜，并且可以缩减工序数。并且，因为只在衬底上的需要的部分中形成膜，所以与在整个面上形成膜之后进行蚀刻的制造方法相比，不浪费材料而可以实现低成本。
或者，也可以使用具有有机半导体或碳纳米管的晶体管等。因此，可以在可以弯曲的衬底上形成晶体管。因此，可以使它对冲撞具有高耐性。
另外，至于场效应晶体管，可以使用多种多样的种类的场效应晶体管，并且可以在多样的衬底上形成。从而，也可以在同一个衬底上形成有为了实现预定的机能而需要的所有电路。例如，可以将为了实现预定的机能而需要的所有电路形成在玻璃衬底、塑料衬底、单晶衬底、或SOI衬底等各种各样的衬底上。注意，本实施方式的光电转换装置通过使用薄膜晶体管构成场效应晶体管而可以在玻璃衬底等的透光衬底上形成。从而，因为在衬底的上面形成光电转换元件的情况下，不限于仅接受来自衬底上面一方的光，而可以使用光电转换元件接受从衬底的背面透过衬底的光，所以有可以提高接受光效率的效果。
注意，本实施方式可以与本说明书中的其他实施方式的技术要素组合而实施。
实施方式3
在本实施方式中，参照图7及图8对在本发明的光电转换装置中形成框体而控制光的入射方向的例子进行说明。
图7表示对图3B的光电转换装置进行如下工序的状态：在将衬底360上的电极361、362夹着焊料363、364安装到端子电极123、124之后形成框体601，而将入射到光电转换层111的光设定成只从衬底360一侧入射，而不从衬底164一侧入射。在框体601中设置有开口部，以便可以将光入射到形成光电转换层111的区域。
虽然在图7中存在有布线121，但是因为从衬底360一侧入射的光透过密封层324斜入射到光电转换层111，所以可以产生光电流且感测光。
注意，作为框体601，只要其具有遮断光的功能就可以使用任何材料。例如可以使用金属材料或具有黑色颜料的树脂材料等形成框体601。
图8表示对图3B的光电转换装置进行如下工序的状态：在将衬底360上的电极361、362夹着焊料363、364安装到端子电极123、124之后形成框体601，而将入射到光电转换层111的光设定成只从衬底164一侧入射，而不从衬底360一侧入射。在框体601中设置有开口部，以便可以将光入射到衬底164一侧的形成光电转换层111的区域。
在图8中，因为从衬底164一侧入射的光透过具有透光性的树脂层163斜入射到光电转换层111，所以可以产生光电流且感测光。
注意，本实施方式可以与本说明书中的其他实施方式的技术要素组合而实施。
实施方式4
在本实施方式中，对将根据本发明而获得的光电转换装置安装到各种电子设备的例子进行说明。作为可以使用本发明的电子设备，可以举出电脑、显示器、手机、电视等。图9、图10A及10B、图11A及11B、图12、图13A及13B表示这些电子设备的具体例子。
图9表示手机，该手机包括主体A701、主体B702、框体703、操作键704、声音输入部705、声音输出部706、电路衬底707、显示面板A708、显示面板B709、铰链710、透光材料部711、以及光电转换装置712。本发明可以用于光电转换装置。
光电转换装置712感测透过透光材料部711的光，并且根据所感测的外部光的发光强度控制显示面板A708及显示面板B709的亮度，进而根据光电转换装置712所获得的发光强度控制操作键704的照明。由此可以降低手机的耗电量。
图10A及10B表示手机的另一例子。在图10A及10B中表示主体721、框体722、显示面板723、操作键724、声音输出部725、声音输入部726、光电转换装置727、光电转换装置728。
图10A所示的手机通过使用设置在主体721中的光电转换装置727感测外部的光，可以控制显示面板723及操作键724的亮度。
另外在图10B所示的手机中，除了图10A的结构以外，在主体721的内部还设置有光电转换装置728。通过使用光电转换装置728，也可以感测设置在显示面板723中的背光灯的亮度。
图11A表示电脑，该电脑包括主体731、框体732、显示部733、键盘734、外部连接端口735、定位装置736等。
图11B表示诸如电视接收机等之类的显示装置。该显示装置由框体741、支架742、显示部743等构成。
至于设置在图11A的电脑的显示部733及图11B所示的显示装置的显示部743，图12表示使用液晶面板时的详细结构。
图12所示的液晶面板762内置在框体761中，并且具有衬底751a及衬底751b、衬底751a及衬底751b之间夹有的液晶层752、偏振滤波片752a及偏振滤波片752b以及背光灯753等。另外，框体761中形成有光电转换装置754。
使用本发明而制造的光电转换装置754感测来自背光灯753的光量，并且使该信息反馈而调节液晶面板762的亮度。
图13A和13B表示将本发明的光电转换装置安装在拍摄装置中例如数码相机中的实例。图13A是当从正面看时的数码相机的透视图，而图13B是当从背面看时的数码相机的透视图。在图13A中，该数码相机具有释放按钮801、主开关802、取景器窗口803、闪光部分804、透镜805、照相机镜筒806、以及框体807。
此外，在图13B中，提供取景器目镜窗口811、监视器812以及操作按钮813。
当释放按钮801按到一半位置时，聚焦机制和曝光机制工作，当释放按钮801按到最低位置时，快门按钮开启。
通过按下主开关802或使主开关802旋转，来切换数码相机的电源的ON/OFF。
取景器窗口803配置在数码相机的前透镜805的上部，它是用于从图13B所示的取景器目镜窗口811确认照相范围或焦点位置的装置。
闪光部分804配置在数码相机的前表面的上部，当目标亮度低时，通过按下释放按钮，在快门按钮开启的同时照射辅助光。
透镜805配置在数码相机的正面。透镜由聚焦透镜、变焦透镜等构成，并与未图示的快门按钮和光圈一起构成照相光学系统。此外，在透镜的后面提供图像拍摄元件，例如CCD(电荷耦合装置；Charge Coupled Device)等。
照相机镜筒806移动透镜位置以调节聚焦透镜、变焦透镜等的焦点。当摄影时，通过将照相机镜筒滑出，使透镜805向前移动。此外，当携带时，将透镜805向后移动成紧缩状态。注意，本实施例中采用可以通过滑出照相机镜筒来缩放拍摄目标的结构，然而，本发明的结构不限于此，还可以为通过框体807内部的照相光学系统的结构，不滑出照相机镜筒也可以缩放拍摄的数码相机的结构。
取景器目镜窗口811提供在数码相机背面的上部，该取景器目镜窗口是为了当检查拍摄范围或焦点时通过它进行查看而提供的窗口。
操作按钮813是提供在数码相机的背面的各种功能按钮，由调整按钮、菜单按钮、显示按钮、功能按钮、以及选择按钮等构成。
通过将本发明的光电转换装置组装在图13A及13B所示的照相机中，光电转换装置可以感测有没有光以及光的强度，由此可以进行照相机的曝光调整等。本发明的光电转换装置因为可以缩减构成光电转换电路的场效应晶体管的数目且使安装面积变小，所以可以将装置小型化。具备光电转换电路的零部件诸如光传感器的小型化特别当将其用于携带电子设备时有用。
本发明的光电转换装置也可以应用于其它电子设备，例如，投影电视机和导航系统等。就是说，可以应用于需要测量光的任何装置。
注意，本实施方式可以与本说明书中的其他实施方式的技术要素组合而实施。
实施方式5
在本实施方式中，参照图16A至16B对在用作颜色传感器的半导体装置中设置具有黑矩阵或彩色滤光片等的衬底的结构例进行说明。
图16A所示的半导体装置具有光电转换元件180、从大面积衬底分割的衬底181、树脂层182、形成有绝缘层184、彩色层185a、185b、185c、遮光层186a、186b的衬底183。
彩色层185a、185b、185c用作彩色滤光片，并且在本实施方式中彩色层185a、185b、185c分别具有如红色(R)、绿色(G)、蓝色(B)不同的颜色。遮光层186a、186b用作黑矩阵，并且具有遮断光的机能，以便防止不合适的光从外部照射到彩色层185a、185b、185c及光电转换元件180而不正常工作。另外，彩色层及遮光层也可以形成在衬底181一侧。
树脂层182与衬底181的一部分接触，并且以覆盖形成有绝缘层184、彩色层185a、185b、185c、遮光层186a、186b的衬底183的方式形成。在图16A中，在夹着绝缘层184贴合衬底181及衬底183之后，以分割的方式去除衬底183及绝缘层184的一部分而形成槽，并且在形成树脂层182之后分割树脂层182及衬底181。另外，也可以在夹着绝缘层184贴合衬底181及衬底183之前，分割衬底183及绝缘层184，并且将被分割的衬底183及绝缘层184贴合到衬底181。
图16B表示在图16A中去除到衬底181的一部分而形成槽的例子。树脂层182也覆盖衬底181的侧面的一部分。
图16C表示在图16A中以残留衬底183的一部分的方式去除其而形成槽的例子。树脂层182只覆盖衬底183的侧面的一部分。
如此，可以采用在一个半导体装置中设置多个颜色的彩色滤光片的结构。使用本发明制造具有光电转换元件的半导体装置，可以降低颜色传感器的成本且提高成品率。
注意，本实施方式可以与本说明书中的其他实施方式的技术要素组合来实施。
实施例1
在实施例1中，使用显微镜照片对根据本发明所形成的元件的断面形状进行说明。
在此，表示如实施方式1所示的形成光电转换元件的例子。注意，在此使用CMP法对厚度为0.5mm的大面积衬底161进行研磨直至其厚度成为0.25mm，并且在形成槽的工序中使用宽度为0.16mm的切割刀片形成深度为0.03mm至0.05mm左右的槽，且形成厚度为6μm的丙烯。另外，在进行分割工序中，使用0.1mm的切割刀片分割。
图14A表示分割而形成的衬底164的截面形状。衬底164形成有光电转换元件，并且在上部可以看到端子电极123及端子电极124。注意，衬底164的厚度设定为0.25mm，就是250μm，但是实际的厚度为283μm。另外，图14A至14C的缩尺都表示在图的左边。
图14B表示衬底164的端部的截面形状。在端部形成有树脂层163。树脂层163在玻璃的厚度方向上的下一半中形成得厚，其局部的厚度为30μm左右。树脂层163的内侧具有如成为凸的圆形。另外，在衬底的上一半，就是近于形成有端子电极123的面的侧面中，因在分割工序中切割刀片接触衬底，而没形成有树脂层163。
图14C表示衬底164的底面，就是与形成有端子电极123的面相反的面的截面形状。虽然将树脂层163的目标厚度设定为6μm，但是在此形成为6.46μm。
从而，在本发明的半导体装置中，在衬底的第一面上设置有半导体元件，在衬底的与第一面相反的第二面和衬底的侧面的一部分上具有树脂层，在衬底的侧面中具有水平差，并且具有水平差的衬底的上方部分的宽度比具有水平差的衬底的下方部分的宽度窄。因此，衬底具有凸字形状。也可以说衬底的截面是倒置的T字形状。该倒置的T字形状只要实际上包括像T字的形状即可。
另外，在本发明的半导体装置中，在衬底的第一面上设置有半导体元件，在衬底的与第一面相反的第二面上和衬底的侧面的一部分上具有树脂层，在衬底的截面中其侧面为台阶状的梯形，台阶状的梯形的上部分的厚度比下部分的厚度厚。根据槽的形状，梯形的上部分有可能成为向下部分弯曲的形状。
在上述结构中，半导体装置的一个方式的树脂层所接触的衬底的侧面具有向端边扩大的曲面。另外，衬底的底面及上面为四角形，而底面的面积比上面的面积大。
因为如上所述本发明的半导体装置具有特征性的形状，所以易辨别半导体装置的表面和背面，并且当进行利用机械的自动操作时也可以减少误认。
如此，形成有树脂层163的衬底164是缓和了物理上的冲撞，并减少了外观上的损伤、裂纹，且制造成品率得到提高的衬底。
本申请基于2007年12月28日在日本专利局受理的日本专利申请序列号2007-340013而制作，所述申请内容包括在本说明书中。

Claims (19)

1.一种半导体装置，包括：
形成在衬底的第一面上的半导体元件；以及
形成在所述衬底的与所述第一面相反的第二面上以及所述衬底的侧面的一部分上的树脂层。
2.根据权利要求1所述的半导体装置，其中所述衬底为凸字形状。
3.一种半导体装置，包括：
形成在衬底的第一面上的半导体元件；以及
形成在所述衬底的与所述第一面相反的第二面和所述衬底的侧面的一部分上的树脂层，
其中，所述衬底的截面为梯形状，并且所述梯形状的侧面具有台阶状，
并且，所述衬底的所述台阶梯形状的上部分的厚度比所述台阶梯形状的下部分的厚度厚。
4.根据权利要求3所述的半导体装置，其中所述梯形具有其上部分向其下部分弯曲的形状。
5.根据权利要求1或3所述的半导体装置，其中所述树脂层所接触的所述衬底的侧面具有向底部扩大的曲面。
6.根据权利要求1或3所述的半导体装置，
其中，所述衬底的第一面及所述衬底的第二面为四角形，
并且，所述衬底的所述第二面的面积比所述衬底的所述第一面的面积大。
7.根据权利要求1或3所述的半导体装置，
其中，所述半导体元件包括配备有光电转换元件和放大该光电转换元件的输出的放大电路的光电转换装置，
并且，所述光电转换元件具有层叠p型半导体层、i型半导体层和n型半导体层的结构。
8.根据权利要求1或3所述的半导体装置，其中所述衬底具有透光性。
9.根据权利要求1或3所述的半导体装置，其中所述树脂层具有透光性。
10.根据权利要求1或3所述的半导体装置，
其中，所述衬底具有透光性，
并且，所述树脂层由透过绿色的光的材料构成。
11.根据权利要求1或3所述的半导体装置，
其中，所述衬底具有透光性，
并且，所述树脂层由透过蓝色的光的材料构成。
12.根据权利要求1或3所述的半导体装置，
其中，所述衬底具有透光性，
并且，所述树脂层由透过红色的光的材料构成。
13.一种半导体装置的制造方法，包括：
在衬底的第一面上形成半导体元件；
从与所述第一面相反一侧的第二面一侧将所述衬底的厚度减薄而形成具有与所述第一面相反的第三面的被减薄的衬底；
在所述第三面一侧以及被减薄的衬底上形成槽；
在所述第三面的一部分及所述槽上形成树脂层；以及
分割所述被减薄的衬底，
其中，当形成所述槽时形成的槽的宽度比分割所述被减薄的衬底时的切割痕的宽度大。
14.根据权利要求13所述的半导体装置的制造方法，其中当形成所述槽时和当分割所述衬底时使用厚度不同的切割刀片。
15.根据权利要求13所述的半导体装置的制造方法，其中当将所述衬底减薄时、当形成所述槽时以及当分割所述衬底时，使用切割胶带固定所述衬底。
16.根据权利要求13所述的半导体装置的制造方法，其中当分割所述衬底时，辨别形成于所述被减薄的衬底上的标记，并且在确认所述被减薄的衬底的位置的同时，切割且分割所述槽的内侧。
17.一种半导体装置的制造方法，包括：
在衬底的第一面上形成半导体元件；
在所述衬底的与所述第一面相反的第二面一侧上以及所述衬底上形成槽；
在所述第二面上形成树脂层；以及
分割所述衬底，
其中，当形成所述槽时形成的槽的宽度比分割所述衬底时的切割痕的宽度大。
18.根据权利要求17所述的半导体装置的制造方法，其中当形成所述槽时以及当分割所述衬底时，使用切割胶带固定所述衬底。
19.根据权利要求17所述的半导体装置的制造方法，其中当分割所述衬底时，辨别形成于所述衬底上的标记，并且在确认所述衬底的位置的同时，切割且分割所述槽的内侧。
CN2008101897076A 2007-12-28 2008-12-26 半导体装置以及其制造方法 Expired - Fee Related CN101471351B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007340013 2007-12-28
JP2007340013 2007-12-28
JP2007-340013 2007-12-28

Publications (2)

Publication Number Publication Date
CN101471351A true CN101471351A (zh) 2009-07-01
CN101471351B CN101471351B (zh) 2013-09-25

Family

ID=40566490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101897076A Expired - Fee Related CN101471351B (zh) 2007-12-28 2008-12-26 半导体装置以及其制造方法

Country Status (6)

Country Link
US (1) US8999818B2 (zh)
EP (1) EP2075840B1 (zh)
JP (3) JP5325567B2 (zh)
KR (1) KR101611161B1 (zh)
CN (1) CN101471351B (zh)
TW (1) TWI496276B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560915A (zh) * 2015-10-01 2017-04-12 松下知识产权经营株式会社 元件芯片的制造方法和电子部件安装结构体的制造方法
CN110289271A (zh) * 2016-03-23 2019-09-27 大连东方科脉电子股份有限公司 可弯曲显示基板薄膜及其制造方法、显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5317712B2 (ja) 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2011119535A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体製造装置及び半導体装置の製造方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
TWI445168B (zh) 2011-11-16 2014-07-11 E Ink Holdings Inc 光感測元件
JP5914060B2 (ja) 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9394614B2 (en) 2013-04-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming projections and depressions, sealing structure, and light-emitting device
KR102149332B1 (ko) * 2013-08-26 2020-08-31 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
US20170179199A1 (en) * 2015-12-18 2017-06-22 Dpix, Llc Method of screen printing in manufacturing an image sensor device
WO2017217306A1 (ja) * 2016-06-15 2017-12-21 株式会社村田製作所 半導体部品および半導体部品の製造方法
US10424566B2 (en) * 2016-12-30 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333622A (ja) 1986-07-28 1988-02-13 Minolta Camera Co Ltd 受光素子接続構造及びその製造方法
JP2735200B2 (ja) 1987-12-01 1998-04-02 大日本印刷株式会社 グラビア輪転機の版胴交換方法及び装置
JPH0737323Y2 (ja) 1988-03-28 1995-08-23 京セラ株式会社 カラーセンサー
US4851371A (en) * 1988-12-05 1989-07-25 Xerox Corporation Fabricating process for large array semiconductive devices
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
US5261156A (en) * 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JPH0677510A (ja) * 1992-08-24 1994-03-18 Canon Inc 光起電力素子
JPH06204336A (ja) 1992-10-28 1994-07-22 Victor Co Of Japan Ltd 半導体基板の分割方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP4234269B2 (ja) 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP3328647B2 (ja) 2000-08-22 2002-09-30 サンユレック株式会社 光電子部品の製造方法
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002329576A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US6607941B2 (en) 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
JP2003255386A (ja) 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004265889A (ja) * 2003-01-16 2004-09-24 Tdk Corp 光電変換素子、光電変換装置、及び鉄シリサイド膜
JP2004349275A (ja) 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005026314A (ja) 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JP4499385B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2005216941A (ja) 2004-01-27 2005-08-11 New Japan Radio Co Ltd チップサイズ半導体装置およびその製造方法
JP2006032886A (ja) * 2004-06-15 2006-02-02 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法及びカメラモジュール
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US8704803B2 (en) * 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
JP4042749B2 (ja) * 2005-02-21 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
JP2006270076A (ja) * 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
KR100738730B1 (ko) * 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
JP4103896B2 (ja) 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
EP1724844A2 (en) 2005-05-20 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
JP4619318B2 (ja) 2005-05-23 2011-01-26 株式会社半導体エネルギー研究所 光電変換装置
DE602006001686D1 (de) * 2005-05-23 2008-08-21 Semiconductor Energy Lab Photoelektrische Umwandleranordnung und Verfahren zu ihrer Herstellung
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
KR101401528B1 (ko) * 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) * 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560915A (zh) * 2015-10-01 2017-04-12 松下知识产权经营株式会社 元件芯片的制造方法和电子部件安装结构体的制造方法
CN106560915B (zh) * 2015-10-01 2021-10-01 松下知识产权经营株式会社 元件芯片的制造方法和电子部件安装结构体的制造方法
CN110289271A (zh) * 2016-03-23 2019-09-27 大连东方科脉电子股份有限公司 可弯曲显示基板薄膜及其制造方法、显示装置
CN110289271B (zh) * 2016-03-23 2022-04-12 大连东方科脉电子股份有限公司 可弯曲显示基板薄膜及其制造方法、显示装置

Also Published As

Publication number Publication date
JP2014241415A (ja) 2014-12-25
JP5325567B2 (ja) 2013-10-23
JP5581428B2 (ja) 2014-08-27
US8999818B2 (en) 2015-04-07
EP2075840A3 (en) 2011-03-09
JP2009177160A (ja) 2009-08-06
US20090174023A1 (en) 2009-07-09
EP2075840A2 (en) 2009-07-01
KR20090073031A (ko) 2009-07-02
JP5844858B2 (ja) 2016-01-20
TWI496276B (zh) 2015-08-11
EP2075840B1 (en) 2014-08-27
JP2013254969A (ja) 2013-12-19
KR101611161B1 (ko) 2016-04-11
TW200941715A (en) 2009-10-01
CN101471351B (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
CN101471351B (zh) 半导体装置以及其制造方法
CN101919057B (zh) 半导体器件和制造半导体器件的方法
US8207591B2 (en) Photoelectric conversion device
CN1877269B (zh) 光电转换装置及其制造方法
US7936037B2 (en) Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
KR20090084749A (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20130313670A1 (en) Color sensor and electronic device having the same
JP2006324634A (ja) 光電変換装置及びその作製方法、並びに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

CF01 Termination of patent right due to non-payment of annual fee