CN101499452B - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN101499452B
CN101499452B CN2009100019736A CN200910001973A CN101499452B CN 101499452 B CN101499452 B CN 101499452B CN 2009100019736 A CN2009100019736 A CN 2009100019736A CN 200910001973 A CN200910001973 A CN 200910001973A CN 101499452 B CN101499452 B CN 101499452B
Authority
CN
China
Prior art keywords
metal level
electronic unit
insulating barrier
conductive pattern
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100019736A
Other languages
English (en)
Other versions
CN101499452A (zh
Inventor
石丸康人
江部宏史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101499452A publication Critical patent/CN101499452A/zh
Application granted granted Critical
Publication of CN101499452B publication Critical patent/CN101499452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Abstract

本发明提供配线电路基板及其制造方法。在绝缘层的一个面的大致中央部设置有安装区域。以从安装区域的内侧向外侧延伸的方式形成有导体图案。在安装区域的周围，以覆盖导体图案的方式形成有盖绝缘层。在安装区域上配置有导体图案的端子部，该端子部与电子部件的凸部结合。在绝缘层的另一个面上设置有例如由铜构成的金属层。在金属层上以横切与电子部件相对的区域并且分割切断金属层的方式形成有缝隙。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
以往，作为将LSI(Large scale integration：大规模集成电路)等电子部件安装在膜状基板上的技术，存在COF(chip on film：将芯片直接安装在薄膜上)安装技术。一般而言，COF用的基板(以下称为COF基板)具有由聚酰亚胺构成的绝缘层和由铜构成的导体图案的2层结构。在导体图案上形成端子部。电子部件的端子部(凸部：bump)被结合在导体图案的端子部上。
但是，伴随COF基板的密间距化和电子部件的高性能化，驱动时的发热量变多。由此，存在发生电子部件的误动作等缺陷。因此，需要充分地进行散热。对此，提出有以下方案，在COF基板的绝缘层的背面(未结合电子部件的一侧的面)上，设置用于散热的金属层。
例如，在日本特开2007-27682号公报所公开的带状配线基板中，在芯片安装区域的下部，在基膜的下部面上形成有金属层。
图9是设置有金属层的现有的COF基板的示意的截面图。在图9的COF基板200中，在绝缘层31的一个面上设置有导体图案32，在另一个面上设置金属层33。在导体图案的32的端子部结合有电子部件35的凸部35a。采用上述结构，电子部件35的热通过金属层33被发散。
电子部件35例如通过热压接连接至导体图案32的端子部。在此情况下，COF基板200的绝缘层31和金属层33由于热而膨胀。此外，在电子部件35驱动时，绝缘层31和金属层33也会因电子部件35产生的热而膨胀。
电子部件35的凸部35a间的距离比金属层33的膨胀量明显较小。因此，在绝缘层31和金属层33膨胀的情况下，导体图案32的端子部被施加应力。
在未设置金属层33的情况下，由于绝缘层33柔软地弯曲，所以施加在端子部的应力被缓和。但是，在设置有金属层33的情况下，绝缘层31不易弯曲。因此，施加在端子部上的应力不被缓和。其结果，会发生导体图案32从绝缘层31剥离，或导体图案32的端子部从电子部件35的凸部35a脱离的情况。
发明内容
本发明的目的在于，提供一种能够充分地确保散热性并能够提高与电子部件的连接性的配线电路基板及其制造方法。
(1)本发明的一个方面的配线电路基板为具有用于安装电子部件的安装区域的配线电路基板，该配线电路基板具备：绝缘层；形成在绝缘层的一个面上，将要与电子部件电连接的导体图案；和形成在绝缘层的另一个面上，且具有开口部的金属层，开口部形成在与安装区域重合的金属层的区域。
在该配线电路基板上，电子部件与形成在绝缘层的一个面上的导体图案连接。电子部件的热通过形成在绝缘层的另一个面上的金属层发散。由此，能够防止电子部件的误动作的发生。
在进行电子部件的热压接和驱动时，绝缘层和金属层热膨胀。在此情况下，绝缘层随着金属层的膨胀而膨胀。于是，通过在与安装区域重合的金属层的区域形成开口部，使得在绝缘层和金属层热膨胀时施加给导体图案的应力被缓和。由此，能够提高导体图案和电子部件的连接性。
(2)开口部也可以是以分割切断金属层的方式形成。在此情况下，在被分割切断后的各个区域中金属层以向外侧扩张的方式膨胀。由此，施加给导体图案的应力被分散。因此，施加给导体图案的应力被充分地缓和，能够进一步提高导体图案和电子部件的连接性。
(3)开口部也可以是以将金属层等分为多个区域的方式形成。在此情况下，能够更充分地缓和施加在导体图案上的应力。由此，能够进一步提高导体图案和电子部件的连接性。
(4)开口部也可以包括线状的缝隙。在此情况下，能够充分地确保金属层的面积。因此，能够充分地确保金属层的散热性。
(5)也可以采用以下方式，安装区域具有矩形形状，缝隙以与安装区域的相互平行的一对边平行的方式形成。在此情况下，能够以简单的结构有效地缓和施加在导体图案上的应力。
(6)本发明的其它方面的配线电路基板的制造方法为具有用于安装电子部件的安装区域的配线电路基板的制造方法，该配线电路基板的制造方法包括：在绝缘层的一个面上形成将要与电子部件电连接的导体图案的工序；和在绝缘层的另一个面上形成具有开口部的金属层的工序，开口部形成在与安装区域重合的金属层的区域。
在该配线电路基板的制造方法中，在绝缘层的一个面上形成导体图案，在绝缘层的另一个面上形成金属层。在此情况下，与导体图案连接的电子部件的热通过金属层被发散。由此，能够防止电子部件发生误动作。
在进行电子部件的热压接和驱动时，绝缘层和金属层热膨胀。在此情况下，绝缘层随着金属层的膨胀而膨胀。于是，通过在与安装区域重合的金属层的区域形成开口部，在绝缘层和金属层热膨胀时能够缓和施加在导体图案上的应力。由此，能够提高导体图案和电子部件的连接性。
根据本发明，电子部件的热通过形成在绝缘层的另一个面上的金属层被发散。由此，能够防止电子部件发生误动作。此外，在绝缘层和金属层热膨胀时，能够缓和施加在导体图案上的应力。由此，能够提高导体图案和电子部件的连接性。
附图说明
图1是本实施方式的COF基板的截面图。
图2是本实施方式的COF基板的平面图。
图3是表示绝缘层和金属层热膨胀时的变化的图。
图4是表示绝缘层和金属层热膨胀时的变化的图。
图5是用于说明本实施方式的COF基板的制造方法的工序截面图。
图6是用于说明本实施方式的COF基板的制造方法的工序截面图。
图7是表示形成在金属层上的缝隙的变形例的图。
图8是表示形成在金属层上的缝隙的变形例的图。
图9是具备金属层的现有的COF基板的示意的截面图。
具体实施方式
以下，参照附图，对本发明的一个实施方式的配线电路基板及其制造方法进行说明。而且，在本实施方式中，作为配线电路基板的一例，对COF(chip on film)用的基板(以下称为COF基板)进行说明。
(1)结构
图1为本实施方式的COF基板的截面图，图2为本实施方式的COF基板的平面图。其中，图2(a)表示图1中的COF基板的上表面，图2(b)表示图1中的COF基板的下表面。而且，图2(a)和图2(b)的A-A线截面相当于图1的截面。
如图1和图2所示，COF基板100具有例如由聚酰亚胺构成的绝缘层1。在绝缘层1的一个面的大致中央部设置有安装区域S。以从安装区域S的内侧向外侧延伸的方式形成有导体图案2。其中，导体图案2包括用于传送电信号的信号线、和不传送电信号的虚载(dummy：ダミ一)线。在安装区域S的周围，以覆盖导体图案2的方式形成有盖绝缘层4。在安装区域S上配置有导体图案2的端子部21。
以与安装区域S重合的方式，在COF基板100上安装有电子部件5(例如LSI(Large scale integration：大规模集成电路))。具体而言，电子部件5的凸部5a(图1)通过例如热压接与导体图案2的端子部21结合。安装区域S的形状设定为与平面视野中(平面观看时)的电子部件5的形状相同。在本例中，使用具有长方形形状的电子部件5。
如图2(b)所示，在绝缘层的1的另一个面上设置有例如由铜构成的金属层3。在金属层3上，以横切与电子部件5相对的区域且将金属层3分割切断的方式形成有缝隙(slit)3a。
在该COF基板100上，电子部件5产生的热经绝缘层1传递至金属层3并被发散。因此，由于热不会滞留在电子部件5及其周围，所以能够防止电子部件5发生误动作。
而且，优选缝隙3a的宽度大于50μm小于500μm。此外，优选缝隙3a与电子部件5的短边平行，且优选以将金属层3等分成2部分的方式形成。
(2)绝缘层和金属层的膨胀
在电子部件5的热压接时或者驱动时，对COF基板100的绝缘层1和金属层3施加热。由此，绝缘层1和金属层3热膨胀。在此情况下，绝缘层1随着刚性较高的金属层3的膨胀而膨胀。
图3和图4是示意地表示热膨胀时的绝缘层1和金属层3的变化的图。图3(a)和图3(b)表示在金属层3上未形成缝隙3a的情况下的绝缘层1和金属层3的变化，图4(a)和图4(b)表示在金属层3上形成有缝隙3a的情况下的绝缘层1和金属层3的变化。
此外，图3(a)和图4(a)表示COF基板100的示意的侧面，图3(b)和图4(b)示意地表示施加在导体图案2的端子部21上的应力。在图3(b)和图4(b)中，横轴表示金属层3的宽度方向上的位置，纵轴表示施加在导体图案2的端子部21上的应力。
如图3(a)所示，通过施加热而使得金属层3以向外侧扩展的方式膨胀。绝缘层1也随之以向外侧扩展的方式膨胀。电子部件5的凸部5a间的距离与金属层3的膨胀量相比明显较小。因此，导体图案2的端子部21的间隔被保持在明显小于金属层3的膨胀量的状态下。
由此，与绝缘层1的一个面平行的方向上的应力(剪应力)施加在导体图案2的端子部21上。此处，由于绝缘层1的膨胀是伴随金属层3的膨胀而产生，所以如图3(b)所示，在与金属层3相对的区域上与金属层3的中心部P1相距的距离越长，施加在端子部21上的应力越大。
在金属层3形成为覆盖与电子部件5相对的区域的情况下，即在金属层3上未形成缝隙3a的情况下，对距离金属层3的中心部P1较远的位置的端子部21施加明显较大的应力。
与此相对，如图4(a)所示，在以分割切断金属层3的方式形成有缝隙3a的情况下，在被分割切断的金属层3的各个区域中，金属层3以向外侧扩展的方式膨胀。在此情况下，如图4(b)所示，施加给端子部21的应力，依赖于与被分割切断的金属层3的各个区域的中心部P2相距的距离。
被截断的金属层3的各个区域的端部和中心部P2的距离，与图3(a)的金属层3的端部和中心部P1的距离相比较小。因此，能够防止对端子部21的一部分施加明显较大的应力，使施加给端子部21的应力整体被缓和。
(3)制造方法
接着，对本实施方式的COF基板100的制造方法的一例进行说明。图5和图6是用于说明本实施方式的COF基板100的制造方法的工序截面图。其中，图5和图6所示的截面相当于图2的B-B线截面。
如图5(a)所示，准备由聚酰亚胺和铜构成的双层基材。该双层基材相当于COF基板100的绝缘层1和金属层3。
首先，在绝缘层1的上表面上通过溅射形成金属薄膜(未图示)。而后，如图5(b)所示，在金属薄膜上形成具有导体图案2(图1)的反转图案(reverse pattern)的干膜抗蚀剂(dry film resist)12。反转图案通过对干膜抗蚀剂进行曝光和显影处理而形成。
接着，如图5(c)所示，在绝缘层1的露出部分(金属薄膜的露出部分)上通过电解电镀形成导体图案2。然后，如图5(d)所示，通过剥离液除去干膜抗蚀剂12，并通过蚀刻除去干膜抗蚀剂12下的金属薄膜的区域。
接着，作为用于实现与电子部件5连接的表面处理，在导体图案2的表面实行锡的无电解电镀。之后，如图6(e)所示，以覆盖导体图案2的规定的区域的方式形成盖绝缘层4。
接着，如图6(f)所示，除了用于形成缝隙的区域以外，在金属层3的下表面上形成干膜抗蚀剂13。然后，如图6(g)所示，对露出的金属层3的部分进行蚀刻，形成缝隙3a。之后，如图6(h)所示，通过剥离液除去干膜抗蚀剂13。这样，完成本实施方式的COF基板100。
在此虽然展示了通过半加成法(semi-additive)形成导体图案2的示例，但也可以通过消减(subtractive)法形成导体图案2。
(4)实施方式的效果
在本实施方式中，以横切与电子部件5相对的区域并将金属层2分割切断的方式形成缝隙3a。由此，施加在端子部21上的应力被整体缓和。其结果是，能够优化电子部件5的凸部5a与导体图案2的端子部2a的连接性。
(5)实施例和比较例
(5-1)实施例
以如下的条件制作了COF基板100。
作为绝缘层1的材料使用聚酰亚胺，作为导体图案2和金属层3的材料使用铜。并且，令绝缘层1的厚度为35μm，令金属层3的厚度为15μm。此外，令导体图案2的端子部21的宽度为8μm，令相邻的端子部21之间的间隔为12μm。此外，使用在平面观察时(平面视野中)具有1.6mm的短边和15mm的长边的电子部件5。
此外，形成缝隙3a，该缝隙3a将金属层3等分成2部分并与电子部件5的短边平行地延伸。缝隙3a的宽度设定为100μm。
(5-2)比较例
除了不在金属层3上形成缝隙3a这点以外，与上述实施例相同地制作了COF基板100。
(5-3)评价
在实施例和比较例的COF基板100上通过热压接安装了电子部件5。其中，令安装时的工具温度为430℃，载物台温度为100℃，安装负载为30N。在此，工具温度为导体图案2的端子部21或电子部件5的凸部5a的加热温度，载物台温度为在安装电子部件5时载置COF基板100的载物台的温度。
其结果是，在实施例的COF基板100上，通过金属层3被充分散热，并良好地维持了导体图案2的端子部21和电子部件5的凸部5a的连接。另一方面，在比较例的COF基板100上，导体图案2的一部分断线，导体图案2的端子部21和电子部件5的凸部5a之间产生连接不良。
由此，可知，通过在金属层3上形成缝隙3a，能够在充分确保散热性的同时，还能够优化导体图案2的端子部21和电子部件5的凸部5a的连接性。
(6)缝隙的变形例
形成在金属层3上的缝隙3a的配置和形状不限于上述的例子。图7和图8是表示形成在金属层3上的缝隙3a的变形例的图。
在图7(a)的示例中，将金属层3大致等分成3部分，形成2个缝隙3a。在此情况下，在三个区域中金属层3膨胀。因此，能够更充分地缓和施加在导体图案2的端子部21上的应力。而且，在以分割切断金属层3的方式形成1个或多个缝隙3a的情况下，优选将金属层3等分成多个区域。此外，优选缝隙3a的数量为1个以上5个以下。
在图7(b)～图8(e)的示例中，与图1和图2所示的例子相比，金属层3的面积被设定得更大。因此，进一步优化了金属层3的散热性。
进一步，在图7(c)～图8(e)的示例中，以不切断金属层3的方式形成缝隙3a。在此情况下，能够在更充分地确保金属层3的散热性的同时，缓和施加在导体图案2的端子部21上的应力。
此外，在图8(e)的示例中，半圆弧状的缝隙31a形成在金属层3上。如上所述，即使在缝隙不是直线状的情况下，也能够在确保金属层3的散热性的同时缓和施加在导体图案2的端子部21上的应力。
缝隙的位置、数量和形状不限于此，也可以根据电子部件5的形状或者大小等适当变更。此外，也可以代替线状的缝隙，在金属层3上形成具有圆形或三角形等其它形状的开口部。
(7)权利要求的各构成要素与实施方式的各要素的对应
以下，对权利要求的各构成要素与实施方式的各要素的对应的示例进行说明，但本发明不限于下述的示例。
在上述实施方式中，COF基板100是配线电路基板的示例，缝隙3a、31a为开口部的示例。
作为权利要求的各构成要素，也能够使用具有权利要求所述的结构或者功能的其它各种要素。
(8)其它实施方式
绝缘层1的材料不限于聚酰亚胺，还可以使用聚对苯二甲酸乙二酯、聚醚腈、聚醚砜等其它绝缘材料。此外，导体图案2的材料不限于铜，还可以使用铜合金、金、铝等其它金属材料。
金属层3的材料不限于铜。优选使用铜、金、银或铝等导热率高的金属。
本发明能够应用于柔性配线电路基板、硬性(rigid)配线电路基板等各种配线电路基板。此外，作为电子部件5，不限于LSI，还可以使用电容器等其它电子部件。

Claims (3)

1.一种配线电路基板，其为具有用于安装电子部件的安装区域的配线电路基板，该配线电路基板的特征在于，具有：
绝缘层；
形成在所述绝缘层的一个面上，且将要与所述电子部件电连接的导体图案；和
形成在所述绝缘层的另一个面上，且具有开口部的金属层，其中，
所述开口部包括线状的缝隙，该缝隙以不切断所述金属层的方式形成在与所述安装区域重合的所述金属层的区域。
2.如权利要求1所述的配线电路基板，其特征在于：
所述安装区域具有矩形形状，
所述缝隙形成为与所述安装区域的相互平行的一对边平行。
3.一种配线电路基板的制造方法，其为具有用于安装电子部件的安装区域的配线电路基板的制造方法，该配线电路基板的制造方法的特征在于，包括：
在绝缘层的一个面上形成将要与所述电子部件电连接的导体图案的工序；和
在所述绝缘层的另一个面上形成具有开口部的金属层的工序，其中，
所述开口部包括线状的缝隙，该缝隙以不切断所述金属层的方式形成在与所述安装区域重合的所述金属层的区域。
CN2009100019736A 2008-01-31 2009-01-24 配线电路基板及其制造方法 Active CN101499452B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008021272 2008-01-31
JP2008-021272 2008-01-31
JP2008021272A JP5184115B2 (ja) 2008-01-31 2008-01-31 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101499452A CN101499452A (zh) 2009-08-05
CN101499452B true CN101499452B (zh) 2012-05-16

Family

ID=40637858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100019736A Active CN101499452B (zh) 2008-01-31 2009-01-24 配线电路基板及其制造方法

Country Status (7)

Country Link
US (1) US8097814B2 (zh)
EP (1) EP2086297B1 (zh)
JP (1) JP5184115B2 (zh)
KR (1) KR101486591B1 (zh)
CN (1) CN101499452B (zh)
AT (1) ATE540561T1 (zh)
TW (1) TWI433612B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
JP6094044B2 (ja) 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
JP2016035969A (ja) * 2014-08-01 2016-03-17 味の素株式会社 回路基板及びその製造方法
WO2016149269A1 (en) * 2015-03-19 2016-09-22 Fci Asia Pte. Ltd Comprehensive layout strategy for flip chipping integrated circuits
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법
KR20220008105A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767177A (zh) * 2004-10-05 2006-05-03 夏普株式会社 半导体器件以及电子设备
CN1873959A (zh) * 2005-06-03 2006-12-06 三星电子株式会社 具有改善的散热的驱动ic封装
CN1901179A (zh) * 2005-07-18 2007-01-24 三星电子株式会社 带布线基板以及利用该基板的薄膜上芯片封装
CN1967831A (zh) * 2005-11-14 2007-05-23 日东电工株式会社 布线电路板和制造布线电路板并安装电子部件的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844085B2 (ja) * 1989-07-20 1999-01-06 セイコーインスツルメンツ株式会社 回路基板及び半導体素子の実装方法
JP2808952B2 (ja) 1991-11-27 1998-10-08 日立電線株式会社 半導体素子搭載用基板
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
JP2001102406A (ja) * 1999-09-28 2001-04-13 Toshiba Corp エリアアレイパッケージ及び半導体装置
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
JP3734481B2 (ja) * 2003-05-08 2006-01-11 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
KR100593935B1 (ko) * 2005-03-24 2006-06-30 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
JP2007035869A (ja) * 2005-07-26 2007-02-08 Nitto Denko Corp Ｔａｂ用テープキャリア
JP4762734B2 (ja) * 2006-01-25 2011-08-31 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP4919727B2 (ja) * 2006-08-04 2012-04-18 日東電工株式会社 配線回路基板
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767177A (zh) * 2004-10-05 2006-05-03 夏普株式会社 半导体器件以及电子设备
CN1873959A (zh) * 2005-06-03 2006-12-06 三星电子株式会社 具有改善的散热的驱动ic封装
CN1901179A (zh) * 2005-07-18 2007-01-24 三星电子株式会社 带布线基板以及利用该基板的薄膜上芯片封装
CN1967831A (zh) * 2005-11-14 2007-05-23 日东电工株式会社 布线电路板和制造布线电路板并安装电子部件的方法

Also Published As

Publication number Publication date
CN101499452A (zh) 2009-08-05
KR101486591B1 (ko) 2015-01-26
EP2086297A2 (en) 2009-08-05
JP5184115B2 (ja) 2013-04-17
EP2086297B1 (en) 2012-01-04
TWI433612B (zh) 2014-04-01
EP2086297A3 (en) 2010-05-26
JP2009182227A (ja) 2009-08-13
US20090195997A1 (en) 2009-08-06
KR20090084711A (ko) 2009-08-05
ATE540561T1 (de) 2012-01-15
US8097814B2 (en) 2012-01-17
TW200945958A (en) 2009-11-01

Similar Documents

Publication Publication Date Title
CN101499452B (zh) 配线电路基板及其制造方法
KR101297915B1 (ko) 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법
CN101436578A (zh) 配线基板和制造配线基板的方法
US11723153B2 (en) Printed circuit board and method of fabricating the same
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
CN101499454B (zh) 配线电路基板及其制造方法
US20050245059A1 (en) Method for making an interconnect pad
KR101529324B1 (ko) 배선 회로 기판 및 그 제조 방법
CN101499453B (zh) 配线电路基板及其制造方法
KR102320158B1 (ko) 회로기판
JP2881029B2 (ja) プリント配線板
CN100459079C (zh) 配线衬底的制造方法
CN103098565A (zh) 元器件内置基板
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
US20070257375A1 (en) Increased interconnect density electronic package and method of fabrication
JPH04262590A (ja) フレキシブル配線板
TW202130233A (zh) 配線電路基板
JP2008060404A (ja) フレキシブル配線基板およびフレキシブル配線基板の作製方法
JP2005347774A (ja) 半導体装置の製造方法
JPH05259222A (ja) 電子部品搭載装置
JPH11307593A (ja) Ｔａｂ用テープキャリア

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant