CN101548331B - 可编程的csonos逻辑单元 - Google Patents

可编程的csonos逻辑单元 Download PDF

Info

Publication number
CN101548331B
CN101548331B CN200880000821.8A CN200880000821A CN101548331B CN 101548331 B CN101548331 B CN 101548331B CN 200880000821 A CN200880000821 A CN 200880000821A CN 101548331 B CN101548331 B CN 101548331B
Authority
CN
China
Prior art keywords
logic state
logic
voltage
type
grid terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880000821.8A
Other languages
English (en)
Other versions
CN101548331A (zh
Inventor
弗雷德里克·B·詹纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN101548331A publication Critical patent/CN101548331A/zh
Application granted granted Critical
Publication of CN101548331B publication Critical patent/CN101548331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate

Abstract

一个互补SONOS型(CSONOS)逻辑器件的编程和擦除用共用电压。CSONOS器件在超过读取持久循环下保持数据的完整性。

Description

可编程的CSONOS逻辑单元
本申请要求了提交于2007年9月20日的美国临时申请(申请号为60/944708)的权益，通过参考全篇将其合并在这里
技术领域
本发明涉及一种非易失性的半导体存储器，尤其涉及使用互补的SONOS(CSONOS)存储单元的逻辑组件的执行过程。
背景技术
SONOS是一种基于CMOS技术的非易失性俘获电荷存储技术类型。SONOS晶体管是一种采用氧化物-氮化物-氧化物堆垛(ONO堆垛)取代单层氧化物的绝缘栅场效应晶体管类型。SONOS晶体管可以制作成很多大的数组排，其中每个晶体管都可以存储一个字节的信息量。一个单个的晶体管可以通过在电荷俘获层里存储电荷，能在常闭状态(逻辑“0”)和常开状态(逻辑“1”)之间转换，其中所存储电荷的极性决定了晶体管的状态态(逻辑“0”。一种极性的电荷提高晶体管的阈值电压，相反极性的电荷降低晶体管的阈值电压。检测窗口分辨的两个阈值电压的差额为数据整体性的测量方法。SONOS晶体管的状态可以通过应用电压越过晶体管并感知流过晶体管的电流来读出。如果该电流低于某些特定的最大泄漏电流，晶体管则作为“关”读出，如果该电流大于某些特定最小传导电流，晶体管则作为“开”读出。尽管如此，以这种方式读取晶体管状态每次读取都打乱了电荷俘获层，致使检测窗口收缩和减少了所存储的数据的完整性。
附图说明
本发明通过举例的方式说明如下，但并不局限于附图的描绘：
图1A为本发明的CSONOS晶体管对的结构的实例；
图1B为本发明的CSONOS晶体管对的编程；
图1C图解了在编程状态下CSONOS晶体管对；
图1D图解了CSONOS晶体管对的擦除；
图1E图解在擦除状态下的CSONOS晶体管对；
图2A是在编程配置下CSONOS晶体管对的示意图；
图2B是在已编程状态下CSONOS晶体管对的示意图；
图2C是在读取配置下已编程的CSONOS晶体管对的示意图；
图3A是擦除配置下CSONOS晶体管对的示意图；
图3B是CSONOS晶体管对在擦除状态下的示意图；
图3C是在读取配置下已擦除的CSONOS晶体管对的示意图；
图4表示一个NSONOS器件的状态转变；
图5表示一个NSONOS器件在持久循环后的数据保持性；
图6图示一个PSONOS器件的状态转变；
图7图示一个PSONOS器件在持久循环后的数据保持性；
图8图标一个可擦写转换的CSONOS电路配置；
图9是根据本发明的方法的流程图。
具体实施方式
下面描述了可编程的互补SONOS(CSONOS)逻辑组件的实例。在下面的描述中，将详细阐明大量详细数据如特定组件，器件，方法等等，以使对本发明的实例彻底的理解。然而，对本领域熟练技术人员来说，在实施本发明实例来说一些详细细节是很明显的。在其他情况下，众所周知的材料或方法没有详细说明，以避免不必要的混淆本发明的实例。
在此本发明的实施例，使用SONOS存储器件作为非易失性电荷俘获存储器件来描述擦除。但并不局限于此，可以包括任何非易失性、俘获电荷的器件类型。
图1A图解本发明的一个互补SONOS(CSONOS)晶体管对100的实例。在图1A中，一个NMOS的SONOS晶体管(NSONOS)101和一个PMOS的SONOS晶体管(PSONOS)102制备在P型衬底103上。
NSONOS晶体管101在P型衬底103里有两个N+的源极/漏极扩散区104，以定义沟道105，一个P+扩散区106提供奥姆接触(即非整流接触)给P型衬底103，即NSONOS晶体管101的体区。沟道105的上面是一层作为隧穿氧化层的薄氧化层107(如二氧化硅)，隧穿氧化层107上面是做为俘获层的氮化层108(如，氮化硅或氮氧化硅)，俘获层108上面是作为阻挡氧化层的另一氧化层(氧化硅)109，阻挡氧化层109上面是通常为多晶硅的控制栅110。
PSONOS晶体管102制备在P型衬底103的扩散的N阱111里制备而成，PSONOS晶体管102有两个定义沟道113的P+源极/漏极扩散区112，一个N+扩散区114提供奥姆接触给PSONOS晶体管102的体区中N阱111。在其他方面，PSONOS晶体管102的栅堆垛和NSONOS晶体管101中的栅堆垛是一样的。
如图1B所示，金属联机115是用来连接NSONOS晶体管101的漏极104和PSONOS晶体管102的漏极112，NSONOS晶体管101的源极104和P+奥姆接触106，PSONOS晶体管101的源极112和N+奥姆接触114。
图1B图解了CSONOS晶体管对100是如何被编程的。在图1B中，将一个正电压(如+10伏)用在NSONOS晶体管101的控制栅110和P型衬底103(通过奥姆接触106)之间，以及控制栅110和PSONOS晶体管102的N阱111之间(通过奥姆接触114)。在两个晶体管间形成的电场使电子116(显示为负号)经由福勒-诺德海姆(Fowler-Nordheim)隧穿效应隧穿穿过隧穿氧化层107，并在俘获层108里的俘获点被俘获
图1C图解了在编程电压被移除后CSONOS晶体管对100的状态。在NSONOS晶体管101内，被俘获电子116抵制了来自沟道的电子。电子耗尽沟道有一个正的空间电荷层(用″+″表示)，这个空间电荷层来自由N+的源区和漏扩散104形成的PN结，在这个状态下，因为在所应用漏源电压的任何极性下其中一个PN结被反向偏置，NSONOS晶体管101处于关闭(off)状态。在PSONOS晶体管102里，所俘获电子116将空穴吸引至沟道113，使通常的负沟道反型。此反型沟道提供了P+源极和漏极扩散区112之间的传导通道。在这个状态下，PSONOS晶体管状态为“开”。
图1D和1E分别图解了擦除操作和CSONOS晶体管对100的被擦除状态。在图1D中，将一个负电压(如-10伏)用在NSONOS晶体管101的控制栅110和P型衬底103(通过奥姆接触106)之间，控制栅110和PSONOS晶体管102的N阱111之间(通过奥姆接触114)。在两个器件间引起的电场使空穴117(显示为+)隧穿穿过隧穿氧化层107，并被俘获在俘获层108的捕获点108。
图1E图解CSONOS晶体管对在移走擦除电压后的状态。在NSONOS晶体管101中，被俘获的空穴117(显示为+)吸引电子到沟道105，使常规的正沟道反型。此反型沟道在N+源极和漏极扩散区104之间提供了一个传导通道。在这个状态下，NSONOS晶体管101的状态为“开”。在PSONOS晶体管102中，被俘获的空穴117抵制了来自沟道113的空穴，此空穴耗尽沟道有一个负的空间电荷层(用″-″表示)，这个空间电荷层由P+的源极和漏极扩散区112组成的PN结所形成的，在此状态下，PSONOS晶体管为“关”。
图2A和2B是在编程配置下和被编程状态下CSONOS晶体管对100的示意图，分别相应于图1B和1C。图2C是一个实例中的电路200，图解如何在没有干扰两个晶体管上被俘获的电荷下读取已编程的CSONOS晶体管对100。在栅110和PSONOS晶体管102的源极112之间可制造一个连接202，在PSONOS晶体管102的栅110上用一个读取电压(如+1.8伏)。在栅110和NSONOS晶体管101的源极104可制造有一个连接201，NSONOS晶体管的栅110可能要接地。在已编程状态下，PSONOS设备器件为“开”，且像一个闭合的开关一样运行。因此，在A点和B点间有一个有效的短路。反之，在已编程状态下NSONOS器件为“关”，且像一个开启的开关一样运行。因此，在C点和B点之间有一个有效的断路。结果，读取电压就显示在两个晶体管对的共用的漏极端112/104。如果共用的联机(金属联机)连接到一个高阻抗负载(例如，另外一个晶体管MOSFET晶体管的栅极，图中未显示)，那么读取电压即可被探测到(如通过负荷负载晶体管处于“开”状态)。读取电压与一个逻辑数据值相联系，例如逻辑值“1”。在PSONOS晶体管102里的被俘获电荷就不会被干扰，因为PSONOS晶体管的所有接线端在相同电压下且没有电流通过晶体管102。在NSONOS晶体管101里的被俘获电荷也不会被干扰，因为NSONOS晶体管101的栅极和源极具有相同电压，在NSONOS晶体管漏极上的读取电压太小而不能产生干扰效应。
图3A和3B是CSONOS晶体管对在擦除配置和已擦除状态下的原理图，分别对应于图1D和1E。图3C描述在一个实例中的电路200，解释了如何在没有干扰两个晶体管上的所被俘获电荷的情况下读取已擦除的CSONOS晶体管对100。如上所述，在栅110和PSONOS晶体管102的源极112之间可制造一个连接202，在PSONOS晶体管102的栅110上用一个读取电压(如+1.8伏)。在栅110和NSONOS晶体管101的源极104之间可制造一个连接201，NSONOS晶体管的栅110可接地。在已擦除状态下，PSONOS器件为“关”，像一个开启的开关一样运行。因此，在A点和B点之间有一个有效的断路。反之，在已擦除状态下NSONOS器件为“开”，像一个闭合的开关一样运行。因此，在C点和B点之间形成一个有效的短路。最后，接地电压就显示在两个晶体管的共用漏极端112/104。再次，如果共用的连接(金属联机115)连接到一个高阻抗负载(例如，另外一个MOSFET晶体管的栅极，图中未示出)，那么接地电压可被探测到(如通过负载晶体管处于“关”状态)。接地电压可与逻辑数据值相联系，如逻辑值“0”。在NSONOS晶体管101里的被俘获电荷不会被打乱，因为PSONOS晶体管的所有接线端具有相同电压，且不会有电流通过晶体管101。在PSONOS晶体管102里的被俘获电荷也不会被打乱，因为PSONOS晶体管的栅极和源极处于相同电压下，在PSONOS晶体管的漏极的接地电压太小而不能产生干扰效应。
图8图标电路300的实例，其中CSONOS对100可在编程和擦除配置之间转换(例如，写入配置)，按照图2A和3A，和读取配置按照图2C和3C。在图8中，连接202可能会被一个开关取代，如MOSFET晶体管开关302，连接201可能会被一个开关取代，如MOSFET晶体管开关301，开关301和302由读/写控制信号所控制，如读信号使开关301和302打开，写信号使开关301和302关闭。
图4图解一个典型NSONOS晶体管从开到关和从关到开的阈值电压转变过程，可能使编程和擦除脉冲持续时间分别接近5ms和10ms，对于各自的编程电压和擦除电压分别接近+10V和-10V条件下。这三个阈值电压之间的差值定义了该器件寿命初期(BOL)的检测窗口。对于所给出的典型的NSONOS器件，BOL关和开阈值电压之间的间距大概是3.5V。
图5为图4所示的NSONO晶体管在100K次读取周期之后的数据保持特性曲线的推断。在图5中，大约20年后(6.31x108秒)，NSONOS晶体管推断的EOL检测窗口约为1.5V。
图6图解一个典型PSONOS晶体管从开到关(曲线601)和从关到开(曲线602)的阈值电压转变过程，可能分别使编程和擦除脉冲持续时间接近5ms和10ms，对于各自的编程电压和擦除电压分别接近+10V和-10V条件下。器件的寿命初期的检测窗口约为3.25V。
图7为图6所示的PSONO晶体管在读取100K次之后的数据保持特性曲线的推测。在图7中，大约20年后(6.31x108秒)，PSONOS晶体管的推测的EOL检测窗口约为1.35V。
图9为本发明的可编程CSONOS逻辑组件的方法流程图，该可编程CSONOS逻辑组件包括设置非易失性存储器件的互补对，包括第一存储器件和第二存储器件，使得有着共用电压的第一逻辑状态和第二逻辑状态中的一个来控制互补对(操作901)；且在没有干扰逻辑状态下读取互补对的逻辑状态(操作902)。
上述讨论只限于对SONOS晶体管作清楚、简单的描述。按照惯例，SONOS的代表“硅/二氧化硅/氮化硅/二氧化硅/硅”，其中第一个“硅”是指沟道区域材料，第一个“二氧化硅”是指隧穿介质层，“氮化物”是指电荷俘获介质层，第二个“二氧化硅”是指阻挡氧化层和第二“硅”是指栅层。然而，本发明的实例中包括“SONOS型”器件的使用，不限于这些具体的材料。
参照图1，因此，衬底103和沟道区域可能是任何适合于制造半导体器件的材料。在一个实例中，衬底可为单晶材料的体衬底，包括但不限于，硅，锗，锗/硅或III-V族化合物半导体材料。在另一实例，衬层可为有顶层外延层的体层。在一个特定实例中，体层可为包括但不限于的下列单晶材料：硅，锗，硅/锗，一III-V族化合物半导体材料和石英，而顶层外延层可为包括但不限于的下列晶体层：硅，锗，硅/锗和III-V族化合物半导体材料。在另一实例，衬底可为一个最上层外延层、中间绝缘层以及底层体层组成。最上层外延层可为包括但不限于的下列单晶层：硅(例如，形成绝缘硅(SOI)半导体基板)，锗，硅/锗和III-V族化合物半导体材料。该绝缘层，也可以包括但不仅限于下列材料：二氧化硅，氮化硅和硅氧氮化物氧化硅。较低的散装层底层体层可包括但不限于下列单晶材料：硅，锗，硅/锗，一种III-V族化合物半导体材料和石英。因此，衬底，沟道区域，可能包括掺杂杂质原子。在一个特定实例中，沟道区域是P型掺杂，在一个相反的实例中，沟道区域是N型掺杂。
在衬底里的源/漏区域(104，112)可以是有着与沟道区域相反导电性的任何区域。例如，根据本发明的一个实例，源/漏区域为N型掺杂区域，而沟道区域是P型掺杂的区域。在一个实例中，因此，衬底和沟道区域可为硼浓度范围在1015-1019个原子/cm3的硼掺杂单晶硅。在源/漏区域可为N型掺杂剂的浓度范围在5×1016-5×1019个原子/cm3的磷掺杂或砷掺杂区域。在一个特定实例，源/漏区域在衬底内的深度范围可为80-200纳米。根据本发明的另一实例，源/漏区为P型掺杂区域而沟道区域为N型掺杂区域。
隧穿介质层107可以是任何材料，并有着合适的厚度在应用栅偏压下允许电荷载流子隧穿进入电荷俘获层中，而当没有偏压时维持对漏电流一个合适的阻挡层。在一个实例中，隧穿介质层可能通过热氧化制程形成的二氧化硅或氮氧化硅层。在另一实例中，隧穿介质层可能是由化学气相沈积法或原子层沈积法形成的高介电常数(高k)材料，可能包括但不仅限于：氧化铪，氧化锆，铪硅酸盐，氮氧化铪，铪氧化锆和氧化镧。在一个特定实例，隧穿介质层可能有厚度范围为1-10纳米。在某一特定的实例，隧穿介质层可能有厚度约2纳米。
电荷俘获层108可以是任何材料，并有任何合适的厚度来存储电荷，因此，提高栅堆跺的阀值电压。在一个实例中，电荷俘获层可能是通过化学气相沈积法形成的介质材料，可包括但不限于：计量氮化硅，富硅的氮化硅和氮氧化硅。在一个实例，电荷俘获层厚度的范围可能是5-10纳米。
顶端介质层(阻挡氧化物)109层可以是任何材料，并有任何合适的厚度以在没有显著减少栅堆跺的容量的情况下维持对电荷泄漏的阻挡层。在一个实例，顶端介质层，为通过化学气相沈积法形成的二氧化硅或氮氧化硅。在另一实例中，顶端介质层可能是由原子层淀积法形成的一个高k值介质材料，可能包括但不仅限于：氧化铪，氧化锆，铪硅酸盐，氮氧化铪，铪氧化锆和镧氧化物。在一个特定实例，顶端介质层的厚度范围可为1-20纳米。
控制栅110可以是任何适合在SONOS型器件时运行时提供偏压的导体或半导体材料。按照本发明的实例，栅层可能是由化学气相沈积法形成的掺杂多晶硅。在另一实例，栅层可由物理气相淀积形成的含金属的材料，可包括但不限于：金属氮化物，金属碳化物，金属硅化物，铪，锆，钛，钽，铝，钌，钯，铂，钴和镍。
虽然本发明已用实例和仿真图描述，显然，在不改变权利要求中所阐述的精神和范围下还会做很多修改和变化。因此，详述和图纸只是一个说明性的，而不是限制性。

Claims (14)

1.一种用于使用互补的SONOS(CSONOS)存储器件的逻辑组件的执行过程的方法，包含：
设置非易失性俘获电荷存储器件的互补对的逻辑状态，包括具有第一栅极接线端、第一漏极接线端及第一源极接线端的P型SONOS型器件和具有第二栅极接线端、第二漏极接线端及第二源极接线端的N型SONOS型器件，使有着共同电压的第一逻辑状态或第二逻辑状态中的一个来控制所述互补对，所述互补对设置到所述第一逻辑状态是藉由以所述共同电压编程所述P型SONOS型器件并以所述共同电压擦除所述N型SONOS型器件，所述互补对设置到所述第二逻辑状态是藉由以所述共同电压擦除所述P型SONOS型器件并以所述共同电压编程所述N型SONOS型器件；
所述第一源极接线端连到第一逻辑电压且所述第二源极接线端连到第二逻辑电压；以及
读取所述互补对的所述逻辑状态，其是藉由：
将所述第一源极接线端连接至所述第一栅极接线端；将所述第二源极接线端连接至所述第二栅极接线端；并且在所述第一漏极接线端和所述第二漏极接线端的共用连接点处检测逻辑电压。
2.如权利要求1所述的方法，其特征在于：所述互补对的所述逻辑状态包含所述第一逻辑状态，其中保护所述P型SONOS型器件不受源极和漏极干扰，而保护所述N型SONOS型器件不受源极干扰。
3.如权利要求1所述的方法，其特征在于：所述互补对的所述逻辑状态包含所述第二逻辑状态，其中保护所述N型SONOS型器件不受源极和漏极干扰，而保护所述P型SONOS型器件不受源极干扰。
4.如权利要求1所述的方法，其特征在于：所述共同电压连接至所述第一栅极接线端和所述第二栅极接线端，所述设置互补对到所述第一逻辑状态包含将所述共同电压设置为+10V。
5.如权利要求1所述的方法，其特征在于：所述共同电压连接至所述第一栅极接线端和所述第二栅极接线端，所述设置互补对到所述第二逻辑状态包含将所述共同电压设为-10V。
6.如权利要求1所述的方法，其特征在于：所述第一逻辑电压为+1.8V，所述第二逻辑电压为0V。
7.一个可编程器件，包含：
第一存储器件，其包含具有第一栅极接线端、第一漏极接线端及第一源极接线端的非易失性俘获电荷P型SONOS型器件；
第二存储器件，其包含非易失性俘获电荷N型SONOS型器件，连接至所述第一存储器件，所述第二存储器件具有第二栅极接线端、第二漏极接线端及第二源极接线端，所述第一存储器件及所述第二存储器件包含互补对；
其中，所述第一漏极接线端连接至所述第二漏极接线端；
其中，所述可编程器件被配置为使得当第一共同电压连接至所述第一栅极接线端及所述第二栅极接线端并且所述第一存储器件被编程和所述第二存储器件被擦除时所述可编程器件的逻辑状态被设置为第一逻辑状态；并且使得当第二共同电压连接至所述第一栅极接线端及所述第二栅极接线端并且所述第一存储器件被擦除而所述第二存储器件被编程时所述可编程器件的所述逻辑状态被设置为第二逻辑状态；并且
其中，所述可编程器件的读取是藉由：
所述第一源极接线端和所述第一栅极接线端连接到第一逻辑电压；且
所述第二源极接线端和所述第二栅极接线端连接到第二逻辑电压。
8.如权利要求7所述的可编程器件，其特征在于：所述可编程器件的所述逻辑状态显示在所述第一漏极接线端和所述第二漏极接线端之间的连接点。
9.如权利要求7所述的可编程器件，其特征在于：当所述可编程器件的所述逻辑状态被设置为所述第一逻辑状态时，所述第一逻辑电压和所述第二逻辑电压保护所述P型SONOS型器件不受源极和漏极干扰，保护所述N型SONOS型器件不被源极干扰。
10.如权利要求7所述的可编程器件，其特征在于：当所述可编程器件的所述逻辑状态被设置为所述第二逻辑状态时，所述第一逻辑电压和所述第二逻辑电压保护所述N型SONOS型器件不受源极和漏极干扰，保护所述P型SONOS型器件不受源极干扰。
11.如权利要求7所述的可编程器件，其特征在于：所述第一共同电压为+10V。
12.如权利要求7所述的可编程器件，其特征在于：所述第二共同电压是-10V。
13.如权利要求7所述的可编程器件，其特征在于：所述第一逻辑电压为+1.8V，所述第二逻辑电压是0V。
14.如权利要求7所述的可编程器件，其特征在于：所述第一存储器件和所述第二存储器件各自包含一个SONOS器件。
CN200880000821.8A 2007-09-20 2008-05-23 可编程的csonos逻辑单元 Active CN101548331B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99470807P 2007-09-20 2007-09-20
US60/994,708 2007-09-20
US12/154,547 2008-05-22
US12/154,547 US7787303B2 (en) 2007-09-20 2008-05-22 Programmable CSONOS logic element
PCT/US2008/006596 WO2009038604A1 (en) 2007-09-20 2008-05-23 Programmable csonos logic element

Publications (2)

Publication Number Publication Date
CN101548331A CN101548331A (zh) 2009-09-30
CN101548331B true CN101548331B (zh) 2014-06-18

Family

ID=40468195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880000821.8A Active CN101548331B (zh) 2007-09-20 2008-05-23 可编程的csonos逻辑单元

Country Status (4)

Country Link
US (1) US7787303B2 (zh)
CN (1) CN101548331B (zh)
TW (1) TW200933637A (zh)
WO (1) WO2009038604A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492826B2 (en) * 2007-10-09 2013-07-23 Genusion, Inc. Non-volatile semiconductor memory device and manufacturing method thereof
US7791149B2 (en) * 2008-07-10 2010-09-07 Qimonda Ag Integrated circuit including a dielectric layer
JP5387212B2 (ja) * 2009-07-31 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
RU2532708C2 (ru) * 2009-12-24 2014-11-10 Интел Корпорейшн Способ и устройство для осуществления операции ввода/вывода в среде виртуализации
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US8883624B1 (en) 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
US20150171104A1 (en) 2013-12-12 2015-06-18 Cypress Semiconductor Corporation Complementary sonos integration into cmos flow
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472811A (zh) * 2002-07-31 2004-02-04 连邦科技股份有限公司 组合静态随机存取存储器和掩模只读存储器存储单元
CN1505045A (zh) * 2002-11-29 2004-06-16 ��ʽ���������Ƽ� 半导体存储器件和半导体集成电路
CN1734773A (zh) * 2004-06-17 2006-02-15 三星电子株式会社 互补非易失性存储器件及其操作和制造方法
US7151293B1 (en) * 2004-08-27 2006-12-19 Spansion, Llc SONOS memory with inversion bit-lines

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387534A (en) * 1994-05-05 1995-02-07 Micron Semiconductor, Inc. Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6958272B2 (en) * 2004-01-12 2005-10-25 Advanced Micro Devices, Inc. Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell
US7164608B2 (en) * 2004-07-28 2007-01-16 Aplus Flash Technology, Inc. NVRAM memory cell architecture that integrates conventional SRAM and flash cells
TWI305917B (en) * 2006-01-05 2009-02-01 Macronix Int Co Ltd Method and apparatus operating a string of charge trapping memory cells
US7554851B2 (en) * 2007-01-05 2009-06-30 Macronix International Co., Ltd. Reset method of non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472811A (zh) * 2002-07-31 2004-02-04 连邦科技股份有限公司 组合静态随机存取存储器和掩模只读存储器存储单元
CN1505045A (zh) * 2002-11-29 2004-06-16 ��ʽ���������Ƽ� 半导体存储器件和半导体集成电路
CN1734773A (zh) * 2004-06-17 2006-02-15 三星电子株式会社 互补非易失性存储器件及其操作和制造方法
US7151293B1 (en) * 2004-08-27 2006-12-19 Spansion, Llc SONOS memory with inversion bit-lines

Also Published As

Publication number Publication date
US7787303B2 (en) 2010-08-31
TW200933637A (en) 2009-08-01
CN101548331A (zh) 2009-09-30
WO2009038604A1 (en) 2009-03-26
US20090080260A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
CN101548331B (zh) 可编程的csonos逻辑单元
US8466505B2 (en) Multi-level flash memory cell capable of fast programming
CN1677675B (zh) 非易失性半导体存储器件
CN100334734C (zh) 半导体存储单元和半导体存储装置
US7550800B2 (en) Method and apparatus transporting charges in semiconductor device and semiconductor memory device
King et al. MOS memory using germanium nanocrystals formed by thermal oxidation of Si1-xGex
US7411244B2 (en) Low power electrically alterable nonvolatile memory cells and arrays
US5969992A (en) EEPROM cell using P-well for tunneling across a channel
CN101836259B (zh) 编程存储器单元数组的方法及装置
EP1263053A1 (en) Nonvolatile semiconductor storage device and production method therefor
US8654592B2 (en) Memory devices with isolation structures
KR20080102957A (ko) 반도체 장치
JPH05121765A (ja) 半導体記憶装置
KR20060120078A (ko) 게이트 유발 접합 누설 전류를 사용하는 플래시 메모리프로그래밍
CN101563781A (zh) 减小电荷俘获存储器位线干扰和软擦除的方法和装置
CN111183507A (zh) 具有l形浮栅的nor存储器单元
WO2000038241A1 (en) Eeprom cell with tunneling at separate edge and channel regions
CN100517723C (zh) 非易失性半导体存储器件
TW200522215A (en) Fowler-nordheim block alterable eeprom memory cell
JPH05121755A (ja) 半導体記憶装置およびその製造方法
US7419868B2 (en) Gated diode nonvolatile memory process
US7768825B2 (en) Gated diode nonvolatile memory structure with diffusion barrier structure
US10991704B2 (en) Memory device and a method for forming the memory device
JP3251699B2 (ja) 不揮発性記憶装置
WO2000046857A1 (en) Two transistor eeprom cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant