CN101558491B - 具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板 - Google Patents

具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板 Download PDF

Info

Publication number
CN101558491B
CN101558491B CN2007800460291A CN200780046029A CN101558491B CN 101558491 B CN101558491 B CN 101558491B CN 2007800460291 A CN2007800460291 A CN 2007800460291A CN 200780046029 A CN200780046029 A CN 200780046029A CN 101558491 B CN101558491 B CN 101558491B
Authority
CN
China
Prior art keywords
substrate
contact
parts
signal
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800460291A
Other languages
English (en)
Other versions
CN101558491A (zh
Inventor
理查德·诺曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101558491A publication Critical patent/CN101558491A/zh
Application granted granted Critical
Publication of CN101558491B publication Critical patent/CN101558491B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Abstract

本发明涉及一种系统，以接近芯片内的密度对集成电路芯片和其它部件进行可编程的互连。所述系统的触点结构允许其适用于具有多种的触点间隔和互连要求的部件，使用可释放的附着装置允许根据需要来修改部件放置，所述系统标识触点和部件以便于指定部件间的连接，并且所述系统提供信号调节和重新定时，以最小化信号完整性和信号变形的问题。

Description

具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板
技术领域
本发明涉及连接部件，如裸片和/或封装的集成电路芯片。本发明还涉及用于产生多芯片系统的原型的工具和方法。
背景技术
集成电路芯片是通过在构图层(patterned layer)上建立构图层的复杂光刻过程来制造的。由于具有较精细光刻特征的电路比具有较粗糙特征的电路更密集而且运行更快，因此，特征尺寸被推入了不可避免瑕疵的领域。为了减少每平方厘米的瑕疵数量，在任意给定时刻仅暴露晶片中的小区域以进行构图，使得整个暴露区域适配焦点中心附近的最精确聚焦区。在暴露后，该区域包含遮蔽物的图像，该遮蔽物被保持在所谓的“模版(reticle)”中；因此，晶片中的该区域被称作模版图像(有时简称为“模版”)。
即使在模版图像的区域中，前边缘光刻过程将在所有层完成时使若干瑕疵平均。由于具有模版图像的尺寸的芯片很可能包含至少一个瑕疵，因此具有该尺寸的芯片的产率将会非常低。因此大多数芯片明显小于模版，使得在丢失的光刻区域中，以可接受的成本丢弃每个瑕疵周围的芯片。例如，如果在对芯片所需的数十个光刻层进行敷设所需的数百个步骤之后，模版图像大小的区域平均有六个瑕疵，则模版大小的芯片将具有大约2.5％的产率(由于瑕疵的聚集而略高于1/26)，而具有模版的十分之一尺寸的芯片可以具有超过50％的产率。
对于包含大量相同单元的芯片，可以内置瑕疵容许。存储器芯片是最具重复性的常见芯片，并且，它们还具有非常精细特征的大量阵列，使其非常易受瑕疵影响；因此，大多数商用存储器芯片包含足够的瑕疵容许，以在1至2平方厘米的面积中获得可接受的产率，该面积依然明显小于模版的尺寸。
由于逻辑芯片的重复性典型地远小于存储器芯片，因此更难以对逻辑芯片应用瑕疵容许。然而，当逻辑重复重复时，可以应用瑕疵容许。极其有效的瑕疵容许由本申请人在U.S.5,748,872以及U.S.5,801,715中描述，其以全文引用的方式并入本文中。
然而，尽管在这些专利中描述的瑕疵容许足以以高产率来制造模版大小的区域和甚至更大的电路区域，并且，尽管本申请人在U.S.6,597,362(其也以全文引用的方式并入本文中)中披露了一种方法，将以分离的模版图像进行光刻的电路链接在一起，以允许上至晶片尺寸的电路，但是，在许多情况下，在分离的芯片上制造系统的部件仍有许多优点。
第一，如上所述，一些系统包含过多非重复性逻辑，使得瑕疵容许不现实。
第二，大多数系统包含大量商用芯片以及定制电路。即使愿意接受在晶片规模的系统中复制这些商用芯片的技术挑战，也还将面对制造它们的知识产权问题。并且，如存储器之类的商用芯片通常在很多不同产品中使用，并因此被大量制造，实现了比使用其来制造任意给定产品更高得多的规模经济。
第三，不同类型的芯片通常在分离的过程中被制造，这些过程是针对这些类型的芯片来调整的。例如，存储器芯片典型地包含较多多晶硅层，而逻辑芯片包含较多的金属层；存储器芯片需要高电容和低泄漏，而逻辑芯片需要高交换速度；模拟芯片通常甚至不用CMOS(数字逻辑和存储器的支柱)来制造，而射频芯片甚至不用硅来制造。
但是，尽管因此有很好的理由来在大多数产品中使用分离的芯片，但是并不是毫无代价地实现的。芯片中电路之间的连接是微米级的，将分离的芯片上的电路互相连接典型地使用具有毫米级连接的电路板，需要大体积的芯片封装来将芯片连接至电路板。驱动这些毫米级或者更大规模的连接也需要更多功率，并且因此需要更大的驱动电路，特别是由于长的互连是一次性驱动的，并且受其它信号引起的干扰影响。
因此，尽管1平方厘米大小的芯片可以容易具有数万个从其一半至其另一半的连接，但是，至其它芯片的连接将典型地被限制为几百个或者最多一千个。芯片封装也是芯片成本的显著部分，并且，尽管电路板通常在量上比在其上的芯片和其它部件便宜，但是，高端电路板的设计、原型产生，以及调试的成本可以高达数十万美元。
已经进行了克服这些问题的多种尝试。多芯片模块(“MCM”)基本上是用陶瓷或甚至硅制成的电路板；这种模块比玻璃纤维电路板可以具有更精细的线(尽管还是比芯片粗糙很多)，这允许增大密度和功率。MCM还允许使用“裸片(bare die)”(未封装的芯片)，将总连接提升到每芯片5000个连接。然而，高端MCM比高端电路板甚至需要更多成本来设计和产生原型。
在本领域中，克服高端电路板的设计、原型产生以及调试成本的尝试也是已知的。如U.S.3,486,160所示，最早的电路板是一般性的，其一般性在于，安装于其上的电路部件具有接触管脚，接触管脚延伸通过电路板中的孔，并且，使用“绕线”枪将线的一端附着至一个部件上的管脚，并将另一端附着至另一个部件上的管脚来进行互连，从而手工进行连接。尽管进行手工互连的每电路板成本相对较高，但是电路板自身不需要定制加工。
为了消除单独进行互连的成本，发明了“印刷电路板”，即“PCB”。PCB具有一个或者更多金属的构图层，构图层预定义了部件管脚的孔之间的互连，使得只要正确安装了部件，就从而建立了互连。然后典型地应用焊接来附着部件并确保低电阻连接。尽管一些印刷电路板确实是通过使用类似于传统印刷过程来印刷导电层而制造的，但是，大多数印刷电路板是通过在绝缘片上沉积铜层，然后选择性地蚀刻铜以留下所需图案来制造的。然而，印刷电路板或PCB的名称涉及这两种类型，并且一般而言确实是指电路板。
然而，现在针对特定任务来设计和加工每个PCB，并且，尽管这对于简单PCB而言较为简单，但是高性能系统将互连的速度和密度推到了极限，提升了设计每一层的成本以及需要的导电层的数量。这要求许多仔细对齐的绝缘体层和铜层的“堆叠”，极大地增加了生产PCB所需的时间和成本。
只要要互连的芯片符合一些某个物理触点图案，就能够动态地进行互连并对互连进行修改，这种方便性导致了多种风格的电路板，可以对这些电路板进行修整以满足系统需要。图案的范围从将所选连接连至电路板边缘的电路板(在电路板边缘可以通过将“跨接线(jumper)”插入合适的孔对中来进行连接)(U.S.3,486,160和U.S.5,426,738)至能够使用单一掩蔽金属层来定制的电路板(U.S.5,264,664)，至包含“反熔断器(anti-fuses)”的电路板(其中可以通过使用高编程电压来点燃适当的反熔断器集合来创建导电路径，从而对互连进行电子编程)(U.S.5,490,042)。
即使产生了“可重新编程”的电路板，其中来自芯片处的“信号连接”到达“FPIC”(现场可编程互连电路)，专用芯片的唯一用途是可重新编程地建立其触点之间的互连(U.S.6,642,064、U.S.5,428,750、U.S.5,426,738)。然而，FPIC的有限的容量需要针对高端电路板以及针对完全互连性的多级的这些芯片，FPIC的每一级需要与其正在互连的原始系统芯片触点一样多的FPIC触点。为了实现高度连接性，因此在FPIC中需要比在目标系统的芯片中更多几倍的面积，这极大地限制了系统芯片的密度。
此外，现在的世界已经不像绕线时那样简单了；典型的电路板包含具有不同触点间隔和甚至不同触点类型的各种各样的芯片，因此，强制系统只能使用具有预定义“触点类型”和“触点间隔”的部件的PCB是次优的。为了克服这一点，已经制造了一次性可编程MCM，其结合了MCM的较高密度与反熔断器可编程性，以防止不得不为每个系统加工独一无二的MCM(参见文献Designing ASICs for Use withMultichip Modules)。以有源侧在上的方式来安装这些芯片，作为对过去绕线时代的响应，将芯片触点“引线接合”至MCM上的焊盘。通过对引线接合器进行适当编程，这使不同芯片触点间隔变为适配。
尽管引线接合的反熔断器可编程MCM允许密集连接性、一次性可编程性以及对不同触点间隔的机械自适应性，但是，它们不支持芯片的可释放附着、衬底的重用性、针对信号完整性的内部重新驱动或者针对抖动消除的重新定时。对不同触点间隔的自适应性也需要使用专用于正在构建的系统的接合程序来进行机械引线接合或者导电带接合。
上述全部现有技术要求组装期间的部件的精确放置。尽管对于在数千个相同板的批处理期间的自动拾放机(pick-and-place machine)来说并不特别困难，但是，由于需要针对典型地几十个或者更多芯片以及多达几百个小型离散部件(这些离散部件中的大多数是信号完整性所需要的)开发“拾放”程序，因此对于一个或者几个原型而言是低效率的。然后，组装的板还必须在不干扰部件的条件下通过焊接炉。
由于在系统调试中提供了巨大的帮助，用于测量部件之间的信号的测试点对于原型系统来说非常有用。但是，典型地必须将来自测试点的信号提供给逻辑分析仪连接器以帮助调试；对于不可重新编程电路板，这需要预先知道要将哪些信号集合提供给连接器，并且，针对每个这种信号集合需要独立的连接器。
基于FPIC的可重新编程电路板具有一些灵活性，但是完全可调试性要求每个FPIC上连接至逻辑分析仪连接器的管脚至少与在任意给定时刻想要分析的通过该FPIC的信号的最大数量一样多。由于基于FPIC的板已经是现代原型板的连接性中最受限的，因此这是高成本的。
对于离开芯片时接近其最大噪声阈值或者接近其最小电压摆动的信号，至测试连接器的距离或至通向测试连接器途中的FPIC的距离可能贡献足够的额外噪音或者足够的额外衰减，使得在逻辑分析仪处的信号不可靠。由于原型电路板通常包含原型芯片(其中这种脆弱的信号更为常见)，因此对于原型系统，当信号离开芯片时立刻检测信号具有额外的重要性。
一旦部件被安装到系统中后，由于部件中存在瑕疵的可能性和检测和定位瑕疵的成本，以及当部件不可释放地附着在系统中时替换有瑕疵部件的另外成本，通常在使用部件之前对其进行测试。尽管测试封装的部件相对简单，但是对有瑕疵部件的较早测试和丢弃节省了封装成本以及实现了批量测试的可能性。
因此当在晶片上制造部件时，典型地使用测试电路来进行制造，测试电路允许测试常见的独立于速度的瑕疵，如在短路的触点或者丢失的金属化创建了“卡(stuck)”在开或者关状态的逻辑门或者存储器单元的情况下。该信息通常由“扫描链(scan chain)”收集，并且通过几个管脚导出至外部测试器(典型地经由“JTAG”(联合测试行动组)端口)。这允许在切割晶片之前进行初始测试，使得可以避免对具有容易检测到的瑕疵的部件进行封装。
然而，另外的不那么明显的瑕疵依然可能存在于任意部件中，并且典型地，这些瑕疵仅在延长的“老化(burn in)”级之后(其中对部件特征进行完全测验)才出现。这些瑕疵包括线路中的薄点，这些薄点随时间变得更热和更薄，直到像熔断器一样熔断，并且相反地，当通过绝缘体泄漏的电流击穿该绝缘体时，允许越来越多的电流流动。
另外，在前边缘处，当内部特征的封装到达极限时，信号之间的微小交互可以产生信号完整性问题，该问题仅在极端特定的环境集合中才出现，典型地包括以其最大速度通过电路。一般而言，在将各部件从其晶片上切割下来并进行封装之后，使用定制插口作为给定部件的特定触点图案和昂贵的测试器本身的触点之间的适配器，对各部件进行这种老化测试。
在本领域中，全晶片快速老化测试也是已知的，但是，这针对每种待测试的部件要求远更为复杂的适配器。这是由于，尽管类似于存储器芯片的典型小芯片可以具有在100数量级的触点，而类似于微处理器的典型大芯片可以具有在1000数量级的触点，200mm晶片可以包含几百个小芯片或者一百个大芯片。因此，芯片的完整200mm晶片典型地具有几万个触点或者甚至十万个触点。随着半导体工业周期性地向更大的晶片尺寸以及更细的触点间隔前进，每晶片的触点数量随时间而增加；例如，300mm晶片，具有超过200mm晶片两倍的面积，可以具有几十万个触点。因此，需要极端复杂的测试装置，仅仅为了对与布满触点的晶片的连接进行测试，并且，针对每个部件的触点图案要求定制的装置。
对所有电源和接地触点以及对正在测试的晶片上所有部件的输入进行驱动是足够困难的，但是至少对每个部件的输入可以是相同的。由于输出不能被假定为相同(否则对每个部件进行测试没有意义)，因此承载所有部件的所有输出通过测试架并返回测试器是远更为困难的。如电源完整性和读取扫描链之类的简单测试需要充分少的触点，触点集合可以为每个正在测试的器件提供这样少的触点，并且，这可以通过附着于“探针卡(probe card)”的电路来提供(U.S.专利申请文献号20050237073)。然而，对于更复杂的快速测试，即使按照U.S.6,853,206所教导的将这种电路布置在卡面之外，连接晶片上所有芯片的宽地址、数据以及其它信号总线将超过附着于探针卡的电路的容量。因此每个测试器通道中，典型地，这种测试一次在一块芯片上运行，并且最多一次在几个芯片上运行。此外，向探针卡添加许多额外的芯片将抬高卡的成本。
在全晶片测试卡和可编程电路板中，将所需的任意高速集成电路制作为普通芯片并将其附着至衬底。这允许对衬底使用粗糙的非模版光刻，这可以使导体长达几十厘米并具有足够低的瑕疵率以实现大面积。在大多数情况下，这一并消除了对有源部件(如衬底中的晶体管)的需要，并且，在需要衬底中的有源部件时，这些部件可以是粗糙的低速电路。例如，U.S.6,160,276披露了一种可编程电路板的实施例，其中在衬底中嵌入了对反熔断器编程以创建导电路径的电路；然后，一旦编程完成并且该电路可操作，则不使用这些电路。
发明内容
因此，本发明的一个目的是提供一种大于芯片封装的可编程电路板，使得可以将来自附着于所述电路板的部件的信号可重新编程地路由至附着于所述电路板的其它部件，而不需要通过附着至所述电路板的外部可编程互连芯片来路由这些信号。
本发明的另一个目的是提供一种可重新编程电路板，其中，附着部件的实质上全部表面区域和实质上全部触点可用于目标系统的部件而不是用于支持可重新编程性的部件，这允许可重新编程电路板支持与不可编程印刷电路板可比的系统部件密度。
本发明的又一目的是提供这样一种可重新编程电路板，其中，即使将实质上全部表面用于目标系统部件，也可以将这种部件的触点的任意集合可重新编程地路由至该表面上任意位置的调试连接器。
本发明的又一目的是提供一种有效的内部网络，用于对附着于可编程电路板的部件的触点进行互连，所述电路板具有从数万至数千万个触点的规模。
本发明的又一目的是提供大于芯片封装的可编程电路板，使得可以通过所述可编程电路板上的可重新编程导电路径，将来自附着于所述电路板的部件的信号可重新编程地路由至附着于所述电路板的其它部件。
本发明的又一目的是提供这样一种可编程电路板，其中，通过可以可逆地从高电阻改变至低电阻状态的材料，对通过可编程电路板的导电路径进行编程。
本发明的又一目的是提供这样一种可编程电路板，其中，通过导电构件的可逆移动来形成或消除低电阻触点，对通过可编程电路板的导电路径进行编程。
本发明的又一目的是提供一种可编程电路板，通过路径将来自附着于所述电路板的部件的信号可编程地路由至附着于所述电路板的其它部件，所述路径包含转发器或者放大器以相对于信号功耗来改进信号完整性，所述转发器或者放大器未附着于所述可编程电路板。
本发明的又一目的是提供一种可编程电路板，在附着部件的每个触点的一厘米距离内具有转发器或者放大器，并且另一个目的是提供在附着部件的每个信号触点的一毫米距离内的转发器或者放大器。
本发明的又一目的是提供一种可编程电路板，通过路径将来自附着于所述电路板的部件的信号可编程地路由至附着于所述电路板的其它部件，所述路径包含重新定时电路以减少信号之间的信号抖动和/或信号变形。
本发明的又一目的是提供这样一种可编程电路板，其中，最后的重新定时电路位于信号被路由至的部件的触点的一厘米距离内。
本发明的又一目的是提供这样一种可编程电路板，其中，最后的重新定时电路位于信号被路由至的部件的触点的一毫米内。
本发明的又一目的是提供这样一种可编程电路板，其中，重新定时电路可以补偿接收部件封装内的已知变形。
本发明的又一目的是提供电子可重新编程装置，用于选择性地将附着部件的触点连接至电源和接地面，而不需要部件必须匹配的预定电源和接地触点位置。
本发明的又一目的是提供这样的电子可重新编程装置，用于选择性地将附着部件的触点连接至电源和接地面，以最小化部件触点未占用的触点位置中的泄漏。
本发明的又一目的是提供一种电子可重新编程电路板，可以使用一般适配器来将具有给定触点间隔的多种不同部件适配至所述可编程电路板衬底的触点间隔。
本发明的又一目的是提供一种电子可重新编程电路板，支持在其实质上全部表面覆盖有裸片部件，同时能够将这些部件的任意触点集合互连。
本发明的又一目的是提供一种可编程电路板，具有对齐不敏感衬底触点装置，用于接触附着于衬底的部件的触点。
本发明的又一目的是提供一种可编程电路板，可以直接建立对多种触点类型和间隔的工作连接，而不需要针对具有这些触点类型或间隔的部件具有预定位置。
本发明的又一目的是提供一种可编程电路板，具有对齐不敏感衬底触点装置，用于接触附着于衬底的部件的触点，该装置可以接触不同类型和不同间隔的部件触点。
本发明的又一目的是提供一种可编程电路板，具有小触点阵列，所述小触点分别用作用于连接小部件触点的独立触点，并且，针对附着于该阵列的部件，所述小触点可以一起形成用于较大部件触点的对齐不敏感触点装置。
本发明的又一目的是提供这样一种容许触点变化的可编程电路板，可以使用触点控制元件来控制给定触点，其中所述触点控制元件不是其类型中最接近给定触点的元件，使得触点控制元件的阵列可以控制沿一个方向间隔比该方向上的触点控制元件间隔更紧密的触点。
本发明的又一目的是提供这样一种小触点阵列，其中，可以内部互连至其它小触点的小触点散布于连接至电源或者接地面的小触点之间，其中所述其它小触点连接至其它部件触点。
本发明的又一目的是提供这样一种小衬底触点阵列，其中，多个小触点可以协作地驱动较大的部件触点。
本发明的又一目的是提供一种可编程电路板，用于检测附着于所述电路板的部件的触点。
本发明的又一目的是提供一种与路由程序相结合的触点检测可编程电路板，将部件放置规格轻推(nudged)直到其匹配检测到的触点图案，并且，另一个目的是让该过程自动执行，并且，又一个目的是：当可编程电路板使用可释放附着装置时，针对附着部件的微小移动提供对先前指定的互连的自动调整。
本发明的又一目的是提供一种可编程电路板，用于检测附着于所述电路板的部件的触点；所述电路板还对触点类型和间隔不敏感，并且可以以电子方式选择性地将附着部件触点连接至电源和地。
本发明的又一目的是在原型系统中提供这样一种触点检测可编程电路板，所述原型系统使用检测到的触点的图案来识别附着至所述原型系统的部件的封装类型和尺寸。
本发明的又一目的是提供这样一种触点图案检测可编程电路板系统，使用检测到的触点图案来识别可能部件列表中潜在匹配的部件，并允许系统用户从潜在匹配列表中识别匹配芯片。
本发明的又一目的是提供这样一种触点图案检测可编程电路板，可以电子可重新编程地将部件触点连接至电源和地；可以制定附着部件的电源和接地面，并且可以向相关联的系统软件提供这些面的映射，以用于识别部件并用于指定新部件的触点描述。
本发明的又一目的是提供一种机械外壳，向具有不同高度的可释放附着部件提供均匀的压力，同时最小化和/或适应可编程电路板和机械外壳之间的热膨胀差异。
本发明的又一目的是提供一种可编程电路板，其形状因数匹配标准底盘中的标准卡槽，同时也能够匹配相同形状因数的其他可编程电路板，以形成至少二维的可编程电路板阵列。
本发明的又一目的是提供一种晶片探针卡，可以适应要测试的晶片上的部件的各种触点间隔。
本发明的又一目的是提供一种晶片探针卡，在每个测试部件触点的一厘米距离内具有转发器或者放大电路。
本发明的又一目的是提供一种晶片探针卡，可以在不使用附着的复制元件的情况下向多个测试部件复制测试信号。
本发明的又一目的是提供一种晶片探针卡，可以将多个测试部件之间的结果信号进行比较，或将来自多个测试部件的结果信号与预期值进行比较，同样也不使用附着的比较元件。
定义：
本文使用的表述“对齐不敏感”是指不会由于附着物和被附着物之间的位置或角度的小变化而呈现为不可操作。
表述“对齐不敏感触点”是指一种具有尺寸和间隔的衬底触点的阵列，使得在配准(registration)中，可以将部件放置在衬底触点阵列中的任意位置，使得至少一个衬底触点与每个部件触点接触，并且，没有衬底触点与多于一个部件触点接触。开关电路可以用于选择与部件触点接触的衬底触点，以为部件触点提供至其它器件的互连路径。
本文使用的表述“模拟”是指一类信号，其中该信号的幅度是重要的，而不仅是信号是开还是关。
本文使用的表述“AND”是指AND函数，检查两个比特并仅当两个比特都是1时才产生1。
本文使用的表述“反熔断器”是指一种绝缘链接，其中，如果高电压施加与其两端，则其击穿变为永久导电性。
本文使用的表述“面密度”是指每单位面积的密度。
本文使用的表述“阵列触点”是指部件的整个表面上大致相间隔分布的触点的集合中的一个。
本文使用的表述“ASIC”是指专用集成电路，或被设计和制造用于特定应用的集成电路。
本文使用的表述“裸片”是指晶片中已经从晶片上切割(单一分离(singulated))下来但是尚未封装的部分。
本文使用的表述
Figure G2007800460291D00121
是指Clos网络的子族，其中每个交叉开关(cross bar)具有相同数量的输入与输出。尽管任意输入集合可以连接至任意输出集合，但是改变一个这种连接集合可以强制进行其它互连的内部重新布置。
本文使用的表述“BGA(Ball Grid Array，球栅阵列)”是指小球(通常由焊料组成)的阵列，允许部件附着于电路板。
本文使用的表述“凸起(bump)”是指附着于触点焊盘上的非常小的球(通常由焊料或金组成)。
本文使用的表述“凸起的(bumped)”是指具有附着于触点焊盘的凸起。
本文使用的表述“老化”是指一种通过以全速(通常以提高的电压或温度)在扩展时间段内对芯片进行测验来提高芯片可靠性的过程。通过老化测试的芯片不太可能在随后许多年内出现故障。
本文使用的表述“中心级”是指位于或者接近多级网络的中心级的互连网络级。
本文使用的表述“CGA(柱栅阵列)”是指通常由焊料组成的小圆柱阵列，允许部件附着于电路板。
本文使用的表述“硫族化物”是指一种材料，包含显著数量的硫、硒或者碲，可以通过受控加热和冷却从电阻性非晶相变为相对导电性的晶相以及变回电阻性非晶相。
本文使用的表述“Clos”是指使用在网络设备交换结构中很普遍的交叉开关的一族互连网络布置。在大多数Clos网络中，第一级的输出数目是输入的两倍，并且最后一级的输入数目是输出的两倍，该布置总是允许在任意输入和任意输出之间建立连接，而不需要重新布置其它互连。
本文使用的表述“CMP”是指化学/机械抛光，是一种用于将晶片抛光的过程，基本上用含有极精细研磨粒子的腐蚀性浆料来将其打磨平滑。
本文使用的表述“CMOS”是指互补金属氧化物半导体，是当前统治逻辑芯片工业的一种高能效型电路。
本文使用的表述“CNT”是指碳纳米管，是小而中空的圆柱体碳纤维，直径为几纳米。
本文使用的表述“触点间距(也称作“触点间隔”)”是指从一个触点到其沿给定方向最近的相邻触点的中心至中心的距离。
本文使用的表述“触点类型”是指部件上触点的类型；参见例如BGA、CGA、QFP、焊盘以及TSOP。
本文使用的表述“连续网格”是指来自邻居至邻居的链路的集合，只要沿给定方向存在邻居可以链接，就沿给定方向延伸。
本文使用的表述“临界面积”是指电路的面积，在该面积，小的光刻瑕疵将产生不能正确工作的电路部件。
本文使用的表述“树状”是指具有分支结构。
本文使用的表述“DRAM”是指动态随机存取存储器，是一种密集的低功耗半导体存储器，在每次对其进行读取之后必须对其进行重写。DRAM也是基于电容器的，并且，电荷从电容器逐渐泄漏；因此必须周期性地刷新DRAM。
本文使用的表述“扇出数(fan-out)”是指给定实体可以发送至的其它实体的数量。当关于互连网络来使用该表述时，它是指在给定级的给定实体能够发送至的下一级实体的数量。
本文使用的表述“柔性PCB”是指一种印刷电路板，其中导电层由柔性塑料层所分离。
本文使用的表述“倒装片”是指一种芯片，被设计为使用焊料或者导电性粘接凸起以电路侧朝下的方式附着在电路板上，所述焊料或者导电性粘接凸起在几百微米的间距上直径典型地小于100微米。
本文使用的表述“FPIC”(现场可编程互连芯片)以及“FPID”(现场可编程互连器件)是指一种芯片，可重新编程地建立其触点的任意集合之间的互连。
本文使用的表述“FPGA”(现场可编程门阵列)是指一种芯片，具有触点、可编程逻辑单元以及将逻辑单元互连至触点和其它逻辑单元的可编程网格(programmable mesh)。FPGA通常用于产生原型，并且日益频繁地用于生产系统。
本文使用的表述“较高维网格(Higher-dimensional mesh)”是指一种具有比物理维度更多的逻辑维度的网格；因此，当在面衬底环境中使用时，是指投影在二维衬底上的至少三维的网格。
本文使用的表述“H树”是指类似于H的分支结构，其中H的每个臂和腿在其末端具有更小的H，并且它们中的每一个在每个附属部分上还具有更小的H，等等。H树对最小H单元的每个附属部分具有相同路径长度，并且因此经常用于分发信号，如用于同步的时钟信号。
本文使用的表述“超立方体”是指具有至少四个逻辑维度的多维网络，其中在每个逻辑维度中每个节点正好具有通向另一节点的一条连接。
本文使用的表述“超立方体连通性”是指具有至少四个逻辑维度的多维网络，其中在每个逻辑维度中每个节点具有正好通向一个其它节点的一条或者更多连接。
本文使用的表述“互连网络”是指一种网络，可以被配置为在元件集合之间建立进行互连的信号。
本文使用的表述“I/O”是指属于信号输入或者信号输出的某物。
本文使用的表述“JTAG”(联合测试接入组)，即“JTAG端口”是指由联合测试接入组标准化的一种窄端口，用于执行芯片上的基本测试，如检查其扫描链。
本文使用的表述“跨接线(Jumper)”是指尖端二分叉的连接器，手动插入插口中以建立连接。
本文使用的表述“LAIC”(大面积集成电路)是指一种在单片电路衬底上生产出的大于模版图像的电路。
本文使用的表述“叶级(Leaf stage或leaf-stage)”是指一种互连网络级，直接连接至网络外部的实体以及网络内的其它节点。
本文使用的表述“MCM”(多芯片模块)是指由陶瓷或者硅层构成的电路板；MCM可以具有比玻璃纤维电路板更精细得多的线(尽管还是比芯片上的粗糙)。
本文使用的表述“MEMS”(微电子机械系统)是指通常通过光刻过程制造的部件，在一侧上包含介于一微米至一毫米之间的小移动部件。
本文使用的表述“网格(Mesh)”是指来自邻居至邻居的链路集合，沿给定方向延伸至少若干链路。
本文使用的表述“多维网络”是指一种网络，其中在至少两个物理或者逻辑维度中的每个维度中，每个元件具有通向至少一个邻居的至少一条链路。
本文使用的表述“多级网络”是指具有至少三级的网络，其中在任何给定级的元件连接至在其它级的多个元件，但是不直接连接至其自身级中的其它元件。
本文使用的表述“毫微焊盘(Nanopad)”是指在非常紧凑间距上的焊盘阵列中的小焊盘，这样命名是由于在30微米间距情况下，每平方米可以装有十亿个毫微焊盘。
本文使用的表述“NEMS”(纳米电子机械系统)是指通常通过光刻过程制造的部件，在一侧上包含介于一纳米至一微米之间的小移动部件。
本文使用的表述“轻推(nudge)”是指非常轻微的移动某物，通常是其可以移动的最小量。
本文使用的表述“一次性可编程”是指通过不可逆编程实现的可编程，如使用熔断器或者反熔断器。
本文使用的表述“OR”是指OR(或)函数，检查两个比特并且如果其中一个比特是一则结果是一。
本文使用的表述“焊盘(PAD)”是指部件表面上的平坦导电触点，该触点连接至部件内部的电路。
本文使用的表述“PCB”(印刷电路板)是指通过类似于传统印刷过程在某物上印刷导电层而制造的印刷电路板，以及通过在绝缘片上沉积铜层并且然后选择性地蚀刻铜以留下所需图案而制造的电路板。
本文使用的表述“PCI-express”是指外围部件互连总线的基于SerDes的版本。PCI-express通常在计算机和工作站中使用，用于如网络适配器卡之类的高性能外围卡。
本文使用的表述“外围触点”是指位于部件外围周围的触点集合中的一个，通常在裸片的焊盘环中或者在封装部件的线脚的行中。
本文使用的表述“拾放”是指一种机器或者用于这样一种机器的程序，从分配器拾取部件并且精确地将其放置在如电路板或者MCM之类的衬底上。
本文使用的表述“探针卡”是指电路板或者电路板的复合体，可以与一个或者更多要测试的未封装部件进行接触。
本文使用的表述“可编程电路板”是指一种电路板，可以被电子编程以建立在部件之间的互连。
本文使用的表述“QFP”(方形扁平封装)是指一种平的、矩形的集成电路，具有从封装的全部四侧突出的引脚。
本文使用的表述“可重新编程”是指通过使用允许对编程进行反复修改而实现的可编程。
本文使用的表述“模版”是指一种用于掩模的支持器，所述掩模包含在创建光刻的层时使用的图案。
本文使用的表述“模版图像”是指在光刻期间将通过模版中的掩模来暴露晶片，从而在晶片上创建的图像。“模版图像”还指晶片中通过每个模版暴露的区域，特别是在应用于多个光刻层的情况下。
本文使用的表述“RF”(射频)是指以与无线电信号可比的速度振荡的电路或者信号，由于射频的使用，将标准CMOS能够实现的速率的振荡通常排除在使用之外。RF目前被认为从10GHz开始。
本文使用的表述“扫描链”是指一种芯片内的电路，通过各种功能发送已知值来测试芯片的瑕疵(典型地将全部触发器链接入长的偏移寄存器链)并且报告结果(通常通过JTAG端口)。
本文使用的表述“SerDes”是指串化器/解串化器，将来自多个适中速度连接的信号转换为针对单一高速串行连接的信号，并且反之亦然。
本文使用的表述“信号触点”是指可以用于信号的输入或输出，或信号的输入和输出的触点。
本文使用的表述“SRAM”是指静态随机存取存储器，是适中密度，适中功耗的存储器，可以连续地读取并且不需要刷新。
本文使用的表述“衬底”是指电路通过光刻建立于其上的晶片，或者系统通过附着部件建立于其上的裸电路板。在本申请中，“衬底”通常指基于晶片的可编程电路板中的晶片。
本文使用的表述“稀疏的”是指一种类型的实体的位置集合远没有被该类型的实体完全填满。
本文使用的表述“系统芯片”是指作为集成电路芯片的系统部件。
本文使用的表述“系统部件”是指可编程电路板上的系统原型的部件，如果要在固定功能的电路板上建立作为原型的系统，则存在系统部件。
本文使用的表述“卡住(stuck)”是指不管输入至晶体管或连接或像素的输入为何，来自晶体管或来自连接或来自像素的输出保持不变。
本文使用的表述“TCE”(热膨胀系数)是指随着温度升高，材料膨胀的速率，通常以每摄氏度百万分率来度量。
本文使用的表述“TCM”是指热传导模块，如20世纪80年代IBM在大型机中使用的模块。TCM通过对每个芯片按压导热活塞来冷却芯片阵列。
本文使用的表述“环形网格(Toroidal mesh)”是指来自邻居至邻居的链路集合，延伸直到沿给定方向不存在更多邻居，在该点处，下一链路绕回至沿相反方向最远的邻居。
本文使用的表述“迹线(Trace)”是指平行于衬底表面的水平信号传导路径(与垂直“通路”相对)。
本文使用的表述“TSOP”(薄型小外壳封装)是指薄的矩形封装，具有探出封装侧面的导线。导线是J型弯曲的，在封装的底部弯曲并且弯向封装的底部，具有鸥翼状导线。
本文使用的表述“通路(Via)”是指在衬底层之间短的垂直的导电路径。
本文使用的表述“晶片”是指一种薄层，通常是盘状的，并且通常是从高纯度半导体材料(芯片级或者电路级)的单晶上切下。机械级“处理晶片(handle wafer)”可以由相同的基础材料制成，但是成本更低，这是由于该材料没有那么纯，并且可能不是从接近完美的单晶上切下的。
本文使用的表述“晶片探针卡”是指一种探针卡，在晶片被切割为单个部件之前测试(探测)晶片上的多个部件。
本文使用的表述“引线接合”是指通过将微小的接合引线的一端附着至每个触点(典型地通过热或压力)来进行的两个触点之间的连接。
本文使用的表述“绕线(wire-wrap)”是指一种技术，通过在管脚类型的触点对中的每个管脚周围绕接线剥离端来建立管脚类型的触点对之间的连接，其中典型地通过使用“绕线枪”来进行实际的绕接。
本文使用的表述“XAUI”是指十千兆比特附着单元接口，一种用于向外部器件以每秒十千兆比特的速度进行传送的基于SerDes的互连。
本文使用的表述“XOR”，即“异或”是指一种函数，比较两个比特并且只要两个比特不同则结果是一；只要两个比特相同则结果是零。
附图说明
通过下面对优选实施例的详细描述，本发明的这些和其它目的、特征以及优点将更加显而易见，附图中：
图1描述了可重新编程电路板，其中多个嵌入式FPIC层允许实质上全部表面用于作为原型的系统的部件；
图2描述了可重新编程电路板，其中细间距MCM层允许实质上全部表面用于作为原型的系统的部件。
图3A描述了用于基于大面积集成电路的可重新编程电路板的4维连续网格内部互连网络；
图3B描述了用于基于大面积集成电路的可重新编程电路板的4维连续网格内部互连网络的元件，所述元件包含触点和交叉开关；
图4A描述了针对典型系统互连图案而优化的、用于可重新编程电路板的14维连续网格网络的一个物理维度；
图4B描述了用于可重新编程电路板的14维连续网格网络的稀疏最长链路的布置；
图4C描述了用于可重新编程电路板的具有备用中心级的
Figure G2007800460291D00191
互连网络；
图5描述了用于发送时钟信号的H树，该时钟信号用于总线重新定时，以最小化可重新编程电路板中的变形；
图6描述了一个部件触点间距的衬底触点如何与不同间距上的部件触点不对齐。
图7A描述了无论部件触点间距如何，微小衬底触点可以与较大部件触点重叠；
图7B描述了当衬底触点在方格中时，部件触点要始终与至少一个衬底触点重叠所必须具有的最小尺寸；
图7C描述了当衬底触点在六边形格中时，部件触点要始终与至少一个衬底触点重叠所必须具有的最小尺寸；
图8A描述了针对14维连续网格的交叉开关，其中去除了无用的交叉点；
图8B描述了针对14维连续网格的交叉开关，其中去除了低值交叉点；
图9描述了裸片部件上的外围焊盘；
图10A描述了可编程电路板的紧凑单元，具有多个微小触点并且微小触点的臂与其它单元重叠，示出了单元可以驱动的微小触点；
图10B描述了可编程电路板的紧凑单元，具有多个微小触点并且微小触点的臂与其它单元重叠，示出了可以驱动微小触点的单元；
图11描述了与多个紧凑单元重叠的封装部件的触点；
图12A描述了具有中心检测线的衬底触点，该中心检测线用于检测部件触点的存在；
图12B描述了具有内部检测线的衬底触点，该内部检测线用于检测部件触点的微小重叠；
图12C描述了具有内部检测线的衬底触点，该内部检测线用于检测部件触点的实质重叠；
图12D描述了具有相邻检测线的衬底触点，该相邻检测线用于检测部件触点的实质重叠；
图12E描述了具有相邻检测线的衬底触点，该相邻检测线用于检测部件触点的重叠程度；
图12F描述了具有相邻检测线的衬底触点，该相邻检测线用于检测部件触点的重叠的较高程度；
图13A描述了使用重叠的衬底触点来映射放置在衬底上的部件的触点；
图13B描述了使用放置在衬底上的部件的触点的映射来标识部件的触点类型和触点计数；
图13C描述了使用部件的电源和接地面的映射来标识该部件；
图14A描述了部件触点的抛光；
图14B描述了被压到涂有延展性导体的衬底触点上的打磨过的面部件触点；
图14C描述了被压到涂有延展性导体的衬底触点上的未打磨过的面部件触点；
图15描述了可重新编程电路板的机械外壳腔(housing chamber)与环绕电路板；
图16A描述了具有环绕PCB的可重新编程电路板，该环绕PCB可以匹配计算机中的标准PCI-express插槽或者可以匹配其它周围的PCB；
图16B描述了具有环绕PCB的可重新编程电路板，该环绕PCB可以匹配入二维阵列；
图16C描述了具有环绕PCB的可重新编程电路板，该环绕PCB可以匹配入三维阵列；以及
图17描述了单一单元与具有多个可编程电路板的系统的相对比例。
具体实施方式
第一族优选实施例：具有嵌入式FPIC的可重新编程电路板
印刷电路板(即PCB)将分离芯片上建立的电路互相连接。然而，每个传统的PCB被设计并且加工用于特定任务，并且，由于高性能系统将互连的速度和密度推至极限，这要求将很多小心对齐的层“堆叠”，其中每层设计的成本都很高。
现有技术包含很多尝试示例，使用多用途电路板来克服这个问题，可以针对特定互连图案对所述多用途电路板进行永久性裁剪或编程。所使用编程技术的范围从单掩蔽金属层(U.S.5,264,664)至反熔断器(U.S.5,490,042)。然而这些技术是不可逆的，所以在系统开发周期中，不能够对给定的PCB进行反复测试并且修改。
为了克服这种一次性可编程性，制造出了可重新编程电路板，其中信号连接到达现场可编程互连电路(即FPIC)，FPIC可以可重新编程地建立所需的互连(U.S.6,642,064、U.S.5,428,750、U.S.5,426,738)。尽管这确实允许电子编程，但是，使用分离的FPIC芯片增加了成本，由于较长路径导致信号完整性恶化，并且，由于高端电路板所需的多级FPIC，导致电路板的大部分面积被FPIC而不是目标系统的芯片所消耗。U.S.3,486,160也披露了对手工重新配置电路板的改进；取代单独制造的绕线连接，可以手动地将跨接线插入连接器中以进行连接；然而，跨接线耗费时间、密度成本高，并且，如果在信号触点上使用则会导致信号完整性恶化的问题，所以，U.S.5,426,738教导将用于信号连接的FPIC与用于电源和接地连接的跨接线相结合。
根据本发明的第一族优选实施例的可编程电路板结构通过以下方案克服了这些现有技术的缺点：提供可重新编程电路板，其中可以将来自附着至电路板的部件的信号可重新编程地路由至附着至电路板的其它部件，而不需要通过外部可编程互连芯片或手动修改的外部连接(如跨接线或者绕线连接线)来路由这些信号。
这可以通过将包含一个或者更多集成电路的光刻硅层嵌入至电路板内或电路板上来实现，其中所述集成电路能够建立通向附着于其上的部件的触点的连接，并且，能够可重新编程地以指定图案将这些触点互连。在一个实施例中，将多个商用FPIC嵌入至电路板的一个或者更多层上，并且，这些FPIC本身连接成多级互连网络，如
Figure G2007800460291D00221
网络或者超立方体网络。该实施例允许使用由精细间距的基于模版的光刻制成的大量生产的芯片来实现高性能系统中要求的高信号速率，并且，允许使用的测试后的FPIC芯片，使得可以通过仅使用已知良好的FPIC芯片来避免光刻瑕疵。
但是，用于灵活地互连系统的FPIC比目标系统的芯片要求多几倍的触点；即使是三级
Figure G2007800460291D00222
网络(在将单个FPIC的约1000个触点扩展至高端电路板所需的几万个时是最为高效的)，为了允许建立三级网络，所要求的FPIC的触点是系统芯片的触点的三倍。理想地，所需的FPIC不应当占用比目标芯片更大的面积，所以，内部FPIC的面密度应是目标系统中使用的芯片的面密度的三倍。
因此，优选实施例使用了嵌入至电路板的多层FPIC芯片，以及以
Figure G2007800460291D00224
网络方式互连FPIC所需的电路板层。如图1所示，这允许了可重新编程电路板100的整个表面110被目标系统的芯片111所覆盖，增加了基于FPIC的系统的面密度使其等同于固定连接电路板。
由于可重新编程电路板100的上表面110可以大部分覆盖有部件，并且，FPIC层120以及120’需要FPIC 121之间的足够空间用于通路131以互连这些层，需要多于三个FPIC层120和120’来维护3比1的FPIC触点122和系统部件触点112的比率。随着上表面110上的触点102的密度接近针对电路板材料的通路131的最大密度，由于通路131给FPIC 121留下的空间越来越少，因此所需的层数渐进地增加。幸运的是，电路板材料通常可以支持的通路密度明显高于附着至电路板的芯片上的触点密度；对于2倍更高的密度，仅需要6个FPIC层120和120’(如图1所示)；对于4倍更高的密度，仅需要四个FPIC层。由于电路板层的成本低于FPIC的成本，特别优选的实施例使用了如盲通路、掩埋通路、以及微通路之类的电路板技术以最大化通路密度，并且从而最小化所需的FPIC层数以及整体PCB厚度。
除FPIC层之外，需要很多层用于“迹线”132(水平金属线)，迹线将叶级FPIC 121互连至中心级FPIC 121’。在电路板的中心，在X和Y中的每个维度上，全部触点122中的一半具有穿过至另一半的迹线132。在1毫米触点102的256x256阵列的示例中，在电路板100的中间是每毫米256条迹线132。对于12密耳(即大约0.3毫米)的适中紧密间距，这是75层130。然而，迹线长度的3/4被用于仅对跨越至少电路板直径一半的互连而言最优的迹线，并且实质上在所有现实世界的系统中，这些链路是不常见的，典型地占全部链路的百分之几，并且极少超过全部链路的10％。将这些长链路的数量减少到完整
Figure G2007800460291D00231
网络的10％也将典型地不对短距离连接性产生影响，这是由于，即使对于不可编程电路板密度，也很少让多于一半的潜在触点位置被占用；并且，这种长迹线的减少将支持迹线132所需的层130的数量减少至25层，这在当今高端电路板的范围之内。
尽管FPIC 121可以散布在全部层120和将层120互连所需的层130间，但是，从机械上而言，具有仅仅几个FPIC层120是更简单的。因此，特别优选的实施例包括包含FPIC芯片在内的四个层，使用电路板技术来实现其中大约25个附加的专用互连层130将FPIC互连为三级
Figure G2007800460291D00232
网络，所述电路板技术可以支持比将附着的芯片的触点密度高至少4倍的通路密度。如图1中所示两个系统芯片信号触点112’和112”，系统芯片111上的每个信号触点112通过通路131和迹线132连接至叶级FPIC层120中的FPIC 121，并且，叶级层120中的每个FPIC 121再次通过通路131和迹线132连接至中心级FPIC层120’中的每个FPIC 121。因此，通过对每个FPIC编程以建立其触点之间的适当内部连接，可以产生从任意系统芯片触点至其叶级FPIC，再至任意中心级FPIC，再至目的叶级FPIC触点，再至目的系统芯片触点的互连。
应理解，为了清晰起见，芯片111和121的数量以及每芯片触点112和122的数量已经减少。支持触点的256x256阵列的完整网络(具有FPIC芯片，每个FPIC芯片包括1024个信号触点)需要128个叶级FPIC以及64个中心级FPIC，其中从每个叶级FPIC到每个中心级FPIC需要8条互连，并且即使将长互连的数量减少至10％，该网络还需要大约100个叶级FPIC以及50个中心级FPIC。
1000触点的FPIC芯片121的三级
Figure G2007800460291D00234
网络提供了足够的扩缩性，以将FPIC 121的数量加倍，从而支持覆盖可编程电路板100两面的系统芯片111。然而，在实际中，大多数电路板在其反面不具有接近完全密度的触点；由于PCB的背面典型地用于具有比芯片更低触点密度的离散部件，特别优选的实施例使可编程电路板的背面的大部分或全部填充有比可编程电路板正面更低密度的触点，并且，因此仅使用一个FPIC层120以支持可编程电路板的背面。
支持可重新编程电路板的背面所需的FPIC触点的数量很容易地在通过减少长互连的数量而节省的FPIC触点的数量的范围内，并且，背面的互连倾向于非常短并且因此不需要长的迹线，所以，另外的优选实施例减少叶级FPIC至中心级FPIC的长互连的数量，并且将因此节省的FPIC触点用于支持背面部件。
当连接向可编程电路板的上表面110的中心级FPIC触点的数量明显高于连接向下表面的数量时，反转中心级层以消除额外的通路和迹线是有利的，否则将需要额外的通路和迹线用于路由至中心级FPIC的下方的触点。
包含四层或者八层FPIC芯片以及用于将这些FPIC芯片互连为
Figure G2007800460291D00241
网络或者其它网络所需的很多层在内的电路板比普通电路板厚很多，即使这些层中的一些替代了传统上已经提供固定互连性的层。如图2所示的另一个优选实施例，通过使用裸片FPIC 221克服了这个问题，其中裸片FPIC 221附着于被嵌入至电路板中的精细间距陶瓷(MCM)层220。由于如FPIC之类的裸片典型地具有比封装芯片高四倍的触点222的密度，并且通路231的密度不超过MCM的密度，这也允许了可编程电路板200的整个表面210用于目标系统的芯片211，同时仅使用一层FPIC 221。
尽管这种精细间距层220需要比标准电路板层更多的开发成本，但是，可编程电路板可以用于广泛不同的系统中，因此，这些成本可以被摊还到非常大量的电路板上。因此，特别优选的实施例使用多个陶瓷层230(具有其较细导电迹线232)，以增加导电层的路由密度，减少需要的层230的数量，并且因此将产生的可重新编程电路板200的厚度减小至以与固定功能PCB可比。薄膜陶瓷电路板层230可以支持紧至25微米的迹线间距，这将用于迹线232的层230的数量从大约25层减小至3层(或者以更便宜的50微米间距减少到5层)，并且这些层也更薄。当厚度是关键属性时，其他优选实施例使用经过商用减薄处理的FPIC芯片221以将FPIC层220的厚度降至几十微米。
除了本族实施例的可编程电路板提供的系统部件密度优势外，层230的嵌入式FPIC“内核”可以大量生产，并且，可以使用简单的几层普通PCB 230’来覆盖内核或者如图2所示将内核夹在两个这种普通PCB 230’之间。这允许了单一基于嵌入式FPIC的设计适用于支持不同系统部件触点间隔，以及针对系统部件的不同电源和接地触点图案，同时还保持通过FPIC内核的互连可编程性。
由于与固定连接电路板的连接密度相匹配的可重新编程连接的有效密度，现在存在足够可用的连接性以在系统开发者所需的任何地方提供调试连接器。典型地，这些是小逻辑分析器连接器(一片上有几十个触点)，所以，其在电路板面积方面的成本是适中的，并且多个这些连接器可以被放置在板上，使得将总是存在与感兴趣的信号所在的触点接近的连接器，从而最小化了在将这些信号提供给连接器时的信号问题。这种连接器放置在对原型系统调试中特别有用，原型系统是可重新编程电路板的主要用途。
第二族优选实施例：大面积集成电路(LAIC)以及LAIC互连网络
在上述实施例中，可重新编程电路板的系统芯片密度可以与标准电路板相比。然而，可重新编程性优点的实现是以嵌入在电路板中的许多FPIC芯片以及非常厚的电路板或者电路板中的多个精细间距MCM型层为代价的，并且，它没有克服在背景技术的概括中讨论的任何后续限制。
因此，本发明的第二族优选实施例使用大面积集成电路(即LAIC)来替代FPIC网络，LAIC以其最简单的形式提供了类似的功能。实现对互连现代芯片而言足够的信号速率要求精细的光刻，目前精细光刻是以模版为基础的，因此，如本申请人在U.S.6,597,362中所教导的，模版间缝合用于跨过模版边界来互连大面积集成电路，允许生产大至晶片尺寸的集成电路。
目前最密集的典型高端系统芯片每平方毫米具有一个触点，所以如果使用这种封装芯片的触点进行完全覆盖，则300毫米晶片尺寸的PCB将具有几乎70,000个触点。对于离散的FPIC，由于需要用于交叉开关的触点总数与级数成比例，因此最好使用大交叉开关以减少信号将通过的交叉开关的数量。然而，对于跨越可编程电路板的大面积集成电路，由于交叉开关是相同电路的所有部分，因此信号不需要通过在每一个交叉开关级处的FPIC触点。不通过外部触点允许使用更多级的、小得多的交叉开关，由于交叉开关中的交叉点的数量等于交叉开关处理的互连数量的平方，因此这极大地减少了用于交叉开关的总电路面积。
可以使用多级和多维交叉开关网络来完成对这许多触点的灵活互连，并且，交叉开关可以以多种拓扑来互连。尽管如二维网格之类的邻居至邻居的网络对于建立附近邻居之间的连接是有效率的，但是，对于较长的互连，由于信号不得不通过数百个元件才能跨过整个晶片，因此效率较低。
尽管这种网络对一些特定使用可能是最优的，但是用于深亚微米(deep-sub-micron)光刻的掩模的花费使得最好能使用更普通的可应用互连方案。因此，本发明的优选实施例使用了一种对更远距离的邻居之间的互连更有效率的网络。尽管在本领域中很多这种网络是已知的，但是本文中讨论三种在其简易性、效率、灵活性和健壮性的平衡方面的被作为示例的网络，其中还针对本发明的互连需要做了优化。它们是较高维网格、超立方体以及
Figure G2007800460291D00261
网络。
尽管当前的光刻生产的电路在物理上是二维的，并且尽管电路板目前也是二维的，但是所使用的互连图案在逻辑上可以具有较高维数；因此，物理互连是较高维网格图案在物理使用的维数上的投影(本质上是影子)。多维互连图案的使用在网络领域中是众所周知的；例如，U.S.4,805,091教导了用于连接216个处理器的16维超立方体网络。
随着用于互连元件的维度数的增加，网格中的最大跳数非常快速地降低。例如，216(二的十六次方)是65,536个元件，其足以用于在300毫米晶片的大部分上形成1毫米的触点间隔。使用一维环形网格(环)在一个维度上通过的最大元件数量是32,768；使用二维环形网格，对于总计256个元件，在每个维度上的最大数量是128个元件；使用四个维度，对于总计32个元件，在每个维度上的最大数量是8个元件；使用六个维度，对于总计18个元件，在每个维度上的最大数量是3个元件；使用八个维度，对于总计16个元件，在每个维度上的最大数量是两个元件；使用十六个维度，对于总计16个元件，在每个维度上的最大数量是一个元件。
随着维数的增加，冗余和连接性均增长，并且跳数降低。例如，使用一维环(toroid)，从任意元件至任意其它元件仅存在两条路径，由于这些路径通过数千个元件，两条路径上出现瑕疵的机会非常高。此外，甚至不可能将一个区域内的三个触点连接至另一个区域内的三个触点，这是由于仅存在两条进或出任意区域的路径。这对于实际的可编程电路板来说是不够的。
在二维环形网格中，每个触点具有四条通向邻居元件的路径，并且，可以通过采取比理想路径最多长两个元件的路径来绕过任意给定的有瑕疵的互连链路。同样地，进或出二维环形网格中的区域的路径数量现在随该区域的周长而缩放。尽管这是个巨大的改进，但是由于具有芯片大小的区域中必须连接至该区域外部的触点数量随芯片的面积而不是芯片的周长而缩放，因此，这依然是不够的。
具有三维连接的环形网格要好得多。为了减少通过的最大元件数量，在两个物理维度之间最佳地将第三维度分裂，使得如果将两个物理维度称为X和Y，则一半的元件的“第三维邻居”在X维中距离13个元件远，并且另一半元件的“第三维邻居”在Y方向上距离13个元件远(在“Z维度”中求65,536(即40跳)的立方根之后，可以在X方向上和在Y维度上环绕晶片一周，这是由于13x40/2＝260，其正好大于65,536的平方根＝256)。
然而，使用三维度，对芯片大小的区域外部的连接对于较大的标准芯片尺寸还是不足；对于一侧有42个触点的芯片封装，四个13x13角部将全部具有一个第三维对外互连(676个连接)，四个16x13侧区域将每两个触点有一个对外连接(416个连接)，并且，圆周上每个管脚将具有X或Y对外连接，并且角部将具有两个连接(172个连接，172＝4*42+4)。这总共是1264(1264＝676+416+172)个对区域外的连接，即使在扣除用于电源和接地的几百个触点之后，对于封装上的1764个触点球而言这依然不够。此外，使用三维度，信号为到达给定触点而必须通过的元件总数可以高达60个，这远高于使用更多维度可获得的最小值。芯片封装触点计数也在增加(已经出现了具有超过2000个触点的封装)，所以三维度的不足量正在增长。
四维度比三维度更容易映射到二维晶片上，并且如图3A所示，使用四维度，支撑触点322的元件310不仅具有在X维度中的最近邻居链路311以及在Y维度中的最近邻居链路(连接)311’，并且，在X维度中，第三维度映射至16个元件远的链路312，在Y维度中，第四维度映射至16个元件远的链路312’。对于42x42封装，这意味着在四个16x16角部中的衬底触点现在每个都具有通向区域外部的两个连接(2048个连接)，在四个10x16侧区域中的每个触点都具有一个这种连接(640个连接)，并且，依然存在来自较低维度的172个最近邻居连接。这一共是2860(2860＝2048+640+172)连接，这大致是在允许电源和接地之后的所需数量的两倍。即使要生产大至70x70的芯片封装，从70x70面积中引出的连接将大于在允许电源和接地之后所需的数量。
如图3B所示，每个元件可以使用交叉开关来选择性地将其触点连接至其链路，或者将链路连接至其它链路。在四个维度的每个维度中的两个方向的每个方向中的链路，以及通向触点本身的连接，可以使用具有9个输入351和9个输出352(因此有81个交叉点353)的交叉开关350。在本示例中，该元件310中的触点322通过交叉开关350的标记有“IN”的输入351，并且由此通过设定交叉点353’连接至标记有“-X”的输出352。此外，来自左邻居的交叉开关输入351(标记为-X)通过设定交叉点353’连接至标记有“OUT”的交叉开关输出352，然后，继而通过驱动器340将其连接至驱动触点322。因此，来自触点322的输入信号将被中继至左侧相邻元件(-X方向)，并且通过触点322来驱动来自该左侧邻居的信号。
在将触点322连接至元件310的左侧邻居的同时，本示例中的交叉开关具有五个其它设定交叉点353’。-16Y输入351通过设定交叉点353’连接至+16Y输出352，并且反之亦然；这指示了在Y维度中穿过该元件的长互连。类似地，-Y输入351连接至+Y输出352指示了将在Y维度中穿过该元件的短互连。由于这些均未连接至标记有“IN”的输入351或者标记有“OUT”的输出352，因此这些穿过的连接不影响触点322本身；它们仅仅借用该元件310的未使用资源。
另外，标记有“IN”的输入351具有第二设定交叉点353’，将其连接至在+X方向上16个元件远元件310。典型地，这种将输入信号非对称地拷贝至远距离元件指示了将触点上的信号的拷贝发送至调试连接器。
使用四个或者更多维度时，对于最低维度(具有最短跳的维度)，环形网格将不再有意，这是由于任意长连接将通过较高的维度。这可以推广为：由于全部长连接将使用这些最高维度，因此环形网格仅对于映射至物理X维度的最高维度和映射至物理Y维度的最高维度有用。
在典型系统中，大多数连接是在相邻芯片中进行的，并且通常是在相邻芯片的相邻侧之间进行，两种最常见类型的连接是在逻辑芯片和存储器芯片的相邻侧之间的连接以及在逻辑芯片和其它逻辑芯片的相邻侧之间的连接。逻辑芯片典型地是边长在20毫米和40毫米之间的正方形(封装尺寸)，存储器芯片典型地是12毫米和15毫米之间宽的矩形，并且在密集PCB上芯片间间隔典型地在5毫米和10毫米之间，所以，最常见的连接距离可以在10毫米至50毫米范围内，或者，使用1毫米触点间隔时，距离在10个至50个触点之间。在平行于相邻芯片边缘的方向上，互连的长度通常地小于芯片长度的一半，或者为几毫米至大约20毫米。
如果在每个方向上的最高维度中的链路是16至24个触点距离长，并且在次最高维度上是4个触点距离长(并且在最低纬度中，跳连接相邻触点)，则在每个物理维度上，最多6跳就可以到达在10至50个触点范围内的任意触点。因此，具有四维度的典型短连接将在一个较高维度中是二或三跳，并且在其它较高维度中是一或两跳，然后，在两个较低维度中的每个维度中平均为四跳。
然而，其它连接连接在这种芯片簇之间；这些连接典型地长至电路板长度的一半，在本情况中，其典型地需要在一个较高维度中的八跳以及在另一较高维度中的四跳。再一次，将在每个较低维度中要求平均四跳以及最大八跳。因此，使用四维度，典型的短互连要求大约12跳，并且典型的长互连要求大约20跳，并且最大跳数分别是22和32跳。
可以通过增加维数来减少跳数，尽管很快会到达收益递减点(point of diminishing returns)。使用六维度，如果全部维度均等分布，则在每个物理维度中的逻辑维度之间的跳长度的比率是触点总数的六次方根，即刚好超过6个触点。但是维度不需要均等分布；事实上最好不这么做，这是由于通常电路板上的连接长度不是随机分布的。此外，对于较长跳数而言，无论如何需要很多转发器，并且对于较长距离而言，通过几个额外交叉点而不只是转发器的时间延迟相对不明显，所以，所选的维度尺寸应有利于短距离和中距离维度，并且，一旦额外交叉点的延迟变得不明显，即使对最长维度环形连接性而言也值得停止这种做法。
对于使用基于模版的光刻来制造的可编程电路板衬底晶片，如果全部模版图像都相同则减少了成本。尽管U.S.7,055,123教导的图案允许将每层一个模版与互连图案一起使用，其中图案的重复不需要匹配模版间隔，确实匹配模版间隔的重复图案依然更为简单。今天的模版图像典型地被限制在20至24毫米乘33至34毫米，所以，方便的较高维度是每16毫米或在这种情况下每16个触点重复的维度，使得可以使用将接近最大尺寸的16x32模版(以最小化光刻成本以及模版间缝合)与重复图案一起使用，重复图案是有效率的并且也是在每个物理维度中相同的约整数(这简化了路由算法)。
16个触点和4个触点的链路长度对于在与相邻芯片边缘平行的物理维度中典型的较短距离而言也是非常有效率的。在目标距离范围中的最长路径是五跳加四跳，即总共九跳。还应当注意，绕过瑕疵的路由通常仅加长了最短路径，这是由于在较长路径中可以以很多不同的等长方式来对跳长度进行重新排序。因此，16个触点、4个触点以及1个触点的链路长度提供了对目标可重新编程电路板非常有效率的互连布置以及面对瑕疵也非常健壮的互连布置。
然而，这还不是非阻塞的布置，这是由于互连图案可以使来自区域内触点的所有互连要求在相同方向中具有相同长度的两跳，并且，上述实施例对每个触点沿每个方向的每个长度仅具有一条链路，所以，在最坏情况下可能没有足够的链路以支持所需的跳。
最简单的答案是增加每个触点的每个类型的互连的数量。将可用链路加倍足以满足大多数图案，尽管在相反的方向上每个互连使用一跳将跳过目标的长跳(需要短的回跳)，但是在病态情况中，沿一个方向的所有互连使用两个次短大小的跳无法到达的长跳。但是在相反方向上的回跳使用了与在第一方向上刚使用的两个短链路的相同类型的链路，所以，在该病态情况中，必须将较短链路增至3倍以处理可能的最坏情况。
除非添加较长的连接，必须将长度16的链路增至3倍以处理最坏情况，这是由于为了到达45或50毫米远的触点(这是在正常范围中)，每触点需要三个这种链路，并且，跨过该区域的少有的长连接也需要这些链路。现在不讨论这些少有的长互连，对于与添加两条链路(每条具有长度1、4以及16的长度)相同的金属价格，可以添加一条链路(每条长度为2、8以及32)，并且，该链路长度的多样化将提供路由长度和更简单交叉点的更多选择。该连读长度的多样化避免了在相同方向上使用具有相同长度的两跳来进行连接，并且还避免了最坏情况的链路的相反路径的使用，这是由于，与其采用向前的长链路并采用向后的次短链路，不如简单地采用向前的次短链路。总是可以仅使用具有少于最坏情况跳数的向前链路来处理非最坏情况，所述非最坏情况中可能采用了向前的长链路以及向后的短很多的链路，这是由于：可以通过首先采用向后链路来处理这些情况中的最坏情况，即向前的最长链路以及向后的最短链路(由于被路由的触点“拥有”该链路，对于必须到达该触点的另一互连而言不需要该链路)。
图4A描述了在物理X维度中来自元件行400中的一个元件410的连接。该元件400在每个方向上具有长度为1的链路411、长度为2的链路412、长度为4的链路413、长度为8的链路414、长度为16的链路415以及长度为32的链路416。所有这些链路都是双向链路，通过缺少方向箭头来表示；在LAIC实施例中，使用导电信号连接双向链路最好使用每链路两个信号导体来实现，其中一个导体由一端的元件来驱动，而另一个导体由另一端的元件来驱动。双向链路也可以使用单一金属链路来实现，但是这要求更复杂的电路，并且当前对于相同集成电路中的其余链路效率较低。
对于那些少有的长互连，添加甚至更长的链路有助于加速最长的连接，这是由于转发器引入的延迟略小于交叉点。但是，非常长的连接是不常见的，所以添加具有物理维度中64跳的两个完整的额外维度远非必要。此外，在金属化方面，添加较长链路将是相对昂贵的，这是由于每个长度为64的链路要求与每个较短长度的链路加起来所需一样多的金属；因此，长度为64的链路的完整集合将使得链路所需的总金属化加倍。最多百分之十(典型地，仅有百分之几)的互连将要求这些较长的链路，并且要求多于两个这种链路的连接是少有的。因此，即使一个共享的额外维度(参见之前关于具有三维连接的环形网格的讨论)将比所需的两倍还要多。
因此，为了保持交叉开关元件尽可能相似，优选的答案是让每个这种元件针对每个元件410具有仅沿一个方向的长度为64的链路417，如指示链路417方向的箭头所示。如图4B所示，在元件410’、410”、410”’以及410””的2x2方块中，每个元件具有指向不同物理方向(分别是+x，-y，-x以及+y)的长度为64的链路417。每个长度为64的链路417到达包含相同方向的长度为64的链路在内的元件上，允许通过一系列这种长度为64的链路来穿过长距离而不需要采用中间介入的短链路。然而，由于最坏情况的路径具有在两个物理维度上长度为1的跳，因此，这些长度为1的跳可以选择出现在长跳之前或者之后，以让长跳从使长跳具有正确方向的触点开始。因此，最坏情况的路径在跳数上完全不增加，并且，即使对于较少跳的路径(可以负担额外的跳)，相比于采用两个完整额外维度的最短路径，最多增加四个长度为1的跳。
然而，这确实对在何处选择最短链路提出了附加约束，这可能与仅具有这些链路中每一个的一个拷贝相冲突。尽管在现实世界的示例中，少有的长互连将不太可能足够常见至耗尽该资源，但是，这些是全部链路中最便宜的链路，所以简单地将它们加倍是低成本的保险策略。这些附加的最短链路对于绕开瑕疵进行路由也是理想的，所以周围具有额外的这种链路也使得路由算法更简单和更快。可以通过使加倍的短链路仅出现在除了超长链路方向以外的其它三个方向上来使该保险策略更方便，针对除了金属化以外的全部处理产生对称图案，并且在每个交叉开关上节省一个计数。
如图4B所示，在每个元件中，这些单向链路417’之一与长度为64的链路417的方向相反；这可以是长度为1的链路417’。此外，在元件410的给定行或者给定列中，仅每隔一个元件具有在给定物理维度上的长度为64的链路417，例如包含410’和410”在内的行中的元件410’，另一个元件(在本情况中是410”)代之以具有长度为2的链路417”。与其添加最长链路的两个完整维度(必须进行金属化)，这有效地添加了两个维度，其中1/4的链路是长度为64的链路417，1/2的链路是长度为1的链路417’，1/4的链路是长度为2的链路417”。尽管这对于今天的典型电路板互连图案而言已经足够，但是，如果将来对长链路的需求变得更大时，则让1/2、3/4或甚至全部这些链路都具有64的长度将是可以实现的简单变形。
由于具有64毫米的跳长度，对于本示例中创建的长度为64的链路417，由于三个交叉点的最坏情况成本相对于用于有效驱动信号数百毫米的许多转发器而言不太明显，因此这些最长链路不需要是环形网格。因此，全部维度可以使用连续网格，这意味着这种设计干净地缩放到超出256x256阵列的65,536个触点，这是由于没有维度具有固定数量的触点。干净的缩放可用于将阵列延伸出至晶片的新月体(crescent)中，使得可以利用全部表面而不是仅中心的256毫米乘以256毫米的区域，并且，这对于将该设计扩展至其它尺寸的晶片或者其它触点间隔都是一种极大简化。对于触点间隔和模版尺寸的其它组合，可以将长度为64的触点调整为模版尺寸的整数倍。
为了确保该设计适合今天的光刻；可以对重复的单元(unit cell)的含量进行评估，并且将其与用相同光刻制造的其它芯片进行比较。单元包含一个元件及其通向其它元件的链路、或者一个触点以及一个交叉开关加上针对该交叉开关的配置存储器、以及通向其它元件的信号传导链路(来自其它元件的链路将被认为是包含那些其它元件在内的单元的一部分)。
触点可以是如在FPGA中使用的多用途I/O；当封装FPGA时，目前这些触点具有1毫米间隔，并且该封装具有比内部管芯面积的四倍还多的面积。因此，合适的触点以及其后灵活的I/O电路最多消耗1/4平方毫米(并且实际上更少得多，这是由于全部I/O电路仅占用FPGA管芯的一小部分)。
使用14维度，以及支持每个维度的两个方向中的每个方向上的链路的每个交叉开关，每个单元需要28x28个交叉开关。这需要每个交叉开关784个交叉点，并且每个交叉点要求配置存储器的1比特(尽管不需要完整交叉开关，由于允许一个维度中的链路耦合至相同维度中的相反方向上的链路是无意义的，因此这种节省不重要并且不值得额外的设计复杂度，除非在交叉开关空间需要极度优化的情况下)。该交叉开关容易匹配可用的1/4平方毫米，由于大型Xilinx Virtex-4 FPGA封装了大约100倍这样多的配置存储器，其中每个触点在前述的1/4平方毫米中；几乎所有该存储器用于配置交叉点，所以我们知道交叉点也合适，这次还多余至少400的因子。
最后评估的是金属链路互连交叉点。每个触点由多条金属链路支撑；1x64毫米、4x32毫米、4x16毫米和4x8毫米、4x4毫米、4x2毫米和7x1毫米，构成了319毫米(319＝64+128+64+32+16+8+7)的金属线(在最近的实施例中)，该金属线经过包含交叉开关和触点在内的每个一平方毫米的“单元”。尽管这听起来很多，但是半导体的金属线是以微米而不是毫米来测量的；每平方毫米上经过319毫米与每百万平方微米上经过319,000微米的金属线是相同的。在今天的先进半导体工艺中，即使最粗糙的上部线之间的间隔也可以小于2微米间距，因此消耗了7或8个典型可用的金属层中的少于0.6个金属层。在实现中，金属链路将散布在至少两个金属层中以允许线路穿过，但是将消耗少于这些层中每一层的三分之一。总长度计算还允许限定转发器的数量；即使以每毫米一个的出现频率来放置转发器，也将少于每单元300个(319-28，由于交叉点也用作转发器)，由于当前光刻可以实现超过每平方毫米一百万个转发器，因此这是不合理的。
如果使用前边缘光刻来制造，具有300毫米晶片尺寸的精细特征的电路的面积将典型地具有几百数量级的瑕疵，但是由于互连是容许瑕疵的(由于可以选择备选路径以避免瑕疵)，并且由于触点和触点后的I/O不要求容易导致瑕疵的精细特征，因此上述实施例中的“临界面积”是配置存储器的面积，其远小于管芯面积的1％。因此，即使没有其它的瑕疵容许，也可以获得完美晶片的适当产率，并且，其余晶片将仅具有偶然与有瑕疵的交叉开关的接触，并且通过避免将芯片放置在其上来容许这些问题(如大的液晶显示器，即使靠近看能发现大多数都有一个或者两个有瑕疵的像素，但是依然是可接受的)。
然而，如本申请人的U.S.5,801,715所教导的，可以通过向位置敏感的直接输出应用瑕疵容许来显著地增加功能完全正常的晶片的产率。在使若干单元中的任意单元控制任意给定输出(或者在这种情况下为触点)的重叠布置中，这使用了多于所需的单元来支持输出。由于存在充足可用的电路面积，可以添加50％的额外单元而不需要成本，这在给定每个单元中的小临界面积的情况下提供了极大的瑕疵容许。为了定位任何这种瑕疵，可以使用如U.S.6,928,606所教导的瑕疵容许扫描链。配置是读取扫描链的相反过程，并且除了修改为与瑕疵容许扫描链相同的方式的瑕疵容许以外，可以类似于配置FPGA。
因此，通过使用正确优化的大面积电路，本发明的第一族实施例的多层基于嵌入式FPIC的可重新编程电路板可以被单一大面积集成电路层所替代，并且可以使用标准全晶片封装技术(如用于生产芯片规模封装的技术)来进行封装。在一片上生产整个可重新编程“电路板”(已经使用导线接合在一起)，并且不需要测试和封装数百个单独的FPIC芯片，极大地降低了可重新编程电路板的成本，并在不需要很厚的PCB或者包含多个嵌入式精细MCM型层在内的PCB的情况下，实现了系统部件的完全PCB密度。
用于支持几百个触点至几百万个触点的灵活互连的尤为优选的实施例是一种多维连续网格，该网格在每个物理维度上具有按2的指数比率的维度跳长度，该长度最长是最长常见互连尺寸的至少一半，并且具有由甚至更长链路部分地填充的维度(用最短链路填充以形成完整维度)，直到其中交叉点对转发器的延迟相比于传播延迟变得不合理的维度(在本情况中为最高维度)，并且与用以产生图案的模版图像的尺寸相匹配。上述示例针对实质上支配当前全部PCB设计的互连长度进行了优化，但是，实施例可以容易地针对PCB中的结构变化来进行调整(如较长的连接变得更充足)，以及调整为制造其所使用的处理的特定物理现实以及其所支持的芯片的触点数量和间隔。
如前所述，两个其它网络族也可以适用于衬底的内部互连网络。其中第一个是超立方体，其等价于具有多个维度的网格，多个维度的极限是单元数量的Log2，并且其中每个单元在每个维度中仅具有通向一个邻居而不是两个邻居的链路。由于任意链路在任意维度中需要不超过一跳，并且每个单元在每个维度中具有一个链路，因此始终存在足够的链路可用，并且不需要复制的链路。这实现了非常简单的路由算法，并且交叉开关也更简单得多，在本情况中，16x16取代了28x28，这需要每个交叉开关256个而不是784个配置比特。
在未优化的形式中，超立方体采用了更多金属；其中在两个物理维度中的每个维度中具有长度为128、64、32、16、8、4、2和1的链路，使用每单元510毫米金属来到达65,536个触点；如果变为300x300而不是256x256，则每单元金属的长度将加倍至超过一米。但是这可以容易地减少；可以将128和更高的链路制造得较稀疏，将总金属降至与连续网格相同的范围中。
然而，尽管超立方体具有与前述实施例中描述的多维连续网格可比的最大跳数，但是这些跳的数量和长度在常见的较短情况下可能更糟糕。这可以通过以下内容看出：将超立方体的元件位置认为是二进制地址；如超立方体领域中所知，如果将超立方体中两个元件的地址一起进行“异或”，产生的为1的比特等同于连接连接必须通过其经过链路的维度。这表明，在超立方体中，物理上接近的两个触点可能在其间的路径上需要非常长的链路，最坏的情况在晶片的正中，此时在物理上，具有二进制单元位置(x＝01111111，y＝01111111)的触点与在单元(x＝10000000，y＝10000000)的触点在X和Y方向上都只有一个单元的距离，但是由于两个单元的二进制地址在每个比特位置上都不同，因此为了将其互连需要2个128的链路、2个64的链路、2个32的链路、2个16的链路、2个8的链路、2个4的链路、2个2的链路以及2个1的链路。
如本领域所知，超立方体很适合于对角线互连，其中单元具有添加至地址上完全相反的单元的链路。这些对角线链路将最大跳数几乎减小了一半，并且，更重要地是，在当前情况中，它们消除了使用正好最长的跳来走短距离的情况。然而，它们没有消除不得不使用次长的链路来走短距离的情况，如从00111111至01000000。并且对角线也可能很昂贵；例如，从00000000穿过整个晶片至11111111。
超立方体实施例可以利用PCB中长互连的不足来去除稀疏的最长维度并且使次长维度稀疏。因此节省的金属可以花费在32的附加链路上以将所有如下地点桥接：如果不对这些地点进行桥接，则互连将被迫采用64的跳然后反向操作，并且，还可以用于16的附加链路，其中采用长度32的链路可能要求然后进行反向操作，并且，还可以用于8的附加链路，其中采用长度16的链路可能要求然后进行反向操作，等等。但是，将此形成其逻辑结论：添加长度为8、4、2和1的额外链路以防止必须跳过再反向操作，将超立方体转换为连续网格。换言之，针对典型电路板的现实情况来对超立方体进行优化，将得到与针对相同现实情况来对连续网格进行优化相同的解决方案。由于连续网格需要更少的优化，因此其被认为是更简单并因此是实现该优化的优选方式。
然而，不是所有系统都适合短距离连接性支配或者互连中的路径长度是重要的规则。例如，如果目标系统涉及超立方体(例如产生U.S.4,805,091中描述的“Connections Machine”的后继者的原型)，则超立方体的连接性将是对目标系统的完美匹配，并且简单的超立方体将具有最有效率的金属和配置存储器使用。事实上，这种基于晶片的超立方体将实现针对生产中的这种系统以及产生原型的理想互连系统，并且实现密度应当尽可能高的真正大型系统。因此，用于建造具有类似超立方体的互连长度分布的系统的优选实施例使用可编程电路板本身中的超立方体互连性。
第三族可应用互连布置是多级(而不是多维)网络。Clos族多级网络可以是动态非阻塞的，但是由于在系统运行时仅有一些连接(如至调试连接器的连接)被添加或者修改，仅需要较小的能力来移动或者创建连接而不影响其它连接，因此可重新布置的非阻塞
Figure G2007800460291D00381
子族是优选的。可重新布置的非阻塞
Figure G2007800460291D00382
网络采用了动态非阻塞Clos网络的刚过半的资源，并且由于与动态的重新路由至调试连接器相比，典型地将更多管脚用于电源和接地(并且因此不需要内部互连资源)，因此提供了针对重新布置的充足的灵活性。
Figure G2007800460291D00383
网络通过一些列级来互连大量实体，每一级可以到达固定数量的中间实体。当前级的一个实体可到达的下一级实体的数量被称作该级的“扇出数”。网络典型地是对称的，使得对于在中心级一侧的扇出数为N的每一级，存在相反侧上的扇入数(fan-in)N。因此为了解释上的简化，除了在非对称情况下以外，仅讨论扇出数级。
每次添加具有扇出数N的另一级时，可以到达N倍之多的实体。因此高扇出数允许在相对少的级中到达非常大量的实体。这最小化了延迟，这是由于互连通过最少的交叉点，并且还由于在任意级存在更多选择，允许选择更多直接路径，最小化了任意给定互连上的路径长度。然而，高扇出数在交叉点方面花费更大；每级的交叉点的数量与F2成比例，其中F是扇出数。相反地，级的数量的减少更缓慢得多，与logF(实体)成比例。
因此，如果最小延迟重要，则使用高扇出数，如果交叉点面积重要，则使用更多级的较低扇出数。即使当延迟很关键时，高扇出数很快到达了收益递减点。例如，为了互连一千六百万个实体，如果使用扇出数(以及扇入数)2，则需要24级，如果使用扇出数4，则减少为12级(节省了12级)。然而，扇出数8仍需要8级，仅再节省了4级，而在交叉点上花费甚至更多，并且，使用扇出数16仅在节省2级，并且在交叉点上花费非常高。对于
Figure G2007800460291D00391
网络的之前的研究，如U.S.6,940,308已经评估了交叉点和扇出数级之间的这些权衡。
但是，针对大多数常见短距离互连的未修改的
Figure G2007800460291D00392
网络，如必须到达
Figure G2007800460291D00393
网络的中心级并返回的网络，正如长连接一样。当正被互连的触点在相同分支上时，将交叉开关的尺寸加倍，通过允许互连通过捷径返回向目标触点，避免了通过更多的中心
Figure G2007800460291D00394
网络级。但是，与超立方体一样，物理上接近的触点可能在不同的分支上，所以需要相邻分支之间的链路以避免其不得不行进至网络中心再返回。
但是即使在这些修改之后，
Figure G2007800460291D00395
网络对于大多数常见短距离互连不是最优的，这是由于它在跨过整个系统的触点互相之间提供的互连容量与它在彼此接近的触点之间提供的容量一样多。由于几乎全部系统中少于其互连10％的互连跨过电路板中的较大部分，因此支持相等数量的这些最长路径是过度的，并且最长链路(在金属方面最昂贵)可以被制造为稀疏。使长链路稀疏可以通过使中心级具有每交叉开关较低的扇出数来实现，而不是增加每级的交叉开关数量。
例如，如果叶级具有扇出数16并且中心级具有扇出数2，则可以通过简单地减少扇出数来八倍因子的稀疏度。使每个物理维度中的三个最中心级具有扇出数2并且其它级保持扇出数16，则
Figure G2007800460291D00396
网络的用于互连触点的全部金属化被减少至与连续网格可比。更简单的示例在图4C示出，其中中心稀疏网络40C的叶级交叉开关460’具有扇出数4，并且中心级交叉开关460”具有扇出数2，但是仅存在与每级高扇出数交叉开关一样多的每级低扇出数交叉开关460”。
必须解决的
Figure G2007800460291D00398
网络的另一个问题是，在传统实施中，交叉点是按级分组的，这产生了
Figure G2007800460291D00399
网络中不重复的图案，这与使用基于模版的深亚微米光刻的晶片规模的实现需要相反。然而，如果每个单元在每个物理维度上包含如图4C所示的
Figure G2007800460291D003910
网络的一整行470，或者从叶级交叉开关450C’至中心级交叉开关450”的每级一个交叉开关用于连接以向其它单元进行发送，以及从中心至叶的每级一个交叉开关用于连接以从其它单元进行接收，则尽管连接性在逻辑上还是相同的，但是物理上
Figure G2007800460291D00401
网络的交叉开关可以按触点而不是按级分组(使每级具有相同的交叉开关数量使其成为可能)。对于跨过模版边界的每一级，还需要物理互连布置，该布置使用相同的模版图像，而允许每个单元发送至其它模版中其相应的单元。这种布置由本申请人在U.S.7,055,123中披露。
这些转换一起允许
Figure G2007800460291D00402
网络成为用物理上相同的模版图像制造的大量逻辑上相同的单元。由于这是晶片规模实现的最合适的情况，使用了
Figure G2007800460291D00403
网络的本发明的特别优选的实施例将该网络实现为等间隔、使用本质上相同的模版图像光刻出的逻辑上相同的单元。
尽管这足以适合用于互连布满1毫米单元的晶片的
Figure G2007800460291D00404
网络，应用从典型真实电路板导出的约束并且剪除不需要的链路再一次得到了与通过向连续网格添加稀疏的较长链路而得到的答案相似的答案。在接近该最优的过程中，连续网格具有若干优点；它自然地具有与相同模版的要求相匹配的结构，不需要修改就可扩展至较大的触点阵列(除非互连距离的分布发生变化)，并且其内部网络中的链路长度是指数分布的，而
Figure G2007800460291D00405
网络在一级内具有线性分布的链路长度并且仅在级至级之间是指数分布。
Figure G2007800460291D00406
网络具有的优势是，在互连所通过的额外级的范围内使交叉开关面积更小是普通的，但是这是以跳长度的顺序的灵活性为代价的；尽管减少交叉开关面积对于连续网格而言更复杂一些，但是这可以通过针对典型互连添加所通过的较少的交叉点来实现(优化连续网格交叉开关是在本发明的第六族优选实施例中详细处理的)。这消除了
Figure G2007800460291D00407
网络的一个优势，留下连续网格作为可编程电路板的一般优选实施例。当然，针对拓扑与
Figure G2007800460291D00408
网络匹配的特定系统，完整的
Figure G2007800460291D00409
实施例是优选的。
第三族优选实施例：导电编程元件
尽管本发明的可重新编程电路板的上述实施例以低成本和全密度的封装芯片提供了基于FPIC的可重新编程电路板的全部优点，但是它们依赖于基于晶体管的交叉点来对触点之间的互连进行编程，正如基于FPIC的可重新编程电路板一样，并且，尽管在现代光刻过程中的交叉点适用于高达几千兆赫兹的数字信号，但是它们不适用于模拟信号或者几十千兆赫兹的射频(RF)数字信号。在现有技术中讨论的基于反熔断器的一次性可重新编程电路板和MCM通过编程元件建立低电阻导电路径确实支持这种信号，但是它们不是可重新编程的。
尽管模拟和RF市场不像数字PCB市场那么大，但是它们并不是不重要。因此，本发明的第三族优选实施例建立在第二族优选实施例的大面积电路原理上，向每个单元提供控制逻辑以通过编程元件来建立可重新编程导电路径。可以使用多种方式来建立通过编程元件的可重新编程导电路径，下文将讨论其中几个示例。
用于可重新编程地建立导电路径的第一种适合技术是MEMS，即微电子机械系统，一组可以在硅或者其它晶片上产生微米规模的移动部件的技术。在本发明中，第二族优选实施例的每个交叉点可以被MEMS致动器(actuator)所替代，MEMS致动器可操作为可逆地将两个金属(或其它导电性)构件接触。如果这些导电构件可导电地耦合至单元间的金属链路，则可以可重新编程地建立能够承载模拟或RF信号的低电阻导电路径。由于这种MEMS元件远大于基于晶体管的交叉点，使用MEMS致动器的特别优选的实施例使用最小化交叉点(以金属链路为代价)的互连结构，如前面讨论过的基于超立方体的网络的实施例。
用于可重新编程地建立导电路径的第二种适合技术是NEMS，即纳米规模电子机械系统。适合的示例是将碳纳米管弯曲来制造触点，如Nantero公司用于存储器系统的方法。模拟和RF信号要求低电阻和低电感，并且单个碳纳米管具有的电感在千欧姆范围内，但是电感和电阻与并联的导电元件的数量成反比，所以将大量的接触纳米管并联将电阻减小了可比比率。
对于存储器系统，这种可重新编程导电连接的单元尺寸可以极小；Nantero提出每触点0.001平方微米数量级的单元尺寸，并且，Nantero存储器比特使几十数量级的纳米管相接触。进入高速和模拟信号所需的亚欧姆(sub-Ohm)范围所需的几千个纳米管将因此装配入1平方微米以内，因此，1000数量级的可重新编程导电链路将占用1千平方微米以内，或者每单元可用面积的0.1％以内。因此可重新编程导电路径族的实施例中的第二优选实施例使用NEMS来可重新编程地建立导电路径，并且针对每个可编程元件使用并联的足够的这种NEMS元件，以将电阻和电感变为对这些导电路径而言适当的水平。特别优选的实施例包括确定电阻并增加用于任意给定编程的NEMS元件数量，直到这些值达到适当水平的能力。在现代光刻过程中，单元的间隔提供了几百个步长的颗粒度(即使将配置比特分别给每个步长)，并且二进制编码方案将使用普通数量的配置存储器来提供一千个水平。
用于可重新编程地建立导电路径的第三种技术是使用原子或者分子状态的重新布置。针对存储器工业已经发展出很多示例，能够实现所需的可重新编程性；存储器工业中的当前工作是匹配每秒每平方毫米的大约10的16次幂次状态切换的DRAM或SRAM速度和密度。尽管这些潜在的存储器还没有取代商业生产中的SRAM或者DRAM，本发明的该族实施例仅需要每平方毫米1000次状态变化，并且如果花费100秒来编程将是可接受的(所有的编程将并行完成，由于在每个单元中存在足够的用于控制逻辑的空间，并且100秒远快于用于加工复杂PCB的许多天的周转时间)。因此本发明的切换需要仅是存储器工业所需的十亿分之一的百万分之一，尽管在将电阻降至正确水平中损失了几个数量级。
该第三组中最先进的适合技术是相变存储器材料(例如硫族化物)，该材料是取代DRAM、SRAM以及闪存存储器的重要竞争对手；然而明显改变导电性的任意这种过程都是适合的。在硫族化物相变存储器的情况中，直径数纳米的区域在可逆结晶化时经历了三个数量级的电阻变化，实现了千欧姆范围内的值(参见文献“PRAM ProcessTechnology”)，并且，通过改变编程电流的时间，该低电阻是精确可控的。因此大约500个这种元件的并联等效将实现高速信号的典型导电路径所需的低电阻，并且大约一万个元件并联将实现模拟信号所需的甚至更低的电阻(即使通过给定路径上的几十个可编程连接)。
存储器工业的测试芯片，如由三星制造的测试芯片(参见“PRAMProcess Technology”)，已经实现了在芯片上六千四百万个这种单元，即使在相对粗糙的180纳米工艺中，其密度也超过每平方毫米2百万个，具有比本发明所需快十亿倍的切换速度。对于高速信号，平行的250个PRAM比特单元占用大约1平方毫米单元的0.025％，即使对于模拟信号，所需的PRAM面积也在可用衬底面积的1％以内。
高级存储器技术会议具有用于替代今天的RAM的许多其它竞争对手；可以在1000平方微米(.001平方毫米)的面积中产生所需电阻和阻抗的这些技术中的任一种适用于本发明的该族优选实施例。因此本发明的导电编程元件族的实施例的另一个优选实施例使用原子的重新布置(如电解导电桥接)和分子状态的重新布置(如相变存储器)，以可重新编程地建立导电路径，并且针对每个可编程元件将足够多的这种元件并联地聚集在一起，以将电阻和电感变为对这些导电路径合适的水平。特别优选的实施例包括确定电阻和电感并重新应用针对任意给定路径的编程电流(或者电压)，直到这些值达到适当水平的能力。针对上述技术中的每一个的合适的控制逻辑在本领域中是公知的，这是由于存储器工业中针对其潜在用途的控制逻辑远超该族实施例所需。
第四族优选实施例：大面积集成电路(LAIC)实现的增强
第二族优选实施例的LAIC互连网络还总体上克服了现有技术的可编程电路板(可重新编程和一次性可编程电路板)的其他缺点，并且甚至影响了固定功能电路板。将给定类型信号从一个芯片的触点驱动至另一个芯片的触点所需的功率依赖于很多因素，其中距离是首要的，但是还包括本领域已知的影响信号完整性的其它因素，如阻抗不匹配、串扰、反射等等。
使用本发明的第一族优选实施例的可重新编程电路板，从附着部件的触点至可重新编程电路板的第一晶体管的最大路径长度小于1厘米，并且在第二族优选实施例中，该距离小于1毫米。1厘米小于标准PCB或者基于FPIC的可重新编程电路板中的可比连接的长度，1毫米则远小于此，其中大多数连接是几厘米并且一些连接是几十厘米。因此，这些族的优选实施例中的任一个都允许附着部件使用比固定功能或者基于FPIC的可重新编程电路板更少得多的功率来驱动它们的触点。由于在系统设计中功率是关键限制因素，因此这允许系统芯片被封装得更紧密或者运行得更快。
可以附着至PCB的很多部件(如FPGA)，根据其驱动的连接的具体情况，具有用于驱动其触点的可调整的功率电平，并且当使用本发明的实施例时，可以将该功率电平设置为其最低功率电平。此外，被设计为在基于LAIC的PCB上使用的未来芯片可以内置并使用甚至更低的功率电平，与用于驱动毫米长度片上连接的芯片可比，并且因此可以使用更小的驱动电路以及更低的功率。
第二族优选实施例的LAIC互连网络所具有的使有源电路元件位于互连路径的任意位置的能力还允许总体上克服现有技术的可重新编程电路和电路板的其它缺点，并且因此，第四族优选实施例使用了克服这些缺点的这种能力。
尽管在本发明中涉及可以是数厘米长的多个互连跳，如果没有其他工作，这将使得总路径长度与固定电路板上的总路径长度可比或者甚至略微更长，这些跳通过具有低电容的精细的微米规模的线，并且集成电路设计领域中众所周知的缓冲器插入工具可以在最优位置自动插入转发器，以保持总功率较低并且信号传播速度较高。在加速传送并减少了给定电压摆动所需的功率之外，转发器清除了积累的噪声并且因此减少了维护信号完整性所需的电压摆动，这进一步减少了功率。
尽管传统电路板或者甚至可重新编程电路板可以使用转发器，每个通过转发器的通道要求离开电路板进入通过该电路板附着的有源部件的触点，通过能够将信号驱动至下一个转发器的转发器，并且通过返回电路板中的触点。由于涉及的触点倍增，在每个互连上具有多个转发器对PCB不动产(real estate)的花费显然是不能允许的。然而，在本发明的该族实施例中，可以按照需要经常在每个互连上放置转发器，这是由于在制造大面积集成电路时可以实质上不需要成本地将转发器正确建立在大面积集成电路中，实质上不需要成本是由于每个转发器占用小于十分之一平方微米(一千万分之一平方毫米)的硅并且不占用额外的金属面积(并且转发器甚至可以被分成一对间隔的反相器以将其面积减少一半)。因此第四族优选实施例中的优选实施例在每个互连链路中使用了转发器，放置转发器以最小化以高传播速度可靠地发送信号所需的总功率。
传统电路板还需要大量的无源部件；用于以最小反射来终结信号线的电容器和电阻器，以及用于非常高速传送线的铁氧体电感器。对于极快的信号，这些中的很多已经在片上提供，从PCB的观点看减少了一些问题，并且一些PCB具有电容层以减少对电容器的需要，但是PCB典型地还是被这些小无源部件弄乱，增加了成本并减少了密度。然而，由于多个转发器的使用缩短了单跳中能够驱动的最大信号长度，信号线上的冲激激励(ringing)的谐振频率被增加至对数字信号不明显的程度。即使对于2GHz的数字信号(今天在最高端FPGA上最快非差分信号)，半毫米的转发器间隔足以最小化冲激激励；这仅占用转发器的可用电路面积的0.01％。因此特别优选的实施例包括每个互连上的转发器，转发器的间隔足够近以将转发器之间的传送时间保持在小于最快预期信号的上升时间的1/10(1/10规则在最小化反射的领域中是众所周知的)。
作为集成电路，基于LAIC的电路板还可以包含电容器和电阻器，允许使用来自FPGA工业的任意可编程终结技术(除通过使转发器之间具有短距离来防止冲激激励之外)。这些信号完整性的增强以及衬底上的发送电路与部件上的接收电路(或反之)之间的微小距离极大地简化了灵活I/O，将它们的尺寸减少到几百或者甚至几十平方微米，这极大地有助于高密度的实现。
一般地，现有技术的可重新编程电路以及电路板的另一个缺点是，当部件之间的互连包括差分的信号对、或者几个或许多信号的总线时，难以路由全部这些互连以使得并行信号能够同时到达。第一和最后一个信号的到达之间的时间差被称作“变形(skew)”，并且变形具有很多来源。第一，在发送信号的电路中可能存在不一致性，导致信号在略微不同的时刻产生；这通常是很小的，这是由于变形最小化领域中的众所周知的H树时钟分发以及其它技术可以用于将其减少至几皮秒。第二，从信号(I/O)触点通过封装至发送芯片的触点的路径可能在长度上彼此不同，差异多达1厘米，这创建了几十皮秒的变形。第三，PCB上的路径长度可以彼此不同；PCB设计者投入很大努力以防止其成为非常大的因素，但是为了将其减少所涉及的工作量将快速上升，从几百皮秒(容易)至一百皮秒(在复合板上难度适中)至几十皮秒(非常难)。第四，从PCB的触点通过封装至接收芯片的信号触点的路径长度可以引入几十皮秒的变形。第五，在接收芯片内可能存在几皮秒的内部变形。基于FPIC的可重新编程电路板特别容易出现变形，这是由于随着信号通过多个部件的电路和封装时，变形得以累积，并且信号甚至可能经过长度不匹配的长链路。
变形积累得越多，就越难以在接收机处恢复信号，并且由于变形与信号的时钟周期的相对大小，这种难度随着信号速率的增加而快速增长。然而，尽管传统PCB是变形的贡献者(并且要求大量的设计工作以防止它们变成甚至更大的贡献者)，本发明的基于LAIC的电路板可以在变形积累之前去除变形。即使对于类似于第二族优选实施例的任意成员的不可重新编程的基于LAIC的电路板，但是使用转发器替代了交叉点(交叉点已经被选择为编程可重新编程电路板，但现在是用于不可重新编程的设计中)，可以通过与接收芯片的接收电路可比的电路来完成变形去除。
由于从发送触点至包含该接收电路的该接收电路元件在内的集成电路所经过的LAIC电路板长度小于一毫米，因此这最多引入几皮秒的变形，因此累积的变形在最坏情况下是几皮秒的发送电路变形、几十皮秒的发送封装变形，几皮秒的电路板变形以及几皮秒的接收电路变形。这远好于标准电路板的情况，在标准电路板中不是几皮秒的电路板变形，而是添加有各几十皮秒的PCB和封装变形。因此，接收芯片中类似的接收电路(并且因此是本领域已知的)容易足以恢复减少的变形(并且甚至更简单的接收电路也能做到)。
然后，LAIC电路板可以使用发送芯片中类似的发送电路，以相同的几皮秒的变形来重新驱动信号。由于集成电路对PCB在路由能力上几百倍的增加，保持信号路径长度足够接近相同以避免多于几皮秒的附加变形应当总是普通的。然而，即使变形积累，每次建立与封装变形可比的变形时，可以将接收和重新驱动电路进行重复以再次对信号去变形。特别地，在将信号发送至接收芯片之前，在信号通过LAIC电路板的路径的末端对信号进行去变形是有用的。按照这种方式，变形将永远不会建立超过分别来自于发送和接收电路的一个拷贝的几皮秒的变形，加上等于几十皮秒的封装变形的变形。具有较低的最大变形允许以较高速率驱动信号，这允许更快地传输数据。
因此，本发明的第四族优选实施例中的优选实施例包括不可编程的基于LAIC的电路板中的去变形电路，并且在另一个优选实施例中，该去变形电路在接收衬底触点的1毫米范围内。特别优选的实施例还具有在接收部件触点的1毫米范围内的去变形电路，并且另一优选实施例具有附加的去变形电路，在一组信号已经建立了与发送部件的封装的变形一样多的附加变形的每个地方都有附加的去变形电路。
除了对不可编程电路板应用去变形电路，去变形可以应用于一次性可编程以及可重新编程电路板；这是关键的，这是由于在原型产生中，设计低变形的PCB的成本不随着大量生产而被摊还，并且这些可编程电路板通常用于产生原型。对于可编程电路板，存在附加的挑战；构成总线的触点不是预定的，并且甚至总线尺寸也不是预定的。然而，一种简化是使用本发明的LAIC电路板的非常接近间隔的线路和频繁的转发器，差分对可以被视为宽度为2的总线，而不是独立类型的实体。同样地，用于构成总线的信号的触点通常都彼此接近(通常在1厘米之内)，并且非常宽的总线通常将16至36个触点的组视为具有独立时钟的独立实体，使得去变形更容易，所以不需要将极宽的总线(如256比特宽的高速缓存总线)作为单个单元来处理。
去变形电路的关键部分是时钟信号的分发，时钟信号协调信号的接收和重新发送。如图5所示，一种H树时钟分发使用一系列具有递减尺寸的H型分支以向多个端点分发时钟信号。如本领域所公知的，如果H的每个分支是相同长度，则非常少的变形被引入时钟信号。通过提供多个用于分发时钟的H树以及任意给定单元选择使用哪个H树来对总线(单元的触点是该总线的成员)去变形的能力，消除了对预定总线去变形的需要。
在要将时钟分发至的区域的中心，H树分发网络500从最大的H的中心开始(在本情况中为转发器504)。为了说明，这采用一侧有16个触点的区域；这远多于几乎所有总线去变形所需的数目，并且允许清晰地查看图案。在该第一个H的中心处的转发器541驱动两个水平肩542，每个水平肩542是分发区域的一侧的长度的1/4，或者在本情况中是4个单元的长度，并且这些肩542中的每一个在臂543和腿543结束。由于H的腿和臂在功能上是相同的，它们都具有相同的参考标号，并且下文中将其统称为“臂”。
在中心H的四个臂543中的每一个的末端是转发器531，转发器531驱动两个肩532，每个长度为2；这些肩分别在一对长度也为2的臂533处结束。该图案递归地重复；这些臂533中的每一个在转发器521处结束，转发器521驱动两个长度为1的肩522，肩522中的每一个在两个长度为1的臂523处结束。这些臂523中的每一个在转发器511处结束，转发器511驱动两个肩512和它们的臂513，肩512和臂513的长度均为1/2。在这些最小臂中的每一个的末端处是元件510，包含触点及其互连交叉开关。这些最终臂的256个端点一起形成了间隔为1的16x16的栅格，其中来自中心H的中心的所有路径具有相同的长度以及交叉数，这是无变形地传送时钟所需要的。
本发明的第二族优选实施例的最后的连续网格实施例具有长度正好为支持多达128x128个触点的面积的H树所需长度的连接(初始臂和腿的长度为32)。加入H树的每个触点将在两个方向中的每个方向上使用最多一个长度为1的连接来加入该树，并且，由于每个触点由每种尺寸的至少两倍数目的链路所支持，因此存在足够的全部尺寸的链路用于两倍于触点数目的唯一H树。由于使H树具有少于两个触点是无意义的，如这种连续完整网格之类的网络具有至少四倍于所需的链路。
因此，一个优选实施例支持多个具有触点的H树，所述触点通过将如第二族优选实施例中所述的分离的14维连续网格包括在内来可编程地加入总线大小的区域中的任意H树，但是使用长度为1/2的链路来替代长度为64的混合维度和额外的长度为1的链路。通过为该网格设置适当的交叉点，可以按照需要来配置H树；此外，由于没有触点的臂不需要被配置为H树的一部分，因此H树所需的功率将极大地减少。
但是去变形组中触点的最大数量可能是36或者更少，这是由于今天的高速芯片中典型地至少每36条总线包括1个时钟信号。尽管去变形组中的触点可以不需要被封装进最小尺寸的方块中，它们通常在物理上都互相接近，所以它们将几乎总是在一侧有16个触点的区域内。16个触点的去变形直径要求第一H臂长仅为4，所以具有更长链路的全部维度是多余的。因此，具有长度为1/2、1、2和4的X和Y链路的8维连续网格足以配置可能需要的任意H树的集合，并且形成了特别优选的实施例。由于交叉点的数量随着维数的平方而增长，相比于14维连续网格，这明显减少了用于H树网络的交叉点面积。
如上所讨论的，该连续网格具有比实现可能需要的H树的数量所需的多4倍的链路。尽管将这些链路减少至针对物理X维度的四个链路长度的混合维度和针对物理Y维度的另一个混合维度将占用更少的资源，但是8维网格仅占用交叉点的可用电路面积的0.02％，并且仅占用链路可用金属的约0.5％(0.03层)，所以附加优化的附加复杂度通常是不值得的。
如果总线上的全部互连路径经过了相同长度的链路，则不应当添加任何显著的变形。尽管通常路由连接的目标是最小化跳的数量和长度，但是在防止总线变形方面不能比最坏的信号做的更好。因此优选实施例使用了使每条路径尽可能短的路由程序，然后对总线内的最短路径添加链路，以让它们等于该总线内的最坏情况路径长度(最短跳的额外维度适用于此)。在本情况中，跳长度全部是整数，并且路径长度不能加1，这是由于，如果这样则路径不能在相同触点上结束。因此能做到的最好情况是在将路径长度与最坏情况匹配的长度为1的单跳内。因此，在完成互连的最后的交叉开关之后，特别优选的实施例包括可选择的延迟线，该延迟线的延迟等于长度为1的跳的延迟。
避免添加变形的可选方案是在向外部部件的触点发送其信号之前对总线去变形。因此，另一个优选实施例包括用于时钟分发的附加的H树，以在向外部部件发送其信号之前，协调发送时的总线的去变形。
如果对封装中的信号变形的知识可用，对于比长度为1的单跳的一半更长的任意变形，通过将其舍入至最近的这种长度并且将其在路由程序中考虑，可以将其包括在内。如果发送封装的变形出于某种原因超过了输入去变形电路的去变形能力，则这可以被应用于发送封装，但是更重要的是，可以将其应用于接收部件封装，以在发送至该外部部件之前添加等于封装变形的倒数的路由。特别优选的实施例可以使用这种方法以确保在集成电路中的接收部件封装内的变形不超过长度为1的跳的延迟，该延迟在现代工艺中大约是20皮秒。
现有技术的基于FPIC的电子可重新编程电路板的另一个缺点是，尽管在任意信号触点上的信号类型可以是灵活的(如同FPGA)，电源和接地管脚的分布是预定的。尽管仅存在几种标准触点间隔并且可能用相同标准触点间隔(如1毫米间距)来布置系统的全部主要部件，但是每个芯片族具有其自己的电源和接地触点的图案。FPIC I/O远不能驱动电源或者接地管脚(8mA(毫安)至24毫安的I/O驱动器不足以驱动典型地要求200mA至800mA(有时高达1安)的电源管脚)，并且电源电子装置的切换速度不足以快到可以用作I/O驱动器，这是由于I/O信号典型地以每触点每秒100兆比特的速率传送，并且也不是不经常以每触点每秒1千兆比特的速率传送。因此，尽管基于FPIC的电子可重新编程电路板可以允许部件的数量以及部件的容量在族内变动，并且可以允许相当自由地对芯片间的互连进行重新编程，但是它支持的芯片的类型是预定的。如前所述，U.S.5,426,738在使用FPIC作为信号触点的同时，通过手动插入跨接线将电源触点连接至电源并且接地触点连接至地的能力来解决该问题，然而，这对于可能具有数千个电源和接地触点的高端电路板来说是非常不方便的。
通常，基于FPIC的系统包括用于FPGA的位置阵列，每个阵列由存储器所环绕，并且FPIC网络仅处理FPGA之间的互连。插口可以被提供给任意其它需要的部件；因此，任意其它部件需要被安装在为其特别制造的、通过标准插口连接的小“子板”PCB上，或者，必须为该定制部件特别开发一种对适配器插口的触点图案进行重新映射的适配器插口。与基于FPIC的可重新编程电路板一样，本发明的LAIC实施例可以使用适配器插口，该适配器插口将不同触点图案适配至基于LAIC的可重新编程电路板上的图案，但是适配器增加了复杂度，减少了密度并且损害了信号完整性，并且定制芯片需要定制的适配器。
为了克服现有技术的这些缺点，本发明的另一优选实施例的基于LAIC的电子可重新编程电路板提供了能够驱动任意给定部件触点位置的多个晶体管，其中，至少一个这种驱动器可操作为以典型的I/O信号强度和速度来驱动I/O信号，每个部件触点区域中的一些或者全部驱动器能够一起驱动电源触点所预期的电流，并且一起吸收预期来自接地触点的电流。在特别优选的实施例中，I/O速度驱动器是多用途I/O驱动器(如在FPGA中可以找到的驱动器)。按照这种方式，如果附着部件的触点是信号触点，则使用灵活的I/O驱动器，并关闭其它驱动器使得它们名义上不导电至部件触点位置或从部件触点位置导电。
在配置期间，由于电源驱动器仅在关和开之间切换，它们的切换速度不是问题。这打开了如MEMS、NEMS以及分子状态改变技术等在本发明的第三族优选实施例中讨论的导电技术，以及较慢的功率晶体管和多个并联的普通CMOS I/O驱动器。MEMS和NEMS技术是吸引人的，这是由于它们提供了开至关导电性的极高比率，并且即使更多得多的链路编程元件不是MEMS或者NEMS，也可以使用这些技术；然而，它们在主流CMOS工艺中尚未成为标准。
除了CMOS以外的技术倾向于具有小的漏电流，如果不进行改善，漏电流可能引起问题。改善的一个步骤是消除在没有被部件触点所覆盖的那些触点位置的泄漏。在用于部件触点的区域中，对每个驱动器类型提供其自身的小导电微型触点，并将它们彼此绝缘，在没有导电部件触点将其桥接的那些触点位置消除电源面和接地面之间的泄漏。
但是如果部件触点桥接了微型触点，则通过大功率晶体管的泄漏可以逐渐地增高电压，直到泄漏在电源面电压的约一半处将其平衡，这可以引起虚假信号(尽管一些高速I/O有意预充电至半电压使得它们可以更快地切换至任一状态，但是存在其它类型的不能处理这个问题的I/O)。因此另，一个优选实施例包括适当的装置以最小化泄漏并且防止电荷累积。在非晶体管的情况中，为了防止电压增高，高电阻链路可以允许电荷逐渐地泄放至地。对于使用整个300毫米晶片的可重新编程电路板，附着芯片的全部触点，除了几个接地、汲取功率或驱动信号的触点之外，每个信号触点在几百千欧范围内的电阻器将总计消耗约1瓦特。
在基于晶体管的实施例中，无论如何，晶体管被加工用于切换用途，所以使用晶体管来将作为电源或接地连接的任意触点连接至电源或者地将是最简单的解决方案。然而，如果使用紧凑的高速晶体管完成，在可编程电路板上的数万个触点的集合将总共消耗过多功率。例如，文献“65nm Transistors for a 90nm CMOS SOC Platform”表明，即使使用NMOS(CMOS的负部分，使用负充电的电子来传导电流)，大约每微米1000微安的最高驱动强度具有大约每微米3微安的截止电流(泄漏)，即导通/截止比率大约是330。如果在300毫米晶片大小的区域上的大约66,000个触点位置中的每一个都能够驱动1安培的电源触点，则漏电流将消耗200安培，这将远超过全部附着部件的总电流。
幸运的是，对于功率晶体管而言切换速度不是问题，所以，对于基于晶体管的电源微小焊盘，晶体管可以用厚的氧化物制造并且可以严重偏置，使其泄漏保持非常低并且将总计泄漏功率减少至低于1瓦特，并且接地的晶体管的泄漏可以略微更大，以允许电流漏出比漏入更容易。减少漏电流确实减少了针对给定晶体管尺寸的驱动强度，但是泄漏的减少是指数性的而驱动电流的减少仅是线性的，所以可以以驱动电流的可接受的代价来极大地减少泄漏。
文章文献“65nm Transistors for a 90nm CMOS SOC Platform”还表明，对于在90纳米工艺中的高级NMOS晶体管，以将驱动强度从大约每微米1000微安减少至大约每微米600微安为代价，可以将泄漏从大约每微米3微安减少至每微米.003微安；即以驱动电流的少于两倍的减少得到了泄漏的1000倍的减少。本发明的第二族优选实施例的大面积集成电路实现提供了超过足够的电路面积用于较低泄漏的功率晶体管；任意给定的触点位置可以具有1安培的电源或者接地触点，这要求主功率晶体管的1.7毫米的栅极长度。
电源微小焊盘的驱动晶体管可以由单一晶体管或者多个晶体管组合在一起来构成。由于交换速度不是问题，因此不需要一长串递增增大的晶体管，并且短链使得晶体管空间的使用更加优化。使用晶体管链将电源微小焊盘的晶体管的总计栅极长度保持在2毫米以内，其中链中的每个晶体管比链中的前一晶体管至少大十倍，并且在90纳米工艺中，可以将晶体管链封装在大约700平方微米的区域中，即可用的一平方毫米的0.07％。
幸运的是，所需面积是如此可接受地小，这是由于现代PCB典型地具有多个具有不同电压电平的“电源面”，并且可以甚至针对数字和模拟接地具有分离的接地面。典型地，存在二至四个电源面以及一个接地面。由于一侧上几十微米的管芯上(on-die)焊盘能够处理电源管脚的电流，并且由于即使在普通CMOS中也有多个功率晶体管链的空间，因此，在可重新编程电路板中，特别优选的实施例包括针对每个电源面和接地面的分离的电源微小焊盘，并且在另一优选实施例中，包括至少四个电源面和至少一个接地面。这使附着部件的触点能够可重新编程地连接至适当的电源和接地面，而不需要预定哪个触点位置将连接至哪个电源和接地面，并且，即使有6个面可连接，这仅使用低于可用电路面积的0.5％。
尽管上述实施例解决了将未预定附着部件触点连接至未预定电源和接地面的问题，但是必须承载这些面中的电流的距离比传统芯片中大，并且更类似于电路板中涉及的距离。此外，多个附着部件(其中许多可能是传统芯片)消耗的总能量将典型地高于任意给定的单一传统芯片。并且此处集成电路的较细间距的光刻是不利的，这是由于在建造电路的同时建造更厚得多的电源层将要求修改小心调整的工艺步骤，或者添加很多工艺步骤以在大量传统厚度层中建造厚的电源和接地面。
尽管可能用传统光刻来添加厚电源层，但是这相当昂贵。因此更好得多的解决方案是用电路板或者MCM工艺来形成电源和接地层，这单位面积成本更低并且已经使用了更厚得多的层，典型地这些层使用密耳而不是微米来测量(密耳，即千分之一英寸，略高于25微米)。为了防止不得不通过经由这些厚层的绝缘通路将内部连接传送给许多触点，可以将这些层添加至晶片的背面而不是部件要附着至的表面。尽管这涉及通过晶片来携带电源，但是这可以通过间隔开数毫米的相对大的通路来完成，以保持纵横比可管理。因此，本发明的另一优选实施例包括用MCM或者PCB工艺生产的厚的电源和接地面层，并且，又一优选实施例在可编程电路板的背面具有这种层。
典型封装芯片的管脚中约10％为电源管脚，并且其管脚的另外10％是接地管脚。管脚间隔是1毫米，这使得电源管脚大约具有三毫米的间隔，并且接地管脚也是一样。这些管脚连接至小两个数量级，即在一侧是30微米数量级的焊盘，这些焊盘继而连接至甚至更小的通路。即使使用焊盘大小的通过晶片的通路来保持纵横比较低，每个电源连接集合占用了大约总晶片面积的0.01％。因此，对于基于LAIC的可编程电路板，四个电源和两个接地面的通过晶片的通路将占用可忽略的面积量，约为可用面积的0.06％。
在芯片堆叠领域中，制造通过晶片的通路的技术是众所周知的，这些技术通常使用减薄的晶片，但是由于在本发明中需要宽的通路，由于相对适中的纵横比使对晶片进行减薄是可选的。然而，机械减薄是相对便宜的，并且加速了通路的生产，所以特别优选的实施例使用表面上具有大面积集成电路的减薄的晶片(部件将附着至其表面)，并且厚的电源和接地面在相反的面上。在由于机械原因晶片厚度有利的位置，可以将便宜的硅制成的厚“处理晶片”接合至电源面的背面。
现有技术教导使用适配器以允许在针对不同触点图案和间隔而设计的衬底上使用具有给定触点图案和间隔的部件；这些基本上只是小PCB，小PCB在一侧具有部件触点图案而在另一侧具有与衬底图案匹配的触点，使用小PCB的内部连接性将信号以及电源和接地连接从一面路由至另一面上的适当触点。但是，由于电源和接地触点随着芯片族的不同而变化，每种芯片类型和芯片要适配至的每种触点图案类型需要独一无二的定制适配器。这使得使用这种适配器用于通常以少量运行为目标的可编程电路板基本上不现实。
然而，本发明的上述实施例甚至消除了对针对电源和接地而预定触点图案的需要，允许制造一种一般适配器，将每种相对不普遍的部件触点间隔适配至可重新编程电路板的衬底触点间隔。这比需要针对更大量触点图案中的每一个制造定制适配器要实际得多。
第五族优选实施例：支持裸片部件密度
尽管上面讨论的优选实施例支持封装芯片密度的触点，但是高端裸片(未封装芯片)典型地具有比芯片封装高一个数量级的触点密度，IBM已经生产出多处理器服务器的商用芯片，具有在刚超过300平方毫米的管芯上的多达5000个触点，每毫米16个触点或者比第二族优选实施例中用作示例的典型的前边缘封装芯片密集16倍。具有这样密集触点的芯片被设计为与非常昂贵的陶瓷多芯片模块一起使用，如前所述，该模块比标准PCB支持更高得多的触点和互连密度，但是同时也具有更高的设计和制造成本，并且因此更为用于产生原型和小批量生产的可编程技术所需。
如前所述，可编程多芯片模块(MCM)在本领域中是已知的，但是为了防止必须针对每个触点间隔图案设计和建造新的MCM，以触点侧朝上的方式附着部件，其间留有空间，然后将其触点引线接合至MCM的适当的触点位置。这有几个缺点，包括：在部件之间需要空间，这典型地将系统密度降低了2的因子(尽管密度典型地仍高于传统PCB)；为了防止引线交叉，来自管芯中心的引线接合必须通过来自管芯边缘的引线上方，因此它们可以是几厘米长(这对于高端阵列触点芯片的冲击远大于低端外围触点芯片)；并且，针对正在开发的每个系统都必须开发独立的引线接合程序。
引线接合也是一种半永久性附着，所以，尽管新部件可以被添加至可编程MCM的未使用区域，但是如果没有去除多至数千引线接合的艰难过程，就无法移动现有部件，这对于昂贵的衬底以及可能相当稀有的原型芯片的完整性而言是非常冒险的。并且编程是通过不是可重新编程的反熔断器，所以尽管可以添加新连接，但是不能改变现有连接。因此，尽管可以通过小心地裁剪其在MCM附近的线，将其接合至新的MCM焊盘，然后将这些新的焊盘互连至引线的新目的地来进行类似于重新路由一些信号的小改变，但是，该基于MCM的原型系统不是电子可重新编程的。
为了克服这些缺点，本发明的第五族优选实施例提供了一种极高触点密度的可编程电路板，使用基于LAIC的互连电路来对附着至电路板的部件触点的非预定集合进行互连，其中这些附着部件的触点侧面向可编程电路板。这消除了引线接合的需要，并且因此消除了部件之间的间隔用于暴露焊盘以进行接合的需要，并且，它提供了更短的连接。尽管该第五族中的第一实施例可以使用反熔断器来进行编程，但是优选实施例是可重新编程的，并且特别优选的实施例包括本发明的第二，第三和第四族优选实施例的其它特性，尤其是包括极大地减少无源部件所需面积的信号完整性特性。
尽管以每平方毫米一个触点的密度，第二和第四族优选实施例几乎使用了可用金属的10％(以及，如果使用目前为止描述的全部特征，从电路面积的百分之一的分数上至大约1％)，它们可以实现支持紧密触点裸片所需的16倍触点密度的增长。这主要是由于裸片与封装管芯的连接图案保持一致，并且距离更小。因此，尽管如果系统在每个方向上收缩4的因子，并且触点的数量保持不变，触点密度增加十六倍，则互连长度收缩了4的因子，并且因此单位面积的金属量仅增加四倍。
因此，触点密度的16倍的增加导致交叉点密度增加16倍，但是，金属密度仅增加4倍。对于电源和接地触点，典型地在高端芯片中，最高功率封装触点驱动几个管芯上的电源触点，所以电源和接地均可以使用更多的管芯触点，但是每个这种触点典型地仅有几百毫安。因此尽管触点密度可以增加至16倍，但是将可重新编程电源驱动至触点所需的面积的百分比更典型地增加5倍，这是由于每电源触点的电流较低。即使包括第四族优选实施例的全部特征，在前边缘处理中，这消耗了可用电路面积的10％以内(已经使用了来自90纳米FPGA的数字)，并且，这消耗了可用金属(在90nm典型是8个金属层，尽管可以添加更多的层，但是高端ASIC已经使用多达11个金属层)的大约1/3(2.6层)。
由于更密集的电路，电路的临界面积变得足够大，使得晶片大小区域的瑕疵容许变得非常重要，如果没有它，产率将降至几个百分点。如本申请中稍早所述的，U.S.5,748,872中的有效的直接替换单元瑕疵容许可以提供以电路面积中的适度增加为代价的、能够替换任意瑕疵单元的多个单元，使产率明显增高。为了支持封装的部件，这提供了对路由程序的最简单的接口；由于在硬件级的直接替换，该程序完全不需要知道瑕疵。然而，如果在支持裸片密度的同时将其应用至来自单元的所有链路，则在这种密集触点的可重新编程电路板中，用于直接替换的金属成本将是不允许的。
但是，使用出现在内部互连网络中的许多额外的长度为1的链路，对于瑕疵的任意稀疏图案，总是可以到达合适的较长链路；因此全部直接替换是不必要的。由于路由程序已经可以处理绕过使用中的链路的路由，简单地从有瑕疵的链路的映射开始(可以通过扫描链来获得针对该映射的数据，这对于本领域技术人员来说是已知的)并且将那些链路标记为“使用中”，将使得路由程序能够路由绕开瑕疵，并且除了对瑕疵数据中“使用中”的链路映射进行初始化而不是在初始化时将其清零以外，不需要对软件做修改。尽管可以通过将瑕疵单元的全部链路标记为“使用中”来处理甚至全部的瑕疵单元，但是有一种资源，使用该资源的位置是重要的，这就是触点本身。
因此，使用健壮的电路设计和/或冗余来保护的关键资源是驱动衬底触点以及将触点连接至第一交叉点的能力。这种用于驱动依赖于位置的资源的冗余在显示器领域中是已知的；本发明人的U.S.专利5,801,715教导了这一点，用于从多个单元到达位置敏感的显示元件，并且相同的原理可以应用于此处。在本发明的优选实施例中，应用该瑕疵容许包括使每个衬底触点能够被多个单元中的任一个所驱动，并且能够驱动多个单元中的至少一个交叉点(并且从而驱动其相关联的链路)。
完成这一点的一种方法是使来自多个单元的链路分别与配置比特(控制其链路值是否被忽略)协作来驱动与门，并且“与”输出驱动或门，或门驱动用于触点的晶体管链；类似于驱动给定单元的交叉点，来自触点的每个信号与配置比特一起驱动与门，并且“与”输出驱动或门以产生通向交叉点阵列的输入(尽管简单地向交叉点阵列添加附加输入将添加额外的灵活性，但是该灵活性是不需要的，并且将输入结合起来占用了比增加交叉开关尺寸将占用的更少的空间)。
由于这些电路是简单的并且不是大量的(相比于交叉点本身)，并且已经使用大晶体管来制造驱动链，因此占用了很少的额外面积以制造这些具有健壮设计规则的依赖于位置的资源，以使得瑕疵极少出现。因此，特别优选的实施例利用了内部互连网络的自然冗余，并且仅添加了用于瑕疵容许的附加电路，以保护触点与互连网络之间的电路。
第六族优选实施例：对齐不敏感的触点
即使获得上述优选实施例的所有优点，本发明(通常是基于FPIC的可重新编程电路板)还缺少一次性可编程MCM所具有的一个重要属性：可以将单一衬底与各种不同触点间隔一起使用，而不需要适配器。即使在需要一次性可编程MCM适配器的意义上；针对给定部件的引线接合的集合就是该部件的适配器。并且开发针对新部件的这种“适配器”是非普通的，需要新的引线接合程序来适应新的触点间隔或者图案。但是，由于新系统无论如何也需要新的引线接合程序，并且无论如何也需要引线接合来将部件连接至可编程MCM衬底，因此不存在额外的步骤而仅仅是对现有步骤的额外使用。
对MCM进行引线接合是比用于大多数PCB的工艺更昂贵的工艺，其中部件触点全体连接至衬底触点，典型地通过将焊球粘接至部件触点，按焊球侧朝下的方式将部件放置在衬底上，并且将衬底通过热源来熔化焊料。引线接合要求昂贵的引线接合器，并且添加了前述针对每个新系统设计来对其进行编程的成本，并且这些相对于可编程电路板的最大价值所在的小试验运行是特别昂贵的。另一方面，甚至一般适配器也添加了复杂度，减少了密度并且损害了信号完整性。因此具有以下可编程电路板是有利的：其可以适于多种不同的触点间隔以及触点图案，而不需要引线接合或者适配器。
尽管基于MEMS的可编程电路板可以令人信服地在物理上将衬底触点移动至至其所需位置，但是所需的移动可以多达半个触点间隔，即几百微米，这必须在不中断用于信号、电源和接地的内部连接的情况下完成。因此，即使在基于MEMS的可编程电路板实施例中，也需要更好的方法。
因此，本发明的第六族优选实施例使用了上述实施例实现的高衬底触点密度以及对电源/接地图案的不敏感性，来提供比部件触点的间隔更密集若干倍的小触点(本文也使用术语微触点)。这可以被设计为允许可编程电路板接受多种不同的触点间隔以及部件对齐，同时确保至少一个小衬底触点连接至每个较大的部件触点。
考虑适于球栅阵列中两种常见部件触点间隔的简单示例：较旧但是依然普遍的1.25毫米间隔，以及较新的1毫米间隔。明显地，1.25毫米的衬底触点间隔将匹配前一种间隔，但是它不具有足够的针对较密集的1毫米间隔的触点。尽管1毫米的衬底触点间隔将具有足够的针对任一种部件间隔的触点，但是如图6所示，对于1.25毫米间隔，如果第一衬底触点622与第一部件触点612对齐，第二部件触点将超出第二衬底触点0.25毫米，第三部件触点612’将超出第三衬底触点0.5毫米并且与第四衬底触点的距离也是0.5毫米，第四部件触点将距离第五衬底触点0.25毫米，并且第五部件触点将与第六衬底触点完全对齐。
由于部件触点612典型地是直径0.25毫米的焊球，至少0.25毫米的衬底触点将与不对齐多达0.25毫米的部件触点具有一些重叠。对于落在两个衬底触点中间的棘手的第三部件触点，衬底触点将需要增至至少0.75毫米以确保第三部件触点与衬底触点相交，加上几微米来确保一些重叠以建立良好的接触。
但是，这仅考虑到一个维度中的对齐；更糟得多的情况是第三行的第三部件触点612”，该触点在两个方向上均偏离0.5毫米。此处，简单的增加衬底触点尺寸是不够的，对于该触点直径，需要大于1毫米触点间隔，并且因此增大的衬底触点622’将在任一衬底触点622’与部件触点612”重叠之前互相重叠。并且，如果为了解决该特定情况，取而代之地将部件触点612制造的更大，则落在两个较大部件触点612中间的衬底触点622将同时与两个部件触点612重叠，从而将这些部件触点612短接在一起。此外，要求如增大的焊球之类的定制的部件封装属性将损害衬底适配于不同封装的原则。
更好的解决方案位于其它方向。如图7A所示，如果衬底触点722被制造为小于具有所支持的最紧密触点间隔的部件触点712之间的距离，并且如果衬底触点722之间的距离小于最小部件触点712的尺寸，则至少一个衬底触点722与每个部件触点712重叠，并且由于衬底触点722可以安装在两个部件触点712之间，因此没有衬底触点722与多于一个部件触点712重叠，避免了部件触点712之间的短路。只要尺寸和间隔满足这些准则，就使得衬底触点的阵列对于部件触点的尺寸、间隔和对齐不敏感。
由于今天的标准BGA封装中的部件触点722是直径0.2毫米数量级的焊球(或者在柱栅阵列的情况中为焊柱)，并且由于间隔现在仅达到0.8毫米，触点间间隔大于触点的直径。如图7B所示，对于方格，当衬底触点的对角线间隔724(即2的平方根乘以衬底触点间隔723)小于衬底触点722的直径加上部件触点712的直径时，出现最大衬底触点间隔723，该间隔723确保至少一个衬底触点722始终与每个部件触点712重叠。
例如，如果部件触点直径是250微米(0.25毫米)，并且衬底触点直径是100微米，则最大衬底触点间隔是(100微米+250微米)/1.414，即247微米。允许额外几微米以确保足够的重叠，以防止电迁移问题(对于铝，重叠面积需要大约每安培100平方微米，对于铜仅需要大约每安培30平方微米，因此纵横几百微米的区域之间几微米的重叠是足够的)，更多的几微米以涵盖工艺变化，衬底触点间隔应当最多是240微米。
即使将其减少至170微米以允许预期的200微米球，并且确保数百平方微米的重叠，使用了可用金属层的正好一半以及可用晶体管面积的正好1/4。本发明的优选实施例的目标是具有BGA和CGA封装的部件，以及甚至TSOP和QFP封装，TSOP和QFP封装在封装周长上具有兼容的触点尺寸和间隔，因此使用最多240微米的触点间隔，以及远小于该触点间隔的触点尺寸，并且特别优选的实施例使用了最多170微米的触点间隔。
在不进一步的优化的情况下，对于8个金属层中的极限，上述示例中使用的90纳米工艺是大约85微米。此时，金属层被耗尽，但是可以通过简单地优化用于匹配光刻工艺能力的金属宽度来将极限推迟约2的因子，以利用支持比粗糙的上层宽度更紧密间距的较低金属层。这将可用金属层的耗尽推迟直到间隔低于大约45微米。
然而，85微米间隔也接近了电源、配置和交叉点所需的晶体管面积的极限。为了能够从四个不同电源面中的任一个产生1安培的源并且将1个安培吸收至两个接地面中的任一个，在低泄漏90纳米工艺示例中，这使用几乎750平方微米用于这6个面中的每一个，占用了4500平方微米，加上用于交叉点的配置存储器的大约2500平方微米(90纳米FPGA中的交叉点加配置存储器密度)，总共7000平方微米，这将正好匹配一侧85微米的方形。
但是，如图7A和图7B所示的方形封装并不是封装给定尺寸的衬底触点722以最小化尺寸的最佳方法，在最小尺寸处，部件触点712必须与至少一个衬底触点722重叠。如图7C所示的六边形封装是更有效率的。由于将三角形的角二等分的线在从角部到对边的路径的2/3点处相交，长度735是长度734的两倍，并且由于这两个长度加在一起等于三角形的高度(3的平方根的一半(大约.866)乘以衬底触点间隔733)。但是，长度735等于衬底触点722的半径加上部件触点712的半径，所以部件触点712要始终与至少一个衬底触点722重叠的最小直径是2*(0.866*2/3)乘以衬底触点722的间隔，减去衬底触点722的直径。这大约是1.15倍的衬底触点间隔减去衬底触点直径。
另一个优化是包含衬底触点的单元不需要完全安装在衬底触点之内；它也可以延伸到衬底触点之间的区域，如图7C中的虚线矩形轮廓710所示。尽管六边形单元也封装得一样好，但是矩形单元更适于一些当前的电路设计工具，并且因此略微更为优选。任一种情况中面的积是一样的，衬底触点722的间隔乘以垂直间距，或0.866乘以间隔。对于7000平方微米的单元面积，这是在衬底触点722之间的90微米的水平间隔以及在衬底触点722的行之间的78微米垂直间隔。
IBM的最新的C4NP晶片凸起形成工艺(参见文献“Low-cost WaferBumping”)可以生产150微米间隔的75微米部件触点712，所以，衬底触点722必须适合这种触点之间的75微米间隙，同时还需要空余至少几微米。因此，对于这种2比1的部件触点间距比部件触点直径，衬底触点直径应当最大是间隙的大约90％，或者部件触点间距的大约45％。所以，如果衬底触点间隔是90微米并且衬底触点直径是150微米的45％，则如果部件触点712直径至少是(1.15*90微米)-(0.45*150微米)，即36微米，则部件触点712将始终与至少一个衬底触点722重叠。所以，使用7000平方微米的优化形状单元的六边形封装，可以支持甚至150微米间距的75微米触点。
如果部件触点间距保持为部件触点直径的两倍，则上述事实可以支持小至110微米间距上的55微米的部件触点712。尽管这对今天主流芯片来说是不必要的，但是这将提供对未来小至55微米焊球的支持。这还表明，当可以接受180纳米工艺的较慢晶体管速度时，较便宜的180纳米实现将足以支持200微米间距上的100微米焊球，这也将满足该文献中讨论的9密耳(225微米)间距上的4密耳(100微米)凸起的需要。
此外，凸起的芯片通常具有更高百分比的用于电源和接地的触点，但是这些触点具有更低的安培数；最大电流通常是几百毫安并且几乎总是低于500毫安。即使允许500毫安，这将驱动每个这种触点所需的面积减少至大约每电源/接地面360平方微米，至总共2200平方微米或者每单元4700平方微米。使用六边形封装以及2比1的部件触点间隔与间距之比，将支持小至90微米间距上的45微米的部件触点712。
因此本族的特别优选的实施例使用的衬底触点小于部件触点间的间隔，并且衬底触点之间的间隔小于部件触点，因此确保了至少一个衬底触点与每个部件触点重叠，并且没有衬底触点与多于一个部件触点重叠，同时最大化了每衬底触点可用的衬底电路面积。另一个优选实施例使用包括矩形电路区域并具有圆形衬底触点的单元，其中所有矩形电路区域一起占用了衬底电路的实质上全部面积，并且在尤为优选的实施例中，交替的单元行偏移半个单元宽度，以将圆形触点放入六边形栅格中以实现最紧凑的封装。
尽管90纳米间距足够精细以支持如IBM的C4NP之类的高级商用晶片凸起形成，并且甚至将方便地支持下一步在100微米(4密耳)间距上的50微米(2密耳)凸起，试验触点阵列将技术推向甚至更高的密度。例如，试验工作已经在“微凸起”上进行，微凸起包括在50微米间距上的20微米的球(参见文献“Systems-in-Silicon Architecture and itsApplication to H.264 Motion Estimation for 1080/HDTV”，ISSCC2006)。尽管在这样高密度处的标准还没出现，但是它对于使多年生产中的可编程电路能够支持尽可能高的密度将是有利的。
可以进行多种优化，允许以适中的复杂度代价来获得密度的显著增大。目前为止讨论的连续网格实施例中的所有单元是相同的(除了正好在最高维度上的单元以外)，并且这种统一性使得路由算法简单。但是由于该密度，用于交叉点和内部网络金属化的资源将变成进一步增加衬底触点密度的限制因素，并且因此对它们进行优化是值得的。
如前所述，不需要在每个单元中具有完整的交叉开关。图8A示出了示例的部分交叉开关850A’，该交叉开关850A’的最高维度链路与图4B的元件410’的最高维度链路相对应。在部分交叉开关850A’中，有用的交叉点853由开圆指示；不具有开圆的交叉853”代表从交叉开关设计中消除的多余的交叉点。例如，来自在给定方向上L个单元远的元件的连接不需要将其连回至该方向上L个单元远的元件的交叉点，这是由于连接就是从那里来的。这可以通过具有裸交叉853”而不是表示可设置的交叉点的开圆853的交叉开关主对角线看出。
来自在给定方向上L个单元远的元件的交叉开关输入也不需要能够连接至将在该方向上跳回L/2的交叉开关输出，这是由于L个单元远的元件可能已经刚刚使用了其L/2连接，而不是使用会跳过的长度为L的链路。并且交叉开关输入也甚至不需要能够连接至在该方向上返回L/4的交叉开关输出，这是由于L/2的跳后接L/4的跳将比L的跳后接返回的L/4的跳要好。相反的情况也适用；在给定方向上采用了长度L的跳之后，采用长度2L或者4L的回跳超过第一跳所来自的位置是没有意义的。因此对于来自给定方向上L个单元远的元件的每个交叉开关输入851，如裸交叉853”所示，已经从交叉开关设计中消除了在该方向上向回连接L/4、L/2、L、2L或4L的交叉点853。
也可以以通过额外交叉点的互连的潜在代价来消除其它交叉点。其中代价最小的是消除L/8和8L的回跳交叉点。例如，+16X后接-2X的跳使用L/8的回跳；这可以被+8X后接+4X后接+2X所代替；+16、-2X仅通过两个交叉点，而替代方案+8X、+4X、+2X将通过三个交叉点。另一方面，+16、-2X具有总长18个单元，相对于+8X、+4X、+2X的总长14个单元，这倾向于抵消了通过额外交叉点的代价。
尽管交叉点的代价独立于链路长度，但是路径长度的代价线性地依赖于“回跳”链路长度。因此，在给定半导体工艺中，尽管平衡依赖于性能目标以及交叉点延迟对增加的较长路径的延迟的关系，但是对于较长的返回链路，在针对较短的返回链路而将其消除之前，消除附加的“回跳”交叉点。在图8A中，L/8的交叉点已被消除，其中L是64或者32，并且8L交叉点已被消除，其中8L是64或者32。
此外，除了最高维度中的最长链路，链路L的跳通常应该不后接相同方向上的长度L的另一跳。对于长度1、2、4、8以及16，针对这些的交叉点也已经从图8A中消除；针对长度为64的链路的交叉点被留下，这是由于它们是最长的维度，并且，针对长度32的交叉点被留下，这是由于最长链路是稀疏的，允许连续的一半长的背靠背(back-to-back)跳提供了在最长链路过于稀疏的情况下的低成本安全余量。
如果最长链路不稀疏，省略的触点的图案将是对称的。然而，在最高维度中稀疏的长链路由较短链路填充表现为图中裸块(barepatch)的“臂”上的不对称性，其中这些较短链路消除交叉点匹配其较短长度，而不是其在最长链路的全维度中将具有的长长度。
去除附加交叉点是可能的，但是额外跳的成本较大，并且从较短路径长度得到的补偿节省较小。因此图8A没有去除L/16或者16L的交叉点。
交叉点的更大得多的节省，以及金属化的节省可以通过与灵活性的权衡来实现。互连典型地在每个物理维度上不使用每种长度的链路；当用二进制来表达时，平均两个单元位置在其位置上有一半比特是不同的，并且因此将仅使用链路长度的一半的跳。此外用于电源和接地的管脚不使用任意内部网络链路，所以平均将使用明显少于一半的链路，即使部件是并排封装而其间没有间隔。
因此，存在减少链路以及连接链路的交叉点的机会。互连典型地在一个物理维度上比在另一个上经过更长的距离，并且路由可以将一个物理维度上的跳聚集在一起，所以，将链路按照物理维度分组的图案是可接受的，并且这产生了交叉点的最大节省。因此一半的元件由在一个物理维度中的链路所支配，而另一半元件由另一个物理维度中的链路所支配，并且如果这两种类型的元件被以棋盘(checkerboard)图案布置，则任意给定元件具有其它类型的四个邻居。针对每个元件保留长度为1的链路的完整集合使得具有一个物理维度中的链路的元件可以通过其四个最近邻居中的任一个来访问另一个物理维度中的链路。
再次参见图4B，元件410’和410”’具有物理X维度中的最长链路，并且链路410”和410””具有物理Y维度中的最长链路。由于这些已经形成了棋盘图案，对于元件410’和410”’，在物理Y维度中，可以剥去除了其长度为1的链路之外的所有链路；对于元件410”和410””，可以剥去其在物理X维度中的所有链路。
图8B示出了示例850B’，其中在单一物理维度上的这种集中被应用于已经减少的图8A中的交叉开关850A’。物理X维度中的交叉开关输入851，以及来自物理Y维度中的长度为1的链路851的输入被保留，如同物理X维度中的交叉开关输出852，以及在物理Y维度中的通向长度为1的链路851的输出。来自图8A的交叉点853仅在它们可以连接的输入和输出同时被保留的地方被保留。
未被保留的其它输入851’以及输出852’以较浅的字体示出并且不具有相关联的交叉点853；这些将在优化的物理实现中被消除，并且仅在此处示出以便与图8A对比。由于长度为1的链路使用了普通数量的金属，针对如图8B所示元件的总金属化相比于两个物理维度均实现的元件减少了大约一半。元件中保留的交叉点的数量也极大地减少了；从完整的29x29交叉开关中的841个减少至图8B的部分减少的交叉开关中的240个。
使用较早示例中的90纳米光刻工艺，将交叉开关从大约2500平方微米减少至约700平方微米。所需金属也被减少了；以链路长度来测量时，所需金属减少了50％，所以如果互连长度分布图案保持一样，则该金属化中的减少将支持紧密至约25微米的衬底触点间隔。
优化交叉点将使电源成为单元面积的主要消耗者，但是更深地钻研电源触点的特性揭示了一些可以改进的领域。电源管脚通常广泛的散布在芯片封装中；这有助于减少信号触点的互相干扰，并且对于阵列封装来说，这最小化了所需的内部部件电源面的厚度。因此尽管需要支持区域内任意触点作为电源触点，但是没必要支持区域内的每个触点作为电源触点。当考虑到触点的区域时，这种散布使得单位面积中的电源更小得多。对于阵列触点芯片，每平方毫米1/2安培将是高的(尽管对于封装芯片来说，单一触点可能汲取那么多)。因此，如果可以从几个单元汲取电源以馈送至一个电源触点(对于接地也类似)，每平方毫米1安培而不是每触点1安培将是足够的。
典型地，电源触点占区域中触点的10％，并且区域中的电源触点都倾向于来自相同的电源面。因此在阵列触点部件中，很少出现彼此接近距离少于几百微米的部件电源触点需要连接至不同电源面的情况。每部件具有多于一个接地面同样也是不常见的，并且，即使部件要求多于一个接地面时，这些触点通常是在管芯的相反侧。因此对于接地面，很少使彼此在一毫米之内的触点具有不同的接地面。
不驱动紧密接近的两个不同电源面或者两个不同的接地面允许使用区域电源面，其中区域中的每个单元可以对系统范围的任意电源面中的区域电源面贡献少量功率，并且区域中的任意电源触点可以通过一个功率晶体管链从区域电源面中汲取功率，而不是每个系统范围的电源面具有一个功率晶体管链，并且对于接地面也是一样。
例如，如果对于每个200微米乘以200微米的区域添加区域电源面，则该区域中的每个单元对该本地电源面有贡献。对于1安培和四个电源面，这还是占用了2900平方微米，但是这是对整个区域而不是对每个单元，因此这仅是200微米乘以200微米的40,000平方微米区域的大约7％，并且因此仅是区域中每个单元的面积的7％。如果区域中的每个单元具有单一1/2安培的功率晶体管链(仅消耗360平方微米)，其中该功率晶体管链可以将区域电源面连接至单元的触点，则该区域中的任意衬底触点可以驱动1/2安培的部件触点，并且足够大到可以与两个单元重叠的任意部件触点可以用完整的1安培来被驱动。类似的区域接地面甚至占用每单元更少的面积，这是由于仅有两个接地面(对于1安培，每个接地面需要720平方微米)，并且该区域可以在一侧上是完整的1毫米(1000微米)，将支持区域接地面所需的面积减少至单元面积中微不足道的0.15％(0.15％＝2*720/1000*1000)。因此用于接地的面积减少至仅每单元360平方微米，以将单元的触点连接至区域接地面。
此时，电源、接地和交叉开关已经被充分优化，I/O驱动电路开始变得引人注意。但是，由于信号触点所需的电流相对适中(8毫安是典型的，并且24毫安被认为是较大的)，由于在低泄漏90纳米工艺中24毫安需要大约36平方微米(并且可以用可接受的泄漏为代价装入30平方微米中)，因此即使用于输出的最终驱动器晶体管是相对小的。但是切换速度对于信号触点来说很重要(与电源触点相反)，所以在特别优选的实施例中，针对速度而不是面积来对驱动信号触点的晶体管链进行优化；这典型地使用晶体管之间的尺寸比率在三和五的因子之间的链(针对速度的理想比率依赖于所使用的晶体管的类型的细节和光刻工艺的细节)；这意味着整体链将面积增大了1/2和1/4之间(根据晶体管尺寸系列求和)。因此，最终信号驱动器链所需的面积在大约38(38＝30*11/4)和54(54＝36*11/2)平方微米之间；该示例中使用了50平方微米的面积(即使当3比1是理想的时，50平方微米的面积仅略微慢于54平方微米链，这是由于在接近最优时性能曲线相当平坦并且3.9比1充分接近3比1)。
因此电源和接地链被减少至大约720平方微米，由于交叉开关的700微米和I/O驱动器的50平方微米，达到了大约是1470平方微米。添加用于区域电源面支持的7％将每单元总面积变为大约是1600平方微米。使用如图7C所示的单元的封装，这对应于行内43微米、行间37.5微米最小单元间隔。这正好刚刚足以匹配文献“Systems-in-SiliconArchitecture and its Application to H.264 Motion Estimation for1080/HDTV”中的50微米间隔上的20微米触点，这是由于1.15乘以43微米在50微米间隔以内。
因此该族的特别优选实施例包括向单元提供部分减少的交叉开关，并且在另一优选实施例中将单元分为棋盘图案中互相混合的两种类型，其中每种类型的链路集中在一个物理维度中并且在其它物理维度中的仅有长度为1的链路。又一优选实施例包括由多个单元协同驱动的区域电源和接地面，并且区域中的任意单元可以由此驱动衬底触点。
此时已经实现了具有最大尺寸衬底单元的触点的最紧密封装的设计，其中单元和触点之间的比率是简单的1比1，并且这生产了足够高的触点密度以支持今天普遍使用的完整范围的封装部件和倒装片裸片部件，并且为未来留有很大余量。当针对接近或甚至比50微米触点间隔更紧密的触点密度的标准或者规范出现时，可以采取进一步的优化；例如，可能每电源触点或者接地触点的电流将典型地更低得多，允许每单元节省几百平方微米。此外，到时类似于将碳纳米管弯曲的技术可以提供比当前的晶体管所提供的更高得多的每平方微米电流密度，允许在数十平方微米中有数百毫安。交叉点配置存储器也将很可能比在上述计算中使用的SRAM更紧凑，这是由于类似于PRAM的导电非破坏性读取技术到时可能成为主流。
然而，上述讨论仅涉及阵列触点部件和粗糙外围触点部件。尽管阵列触点部件在高端中变得具有支配地位，但是另一个部件类型，具有外围触点的裸片芯片也应当被考虑。如图9所示，外围触点裸片911可以具有在其周围的“焊盘环”形式的多行“焊盘”(触点)912。当在焊盘环中使用多于一行焊盘912时，这些行典型地是交错的以使得引线接合器更容易避免接合线彼此接触。典型的外围触点部件在焊盘环中具有一行或者两行焊盘912；具有三行的芯片已经被生产出来，但是这不常见，这是由于，多于两行引线接合难度增大将导致支配高I/O数芯片的阵列触点部件，并且，阵列触点还将电源和接地触点分布在整个管芯上，随着电压电平降低以减少功耗，这变得越发重要。
尽管外围触点部件典型地具有比阵列触点部件更少的触点，但是外围触点是被紧密地封装在焊盘环内的，这创建了较高的峰值部件触点密度。外围触点部件典型地使其电源和接地触点间隔开，以帮助屏蔽(shield)信号触点，并且因此大多数这种部件在几百微米中不具有用于不同电源面的触点。单位给定面积的电源也较小；具有40毫米外围的芯片上为10安培，即每毫米1/4安培，这对于外围焊盘环芯片来说是较高的，所以具有每平方毫米1安培的区域电源面是典型地仍是足够的。因此针对阵列触点部件的优化是用于优化外围触点部件的有用的起点。
当外围触点部件是受逻辑限制的而不是受焊盘限制时，这由在60微米乘以80微米的范围中的间距80微米的这种焊盘的环构成。当部件是受触点限制时，针对外围触点使用更紧密的间距；典型地，将焊盘按两行放置，每行焊盘是40微米乘以60微米，具有行内50微米间距以及行间80微米间距。但是，尽管阵列触点实施例的密度对于这些外围触点芯片中的任一种而言足够高，但是对最高密度阵列触点的支持必须被权衡舍弃，这是由于外围触点之间的间隔非常小(最多15微米)，并且因此衬底触点必须被制造得非常小以便不会将两个部件触点短接。然而，即使使用刚低于5微米的触点直径(如果铜触点承载500毫安，则5微米是电迁移成为限制因素的点)，43微米行间隔上的单元仍将支持50微米(2密耳)的阵列触点，这是比IBM的C4NP工艺中使用的最紧密间距更紧密的完整一代。
因此，对于当前外围焊盘芯片的优化可以在不需要牺牲对任意标准阵列触点芯片的支持的情况下完成，并且优选实施例利用这一点，通过使用直径小于10微米的衬底触点来支持具有当前常见的触点间距的这两种类型的芯片。
然而，更紧密的间距有时被用于外围触点部件，尽管当前这是不常见的，但是值得考虑当其变得更常见时如何对其进行支持(尽管对于高端部件，阵列触点显得更优胜)。当前讨论的更紧密的间距是三行25x40微米的焊盘，具有30微米水平间距和50微米的行间间距，由于焊盘之间仅有5微米，这将可允许的衬底触点尺寸减少至小于5微米并且将衬底触点间距减少至大约25微米(根据需要多少重叠以防止电迁移变为问题)。因此该较紧密的外围触点间距将可用面积减少至本发明的上述实施例所需的大约1/3。
由于即使使用区域电源和接地面，电源本身将超过基于晶体管的可编程电源至衬底触点的能力，因此需要具有比晶体管更高电源密度的技术。同样地，由于这种触点的巨大数量，可编程电源将不得不具有比当前的PRAM存储器更低的泄漏(更高的导通/截止比率)(尽管可以针对低泄漏而不是高速度来对这些进行优化)。
尽管还不是主流，但是，如本发明的第三族优选实施例中讨论的接触碳纳米管之类的可编程导电性已经被集成进CMOS工艺中。当前支持的密度甚至高到足以针对用于每个电源或者接地面的每个触点都有可编程导电元件，这将允许不使用区域电源和接地面并获得支持紧密混合的电源面的能力，如内侧焊盘行上的核心电源触点和外侧焊盘行上的需要不同电压的信号触点，这对于三个焊盘行比两个焊盘行更常见(具有更密集的间距)。
由于今天使用的低至1伏特的电源面以及典型的10％的容限，500毫安电流将使用其容限预算的一半通过0.1欧姆的电阻器。0.1欧姆电阻器将需要并联的约60,000个碳纳米管，这将需要小于十平方微米。对于将总单元尺寸降至用于电源和接地的60平方微米，用于I/O驱动电路的50平方微米以及用于交叉开关的700平方微米而言，这是足够小的。在具有针对六边形封装的适当纵横比的矩形触点中，这大约是30.5微米乘以26.5微米。
不幸地是，即使这样也太大了，无法支持具有30微米水平间距和50微米行间间距以及仅5微米的焊盘间间距的25x40微米焊盘(仅允许大约每单元540平方微米)。因此，为了最大化外围焊盘环能够支持的触点密度，需要对单元的总体阵列的电路进行更紧凑的布置。因此本发明的优选实施例通过允许衬底电路参与驱动不是其最近相邻衬底触点的衬底触点来最大化触点密度。这利用了具有接近焊盘环的大量单元的衬底，可以代表焊盘环中的单元来借用其交叉开关和链路。
这要求每个单元能够驱动每个相邻单元中的毫微焊盘以及其自己的毫微焊盘；即任意给定单元可驱动20个毫微焊盘。然而，由于驱动电路在毫微焊盘自身中，可以使用驱动20条线(一条线至每个毫微焊盘)的微小晶体管树来实现驱动20个毫微焊盘中的任一个；来自毫微焊盘的20条输入线的每条都与配置存储器的一个比特的值进行与运算，并且通过11个三输入或门(或正在使用的工艺中提供最快的树的扇入数)来合并结果。每个毫微焊盘也将具有用于控制来自每个输入线的信号的与门，后接两个三输入或门。这允许针对每个单元的交叉开关的IN输入连接至哪个毫微焊盘，以及每个单元的每个毫微焊盘接收来自哪个单元的交叉开关OUT的输出来配置每个单元。这是每单元40个额外存储器比特和54个额外门，但是对90纳米的SRAM超过700kb/mm2，并且由于在90纳米工艺中提供每平方毫米超过400,000个门的铸造(foundry)，该增加在每单元200平方微米以内。
这将单元尺寸变为大约4*110+700+200＝1340平方微米，或者对于最紧密封装的纵横比为大约40微米乘以34微米的尺寸。然而，毫微焊盘可以在20微米六边形封装上(17微米行间间隔)，这对于前面讨论的最紧密的外围触点间距的25微米宽的毫微焊盘或者最紧密的阵列触点间距的20微米凸起来说是足够紧密的。此外，由于1340微米单元尺寸，交叉开关密度将高于30微米乘以50微米间距上的外围焊盘的密度，或者高于50微米乘以50微米间距上的前述阵列触点的密度。
为了布局方便，每个单元的交叉点电路仍可以集中在一处，但是每个单元将具有能够驱动多个小信号毫微焊盘的附加电路。在特别优选的实施例中，这些毫微焊盘将沿着从单元的心延伸出的多个“臂”放置，其中每个臂与单元一样宽并且长度足以将单元从足够的面积中提取出，以支持接合焊盘环的本地信号触点密度。
例如，如图10A和图10B所示，可以在每个单元1010中使用四个毫微焊盘触点1022，其中每个毫微焊盘触点1022具有50平方微米的I/O驱动器电路1040和60平方微米的NEMS电源和接地电路1060。添加的控制电路1071可以被配置为对来自单元1010自身中的四个毫微焊盘触点1022中的任意给定的一个中，或者来自其四个最近的相邻单元1010中的任一个中的四个毫微焊盘触点1022中的任一个的信号进行中继(在本示例中总计有20个毫微焊盘触点)，如图10A中的虚线1073所示。电路1071还可以将信号中继至毫微焊盘触点1022；然而这可以仅仅被发送至与电路1071通信的所有毫微焊盘1022，仍如虚线1073所示，每个毫微焊盘触点1022可以被配置为中继或忽略该信号。
在每个毫微焊盘触点1022处添加的电路1072可配置为将信号从与其通信的电路1071的五个实例中给定的一个(或者无)中继至驱动毫微焊盘触点1022的I/O驱动器电路1040，如图10B中虚线1073所示。
在图10A和图10B中，均未示出单元的交叉开关，但是交叉开关将占用每个单元1010的大量剩余面积。尽管在这些图中的部件大致上与面积成比例，但是这些图仅为了说明每个单元1010的多个毫微焊盘触点1022以及与每个毫微焊盘触点1022通信的多个单元1010的使用。这样放置毫微焊盘触点使得毫微焊盘触点1022是六边形封装的(这是优选的)，并且，电源和接地电路1060已经被放置在与每个毫微焊盘触点1022相邻处，这减少了承载电流所需的大金属线的长度；然而，所有其它元件仅仅是按照尺寸缩放并且被放置在便于说明的位置，这是由于它们在单元中的物理放置不是关键的。
上述具有每单元多个电源触点和毫微焊盘的实施例形成了针对可编程电源触点分别需要比单元的交叉开关明显更少的面积的实现的特别优选实施例。因此该族特别优选实施例包括向单元提供驱动除其自身触点之外的其它触点的能力，其中这些触点在要驱动哪个单元方面是可配置的，并且另一优选实施例包括每单元多个触点，其中每个触点能够连接至多个电源或者接地面并连接至多个单元的互连电路。
尽管可以用每单元更多的毫微焊盘触点来扩展上述实施例，但是这对于阵列触点部件是没有帮助的，这是由于交叉开关密度已经变成了限制因素。将臂的长度增加至大于一个单元将通过允许交叉开关被拉至更远处来帮助支持更密集的焊盘环或者焊盘环中的附加焊盘行，但是上述实施例支持所提出的最高密度，并且当前高端部件中的倾向是使用触点阵列而不是焊盘环。
存在试验触点类型，能够进一步增加触点阵列的密度；使用感应耦合的信号触点而不是导电触点进行的工作已经生产出小至30微米间距的触点阵列(参见文献“A 1Tb/s 3W Inductive-Coupling Transceiverfor Inter-Chip Clock and Data Link”，ISSCC 2006)。这些中的每一个具有每触点微小电源需求，将来自本地电源和到达本地接地面的驱动晶体管的尺寸减少至可忽略的尺寸。由于该部件不是为了在粗糙电路板线上驱动长距离而制造，并且由于触点数量如此之大，信号电流也被减少至使得信号驱动晶体管链变得具有可忽略尺寸的水平。因此关键的剩余瓶颈是配置存储器。
尽管可以通过对交叉点的进一步优化来减少配置存储器的数量，如通过限制使用各种长度链路的顺序并从而允许进一步减少交叉开关，节省将是不大的，而灵活性的损失将是显著的，这是由于已经执行了最高回报的优化。因此，密度上的显著增长优化了配置存储器自身而不是所需的比特数。这也减少了毫微焊盘触点配置电路1071和1072所需的存储器面积以及交叉开关所需的存储器面积。
尽管SRAM提供了最方便的配置存储器，DRAM可以被制造得更密集几倍。不幸地是，DRAM不适合配置存储器，这是由于使用DRAM来驱动晶体管链等同于连续读取它，并且DRAM需要在读取后进行重写。对于大阵列来说这不是问题，但是对于单个比特来说，添加的电路使得从比特本身节省的空间没有意义。然而，如Nantero的CNT之类的NEMS存储器以及相变存储器可以被制造得比SRAM更密集10倍，这足以支持甚至最密集的试验阵列，并且使用非破坏性读取。这要求在最低层处的狭窄金属线的广泛使用，并且针对最小面积而不是最大速度来优化转发器，使得这种可编程电路板将比其基于SRAM的对手要慢。此外，由于这些存储器还不是主流，瑕疵率可能较高，并且需要在阵列中包括更多的冗余；然而这对于能够以一定距离利用交叉点资源而言是一种补充，使得面积损失将不会显著地抵消配置存储器的较高密度。因此，用于支持这种极密集部件触点阵列的特别优选实施例将使用具有非破坏性读取的更密集的配置存储器而不是SRAM。当这些密集的非易失性的存储器实施例与密集的可编程导体技术(如之前讨论的CNT实施例)相结合时，产生的单元尺寸足够小以支持具有紧密至30微米乘以30微米间隔的阵列触点部件。
在获得支持非常精细间距的阵列的能力中，如果能不放弃对BGA和CGA封装部件中有时使用的大量1安培电源触点的支持将是理想的。因此该族实施例的尤为优选的成员包括用于配置多个微小功率晶体管和/或多个信号驱动晶体管以协作驱动更大很多的部件触点的装置。由于驱动电源通常比触点面积缩放得更慢，这允许之前讨论的优选实施例中的大量微小触点可以驱动多种部件触点类型和尺寸。
明显大于衬底触点间距的任意部件触点将与多个衬底触点重叠。例如，图11比较了单元1110的阵列(具有以六边形封装的20微米间距上的毫微焊盘触点1122)与部件触点1112(具有BGA部件封装典型的250微米焊球尺寸)。不管如何对齐，部件触点1112将与周围140个毫微焊盘触点1122’重叠。允许重叠的毫微焊盘1122协作驱动部件触点1112将电源能力增大140倍，可以通过单一衬底毫微焊盘触点1122将其传送至所支持的最小部件触点。例如，只要每个毫微焊盘触点1122可以贡献至少8毫安，则可以使用完整的1安培的电流来驱动直径250微米的封装部件触点1112。因此，允许多个衬底触点协作驱动大的部件触点的实施例的规模将不受支持大的高电流触点的需要所限制，而是受衬底支持的最小触点所能汲取的电流所限制。
利用一定距离远的单元来处理衬底触点的能力，以及用多个微小触点协作驱动大的封装部件触点，极大地减少了为了冗余和瑕疵容许而添加电路的需要。如果存在可以驱动任意微小信号触点的五个单元，则仅有最密集的阵列部件和三行焊盘环部件将使用任意区域中的几乎所有单元，甚至然后花环式(daisy-chain)提取远距离单元的互连容量以到达区域外的能力将通常允许克服瑕疵。由于一打或两打单元能够协作驱动大的部件触点，则可以配置绕过不能参与的单元。对两个领域还需要更多的注意；与每个毫微焊盘相关联的电路，以及与用于本地电源面的晶体管链相关联的电路。这些电路应当用瑕疵极少的、足够粗糙的晶体管来制造。由于这些晶体管不多并且占用了适中的面积，可以以面积上相对小的总成本来将这些电路制造得较为健壮。
可以使用能够提供用于电源的导电路径的其它技术(如相变存储器单元)，然而它们不是主流CMOS工艺的一部分，并且最紧密的一个(针对存储器优化的相变硫族元素)的导通/截止比率仅是三个数量级，所以通过数百万的毫微焊盘的漏电流将太高。还可以集成支持较高电源密度的晶体管(如硅锗)；当前复杂度成本太高，不足以作为最优解决方案，但是使用针对机械张力工程而向硅中添加越来越多的锗以增加晶体管速度，使用硅锗的电属性用于至少功率晶体管的成本损失正在缩小。因此，尽管已经在上述示例中使用了90纳米硅CMOS，但是预计针对成本/性能平衡的最优技术将依赖于给定实现要支持的速度和密度，并且即使以给定速度和密度，由于新工艺的引入或者成本的降低，最优技术将随时间而改变。
除了支持多个部件的电路板大小的衬底之外，具有封装或者未封装部件尺寸的本发明的可编程电路板衬底的区域也是有用的。通过添加用于信号触点以及用于接地触点的通过晶片的通路，可以实现能够将部件触点映射至不同图案的可编程内插器(interposer)。例如当部件的触点图案随着该部件的新一代而发生变化，或者当组装PCB时替换具有不同触点图案的部件时，这可以用于避免重新设计PCB。这种内插器还可以用于将部件适配于不支持该部件的触点类型或间隔的可编程PCB。将本发明的实施例的对齐不敏感触点和可编程连接性用于内插器消除了针对要对其触点进行重新映射的每个部件具有定制内插器设计的需要。
第七族优选实施例：触点检测
即使使用上面讨论的本发明的优选实施例，还是必须将部件足够精确地对齐以使得部件的触点与被编程以将其连接至交叉点的衬底触点重叠，其中交叉点继而被编程以将其互连。即使对于封装的部件，这种对齐需要放置上具有亚毫米精确度，处理裸片的更紧密触点间距时需要更高许多的精确度。尽管在工业中常规地使用具有所需精确度的拾放设备，但是这种设备昂贵并且必须对其进行编程以正确的放置部件。由于设备和编程的成本可以摊还到大量的电路板上，因此在大生产运行中这个仅仅小缺点。但是对于一类型一块的电路板和经常修改的原型(正式最经常使用可编程电路板的系统)，这些成本是主要的障碍。因此需要一种对部件放置是足够宽容的可编程电路板，以允许使用低成本放置设备，并且甚至能支持具有多达几毫米的放置可变性和几度的对齐可变性的部件手工放置。
上述优选实施例的衬底触点的阵列可以适于多种触点间隔，并且不管如何放置始终具有至少一个衬底触点与每个部件触点重叠。然而，尽管至少一个衬底触点将能够驱动每个部件触点，但是哪个衬底触点将与哪个部件触点重叠极大地依赖于放置。
通过提供相对于衬底触点来确定部件及其触点的放置的装置，以及向路由程序提供该放置信息以确定并配置实现特定部件互连所需的内部衬底互连的装置，本发明的可编程电路板可以允许甚至手工放置，消除了在建造使用该可编程电路板的系统时对拾放设备的需要。尽管基于摄像机的系统可以实现用于检测封装芯片的放置至必要精确度所需的几百微米的空间分辨率，并且可能甚至可以实现裸片所需的数十微米的精确度，但是这种系统将添加很大成本，并且确定哪个衬底触点与哪个部件触点重叠将涉及多个额外步骤，这提供了出错的机会。
然而，通过向衬底本身提供用于确定哪个毫微焊盘与哪个部件触点重叠的装置，可以避免对摄像机之类的外部设备的需求，并且可以直接获得重叠信息。存在很多已知手段可以确定区域是否被导体所覆盖(即使在信号触点是感应耦合而不是导电耦合的情况下，或者是光耦合而不是电耦合的情况下，电源和接地触点仍可能是导体，建立导电触点的可识别图案)，并且如导电和电容检测之类的简单手段很容易被集成进集成电路中。导电检测对于足够大到可以覆盖几个衬底触点的部件触点而言是简单的。
集成电路领域中已知很多方法查看两个导体是否被短接，但是很重要的是，要选择一种紧凑并且不干扰随后的毫微焊盘效用的方法。例如，如果使用了如通过高电阻将第一毫微焊盘连接至电源并通过较低电阻将第二毫微焊盘接地并且检查第一毫微焊盘上的电压的简单技巧，重要的是即使是“较低”的电阻也高到足以确保其不会干扰任一毫微焊盘上的I/O信号，并确保泄漏通过全部有源毫微焊盘的电流不消耗较多功率。对于大的毫米规模的触点，几十千欧的电阻将是足够的，并且甚至对于在被设计为支持密集裸片触点的可编程电路板上的数百万个毫微焊盘，典型地其中只有几万至几十万个是有源的，所以在几百千欧范围内的电阻将足以用于所述较低电阻。
支持具有几百万有源触点的系统的甚至更复杂的布置可以是非常紧凑的；“较低电阻”可以是接地的晶体管，当不使用该晶体管来检测部件触点时极大地减少了其功耗。在每个毫微焊盘可以用作接地触点的实施例中，已经有这种晶体管可用。因此特别优选的实施例使用可编程接地能力作为触点检测布置的一部分，并且在另一优选实施例中，该可编程接地连接能力也操作为允许毫微焊盘用作附着部件的接地触点。
对于足够大到每个将与多个毫微焊盘重叠的部件触点，如果两个相邻的毫微焊盘被短接在一起，则它们被相同的部件触点所覆盖(这是相邻毫微焊盘专有的情况，这是由于可以通过坐落在部件的电源或者接地面触点之下来将距离较远的毫微焊盘短接在一起)。但是部件触点可以足够小到仅与单个毫微焊盘重叠，并且检测这一点也可以是有用的。此外，知道存在充分的重叠面积也是有用的，如用于确保不尝试通过其几乎没有接触的毫微焊盘来向1安培部件触点供电(这可能随时间而导致电迁移问题)。
图12A中示出了最简单的情况；当部件触点1212足够大到将始终与至少一个毫微焊盘1222至少重叠至该毫微焊盘1222的中部，并且重叠至毫微焊盘1222的中部提供了充分的重叠面积以驱动任意部件触点1212。在本情况中的检测是简单的；单一检测线1227可以被放置在每个毫微焊盘1222的中部、毫微焊盘中的小孔1228中。检查给定毫微焊盘1222以查看其检测线1227是否被短接至毫微焊盘1222的主体将确定该毫微焊盘1222是否被部件触点1212至少重叠至其中部。为了占用最小的表面积，检测线可以在通路中终结(如本领域中公知的小垂直线)，这是由于它们每个仅占用表面积中的几平方微米。
如图12B所示，为了支持部件触点1212可以足够小到与毫微焊盘1222的重叠可能达不到毫微焊盘1222的中部的情况，可以使用多条检测线1227，将这些检测线1227设置在距离毫微焊盘1222的边缘足够远，与检测线1227的重叠确定了部件触点1212和毫微焊盘1222之间存在足够的重叠面积。
如图12C所示，当甚至更多毫微焊盘被重叠时，如为了在毫微焊盘足够小到毫微焊盘可以适配在两个外围触点焊盘之间时驱动电源触点，则与多于一条检测线1227重叠可以用作充分重叠的准则。在本示例中，使用三条检测线1227来确定部件触点1212重叠了明显多于毫微焊盘1222的一半面积。
如图12D所示，对于非常小的毫微焊盘来说，检测线自身占用的面积将变为过大的代价，所以最好使用外部检测线，检测线1227可以紧密接近毫微焊盘。当需要关于部件触点1212和毫微焊盘1222之间重叠面积的更高精确度时，可以使用更多的检测线1227。例如，图12E示出了部件触点1212和毫微焊盘1222之间的最小重叠：六条检测线1227中的四条重叠；并且图12F示出了五条检测线1227重叠的最小触点重叠。检测线1227的最优数量依赖于需要多高精确度；使用六条线仅为说明原理。
在由于需要小毫微焊盘1222适配在紧密间隔的部件触点1212之间而使用外部检测线1227的情况中，如果检测线1227具有足够低的电阻路径通向毫微焊盘1222主体以将两个部件触点1222短接在一起，则破坏了将毫微焊盘制造得小的目的。因此需要使用一种紧凑的方法来检查检测线1227及其毫微焊盘1222是否被导电部件触点1212重叠而无需提供检测线1227和毫微焊盘1222之间的低电阻路径。此外，电阻器的电阻随着其宽度的缩小而升高，所以需要使用非常高电阻的路径以允许使用微小的电阻器。如果使用DRAM单元的等价物来进行检测，则可以对DRAM单元充电，穿过检测线1227与其毫微焊盘1222电阻之间的非常高的电阻的泄漏将在时间上积分，允许将非常高的电阻与完全没有导电路径区分开来。
尽管在90纳米工艺中典型的DRAM单元可以小至0.05平方微米，当前标准的嵌入式DRAM引入了附加的处理步骤，并且因此引入了附加的成本。因此尽管设计用于逻辑处理的DRAM单元可以更大多达十倍，但是逻辑处理DRAM是优选的，这是由于即使在90纳米工艺中对八条线的检查将适配在5平方微米之内，并且该面积相比于单元的其它组成而言是微不足道的。由于目的是检测电荷泄露而不是对抗电荷泄露，因此也可以使用较小的DRAM电容器，这进一步减少了面积。
对于其触点覆盖很多衬底触点的封装部件，或者甚至当部件之间的间隔足够大到至少一个未被重叠的衬底触点位于任意部件触点之间时，这是充分的信息。然而，区分两个相邻的被重叠的衬底触点是否被相同的部件触点重叠也是有用的。这可以通过包括用于确定两个相邻毫微焊盘是否被短接在一起的电路以及包括用于确定单个毫微焊盘是否被重叠的电路来实现。即使在六边形栅格的情况中，这依然适于少于每毫微焊盘十平方微米的电路。
另一个适合的检测方法是电容检测，该方法使用如下事实：当接近电容器极板(plate)的导体重新布置其自身电荷以使极板之间的电场部分为零时，电容器的电容改变，允许针对给定电压存储更多电荷，或者当存储相同电荷时达到较低的电压。由于电压的差异和电容的差异都很容易检测(每个DRAM芯片包含数万个用于检测电压差异的“读出放大器(sense amp)”电路，而且振荡器频率对于电容非常敏感)，“极板”对(可以仅仅是微小的垂直通路线)可以比较其电压或者电容以确定哪个附近具有导电触点(合适的电路是本领域中公知的，数十年来已经用于电梯按钮和计算机输入)。检测线的放置可以与导电检测相同，然而，在导电毫微焊盘本身之内或者附近放置线减弱了导电部件触点的效果。在距离毫微焊盘一定距离处放置检测线解决了这个问题，但是要求更多检测线以确保必需的触点放置检测精确度。因此电容检测装置对于检测导电部件触点而言不那么优选，仅当检测非导电触点，如电容或感应耦合的触点(尽管它们并不实际在物理上彼此接触，但是其仍被称作“触点”)时才是首选的。
一旦衬底电路检测到触点重叠，可以通过本领域中众所周知的很多装置中的任一种来收集信息并将其导出至配置软件。例如，可以使用如报告瑕疵所使用的扫描链来导出触点重叠信息。然后可以以多种方式来使用该信息以协助建立可操作系统。这些方式中的一些涉及显示重叠映射；优选地显示放大的图像，以及在显示位置数据领域中众所周知的摇摄(pan)和缩放的能力；放大允许显示重叠触点的放置中的较高的精确度；即使对于具有毫米衬底触点间隔的、晶片大小的可编程电路板，摇摄对于微小的毫微焊盘触点也是关键的，这是由于这种触点的绝对数量典型地超过显示器的容量；并且缩放允许以低放大倍率快速四处移动并且然后当发现感兴趣的区域时以高放大倍率放大。
一旦在屏幕上显示重叠映射的图像，则系统组装者可以使用PCB布局领域中众所周知的绘图工具或者示意捕获工具或技术来向系统软件标识这些部件并且指出它们如何进行互连。然后在芯片布局和FPGA编程领域中众所周知的路由程序可以计算如何使用可编程电路板中可用的路由资源来建立部件之间的指定互连，并且，在PCB和芯片路由工业中使用的路由程序可以用于指定通向电源和接地的适当连接。如在PCB布局领域中众所周知的，一旦用户标识了部件，典型地可以在可商用的部件库中找到协助连接的信息(如哪些触点是输入，哪些是输出，以及哪些应当被连接至哪些电压电平以及哪些接地)。即使对于在商用库中找不到的定制部件，可以为了方便而典型地将这种描述添加至专用部件库中。
然而，在许多情况下，部件的放置及其彼此之间的互连以及通向电源和接地的连接已经由系统设计者在开始组装原型之前指定了。在这种情况中，可以根据在部件库中指定的部件的指定放置及其触点的相对位置来计算所需的重叠映射。然后可以在屏幕上实质上同时地显示所需的重叠映射以及根据可编程电路板自身确定的实际重叠映射(相对于人类视觉感知)。如果部件尚未被永久性附着，则可以轻推该部件，直到其实际重叠映射上的位置与其在计算出的重叠映射上的位置相匹配。然后优选地，在轻推下一部件之前，可以确保该部件就位。
尽管这确实允许使用预指定的放置而不是每次都标识部件，但是即使使用轻推，手工放置的精确度也是有限的(转动指尖向前轻轻推动部件是本申请人知道的最精确的手工放置技术，并且可以容易地实现200微米以下的精确度，并且，如果愿意进行反复尝试可以实现100微米，但是同时在两个维度以及朝向上实现这种精确度是极细致的工作)。但是对于包括可编程电源和接地以及对齐不敏感衬底触点装置在内的本发明的实施例来说，取而代之地，每个部件的指定放置可以被轻推直到其计算出的重叠映射与根据可编程电路板确定的实际重叠映射相匹配。商用PCB设计软件允许在标准PCB设计阶段期间进行类似的指定部件放置的“轻推”以增强可路由性，并且在轻推期间维护部件之间的指定互连。轻推规格来匹配部件放置而不是轻推部件以匹配规格要更好得多，这是由于这种技术允许对全部部件进行放置和临时或者永久附着，并且然后允许匹配全部部件而不需要移动任何物理部件，并且由于这允许使用不受限的精确度和/或使用方便的衬底触点颗粒度来进行轻推。
对于在充分程度上已知其触点图案和其放置的部件，如按照已知布置、以实质上由于对已知芯片进行手工放置的精确度而导致的不确定性来对已知芯片进行手工放置，该过程也可以自动执行。针对每种部件的已知触点图案的轮廓可以偏移其理论位置并且围绕其理论位置旋转，同时对其触点将产生的重叠映射与可编程电路板所确定的实际重叠映射进行比较，直到它们匹配(或者根据图案匹配领域中众所周知的大量算法中的任一种，直到找到最佳匹配)。然后可以原样使用计算出的重叠映射，或者逐一触点地调整它以产生与实际重叠映射的更完美匹配；例如如果计算出的映射指示部件触点的中心正好在两个衬底触点之间，但是实际映射表明仅有一个衬底触点被重叠(或者具有较高程度的重叠)，则可以对计算出的映射中的该部件触点进行调整以匹配检测到的重叠。
因此，优选实施例包括用于检测可编程电路板上的部件的位置以及将该位置与该部件的指定位置进行比较的装置，并且特别优选的实施例通过可编程电路板衬底中用于检测部件触点与衬底触点的重叠的电路来检测部件位置。另一优选实施例允许轻推部件，同时将其检测位置与其指定位置进行比较，并且又一优选实施例允许轻推部件的指定位置以匹配部件的检测位置。示例实施例还包括自动轻推部件的指定位置以匹配其检测位置的软件。
然而，在可编程电路板理想地适用于的领域——试验原型产生中，在设计变为“定型”之前，对PCB进行反复的修改。此外，由于本发明的优选实施例的可编程电路板的极度可路由性、用于维护信号完整性的内置电路以及放置不敏感性，部件放置可以比传统PCB更自由。因此不需要从使用复杂的工具来检查过的精心设计的放置开始；可以使用一种设计，其中将要互连的部件简单地彼此靠近放置。因此能够在可编程电路板上简单地放置部件并且从重叠映射中推断“所需放置”和部件类型，并且将该信息馈送入PCB设计工具是有用的。
如图13A所示，通过扫描尚未被映射至部件触点1312的被重叠的衬底触点1322’的重叠映射，可以从重叠映射中推断衬底触点1322至部件触点1312的较高级别映射。当发现这种未分配的被重叠的衬底触点1322’时，对该触点的每个最近邻居进行检查以查看其是否被部件触点1312重叠。在衬底触点比部件触点更加密集到足以保证任意两个部件触点1312之间有未被重叠的衬底触点1322’的情况中，任意被重叠的相邻衬底触点1322’必须被相同部件触点1312所覆盖；如果衬底触点不够密集到足以保证这一点，则如上所述，上述优选实施例提供了用于确定相邻的被重叠的触点是否被相同部件触点重叠的装置。
在触点映射中，将可编程电路板上被相同部件触点1312重叠的任意相邻的被重叠的衬底触点1322’映射(分配)给该部件触点1312，并且然后针对这些衬底触点的最近邻居重复该过程(跳过检查已经被分配的衬底触点)。一旦因此建立了给定部件触点1312的极限，则对重叠映射进行扫描，直到遇到下一个未分配的被重叠的衬底触点1322’。然后在新找到的重叠衬底触点1322’的周围重复进行部件触点1312的映射，此后继续扫描，并且重复该过程直到将重叠映射中的每个被重叠的衬底触点1322’添加至触点映射。
一旦因此建立了触点映射，然后可以对其进行扫描以建立部件映射。这可以通过使用在基本上所有标准部件中能够找到的规则间隔来完成，如1毫米间距上的250微米部件触点的阵列，或者在80微米(线性)间距上的60微米乘以80微米接合焊盘的环，以通过与这种图案相匹配的触点集合来标识部件。将具有与标准触点图案(主要是但不限于：单、双和三环(包括TSOP和QFP以及外围焊盘裸片)以及方形和六边形阵列(CGA、BGA、倒装片和焊盘阵列裸片)，以及混合体，如中心具有电源和接地触点稀疏阵列的外围焊盘环)之一相匹配的图案中的规则间隔的部件触点分配给部件映射中的相同部件。
图13B示出了完成的触点映射的一部分，具有两个部件1311’(具有在1/2毫米间距上的1/4毫米宽的触点线1312’的TSOP)和1311”(具有在1毫米间距上的250微米柱触点1312”的CGA)，这两个部件可以从如图13A所示的重叠映射中产生。图像识别领域中的算法可以轻易地区分这种规则图案并且标识这种部件的触点类型和触点数量。但是由于很多芯片共享相同的封装类型和尺寸，如在1毫米间隔上的250微米触点的34乘以34栅格，因此这种信息不足以唯一标识每个芯片。
然而，当与部件库相结合时，该信息足以将选择限制在可以显示匹配选择的列表以供用户从中挑选的程度。在允许用户从列表中进行挑选的领域中众所周知的技术可以用于协助实现这一点，如可滚动列表、当键入选择时滚动的依字母排序的列表、可搜索列表、将最近使用的匹配选择的放在顶部的列表、允许用户输入不在列表上的选择的列表(然后可以将其添加至列表)，等等。尽管可以设计出病态的情况，如两个10x10阵列部件被放置为使得其触点正好匹配10x20阵列，但是在实际中部件的手工放置将使这种情况非常不可能出现。好的软件设计将允许使用“其它”选择(不在列表上的选择)以指定它是两个或者更多部件而不是一个。
然而，可以从上述可重新编程的优选实施例的可编程电路板中获得更多的信息。如果衬底电源面被供电至低电压，则映射软件可以“猜测”部件的电源触点(随机地或者基于部件库中可能的部件及其描述的列表)，并且配置本发明的可编程电路板以从低压电源面向该触点管脚供电。然后通过共享电源面的触点的极低电阻(典型地是1欧姆的一小部分)与正常关闭的输出触点的电阻(典型地为几万欧姆)之间的中间电阻将部件的每个其它触点接地来对部件的每个其它触点进行检查。如果衬底触点中的电压与低压电源面的电压可比，则两个部件触点共享部件中的电源面或者接地面(即使一个部件可以具有几个这种面，典型地为用于低核心电压的一个电源面和用于较高I/0电压的电源面，加上接地面)；如果该电压远小于低压电源面的电压，则两个部件触点不共享相同的部件电源或者接地面。如果没有部件触点与所选被供电的部件触点共享这种面，则对正被供电的不同的部件触点重复该过程。(对于甚至不能利用其一些触点上的低电压的部件，优选实施例将允许用户从这种面映射过程中排除那些部件)。
如图13C所示，按照这种方式，部件的触点映射可以标识和映射一个或者更多电源和接地面。在图13C中，已经映射了部件1311C的三个电源或接地面；这些映射是与部件触点1312C’、与部件触点1312C”以及与部件触点1312C”’，以及未通过低电阻路径连接至其它触点的许多部件触点1312C。尽管不能根据触点本身明确地确定这三个面是什么(典型地是核心电源面、I/O电源面和公共接地面)，但是触点集合形成了该部件的签名(signature)，并且该签名在连接性级别上典型地足以唯一标识该部件，这是由于具有匹配的电源和接地面图案的部件通常被设计为可互相交换的并且因此针对它们的其它触点具有相同的用途。
不能确定的细节(如速度等级)通常不影响连接性，然而，即使在一个“足印签名(footprint signature)”映射至多于一个潜在部件的情况中(如存储器芯片，其中I/O可以全部是一个双向总线或者被分为输入和输出总线)，该信息将可能匹配列表减少至几个部件，使得针对列表的选择辅助技术甚至更可能提前选择正确的选择。
为了确认对部件标识的高度可能的“猜测”，如当一个并且仅有一个匹配部件被反复使用时，该过程非常有效。然而，对于未知部件，该部件中给定的触点典型地具有10％到20％的机会是电源触点或者接地触点并从而是这种面的成员时，可以通过开始向一组触点供电来加速该过程。如果该组不向面供电，则立刻消除很多触点并且选择新的组。如果该组确实向面供电，则至少一个成员必须是该面的触点，并且通过消除一些成员来减小该组；如果然后其不再向该面供电，则使用刚刚被消除的成员来代替该组。消除过程继续进行直到在组中仅存在一个触点，并且其向面供电。理想地，这种搜索是二分搜索，组的尺寸被选择为使得其具有大致50％的机会向面供电，并且每次消除的数量大约是剩余的组成员的一半。例如，初始组的大小可以是8个触点，在可能的事件中这将接触至少一个面，然后这将导致4个触点、2个触点和然后一个触点，平均而言这比顺序地向管脚供电更快。
如果希望映射附加的面，则从符合起始组中包括的条件的触点中消除新确定的面的成员。此外，如果在从供电组中消除一些触点之后，报告它们是面的一部分的触点的数量减少但是没有减少到零，则正在对多于一个面供电，并且剩余的组包含仍被供电的面的至少一个触点，并且刚刚被消除的组包含另一面的至少一个触点；因此当对下一个待映射的面进行扫描时，可以将该组用作初始组(减去到时已经映射的面中的触点)。对于未知部件，具有电源和接地面的完整映射允许在用户将部件添加至部件库时软件自动将那些触点输入部件描述中，并且连接该部件，用户只是要说明部件的哪个电源面通向可编程电路板的哪个电源面，而不需要处理每个单体触点。
如果通过库的搜索已经标识了多个针对部件的潜在匹配，则初始组可以被配置为使其针对每个潜在部件包含至少一个电源或者接地面触点。这将确保：如果部件确实是匹配中的一个，则在第一次尝试时将对至少一个面触点供电。一般地，由该组供电的触点的面映射将最多匹配这些初始匹配中的一个，这立刻将选择限制为该部件或者“其它”(如果它不匹配列表上的部件，则唯一的选择是“其它”)。
因此本发明的优选实施例包括用于标识部件库中与部件的检测到的触点的类型、数量和或间隔相匹配的那些部件的装置。特别优选实施例还包括用于映射检测到的部件的一个或者更多个电源或接地面的触点，并使用面映射来标识或者缩小与触点类型、数量和或间隔相匹配的可能部件的集合，和/或使用面映射来协助用户向部件库添加新部件的装置。另一优选实施例还包括用于根据检测到的部件的触点类型、数量和/或间隔的可能匹配部件集合来确定触点集合的装置，其中如果对所述触点集合供电，将产生零、一个或者更多面的映射，该映射将独在可能匹配的部件中唯一地部件区分。
一旦标识了部件，不论是预指定、识别、由用户选择还是上述这些的混合，然后软件可以协助用户使用PCB设计软件领域中众所周知的技术来互连这些部件，如通过允许几十甚至几百个触点的整个总线从一个芯片被一起路由至另一个芯片。一旦指定了连接性，路由程序可以计算配置数据(典型地为比特流)，该路由数据可以对可编程电路板进行编程以将部件触点连接至电源和地，并将它们彼此互连。由于具有比典型系统中使用的更多的触点间的路径，并且由于嵌入式电路所改善的信号完整性问题，该路由将典型地比具有相似系统级复杂度的标准PCB快得多。
当然在系统的原型产生中，小改变是频繁的，所以可能必须添加新部件或者改变连接性。因此优选实施例包括用于将新部件映射与之前部件映射进行比较的装置，并且如果相似度很高，则仅突出差异，以及然后允许用户在被标识为已修改的区域内指定附加部件。如果使用单一可释放附加装置来附着多个部件，则由于添加或者去除其他部件，部件的小移动可能是常见的，并且针对这种小移动而自动调整之前指定的互连的软件是尤为优选的。
第八族优选实施例：机械实现
即使当部件永久性地附着至可重新编程电路板时，可重新编程电路板保留相当大的灵活性用于修改使用其建造的系统。如果添加了新要求需要系统支持，或者如果使用原型的试验揭示了部件的初始集合不能胜任其所预期的任务，则可以添加附加部件。甚至可以通过对将部件互连至系统其它部分的信号进行重新路由而有效地“去除”部件(即使它们在物理上依然存在)。由于上述优选实施例的信号完整性的增强，部件甚至可以被在一定距离之外添加的部件所“替换”，不论是由于瑕疵或者是由于系统重新设计。
然而，当部件被永久附着于可重新编程电路板时，还是存在一些限制；当对系统进行修改而不在物理上重新布置现有部件时，这种修改容易导致较长的信号路径，较长的信号路径更慢并且消耗更多的路由资源；稀少的试验部件不能被去除并在其它地方重新使用，这还阻止了系统被用于测试各个部件；并且可重新编程电路板本身(对于全晶片大小的可重新编程电路板来说电路板不是可以忽略的成本)不能为产生其它系统的原型而被重新使用。因此，需要对支持可释放地附着于其表面的部件的可重新编程电路板。
尽管可以简单地以触点侧朝下的方式将部件放置在衬底表面，但是如焊球和导电粘合剂之类的传统附着装置的作用仅仅好于接触衬底触点；在附着过程期间，它们是流体或者变成流体，允许它们向外扩散以到达更大的面积并且当它们固化(cure)时创建强结合，同时保留足够的厚度以将大至其直径相当大部分的间隙桥接。这种间隙可以由非平面部分或衬底导致，非平面部分继而可以由不完美的制造或者由加工后的弯曲导致，并且这种间隙对于大封装部件可以高达几十微米。存在两类技术用于处理这种与平坦性的偏差：最小化这种偏差以及适应这种偏差；另外，混合解决方案可以减少这种偏差并且提供一些适应。
为了最小化与平坦性的偏差，在本发明的可编程电路板的基于晶片的实施例中，衬底是初始时平坦至接近原子精度的晶片，并且可以专门建造可重新编程电路板以保持非常高的平坦性。这可以通过用刚性抛光的背衬(backing)来背衬(back)晶片来实现。为了防止温度差异造成晶片的弯曲，材料应该是高导热性的。由于多于半毫米厚的硅晶片衬底提供了平行于表面的高拉伸和压缩强度，非脆性的、高导热系数、适中热膨胀系数材料(如铜)可以作为理想的背衬(铜具有铝的大约两倍的导热性，并且其膨胀的一半与硅不匹配)。导热油脂(如硅脂(silicone grease))可以用于允许晶片更容易在平坦背衬上滑动，或者可以将如用于机械工具的薄、硬、低摩擦涂层添加至晶片的背部。
当使用减薄的硅晶片用于衬底时(以允许例如电源和接地铜铝更容易的被实现为允许厚的背侧电源面)，应当最小化热失配；最好使用硅本身制造的刚性背衬来提供匹配，同时还保留高导热性(比铜高1/3，并且比铝高几乎2/3)。背衬硅不需要是晶片级的，以最小化成本。在添加电源和接地面之后，还可以使用机械级的硅“处理晶片”来背衬减薄的晶片以提供机械强度(如晶片减薄领域中已知的)；在该情况中铜背衬将是优选的。
刚性高导热性背衬可以作为热接收器以及热发散器来工作。它可以具有附着于其上或者机器加工入其中的散热片(fin)以增加其表面积，其上可以具有风扇，或者热导管，或者在热接收器领域中已知的任何类似技术。尽管本发明的可编程电路板被设计为最大化连接性而不是功率，但是被设计为支持大量高功率部件的变型是可能的；如在高功率密度系统的冷却领域众所周知的，背衬甚至可以在其中具有流体通道，用于允许循环的冷却流体以提取产生的热量。
通过将平坦的衬底晶片压向平坦的导热背衬以防止弯曲，可以保持相当高程度的衬底平坦性。这留下了部件触点的平坦性以待处理，以接近原子平坦性类似地制造裸片部件(由于用于准确聚焦的景深(depth of field)最多是跨过整个模版的几十纳米，这是对光刻的要求)，所以实现平坦性的问题很大程度上是封装部件上的触点之一。通过与使用研磨浆对触点进行抛光一样简单的步骤，如在生产典型的集成电路中在光刻步骤之间进行的步骤(通常称为化学机械抛光或CMP)，可以准备封装部件以增加触点的共面性(co-planarity)(作为组的平坦性)。打磨球型触点以接近球的中点也将其接触面积增加至接近球的最大横截面而不是球的“尖端(tip)”的更小得多的面积(使用软焊球或者金凸起，即使在适中的压力下其也会变平一些)。如图14A所示，部件触点1412”起初比其它部件触点1412’起初从部件1411中凸出更多，并且部件触点1412”’起初凸出较少，但是在抛光之后，全部部件触点1412从部件1411凸出一样多。
如果在抛光期间，填充触点之间的区域来提高强度，则此后至少应当去除该填充的顶部微米以允许触点凸出一些，这对于确保它们与衬底进行良好接触是有用的。
尽管抛光显著地增加了触点的平坦度并且增加了它们在平坦表面上的触点面积，但是面积增加没有在永久性附着期间所实现的那样大。在衬底触点密度相对于部件触点间隔和尺寸足够高到至少一个衬底触点无论如何将与每个部件触点重叠的本发明的实施例中，在面积上的额外增加不是实现重叠所必需的。然而，在多个小衬底触点协作驱动需要大量电流的大部件触点(如电源触点)的情况中这是有用的，这是由于较大的面积允许更多的衬底触点参与。尽管在之前示例中讨论的部件和衬底触点尺寸不要求这一点，但是如果需要，可以通过将触点对表面(如已经被机器加工平坦的特氟纶覆盖的板)的平坦化来实现在平坦度和面积上的增加，其中温度被设置为焊料将融化或者导电粘合剂将固化的水平(在焊料的情况中，然后降低至使其再次凝固的水平)。按照这种方式，部件可以使其触点预先成形来匹配如果是永久附着时它们将具有的形状。隔离物(stand-off)可以用于防止部件和板接近过于紧密，这将使触点过度平坦化以至于它们将短接在一起或者它们之间没有足够的空间；这也留下了从触点周围的非接触区域凸出的触点，这对于确保与衬底的良好接触是有用的。
即使使用更平至微米的分数的部件和衬底，仍存在微小的间隙，或者在使用时间隙随着部件加热而开启。施加至部件背部的适中的压力通常足以迫使触点进行充分接触，然而大量增强以帮助实现这一点是可能的。部件触点，或者更优选地衬底触点(或者两者兼有)可以附着有精细(1微米)的金粒子；在最紧密触点下的粒子将在甚至适中的压力下变形以允许不那么紧密的触点变得紧密。如针对晶片探针卡所实现的，也可以在衬底触点上形成微小的弹簧；这些对于几十微米范围内的触点不那么实际，但是对于较大的部件触点，它们可以桥接明显的间隙。
MEMS触点也是可能的，但是这些仅当在可编程电路板本身中使用MEMS时才是优选的，否则这将要求使用附加类型的技术，增加制造复杂度。无源NEMS也可以用于桥接任意间隙；例如，使用最近开发的碳纳米管的低温度生长，可以使用合适的催化剂颗粒(通常是镍或者铁)以及生长的纳米管的弹性场来涂覆衬底触点。在这些实施例中，金粒子涂覆的触点当前是优选的，这是由于它们当前比纳米管更便宜(尽管纳米管的成本在未来将降低至足以使其成为优选)，并且在系统构建或者修改过程中，相对于部件的四处移动，它们比其它实施例更健壮。
在所需的压力和涂覆的健壮性之间存在权衡。如果使用树枝状涂覆，如在文献“A Review of Electronic Packaging Research”中描述的，则仅需要施加很小的压力；然而，涂覆较脆弱并且必须注意保持其干净并且谨慎的放置和抬起部件，并且需要周期性替换涂覆。如果可以施加适中的压力，则可以使用直径大约一微米的金凸起，并且表面将不那么脆弱。
如图14B所示，如果施加高压力，则可以用几微米的金1423来涂覆衬底触点1422的整个表面，并且如果部件1411的部件触点1412也从环绕它们的区域中突出至少几微米，则压力将使得在每个部件触点1412之下的金1423’变形至足以建立良好的连接。如图14C所示，金可充分延展至即使用圆形部件触点1412’也可以实现良好的连接。由于除了确保它们基本是共面之外不要求对凸起的部件触点进行修改，因此这是特别优选的实施例。
实施例还可以使用应用至整个表面而不是仅应用至触点的桥接装置。其中的要素是z轴导体，z轴导体仅沿垂直于平坦表面的Z(垂直)轴传导电流；因此这些导体可以桥接垂直间隙并且不会将相邻触点短接在一起。最简单的Z轴导体可能是银粒子填充的非导电性的油脂(grease)。当施加压力时，油脂从银粒子之间流动，允许粒子被压在一起以创建导体。在这种情况中，尽管需要使部件触点基本平坦，但是它们应当明显凸出超过触点之间的区域，使得当部件被压至“涂脂的”表面时，触点首先并最多地施加压力，仅在触点下创建导电区域。因此尽管这种油脂不是真正在导电粒子规模上的z轴导体(在所有方向上它或者是非导电性或者是导电性)，但是它在触点规模上是z轴导体，这是由于除了在触点正下方之外它都是非导电性的，并且因此不会将触点短接在一起。其它z轴导电“油脂”使用了具有大粒子的较薄油脂，使得单个粒子桥接间隙；然而，这些不能一样好地符合间隙尺寸的差异，并且因此是不优选的。
除了油脂之外，Z轴导体还可以是薄膜；这些薄膜由薄片构成，所述薄片具有嵌入其中的、垂直于片的面的引线(或者其它导体)。这些引线彼此之间互不接触，并且因此这些片不水平导电。典型地，引线略微凸出或者片是可压缩的，使得当导体被压至片的两侧时，引线可以与两个导体同时进行良好的接触，从而将其电连接。使用充分可压缩的Z轴膜(可压缩至大约部件触点直径的一半)，可以在部件触点未抛光的情况下获得充分接触，这是由于触点尖端压凹薄膜，允许超过尖端的z轴导体进行接触。
当部件触点大于Z轴引线间隔时，Z轴薄膜在操作上比油脂更优选，这是由于当移动或者替换部件时，不需要将它们从部件触点之间去除并且重新应用。然而，z轴油脂可以比本申请人知道的当前生产中的薄膜支持更精细的触点，并且它们当前还更便宜；这些是可以由Z轴薄膜生产中的进步所抵消的非技术性优势，这是由于：通过滚动并且切割光刻的片来生产的Z轴薄膜可以产生具有足够高导体密度的薄膜用于甚至在上述实施例中讨论的最小触点尺寸(随着垂直纳米管的一致生长近来已经变得实际，可以在这些周围添加聚合物基体(matrix)以生产导体间隔在几纳米规模的、基于纳米管的z轴薄膜)。Z轴油脂以及z轴薄膜都是容易替换的，同时z轴薄膜还提供了对衬底表面的高度保护。可压缩z轴薄膜是用于球型部件触点的另一个特别优选的实施例，这是由于不需要对部件触点进行修改。
用于桥接间隙的备选方法也是可能的。如果在减薄的晶片衬底的后面提供略微可压缩的层，则衬底本身可以足够弯曲以适应部件触点之间与平坦性的几微米的偏差。然而，为了足够柔性，如果晶片具有不同于其背衬的热膨胀系数，则必须将晶片减薄至可能遇到机械损坏危险的水平，因此要求使用硅或者其它热膨胀系数匹配的平坦背衬，所述背衬具有薄、略具柔性的内插物，如几微米的刚性泡沫。尽管这可以向平坦的部件触点提供优秀的电接触，但是如果部件在被按下时滑过它，则它可能损坏。因此除非优秀的电接触是最重要的因素，否则这不是首选的。
上述全部实施例需要被稳固地压至衬底或者中间介入的导电层的部件触点(可以通过使用可释放装置来实现以向部件的背部施加压力)，或者与上述部件触点一起工作得最好。这种装置可以包括亚在各个部件上的夹具或者弹簧，然而，当使用很多小部件时这变得不实际，并且使得附加部件的放置变得复杂。在对齐不敏感的实施例中，同样不需要附着一个部件以防止其在放置其它部件时受到干扰。
因此优选实施例使用同时向全部部件施加压力的装置。这可以通过在所有部件就位之后应用压在所有部件上的盖来完成。部件高度的小的厚度差异可以用盖中的泡沫内衬(lining)来适应；尽管大多数泡沫是低导热性的(将干扰对部件的冷却)，可以通过衬底本身来提取对低功率部件而言充分的热量。也可以使用弹簧来施加压力至导热“活塞(piston)”，如已经在20世纪80年代IBM大型机中的“导热模块”(即TCM)中的芯片所做到的；这提供了极大的热传导并且可以适应部件高度的显著差异。导热垫片(shim)，如矩形的平坦铜片，也可以用于使部件高度均匀，尽管如果大量的小部件的高度不同，则这变得不实际。
如图15所示，一种特别优选的方法是，在具有盖1581的坚固的腔基(chamber base)1580中有可编程电路板衬底晶片1520，盖1581包含导热流体1583(如硅树脂油或者热油脂)的平坦袋1582；这适应了部件1511的高度上的明显变化，同时通过简单地增加袋1582中的压力来允许均匀地(每部件面积)将可调节的向下压力施加至全部部件1511。如果由衬底提供了实时重叠映射或者实时触点映射，则用户甚至可以观察映射变化，同时增加压力，直到确保全部触点1512固定(secure)。如果袋1582的表面具有低于衬底1520的热膨胀系数(TCE)(由于TCE硅非常低，大约每摄氏度百万分之三，这低于大多数塑料20至50倍，因此这是不太可能的)，则袋1582可以被制造得至少具有轻微的弹性使其可以适应衬底1520的硅的热膨胀；如果更有可能的其热膨胀高于衬底1520的热膨胀，则袋1582的柔性应当已经足够适应在加热期间通过膨胀创建的任意松弛。
硅的抗张强度足够高到在施加相当大压力的同时还允许未减薄的硅晶片衬底1520向平坦背衬1585滑动；500微米厚的300毫米晶片具有1.5平方厘米的横截面积，这对于单晶硅的7000牛顿/cm2的抗张强度超过一吨。背衬1585和衬底1520之间的、摩擦系数超过20％的润滑剂(相当好的润滑剂)将因此适应在每半个晶片上的多达5吨的向下压力，即超过10个大气压，同时仍允许使用针对衬底1520的非TCE匹配的背衬1585。背衬可以是腔基的组成部件，或者可以是被小心地机器加工至所需平坦度或者与衬底1520 TCE匹配的分离的材料。
甚至通过手也可以很容易地施加这种高压力，这是由于用100牛顿(22磅)的力推动具有1平方厘米面积的活塞1584将提供这样大的压力。由于填充袋的本质上不可压缩的流体，可以首先将较大直径的活塞推或拧到袋上/中，以快速的消除任何“松弛(slack)”并且建立少量压力，并且随后可以推或者拧较小的活塞以将压力增加至所需水平。
当然，相等的力施加到盖1581上，并且通过衬底1520以及背衬1585施加到腔基1580上，所以这些需要被制造得足够强壮以支持很大的力。对于熟悉制模的人员，很多合适的布置将出现。优选实施例使用容易固定和释放的装置；理想地，在一侧上用坚固的铰链(hinge)1586以及至少在相反侧上用坚固的可释放地夹紧机构1587来将盖附着到衬底背衬(很像对开式铁心)。如果使用真的很高(多个大气压)的压力，如针对未抛光的部件1511，则可以在所有四侧上提供夹具1587(其中有或没有一侧上的铰链负荷较轻)，或者在三侧提供夹具1587而在第四侧上具有坚固的铰链1586。如果需要在高压力下更高的紧凑性，则可以使用螺钉(bolt)。当然，具有更多侧的更高多边形更近似于圆形晶片的形状，所以如果使用完整晶片，则六边形或者八边形用于腔基1580也是优选的。
必须在衬底的腔内将电源和地以及信号的连接一起提供给至衬底。这些可以通过压向衬底的部件来完成；然而类似这些的基本服务也可以由永久附着至衬底上的、接近其外围的部件来提供，消除了向它们施加压力以及当晶片由于加热和冷却而扩张和收缩时使它们必须能够在压力下滑动的需要(仅将压力直接施加于受压的袋下方，并且永久附着的部件可以在该区域之外)。在优选实施例中，基本服务是通过永久附着的部件来提供的，并且如果需要附加服务，可以通过附加部件(通过压力附着)来提供附加服务。为了保持中心区域空闲用于产生原型或组装的系统，实施例可以使用接近衬底边缘的永久附着部件，使得它们可以连接至外壳之外而不需要穿过受压区域。如果在袋1582边缘处，衬底1520与盖子1581之间的间隙保持均匀至不严格的一毫米并且施加的力是10个大气压，则袋1582的周长的每厘米压力仅为10牛顿。
尽管电源、地和信号都可以通过任何数目的装置传送进外壳并传送至衬底，今天最常见的信号类型全都可以通过电路板来承载。因此在优选实施例中，永久附着的服务部件连接至电路板，该电路板环绕可编程电路板并且延伸出其外壳。该环绕PCB 1590使大型标准服务部件(如提供电源面的电源1591)位于环绕PCB 1590上而不是在可编程电路板腔1580内。理想地，环绕PCB 1590稳固地附着至腔1580，使得可以将它们作为单一单元来处理。
可编程电路板衬底1520和该环绕PCB 1590之间的连接需要能够容许这两者之间的膨胀差异；典型地，衬底1520将更热(由于它和附着部件1511是热量的产生者并且仅向外壳散发热量)，并且，环绕PCB1590具有较高的TCE(由于大多数PCB材料的TCE远高于硅的TCE，并且接近铜或者铝的TCE)。因此TCE之间的有效差距将在硅的TCE与PCB的TCE之间某处，并且对于悲观的每度百万分之20以及50度的温度上升，300毫米衬底1520将使其与环绕PCB 1590之间的间隙变化1毫米的1/3。可压缩隔离物将保持衬底1520实质上在相对于环绕PCB 1590的中间，这将在衬底1520的每个边缘上将该间隙变化减小至低于200微米(1毫米的1/5)。尽管即使这对于来自标准引线接合器的引线环而言过大而使其不能适应，但是这对于柔性线缆或者柔性PCB而言很容易适应，或者甚至对于环形的光纤而言也很容易适应。本申请人在U.S.6,879,170中教导了如何将大量这种连接附着至晶片而不会引入它们自身的TCE不匹配问题的示例。电源连接可以通过可编程电路板衬底背部的电源面，该电源面延伸超出有源区域几毫米。
如果差分信号尤其是SerDes收发器用于在衬底晶片和环绕PCB之间的数据连接，则高速信号可以很容易跨越从晶片的中心至环绕PCB的距离；仅仅使用厚的导体，也可以在这种距离上传送电源和接地连接。如果不放置添加的通信电路1592来将柔性PCB连接驱动至衬底1520前部边缘上的环绕PCB 1590，而是在衬底1520的背部的中心集中，则衬底的整个前表面1510可以空闲用于系统部件1511。
集中化简化了通信电路1592在衬底1520背部的放置，这是由于热膨胀差异的效果与至衬底1520中心的距离成比例。因此距中心7毫米远的点在50摄氏度的温度变化下将仅相对于铜背衬1585移动5微米，并且甚至15毫米远的点将仅移动10微米。类似的集中化由本申请人在U.S.专利申请10/330,234中披露，其在此处以全文引用的方式并入本文中。
用于驱动高速信号的裸片通信电路部件1592可以永久附着于衬底1520的背部的中心附近，其中适当厚度的相应位置被机器加工至背衬1585中，这是由于即使完全不向背衬1585滑动，与中心相邻的部件将经历的热膨胀不匹配不多于在其附着至电路板的情况下所经历的热膨胀不匹配(相比于硅，铜具有大约两倍系数不匹配)。
此外，接近中心，背衬1580可以具有用于线对1594的许多小孔1593；直径一毫米的孔1593可以容易地适应差分对1593，差分对1593可以承载每秒多千兆比特的SerDes信号，同时留下几十微米以允许其在衬底1520上触点与衬底1520一起移动。由于背衬1585中的小孔1593，在用于桥接孔1593的衬底1520上施加的压力的力较小，并且衬底1520由非常刚性的晶片(衬底1520)在两侧上紧密支撑，所述晶片几乎和孔1593自身的直径一样厚。因此，在可编程电路板衬底1520中，孔1593上的压力将不创建与平坦性的任何明显偏差。优选地，差分对1594的其他端通过可释放连接器附着至环绕PCB 1590，以允许压力腔1580、衬底晶片1520和环绕PCB 1590全都互相分离以进行维护。
除了用于信号线对1594的许多小孔1593之外，背衬1585可以具有用于连接电源和接地的附加的小孔。使用由1毫米孔1593中的100微米绝缘和50微米间隙所环绕的700微米铜电源线1594’，每个电源线1594可以承载至少10安培而不会过热。因此，针对六个电源和接地面中的每一个，几十根电源线1594’将承载50安培。
图15是一个示意图；衬底的水平维度已经被极大地减少至适合装入页面；衬底1520的300毫米晶片的宽度将大约是其厚度的500倍。同样地，仅示出了一对信号线1594和一条电源线1594’，并且衬底中心右侧的孔1593已经被放大，以便可以看到线1594和1594’通过它们。
类似于模拟地的面不太可能需要多于几安培，并且数字地将几乎确定地承载大多数电流，并且每个电源面承载的电压不是预定义的。因此类似以下分布将比使所有面均为50安培提供更多的灵活性：对第一(预期是数字)接地面为95安培，对电源面分别为80、60、40以及20安培，并且对第二(模拟)接地面为5安培。
如果实施例需要通过背衬的更多得多的连接性，则背衬中径向槽可以允许带状物(strip)(如柔性PCB)通过该背衬。由于衬底相对于背衬的扩张和收缩本身很大程度上是径向的，因此槽可以如同上面示例中的孔一样窄，这样最小化了由于跨过槽所施加的压力造成的衬底偏转，并且可以提供几百微米的额外槽长度以适应甚至在衬底外围处的差异膨胀。
在优选实施例中，衬底和环绕PCB之间的信号通信通过高速串行信号，由于这最小化了所需连接的数量。衬底侧上的驱动器可以是针对灵活性的支持SerDes的FPGA，或者可以使用固定功能的SerDes部件以实现更高的紧凑性。当使用标准SerDes协议(如PCI-express或者XAUI)时，信号可以通过柔性PCB被路由至环绕PCB，并通过环绕PCB被路由至标准连接器；这使得系统经由这些标准连接器用尽可能少的部件连接至环绕PCB之外的世界。备选地，环绕PCB可以具有用于接收来自可编程电路板的信号的部件；为了在系统原型产生中实现最大灵活性，这典型地可以包括有用的芯片，如存储器和CPLD(用于协助对环绕PCB供电并且通过它对系统供电)以及FPGA(可以连接至各种标准连接器)；然而，对标准连接器的连接也可以通过不可编程部件来进行。在环绕PCB中，为了提高机械强度，这些连接器可以甚至是通孔(through-hole)安装的。
在尤为优选的实施例中，在环绕PCB上包括各种标准连接器，如用于高速数据传输的PCI-express、10千兆比特以太网或者Snap-12并行光纤，以及用于连接方便(例如通向配置设备)的USB、火线(FireWire)或者存储卡接口(或者甚至是如WiFi之类的无线接口)，以及专用于调试的连接器，如逻辑分析器连接器(由于使用可释放附着装置，现在最好将这些连接器从可编程衬底移动到环绕PCB上，这是由于它们在使用中比大多数部件都要厚，并且由于逻辑分析器可以钩在环绕PCB上或者解开而不需要打开受压外壳)。
针对环绕PCB使用多于一个电路板是特别优选的，这是由于这提供了增加的模块性；所有这种环绕PCB将优选地固定地但可释放地附着至衬底背衬(如使用螺钉)，以允许将整个复合体作为单一单元来移动。如图16B所示，甚至另一优选实施例具有在多个环绕PCB卡之间的可配对的高速连接器，以允许这些可编程电路板单元的行或者甚至二维或三维阵列方便组装并通过高性能数据路径来互相链接。
尽管一般而言全晶片衬底将提供用于产生系统原型的最大灵活性，较小的衬底可以提供用于许多用途的充分灵活性以及针对一些用途的更方便的形状因数。例如，如果整个环绕PCB是适合装入全长度PCI-express插槽的卡上实现的，则存在用于该卡上的服务部件加上可重新编程电路板区域的空间。最优区域尺寸对于晶片使用效率和匹配标准形状因数的PCB都是方便的；例如，从8英寸晶片的中心部分切割的大约3”x7”的矩形，给定13,550平方毫米的可编程电路板面积，或者从12英寸晶片中切割的多个相似尺寸的区域之一，并且适合安装在PCI-express插槽的形状因数的卡上。这些小矩形区域可以通过由可编程电路板衬底的信号触点直接驱动的柔性PCB外围“配平(trim)”连接至环绕PCB(以最小化针对并行信号的信号距离)，或者通过衬底背部的集中的信号和电源区域。
如图16A所示，由于这种较小的面积，单元(包括环绕PCB和可编程电路板外壳)匹配PCI-express卡形状因数。该单元可以被制造得足够薄以匹配PCI-express插槽，允许新组装的测试系统被放置在基于PCI-express的计算机内部，以进行方便测试或者使用。PCI-express卡1600具有两个母(female)PCI-express连接器1601和1601’以及两个公(male)PCI-express连接器1602和1602’；如图16B所示的连接器放置的小心设计允许PCI-express卡形状因数与在基于PCI-express的计算机外将多个这种卡链接在一起相兼容。
在环绕PCB的顶面上的第三母PCI-express连接器1601”(在图16A和图16B中显示得更窄，这是由于这是竖着看的(edge-on))以及在环绕PCB的底面上的第三公PCI-express连接器(图16A或者图16B未示出)将如图16C中的端视图所示，允许这种PCI-express卡1600通过插入其下层上的母PCI-express连接器1601”并使来自其上层的公PCI-express连接器1602”插入它们的母PCI-express连接器从而也作为多层PCI-express卡1600之间的垂直桥。这允许创建三维阵列，该阵列具有足够的空间用于强制的空气冷却。为了清晰，图16C中的PCB 1600被示为与排列成线的连接器略微间隔开而不是配对连接。
可以在用手工操作的附着装置附着的手工放置的部件的触点之间建立连接，以及可以使用具有标准计算机外围卡格式(如PCI-express)的环绕PCB的可编程电路板是示例实施例，这是由于其允许系统设计者手工组装系统并将其插入标准工作站或者甚至可以提取重叠映射、运行触点映射、部件识别和电路板路由程序、下载内部配置至可编程电路板、并且然后下载信息(包括程序)至原型系统以对其进行测试、将测试结果导出至工作站的个人计算机。如果可编程电路板是可重新编程的并且使用可释放附着装置，则系统设计者可以拷贝在部件之间发送的信号并且将拷贝导出至运行在工作站上的调试软件，并且可以反复地修改并且重测试原型。这将开发周期加快了许多倍，特别是对于复杂系统而言。
第九族优选实施例：测试探针卡
由于在部件内瑕疵的可能性和一旦部件被安装在系统中之后检测和定位瑕疵的成本，以及如果部件是不可释放地附着至系统中时替换有瑕疵部件的进一步成本，通常使用部件之前测试部件。使用可释放附着装置，可以对在本发明的可编程电路板上供电和连接的部件进行测试、去除，然后可以在其他位置使用那些通过测试的部件。因此可释放的附着使本发明的可编程电路板可以用于测试要在其它衬底上使用的部件。
对于试验部件(如在多项目晶片(multi-project wafer)上生产出来的那些部件，多项目晶片中典型地生产几个至几十个部件样本)，甚至对于要在其它系统中使用的封装部件，使用用于测试的可编程电路板是有利的，这是由于使用针对待测部件的可释放插口允许在不导致专用测试板的成本的情况下进行测试。为了测试部件，最好完全不需要改变部件，但是上面教导的针对封装部件的改变不是不可克服的。当部件触点是已经被平坦化的焊球时，由于在平坦化期间使用隔离物可以确保维持足够的焊料厚度，因此可以在不需要其它修改的情况下使用部件。固化的导电粘合剂触点不能被“反固化”，但是即使这样也可以在每个固化的、平坦化的触点的底部添加额外的未固化的粘合剂滴；然后它们可以永久性地接合至它们的最终衬底，同时仅比不这样做时从衬底上略微升高，在大多数使用中这是可以接受的，并且，在添加更多粘合剂之前将固化的粘合剂滴打磨除去将重新创建原始高度。
然而对于大体积部件，测试优选在裸片上进行，以避免有瑕疵部件的封装成本，并且能够提供针对高密度系统的已知良好的管芯。这里，在可释放地附着至本发明的可编程电路板时，未改变部件，因此随后可以在最终系统中直接使用它们。
测试也越来越多地在晶片级进行，以避免在测试期间分别处理管芯。部件典型地包括允许针对常见的独立于速度的瑕疵的测试电路，如当短接的触点或者丢失的金属化创建了逻辑门或者存储器单元或者被卡在开或关状态时。该信息通常由“扫描链”来收集，并且通过窄的JTAG端口导出至外部测试器，以允许在切割晶片之前进行初始化测试，从而可以避免对具有容易检测的瑕疵的部件进行封装。
然而，其它瑕疵直到对部件特征进行彻底测验的延长的老化测试期间或之后才表现出来。这些包括如下瑕疵：如接线中的薄点，这些薄点随时间变得更热和更薄，直到像熔断器一样熔断；或者相反的瑕疵，当通过绝缘体泄漏的电流击穿该绝缘体时，允许越来越多的电流流动。另外，在前边缘处，当内部特征的封装到达极限时，信号之间的微小交互可以产生信号完整性问题，该问题仅在极端特定的环境集合中才出现，典型地包括以其最大速度通过电路。
由于300毫米晶片具有多达几十万个触点，这些对于每种类型的部件典型地具有电源、接地和信号触点的唯一图案，在全晶片上的全速老化测试针对每种类型的待测部件需要极端复杂的定制适配器。因此需要适应于多种部件类型的独有触点图案的晶片大小的可编程适配器，并且优选地，需要一种可重新编程适配器，可以针对给定部件类型的晶片来使用，并且然后针对另一种部件类型的晶片来进行重新编程。
为了测试200毫米晶片，本发明的可编程电路板的上述可重新编程实施例可以满足对典型部件的典型晶片的晶片级测试的需要，其中该部件具有来自衬底晶片的外围信号或者集中的信号，这是由于基于300毫米晶片的可编程电路板可以具有中心200毫米区域预留用于接收待测晶片，同时保留外围(超过总面积的一半)空闲用于可释放和/或永久附着的部件。附着的外围部件可以包括测试器通道接口以及处理器和存储器，处理器和存储器可操作为运行配置软件以对可重新编程电路板进行编程，以将测试晶片上的第一部件或第一部件集合连接至测试器通道，并且然后将测试晶片上的另一个部件或者部件集合连接至测试器通道。优选地，部件集合的并集包括测试晶片上的全部部件，使得可以在不移动测试晶片的情况下对测试晶片上的全部部件进行测试。备选地，附着至可编程电路板的外围部件可以简单地将可编程电路板连接至环绕PCB，该环绕PCB具有所需的处理器、存储器以及测试器通道连接器，或者通过其标准连接器依次连接至一个或者更多这些资源。为了测试300毫米晶片，在晶片背部上的集中的服务显然是优选地，这是由于它留下整个前表面空闲可用，与待测晶片的尺寸相匹配。
在以下两者之间存在权衡：将电路放在可编程电路板衬底晶片上以本地处理功能并从而减少所需的通向测试器的连接，这创建了更专用的晶片(并且，当该电路在晶片的背部上时，创建了机器加工更复杂的背衬)；以及将这些功能中的更多放在环绕PCB上，这要求可编程电路板和环绕PCB之间更多的连接。然而，衬底本身能够包含电路，并且通过向衬底添加合适的简单重复电路，可以用在衬底背侧上很少的添加电路或不添加电路来获得本地电路的益处。事实上，使信号完整性增强电路接近每个部件触点的最简单有用类型的电路已经在本发明之前描述的实施例中提供。
通过研究现今使用定制适配器的探针卡的缺点，可以发现要结合的最重要的附加电路。这些可以包括能够处理简单测试(如需要较少触点的电源完整性和读取扫描链)的附着电路(参见U.S.专利申请文献号2005/0237073)。然而，即使将这种电路布置在卡面之外(如U.S.6,853,206所教导的)，更多复杂的快速测试(要求连接至晶片上的全部芯片的全部宽地址、数据和其它信号总线)也将超过附着至探针卡上的电路的容量。因此典型地，对于每个测试器通道，这种测试一次只能在一个芯片上运行，并且一次最多几个芯片，这独占了昂贵通道上的时间(在甚至更昂贵的测试器上)。
尽管已经通过配置每个单元中的多个交叉点以将每个测试部件的给定输入包括在多播组中(如在使用交叉开关的交换结构的网络设备领域所公知的)来处理向多个芯片提供相同的信号输入的情况，但是必须分别对输出进行检查，这是由于可能发生变化并且如果这些变化确实发生了，则对其进行检测是重要的(否则测试这些芯片就没有意义)。因此，用于对很多部件进行并行的复杂高速测试的本发明的特别优选的实施例包括对输出信号执行测试的电路，该电路允许减少向测试器输出的数据，同时不降低检测瑕疵部件的能力。
由于部件中大部分通过大部分测试，因此将给定测试的结果与期望值进行比较并且仅报告比较失败足以极大地减少报告给测试器的数据量。如果测试器不能处理仅有异常(exception-only)的数据，则可以将被减量的数据导出至环绕PCB，环绕PCB可以将该数据翻译成测试器理解的最有效率的格式，或者可以累积该数据并且直接向后续部件处理步骤提供通过/失败总结。特别地，测试器可以发送针对一个测试部件或者一个测试部件集合的测试数据，并且可编程电路板和/或环绕PCB可以将该数据复制至多个部件或者部件集合，然后可以将结果与已知良好的结果进行比较以独立于测试器地标识瑕疵。
由于来自大多数部件的测试结果将是相同的，并且相同的结果本质上总是正确结果(由于不同的瑕疵将极不可能产生相同的结果)，因此即使当测试器不能操作为在其测试器通道之间共享预期结果时，也可以推断出正确结果。环绕PCB可以简单地接收每个测试一次并且将其发送至每个测试部件或者部件集合，并且将从这些测试部件中的大部分的接收到的相同结果建立为正确答案，将对所有测试的答案与大多数部件的应答不都相同的任意部件标识为有瑕疵。使环绕PCB多次发送每个接收的测试释放了昂贵的测试器及其测试通道，并且甚至将允许测试器功能被并入环绕PCB中。
大量数据仍必须穿过可编程电路板和环绕PCB之间的连接。然而，从测试部件接收数据的每个衬底触点还具有从可编程电路板的其它地方接收数据的能力(如果是发送数据至测试部件而不是从测试部件接收数据，则它将向测试部件发送的数据)，并且每个衬底单元可以具有简单的比较电路，该电路将接收自部件触点的数据与接收自内部互连网络的数据进行比较。无论是在测试开始之前已知“正确答案”还是从发送测试至一些部件中推断出“正确答案”，针对给定部件输出的“正确答案”可以被多播至接收该输出用于所有测试中的部件的单元的集合。由于这可以针对接收部件输出的单元并行完成，并且可以与测试运行一样快地完成，因此测试可以全速进行，并且每个单元可以执行其自身的比较而仅当其部件测试失败时返回报告。仅报告失败将极大地减少可编程电路板和环绕PCB之间的连接上的业务量。
每个单元还可以在接收到的多个比特中积累其测试结果并且当被询问时报告是否发生失败。这允许在所有部件上运行广泛的测试集合，仅有一份测试拷贝以及一份结果拷贝被发送至可编程电路板衬底，并且仅返回报告针对测试集合的失败(而不是针对每个单独测试)。这样所允许的速度在多次运行测试以进行速度分级(speed binning)中特别有用，其中以递增速度将测试集合运行若干次，给定部件通过所有测试的最高速度确定了其属于哪个速度等级。当对未通过全部标准测试的测试部件进行多个其它测试以查看它们是否可用于其它用途时，测试中的这种效率是有用的，如对一些FPGA进行这种操作以对未通过一般用途测试的部件提供专用用途。
发送针对每个测试的答案集合的备选方案是使单元通过与它们的邻居进行比较来本地地推断出答案。由于来自部件触点的每个输入可路由至可编程电路板内的任意位置，因此配置软件可以建立来自从多个其它单元接收部件输入的每个单元的互连，所述多个其它单元接收来自不同部件的可比输入。优选地，至少使用三个邻居，使得对于任意给定比特，可以对邻居的多数意见进行匹配。比较电路非常小，所以可以针对在前述示例中使用的90纳米工艺中(每单元)添加的电路的每平方微米来对若干个邻居进行比较。
因此，并行进行很多部件的复杂高速测试的本发明的示例实施例包括晶片探针卡衬底中的电路以对输出信号执行测试，允许减少向测试器输出的数据而不降低检测瑕疵部件的能力。
一种测试和封装的变型，称为晶片规模或晶片级封装，已经被引入工业中，并且有利于要求芯片规模封装的紧凑部件。在晶片级封装中，部件的整个晶片被装入保护壳(通常由类似玻璃的材料制成)，具有嵌入的金属导电区域以允许通过保护封装进行电接触。通过晶片级封装来封装的部件在测试后被单一分离为“芯片规模封装”的部件，并且测试可以在晶片封装之前或者之后进行。封装前测试正如其它晶片一样来处理；封装后测试可以正如它是凸起的倒装片晶片来处理，如前所述，优选地使用Z轴薄膜以保护其触点不改变。
很多其它变型对于相关领域技术人员来说是显而易见的。尽管在示例中已经使用了具有导电连接的90纳米硅半导体CMOS光刻，但是可以使用其它半导体，如砷化镓或者磷化铟(显而易见地，例如，由于这些是更脆弱的衬底，涉及较低压力和/或TCE匹配背衬的变型将变得更为优选)；可以使用如双极之类的其它电路风格(尽管这些大多数消耗更多功率，这使得冷却成为主要问题)；可以使用其它光刻节点(例如更粗糙得多的光刻还可以以显著低于90纳米光刻的代价来支持具有各种触点间隔的封装部件，并且所教导的技术可能应用于将来的很多更高级的处理节点)；并且针对电容或感应耦合的连接或者甚至光连接的变型是可能的。
此外，尽管实施例使用基于晶片的结晶硅作为衬底，但是可以使用微晶、多晶或者无晶硅或者甚至有机半导体，用结晶硅可以实现的高密度和速度来交换其它这些衬底可以实现的大面积和单位面积的低成本。这种大面积衬底还可以具有光刻或者以连续工艺印刷的电路以实现极低成本，如本申请人在待审U.S.申请公开号2004/0255096中所述。
所表述的物理形状因数也用于示意性而非限制性示例；例如，尽管使用了PCI-express卡格式和连接器，但是，高级夹层卡(Advanced-Mezzanine Card，AMC)连接器也可以提供比PCI-express更高4倍的信号速度的互操作性，如紧凑PCI和VME之类的标准将提供并非不合理的替代方案。类似地，环绕PCB、通向它们的连接以及它们上的连接器是非限制性示例，并且永久性地和可释放的附着至可编程电路板上的部件和连接器的许多组合是可能的。
用于向可编程电路板和其中的部件供电的装置也是示意性的；例如，可以通过如本申请人在前述U.S.6,879,170中的灵活装置将电源提供至散布在顶面和底面上的触点。此外，电源和接地面的数量是代表性示例；显然可以添加更多的面，或者提供较少的面，对系统架构具有很小影响，对任意给定处理节点处可实现的密度仅具有适中影响。
所使用的压力也是示例；在大多数情况中使用10个大气压将部件压至衬底将远超所需；然而如果需要更多的压力用于一些不常见的触点类型，则TCE匹配的背衬将允许施加该压力的很多倍。同样地，所使用的施压方法是非限制性示例；存在其它方法来手工施加高压力至填充有实质上不可压缩流体的实质上非弹性的空腔，如在液压汽车千斤顶中所使用的，并且也可以考虑多种非手动装置。在小空间中提供高机械强度和高排热的散热器配置还没有详细讨论，然而具有厚的顶板和底板的散热器(其中散热片或者散热柱的行被熔接(welded)、焊接或者铜焊至两个板)将非常高的强度和硬度相结合，同时允许来自风扇的高冷却，所述风扇引导空气穿过该配置，如在PCI-express或者其它相似插槽中所提供的。
可编程电路板的内部功能的示例也用于非限制性。例如，其它信号完整度增强、其它时钟分发以及其它互连架构全都是可能的。为了适应固定的触点间隔，所使用的间隔的示例也用于示意性而非限制性，并且为了适应未知触点间隔，很明显地认为较精细的光刻将允许适用于较精细的部件触点间隔。
所讨论的示例和实施例的组合也用于非限制性，这是由于存在比实际能覆盖的更多的有用的组合。例如，可重新编程电路板的示例和实施例中使用的一些特征可应用于一次性可编程电路板，并且甚至可应用于固定功能的PCB。
尽管这些示例的示例用于示意性而非限制性，相关领域的技术人员将想到多种小变型(特别是针对特定目的以一般性来交换特殊性)。同样地，衬底上的任意未使用空间可以被任意数量的潜在有用特征所吸收，特别是在没有逼近每个单元的电路面积极限的实施例中；例如，如果在90纳米工艺中仅有50％的单元面积用于上述特征的子集，则用6晶体管SRAM来填充剩余面积将向建造在整个这种晶片上的任意系统提供多个千兆字节的快速存储器SRAM。然而由于对于可以添加什么来吸收空间存在大量变型，因此，除了示意可以提供的资源数量的上述SRAM示例之外，没有尝试示意示例。
图17示出了本申请中描述的特征的嵌套的高层视觉说明，使用重复的示例单元1710来形成可编程电路板的基于晶片的衬底1720。本示例中的可编程电路板使用了按照PCI-express卡格式的环绕PCB 1790，具有额外的PCI-express连接器用于在不在PCI-express插槽中使用时链接多个这种可编程PCB。还示出了可用于独立使用的连接器的示例，包括用于协助调试的逻辑分析器连接器1795，以及用于方便配置和与外部世界进行其它通信的USB 2.0连接器1796。此处不讨论在其它附图中更详细示出的其它特征。

Claims (100)

1.一种其上能够附着多个部件的衬底，其中，所述衬底能够被可逆地电子编程以在指定部件触点之间建立信号传导互连，而没有使得这些互连通过附着至所述衬底的可重新编程的互连部件。
2.根据权利要求1所述的衬底，其中，所述衬底的至少一个表面的全部能够具有附着至所述表面的部件，所述部件具有1毫米或者更大的触点间距，并且，所述衬底对所述触点位于半径为25毫米的区域内的位置的附着部件的信号触点集合的任意组合进行互连。
3.根据权利要求2所述的衬底，其中，所述衬底还将半径25毫米的任意区域内的信号触点中的10％互连至衬底表面上任意位置的信号触点的任意指定集合。
4.根据权利要求2所述的衬底，其中，所述衬底包括至少四层嵌入式封装的现场可编程互连电路芯片。
5.根据权利要求4所述的衬底，其中，所述衬底具有每平方毫米至少四个通路的平均通路密度。
6.根据权利要求2所述的衬底，其中，所述衬底包括一层嵌入式现场可编程互连电路裸片。
7.根据权利要求6所述的衬底，其中，所述衬底具有每平方毫米至少四个通路的平均通路密度。
8.根据权利要求2所述的衬底，其中，所述衬底包括大面积集成电路。
9.根据权利要求1所述的衬底，其中，通过配置交叉开关网络的交叉点来对所述信号传导互连进行编程。
10.根据权利要求9所述的衬底，其中，所述交叉开关网络按照至少两个物理维度和投影在所述至少两个物理维度上的至少6个逻辑维度的互连的连续网格来布置。
11.根据权利要求10所述的衬底，其中，所述互连的连续网格包括至少14个逻辑维度，并且，投影在给定物理维度上的每个依次较高逻辑维度中的给定连接所跨越的交叉开关至交叉开关的距离是投影在所述给定物理维度上的次最高维度所跨越的交叉开关至交叉开关的距离的两倍。
12.根据权利要求11所述的衬底，其中，投影在给定物理维度上的最高逻辑维度中的交叉开关至交叉开关的连接中的一些被该物理维度中通向最近邻居的连接所替代。
13.根据权利要求9所述的衬底，其中，所述交叉开关网络按照网络来布置，其中
Figure FDA00001870050300022
网络的中心级具有比所述网络的叶级更低的扇出数。
14.根据权利要求13所述的衬底，其中，网络的至少三个最中心级具有扇出数2。
15.根据权利要求14所述的衬底，其中，
Figure FDA00001870050300025
网络的叶级具有至少为8的扇出数。
16.根据权利要求1所述的衬底，其中，所述信号传导互连完全通过导电路径。
17.根据权利要求16所述的衬底，其中，通过能够可逆地从高电阻状态改变至低电阻状态的材料的区域来对所述互连进行编程。
18.根据权利要求16所述的衬底，其中，通过导电构件的可逆移动来对所述互连进行编程。
19.根据权利要求18所述的衬底，其中，所述导电构件是碳纳米管。
20.一种其上能够附着多个部件的衬底，其中，所述衬底能够被电子编程以在指定部件触点之间建立信号传导互连，而没有使得这些互连通过附着至所述衬底的可编程互连部件，其中，所述衬底具有嵌入其中的信号放大器或者信号转发器，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的放大器或者转发器之间的最大信号传导路径长度是1厘米。
21.根据权利要求20所述的衬底，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的放大器或者转发器之间的最大信号传导路径长度是1毫米。
22.根据权利要求20所述的衬底，其中，所述衬底还具有嵌入其中的重新定时电路。
23.根据权利要求22所述的衬底，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的重新定时电路之间的最大信号传导路径长度是1厘米。
24.根据权利要求23所述的衬底，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的重新定时电路之间的最大信号传导路径长度是1毫米。
25.根据权利要求20所述的衬底，其中，通过交叉开关网络中的一系列交叉点来对所述信号传导互连进行编程。
26.根据权利要求25所述的衬底，其中，所述交叉开关网络按照至少两个物理维度和投影在所述至少两个物理维度上的至少6个逻辑维度的互连的连续网格来布置。
27.根据权利要求26所述的衬底，其中，所述互连的连续网格包括至少14个逻辑维度，并且，投影在给定物理维度上的每个依次较高逻辑维度中的给定连接所跨越的交叉开关至交叉开关的距离是投影在所述给定物理维度上的次最高维度所跨越的交叉开关至交叉开关的距离的两倍。
28.根据权利要求27所述的衬底，其中，投影在给定物理维度上的最高逻辑维度中的交叉开关至交叉开关的连接中的一些被该物理维度中通向最近邻居的连接所替代。
29.根据权利要求25所述的衬底，其中，所述交叉开关网络按照
Figure FDA00001870050300031
网络来布置，其中
Figure FDA00001870050300032
网络的中心级具有比所述
Figure FDA00001870050300033
网络的叶级更低的扇出数。
30.根据权利要求29所述的衬底，其中，网络的至少三个最中心级具有扇出数2。
31.根据权利要求30所述的衬底，其中，
Figure FDA00001870050300035
网络的叶级具有至少为8的扇出数。
32.根据权利要求1所述的衬底，其中，所述衬底也能够被可逆地电子编程以建立通向指定部件触点的电源导电路径，能够向每个这种触点传送大于100毫安的电流。
33.根据权利要求32所述的衬底，其中，当用于部件触点的所述衬底位置被编程为用于信号触点的位置时，所述衬底位置以至少每秒一百兆比特的信号速率来驱动部件触点。
34.根据权利要求32所述的衬底，其中，当用于部件触点的所述衬底位置被编程为用于信号触点的位置时，部件触点以至少每秒一百兆比特的信号速率来驱动所述衬底位置。
35.根据权利要求33所述的衬底，其中，当用于部件触点的所述衬底位置被编程为用于信号触点的位置时，所述衬底位置以至少每秒一百兆比特的信号速率来驱动部件触点，并且部件触点以至少每秒一百兆比特的信号速率来驱动所述衬底位置。
36.根据权利要求35所述的衬底，当用于部件触点的所述衬底位置被编程为用于信号触点的位置时，所述衬底位置以至少每秒一千兆比特的信号速率来驱动部件触点，并且部件触点以至少每秒一千兆比特的信号速率来驱动所述衬底位置。
37.根据权利要32所述的衬底，其中，所述衬底也能够被可逆地电子编程以建立通向指定部件触点的电源导电路径，能够向每个这种触点传送大于1安培的电流。
38.根据权利要求32所述的衬底，其中，所述衬底能够被可逆地电子编程以建立从不同电压的多个电源面中指定的一个电源面至指定部件触点的电源导电路径。
39.根据权利要求32所述的衬底，其中，所述衬底也能够被可逆地电子编程以建立来自指定部件触点的接地路径，能够从每个这种触点接地至少100毫安。
40.根据权利要求1所述的衬底，其中，所述衬底的至少一个表面的全部能够具有附着至所述表面的部件，所述部件具有小至1毫米的触点间距，并且所述衬底对所述触点在半径为25乘以所述部件触点间距的区域内的位置的附着部件的信号触点集合的任意组合进行互连，并且，所述衬底将半径为25乘以所述部件触点间距的任意区域内的信号触点中的10％互连至衬底表面任意位置的信号触点的任意指定集合，并且，所述衬底还能够被可逆地电子编程以建立通向附着部件的指定部件触点的电源导电路径，能够向每个这种电源触点传送大于100毫安的电流，其中这种电源触点能够包括附着部件的全部触点中的10％，并且，所述衬底还能够被可逆地电子编程以建立来自指定部件触点的接地路径，能够从每个这种接地触点接地至少100毫安，其中这种接地触点能够包括附着部件的全部触点中的10％。
41.根据权利要求40所述的衬底，其中，部件触点中的任一个能够是信号触点、电源触点或者接地触点。
42.根据权利要求41所述的衬底，其中，所述衬底具有电源触点、接地触点以及信号触点，并且，直径至少250微米的任意部件触点与至少一个电源触点、至少一个接地触点和至少一个信号触点重叠。
43.根据权利要求40所述的衬底，其中，所述衬底的至少一个表面的全部能够具有部件，所述部件中的所述触点间距能够小至250微米。
44.根据权利要求43所述的衬底，其中，通过配置交叉开关网络的交叉点来对所述信号传导互连进行编程，并且作为信号触点的每个部件触点能够驱动多个交叉开关的每一个中的至少一个交叉点，或者被多个交叉开关的每一个中的至少一个交叉点所驱动，而不需要通过中间介入的交叉开关。
45.根据权利要求40所述的衬底，其中，所述衬底的至少一个表面的全部能够具有部件，所述部件具有至少1毫米的触点间距与至少250微米的触点直径的任意混合。
46.根据权利要求45所述的衬底，其中，所述衬底的至少一个表面的全部能够具有部件，所述部件具有至少250微米的触点间距与至少100微米的触点直径的任意混合。
47.根据权利要求46所述的衬底，所述衬底的至少一个表面的全部能够具有部件，所述部件具有至少150微米的触点间距与至少70微米的触点直径的任意混合。
48.根据权利要求40所述的衬底，所述衬底的至少一个表面的全部能够具有部件，所述部件具有多至三个焊盘环，所述焊盘环的焊盘至焊盘和环至环间距至少为50微米。
49.根据权利要求48所述的衬底，其中，通过配置交叉开关网络的交叉点来对所述信号传导互连进行编程，并且作为信号触点的每个部件触点能够驱动多个交叉开关的每一个中的至少一个交叉点，或者被多个交叉开关的每一个中的至少一个交叉点所驱动，而不需要通过中间介入的交叉开关。
50.根据权利要求47所述的衬底，其中，所述衬底包括能够以不同电压来供电的多个电源面，所述衬底还包括多个本地电源面，其中每平方厘米至少一个本地电源面，给定的本地电源面能够被可逆地电子编程以建立通向多个电源面中任一个的一个或更多电源导电连接，并且所述衬底能够被可逆地电子编程以将衬底触点连接至本地电源面。
51.根据权利要求46所述的衬底，其中，多个衬底触点能够协作驱动直径至少为100微米的部件触点。
52.一种用于制造多芯片模块的方法，所述多芯片模块包括其上能够附着多个部件的衬底，其中所述衬底能够被可逆地电子编程以在指定部件触点之间建立信号传导互连，所述方法包括：确定附着至所述衬底的部件的位置，以及在对指定部件触点之间的所述信号传导互连进行编程中使用所述位置。
53.根据权利要求52所述的方法，其中，所述确定部件的位置包括处理附着至衬底的部件的一个或更多的图像。
54.根据权利要求52所述的方法，其中，所述确定部件的位置包括检测附着部件的触点。
55.根据权利要求54所述的方法，其中，所述检测附着部件的触点使用嵌入所述衬底中的电路。
56.根据权利要求55所述的方法，其中，所述检测包括检测由部件触点的接近导致的电容变化。
57.根据权利要求55所述的方法，其中，所述检测包括检测由部件触点与衬底表面上的多个导电区域重叠而导致的电阻变化。
58.根据权利要求57所述的方法，其中，所述检测包括确定部件触点与衬底触点的重叠程度。
59.根据权利要求52所述的方法，其中，将至少一个部件的所述位置与该部件的指定位置进行比较。
60.根据权利要求59所述的方法，其中，当部件的确定的位置与指定位置不同时，调整指定位置直到其与确定的位置相匹配。
61.根据权利要求60所述的方法，其中，所述指定位置的调整由程序执行，当调整所述指定位置时，所述程序维护所述部件与其它部件的指定连接性。
62.根据权利要求60所述的方法，还包括：将所述部件的调整后的指定位置传送给用于计算配置数据的程序，所述配置数据将配置所述可编程衬底以将指定互连从所述部件的触点路由至指定的其它部件。
63.根据权利要求62所述的方法，还包括：向所述可编程衬底发送所述配置数据，以将所述可编程衬底配置为将在其确定的位置的所述部件的触点互连至指定的其它部件的触点。
64.根据权利要求54所述的方法，还包括：从检测到的部件触点的集合中识别出部件的轮廓。
65.根据权利要求64所述的方法，还包括：识别部件库中与给定的已识别部件轮廓相匹配的部件。
66.根据权利要求65所述的方法，还包括：确定附着部件的两个触点之间是否具有低电阻路径。
67.根据权利要求66所述的方法，还包括：确定附着部件的触点的哪个集合其间具有低电阻路径。
68.根据权利要求67所述的方法，还包括：识别部件库中的以下部件：所述部件的其间具有低电阻路径的触点集合如果被放置在所述可编程衬底上则将与所述确定的触点集合相匹配。
69.一种包含权利要求1所述的衬底在内的设备，其中，所述设备具有用于将部件可释放地附着至所述衬底表面的装置。
70.一种包含权利要求41所述的衬底在内的设备，其中，所述衬底是可重新编程的，并且所述设备具有用于将部件可释放地附着至所述衬底表面的装置。
71.一种包含权利要求63所述的衬底在内的设备，其中，所述衬底是可重新编程的，并且所述设备具有用于将部件可释放地附着至所述衬底表面的装置。
72.根据权利要求71所述的设备，其中，所述将部件可释放地附着至所述衬底表面是通过压力。
73.根据权利要求72所述的设备，其中，通过向柔性袋施压来将所述压力施加至所述部件，所述袋的表面将所述部件压向所述衬底表面。
74.根据权利要求73所述的设备，其中，所述袋是由不可压缩的流体所填充的。
75.根据权利要求74所述的设备，其中，所述流体是热接收器。
76.根据权利要求72所述的设备，其中，所述压力将所述衬底压向平坦的、机械刚性的背衬。
77.根据权利要求76所述的设备，其中，所述背衬具有与所述衬底相同的热膨胀系数。
78.根据权利要求76所述的设备，其中，所述背衬是热接收器。
79.根据权利要求76所述的设备，其中，所述背衬能够固定地附着至盖，所述盖提供了对用于将所述压力施加至所述部件的装置的支持物。
80.根据权利要求79所述的设备，其中，所述背衬通过铰链附着至所述盖。
81.根据权利要求79所述的设备，其中，所述背衬、所述盖、所述盖至所述背衬的附着以及所述施压装置能够施加达一个大气压的任何压力以将所述部件压向所述衬底。
82.根据权利要求81所述的设备，其中，所述背衬、所述盖、所述盖至所述背衬的附着以及所述施压装置能够施加达十个大气压的任何压力以将所述部件压向所述衬底。
83.根据权利要求79所述的设备，其中，所述背衬附加至电路板，所述电路板上具有不通过压力附着至所述电路板的部件，并且，所述电路板能够发送信号至所述衬底并且从所述衬底接收信号。
84.根据权利要求76所述的设备，其中，所述背衬包括通过所述背衬从所述衬底的背部传送信号的装置。
85.根据权利要求83所述的设备，其中，通过所述背衬，将所述信号传送至所述衬底并且从所述衬底传送所述信号。
86.根据权利要求85所述的设备，其中，通过所述背衬的中心区域，将所述信号传送至所述衬底并且从所述衬底传送所述信号，所述中心区域位于所述衬底中心的1厘米半径之内。
87.根据权利要求85所述的设备，其中，通过直径最多1毫米的孔，将所述信号传送至所述衬底并且从所述衬底传送所述信号。
88.根据权利要求85所述的衬底，其中，通过宽度最多1毫米的径向槽，将所述信号传送至所述衬底并且从所述衬底传送所述信号。
89.根据权利要求46所述的设备，其中，所述衬底还包括：用于将从部件触点接收的值与在所述部件工作正确的情况下所述衬底将从该部件触点接收的值进行比较的装置。
90.根据权利要求89所述的设备，其中，所述衬底还包括：用于将所述比较的结果发送至所述衬底外部的程序的装置。
91.根据权利要求90所述的设备，其中，如果这两个值不匹配，则所述衬底仅发送所述比较的结果。
92.根据权利要求91所述的设备，其中，所述衬底的每个触点具有相关联的电路，所述电路能够将从部件触点接收的值与在所述部件工作正确的情况下将从所述部件触点接收的值进行比较。
93.根据权利要求46所述的设备，其中，所述衬底还包括：用于将从第一部件触点接收的值与从另一部件上相同位置的部件触点接收的值进行比较，并且在这两个值不匹配的情况下将该比较的结果发送至所述衬底外部的程序的装置。
94.根据权利要求93所述的设备，其中，所述衬底还包括：用于将从第一部件触点接收的值与从其它部件上相同位置的至少三个其它部件触点接收的值进行比较，并且在第一部件触点的值与从至少三个其它部件触点接收的值中的大多数不匹配的情况下将该比较的结果发送至所述衬底外部的程序的装置。
95.一种其上能够附着多个部件的衬底，其中，所述衬底在指定部件触点之间建立信号传导互连，而没有使得这些互连通过附着至所述衬底的其它部件，其中，所述衬底具有嵌入其中的信号放大器或者信号转发器，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的放大器或者转发器之间的最大信号传导路径长度是1厘米。
96.根据权利要求95所述的衬底，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的放大器或者转发器之间的最大信号传导路径长度是1毫米。
97.根据权利要求95所述的衬底，其中，所述衬底还具有嵌入其中的重新定时电路。
98.根据权利要求97所述的衬底，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的重新定时电路之间的最大信号传导路径长度是1厘米。
99.根据权利要求98所述的衬底，其中，附着部件的信号触点与所述衬底内的信号传导路径上最近的重新定时电路之间的最大信号传导路径长度是1毫米。
100.一种包含权利要求1所述的衬底在内的设备，其中，所述设备还包括用于将部件可释放地附着至所述衬底表面的可释放覆盖物。
CN2007800460291A 2006-12-15 2007-10-22 具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板 Expired - Fee Related CN101558491B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/611,263 US8124429B2 (en) 2006-12-15 2006-12-15 Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US11/611,263 2006-12-15
PCT/IB2007/054291 WO2008075223A2 (en) 2006-12-15 2007-10-22 Reprogrammable circuit board with alignment-insensitive support for multiple component contact types

Publications (2)

Publication Number Publication Date
CN101558491A CN101558491A (zh) 2009-10-14
CN101558491B true CN101558491B (zh) 2012-10-10

Family

ID=39110772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800460291A Expired - Fee Related CN101558491B (zh) 2006-12-15 2007-10-22 具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板

Country Status (4)

Country Link
US (2) US8124429B2 (zh)
CN (1) CN101558491B (zh)
GB (1) GB2459395B (zh)
WO (1) WO2008075223A2 (zh)

Families Citing this family (247)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343222A (ja) * 2003-05-13 2004-12-02 Olympus Corp 画像処理装置
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8541876B2 (en) * 2005-09-30 2013-09-24 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
US8588681B2 (en) * 2007-02-23 2013-11-19 Nec Corporation Semiconductor device performing signal transmission by using inductor coupling
JPWO2008126468A1 (ja) * 2007-03-30 2010-07-22 日本電気株式会社 半導体装置及び半導体装置の製造方法
US9330230B2 (en) * 2007-04-19 2016-05-03 International Business Machines Corporation Validating a cabling topology in a distributed computing system
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7882453B2 (en) * 2007-10-17 2011-02-01 Rapid Bridge Llc Semiconductor device metal programmable pooling and dies
US8143631B2 (en) * 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8007286B1 (en) 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US8410720B2 (en) 2008-04-07 2013-04-02 Metrospec Technology, LLC. Solid state lighting circuit and controls
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US11302617B2 (en) * 2008-09-06 2022-04-12 Broadpak Corporation Scalable semiconductor interposer integration
IL194967A0 (en) 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
US8259461B2 (en) * 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US8669778B1 (en) * 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8390035B2 (en) * 2009-05-06 2013-03-05 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US7975369B2 (en) * 2009-09-23 2011-07-12 General Electric Company Apparatus for assembly of circuit boards
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8597448B2 (en) * 2009-12-29 2013-12-03 Novellus Systems, Inc. Electrostatic chucks and methods for refurbishing same
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
US8218334B2 (en) 2010-03-09 2012-07-10 Oracle America, Inc. Multi-chip module with multi-level interposer
US8369321B2 (en) * 2010-04-01 2013-02-05 Juniper Networks, Inc. Apparatus and methods related to the packaging and cabling infrastructure of a distributed switch fabric
US8810268B2 (en) * 2010-04-21 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in self-test circuit for liquid crystal display source driver
KR101161966B1 (ko) * 2010-07-09 2012-07-04 에스케이하이닉스 주식회사 칩 어드레스 회로를 포함하는 멀티 칩 패키지 장치
US8901747B2 (en) 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8191034B1 (en) * 2010-09-23 2012-05-29 Cadence Design Systems, Inc. Method and system for measuring terminal compatibility and alignment
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) * 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
US8299596B2 (en) 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
US8982574B2 (en) * 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR20120140096A (ko) * 2011-06-20 2012-12-28 삼성전자주식회사 어레이 보드 패턴을 포함하는 워킹 패널 및 워킹 패널 세트
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8612663B1 (en) 2011-07-27 2013-12-17 Netlogic Microsystems, Inc. Integrated circuit devices, systems and methods having automatic configurable mapping of input and/or output data connections
US8957701B2 (en) * 2011-08-12 2015-02-17 Denso Corporation Integrated circuit
US9093396B2 (en) 2011-10-31 2015-07-28 Masahiro Lee Silicon interposer systems
US9536863B2 (en) * 2011-12-22 2017-01-03 Intel Corporation Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8704364B2 (en) 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US9912448B2 (en) * 2012-02-13 2018-03-06 Sentinel Connector Systems, Inc. Testing apparatus for a high speed communications jack and methods of operating the same
US9627306B2 (en) * 2012-02-15 2017-04-18 Cypress Semiconductor Corporation Ball grid structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US9754989B2 (en) * 2012-05-24 2017-09-05 Steven Huang Method for reading out multiple SRAM blocks with different column sizing in stitched CMOS image senor
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US8853847B2 (en) 2012-10-22 2014-10-07 International Business Machines Corporation Stacked chip module with integrated circuit chips having integratable and reconfigurable built-in self-maintenance blocks
US8872322B2 (en) 2012-10-22 2014-10-28 International Business Machines Corporation Stacked chip module with integrated circuit chips having integratable built-in self-maintenance blocks
US9194912B2 (en) 2012-11-29 2015-11-24 International Business Machines Corporation Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10002865B2 (en) * 2013-03-12 2018-06-19 Monolithic 3D Inc. 3D semiconductor structure and device
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9691760B2 (en) * 2013-03-12 2017-06-27 Monolithic 3D Inc Semiconductor device and structure
US9318408B2 (en) * 2013-03-12 2016-04-19 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9063172B1 (en) * 2013-05-16 2015-06-23 M/A-Com Technology Solutions Holdings, Inc. Step connectors in test fixture for packaged device measurement
KR20140136201A (ko) * 2013-05-20 2014-11-28 에스케이하이닉스 주식회사 반도체 장치 및 메모리 시스템
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
JP6252753B2 (ja) * 2013-12-20 2017-12-27 パナソニックＩｐマネジメント株式会社 発光装置、照明装置及び実装基板
US8887120B1 (en) * 2013-12-27 2014-11-11 Freescale Semiconductor, Inc. Timing path slack monitoring system
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
JP2017519372A (ja) 2014-04-25 2017-07-13 インテル コーポレイション 集積回路パッケージ基板
US9147672B1 (en) * 2014-05-08 2015-09-29 Macronix International Co., Ltd. Three-dimensional multiple chip packages including multiple chip stacks
CN105280615B (zh) * 2014-06-11 2019-07-19 旺宏电子股份有限公司 一种多芯片封装结构以及制备此多芯片封装的方法
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US9842784B2 (en) 2014-06-23 2017-12-12 Zglue, Inc. System and methods for producing modular stacked integrated circuits
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
US9678545B2 (en) * 2014-08-21 2017-06-13 Raytheon Company Additive ELX and mech interfaces for adapting to COTS plug-and-play variance
US9989572B1 (en) * 2014-09-23 2018-06-05 Xilinx, Inc. Method and apparatus for testing interposer dies prior to assembly
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
US9337170B1 (en) * 2015-01-30 2016-05-10 Invensas Corporation Contact arrangements for stackable microelectronic package structures
EP3975429A1 (en) 2015-02-22 2022-03-30 Flex Logix Technologies, Inc. Mixed-radix and/or mixed-mode switch matrix architecture and integrated circuit
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9543192B2 (en) * 2015-05-18 2017-01-10 Globalfoundries Singapore Pte. Ltd. Stitched devices
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
WO2017026997A1 (en) * 2015-08-07 2017-02-16 Hewlett Packard Enterprise Development Lp Processing device operation enablement
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
TWI653718B (zh) 2016-01-11 2019-03-11 華東科技股份有限公司 記憶體封裝件之預燒板與預燒方法
US9684756B1 (en) 2016-01-25 2017-06-20 International Business Machines Corporation Assigning nets to wiring planes using zero wire load and signal propagation timing for chip design
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
US10049996B2 (en) 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
KR102509048B1 (ko) * 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지
JP2018022831A (ja) * 2016-08-05 2018-02-08 株式会社村田製作所 実装基板
KR102381158B1 (ko) * 2016-08-15 2022-03-30 자일링크스 인코포레이티드 적층형 실리콘 상호 연결(ssi) 기술 통합을 위한 독립형 인터페이스
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US9882562B1 (en) * 2016-12-07 2018-01-30 Xilinx, Inc. Rotated integrated circuit die and chip packages having the same
US10262911B1 (en) * 2016-12-14 2019-04-16 Xilinx, Inc. Circuit for and method of testing bond connections between a first die and a second die
US9888574B1 (en) 2017-01-05 2018-02-06 Micron Technology, Inc. Apparatus and methods for via connection with reduced via currents
US10333508B2 (en) 2017-03-29 2019-06-25 International Business Machines Corporation Cross bar switch structure for highly congested environments
US10169511B2 (en) * 2017-03-29 2019-01-01 International Business Machines Corporation Method to synthesize a cross bar switch in a highly congested environment
US10147676B1 (en) 2017-05-15 2018-12-04 International Business Machines Corporation Wafer-scale power delivery
US10057976B1 (en) * 2017-08-31 2018-08-21 Xilinx, Inc. Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
KR102459089B1 (ko) * 2017-12-21 2022-10-27 삼성전자주식회사 반도체 패키징 장비 및 이를 이용한 반도체 소자의 제조방법
FR3083324B1 (fr) * 2018-06-29 2020-10-09 3D Plus Equipement de deverminage de composants electroniques
US10785867B2 (en) * 2018-09-25 2020-09-22 International Business Machines Corporation Automatic determination of power plane shape in printed circuit board
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof
US10641820B1 (en) * 2018-10-19 2020-05-05 Teradyne, Inc. Automated test equipment with relay hot-switch detection
CN111367727B (zh) * 2018-12-25 2023-11-17 中兴通讯股份有限公司 连接器结构，时延差的计算方法及装置
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110412321B (zh) * 2019-07-17 2021-08-13 上海华力微电子有限公司 触点单元结构及其构成的矩阵探针卡
CN110971762B (zh) * 2019-12-09 2021-03-16 歌尔科技有限公司 通信频率的设置方法、耳机、底座及无绳通信装置
US20220123043A1 (en) * 2020-01-21 2022-04-21 Beijing Boe Optoelectronics Technics Technology Co., Ltd. Light emitting substrate, wiring substrate and display device
US11430710B2 (en) 2020-01-27 2022-08-30 International Business Machines Corporation Lid/heat spreader having targeted flexibility
CN111311579B (zh) * 2020-02-17 2022-09-06 Oppo（重庆）智能科技有限公司 Pcb切割路线确定方法及相关设备
CN111755436B (zh) * 2020-07-01 2021-12-07 无锡中微亿芯有限公司 具有实时监测并修正配置信息功能的多裸片fpga
CN114446926A (zh) * 2020-10-30 2022-05-06 苏州远创达科技有限公司 一种片上集成rc电路的射频芯片
KR20220155054A (ko) 2021-05-14 2022-11-22 삼성전자주식회사 테스트 보드 및 이를 포함하는 테스트 장치
CN115811882A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 半导体结构
CN113935273A (zh) * 2021-09-17 2022-01-14 东科半导体(安徽)股份有限公司 一种低功耗模块的控制信号连接方法
WO2023064690A1 (en) * 2021-10-13 2023-04-20 Haim Albert Moses System and method for trace generation and reconfiguration on a breadboard or printed circuit board
CN114864525B (zh) * 2022-07-08 2022-10-21 之江实验室 适用于晶上集成的晶圆基板标准集成区域布线结构与方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
EP0822740B1 (en) * 1996-07-29 2004-01-07 Nec Corporation Automatic mounting or connecting recognition apparatus
US6911730B1 (en) * 2003-03-03 2005-06-28 Xilinx, Inc. Multi-chip module including embedded transistors within the substrate

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486160A (en) 1968-05-29 1969-12-23 Susquehanna Corp Programmable printed circuit board
US4805091A (en) 1985-06-04 1989-02-14 Thinking Machines Corporation Method and apparatus for interconnecting processors in a hyper-dimensional array
US5377124A (en) 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
EP0481703B1 (en) 1990-10-15 2003-09-17 Aptix Corporation Interconnect substrate having integrated circuit for programmable interconnection and sample testing
WO1993009504A1 (en) 1991-10-30 1993-05-13 I-Cube Design Systems Inc. Field programmable circuit board
WO1993009502A1 (en) 1991-10-30 1993-05-13 I-Cube Design Systems, Inc. Field programmable logic module
EP0541288B1 (en) * 1991-11-05 1998-07-08 Fu-Chieh Hsu Circuit module redundacy architecture
WO1993011503A1 (en) 1991-12-06 1993-06-10 Norman Richard S Massively-parallel direct output processor array
US5264664A (en) 1992-04-20 1993-11-23 International Business Machines Corporation Programmable chip to circuit board connection
US5264729A (en) 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
US5490042A (en) 1992-08-10 1996-02-06 Environmental Research Institute Of Michigan Programmable silicon circuit board
US5360948A (en) * 1992-08-14 1994-11-01 Ncr Corporation Via programming for multichip modules
US5368217A (en) * 1993-08-25 1994-11-29 Microelectronics And Computer Technology Corporation High force compression flip chip bonding method and system
AU700629B2 (en) 1994-03-22 1999-01-07 Hyperchip Inc. Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
US5617209A (en) 1995-04-27 1997-04-01 View Engineering, Inc. Method and system for triangulation-based, 3-D imaging utilizing an angled scaning beam of radiant energy
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US5814847A (en) * 1996-02-02 1998-09-29 National Semiconductor Corp. General purpose assembly programmable multi-chip package substrate
US6570404B1 (en) * 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture
US5717699A (en) * 1996-07-18 1998-02-10 Hewlett-Packard Company Method and apparatus for accessing internal integrated circuit signals
US6064219A (en) * 1997-02-05 2000-05-16 Tektronix, Inc. Modular test chip for multi chip module
US6242923B1 (en) * 1997-02-27 2001-06-05 International Business Machines Corporation Method for detecting power plane-to-power plane shorts and I/O net-to power plane shorts in modules and printed circuit boards
US6289494B1 (en) * 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6502221B1 (en) * 1998-07-14 2002-12-31 Nvidia Corporation Prototype development system
US6329832B1 (en) * 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
US6157213A (en) * 1998-10-19 2000-12-05 Xilinx, Inc. Layout architecture and method for fabricating PLDs including multiple discrete devices formed on a single chip
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
JP3701138B2 (ja) * 1999-04-23 2005-09-28 松下電器産業株式会社 電子部品の製造方法
US6351144B1 (en) * 1999-07-15 2002-02-26 Altera Corporation Programmable logic device with unified cell structure including signal interface bumps
JP2001217387A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US6693456B2 (en) 2000-08-04 2004-02-17 Leopard Logic Inc. Interconnection network for a field programmable gate array
JP2002076247A (ja) * 2000-08-25 2002-03-15 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
DE10060438B4 (de) 2000-12-05 2004-09-09 Infineon Technologies Ag Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
US6699627B2 (en) * 2000-12-08 2004-03-02 Adlai Smith Reference wafer and process for manufacturing same
US6521986B2 (en) 2001-05-24 2003-02-18 Hsin-Chang Lan Slot apparatus for programmable multi-chip module
DE10130864A1 (de) 2001-06-21 2003-01-02 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte Chips
US6528735B1 (en) * 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
US6906303B1 (en) * 2001-09-20 2005-06-14 Litel Instruments Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion
US20030122206A1 (en) * 2001-11-09 2003-07-03 Amal Bhattarai Multi-chip module integrating MEMS mirror array with electronics
US6928606B2 (en) 2001-12-20 2005-08-09 Hyperchip Inc Fault tolerant scan chain for a parallel processing system
US7055123B1 (en) 2001-12-31 2006-05-30 Richard S. Norman High-performance interconnect arrangement for an array of discrete functional modules
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
US6753482B1 (en) * 2002-05-06 2004-06-22 Micron Technology, Inc. Semiconductor component with adjustment circuitry
US6879170B2 (en) 2002-06-27 2005-04-12 Richard S. Norman Flexible connecting device for interfacing with a wafer
US7673273B2 (en) * 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US20040255096A1 (en) 2003-06-11 2004-12-16 Norman Richard S. Method for continuous linear production of integrated circuits
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7307433B2 (en) 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US20060187971A1 (en) * 2005-02-18 2006-08-24 Lum Richard K K Method and apparatus for concurrently transmitting a digital control signal and an analog signal from a sending circuit to a receiving circuit
US20060185429A1 (en) * 2005-02-21 2006-08-24 Finemems Inc. An Intelligent Integrated Sensor Of Tire Pressure Monitoring System (TPMS)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
EP0822740B1 (en) * 1996-07-29 2004-01-07 Nec Corporation Automatic mounting or connecting recognition apparatus
US6911730B1 (en) * 2003-03-03 2005-06-28 Xilinx, Inc. Multi-chip module including embedded transistors within the substrate

Also Published As

Publication number Publication date
CN101558491A (zh) 2009-10-14
WO2008075223A3 (en) 2008-10-09
GB2459395A (en) 2009-10-28
US8436454B2 (en) 2013-05-07
GB2459395B (en) 2012-04-25
US20080143379A1 (en) 2008-06-19
WO2008075223A2 (en) 2008-06-26
US8124429B2 (en) 2012-02-28
US20120206889A1 (en) 2012-08-16
GB0911224D0 (en) 2009-08-12

Similar Documents

Publication Publication Date Title
CN101558491B (zh) 具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板
US6916719B1 (en) Method and apparatus for non-conductively interconnecting integrated circuits
Davis et al. Demystifying 3D ICs: The pros and cons of going vertical
KR102512017B1 (ko) 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
CN110085570B (zh) 可编程中介层电路系统
TWI668837B (zh) 具有半導體裝置和結構之系統
CN101794777B (zh) 用于可编程晶体管阵列的电路和方法
US8237274B1 (en) Integrated circuit package with redundant micro-bumps
CN104350595A (zh) 克服分划板区域限制的大型硅中介板
CN103003940A (zh) 具有半导体装置和结构的系统
CN103221834A (zh) 用于晶粒对晶粒接合的积体电路以及测试晶粒对晶粒接合的方法
US11336286B2 (en) Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
CN110675903A (zh) 包括绕过物理层的硅通孔（tsv）的可配置随机存取存储器（ram）阵列
JP2023543035A (ja) ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造
CN107564900A (zh) 基于射频信号传输的扇出型封装结构及制造方法
Pangracious et al. Three-Dimensional Design Methodologies for Tree-based FPGA Architecture
CN109792245A (zh) 堆叠列状集成电路
Kim et al. Physical design and CAD tools for 3-D integrated circuits: Challenges and opportunities
Mick et al. Buried bump and AC coupled interconnection technology
US5502400A (en) Logically configurable impedance matching input terminators for VLSI
WO2022159141A1 (en) 3d semiconductor device and structure
Vivet et al. Advanced 3d Design and Technologies for 3-Layer Smart Imager
US7071719B2 (en) Semiconductor device
Canegallo et al. 3D Contactless communication for IC design
Ghosh et al. Recovery of TSV Based 3D IC.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20151022

EXPY Termination of patent right or utility model