CN101562050B - 一种相变化存储器的测试与制造方法 - Google Patents

Abstract

本发明涉及一种相变化存储器的测试与制造方法，包含施加一测试脉冲序列至该装置的一存储单元，而该测试脉冲使得通过该存储单元的电流具有会受到该测试脉冲影响的振幅。量测该存储单元电阻，以响应该测试脉冲序列。由该电阻量测中，筛选一参数集，而其包含至少一数值系数其用来模拟计算该量测电阻与通过该存储单元的电流振幅的相关性。该筛选的数值系数与该存储装置相关，并用来控制工艺的操作。

Description

一种相变化存储器的测试与制造方法

技术领域

本发明涉及使用相变化存储材料，像是硫属化物与其它材料的高密度存储装置，以及制造此等装置的制造方法。

背景技术

如硫属化物及类似材料的这些相变化存储材料，可通过施加其幅度适用于集成电路中的电流，而致使晶相变化。一般而言非晶态的特征是其电阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可程序化电阻材料以形成非挥发性内存电路等兴趣，此电路可用于随机存取读写。

从非晶态转变至结晶态一般为一低电流步骤。从结晶态转变至非晶态(以下指称为重置(reset))一般为一高电流步骤，其包括一短暂的高电流密度脉冲以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，致使相变化材料从结晶态转变至非晶态的重置电流幅度应越低越好。

欲降低重置所需的重置电流幅度，可通过减低在内存中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积而达成，因此可针对此相变化材料元件施加较小的绝对电流值而达成较高的电流密度。使用相变化材料的该存储单元包含一主动区域为该存储单元相变化材料的主要部分，且在该区域中是实际相转换部位。各种实施的技术希望让该主动区域变小，使得引起相变化的电流值降低。同时，在该相变化存储单元中，使用热隔离该主动区域技术，使得该所需的电阻热量能够引起该主动区域的相变化。

此领域发展的一种方法是致力于在一集成电路结构上形成微小孔洞，并使用微量可程序化的电阻材料填充这些微小孔洞。致力于这些微小孔洞的专利包括：于1997年11月11日公告的美国专利第5,687,112号“MultibitSingle Cell Memory Element Having Tapered Contact”、发明人为Ovshinky；于1998年8月4日公告的美国专利第5,789,277号“Method of MakingChalogenide[sic]Memory Device”、发明人为Zahorik等；于2000年11月21日公告的美国专利第6,150,253号“Controllable Ovonic Phase-ChangeSemiconductor Memory Device and Methods of Fabricating the Same”、发明人为Doan等。

另一项开发技术是一相变化桥接存储单元，其形成一非常小块的存储材料片于电极之间做原跨越一薄膜绝缘构件的一电桥。该相变化电桥为易于整合逻辑电路及集成电路上其它类型电路。参见于2005年06月17日申请的美国专利申请第11/115,067号“Thin Film Fuse Phase Chang RAMand Manufacturing Method”、发明人为Lung等。

一种用以在相变化单元中控制主动区域尺寸的方式，是设计非常小的电极以将电流传送至一相变化材料体中。此微小电极结构将在相变化材料的类似蕈状小区域中诱发相变化，亦即接触部位。请参照2002/8/22发证给Wicker的美国专利6,429,064号“Reduced Contact Areas of SidewallConductor”、2002/10/8发证给Gilgen的美国专利6,462,353“Method forFabricating a Small Area of Contact Between Electrodes”、2002/12/31发证给Lowrey的美国专利6,501,111号“Three-Dimensional(3D)ProgrammableDevice”、以及2003/7/1发证给Harshfield的美国专利6,563,156号“MemoryElements and Methods for Making same”。

在审查中的2007/9/14申请的美国专利申请号第11/855,983号专利”PHASE CHANGE MEMORY CELL ARRAY WITH SELF-CONVERGEDBOTTOM ELECTRODE AND METHOD FOR MANUFACTURING”在此引用为一典型蕈状存储单元及其工艺的参考文献。

集成电路存储装置的制造，像是相变化存储装置，需要在工艺中提供有效的测试方法。举例来说，在工艺中需要能检测到有缺陷的装置，像是在个别晶粒的封装之前，以避免封装到有缺陷的装置，且不会浪费这些封装上的花费。同时需要在工艺中能检测到有缺陷的装置，使得该工艺可以增加产率。

发明内容

为了解决在大规模集成电路的工艺中，测试方法可以需要占用大量的时间，以及减缓工艺的速度，也因此需要提供具有较少工艺等待时间且提供良好信息的测试方法，为此，本发明的目的是提供一种基于存储单元材料特性与存储单元临界尺寸为基础的集成电路相变化存储装置的测试及制造方法，而该存储单元材料特性像是在接点与相变化材料之间界面的完整性，在相变化材料的空孔及其类似物，及该存储单元临界尺寸像是相变化材料与电极之间的接点面积，并可以由一简单方程式来决定，像是一线性方程式的该斜率及截距系数，适合用来该存储单元动态电阻的量测。

一种用以测试一集成电路存储装置的方法。该方法包含施加一测试脉冲序列至该装置上一存储单元，而该测试脉冲使得通过该存储单元的电流具有会受到该测试脉冲影响的振幅，该测试脉冲序列包含具有足以熔化该存储单元的一部位的变动电压脉冲，以及在该量测电阻之前以达到热平衡的一段持续时间。量测该存储单元的电阻以响应该测试脉冲序列；筛选包含至少一种数值系数的一参数集，而该数值系数用来模拟计算该量测电阻与通过该存储单元的电流振幅的相关性。建立该筛选的数值系数与该装置的关连性，例如储存包含该筛选后的数值系数的该参数集至该集成电路上一计算机可读媒体，或在该电路耦接的一测试工作站。

在实施例中，在施加该测试脉冲序列的步骤中，具有一存取装置像是一晶体管、施加一栅极至源极电压至该晶体管存取装置以使其偏压至操作的一线性区域。

在一实施例中，该存储单元具有一相变化存储元件与一底电极连接的一接点面积的特征，该测试脉冲造成靠近该底电极的该相变化存储元件中形成一熔化区域，而该熔化区域的体积取决于该接点面积及在测试中所施加的能量。用来测试的脉冲序列中的每个脉冲，会产生不同的材料熔化体积。因此造成在测试脉冲中电阻量测上的动态改变。对于具有该蕈状结构及其类似结构的存储单元，该筛选出的系数包含在函数R＝A/I+B中的一斜率A及一截距B，其中R为该量测电阻，及I为在一测试脉冲序列中该装置的电流。该斜率A为一系数取决于该存储单元的材料特性。因此当该斜率A落至一期待范围之外时，这样的信息可以用来解读该存储单元具有一材料上缺陷，像是在该相变化存储元件的一临界区域中有一空孔，或者是在其中该顶电极及底电极之一间有着不佳的界面。截距B为一系数不仅仅取决于材料特性，亦取决于该存储单元的临界尺寸，因此当该截距B落至一期待范围之外时，或是在该存储单元施加应力后改变，这样的信息可以用来解读为该存储单元的临界尺寸在特定的工艺容忍度之外，或是发生界面结构损坏。

用来量测动态电阻的测试脉冲序列，包含变动电压脉冲其具有足以熔化该存储单元的该相变化元件一部位的大小，以及在该量测电阻之前稳定热量转变的时间。举例来说，在一代表的实施例中该测试脉冲的序列包含大于10次，例如：40次脉冲，而变动电压脉冲具有一相同的持续时间，其介于约20ns至100ns之间，而较佳在40ns，及梯度渐增幅度约0.1V至0.01V，而脉冲电压位准由约0.6V至约1.5V。

基于该参数集的分析，若该筛选出的数值系数指出一集成电路装置不具可靠性，则可以放弃该集成电路装置。替代地，若该筛选系数落至可接受范围之外，参数集信息可用来停止其它装置的一工艺，也表示在工艺中发生缺陷。

在另一实施例中，再执行上述的一第一动态电阻量测之后，施加一应力至该存储单元，像是一长电压脉冲或一设置/重置多次循环，及接着执行一第二动态电阻量测以找出一第二参数集。接着可以分析该第一及第二参数集以决定该存储单元的特性。

本发明亦描述一种制造一集成电路存储装置的方法，包含执行第一制造步骤来产生一可测试的存储单元，接着执行上述的一动态电阻量测。基于该动态电阻量测的结果，此制造方法包含若该筛选出的参数集符合特定基准，则执行进一步集成电路装置制造步骤，若否，则放弃该集成电路装置。替代地，若该筛选参数集掉到特定基准之外，则暂停该生产线进行分析，若否，则允许该生产线继续制造。

附图说明

图1绘示本发明在动态电阻量测中，包含引起一熔化区域及一固态区域的蕈状相变化存储单元的一简明图式。

图2绘示本发明测试中一单一存储装置及存取装置的一阵列中一位线及一字线的交点的示意图。

图3为显示在动态电阻量测中一存取装置的漏极至源极电流v.漏极至源极电压的图式。

图4a至图4f为绘示符合一线性曲线的六个不同存储单元的动态电阻量测结果。

图5为绘示在本发明中包含一动态电阻测试模式的一集成电路存储装置的简单方块图。

图6为本发明所述一测试及制造方法的一流程图。

图7为本发明所述一替代测试及制造方法的一流程图。

图8为本发明所述包含动态电阻测试站的一生产线的简单图式。

【主要元件符号说明】

100    底电极

101    相变化材料元件

102    顶电极

103    熔化区域

105    存取晶体管

106、515 字线

107、525 位线

112、113 图式线

500 集成电路

505 存储阵列

510 列译码器

520 行译码器

535 数据总线

540 数据输入线

545 数据输出线

550 偏压调整状态机构

555 电流源

具体实施方式

本发明的特征、目的及优点等将可通过下列说明所附图式、实施方式及权利要求书获得充分了解。

后续的发明说明将参照至图1至图8。图1为一包含一底电极100、包含一相变化材料元件101、及一顶电极102的一蕈状相变化存储单元的简单图式。在所述实施例中的该底电极100为一具有半径为r₀的柱状，而在相变化材料元件101及该底电极100的界面具有一接触面积大约为πr₀ ²。该顶电极102连接该相变化材料元件101的面积实质地大于该底电极100与该相变化材料元件101界面的接触面积。

在操作上，偏压电路(例如参见图5的偏压电路电压及电流源555)施加电压至耦接于该底电极的一存取装置及耦接于该顶电极的一位线可以诱发电流并流至该相变化材料元件101。在一读取操作过程中，电流幅度为很小而不足以造成在该相变化材料元件101的该主动区域的一相变化。在一重置操作过程中，该电流造成相变化材料元件101的一部位以增加温度，使其温度高于转变温度在该主动区域中一非晶态及该主动区域中一晶态之间引起一相转变。在一重置过程中，该电流造成该相变化材料元件101的一部位来熔化及接着快速冷却足以让该主动区域维持在一非晶态或转变至一非晶态。

图1中，该相变化材料元件101的一主动区域邻接于该底电极100及一相变化材料元件101的界面。诚如上述，为了测试及制造的目的而量测该存储元件的动态电阻，将一测试脉冲序列施加于该存储单元。该测试脉冲的幅度及时间具有足以造成在该相变化材料元件101内形成一熔化区域103，而该元件的其它剩余部位则维持在固相状态。同时该测试脉冲在该元件中具有足够的时间来达成热平衡，使得可以在一相对稳定的结构中来进行动态电阻量测。因此，动态电阻是定义当一固定电流通过该存储单元时该相变化存储单元的该电阻。动态电阻可以使用类似用来决定R-I图的一简单的方式来量测，并确保该存取晶体管或其它存取装置位于其线性区域。在程序化过程中，在该线性区域的操作是减去该晶体管的电阻并获得该相变化材料元件101的该电阻。虽然，动态电阻为一稳态量测，该程序化脉冲可相对地较短像是约在40ns。达成热平衡所需时间一般为短于5ns，而使得该量测的电阻系为当一固定电流流经该存储单元时该存储单元的电阻。

熔化区域的大小取决于一临界尺寸r₀以及由该测试脉冲所传送的能量值(VI)。因此，为了量测该动态电阻，会施加一具有变动能量的测试脉冲序列(例如：具有变动幅度及固定脉冲宽度)至一存储单元。而每一测试脉冲会引以一个大约具有一半径x的半球型熔化区域103。该测试脉冲序列包含一测试脉冲的子集，而其会引起具有约介于r₀及该相变化材料元件101的该厚度H间的一半径的熔化区域。因为该熔化相变化材料的电阻率ρ_M与该固态相变化材料的电阻率ρ_S明显地不同，而该存储元件的电阻量测上会随着该半径x而有所变化。

图2绘示实施于一阵列中该基本存储单元及存取结构，包含具有耦接于一字线106的一栅极的一存取晶体管105，接地的一源极，耦接于该存储单元底电极的一漏极。该存储单元顶电极耦接于该位线107。在该存储单元中该相变化材料元件101的该电阻R_PCE是以图2中的电阻符号来表示。该测试脉冲序列施加于该位线107上，而该存取晶体管105是用来选择耦接于该位线107的一存储单元。通过该存储单元的电流则取决于该相变化材料元件101的该电阻R_PCE及该晶体管105。再施加一测试脉冲序列的过程中，其中该存取装置在图2中所绘示的一晶体管105，在该字线的一电压V_WL设置该晶体管偏压是于之后的图3的线性区域上。

图3为一漏极至源极电流I_DS V.漏极至源极电压V_DS图式，包含晶体管在较高的漏极电压下具有一线性区域111及一饱和区域的图形。而图式线112及113分别为当该存储单元具有一第一电阻R_PCE及一第二电阻R’_PCE时量测的动态电阻负载线。如图所示，通过该存储单元及存取装置的电流取决于该相变化材料元件101的该电阻。

可理解的是有多种材料可以用来实施于该底电极100及该顶电极102包含像是铝、氮化钛及以钨为基础材料的金属，及非金属导电材料，像是掺杂的多晶硅。替代地，该底电极100及该顶电极102可为氮化铝钛或氮化铝钽或还包含例如，一个以上选自下列群组的元素：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氧和钌及其组合。氮化钛为较佳的，因为其与存储材料的GST有良好的接触(如上所述)，其为半导体工艺中常用的材料，且在GST转换的高温(典型地介于600至700℃)下可提供良好的扩散障碍。

该相变化材料元件101的实施例，包括相变化存储材料，包括硫属化物材料与其它材料。硫属化物包括下列四元素的任一者：氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VIA族的部分。硫属化物包括将一硫属元素与一还为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其它物质如过渡金属等结合。一硫属化合物合金通常包括一个以上选自元素周期表第IVA族的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：Te_aGe_bSb_100-(a+b)，其中a与b代表了所组成元素的原子总数为100％时，各原子的百分比。

在一些实施例中，硫属化物及其它相变化材料掺杂杂质来修饰导电性、转换温度、熔点及使用在掺杂硫属化物存储元件的其它特性。使用在掺杂硫属化物代表性的杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、氧化钛。可参见美国专利第6,800,504号专利及美国专利申请号第2005/0029502号专利。

一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地为低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳为介于48％至58％的碲含量。锗的浓度高于约5％，且其在材料中的平均范围为从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围为介于8％至40％。在此成分中所剩下的主要成分则为锑。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge₂Sb₂Te₅、GeSb₂Te₄、以及GeSb₄Te₇。(Noboru Yamada，”Potentialof Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成一相变化合金其包括有可程序化的电阻性质。可使用的存储材料的特殊范例，如Ovshinsky‘112专利中栏11-13所述，其范例在此列入参考。

相变化合金能在此单元主动信道区域内依其位置顺序于材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些材料至少为双稳定态。此词汇非晶用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可检测的特征如较之结晶态更高的电阻值。此词汇结晶态用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特中包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质亦可能随之改变。

在本发明中用来量测测试脉冲的合适的曲线取决于经验或模拟，特别是针对一特定的相变化合金及存储单元结构。在本发明中用来所实施的PCRAM为Ge₂Sb₂Te₅。

代表的硫属化物材料可整理如下：Ge_xSb_yTe_z，其中x∶y∶z＝2∶2∶5。其它成分为x：0～5；y：0～5；z：0～10。以氮、硅、钛或其它元素掺杂的GeSbTe亦可被使用。可以利用PVD溅镀或磁控(Magnetron)溅镀方式，其反应气体为氩气、氮气、及/或氦气、压力为1mTorr至100mTorr。此沉积步骤一般于室温下进行。一长宽比为1～5的准直器(collimater、)可用以改良其填入表现。为了改善其填入表现，亦可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器亦是可行的。有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫属化物材料的结晶态。此退火处理的温度典型地为介于100℃至400℃，而退火时间则少于30分钟。

该硫属化物材料的厚度取决于该存储单元结构的设计。一般来说，一硫属化物材料的厚度高于8nm会具有一相变化特性，使得该材料呈现至少两种稳定电阻状态。

图4a至图4f为六种不同存储单元的动态电阻量测点的图式，而这些量测点是针对个别测试脉冲量测，每个脉冲宽度为40nsec，整个测试序列约有40个测试脉冲，而在每0.015V的增加量下由0.6V逐步增加至1.5V。图4只显现出存储元件开始出现熔化区之后的数据点。该这些量测点显示量测的线性区域，相信该熔化区域的半径将落入前述解释的r₀至H的范围之间。在该这些量测点上的线表示将该量测的利用线性曲线回归的结果，以R＝A/I+B来表示，其中R为该量测的电阻及I为在一测试脉冲中该装置的该电流，该系数包含有该斜率A以及该截距B是指该测试存储单元的材料特性和该所选择的存储单元的临界尺寸。

下方表1显示12个所选择的存储单元系数A及B筛选的结果。A的平均值约为0.5623且A的变异百分比约5％。B的平均值约为60.36且B的变异百分比约35％

表1

A	B
		0.60287	26.049
0.54801	80.396
		0.54859	59.396
0.50238	110.56
		0.54205	55.382
0.53921	75.798
		0.56577	48.71
0.58452	62.407
		0.58018	40.884
0.55871	56.958
		0.58769	53.065
0.5879	54.8

该系数A仅取决于该存储单元的材料特性，以及在与在该绘制线性区域的存储单元尺寸无关。因此，其变异百分比远小于B系数的变异百分比，B系数的变异百分比亦取决于该存储单元的尺寸包含r₀。

对于此发现的一种可能解释阐述如下。该熔化区域103具有一电性电阻ρ_M远小于在该相变化材料元件101周边固态材料的电性电阻ρ_S。该存储单元的电阻有由下列方程式推导：

$R=\frac{{\mathrm{\ρ}}_m}{4r_0}+\underset{r_0}{\overset{x}{\∫}}{\mathrm{\ρ}}_m\frac{1}{2{\mathrm{\πy}}^2}\mathrm{dy}+\underset{x}{\overset{H}{\∫}}{\mathrm{\ρ}}_s\frac{1}{2{\mathrm{\πy}}^2}\mathrm{dy}$

这样的计算之三项组成包含：(1)具有半径为r₀半球型熔化区域的电阻，(2)具有半径介于r₀至x之间半球型熔化区域的电阻，(3)具有半径介于x至H之间半球型熔化区域的电阻。

积分展开该方程式可以导出下式：

$R=\frac{1}{2\mathrm{\π}}[(1+\mathrm{\π}/2)\frac{{\mathrm{\ρ}}_m}{r_0}-\frac{{\mathrm{\ρ}}_s}{H}]+\frac{{\mathrm{\ρ}}_s-{\mathrm{\ρ}}_m}{2\mathrm{\π}}\left[\frac{1}{x}\right]$

除了x之外，该方程式所有的数值皆为定值。而在该测试脉冲中，x可以由与引起的电流成线性比例的该熔化体积的半径来模拟确定。

x＝k₁I

这样的现象可以由该存储单元的基本热扩散方程式来解释，如下：

${\mathrm{\ρC}}_p\frac{\∂T(r,t)}{\∂t}=\frac{\∂}{\∂r}\left(k\frac{\∂T(r,t)}{\∂r}\right)+P(r,t)$

在稳态时，具有一熔化体积半径x，可以假设该电流所提供的能量是用来维持该熔化体积的温度在熔点之上。因此，可获得以下方程序：

$P(r,t)=-\frac{\∂}{\∂r}\left(k\frac{\∂T(r,t)}{\∂r}\right)$

因为在稳态时基于扩散，该输入能量密度等于该能量流失值，可获得输入能量密度，如下：

$\frac{\mathrm{VI}}{2{\mathrm{\πx}}^3/3}$

亦可获得该扩散流失方程式，如下：

$k\left(\frac{{\mathrm{\ΔT}}_m}{2{\mathrm{\πx}}^2}\right)$

结果可以看到该半径x会有以下特征：

$x\∝\left(\frac{V}{\mathrm{k\Δ}{T}_m}\right)I$

因此，在测试脉冲中该半径x与施加的能量值成比例。

因此，可知该存储单元的动态电阻可以用R＝A/I+B的方程式表示，其中A、B分别为：

$A=\frac{1}{2{\mathrm{\πk}}_1}[{\mathrm{\ρ}}_s-{\mathrm{\ρ}}_m]$ $B=\frac{1}{2\mathrm{\π}}[(1+\mathrm{\π}/2)\frac{{\mathrm{\ρ}}_m}{r_0}-\frac{{\mathrm{\ρ}}_s}{H}]$

因此，该斜率A仅取决于材料特性k₁、ρ_S、ρ_M。该截距B取决于材料特性加上该存储元件的临界尺寸r₀和H。

总结来说，该斜率A有关于该测试存储单元的材料特性，及该截距B有关于该存储单元的该材料特性和该物性结构。一个健康的存储单元应具有稳定的A及B值。一稳定的生产线，在该阵列中的存储单元间、在晶粒、在晶圆间、及在每批晶圆之间应该具有稳定的A及B值。因此，通过筛选包含系数A及B的该参数集，可预测一存储单元的可靠度，包含在转换比例上劣化的可能性、在损坏前的平均寿命、循环时所需的重置能量等。同时，该参数集可用来监控工艺一致性及存储单元间、晶粒间、晶圆间的变异程度。

如图5所示，显示本发明所述实施例的一集成电路的简化方块图。该集成电路500包含使用本发明所述相变化存储单元的一存储阵列505。一列译码器510具有读取、设置、重置模式的耦接至在该存储阵列中505沿着列安置的多个字线515。方块505a表示该阵列上适合作为动态电阻量测中耦接至一测试机构的探测点。替代地，电路可设置在芯片上以提供输出以指示量测结果。一行译码器520耦接至在该存储阵列中505沿着行安置的多个位线525，以读取、设置、重置至存储阵列505中的存储单元。地址经由一总线560而提供至一行译码器520与一列译码器510。在方块530中的感测放大器与数据输入结构，包含该读取、设置、重置模式的电流源，经由一数据总线535而耦接至行译码器520。数据从集成电路500的输入/输出端口、或集成电路内部与外部的其它数据来源，而经由数据输入线540以将数据传输至方块530中的数据输入结构。其它电路565包括于此集成电路500中，例如一泛用目的处理器或特定目的应用电路、或可提供单芯片系统功能的模块组合其由系统于单芯片的存储阵列所支持。数据从方块530中的感测放大器、经由数据输出线545、而传输至集成电路500的输入/输出端口或其它位于集成电路500内部或外部的数据目的地。

在本实施例中所使用的控制器，使用了偏压调整状态机构550，并控制了偏压调整供应电压及电流源555的应用，例如读取、设置、重置、对于该字线及位线的电压确认及/或电流确认，以及使用一存取控制流程来控制该字线/位线操作。同时该状态机构550可包含本发明所述用来量测动态电阻的外部逻辑支持流程，包含产生该测试脉冲序列该偏压电路电压，并与该电压及电流源偏压电路555协调，以及其它支持逻辑功能，包含用于在一可读取格式机构储存系数读取系数缓存器。该控制器可利用特殊目的逻辑电路而应用，如熟悉该项技艺者所熟知。在替代实施例中，该控制器包括了通用目的处理器，其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一实施例中，该控制器系由特殊目的逻辑电路与通用目的处理器组合而成。

另一实施例则包含如图5所示类似的集成电路结构，而不具有方块505a。而通过对该集成电路执行一特殊模式来量测该动态电阻。

在另一实施例中，对该主要存储阵列提供一分离测试结构来量测该动态电阻量测。此测试结构可具有跟该集成电路500中该存储单元阵列505类似的存储单元设计，或依照测试目的而具有特殊的设计。

图6为依据本发明用来制造及测试流程图。如图所示，该流程起始于在一存储装置上实施足以产生一测试用存储单元的工艺(方块601)。该装置耦接至一测试机构并且施加探针至该装置的探测点使得一测试脉冲序列被施加(方块602)。在该测试脉冲中量测该动态电阻(方块603)。筛选包含在前述线性回归方程式的斜率A及截距B的一参数集(方块604)。接着，通过以机器可读格式将参数集储存在该芯片中的一临时文件内，或在储存在与该测试芯片相关的测试工作站的内存内，来建立该参数集与该装置的关连性(方块605)。最后执行一制造步骤以响应该参数集(方块606)。典型的制造步骤包含若该参数集落至该特定范围之外，则废弃该存储装置或停止后续装置的制造，以待生产线分析并了解异常检测的理由等。

图7为当对该存储装置施加应力后量测该参数集改变的替代制造及测试流程图。据此，该流程起始于在一存储装置上实施足以产生一测试用存储单元的工艺(方块701)。该装置耦接至一测试机构并且施加探针至该装置的探测点使得一测试脉冲序列被施加(方块702)。在该测试脉冲中量测该动态电阻(方块703)。筛选包含在前述线性回归方程式的斜率A及截距B的一第一参数集(方块704)。接着，通过以机器可读格式将参数集储存在该芯片中的一临时文件内，或在储存在与该测试芯片相关的测试工作站的存储器内，来建立该参数集与该装置的关连性(方块705)。接着对该存储单元施加一应力，像是重置/设置循环、一长脉冲、或类似方式(方块706)。接着对该存储单元施加一第二测试脉冲(方块707)。在该第二测试脉冲中量测该动态电阻(方块708)。筛选包含在前述线性回归方程式的斜率A及截距B的一第二参数集(方块709)。通过以机器可读格式将该第二参数集储存在该芯片中的一临时文件内，或在储存在与该测试芯片相关的测试工作站的内存内，来建立该第二参数集与该装置的关连性(方块710)。最后执行一制造步骤以响应该第一及第二参数集(方块711)。典型的制造步骤包含若该参数集落至该特定范围之外，则废弃该存储装置或停止后续装置的制造，以待生产线分析并了解异常检测的理由等。

图8为包含执行本发明所述该动态电阻测试的设备的生产线的简化方块图。此些生产线包含用来在一晶圆上生产一可测试存储单元工艺的制造设备800。该晶圆包含移至测试站的该可测试存储单元801，而其可探测该装置，如同上述可用来量测该动态电阻。该测试站耦接至一测试工作站802，而其收集上述的该参数集，并执行此些必需的数据程序来产成影响一制造操作上的指令。在通过测试后，该存储装置送至装置803来进行后续的工艺，像是裁切还有该装置的晶圆、封装该装置等。

虽然本发明已参照较佳实施例来加以描述，将为人们所了解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，并且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的皆不脱离本发明的精神范畴。因此，所有此些替换方式及修改样式的意欲落在本发明于随附权利要求及其均等物所界定的范畴之中。

Claims (19)

1.一种用以测试一集成电路存储装置的方法，该存储装置包含具有一动态电阻相变化元件的存储单元，包含：

施加一测试脉冲序列至该装置上的至少一存储单元，而该测试脉冲使得通过该存储单元的电流具有会受到该测试脉冲影响的振幅，该测试脉冲序列包含具有足以熔化该存储单元的一部位的变动电压脉冲，以及在一量测电阻之前以达到热平衡的一段持续时间；

量测该存储单元的电阻以响应该测试脉冲序列；

筛选包含至少一种数值系数的一参数集，而该数值系数用来模拟计算该量测电阻与通过该存储单元的电流振幅的相关性；以及

建立该参数集与该装置的关连性。

2.如权利要求1所述的方法，其特征在于，包含若该至少一种数值系数指出该装置不可靠时，放弃该装置。

3.如权利要求1所述的方法，其特征在于，包含若该至少一种数值系数指出该装置已损坏时，停止制造其它装置的一工艺。

4.如权利要求1所述的方法，其特征在于，包含为该装置在一机器可读媒体上储存一记录，其中该装置包含或指引至该至少一数值系数。

5.如权利要求1所述的方法，其特征在于，该测试脉冲序列包含两个以上的变动电压脉冲，其具有相同的持续时间介于20纳秒至100纳秒。

6.如权利要求1所述的方法，其特征在于，该至少一系数包含以一R＝A/I+B函数形式的一斜率A及一截距B，其中R为该量测电阻，及I为在一测试脉冲序列中该装置的电流，该斜率A有关于该存储单元的材料特性，该截距B有关于该存储单元的材料特性和物性结构。

7.如权利要求1所述的方法，其特征在于，该至少一系数包含一第一系数，其具有取决于该存储单元材料特性的一数值。

8.如权利要求1所述的方法，其特征在于，该至少一系数包含一第一系数，其具有取决于该存储单元材料特性的一数值，以及一第二系数，其具有取决于该存储单元的材料特性和临界尺寸的一数值。

9.如权利要求1所述的方法，其特征在于，该存储单元为具有一底电极与一相变化存储元件于一接点区域连接，以及在一测试脉冲期间在靠近该底电极形成一熔化区域，其具有一体积取决于在该测试中该接点面积及电流幅度。

10.如权利要求1所述的方法，其特征在于，包含在该量测存储单元电阻以响应该测试脉冲序列之后，在该存储单元上施加一应力，以及接着

施加一第二测试脉冲序列至该装置上的该存储单元，而其使得通过该存储单元的电流具有会受到该测试脉冲影响的振幅；

量测该存储单元的电阻以响应该第二测试脉冲序列；

筛选包含至少一种数值系数的一第二参数集，而该数值系数用来模拟计算该量测电阻在第二测试脉冲序列期间内与通过该存储单元的电流振幅的相关性；以及

建立该第二参数集与该装置的关连性。

11.如权利要求1所述的方法，其特征在于，该存储单元通过一存取晶体管与一位线或一字线之一耦接，并包含在施加一测试脉冲序列中偏压该存取晶体管于一线性区域中。

12.一种用以制造一集成电路存储装置的方法，其特征在于，该存储装置包含具有一动态电阻相变化元件的存储单元，包含：

执行制造流程以生产一集成电路其包含一可测试的存储单元；

通过一测试流程来测试该可测试存储单元，包含：

施加一测试脉冲序列至该装置上至少一存储单元，而该测试脉冲使得通过该可测试存储单元的电流具有会受到该测试脉冲影响的振幅，该测试脉冲序列包含具有足以熔化该存储单元的一部位的变动电压脉冲，以及在一量测电阻之前以达到热平衡的一段持续时间；

量测该可测试存储单元的电阻以响应该测试脉冲序列；

筛选包含至少一种数值系数的一参数集，而该数值系数用来模拟计算该量测电阻与通过该可测试存储单元的电流振幅的相关性；以及

分析该参数集，及若该参数集符合特定准则则执行继续制造，否则执行以下行动至少一种，其包含放弃该集成电路装置，及暂停工艺以进行分析。

13.如权利要求12所述的方法，其特征在于，该测试脉冲序列包含两个以上的变动电压脉冲，其具有相同的持续时间介于20纳秒至100纳秒。

14.如权利要求12所述的方法，其特征在于，该至少一系数包含以一R＝A/I+B函数形式的一斜率A及一截距B，其中R为该量测电阻，及I为在一测试脉冲序列中该装置的电流，该斜率A有关于该存储单元的材料特性，该截距B有关于该存储单元的材料特性和物性结构。

15.如权利要求12所述的方法，其特征在于，该至少一系数包含一第一系数，其具有取决于该可测试存储单元材料特性的一数值。

16.如权利要求12所述的方法，其特征在于，该至少一系数包含一第一系数，其具有取决于该可测试存储单元材料特性的一数值，以及一第二系数，其具有取决于该存储单元的材料特性和临界尺寸的一数值。

17.如权利要求12所述的方法，其特征在于，该可测试存储单元具有一底电极与一相变化存储元件于一接点区域连接，以及在一测试脉冲期间在靠近该底电极形成一熔化区域，其具有一体积取决于在该测试中该接点面积及电流幅度。

18.如权利要求12所述的方法，其特征在于，包含该量测该可测试存储单元电阻以响应该测试脉冲序列之后，在该可测试存储单元上施加一应力，以及接着

施加一第二测试脉冲序列至该装置上的该可测试存储单元，而其使得通过该可测试存储单元的电流具有会受到该测试脉冲影响的振幅；

量测该可测试存储单元的电阻以响应该第二测试脉冲序列；

筛选包含至少一种数值系数的一第二参数集，而该数值系数用来模拟计算该量测电阻在该第二测试脉冲序列期间内与通过该可测试存储单元的电流振幅的相关性；以及

其中该分析该参数集包含比较施加该应力之前在第一参数集筛选所得的至少一系数与该第二参数集中的一对应系数。

19.如权利要求12所述的方法，其特征在于，该可测试存储单元由一存取晶体管与一位线或一字线之一耦接，并包含在施加一测试脉冲序列中偏压该存取晶体管于一线性区域中。

Images