CN101611496B - 掺杂纳米颗粒型半导体结 - Google Patents

掺杂纳米颗粒型半导体结 Download PDF

Info

Publication number
CN101611496B
CN101611496B CN2007800515595A CN200780051559A CN101611496B CN 101611496 B CN101611496 B CN 101611496B CN 2007800515595 A CN2007800515595 A CN 2007800515595A CN 200780051559 A CN200780051559 A CN 200780051559A CN 101611496 B CN101611496 B CN 101611496B
Authority
CN
China
Prior art keywords
semiconductor
doped
situ
layer
nanoparticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800515595A
Other languages
English (en)
Other versions
CN101611496A (zh
Inventor
K·B·卡亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanoco Technologies Ltd
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of CN101611496A publication Critical patent/CN101611496A/zh
Application granted granted Critical
Publication of CN101611496B publication Critical patent/CN101611496B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/892—Liquid phase deposition

Abstract

公开了用于电子设备中的掺杂半导体结和制造该结的方法。该结包括：在基材之上的用施体或受体掺杂的第一种多晶半导体层，要求该第一种掺杂半导体层具有第一种极性，该第一层包括熔结半导体纳米颗粒；和第二层，它与基材上的第一种半导体层发生接触以形成半导体结。

Description

掺杂纳米颗粒型半导体结
本发明的领域
本发明涉及含有纳米颗粒的掺杂半导体结和制造该结的方法。
本发明的背景
各种半导体设备，如双极晶体管，整流二极管，发光二极管(LED)，激光器，光检测器，太阳能电池以及设备，需要掺杂半导体结的形成来实现它们的运转。今天使用的大部分半导体设备(无机和有机)都部分地或完全地通过使用昂贵的真空淀积法来形成。人们仍然在寻找低成本制造方法，但迄今为止，设备特性无法满足市场需要。因此，仍然需求用于形成在半导体设备中使用的高质量无机掺杂半导体结的低成本技术。
一般，n型和p-型材料都能够称为电荷传输材料，以及含有此类材料的设备的层能够被称作电荷传输层。n-型材料典型地具有过量的传导能带电子，并且本身也被称为电子传输材料。此外，n-型半导体是其中导电主要归因于电子运动的半导体。p-型材料典型地具有过量的“空穴”，并且本身也被称为空穴传输材料。此外，p-型半导体是其中导电主要归因于空穴运动的半导体。电荷传输层的掺杂水平典型地经过设定，要求当这些层与金属接触(为了协助形成欧姆接触)时它们(掺杂水平)是最高的。对于这些层与阳极或阴极接触的情况，该电荷传输层也还典型地被称作接触层。
晶体二极管设备自十九世纪后期以来一直在使用。大部分的现代二极管技术是以半导体p-n结，或在p-型和n-型半导体之间的接触为基础的。然而，许多类型的电子设备将受益于较低成本的掺杂半导体结。
在光致电压设备的领域中，目前的设备使用半导体材料的薄层，例如，晶体硅，砷化镓等等，引入了p-n结来将太阳能转化成直流电。尽管这些设备可用于某些应用中，它们的效率已经多少受限制，得到典型地稍微优于10-20％的转换效率(例如太阳能至电力)。虽然这些设备的效率已经通过对设备结构的高成本改进来得到改进，但是这些设备的相对低效率连同它们的较高成本已经相结合来抑制太阳电能在消费市场上的广泛采用。作为替代，当通常发的电能无法利用时或当与将通常发的电能输送到需要的地方相关的成本更接近地匹配光致电压系统的成本时，主要使用上述此类系统。
尽管目前的光致电压技术存在问题，但是仍然希望和需要扩展太阳电能的使用。尤其，一般需要改进的光生伏打电池，它具有以下的一项或多项：提高的能量转换效率，降低的制造成本，更大的柔性和/或合理的耐久性和/或寿命。事实上，在US专利7,087,832(Scher等人)中公开了可涂覆的纳米颗粒在光致电压设备中所用的聚合物粘结剂中的使用。然而，这些设备的使用性能没有报道，并且该混合光敏层的导电性预计是低的，这归因于聚合物粘结剂的高电阻率。有这些杂化吸收剂的设备的特性的例子是在AM 1.5激发下～1.5％的效率(J.Liu等人，JACS 126，6550(2004))。最近，全部无机溶液加工的太阳能电池是从CdSe和CdTe量子棒形纳米颗粒形成的，但是再次效率是极低的，甚至在400℃下烧结该膜15分钟之后在3％(I.Gur et.，Science 310，462(2005))。大部分的低效率无疑是由于没有掺杂使得膜是绝缘体所引起(甚至在烧结之后)。对于CdTe和CuIn1-xGaxSe2-yS(CIGSS)太阳能电池，该窗口层典型地是n-CdS(N.G.Dhere et al.，J.Vac.Sci.Technol.A23，1208(2005))。CdS的掺杂和非掺杂形式已经用于设备中，优选的沉积技术是化学浴槽沉积(CBD)。即使溶液加工技术CBD包括整个晶片在浴(它能够是酸性或碱性的)中的浸泡长达数小时的时间。另外，该加工对于其起始原料的利用而言是低效率的。总之，对于列举的光致电压设备，全部或一部分的半导体结是由低成本方法生产的。然而，所得光致电压特性是次标准的(sub-par)或淀积过程具有主要缺点。
图1给出了典型的现有技术LED设备105(它的基础是正-本-负二极管)的示意图。全部的设备层沉积在基材100上。在基材100之上是p-接触层110，p-传输层120，本征发射层130，n-传输层140，和n-接触层150。阳极160与p-接触层110构成欧姆接触，而阴极170与n-接触层150构成欧姆接触。现有技术中众所周知的是，LED结构典型地含有掺杂n-和p-型传输层，和更重掺杂的n-和p-型接触层。它们用作几种不同的目的。如果该半导体是掺杂的，则将欧姆接触形成为半导体是比较简单的。因为发射层典型地是本征或轻度掺杂的，使得更容易将欧姆接触形成为掺杂传输层。由于表面等离子体激元(plasmon)效果(K.B.Kahen，Appl.Phys.Lett.78，1649(2001))，金属层靠近发射层会导致损失发射层效率。因此，理想的是利用足够厚(至少150nm)的传输层来间隔该发射层与金属接触(层)。接下来理想的是使用传输层，它不仅能够容易地将电荷注入发射层中，而且防止载流子从发射层中渗回来。因此，传输层将具有设备层的最大带隙。正如现有技术中众所周知的，高度掺杂宽带隙半导体是困难的，由于自补偿效果所引起。因此，将欧姆接触形成为这些层能够证明是困难的。结果，偶然将接触层添加到设备层中，它的带隙小于传输层的带隙。除这些优点外，掺杂该传输层还会降低欧姆加热效应(它对于激光设备是非常重要的)并导致相应n-或p-费米能级的更大分离(它也协助激光，正-本-负二极管，和光致电压设备)。以上讨论说明，若能够产生掺杂半导体结会对于许多半导体电子设备导致很多的优点。
自二十世纪六十年代(1960′s)早期以来已制造出LED设备并且目前被制造出来用于宽范围的消费品和工业应用领域。包括LED的层通常是以结晶性半导体材料(为了它们的生长需要超高真空技术)为基础的，如金属有机化学品蒸汽沉积(MOCVD)。另外，这些层典型地需要在几乎晶格匹配的基材上生长，为的是形成没有缺陷的层。这些结晶型无机LED具有高亮度(由于高导电性的层)，长寿命，良好环境稳定性和良好外部量子效率的诸多优点。传输层的高导电性是从高活动性(由于膜的结晶性质)和容易用施体和受体掺杂结晶层的能力所导致的。带来全部这些优点的结晶性半导体层的使用也会导致许多缺点。占优势的缺点是高制造成本，从同一芯片中产生多色输出的困难，和需要高成本和硬度基材。
形成低成本LED的方式自二十世纪八十年代通过引入有机发光二极管(OLED)而开始了(Tang et al，Appl.Phys.Lett.51，913(1987))。这些设备的传输层与在结晶LED中使用的那些相比是高电阻性的(108欧姆-厘米)。新近试图掺杂这些层(J.Huang等人，Appl.Phys.Lett.80，139(2002))已经导致在104-106欧姆-厘米范围内的层电阻率。然而，这些掺杂剂中的许多是不稳定的且电阻率比～0.1欧姆-厘米的结晶LED值高许多个数量级。使用电阻层的结果是遭遇到欧姆加热效应；难以形成欧姆接触；和因为设备的驱动电流受限制，使得设备的总亮度也是如此。
以上实施例说明了更高特性的半导体设备能够从结晶性半导体材料生产；但是具有高制造成本的缺点。通过使用有机材料降低制造成本的尝试会导致获得更低特性的设备，该设备的规格有时下降到明显达不到市场要求(例如，有机型光致电压设备)。降低结晶性半导体材料的成本的两种途径是使用无定形或多晶无机半导体材料；然而，这两种途径具有众所周知的缺点。以从无定形Si形成的设备为例，薄膜晶体管和光致电压(PV)设备两者具有明显降低的特性，这归因于低的活动性(和对于PV的斯特布勒-弗龙斯基(Staebler-Wronski)效应)。多晶型设备的特性用从例如溅射和CBD之类的方法形成的设备来改进。然而，溅射是较高的成本，真空型淀积方法和CBD(虽然化学方式)具有长的沉淀时间并且在起始原料的使用中是低效率的，正如前面所述。
生产低成本半导体设备的最新方式是从无机半导体纳米颗粒形成这些层。为了获得这些晶体颗粒在半导体传输层中使用的全部优点，纳米颗粒应该既是掺杂的(以提高它们的本征载流子浓度)又在它们的表面上缺少有机配体(它阻碍电荷传输)。尽管有大量的关于掺杂胶态纳米颗粒改善它们的发射和磁特性的报道(S.C.Erwin等人，Nature 436，91(2005))，但是有非常有限的研究被投入到改进纳米颗粒的载流子浓度(D.Yu et al.，Science 300，1277(2003))。在Yu等人的工作中(D.Yu等人，Science 300，1277(2003))，即使他们掺杂纳米颗粒膜，也是通过高真空，后沉积，真空蒸发方法添加钾来进行的。一般，即使纳米颗粒通过退火过程被夺去了它们的绝缘有机配体，没有所添加的杂质原子来改进施体或受体浓度，但是所得到的纳米颗粒具有有限的导电性(I.Gur et.，Science 310，462(2005))。结果，引入了这些纳米颗粒的相应半导体结将具有次标准的性能特征。
本发明的概述
根据本发明，提供用于电子设备中的掺杂半导体结，它包括：
(a)在基材上的用施体或受体掺杂的第一种多晶半导体层，要求第一种掺杂半导体层具有第一种极性，该第一层包括熔结半导体纳米颗粒；和
(b)与在基材上的第一种半导体层接触以形成半导体结的第二层。
掺杂半导体结是由包括以下步骤的方法形成的：
(a)在基材上形成用施体或受体掺杂的第一种多晶半导体层，要求第一种掺杂半导体层具有第一种极性，该第一层包括半导体纳米颗粒；和
(b)形成与在基材上的第一种半导体层接触的第二层以形成半导体结；和
(c)在形成第二层之前或之后将所沉积的第一种半导体层退火。
本发明使用掺杂无机纳米颗粒来产生掺杂半导体结，以便用于各种的电子设备中。与引入了无掺杂纳米颗粒的类似结相比，掺杂纳米颗粒能够由现场或现场外掺杂方法形成。从掺杂纳米颗粒层得到的半导体结显示出了增强的特性。使用纳米颗粒形成掺杂半导体结的能力与纳米颗粒型电子设备的固有低成本特性相结合，将得到具有由掺杂多晶类型设备所显示出的性能特征的低成本无机半导体设备。
本发明的优点是使有形成由纳米颗粒组成的掺杂半导体结的简单方法。半导体纳米颗粒由现场或现场外方法掺杂。对于现场掺杂程序，在胶态纳米颗粒的合成生长的过程中添加掺杂剂材料。对于现场外掺杂程序，设备层是通过在表面上涂覆半导体和掺杂材料纳米颗粒的混合物来形成的，其中进行退火来熔结半导体纳米颗粒和让掺杂材料原子从掺杂材料纳米颗粒中扩散出来并进入到熔结半导体纳米颗粒网络中。由无机纳米颗粒组成的半导体结典型地是高度电阻性的，这限制了引入了这些结的那些设备的用途，尽管它们的成本低。通过形成引入了现场或现场外掺杂无机纳米颗粒的掺杂半导体结，能够以低成本生产半导体结设备，同时仍然保持良好的设备特性。掺杂半导体结通过增大n-和p-费米能级的分离(距离)来有助于提高设备特性，减少欧姆加热，和有助于形成欧姆接触。通过从无机纳米颗粒形成掺杂半导体结，设备层能够由低成本方法如滴液流延、旋涂和喷墨法沉积。所得到的纳米颗粒型设备也能够在许多的基材包括柔性基材上形成。
附图简述
图1显示了现有技术的无机发光设备的示意性侧视图；
图2显示了胶体无机纳米颗粒的示意图；
图3显示了现场掺杂量子线(quantum wire)纳米颗粒的示意图；
图4显示了含有半导体和掺杂材料纳米颗粒的现场外掺杂半导体电荷传输层的示意图；
图5显示了掺杂半导体结的示意图；
图6给出了掺杂CdSe量子线的膜电阻的两点探针测量的IV响应；
图7给出了n-CdSe:p-Si二极管设备的IV响应曲线；
图8给出了Cu掺杂ZnTe的膜电阻的两点探针测量的IV响应；
图9给出了p-ZnTe:n-Si二极管设备的IV响应曲线；和
图10给出了p-ZnTe:n-CdSe:n-Si二极管设备的IV响应曲线。
本发明的详细说明
希望形成不仅具有良好特性而且是低成本并能够在任意基材上沉积的半导体电子设备。通过使用掺杂胶态型纳米颗粒作为掺杂半导体结的结构单元将得到一些半导体电子设备，该设备具有这些优点。典型的胶体无机纳米颗粒205示于图2中。在该图中，无机纳米颗粒205由半导体或金属芯200组成，在它的表面上粘结了有机配体210。该有机配位体210为所得胶态分散体(无机纳米颗粒205和合适的溶剂)提供稳定性。即使在图2中所示的无机纳米颗粒205是球形，但纳米颗粒能够合成为具有量子限制效果的从量子棒和量子线到四脚体(tetrapod)和其它多重连接(multiply connected)的纳米颗粒的大范围内的形状。
半导体薄膜能够以许多方式掺杂。这些中的一些是外在处理过程(现场外)，即在包括该层的材料已经生长或合成之后进行掺杂。例如，外在施体和受体能够通过离子注入和通过扩散过程(P.J.George等人，Appl.Phys.Lett.66，3624(1995))被引入层中。对于该扩散过程，掺杂材料的来源能够是固体来源(在层表面上的金属)，液态源(含有合适的金属离子)，和蒸汽源(例如，含有升华金属来源的闭管扩散(closed tubediffusion))。即使该半导体工业具有实施这些外在掺杂程序的悠久历史，但是它们牵涉到额外加工步骤，如，一旦扩散过程完成就移走固体扩散源。产生施体和受体的另一个途径是本征缺陷(native defect)的产生。在化合物半导体中它们能够通过在合适的过压条件下将这些层退火来产生。一般这一方法不是优选的。优选的掺杂方法被称作现场掺杂-当在合成过程中施体或受体被引入半导体材料中时所进行。对于结晶半导体，现场掺杂是很成功的，尤其通过使用超高真空方法如MOCVD和分子束外延(MBE)。
对无机纳米颗粒205采用现场掺杂具有与它有关的若干挑战性问题。最重要的是以下问题：掺杂水平典型地在104-105范围内的1部分(1 part in 104-105range)，而4nm球形纳米颗粒仅仅含有大约1000个原子(C.B.Murray等人，JACS 115，8706(1993))。结果，许多的纳米颗粒不含有掺杂原子310。这一情形会引起诸多问题，因为如果大部分的纳米颗粒是未掺杂的，则这些纳米颗粒将是高度电阻性的，这将导致设备层也是高度电阻性的。解决这一问题的唯一途径是将纳米颗粒烧结在一起，所达到的程度使得分离开的纳米颗粒的个体性被除去。另一个问题是在纳米颗粒中引入杂质原子对于某些晶体结构表明是困难的(S.C.Erwin等人，Nature 436，91(2005))，如，闪锌矿。
解决这些问题的策略是使用量子线300作为掺杂平台(参见图3)。量子线300具有1-20nm的直径，长度达到1-10μm。以具有3nm的直径和1μm的长度的量子线为例，它将含有～3×105个原子。假定以上讨论的典型掺杂水平，这隐含了各个量子线300将含有许多的杂质原子和，因此，将显示出合理的传导性能。对于晶体结构问题，许多化合物半导体的量子线300显示出纤锌矿结构(N.Pradhan等人，Nano Letters 6，720(2006))，尽管相应的点(dots)(例如，CdSe)具有闪锌矿结构。
胶态量子线300能够以几种不同方法生长。具有较大直径的量子线300能够由溶液-液体-固体方法(H.Yu等人，JACS 125，16168(2003))和纳米微孔模板方法(D.J.Pena等人，J.Phys.Chem B 106，7558(2002))生长。具有较小直径的胶态量子线300(它们是优选的，因为它们能够在较低温度下熔结)能够通过取向粘附途径来生长。这一途径如此命名，因为它与一种现象相关：通过沿着给定的结晶方向粘附所存在的球形纳米颗粒来产生量子线300。粘附的纳米颗粒能够在单独的反应中预生长(Z.Tang等人，Science 297，237(2002))或在取向粘附过程中生长(N.Pradhan等人，Nano Letters 6，720(2006))。
为了举例说明形成现场掺杂半导体纳米颗粒305的方法，该半导体纳米颗粒205被取作II-VI化合物。用III栏元素如Al、Ga和In掺杂这些会导致II-VI半导体的n型掺杂。在选择n型掺杂原子310的合适化学前体时，优选的是它与阳离子前体的反应性匹配。例如，如果该阳离子是Cd和它的前体是乙酸镉，则适当匹配的掺杂原子310前体将是乙酸铟。迄今在我们的实验中该掺杂原子310前体与阳离子前体同时添加；然而，正如现有技术中众所周知，该掺杂原子310前体也能够在量子线300生长过程中以一定的时间间隔添加或连续地滴加。应该指出的是，选择具有不同反应性的阳离子和掺杂原子310前体也能够成功实现。取代性的掺杂剂的三种其它情况是受体替代阳离子(例如，Li替代II-VI化合物)，施体替代阴离子(例如，Cl替代II-VI化合物)和受体替代阴离子(例如，N替代II-VI化合物)。在这三种情况中的每一种中，在掺杂剂前体的反应性与阳离子/阴离子前体的反应性之间有类似的考虑。最后，该无机纳米颗粒205能够是除量子线300之外的其它物质，只要它们的原子尺寸使得它们平均含有一种以上的掺杂剂物质/每个纳米颗粒就行。可能的纳米颗粒物质将是显示出量子限制效果的支化纳米晶体和其它多重连接的纳米颗粒。
一般构成该掺杂半导体层的材料能够选自II-VI，III-V，IV-VI或IV型半导体材料。具体的IV型半导体是Si，Ge和Sn。具体III-V型半导体是AlN，AlP，AlAs，和AlSb；GaN，GaP，GaAs和GaSb；以及InN，InP，InAs和InSb。具体的II-VI半导体是ZnS，ZnSe和ZnTe；CdS，CdSe和CdTe，HgS，HgSe和HgTe。具体的IV-VI半导体是PbS，PbSe和PbTe。这些各种半导体材料能够由下列材料现场掺杂。对于IV型半导体，该掺杂原子310能够选自III或V族材料。对于III-V型半导体，该掺杂原子310能够选自IIa，IIb，IV或VI族材料。对于II-VI型半导体，该掺杂原子310能够选自Ia，Ib，III，V或VII族材料。对于IV-VI型半导体，该掺杂原子310能够选自III，V或VII族材料。
如以上所讨论，用于形成掺杂半导体层的其它方式是使用现场外掺杂程序。下面讨论低成本的、纳米颗粒型的现场外掺杂剂扩散方法(参见图4)。代替从半导体层430之外的来源中扩散出掺杂原子310的是，掺杂材料纳米颗粒420是与半导体纳米颗粒410一起形成和共分散，使得掺杂原子310的扩散源是在半导体层430之内。用这种方式，在半导体层430之内的各掺杂材料纳米颗粒420用作掺杂原子310的内部来源。两组的退火是对于含有半导体410和掺杂材料420纳米颗粒的半导体层430进行的。较低温度退火(低于220℃)用来煮掉该绝缘有机配体210。更高温度退火(在250和500℃之间)用来熔结半导体纳米颗粒410，导致形成连续半导体层，并且同时引起掺杂原子310从掺杂材料纳米颗粒420中扩散出来并进入到连续半导体层中以提供合适的掺杂，从而形成现场外掺杂半导体层400。掺杂原子310的内部来源与普通方法相比具有几个优点：1)不需要单独的退火步骤来扩散该掺杂剂，因为它在半导体纳米颗粒410的熔结过程中发生；2)不需要额外的和高成本的加工步骤来沉积该扩散源并在一旦退火完成之后移走它(扩散源)；和3)扩散更快速地和在较低温度下发生，因为该扩散源是纳米颗粒，该半导体基质最初是多孔性的(在熔结过程中变得较少这样)，并且该扩散源分布在整个半导体基质中(移动较少距离)。即使图4显示半导体纳米颗粒410的形状是量子棒或量子线，但它能够是具有量子尺寸效应的任何胶态纳米颗粒，其中包括具有量子限制效果的量子点、量子棒、支化的量子棒、四脚体和任何其它多重连接的纳米颗粒。类似地，图4显示该掺杂材料纳米颗粒420是量子点，然而，它也可以是单个或多重连接的具有量子尺寸效应的任何胶态纳米颗粒。
一般构成该现场外掺杂半导体层400的半导体纳米颗粒410能够选自II-VI，III-V，IV-VI或IV型半导体材料。具体的IV型半导体是Si，Ge和Sn。具体III-V型半导体是AlN，AlP，AlAs，和AlSb；GaN，GaP，GaAs和GaSb；以及InN，InP，InAs和InSb。具体的II-VI半导体是ZnS，ZnSe和ZnTe；CdS，CdSe和CdTe，HgS，HgSe和HgTe。具体的IV-VI半导体是PbS，PbSe和PbTe。这些半导体能够用众所周知系列的施体和受体原子掺杂。对于本发明的低成本现场外掺杂方法，掺杂原子310的选择受到了能够合成仅仅由那些原子组成的或由这些原子作为外壳组成的纳米颗粒的要求所限制。相应地，常用的施体和受体稍微减少而仅仅包括在室温下物质状态是金属或半导体的那些元素。由于有这一限制，II-VI，III-V，IV-VI和IV类型半导体材料能够通过使用以下所列的掺杂原子由本发明的现场外掺杂方法来掺杂。对于IV型半导体，该掺杂原子310能够选自III或V族材料。对于III-V型半导体，该掺杂原子310能够选自IIa，IIb，IV或VI族材料。对于II-VI型半导体，该掺杂原子310能够选自Ia，Ib，III或V族材料。对于IV-VI型半导体，该掺杂原子310能够选自III或V族材料。从这一列表中能够看出，VII族掺杂剂已经被排除，因为它们在室温下是气体。
胶态半导体纳米颗粒410通过现有技术中众所周知的化学方法制备。典型的合成路线是分子前体高温下在络合溶剂中的分解(C.B.Murray等人，Annu.Rev.Mater.Sci.30，545(2000))，溶剂热法(solvothermal method)(O.Masala and R.Seshadri，Annu.Rev.Mater.Res.34，41(2004))和捕获沉淀(R.Rossetti等人，J.Chem.Phys.80，4464(1984))。
胶态掺杂材料纳米颗粒420也通过现有技术中众所周知的化学方法制备的。如以上所讨论，该掺杂剂能够或者是金属原子(如，Mg，Cu，Zn或In)或者是半导体原子(如，Si，Ge或Te)。Au、Ag和Cu的金属纳米颗粒以及Si和Ge的半导体纳米颗粒的胶态合成已经由Masala等人评述(O.Masala and R.Seshadri，Annu.Rev.Mater.Res.34，41(2004))。Al纳米颗粒的胶态合成已由Jouet等人讨论(R.J.Jouet等人，Chem.Mater.17，2987(2005))。
在半导体纳米颗粒410和掺杂材料纳米颗粒420生长之后，理想的是形成它们的混合分散体并将分散体沉积在表面上以形成现场外掺杂半导体层400。在半导体中典型的掺杂剂浓度是在104-106范围内的1部分。然而已经发现，典型地发生不完全的掺杂原子活化。结果，在混合分散体中掺杂材料原子与半导体原子的比率通常远高于在104-106范围内的1部分，其中有时候该范围达到在103-102范围内的1部分。在实践中，为了实现特殊的掺杂剂(掺杂半导体层的导电性结果)活化所需要的合适比率需要由实验来测定。
正如现有技术中众所周知的，用于形成纳米颗粒膜的三种低成本技术是由滴液流延、旋涂和喷墨法来沉积无机纳米颗粒205的胶态分散体。用于滴液流延无机纳米颗粒205的常用溶剂是己烷∶辛烷的9∶1混合物(C.B.Murray et al.，Annu.Rev.Mater.Sci.30，545(2000))。有机配体210需要进行选择，要求无机纳米颗粒205可溶于非极性溶剂中。本身，具有烃类尾链的有机配体是良好选择，如，烷基胺类。通过使用现有技术中众所周知的程序，来自生长程序中的配体(例如氧化三辛基膦)能够交换所选择的有机配体210(C.B.Murray et al.，Annu.Rev.Mater.Sci.30，545(2000))。当旋涂无机纳米颗粒205的胶态分散体时，溶剂的要求是它们容易铺展在沉积表面上以及在旋涂过程中溶剂以适当速率蒸发。已经发现醇类极性溶剂是良好的选择；例如，将低沸点醇如乙醇与高沸点醇如丁醇-己醇混合物或1-丙醇掺混，导致良好的薄膜形成。相应地，配体交换能够用于附着有机配体210(到无机纳米颗粒205上)，后者的尾链可溶于极性溶剂；吡啶是合适配体的例子。
从这三个沉积方法得到的掺杂(由现场或现场外方法)半导体层是电阻性的，因为非导电性有机配体210分离开该现场掺杂半导体纳米颗粒305或该半导体纳米颗粒410。为了增强掺杂半导体层的导电性，优选的是附着于现场掺杂半导体纳米颗粒305上或半导体410和掺杂材料420纳米颗粒上的有机配体210因为在惰性气氛中或在真空下掺杂半导体层的退火而蒸发。通过选择该有机配体210具有低沸点(低于200℃)，使得它们能够在退火温度低于220℃的退火过程中从膜上蒸发掉(C.B.Murray等人，Annu.Rev.Mater.Sci.30，545(2000))。因此，对于用非极性溶剂滴液流延所形成的膜，短链伯胺如己胺是优选的；对于用极性溶剂旋涂所形成的膜，吡啶是优选的配体。
在退火步骤煮掉有机配体210之后，掺杂半导体层保持电阻性的，因为在无机纳米颗粒205与电子之间有微弱连接性并且空穴能够被纳米颗粒的表面态(surface state))所截获。微弱连接性的问题可通过利用其中纳米颗粒在比它们的体型对应物低得多的温度下熔化的结果来减轻(A.N.Goldstein et al.，Science 256，1425(1992))。因此，希望现场掺杂半导体纳米颗粒305和半导体纳米颗粒410两者具有低于5nm的直径，以便增强该烧结过程，优选尺寸为1-3nm。典型的退火温度是在250和500℃之间。退火能够在管式炉或快速热退火炉中进行，其中各种气体(如，氮气，氩气，氧气，氢气，或合成气体)都能够根据所需结果来使用。正如现有技术中众所周知，其它加热装置也能够用于退火掺杂半导体层。被表面态截获也部分地通过该烧结过程来减轻；然而，许多表面态在典型的退火之后保留。
对于现场外掺杂方法，在升高的温度下的第二次退火用于附加目的。即，不仅它引起半导体纳米颗粒410熔结和形成连续半导体层；而且，同时引起掺杂原子310从掺杂材料纳米颗粒420中扩散出来并进入到连续半导体层中以提供合适的掺杂，从而形成现场外掺杂半导体层400。现场外掺杂方法的优点之一是掺杂原子310的扩散与半导体纳米颗粒410的熔结同时发生，形成连续半导体层。
在最简单的情况下掺杂半导体结500是p-n同质结(homojunction)。除p-n结之外，该结能够是p-p结，n-n结，p-i结(其中i指本征半导体)，和n-i结。结也可以是半导体/金属结(肖特基结(Schottky junction))，或半导体/绝缘体结。该结也可以是两种不同的半导体材料的结(异质结(heterojunction))，掺杂半导体与掺杂或未掺杂半导体的结，或在具有不同的掺杂剂浓度的区域之间的结。包括该结的设备层能够是IV，II-VI，III-V和IV-VI型半导体材料的任何结合物，例如从p-型II-VI和n型III-V形成的p-n结。除这些单种材料可能性之外，半导体材料的结合物能够用于设备层。例子是由II-VI和III-V半导体材料组成的n-层。
掺杂半导体结500的第一种半导体层510能够通过使用场或现场外掺杂方法(或两者的结合)来形成。然而，其它可能的方法，现场或现场外，能够被实施来产生掺杂的、纳米颗粒型的多晶半导体结层。为了形成该掺杂半导体结500，典型的程序是第一种半导体层510(n-或p-型极性)被沉积在基材100上。基材100能够是刚性的或柔性的，透明或不透明的，以及绝缘或导电性的。在纳米颗粒型分散体的涂覆之前按照标准半导体程序来清洗基材100。如以上所讨论，含有无机纳米颗粒205的分散体能够由低成本方法如滴液流延、旋涂和喷墨法在惰性气氛条件或在环境条件下沉积。在涂覆过程之后是一个或两个退火步骤。在低于220℃的温度下的低温退火汽化掉有机配位体210和有机溶剂，同时使得第一种半导体层510适合于在它本身之上的附加沉积。在那时，进行第二次更高温度退火(在250-500℃之间)或沉积该结的第二层520。在沉积该结的第二层520之前，按照标准的半导体程序来清洗第一种半导体层510的表面。如果在空气中进行该沉积，则需要采取附加的公知步骤从第一种半导体层510上除去表面氧化物。
如以上所讨论，该结的第二层520能够是掺杂半导体层，无掺杂的(可能本征的)半导体层，金属，或绝缘体。如果第二层520是半导体，则它的极性能够与第一种半导体层510相同或不同。如果第二层520是半导体，则它能够是与第一种半导体层510的材料相同的材料(同质结)或不同的材料(异质结)。如果第二层520是半导体，则它能够通过使用用于沉积无定形、多晶或结晶性半导体的许多众所周知的方法来形成。这些方法中的一些是MBE，MOCVD，化学浴沉积，溅射，热蒸发，化学蒸汽沉积，等离子体增强的化学蒸汽沉积，和密闭空间升华。第二层520也能够由用于形成第一种半导体层510的纳米颗粒型方法来形成。正如现有技术中所众所周知，第二层520能够首先沉积在基材上，随后在其上沉积第一种半导体层510。另外，第二层520能够是基材。如果第二层520由现场或现场外掺杂方法(或两者的结合)来形成，则在它的沉积之后该结需要进行低温退火(低于220℃)，随后进行高温退火(在250-500℃之间)。下列实施例是为了进一步理解本发明而给出，不认为是对本发明的限制。
实施例1
在本实施例中，在p-Si基材与用In现场掺杂的n-CdSe层之间形成掺杂半导体结500。该p-Si基材具有～5欧姆-厘米的电阻率。掺杂CdSe量子线300是通过用于形成无掺杂CdSe纳米线(nanowire)的以Pradhan等人(N.Pradhan等人，Nano Letters 720(2006))的方法为基础的方法来形成的。在我们的发明中镉前体是乙酸镉，铟前体是乙酸铟水合物，和Se前体是硒脲。在该合成中乙酸镉和硒脲以等摩尔(1.27×10-4摩尔)量使用。实验揭示，当In摩尔浓度是镉摩尔浓度的0.1％时，掺杂CdSe层的电阻率是最低的。生长用的络合溶剂是辛胺(OA)，在它的使用之前它在30℃下脱气30分钟。
为了形成该镉前体，在干燥箱之内的小管形瓶中，将0.03g的乙酸镉添加到4ml OA中。在恒定的旋转下温和地加热这一混合物后，溶液在5-10分钟中变澄明。为了形成该铟前体，乙酸铟水合物被添加到在小的管形瓶内的OA中形成6.2×10-4M溶液。在温和加热和连续搅拌下，混合物在5-10分钟后变澄明。为了将0.1％的铟前体添加到镉前体溶液中，将200μl的6.2×10-4M溶液与镉前体溶液一起添加到三颈烧瓶中。然后将该三颈烧瓶放置于希莱克管线上，然后在室温下内容物进行三个周期的抽空，随后氩气再填充。在第三个周期之后，该烧瓶内容物被升温至120℃。为了制备Se前体，将0.016g的硒脲添加到在干燥箱之内的小管形瓶中的550μl的OA中。在温和加热和连续搅拌下，溶液在10分钟后变澄明。该硒脲溶液被转移到注射器中并注入到三颈烧瓶中，该三颈烧瓶的内容物处于120℃。在注射后的几秒钟之内，烧瓶混合物变成深红色。在缓慢搅拌下，掺杂CdSe量子线的生长在120℃下继续进行4-6小时，随后是在140℃下最终20分钟的退火。掺杂线发射光(绿黄色)在室内光中清楚可见，虽然比典型的CdSe量子点亮度更低。
在形成0.1％In掺杂量子线粗溶液之后，用作为溶剂的醇类形成分散体。更具体地说，将～1-2mL的粗溶液添加到在离心管内的3ml的甲苯和10mL的甲醇中。在离心几分钟后，上层清液明变澄明。滗析，添加3-4mL的吡啶。该栓塞物(plug)迅速地溶于吡啶中形成透明溶液。溶液在80℃下在连续搅拌下加热24小时，以便将OA有机配体210交换为吡啶有机配体210。过量吡啶中的一些然后通过真空除去，之后将～13ml的己烷添加到吡啶溶液中。这一溶液然后进行离心，上层清液被滗析掉，将1-丙醇和乙醇的混合物添加到该栓塞物中，以得到澄明的分散体。
为了用p-Si形成p-n二极管设备，～19mm正方形p-Si试件通过在丙酮、甲醇和水中漂洗来清洗，然后用氮气吹干。接下来它们在5∶1缓冲HF中蚀刻30秒(以除去表面氧化物)，随后用水漂洗，用氮气吹干。在蚀刻步骤之后，该p-Si试件立即被放入到热蒸发器中。在达到10-6乇的真空度后，在p-Si试件的背面上沉积了100nm的Al。
在p-Si试件的正面上滴液流延掺杂量子线分散体之前，该试件再一次由丙酮、甲醇和水清洗，然后在5∶1缓冲HF中蚀刻30秒。在氧化蚀刻步骤之后，p-Si试件立即被放入到干燥箱中以防止在清洗过的Si正面上的氧化物形成。在将分散体滴液流延在p-Si试件上之后，该二极管在管式炉(有流动氩气)中在160℃下退火30分钟(以煮掉吡啶配体)，随后在300℃下经历45分钟，以便将该掺杂CdSe量子线在它们本身当中烧结和烧结到该p-Si表面之上。接下来，接触金属通过阴影掩模被蒸发到n-CdSe膜表面上。在金属蒸发之前，膜用丙酮、甲醇和水漂洗，然后用氮气吹干。蒸发的金属(按沉积顺序)是50nm的In，40nm的Cr，和350nm的Au。铟是CdSe的众所周知的欧姆接触，而Au被沉积以便协助探针探测该欧姆接触。金属在～10-6乇的真空度下沉积。这些接触点然后在管式炉中在流动氩气中于240℃退火5分钟。
单独地，通过在硼硅酸盐玻璃上沉积该膜，验证了在沉积金属和掺杂CdSe膜之间形成欧姆接触。图6给出了在膜表面上的分离开的金属接触之间所进行的两点探针测量的IV特性。欧姆接触形成的证据是对于正反电流在大的动态范围中IV径迹是线性的。该测量通过使用Keithley 6220精密电流源和Keithley 6514静电计的组合来进行。从图6中所求得的电阻是4.8GΩ。将这一结果与由4点探针技术对其它样品进行的那些试验的结果相结合，得到了掺杂CdSe膜的1.8×105欧姆-厘米的平均膜电阻率值。
最终，对于n-CdSe:p-Si设备获得IV曲线。图7显示代表性的IV响应曲线。在该图中符号是数据，而实线是对数据的拟合。曲线显示接通电压是～0.3V。在-16V的电压下，反向电流是-50μA。二极管的正向偏置串联电阻(forward bias series resistance)是～250欧姆。
实施例2
在本实施例中在用Cu现场外掺杂的p-ZnTe层与n-Si基材之间形成掺杂半导体结500。该n-Si基材具有～5欧姆-厘米的电阻率。无掺杂的ZnTe半导体纳米颗粒410通过采用通常用于形成ZnSe球形点的方法来合成(M.A.Hines et al.，J.Phys.Chem.B102，3655(1998))。更具体地说，将4g的干燥和脱气的十六烷基胺(HDA)加入到三颈烧瓶中，然后在在氩气氛围中在希莱克管线上加热至290℃。对于Te前体，通过在真空下于190℃下加热Te粉末和三辛基膦(TOP)的混合物，同时剧烈搅拌～3-4小时，形成了Te在TOP中的0.25M溶液(称作TOPTe)。所得溶液是澄明的和具有绿黄色外观。在干燥箱中，在注射器中装入0.4mmol的二乙基锌(从1M的二乙基锌在己烷中的溶液)，1.6mmol的TOPTe和2.0mL的附加TOP。注射器内容物迅速地被注入到该三颈烧瓶中，同时溶液剧烈搅拌。由于注入该室温Zn/Te贮备溶液的结果，反应温度立即下降～25℃。它在265℃下维持10分钟，以便形成橙红色发光的ZnTe纳米晶体(在室内光下观察)。ZnTe量子点粗溶液的UV-VIS吸收光谱表明，该点具有在～430nm处的明显室温第一个激子吸收峰。
按照Hambrock等人的文献程序(J.Hambrock等人，Chem.Commun.69(2002))来形成铜纳米颗粒。在该程序中，铜前体物质是烷氧基铜。为了形成该烷氧基铜，Singh等人的合成过程(J.V.Singh等人，Z.Anorg.Allg.Chem.477，235(1981))根据下列程序进行改进。在500-mL圆底烧瓶上安装磁力搅拌棒和vigerux柱。在该烧瓶中添加50ml的N，N-二甲基氨基-2-丙醇，250ml的甲苯和2.0g(0.016mol)的甲氧铜。混合物被加热至回流。在65-100℃下4小时之后，在氮气过压下的同时让溶剂蒸发掉；溶剂的剩余部分在真空下蒸发掉。留下的深色残留物在高真空下干燥，然后转移到干燥箱中，在其中它被放置在升华舟上。残留物升华获得3.0g的暗紫色晶体(64％收率)。
按照Hambrock等人(J.Hambrock等人，Chem.Commun.68(2002))，制备烷氧基铜在脱气辛胺中的0.3M溶液(它是棕褐色的)。然后将7g的HDA(干燥和脱气)加入到三颈烧瓶中并在希莱克管线上加热到300℃(在氮气中)。在300℃下剧烈搅拌HDA的同时，4mL的0.3M铜前体溶液快速地注入到该三颈烧瓶中。在铜前体溶液的注射之后，反应混合物立即变成暗红色。在注射之后，烧瓶内容物被冷却至225℃，保持搅拌30分钟。铜粗溶液的UV-VIS吸收光谱表明，铜纳米颗粒等离子体激元峰位于～565nm处，与Hambrock等人的结果一致(J.Hambrock et al.，Chem.Commun.68(2002))。TEM表明铜纳米颗粒是粒径在6和12nm之间的球形。
在形成ZnTe和Cu纳米颗粒后，用作为溶剂的醇形成分散体。对于ZnTe纳米颗粒，将～1-2mL的粗溶液添加到在离心管内的3ml的甲苯和10mL的甲醇中。在离心几分钟后，上层清液明变澄明。滗析，添加3-4mL的吡啶。该栓塞物迅速地溶于吡啶中形成透明溶液。溶液在80℃下在连续搅拌下加热24小时，以便将TOP和HDA有机配体210交换为吡啶有机配体210。过量吡啶中的一些然后通过真空除去，之后将～13ml的己烷添加到吡啶溶液中。这一溶液然后进行离心，上层清液被滗析掉，将1-丙醇和乙醇的混合物添加到该栓塞物中，以得到澄明的分散体。对于Cu纳米颗粒，按照类似的程序来用吡啶有机配体210替代胺有机配体210来生产在1-丙醇中的分散体。
为了形成Cu掺杂ZnTe层，需要形成含有合适比率的ZnTe与Cu纳米颗粒的混合分散体。各种比率的ZnTe与Cu纳米颗粒进行尝试，以便将Cu掺杂ZnTe层的电阻率减到最小。对于含有～35∶1比率的ZnTe与Cu纳米颗粒的混合分散体获得最佳结果。
在n-Si基材上形成Cu掺杂ZnTe膜之前，对于无掺杂的ZnTe和Cu纳米颗粒进行附加试验。对于ZnTe纳米颗粒，相应的醇型分散体在空气氛围中被旋涂在预先清洗的硼硅酸盐玻璃上。通过使用具有流动氩气的管式炉，该纳米颗粒型膜在160℃下退火30分钟(以煮掉吡啶配体)，随后在300℃下退火30分钟(烧结该ZnTe纳米颗粒)。膜的X射线衍射分析揭示它是立方体形ZnTe。Scherrer公式应用于(111)峰揭示了ZnTe的平均微晶尺寸是3.4nm。对于Cu纳米颗粒制备相应的膜，以便验证能够形成高度导电性的金属膜。因为Cu在空气中非常快速地氧化，Cu分散体在干燥箱之内滴液流延在预先清洗的硼硅酸盐玻璃上。通过使用具有流动氩气的管式炉，该Cu膜在160℃下退火30分钟，随后在300℃下退火30分钟。两点探针然后用于测量退火Cu膜的电阻。其中探针尖头相隔1cm，测量的电阻是～10欧姆。虽然不低到体型金属膜(～2-3欧姆)，但是所得膜电阻是足够的小，这验证了纳米颗粒是金属的和膜不含有足够量的不希望有的有机污染物。
接着形成p-ZnTe:n-Si二极管。正如在实施例1中所讨论，按照类似的程序来清洗(和蚀刻)该19mm正方形n-Si试件，在它们的背面上沉积100nm的Al，然后清洗(和蚀刻)它们的正面，为滴液流延Cu和ZnTe纳米颗粒的混合分散体作准备。因为Cu的空气敏感性，该滴液流延在干燥箱中进行。通过使用具有流动氩气的管式炉，二极管在160℃下退火30分钟(以煮掉吡啶配体)，随后在450℃下保持30分钟(以便将ZnTe纳米颗粒在它们本身当中烧结和烧结到n-Si表面之上)。经由接触掩模在Cu掺杂ZnTe膜的表面上沉积欧姆接触(2mm正方形)，以便进行二极管的IV特性的测量。金属(按沉积顺序)由150nm的Pd(溅射)和300nm的Ag(热蒸发)组成。钯是ZnTe的众所周知的欧姆接触，而沉积Ag以便协助探针测量欧姆接触。在金属蒸发前，膜用丙酮、甲醇和水清洗，然后用氮气吹干。这些接触点在管式炉中在流动氩气中于240℃下退火5分钟。
单独地，通过在硼硅酸盐玻璃上沉积该膜，侧得了在沉积金属和Cu掺杂ZnTe膜之间形成欧姆接触。图8给出了在膜表面上的分离开的金属接触(contacts)之间所进行的两点探针测量的IV特性。欧姆接触形成的证据是对于正反电流来说IV径迹是线性的。该测量通过使用Keithley 6220精密电流源和Keithley 6514静电计的组合来进行。从图8中所求得的电阻是0.46GΩ。将这一结果与由4点探针技术对其它样品进行的那些试验的结果相结合，得到了Cu掺杂ZnTe膜的3.8×104欧姆-厘米的平均膜电阻率值。
最终，对于p-ZnTe:n-Si设备获得IV曲线。图9显示代表性的IV响应曲线。在该图中符号是数据，而实线是对数据的拟合。曲线显示接通电压是～0.3V。在-10.1的电压下，反向电流是-20μA。二极管的正向偏置串联电阻是～190欧姆。
实施例3
在最后的实施例中在用Cu现场外掺杂的p-ZnTe层与用In现场掺杂的n-CdSe层之间形成掺杂半导体结500。为了便于接触该n-CdSe，它被沉积在n-Si上，而不是在玻璃上。因此，总的二极管结构是p-ZnTe:n-CdSe:n-Si。通过分别使用与用于实施例2和1中的相同分散体，形成Cu掺杂ZnTe层和In掺杂CdSe层。用19mm正方形n-Si试件开始，按照类似的程序(参见实施例1和2)将Al金属施涂于n-Si背面，然后滴液流延两种纳米颗粒型分散体。全部的滴液流延是在干燥箱中进行，以防止在半导体表面上的氧化物形成。在将混合的Cu和ZnTe分散体滴液流延在n-CdSe膜表面上之前，膜表面用丙酮和甲醇洗涤。在In掺杂n-CdSe薄膜沉积之后，该二极管按照在实施例1中所述的方法进行退火；在Cu掺杂的p-ZnTe膜沉积之后，该二极管按照在实施例2中所述方法进行退火。按照在实施例2中所述的用于沉积和退火Pd/Ag的程序来将欧姆接触施加于p-ZnTe上。
对于p-ZnTe:n-CdSe:n-Si设备获得IV曲线。图10显示代表性的IV响应曲线。在该图中符号是数据，而实线是对数据的拟合。曲线显示接通电压是～0.65V。在-16V的电压下，反向电流是-500μA。二极管的正向偏置串联电阻是183欧姆。
总之，全部三个实施例表明，掺杂纳米颗粒型二极管设备能够通过使用低成本方法来制造并生产出具有良好的工作特性的多晶半导体结。
部件列表
100        基材
105        发光二极管设备
110        p-接触层
120        p-传输层
130        本征发射层
140        n-传输层
150        n-接触层
160        阳极
170        阴极
200        半导体芯
205        无机纳米颗粒
210        有机配体
300        量子线
305        现场掺杂半导体纳米颗粒
310        掺杂原子
400        现场外掺杂半导体层
410        半导体纳米颗粒
420        掺杂材料纳米颗粒
430        半导体层
500        掺杂半导体结
510        第一种半导体层
520        第二层

Claims (15)

1.制造用于电子设备中的掺杂半导体结的方法，该方法包括以下步骤：
(a)在基材上形成用施体或受体现场掺杂的第一种多晶半导体层，要求现场掺杂的第一种多晶半导体层具有第一种极性，该现场掺杂的第一种多晶半导体层包括半导体纳米颗粒，其中第一种多晶半导体层的现场掺杂包括：
(i)在胶体溶液中生长具有表面有机配体的现场掺杂的胶体半导体纳米颗粒；
(ii)在基材上沉积该现场掺杂的胶体半导体纳米颗粒；
(iii)进行所沉积的现场掺杂的胶体半导体纳米颗粒的第一次退火，以使沸点小于200℃的表面有机配体从现场掺杂的胶体半导体纳米颗粒的表面上煮掉；
(iv)进行所沉积的现场掺杂的胶体半导体纳米颗粒的第二次退火，以使现场掺杂的胶体半导体纳米颗粒熔结，从而形成连续掺杂半导体层；和
(b)形成与在基材上的现场掺杂的第一种多晶半导体层接触的第二层，
由此，由现场掺杂的第一种多晶半导体层和第二层形成半导体结。
2.权利要求1的方法，其中首先形成现场掺杂的第一种多晶半导体层或第二层。
3.权利要求1的方法，其中半导体选自IV，III-V，II-VI，或IV-VI型半导体材料。
4.权利要求3的方法，其中半导体是II-VI型化合物和掺杂剂是Ia，Ib，III，V或VII族材料。
5.权利要求3的方法，其中半导体是III-V型化合物和掺杂原子是IIa，IIb，IV或VI族材料。
6.权利要求3的方法，其中半导体是IV型材料和掺杂原子是III或V族材料。
7.权利要求3的方法，其中半导体是IV-VI型材料和掺杂原子是III，V或VII族材料。
8.权利要求1的方法，其中第二层是掺杂或无掺杂的半导体，或金属。
9.权利要求8的方法，其中第二层是具有第二极性的半导体。
10.权利要求1的方法，其中第二层是从纳米颗粒形成的。
11.权利要求1的方法，其中半导体结是同质结，异质结，或肖特基结。
12.权利要求1的方法，其中第二层是一种半导体基材。
13.权利要求1的方法，其中第一次退火是在低于220℃的温度下进行。
14.权利要求1的方法，其中第二次退火是在250℃和500℃之间的温度下进行。
15.用于电子设备中的掺杂半导体结，它包括：
(a)在基材上的用施体或受体现场掺杂的第一种多晶半导体层，要求现场掺杂的第一种多晶半导体层具有第一种极性，现场掺杂的第一种多晶半导体层包括熔结半导体纳米颗粒，其中第一种多晶半导体层的现场掺杂包括：
(i)在胶体溶液中生长具有表面有机配体的现场掺杂的胶体半导体纳米颗粒；
(ii)在基材上沉积该现场掺杂的胶体半导体纳米颗粒；
(iii)进行所沉积的现场掺杂的胶体半导体纳米颗粒的第一次退火，以使沸点小于200℃的表面有机配体从现场掺杂的胶体半导体纳米颗粒的表面上煮掉；和
(iv)进行所沉积的现场掺杂的胶体半导体纳米颗粒的第二次退火，以使现场掺杂的胶体半导体纳米颗粒熔结，从而形成连续掺杂半导体层；和
(b)与在基材上的现场掺杂的第一种多晶半导体层接触以形成半导体结的第二层。
CN2007800515595A 2007-02-26 2007-12-10 掺杂纳米颗粒型半导体结 Expired - Fee Related CN101611496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/678,734 2007-02-26
US11/678,734 US7605062B2 (en) 2007-02-26 2007-02-26 Doped nanoparticle-based semiconductor junction
PCT/US2007/025208 WO2008105863A1 (en) 2007-02-26 2007-12-10 Doped nanoparticle-based semiconductor junction

Publications (2)

Publication Number Publication Date
CN101611496A CN101611496A (zh) 2009-12-23
CN101611496B true CN101611496B (zh) 2012-11-28

Family

ID=39358059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800515595A Expired - Fee Related CN101611496B (zh) 2007-02-26 2007-12-10 掺杂纳米颗粒型半导体结

Country Status (6)

Country Link
US (1) US7605062B2 (zh)
EP (1) EP2115780A1 (zh)
JP (1) JP2010521061A (zh)
CN (1) CN101611496B (zh)
TW (1) TW200847244A (zh)
WO (1) WO2008105863A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008073373A1 (en) * 2006-12-11 2008-06-19 Evident Technologies Nanostructured layers, method of making nanostructured layers, and application thereof
US20090014423A1 (en) * 2007-07-10 2009-01-15 Xuegeng Li Concentric flow-through plasma reactor and methods therefor
EP2143145A2 (en) * 2007-05-03 2010-01-13 Innovalight, Inc. Method of forming group iv semiconductor junctions using laser processing
US8471170B2 (en) 2007-07-10 2013-06-25 Innovalight, Inc. Methods and apparatus for the production of group IV nanoparticles in a flow-through plasma reactor
US8968438B2 (en) * 2007-07-10 2015-03-03 Innovalight, Inc. Methods and apparatus for the in situ collection of nucleated particles
US20090053878A1 (en) * 2007-08-21 2009-02-26 Maxim Kelman Method for fabrication of semiconductor thin films using flash lamp processing
US20110031452A1 (en) * 2007-11-28 2011-02-10 Todd Krauss Nanoparticles Having Continuous Photoluminescence
US8986511B1 (en) * 2009-10-14 2015-03-24 U.S. Department Of Energy Visible light photoreduction of CO2 using heterostructured catalysts
US9372283B2 (en) * 2009-11-13 2016-06-21 Babak NIKOOBAKHT Nanoengineered devices based on electro-optical modulation of the electrical and optical properties of plasmonic nanoparticles
WO2011065994A2 (en) * 2009-11-25 2011-06-03 E. I. Du Pont De Nemours And Company CZTS/Se PRECURSOR INKS AND METHODS FOR PREPARING CZTS/Se THIN FILMS AND CZTS/Se-BASED PHOTOVOLTAIC CELLS
US8530883B2 (en) * 2010-03-11 2013-09-10 Light-Based Technologies Incorporated Manufacture of quantum dot-enabled solid-state light emitters
US8813857B2 (en) 2011-02-17 2014-08-26 Baker Hughes Incorporated Annulus mounted potential energy driven setting tool
US9318628B2 (en) * 2011-05-20 2016-04-19 The University Of Chicago Mid-infrared photodetectors
EP2984912B1 (en) 2013-04-12 2020-06-24 The Board of Trustees of the University of Illionis Transient electrochemical devices
JP2015128105A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 半導体ナノ粒子分散体、光電変換素子および撮像装置
JP6514231B2 (ja) * 2014-01-06 2019-05-15 ナノコ テクノロジーズ リミテッド カドミウムフリー量子ドットナノ粒子
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US11088147B2 (en) 2019-06-26 2021-08-10 Micron Technology, Inc. Apparatus with doped surfaces, and related methods with in situ doping
WO2024055246A1 (en) * 2022-09-15 2024-03-21 China Triumph International Engineering Co., Ltd. Method for manufacturing a copper-free cdte based thin film solar cell device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537000A (en) * 1994-04-29 1996-07-16 The Regents, University Of California Electroluminescent devices formed using semiconductor nanocrystals as an electron transport media and method of making such electroluminescent devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521541B2 (en) * 2000-08-23 2003-02-18 California Institute Of Technology Surface preparation of substances for continuous convective assembly of fine particles
JP2002232010A (ja) * 2001-02-07 2002-08-16 Sony Corp 表示装置およびその製造方法
AU2003279708A1 (en) * 2002-09-05 2004-03-29 Nanosys, Inc. Nanostructure and nanocomposite based compositions and photovoltaic devices
US7294449B1 (en) * 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
CN1910763A (zh) * 2004-01-23 2007-02-07 Hoya株式会社 量子点分散发光元件及其制造方法
US20050230673A1 (en) 2004-03-25 2005-10-20 Mueller Alexander H Colloidal quantum dot light emitting diodes
WO2006116337A2 (en) 2005-04-25 2006-11-02 Board Of Trustees Of The University Of Arkansas Doped semiconductor nanocrystals and methods of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537000A (en) * 1994-04-29 1996-07-16 The Regents, University Of California Electroluminescent devices formed using semiconductor nanocrystals as an electron transport media and method of making such electroluminescent devices

Also Published As

Publication number Publication date
JP2010521061A (ja) 2010-06-17
US20080206972A1 (en) 2008-08-28
US7605062B2 (en) 2009-10-20
EP2115780A1 (en) 2009-11-11
CN101611496A (zh) 2009-12-23
WO2008105863A1 (en) 2008-09-04
TW200847244A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
CN101611496B (zh) 掺杂纳米颗粒型半导体结
CN101611480B (zh) 制造用于电子设备中的现场外掺杂半导体传输层的方法
CN101263613B (zh) 无机发光层、其制备方法和含有其的无机发光器件
TWI420572B (zh) 摻雜奈米粒子半導體電荷傳送層
Sun et al. Electrical and electroluminescence properties of As-doped p-type ZnO nanorod arrays
Saron et al. Interface properties determined the performance of thermally grown GaN/Si heterojunction solar cells
Aven et al. Epitaxial growth and properties of ZnTe‐CdS heterojunctions
TWI278997B (en) Semiconductor material and semiconductor element using the same
US20110073835A1 (en) Semiconductor nanocrystal film
Yatskiv et al. Electrical and optical properties of rectifying ZnO homojunctions fabricated by wet chemistry methods
US20050179046A1 (en) P-type electrodes in gallium nitride-based light-emitting devices
US20110076839A1 (en) Making films composed of semiconductor nanocrystals
US8647897B2 (en) Air-stable ink for scalable, high-throughput layer deposition
Shahi et al. Synthesis and characterization of PEDOT: PSS/ZnO nanowires heterojunction on ITO coated plastic substrate for light-emitting diodes
US20130126892A1 (en) P-Type Amorphous GaNAs Alloy as Low Resistant Ohmic Contact to P-Type Group III-Nitride Semiconductors
Bastola CdTe Back Contact Engineering via Nanomaterials, Chemical Etching, Doping, and Surface Passivation
Athavan Fundamental Properties of Functional Zinc Oxide Nanowires Obtained by Electrochemical Method and Their Device Applications
Pokhrel Novel and Nano-Structured Materials for Advanced Chalcogenide Photovoltaics
Peng ZnTe nanostructural synthesis for electronic and optoelectronic devices
McCarthy The fabrication and characterization of double-gyroid and thin film photovoltaics
Chen Dye sensitized solar cells using zinc oxide nanotips and gallium-doped zinc oxide films
Köse Capacitance-voltage and current-voltage characteristic properties of ZnO: Al/p-Si heterojunction
Willander et al. ZnO Nanowire‐Based LEDs
Luber et al. Solution-Processed Zinc Phosphide (R-Zn3P2) Colloidal Semiconducting Nanocrystals for Thin Film Photovoltaic Applications
Karegar et al. Low Temperature Processed Nanotube-based White Light Emitting Diode Using n-ZnO/n-GaAs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171228

Address after: University of Manchester

Patentee after: Nanoco Technologies Ltd.

Address before: American New York

Patentee before: Eastman Kodak Co.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20211210

CF01 Termination of patent right due to non-payment of annual fee