CN101681321A - 利用数据值的模拟通信的固态存储器 - Google Patents

利用数据值的模拟通信的固态存储器 Download PDF

Info

Publication number
CN101681321A
CN101681321A CN200880019103A CN200880019103A CN101681321A CN 101681321 A CN101681321 A CN 101681321A CN 200880019103 A CN200880019103 A CN 200880019103A CN 200880019103 A CN200880019103 A CN 200880019103A CN 101681321 A CN101681321 A CN 101681321A
Authority
CN
China
Prior art keywords
data signal
memory cell
analog data
threshold voltage
target memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880019103A
Other languages
English (en)
Other versions
CN101681321B (zh
Inventor
弗朗姬·F·鲁帕尔瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101681321A publication Critical patent/CN101681321A/zh
Application granted granted Critical
Publication of CN101681321B publication Critical patent/CN101681321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Abstract

本发明提供适于处理及产生表示两个或两个以上信息位的数据值的模拟数据信号的存储器装置(101/301)，其相对于仅处理及产生指示个别位的二进制数据信号的装置而言促进了数据传送速率的增加。对所述存储器装置(101/301)的编程包括编程到表示所要位模式的目标阈值电压范围。读取所述存储器装置(101/301)包括产生指示目标存储器单元的阈值电压的模拟数据信号。可接着处理此模拟信号以将其转换为由所述模拟信号表示的位模式的个别位的数字表示。所述存储器装置(101/301)可并入到大容量存储装置(300)中，且可利用硬盘驱动器(HDD)及其它传统大容量存储装置的形状因数及通信协议，以用于在电子系统中无障碍地替换所述传统大容量存储装置。

Description

利用数据值的模拟通信的固态存储器
技术领域
本发明大体上涉及半导体存储器，且明确地说，本发明涉及利用模拟信号来传送两个或两个以上信息位的数据值的固态非易失性存储器装置及系统。
背景技术
电子装置普遍具有某一类型的可用于其的大容量存储装置。常见实例为硬盘驱动器(HDD)。HDD能够在相对较低成本下具有较大存储量，其中当前消费型HDD可获得超过1太字节的容量。
HDD通常将数据存储于旋转磁性媒体或唱片上。数据通常作为磁通量反转的模式而存储于唱片上。为了将数据写入到典型HDD，以高速度旋转唱片，同时在唱片上方浮动的写入头产生一系列磁脉冲以对准唱片上的磁性粒子来表示所述数据。为了从典型HDD读取数据，当磁阻性读取头在以高速度旋转的唱片上方浮动时，在磁阻性读取头中诱发电阻改变。实际上，所得数据信号为模拟信号，其峰值与谷值为数据模式的磁通量反转的结果。接着使用被称为部分响应最大似然(PRML)的数字信号处理技术来取样模拟数据信号以确定负责产生数据信号的可能数据模式。
HDD归因于其机械性质而具有某些缺陷。HDD归因于震动、振动或强磁场而容易受到损害或过多读取/写入错误。另外，其为便携式电子装置中的相对较大的功率用户。
大容量存储装置的另一实例为固态驱动器(SSD)。代替将数据存储于旋转媒体上，SSD利用半导体存储器装置来存储其数据，但包括使其在其主机系统看来似乎其为典型HDD的接口及形状因数。SSD的存储器装置通常为非易失性快闪存储器装置。
快闪存储器装置已发展为用于广泛范围的电子应用的非易失性存储器的风行来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管型存储器单元。单元的阈值电压通过电荷存储或捕集层的编程或其它物理现象的改变确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见使用包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、器具、交通工具、无线装置、移动电话及可装卸存储器模块，且非易失性存储器的使用继续扩展。
不同于HDD，SSD的操作通常归因于其固态性质而不会经受振动、震动或磁场问题。类似地，在无移动部分的情况下，SSD具有比HDD低的功率需求。然而，SSD当前与具有相同形状因数的HDD相比具有低得多的存储容量且具有显著较高的每位成本。
出于上文所陈述的原因以及出于所属领域的技术人员在阅读并理解本说明书后将显而易见的其它原因，此项技术中需要替代性的大容量存储选项。
附图说明
图1为根据本发明实施例的存储器装置的简化方框图。
图2为如可能在图1的存储器装置中发现的实例NAND存储器阵列的一部分的示意图。
图3为根据本发明的一个实施例的固态大容量存储装置的方框示意图。
图4为对概念性地展示根据本发明实施例的可能通过读取/写入通道从存储器装置接收的数据信号的波形的描绘。
图5为根据本发明实施例的电子系统的方框示意图。
具体实施方式
在以下对本发明实施例的详细描述中，参看形成其一部分的附图，且在附图中以说明方式展示其中可实践所述实施例的特定实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明，且应理解，可利用其它实施例，且可在不背离本发明的范围的情况下做出过程改变、电学改变或机械改变。因此，应不以限制性意义来看待以下详细描述。
传统固态存储器装置以二进制信号的形式来传递数据。通常，接地电位表示数据位的第一逻辑电平(例如，“0”数据值)，而电源电位表示数据位的第二逻辑电平(例如，“1”数据值)。多电平单元(MLC)可被指派(例如)四个不同阈值电压(Vt)范围(对于每一范围来说为200mV)，其中每一范围对应于相异数据状态，进而表示四个数据值或位模式。通常，在每一范围之间具有0.2V到0.4V的静区或容限以阻止Vt分布重叠。如果单元的Vt在第一范围内，则单元可被认为存储逻辑11状态且通常被视为单元的经擦除状态。如果Vt在第二范围内，则单元可被认为存储逻辑10状态。如果Vt在第三范围内，则单元可被认为存储逻辑00状态。并且，如果Vt在第四范围内，则单元可被认为存储逻辑01状态。
当编程如上文所描述的传统MLC装置时，通常首先将单元作为块来擦除以对应于经擦除状态。在擦除单元块之后，首先编程每一单元的最低有效位(LSB)(如果必要的话)。举例来说，如果LSB为1，则编程为不必要的，但如果LSB为0，则将目标存储器单元的Vt从对应于11逻辑状态的Vt范围移动到对应于10逻辑状态的Vt范围。在编程LSB之后，以类似方式来编程每一单元的最高有效位(MSB)，从而在必要的情况下移位Vt。当读取传统存储器装置的MLC时，一个或一个以上读取操作通常确定单元电压的Vt落在哪个范围中。举例来说，第一读取操作可确定目标存储器单元的Vt指示MSB是1还是0，而第二读取操作可确定目标存储器单元的Vt指示LSB是1还是0。然而，在每一情况下，从目标存储器单元的读取操作返回单个位，而不管多少个位存储于每一单元上。随着越来越多的位存储于每一MLC上，多个编程及读取操作的此问题变得越来越麻烦。因为每一此类编程或读取操作为二进制操作(即，每一者编程或返回每单元单个信息位)，所以将更多位存储于每一MLC上会导致更长操作时间。
说明性实施例的存储器装置将数据作为Vt范围而存储于存储器单元上。然而，与传统存储器装置相反，编程及读取操作能够将数据信号不用作MLC数据值的离散位，而是用作MLC数据值的完整表示(例如，其完整位模式)。举例来说，在两位MLC装置中，代替编程单元的LSB且随后编程所述单元的MSB，可编程表示那两个位的位模式的目标阈值电压。也就是说，一系列编程及验证操作将应用于存储器单元，直到所述存储器单元获得其目标阈值电压而非编程到第一位的第一阈值电压、移位到第二位的第二阈值电压，等等。类似地，代替利用多个读取操作来确定存储于单元上的每一位，可确定单元的阈值电压且将其作为表示单元的完整数据值或位模式的单个信号来传递。各种实施例的存储器装置不仅仅注意存储器单元具有高于还是低于某一标称阈值电压的阈值电压(这是传统存储器装置中的做法)。代替地，产生表示所述存储器单元跨越可能阈值电压连续区间的实际阈值电压的电压信号。随着每单元位计数增加，此方法的优势变得更显著。举例来说，假如存储器单元将存储八个信息位，则单个读取操作将返回表示八个信息位的单个模拟数据信号。
图1为根据本发明实施例的存储器装置101的简化方框图。存储器装置101包括以行与列布置的存储器单元阵列104。尽管将主要参看NAND存储器阵列来描述各种实施例，但各种实施例不限于存储器阵列104的特定结构。适合于本发明实施例的其它阵列结构的一些实例包括NOR阵列、AND阵列及虚拟接地阵列。然而，一般来说，本文中所描述的实施例可适于准许产生指示每一存储器单元的阈值电压的数据信号的任何阵列结构。
提供行解码电路108及列解码电路110以解码被提供到存储器装置101的地址信号。接收并解码地址信号以存取存储器阵列104。存储器装置101还包括输入/输出(I/O)控制电路112以管理命令、地址及数据到存储器装置101的输入以及数据及状态信息从存储器装置101的输出。地址寄存器114耦合于I/O控制电路112与行解码电路108及列解码电路110之间以在解码之前锁存地址信号。命令寄存器124耦合于I/O控制电路112与控制逻辑116之间以锁存传入命令。控制逻辑116响应于命令而控制对存储器阵列104的存取且产生用于外部处理器130的状态信息。控制逻辑116耦合到行解码电路108及列解码电路110以响应于地址而控制行解码电路108及列解码电路110。
控制逻辑116还耦合到取样与保持电路118。取样与保持电路118以模拟电压电平的形式来锁存传入或传出的数据。举例来说，取样与保持电路可含有电容器或其它模拟存储装置以用于取样表示待写入到存储器单元的数据的传入电压信号或指示从存储器单元感测的阈值电压的传出电压信号。取样与保持电路118可进一步提供经取样电压的放大及/或缓冲以将较强的数据信号提供到外部装置。
对模拟电压信号的处置可采取与CMOS成像器技术领域中众所周知的方法类似的方法，其中响应于入射照明而在成像器的像素处产生的电荷电平存储于电容器上。接着使用具有参考电容器的差分放大器而将这些电荷电平转换为电压信号作为差分放大器的第二输入。接着将差分放大器的输出传递到模/数转换(ADC)装置以获得表示照明强度的数字值。在本发明实施例中，可响应于使电荷经受指示存储器单元的实际或目标阈值电压的电压电平而将电荷存储于电容器上以用于分别读取或编程存储器单元。可接着使用具有接地输入或其它参考信号的差分放大器而将此电荷转换为模拟电压作为第二输入。可接着将差分放大器的输出传递到I/O控制电路112以用于在读取操作的情况下从存储器装置输出或在编程存储器装置时的一个或一个以上验证操作期间用于比较。请注意，I/O控制电路112可任选地包括模/数转换功能性及数/模转换(DAC)功能性以将读取数据从模拟信号转换为数字位模式且将写入数据从数字位模式转换为模拟信号，使得存储器装置101可适于与模拟或数字数据接口通信。
在写入操作期间，编程存储器阵列104的目标存储器单元，直到指示其Vt电平的电压匹配保持于取样与保持电路118中的电平为止。这可(作为一个实例)使用差分感测装置将所保持的电压电平与目标存储器单元的阈值电压进行比较来实现。与传统存储器编程非常类似，可将编程脉冲施加到目标存储器单元以增加其阈值电压，直到达到或超过所要值为止。在读取操作中，将目标存储器单元的Vt电平传递到取样与保持电路118以依据ADC/DAC功能性是提供在存储器装置外部还是提供在存储器装置内而直接作为模拟信号或作为模拟信号的经数字化表示来传送到外部处理器(图1中未展示)。
可以多种方式来确定单元的阈值电压。举例来说，可在目标存储器单元变得被激活时的那点处取样字线电压。或者，可将升压式电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压看作其控制栅极电压与其另一源极/漏极侧处的电压之间的差。通过将电压耦合到电容器，将与电容器共享电荷以存储经取样电压。请注意，经取样电压无需等于阈值电压，而是仅仅指示所述电压。举例来说，在将升压式电压施加到存储器单元的第一源极/漏极侧且将已知电压施加到其控制栅极的情况下，可将存储器单元的第二源极/漏极侧处所发展的电压看作数据信号，因为所发展的电压指示存储器单元的阈值电压。
取样与保持电路118可包括高速缓冲存储(即，用于每一数据值的多个存储位置)，使得存储器装置101可在将第一数据值传递到外部处理器的同时读取下一数据值，或在将第一数据值写入到存储器阵列104的同时接收下一数据值。状态寄存器122耦合于I/O控制电路112与控制逻辑116之间以锁存用于输出到外部处理器的状态信息。
存储器装置101经由控制链路132而在控制逻辑116处接收控制信号。控制信号可包括芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置101可经由经多路复用输入/输出(I/O)总线134而从外部处理器接收命令(以命令信号的形式)、地址(以地址信号的形式)及数据(以数据信号的形式)且经由I/O总线134而将数据输出到外部处理器。
在特定实例中，在I/O控制电路112处经由I/O总线134的输入/输出(I/O)引脚[7:0]来接收命令且将命令写入到命令寄存器124中。在I/O控制电路112处经由总线134的输入/输出(I/O)引脚[7:0]来接收地址且将地址写入到地址寄存器114中。可在I/O控制电路112处经由用于能够接收八个并行信号的装置的输入/输出(I/O)引脚[7:0]或用于能够接收十六个并行信号的装置的输入/输出(I/O)引脚[15:0]来接收数据且将数据传送到取样与保持电路118。还可经由用于能够发射八个并行信号的装置的输入/输出(I/O)引脚[7:0]或用于能够发射十六个并行信号的装置的输入/输出引脚[15:0]来输出数据。所属领域的技术人员将了解，可提供额外电路及信号，且已简化了图1的存储器装置以帮助集中于本发明的实施例。另外，尽管已根据用于接收及输出各种信号的风行惯例而描述图1的存储器装置，但请注意，除非本文中有明确提到，否则各种实施例不受所描述的特定信号及I/O配置限制。举例来说，可在与接收数据信号的输入独立的输入处接收命令及地址信号，或可经由I/O总线134的单个I/O线来串行地发射数据信号。因为数据信号表示位模式而非个别位，所以8位数据信号的串行通信可与表示个别位的八个信号的并行通信一样有效。
图2为如可能在图1的存储器阵列104中发现的实例NAND存储器阵列200的一部分的示意图。如图2所示，存储器阵列200包括字线2021到202N及相交的位线2041到204M。为了易于在数字环境中寻址起见，字线202的数目及位线204的数目通常各自为2的某一幂。
存储器阵列200包括NAND串2061到206M。每一NAND串包括晶体管2081到208N，其每一者位于字线202与位线204的相交处。晶体管208(在图2中被描绘为浮动栅极晶体管)表示用于存储数据的非易失性存储器单元。每一NAND串206的浮动栅极晶体管208以串联的源极到漏极形式而连接于一个或一个以上源极选择栅极210(例如，场效应晶体管(FET))与一个或一个以上漏极选择栅极212(例如，FET)之间。每一源极选择栅极210位于局部位线204与源极选择线214的相交处，而每一漏极选择栅极212位于局部位线204与漏极选择线215的相交处。
每一源极选择栅极210的源极连接到共同源极线216。每一源极选择栅极210的漏极连接到对应NAND串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应NAND串2061的浮动栅极晶体管2081的源极。每一源极选择栅极210的控制栅极连接到源极选择线214。如果将多个源极选择栅极210用于给定NAND串206，则所述源极选择栅极210将串联地耦合于共同源极线216与所述NAND串206的第一浮动栅极晶体管208之间。
每一漏极选择栅极212的漏极在漏极接点处连接到用于对应NAND串的局部位线204。举例来说，漏极选择栅极2121的漏极在漏极接点处连接到用于对应NAND串2061的局部位线2041。每一漏极选择栅极212的源极连接到对应NAND串206的最后浮动栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应NAND串2061的浮动栅极晶体管208N的漏极。如果将多个漏极选择栅极212用于给定NAND串206，则所述漏极选择栅极212将串联地耦合于对应位线204与所述NAND串206的最后浮动栅极晶体管208N之间。
浮动栅极晶体管208的典型构造包括源极230与漏极232、浮动栅极234及控制栅极236，如图2所示。浮动栅极晶体管208使其控制栅极236耦合到字线202。一列浮动栅极晶体管208为耦合到给定局部位线204的那些NAND串206。一行浮动栅极晶体管208为共同地耦合到给定字线202的那些晶体管。还可将其它形式的晶体管208(例如，NROM、磁性或铁电晶体管及其它能够经编程以呈现两个或两个以上阈值电位范围中的一者的晶体管)与本发明的实施例一起利用。
可在大容量存储装置中有利地使用各种实施例的存储器装置。对于各种实施例来说，这些大容量存储装置可采取传统HDD的相同形状因数及通信总线接口，因此允许其在多种应用中替换所述驱动器。HDD的一些常见形状因数包括通常用于当前个人计算机及较大数字媒体记录器的3.5″、2.5″及PCMCIA(个人计算机存储卡国际协会)形状因数，以及通常用于较小个人器具(例如，移动电话、个人数字助理(PDA)及数字媒体播放器)中的1.8″及1″形状因数。一些常见总线接口包括通用串行总线(USB)、AT附接接口(ATA)[还称为集成驱动电子器件或IDE]、串行ATA(SATA)、小型计算机系统接口(SCSI)及电气及电子工程师学会(IEEE)1394标准。尽管已列举了多种形状因数及通信接口，但实施例不限于特定形状因数或通信标准。此外，实施例无需遵照HDD形状因数或通信接口。图3为根据本发明的一个实施例的固态大容量存储装置300的方框示意图。
大容量存储装置300包括根据本发明实施例的存储器装置301、读取/写入通道305及控制器310。读取/写入通道305提供从存储器装置301接收的数据信号的模/数转换以及从控制器310接收的数据信号的数/模转换。控制器310通过总线接口315提供大容量存储装置300与外部处理器(图3中未展示)之间的通信。请注意，读取/写入通道305可服务于一个或一个以上额外存储器装置，如由采用虚线的存储器装置301′所描绘。可通过多位芯片启用信号或其它多路复用方案来处置选择单个存储器装置301以用于通信。
存储器装置301通过模拟接口320及数字接口325而耦合到读取/写入通道305。模拟接口320提供模拟数据信号在存储器装置301与读取/写入通道305之间的传递，而数字接口325提供控制信号、命令信号及地址信号从读取/写入通道305到存储器装置301的传递。数字接口325可进一步提供状态信号从存储器装置301到读取/写入通道305的传递。模拟接口320及数字接口325可共享信号线，如相对于图1的存储器装置101所提到。尽管图3的实施例描绘通到存储器装置的双模拟/数字接口，但读取/写入通道305的功能性可任选地并入到存储器装置301中(如相对于图1所论述)，使得存储器装置301仅使用用于传递控制信号、命令信号、状态信号、地址信号及数据信号的数字接口而直接与控制器310通信。
读取/写入通道305通过一个或一个以上接口(例如，数据接口330及控制接口335)而耦合到控制器310。数据接口330提供数字数据信号在读取/写入通道305与控制器310之间的传递。控制接口335提供控制信号、命令信号及地址信号从控制器310到读取/写入通道305的传递。控制接口335可进一步提供状态信号从读取/写入通道305到控制器310的传递。还可直接在控制器310与存储器装置301之间传递状态及命令/控制信号，如由将控制接口335连接到数字接口325的虚线所描绘。
尽管在图3中被描绘为两个相异装置，但读取/写入通道305与控制器310的功能性可替代地由单个集成电路装置执行。并且，尽管将存储器装置301维持为独立装置将在使实施例适于不同形状因数及通信接口时提供较多灵活性(因为其也是集成电路装置)，但可将整个大容量存储装置300制造为单个集成电路装置。
读取/写入通道305是适于至少提供数字数据流到模拟数据流的转换且反之亦然的信号处理器。数字数据流以二进制电压电平(即，指示具有第一二进制数据值(例如，0)的位的第一电压电平及指示具有第二二进制数据值(例如，1)的位的第二电压电平)的形式提供数据信号。模拟数据流以具有两个以上电平的模拟电压的形式提供数据信号，其中不同电压电平或范围对应于两个或两个以上位的不同位模式。举例来说，在适于每存储器单元存储两个位的系统中，模拟数据流的第一电压电平或电压电平范围可对应于位模式11，模拟数据流的第二电压电平或电压电平范围可对应于位模式10，模拟数据流的第三电压电平或电压电平范围可对应于位模式00，且模拟数据流的第四电压电平或电压电平范围可对应于位模式01。因此，根据各种实施例的一个模拟数据信号将被转换为两个或两个以上数字数据信号，且反之亦然。
实际上，在总线接口315处接收控制及命令信号以用于通过控制器310来存取存储器装置301。还可依据需要何种存取类型(例如，写入、读取、格式化等)而在总线接口315处接收地址及数据值。在共享总线系统中，总线接口315将连同多种其它装置一起耦合到总线。为了到特定装置的直接通信，可将识别值放置于总线上，所述识别值指示总线上的哪个装置将按照后续命令来行动。如果识别值匹配由大容量存储装置300所呈现的值，则控制器310将接着在总线接口315处接受后续命令。如果识别值不匹配，则控制器310将忽略后续通信。类似地，为了避免总线上的碰撞，共享总线上的各种装置可在其个别地控制总线的同时指令其它装置停止出站通信。用于总线共享及碰撞避免的协议是众所周知的且在本文中将不再详述。控制器310接着将命令、地址及数据信号传递到读取/写入通道305以供处理。请注意，从控制器310传递到读取/写入通道305的命令、地址及数据信号无需为总线接口315处所接收的相同信号。举例来说，用于总线接口315的通信标准可能不同于读取/写入通道305或存储器装置301的通信标准。在此情形中，控制器310可在存取存储器装置301之前转译命令及/或寻址方案。另外，控制器310可提供一个或一个以上存储器装置301内的负载调平，使得存储器装置301的物理地址可针对给定逻辑地址而随时间改变。因此，控制器310将会将来自外部装置的逻辑地址映射到目标存储器装置301的物理地址。
对于写入请求，除了命令及地址信号以外，控制器310将会将数字数据信号传递到读取/写入通道305。举例来说，对于16位数据字，控制器310将传递16个具有第一或第二二进制逻辑电平的个别信号。读取/写入通道305将接着将数字数据信号转换为表示数字数据信号的位模式的模拟数据信号。继续前述实例，读取/写入通道305将使用数/模转换以将所述16个个别数字数据信号转换为单个模拟信号，所述模拟信号具有指示所要16位数据模式的电位电平。对于一个实施例来说，表示数字数据信号的位模式的模拟数据信号指示目标存储器单元的所要阈值电压。然而，在编程单晶体管型存储器单元时，常常为以下情况：相邻存储器单元的编程将增加先前编程的存储器单元的阈值电压。因此，对于另一实施例来说，读取/写入通道305可考虑阈值电压的这些类型的预期改变，且将模拟数据信号调整为指示低于最终所要阈值电压的阈值电压。在转换来自控制器310的数字数据信号之后，读取/写入通道305将接着将写入命令及地址信号连同模拟数据信号一起传递到存储器装置301以用于编程个别存储器单元。可在逐单元基础上发生编程，但编程通常是每操作针对一数据页来执行。对于典型存储器阵列结构来说，数据页包括耦合到字线的每隔一个存储器单元。
对于读取请求，控制器将会将命令及地址信号传递到读取/写入通道305。读取/写入通道305将会将读取命令及地址信号传递到存储器装置301。作为响应，在执行读取操作之后，存储器装置301将返回指示由地址信号及读取命令所界定的存储器单元的阈值电压的模拟数据信号。存储器装置301可以并行或串行方式来传送其模拟数据信号。
模拟数据信号还可能不作为离散电压脉冲来传送，而是作为大体上连续的模拟信号流来传送。在此情形中，读取/写入通道305可采用与HDD存取中所使用的被称为PRML或部分响应最大似然的信号处理类似的信号处理。在传统HDD的PRML处理中，HDD的读取头输出表示在HDD唱片的读取操作期间所遇到的通量反转的模拟信号流。并非尝试俘获响应于由读取头所遇到的通量反转而产生的此模拟信号的真实峰值与谷值，而是周期性地取样所述信号以创建信号模式的数字表示。可接着分析此数字表示以确定负责产生模拟信号模式的可能通量反转模式。此相同类型的处理可与本发明的实施例一起利用。通过取样来自存储器装置301的模拟信号，可采用PRML处理来确定负责产生模拟信号的可能阈值电压模式。
图4是对概念性地展示根据本发明实施例可能会通过读取/写入通道305从存储器装置301接收的数据信号450的波形的描绘。可周期性地取样所述数据信号450且可从经取样的电压电平的振幅中创建数据信号450的数字表示。对于一个实施例来说，可使取样与数据输出同步，使得在数据信号450的稳态部分期间发生取样。通过如在时间t1、t2、t3及t4处的虚线所指示的取样来描绘此实施例。然而，如果经同步的取样变得不对准，则数据样本的值可能显著不同于稳态值。在替代性实施例中，可增加取样速率以允许确定何处可能出现稳态值，例如通过观测由数据样本所指示的斜率改变。通过如在时间t5、t6、t7及t8处的虚线所指示的取样来描绘此实施例，其中在时间t6及t7处的数据样本之间的斜率可指示稳态条件。在此实施例中，在取样速率与表示的精确度之间作出折衷。较高的取样速率导致较精确的表示，但也增加处理时间。不管是使取样与数据输出同步还是使用较频繁的取样，可接着使用数字表示来预测什么传入电压电平可能负责产生模拟信号模式。又，可从传入电压电平的此预期模式预测正被读取的个别存储器单元的可能数据值。
在认识到将在从存储器装置301读取数据值时出现错误的情况下，读取/写入通道305可包括错误校正。通常在存储器装置以及HDD中使用错误校正以从预期错误中恢复。通常，存储器装置将把用户数据存储于第一组位置中且把错误校正码(ECC)存储于第二组位置中。在读取操作期间，响应于用户数据的读取请求来读取用户数据与ECC两者。通过使用已知算法，将从读取操作返回的用户数据与ECC进行比较。如果错误在ECC的限度内，则将校正所述错误。
图5为根据本发明实施例的电子系统的方框示意图。实例电子系统可包括个人计算机、PDA、数码相机、数字媒体播放器、数字记录器、电子游戏、器具、交通工具、无线装置、移动电话等。
电子系统包括主机处理器500，主机处理器500可包括用以增加处理器500的效率的高速缓冲存储器502。处理器500耦合到通信总线504。多种其它装置可在处理器500的控制下耦合到通信总线504。举例来说，电子系统可包括：随机存取存储器(RAM)506；一个或一个以上输入装置508，例如键盘、触控板、指示装置等；音频控制器510；视频控制器512；以及一个或一个以上大容量存储装置514。至少一个大容量存储装置514包括：数字总线接口515，其用于与总线504通信；根据本发明实施例的一个或一个以上存储器装置，其具有用于传送表示两个或两个以上数据位的数据模式的数据信号的模拟接口；以及信号处理器，其适于执行从总线接口515接收的数字数据信号的数/模转换及从其存储器装置接收的模拟数据信号的模/数转换。
各种实施例包括适于处理及产生表示两个或两个以上信息位的数据值的模拟数据信号的存储器装置。这通过将数据值作为阈值电压范围存储于非易失性存储器单元上来促进。不同于传统多电平单元技术的逐位编程操作，各种实施例可直接编程到所要位模式的目标阈值电压。类似地，代替读取个别位，各种实施例产生指示目标存储器单元的阈值电压且因此指示存储于所述单元上的完整数据值的数据信号。各种实施例可接收及发射数据信号作为表示两个或两个以上位的位模式的模拟信号，或其可提供在存储器装置内部的转换以准许接收及发射表示个别位的数字信号。因为单个模拟数据信号可表示两个、四个或四个以上信息位，所以可增加数据传送速率连同存储器密度，这是因为每一编程或读取操作同时地处理每存储器单元的多个位。
尽管已在本文中说明及描述了特定实施例，但所属领域的技术人员将了解，可用经设计以实现相同目的的任何布置来取代所示的特定实施例。本发明的许多调适对于所属领域的技术人员来说将为显而易见的。因此，本申请案既定涵盖本发明的任何调适或变化。

Claims (31)

1.一种固态存储器装置(101/301)，其包含：
非易失性存储器单元阵列(104)；
用于控制及/或存取所述非易失性存储器单元阵列(104)的电路；
其中所述用于控制及/或存取的电路适于产生指示所述阵列(104)的目标存储器单元的阈值电压的模拟数据信号。
2.根据权利要求1所述的固态存储器装置(101/301)，其中所述用于控制及/或存取所述非易失性存储器单元阵列(104)的电路包含电路(118)以取样并保持指示所述目标存储器单元的所述阈值电压的电压电平且从所述所保持的电压电平中产生所述模拟数据信号。
3.根据权利要求1所述的固态存储器装置(101/301)，其中所述用于控制及/或存取所述非易失性存储器单元阵列(104)的电路进一步适于将所述所产生的模拟数据信号转换为两个或两个以上数字数据信号以供从所述存储器装置(101/301)输出。
4.根据权利要求3所述的固态存储器装置(101/301)，其中所述用于控制及/或存取所述非易失性存储器单元阵列(104)的电路进一步适于接收数字数据信号且将所述数字数据信号中的两者或两者以上转换为指示所述目标存储器单元的所要阈值电压的模拟数据信号，存储指示所述目标存储器单元的所述所要阈值电压的所述模拟数据信号的电压电平，将所述目标存储器单元的所述阈值电压与所述所存储的电压电平进行比较，及在发现所述目标存储器单元的所述阈值电压小于所述所存储的电压电平的情况下增加所述目标存储器单元的所述阈值电压。
5.根据权利要求1所述的固态存储器装置(101/301)，其中所述用于控制及/或存取所述非易失性存储器单元阵列(104)的电路进一步适于接收指示所述目标存储器单元的所要阈值电压的模拟数据信号，存储指示所述目标存储器单元的所述所要阈值电压的所述模拟数据信号的电压电平，将所述目标存储器单元的所述阈值电压与所述所存储的电压电平进行比较，及在发现所述目标存储器单元的所述阈值电压小于所述所存储的电压电平的情况下增加所述目标存储器单元的所述阈值电压。
6.根据权利要求1所述的固态存储器装置(101/301)，其中所述非易失性存储器单元阵列(104)为NAND存储器阵列(200)。
7.一种大容量存储装置(300)，其包含：
固态存储器装置(101/301)，其适于接收及发射指示两个或两个以上信息位的数据值的模拟数据信号；
控制器(310)，其用于与外部装置通信；以及
读取/写入通道(305)，其耦合到所述控制器(310)及所述存储器装置(101/301)；
其中所述读取/写入通道(305)适于将从所述存储器装置(101/301)接收的模拟数据信号转换为数字数据信号以供发射到所述控制器(310)；且
其中所述读取/写入通道(305)适于将从所述控制器(310)接收的数字数据信号转换为模拟数据信号以供发射到所述存储器装置(101/301)。
8.根据权利要求7所述的大容量存储装置(300)，其中所述存储器装置(101/301)进一步适于在写入操作中存储指示所接收的模拟数据信号的电压电平且对所述写入操作的目标存储器单元进行编程，直到所述目标存储器单元的阈值电压等于或超过所述所存储的电压电平为止。
9.根据权利要求7所述的大容量存储装置(300)，其中所述存储器装置(101/301)进一步适于产生模拟数据信号以供发射，所述模拟数据信号具有指示对应于每一模拟数据信号的目标存储器单元的阈值电压的电压电平。
10.根据权利要求9所述的大容量存储装置(300)，其中所述读取/写入通道(305)进一步适于从所述存储器装置(101/301)接收所述模拟数据信号作为模拟数据信号流，执行信号处理以产生所述模拟数据信号流的数字表示，且从所述数字表示中确定负责产生所述模拟数据信号流的可能阈值电压模式。
11.根据权利要求10所述的大容量存储装置(300)，其中所述读取/写入通道(305)进一步适于产生对应于由所述可能阈值电压模式表示的位模式的数字数据信号。
12.根据权利要求11所述的大容量存储装置(300)，其中所述读取/写入通道(305)进一步适于在产生对应于由所述可能阈值电压模式表示的位模式的所述数字数据信号之前应用错误校正。
13.根据权利要求7所述的大容量存储装置(300)，其中所述大容量存储装置(300)包含用于硬盘驱动器的形状因数及通信协议。
14.根据权利要求7所述的大容量存储装置(300)，其中所述控制器(310)及所述读取/写入通道(305)为单个集成电路装置的部分。
15.一种大容量存储装置(300)，其包含：
固态存储器装置(101/301)，其适于处理及产生指示两个或两个以上信息位的数据值的模拟数据信号；以及
控制器(310)，其用于与外部装置通信；
其中所述固态存储器装置(101/301)进一步适于从所述控制器(310)接收数字数据信号且提供数/模转换以将所述数字数据信号中的两者或两者以上转换为模拟数据信号以供写入到所述存储器装置(101/301)的存储器阵列(104)；且
其中所述固态存储器装置(101/301)进一步适于提供模/数转换以将从所述存储器装置(101/301)的所述存储器阵列(104)读取的模拟数据信号转换为两个或两个以上数字数据信号以供输出到所述控制器(310)。
16.根据权利要求15所述的大容量存储装置(300)，其中所述存储器装置(101/301)进一步适于在写入操作中存储指示经转换的数字数据信号的电压电平且对所述写入操作的目标存储器单元进行编程，直到所述目标存储器单元的阈值电压等于或超过所述所存储的电压电平为止。
17.根据权利要求15所述的大容量存储装置(300)，其中所述存储器装置(101/301)进一步适于在读取操作期间产生模拟数据信号，所述模拟数据信号指示对应于每一模拟数据信号的目标存储器单元的阈值电压。
18.根据权利要求15所述的大容量存储装置(300)，其中所述大容量存储装置(300)包含用于硬盘驱动器的形状因数及通信协议。
19.一种将数据写入到具有非易失性存储器单元阵列(104)的存储器装置(101/301)的方法，其包含：
将模拟数据信号存储于所述存储器装置(101/301)处；
将编程脉冲施加到目标存储器单元以增加所述目标存储器单元的阈值电压；
将所述目标存储器单元的所述阈值电压与所述所存储的模拟数据信号进行比较；以及
如果所述目标存储器单元的所述阈值电压小于所述所存储的模拟数据信号的电压电平，则将编程脉冲重新施加到所述目标存储器单元。
20.根据权利要求19所述的方法，其中将所述目标存储器单元的所述阈值电压与所述所存储的模拟数据信号进行比较包含使用差分放大器将所述目标存储器单元的所述阈值电压与所述所存储的模拟数据信号进行比较。
21.根据权利要求19所述的方法，其进一步包含继续将编程脉冲施加到所述目标存储器单元，直到所述目标存储器单元的所述阈值电压等于或超过所述所存储的模拟数据信号的所述电压电平为止。
22.根据权利要求19所述的方法，其进一步包含：
在将所述模拟数据信号存储于所述存储器装置(101/301)处之前，接收指示所述目标存储器单元的所要阈值电压的模拟数据信号。
23.根据权利要求19所述的方法，其进一步包含：
接收指示待存储于所述目标存储器单元上的位模式的两个或两个以上数字数据信号；以及
在将所述模拟数据信号存储于所述存储器装置(101/301)处之前，将所述两个或两个以上数字数据信号转换为指示所述目标存储器单元的所要阈值电压的模拟数据信号。
24.一种从具有非易失性存储器单元阵列(104)的存储器装置(101/301)读取数据的方法，其包含：
产生指示目标存储器单元的阈值电压的电压电平；
取样指示所述目标存储器单元的所述阈值电压的所述电压电平；以及
产生指示所述经取样的电压电平的模拟数据信号，所述经取样的电压电平指示所述目标存储器单元的所述阈值电压。
25.根据权利要求24所述的方法，其中产生指示目标存储器单元的阈值电压的电压电平包含产生大体上等于目标存储器单元的所述阈值电压的电压电平。
26.根据权利要求24所述的方法，其进一步包含：
从所述存储器装置(101/301)发射指示所述经取样的电压电平的所述模拟数据信号。
27.根据权利要求26所述的方法，其中发射指示所述经取样的电压电平的所述模拟数据信号与指示其它存储器单元的阈值电压的模拟数据信号并行地发生。
28.根据权利要求26所述的方法，其中发射指示所述经取样的电压电平的模拟数据信号与指示其它存储器单元的阈值电压的模拟数据信号串行地发生。
29.根据权利要求24所述的方法，其进一步包含：
产生对应于由所述模拟数据信号表示的数据位模式的两个或两个以上数字数据信号；以及
将所述数字数据信号发射到主机处理器(500)。
30.根据权利要求24所述的方法，其进一步包含：
接收指示多个存储器单元的阈值电压的模拟数据信号流；
产生所述模拟数据信号流的数字表示；以及
确定所述存储器单元的负责产生所述模拟数据信号流的可能阈值电压模式。
31.根据权利要求30所述的方法，其进一步包含：
产生对应于所述可能阈值电压模式的数据位模式的数字数据信号；以及
将所述数字数据信号发射到主机处理器(500)。
CN2008800191035A 2007-06-05 2008-06-05 利用数据值的模拟通信的固态存储器 Active CN101681321B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/758,307 2007-06-05
US11/758,307 US7719901B2 (en) 2007-06-05 2007-06-05 Solid state memory utilizing analog communication of data values
PCT/US2008/065846 WO2008151262A2 (en) 2007-06-05 2008-06-05 Solid state memory utilizing analog communication of data values

Publications (2)

Publication Number Publication Date
CN101681321A true CN101681321A (zh) 2010-03-24
CN101681321B CN101681321B (zh) 2012-10-10

Family

ID=40094416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800191035A Active CN101681321B (zh) 2007-06-05 2008-06-05 利用数据值的模拟通信的固态存储器

Country Status (8)

Country Link
US (4) US7719901B2 (zh)
EP (1) EP2156304B1 (zh)
JP (2) JP2010529586A (zh)
KR (1) KR101120248B1 (zh)
CN (1) CN101681321B (zh)
AT (1) ATE534079T1 (zh)
TW (1) TWI370970B (zh)
WO (1) WO2008151262A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164697A (zh) * 2017-08-29 2020-05-15 美光科技公司 回流焊保护

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719901B2 (en) 2007-06-05 2010-05-18 Micron Technology, Inc. Solid state memory utilizing analog communication of data values
US7995412B2 (en) 2007-09-07 2011-08-09 Micron Technology, Inc. Analog-to-digital and digital-to-analog conversion window adjustment based on reference cells in a memory device
US7782674B2 (en) 2007-10-18 2010-08-24 Micron Technology, Inc. Sensing of memory cells in NAND flash
US7751253B2 (en) * 2008-03-17 2010-07-06 Micron Technology, Inc. Analog sensing of memory cells with a source follower driver in a semiconductor memory device
US7768832B2 (en) 2008-04-07 2010-08-03 Micron Technology, Inc. Analog read and write paths in a solid state memory device
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
KR101751407B1 (ko) * 2016-02-16 2017-07-11 단국대학교 산학협력단 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
US10614899B2 (en) * 2018-06-29 2020-04-07 Micron Technology, Inc. Program progress monitoring in a memory array
EP3717253B1 (en) 2019-02-06 2022-05-11 Hewlett-Packard Development Company, L.P. Memories of fluidic dies
MX2021008849A (es) * 2019-02-06 2021-09-08 Hewlett Packard Development Co Componente de impresion con circuito de memoria.
MX2021008895A (es) 2019-02-06 2021-08-19 Hewlett Packard Development Co Componente de impresion de comunicacion.
US11787173B2 (en) 2019-02-06 2023-10-17 Hewlett-Packard Development Company, L.P. Print component with memory circuit
EP3845386B1 (en) 2019-02-06 2024-04-03 Hewlett-Packard Development Company, L.P. Multiple circuits coupled to an interface
CN110610739B (zh) * 2019-09-17 2021-06-18 珠海创飞芯科技有限公司 一种阈值电压调节方法
TWI768496B (zh) * 2020-10-07 2022-06-21 群聯電子股份有限公司 讀取電壓控制方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890259A (en) 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
JPH06243580A (ja) * 1993-02-15 1994-09-02 Hitachi Ltd Ａｇｃ回路
JPH06290543A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd Ｈｄｄデータ再生回路
US5629890A (en) * 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
JPH0969295A (ja) * 1995-08-31 1997-03-11 Sanyo Electric Co Ltd 不揮発性多値メモリ装置
US5745409A (en) * 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
US5726934A (en) * 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
JPH1031559A (ja) * 1996-07-17 1998-02-03 Matsushita Electric Ind Co Ltd ビットストリーム格納読み出し装置
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
JP3006683B2 (ja) * 1997-10-30 2000-02-07 日本電気株式会社 Ｍｒヘッド用の再生信号波形制御装置
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US6061751A (en) * 1998-03-09 2000-05-09 Texas Instruments Incorporated Computer system with controller circuit of an associated mass storage peripheral device located remotely from the device in the host computer
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2001319433A (ja) * 2000-05-01 2001-11-16 Fujitsu Ltd データ再生装置
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
JP2005018892A (ja) * 2003-06-25 2005-01-20 Fujitsu Ltd データ記録再生信号処理装置
JP3884448B2 (ja) * 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
US7471552B2 (en) * 2003-08-04 2008-12-30 Ovonyx, Inc. Analog phase change memory
JP2005122775A (ja) * 2003-10-14 2005-05-12 Matsushita Electric Ind Co Ltd 記録媒体再生装置
JP4322686B2 (ja) * 2004-01-07 2009-09-02 株式会社東芝 不揮発性半導体記憶装置
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
JP2006221719A (ja) * 2005-02-09 2006-08-24 Sony Corp Ｐｒｍｌ復号装置、ｐｒｍｌ復号方法、再生装置
US7152335B2 (en) * 2005-03-05 2006-12-26 Nichols Michael P Omnidirectional torpedo level having magnetic mounts and adjustable protractor
JP4660243B2 (ja) * 2005-03-28 2011-03-30 株式会社東芝 半導体記憶装置
US7158335B2 (en) 2005-04-01 2007-01-02 Samsung Electronics Co., Ltd. Method for resonance identification in hard disk drives
JP4382012B2 (ja) * 2005-07-08 2009-12-09 シャープ株式会社 データ記録装置およびその制御方法、データ記録装置制御プログラム、ならびに該プログラムを記録した記録媒体
JP2007042181A (ja) * 2005-08-01 2007-02-15 Sony Corp 自動等化器及び自動等化方法、並びに再生装置
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US7567461B2 (en) * 2006-08-18 2009-07-28 Micron Technology, Inc. Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
US7280398B1 (en) * 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
US7719901B2 (en) * 2007-06-05 2010-05-18 Micron Technology, Inc. Solid state memory utilizing analog communication of data values
US7995412B2 (en) 2007-09-07 2011-08-09 Micron Technology, Inc. Analog-to-digital and digital-to-analog conversion window adjustment based on reference cells in a memory device
US7782674B2 (en) 2007-10-18 2010-08-24 Micron Technology, Inc. Sensing of memory cells in NAND flash
US7751253B2 (en) 2008-03-17 2010-07-06 Micron Technology, Inc. Analog sensing of memory cells with a source follower driver in a semiconductor memory device
US7768832B2 (en) 2008-04-07 2010-08-03 Micron Technology, Inc. Analog read and write paths in a solid state memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164697A (zh) * 2017-08-29 2020-05-15 美光科技公司 回流焊保护
CN111164697B (zh) * 2017-08-29 2023-11-24 美光科技公司 回流焊保护

Also Published As

Publication number Publication date
EP2156304A2 (en) 2010-02-24
ATE534079T1 (de) 2011-12-15
JP2010529586A (ja) 2010-08-26
JP2013175276A (ja) 2013-09-05
KR101120248B1 (ko) 2012-03-19
WO2008151262A3 (en) 2009-02-26
US7719901B2 (en) 2010-05-18
WO2008151262A2 (en) 2008-12-11
US8811092B2 (en) 2014-08-19
CN101681321B (zh) 2012-10-10
EP2156304B1 (en) 2011-11-16
US8064266B2 (en) 2011-11-22
TW200912653A (en) 2009-03-16
US20130223145A1 (en) 2013-08-29
US20100226175A1 (en) 2010-09-09
EP2156304A4 (en) 2010-07-21
US8411511B2 (en) 2013-04-02
US20080304317A1 (en) 2008-12-11
TWI370970B (en) 2012-08-21
KR20100028091A (ko) 2010-03-11
US20120063225A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
CN101681321B (zh) 利用数据值的模拟通信的固态存储器
CN101689404B (zh) 固态存储器中的编程速率识别及控制
CN101983378B (zh) 固态存储器装置中的模拟读取与写入路径
CN101681284B (zh) 以每单元变化位将错误校正码编程到固态存储器装置中
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN101755305B (zh) 存储器装置及操作存储器单元的方法
CN101681295B (zh) 固态存储器中的粗略与精细编程
CN101868829B (zh) 用于m位存储器单元的m+n位编程和m+l位读取
CN101689134B (zh) 以每单元不同位对存储器进行编程
CN101765888B (zh) 基于控制器性能要求的编程
CN101828237B (zh) 感测nand快闪中的存储器单元
CN101821811B (zh) 对多级单元存储器进行编程的方法及装置
CN101796589B (zh) 用于移除系统影响的存储器控制器自校准
TWI496004B (zh) 作為一網路之一主動元件之非揮發記憶體裝置、記憶體系統網路及透過一共同網路匯流排進行通信之方法
US7630240B2 (en) Read method for MLC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant