CN101685827A - 一种存储装置及其制造方法 - Google Patents

一种存储装置及其制造方法 Download PDF

Info

Publication number
CN101685827A
CN101685827A CN200910159799A CN200910159799A CN101685827A CN 101685827 A CN101685827 A CN 101685827A CN 200910159799 A CN200910159799 A CN 200910159799A CN 200910159799 A CN200910159799 A CN 200910159799A CN 101685827 A CN101685827 A CN 101685827A
Authority
CN
China
Prior art keywords
memory cell
word line
doped semiconductor
diode
dielectric spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910159799A
Other languages
English (en)
Other versions
CN101685827B (zh
Inventor
龙翔澜
林仲汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
International Business Machines Corp
Original Assignee
Macronix International Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd, International Business Machines Corp filed Critical Macronix International Co Ltd
Publication of CN101685827A publication Critical patent/CN101685827A/zh
Application granted granted Critical
Publication of CN101685827B publication Critical patent/CN101685827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/066Patterning of the switching material by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/90Bulk effect device making

Abstract

本发明公开了一种存储装置及其制造方法。此处所述的存储装置包含多个存储单元。该多个存储单元中的每一存储单元包含:一二极管,其包含有掺杂半导体材料、一介电间隔物,在该二极管上,且定义一开口,该介电间隔物具有与该二极管侧边自我对准的侧边。每一存储单元更包含一存储器元件,在该介电间隔物上以及包含在该开口内与该二极管的一顶表面接触的一部份。

Description

一种存储装置及其制造方法
技术领域
本发明是关于基于以相变化为基础的存储器材料的高密度存储装置,包含以硫属化物为基础的材料及其它可编程电阻材料,及此装置的制造方法。
背景技术
例如硫属化物材料及相似材料的相变化材料,能通过适用于集成电路实施程度的电流的施加,引起非晶态与结晶态之间的相变化。一般非晶态的特征为具有较一般结晶态高的电阻,其可轻易感知以指示数据。该多个特性有益于使用可编程电阻材料以形成非易失性存储器电路,其可随机存取及写入。
自非晶态变化至结晶态通常是一较低电流操作。此处称为复位的自结晶态变化至非晶态一般是一较高电流操作,其包含一短高电流密度脉冲以熔化或崩溃结晶结构,其后该相变化材料快速冷却,冷却相变化程序及使至少一部份相变化材料在非晶态中稳定化。期望可以最小化用于引起相变化材料自结晶态至非晶态的转变的复位电流的大小。
复位所需的电流大小可通过降低存储单元中相变化材料的尺寸及/或在电极与相变化材料之间的接触面积而降低,如此较高电流密度是以通过相变化材料元件的小的绝对电流值而达成。
控制相变化存储单元中主动区域尺寸的一方法,是设计用以传递电流至相变化材料体的非常小的电极。此小电极结构诱发接触位置如伞状头部的一小面积的相变化材料中的相变化。请参见2002年8月6日颁给Wicker,名称为「侧壁导体的减小接触面积」的美国专利第6,429,064号;2002年10月8日颁给Gilgen,名称为「电极间的小接触面积的制造方法」的美国专利第6,462,353号;2002年12月31日颁给Lowrey,名称为「三维(3D)可编程装置」的美国专利第6,501,111号;2003年7月1日颁给Harshfield,名称为「存储器元件及其制造方法」的美国专利第6,563,156号。
于制造非常小尺寸的装置时所引起的问题,包含制造大型高密度存储装置时的对准的议题。
因此,期望能提供一种具有小尺寸及低复位电流的完全自我对准的存储单元结构,及此种用于大型高密度存储装置的结构的制造方法。
发明内容
有鉴于此,本发明的主要目的在于提供一种存储装置及其制造方法。
此处所描述的存储装置包含多个存储单元。该多个存储单元中每一存储单元包含一二极管,该二极管包含掺杂半导体材料、及一介电间隔物,在该二极管上,且定义一开口,该介电间隔物具有与该二极管侧边自我对准的侧边。该多个存储单元中每一存储单元更包含一存储器元件,在该介电间隔物上以及包含在该开口内与该二极管的一顶表面接触的一部份。
此处所描述的存储装置的制造方法,包含形成一包含字线材料、字线材料上的二极管材料、二极管材料上的介电间隔物材料、及介电间隔物材料层上的第一牺牲材料的结构。多个介电填充的第一沟道被形成在该结构中,延伸于第一方向以定义多个条状物,每一条状物包含一字线,该字线包含字线材料。第二牺牲材料被形成在条状物及介电填充的第一沟道上。多个介电填充的第二沟道被形成下至字线,且延伸于第二方向以定义多个包含第二牺牲材料的牺牲条状物。移除该第一牺牲材料以定义介层,及移除牺牲条状物以定义介层上方的沟道且延伸至第二方向。多个介电间隔物是以介电间隔物材料形成。之后多个存储器元件及多个位线形成在介层及沟道内。
此处所描述的存储单元可导致位于存储器元件内的主动区域能制作得极小,因而可降低诱发相变化所需的电流大小。位于开口内为介电间隔物定义的存储器元件的第一部份的宽度是较二极管者及位线小,且较佳为小于一般用于形成存储器阵列的二极管及字线的光刻工艺的最小特征尺寸,该小的存储器元件的第一部份集中该存储器元件的第一部份的电流密度,藉以降低诱发主动区域中相变化所需的电流大小。另外,该介电间隔物较佳包含可以提供一些热隔绝的材料,其亦有助于降低诱发相变化所需的电流量。再者,在实施例中,存储器元件的第二部份能自主动区域中的对应位线提供一些热隔绝。
此处所描述具有完全自我对准存储单元的存储器阵列可导致高密度存储器。在实施例中,阵列的存储单元的剖面积是整个由字线及位线的尺寸决定,此允许阵列具有高存储器密度。字线具有字线宽度,且相邻字线是以一字线分离距离分开,及位线具有位线宽度,且相邻位线是以一位线分离距离分开。于较佳实施例中,字线宽度与字线分离距离的总和等于用于形成阵列的特征尺寸F的两倍,及位线宽度与位线分离距离的总和等于用于特征尺寸F的两倍。
本发明的其它态样及优点,能由阅读下面的附图、详细说明及权利要求看出。
附图说明
图1是表示此处所描述使用具有二极管存取装置的完全自我对准多孔型存储单元的一部份交点阵列实施的简示图。
图2A至图2B是表示配置在交点阵列中的存储单元的剖面视图。
图3至图16是表示制造如图2A至图2B所示的存储单元的交点阵列的制造顺序的步骤。
图17是包含此处所描述具有二极管存取装置的完全自我对准存储单元的交点存储器阵列的集成电路的简化方块图。
【主要元件符号说明】
10    集成电路
14    驱动器
16    字线
18    位线译码器
20    位线
22    总线
24    感测放大器
26    数据总线
24      数据输入结构
28      数据输入线
30      电路
32      数据输出线
34      控制器
36      偏压调整供应电压
100     阵列
115     存储单元
116a    第一侧边
116b    第二侧边
116c    第一侧边
116d    第二侧边
120     位线
120a    位线
120b    位线
120c    位线
121     二极管
122     第一掺杂半导体区域
123a    侧边
123b    侧边
124     第二掺杂半导体区域
125     分离距离
126     pn结
127     侧边
130     字线
130a    字线
130b    字线
130c    字线
132     分离距离
133a    侧边
133b   侧边
134    宽度
140    介电间隔物
141    侧边
150    主动区域
155    主动区域
160    存储器元件
162    第一部份
163    宽度
164    第二部份
170    介电质
180    导电覆盖层
300    多层结构
310    字线材料
312    二极管材料
315    总厚度
320    第一掺杂半导体材料层
330    第二掺杂半导体材料层
340    导电覆盖材料层
345    厚度
350    介电间隔物材料
355    厚度
360    牺牲元件材料
365    厚度
400    多层条状物
410    第一沟道
420    间距
500    介电填充材料
600    牺牲条状物材料
700    第二沟道
710     叠层
712     宽度
714     宽度
716     分离距离
718     分离距离
720     牺牲条状物
725     间距
730     介电元件
740     牺牲元件
900     介层孔
902     高度
920     沟道
922     高度
1000    侧壁间隔物
1010    开口
1100    开口
1110    宽度
1400    氧化层
1500    整体字线
1510    导电栓塞
1600    周边电路
具体实施方式
下面有关本发明的描述,将典型地参考特定结构的实施例及方法。应了解的是,未意图去限制本发明至特定揭示的实施例及方法,而是本发明可使用其它特征、元件、方法及实施例而实施。描述较佳实施例以说明本发明,但不是用来限制其由专利权利要求所定义的范围。熟悉本技术领域的通常人士将可基于以下的描述而知悉各种不同的均等变化。各种不同的实施例中的相同元件通常是以相同元件符号表示。
图1是表示此处所描述使用具有二极管存取装置的完全自我对准多孔型存储单元的一部份交点存储器阵列100实施的简示图。
如图1的简示图所示,该阵列100的每一存储单元包含二极管存取装置及存储器元件(以图1中的可变电阻器表示),存储器元件可设定至多个电阻状态之一,及因而可储存一或多个位的数据。
该阵列100包含多条字线130及位线120,该多个字线130包含与第一方向平行延伸的字线130a、130b及130c,及该多个位线120包含与第二方向平行延伸的位线120a、120b及120c。该阵列100是表示为一交点阵列,因为字线130及位线120是以一给定字线130及一给定位线120彼此横跨而非实际上交叉的方式配置,及存储单元位于字线130及位线120的交点位置处。
存储单元115是代表阵列100的存储单元,及被配置在位线120b与字线130b的交点处,该存储单元115包含一二极管121及串联配置的存储器元件160,该二极管121电性耦接至字线130b,及存储器元件160电性耦接至位线120b。
阵列100的存储单元115的读取与写入,可通过施加适当电压及/或电流至对应字线130b与位线120b以诱发通过选择的存储单元115的电流而达成。所施加电压与电流的大小阶级及持续时间视进行的操作而定,该操作例如是读取操作或写入操作。
于具有包含相变化材料的存储器元件160的存储单元115的复位(或擦除)操作中,施加一复位脉冲至对应字线130b及位线120b,以引起相变化材料的主动区域转变成非晶态,藉以设定与复位状态相关的电阻值范围内的电阻。复位脉冲是一相当高的能量脉冲,足以使至少存储器元件160的主动区域温度升高至相变化材料的转变(结晶)温度之上,及至熔化温度之上以使至少主动区域为液态。接着,复位脉冲快速终止,导致一相当快的冷却时间,使主动区域快速冷却至转变温度以下,以致于主动区域可稳定化至一非晶态。
于具有包含相变化材料的存储器元件160的存储单元115的设定(或编程)操作中,施加一适当大小阶级及持续时间的编程脉冲至对应字线130b及位线120b,足以使至少一部份主动区域的温度升高至转变温度之上,及引起一部份主动区域自非晶态转变至结晶态的转换,此转换可降低存储器元件160的电阻,及设定存储单元115至一所欲的状态。
于储存在具有包含相变化材料的存储器元件160的存储单元115中的数据值的一读取(或感测)操作中,施加一适当大小阶级及持续时间的读取脉冲至对应字线130b及位线120b,以诱发电流流过,其不会使存储器元件160进行电阻状态的变化。该流过存储单元115的电流是视存储器元件的电阻而定,及因而该数据值储存在存储单元115中。
图2A及图2B是表示配置在交点阵列100中的一部份存储单元(包含代表的存储单元115)的剖面视图,图2A是沿着位线120剖面而成及图2B是沿着字线130剖面而成。
参考图2A及图2B,存储单元115包含一具有第一导电型态的第一掺杂半导体区域122,以及于第一掺杂半导体区域122上的第二掺杂半导体区域124,该第二掺杂半导体区域124具有相反于第一导电型态的第二导电型态。该第一掺杂半导体区域122及该第二掺杂半导体区域124于其间定义一pn结126。
存储单元115包含位于第二掺杂半导体区域124的导电覆盖层180。该第一及第二该掺杂半导体区域122、124与导电覆盖层180包含一多层结构以定义二极管121。于一例示实施例中,该导电覆盖层180包含一金属硅化物,其包含钛、钨、钴、镍或钽。该导电覆盖层180于操作期间通过提供一导电性较该第一及第二该掺杂半导体区域122、124高的接触表面,有助于维持横跨于该第一及第二掺杂半导体区域122、124的电场的均匀性。另外,该导电覆盖层180于存储单元100制造期间可用于作为该第二掺杂半导体区域124的保护刻蚀停止层。
该第一掺杂半导体区域122位于字线130b上,字线130b延伸进出图2A所示的剖面。于一例示实施例中,该字线130b包含掺杂N+(高掺杂N型)半导体材料,该第一掺杂半导体区域122包含掺杂N-(轻掺杂N型)半导体材料,以及该第二掺杂半导体区域124包含掺杂P+(高掺杂P型)半导体材料。可看出二极管121的击穿电压包含可通过增加P+掺杂区域与N+掺杂区域之间的距离,及/或减少N-区域中的掺杂浓度而增加。
于另一实施例中,字线130可包含其它导电材料,诸如钨、氮化钛、氮化钽、铝。于又一实施例中,该第一掺杂半导体区域122可被省略,及二极管121可由该第二掺杂半导体区域124、导电覆盖层180及一部份字线130b形成。
存储器元件160位于一介电间隔物140上,及电性耦接二极管121至对应位线120b。存储器元件160包含存储器材料,例如选自由锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫、硅、氧、磷、砷、氮及金组成的群组的一或多种材料。存储器元件160包含一第一部份162,其位于由该二极管121上的介电间隔物140所定义的开口内,以接触该二极管121的顶表面,该第一部份162被介电间隔物140包围。存储器元件160亦包含该第一部份162上的第二部份164。
介电间隔物140较佳包含可阻挡存储器元件160的存储器材料的扩散的材料。在一些实施例中,因为以下详细讨论的理由,介电间隔物140的材料可选择热传导性低者。介电间隔物140具有与二极管121的侧边127自我对准的侧边141。于一参考图3至图16详细说明的下面的制造实施例中,介电间隔物140的材料是于二极管121的材料图案化期间被图案化。
包含作为存储单元115的顶电极的位线120b的位线120是延伸进出图2B所示的剖面。位线120可包含一或多层导电材料。位线120可包含,例如氮化钛或氮化钽。于其中包含有GST(如下讨论)的存储器元件160的实施例中,氮化钛是较佳,因为其与GST具有良好接触,其是用于半导体制造的普通材料,及其提供一良好的扩散势垒层。或者,位线120可为氮化铝钛或氮化铝钽,或更包含例如一个以上选自下列群组的元素:钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氮、氧和钌及其组合。
包含一或多层介电材料的介电质170包围该存储单元,且分开相邻的字线130及相邻的位线120。
在操作时,字线130b及位线120b上的电压能诱发通过存储器元件160及二极管121的电流。
主动区域155是存储器元件160的区域,其中存储器材料被诱发而于至少二固态相之间变化。可察知的是,在例示的结构中,主动区域155可以制作得极小,因而能降低诱发相变化所需的电流的大小。该存储器元件160的第一部份162的宽度163是低于该二极管121及存储器元件160的第二部份164者,及较佳低于一般用于形成存储器阵列100的二极管121及字线130的光刻工艺的最小特征尺寸。该小的存储器元件160的第一部份162可集中该存储器元件160的第一部份162中的电流密度,藉以降低诱发主动区域155中的相变化所需的电流的大小。另外,介电间隔物140较佳包含可提供热隔绝至主动区域155的材料,其亦有助于降低诱发相变化所需的电流量。再者,存储器元件160的第二部份164能自主动区域155中的对应位线120提供一些热隔绝。
由图2A及图2B所示的剖面可看出,阵列100的存储单元是排列在字线130与位线120的交点位置处。存储单元115作为代表,且排列在字线130b与位线120b的交点位置处。二极管121、介电间隔物140及存储器元件160形成存储单元115的结构,该结构具有实质上相同于字线130的宽度134的第一宽度(参见图2A)。再者,该结构具有实质上相同于位线120的宽度的第二宽度(参见图2B)。此处所使用的术语「实质上」是意图适应制造容许值。因此,阵列100的存储单元的剖面积完全由字线130及位线120的大小决定,以允许阵列100具有较高的存储器密度。
字线130具有字线宽度134,且相邻字线130是以一字线分离距离132分开(参见图2A),及位线120具有位线宽度124,且相邻位线120是以一位线分离距离125分开(参见图2B)。于较佳实施例中,字线宽度134与字线分离距离132的总和等于用于形成阵列100的特征尺寸F的两倍,及位线宽度与位线分离距离125的总和等于用于特征尺寸F的两倍。另外,F较佳为用于形成位线120及字线130的工艺(通常为光刻工艺)的最小特征尺寸,使得阵列100的存储单元具有存储单元面积4F2
于图2A至图2B所示的存储器阵列100中,由二极管121、介电间隔物140、及存储器元件160形成的存储单元115结构,具有与对应字线130b的侧边133a、133b自我对准的第一及第二侧边116a、116b,以及具有与对应位线120b的侧边123a、123b自我对准的第一及第二侧边116c、116d。于一参考图3至图16详细说明的下面的制造实施例中,二极管121是于字线130形成及定义介电间隔物140位置的材料图案化期间形成。因此,图2A至图2B的剖面视图所示的阵列100的存储单元是完全自我对准的。
图3至图16是表示制造如图2A至图2B所示的存储单元的交点阵列100的制造顺序的步骤。
图3A至图3B表示形成一结构300在P阱上的顶视图及剖面视图的第一步骤。该多层结构300包含一字线材料310及该字线材料310上的二极管材料312。
二极管材料312包含一第一掺杂半导体材料层320、一第二掺杂半导体材料层330、及在该第二掺杂半导体材料层330上的导电覆盖材料层340。
于该例示实施例中,该字线材料310包含掺杂N+(高掺杂N型)半导体材料,该第一掺杂半导体材料层320包含掺杂N-(轻掺杂N型)半导体材料,以及该第二掺杂半导体材料层330包含掺杂P+(高掺杂P型)半导体材料。层310、320、330可通过已知技术例如注入及活化回火工艺形成。
于该例示实施例中,导电覆盖材料层340包含一金属硅化物,其包含钛、钨、钴、镍或钽。于一实施例中,该导电覆盖材料层340包含硅化钴(CoSi)且通过沉积一层钴及进行一快速热工艺(RTP)形成,使钴与层330的硅反应而形成层340。应了解的是,其它金属硅化物也可通过沉积钛、砷、掺杂镍、或其合金以此方式(以相似于此处描述使用钴的范例)形成。
一介电间隔物材料350位于二极管材料312上,及一牺牲元件材料360位于介电间隔物材料350上。层350、360较佳包含相对于另一者可被选择性处理(例如选择性刻蚀)的材料。于该例示实施例中,介电间隔物材料350包含氮化硅,及牺牲元件材料360包含非晶硅。
于该例示实施例中,层310、320、330具有约400纳米的总厚度315,层340具有约50纳米的厚度345,层350具有约40纳米的厚度355,以及层360具有约90纳米的厚度365。
接着,图案化该结构300以形成延伸于第一方向的多个第一沟道410,以定义多个条状物400,每一条状物400包含含有字线材料层310的字线130,分别得到图4A和图4B的顶视图及剖面视图所示的结构。字线130具有宽度134及分离距离132,每一较佳等于用于形成第一沟道410的工艺(诸如光刻工艺)的最小特征尺寸。于该例示实施例中,多层条状物400具有约250纳米的间距420。
接着,图4A至图4B所示结构的沟道410被填充一介电填充材料500,分别得到图5A和图5B的顶视图及剖面视图所示的结构。介电填充材料500可包含例如二氧化硅,及可通过沉积该材料500于沟道410内而形成,及然后进行一诸如化学机械抛光(CMP)的平坦化工艺。
接着,一牺牲条状物材料600形成在图5A至图5B所示结构上,分别得到图6A和图6B的顶视图及剖面视图所示的结构。于该例示实施例中,牺牲条状物材料600包含具有厚度约90纳米的非晶硅沉积层。
接着,图案化图6A至图6B所示的结构以形成平行延伸于第二方向的多个第二沟道700,以定义多个叠层710及包含有牺牲条状物材料层600的牺牲条状物720,分别得到图7A的顶视图及图7B至图7D的剖面视图所示的结构。于该例示实施例中,条状物720具有厚度约250纳米的间距725。
沟道700可通过图案化图6A至图6B所示结构上的光刻胶层形成,及使用该图案化光刻胶做为刻蚀掩模刻蚀下至字线130。
如图7B至图7C的剖面视图所示,每一叠层710包含二极管121,其包含对应字线130上的二极管材料312、一介电元件730,其包含二极管121上的材料层350、及一牺牲元件740,其包含介电元件730上的材料层360。
二极管121包含一第一掺杂半导体区域122,其包含材料层320、一第二掺杂半导体区域124,其包含材料层330,以及一导电覆盖层180,其包含材料层340。第一掺杂半导体区域122与第二掺杂半导体区域124定义其间的pn结126。
由于形成包含字线130的条状物400的图4A至图4B的第一沟道410的形成及图7A至图7D的第二沟道700的后续的形成,多层叠层710具有较佳等于用于形成沟道410及700的工艺(通常为光刻工艺)的最小特征尺寸宽度712、714及分离距离716、718。
接着,图7A至图7D所示结构的沟道700被填充另外的介电填充材料500,分别得到图8A的顶视图及图8B至图8D的剖面视图所示的结构。于该例示实施例中,沟道700被填充如用以填充如参考图5A至图5B的上述沟道410的介电质500者的相同材料。介电填充材料500可通过沉积沟道700内的材料而形成,及之后进行诸如化学机械抛光CMP的平坦化工艺以暴露牺牲条状物720的顶表面。
接着,移除牺牲条状物720及牺牲元件730,于元件730位置处形成介层孔900,及于条状物720位置处形成沟道920,得到图9A的顶视图及图9B至图9D的剖面视图所示的结构。于该例示实施例中,牺牲条状物720及牺牲元件730均包含非晶硅,且可通过使用例如KOH或氢氧化四甲基铵(THMA)刻蚀移除。于该例示实施例中,介层孔900具有约为90纳米的高度902,及沟道920具有约为90纳米的高度922。
接着,侧壁间隔物1000被形成于图9A至图9D所示的介层孔900内,得到图10A的顶视图及图10B至图10D的剖面视图所示的结构。侧壁间隔物1000定义介层孔900内的开口1010,及于该例示实施例中,侧壁间隔物1000包含硅。
侧壁间隔物1000可通过于图9A至图9D所示的结构上形成一侧壁间隔物材料层而形成,及非等向式刻蚀侧壁间隔物材料层,以暴露出一部份介电元件730。于此一实施例中,侧壁间隔物1000的开口1010于侧壁间隔物1000内是自我中心的。
在示范的实施例中,该侧壁间隔物1000定义出具有一似方形截面的开口1010。然而,在实施例中,该开口1010可以为圆形、椭圆形、长方形或其它不规则的形状,取决于用来形成该侧壁间隔物1000的制造技术。
接着,使用该侧壁间隔物1000做为刻蚀掩模来刻蚀该介电元件730以形成介电间隔物140,并得到图11A顶视图及图11B至图11D的剖面视图所绘示的结构。该刻蚀可使用例如反应式离子刻蚀RIE进行。
参考所绘示的图11A至图11D,该介电间隔物140具有开口1100延伸至该导电覆盖层180,该导电覆盖层180做为在该介电间隔物140形成时的一刻蚀停止层。开口1100具有一可以是亚光刻宽度1110,且在该例示实施例中,该宽度1110约40纳米。如上述,该侧壁间隔物1000的开口1010可以是自我中心的,以及因而应了解的是,介电间隔物140的开口1100的形成也可以是自我中心的。
接着,自绘示在图11A至图11D的结构移除该侧壁间隔物1000,得到图12A的顶视图及图12B至图12D的剖面视图所绘示的结构。在例示的实施例中,该侧壁间隔物1000包含硅及可使用例如KOH或THMA刻蚀移除。
接着,存储器元件160被形成在介层孔900,该介层孔包含由介电间隔物140定义的开口1100内的第一部份,及位线被形成在存储器元件160上且延伸于第二方向,得到图13A的顶视图及图13B至图13D的剖面视图所绘示的结构。存储器元件160及位线120可通过沉积一相变化材料层于图12A至图12D所绘示的结构而形成,使用反应式离子刻蚀回刻蚀相变化材料以形成元件160,及形成位线材料且进行诸如CMP的平坦化工艺以形成位线120。或者,存储器元件160及位线120可通过形成一相变化材料层(例如具有约90纳米的厚度)于图12A至图12D所绘示的结构、形成一位线材料层(例如具有约90纳米的厚度)在相变化材料层上、及进行诸如CMP的平坦化工艺而形成。
如上述,二极管121是由沟道410及700的形成而形成,其也定义字线130、牺牲元件730、及牺牲条状物720。由于牺牲元件730及牺牲条状物720定义后续形成的存储器元件260及位线120的位置,应了解的是,绘示在图13A至图13D的存储单元是完全自我对准的。
接着,一氧化层1400被形成在绘示于图13A至图13D的结构上,得到图14A的顶视图及图14B至图14D的剖面视图所绘示的结构。
接着,导电栓塞1510的阵列是通过氧化层1400而形成,以接触对应的字线130,及整体字线1500被形成在氧化层1400上且接触相对导电栓塞1510,得到绘示于图15A至图15D的结构。
整体字线1500延伸至包含如图16A的顶视图及图16B的剖面视图所绘示的CMOS装置的周边电路1600。
图17是一实施例中的集成电路10的简化方块图。该集成电路10包含如此处所述具有二极管存取装置的完全自我对准存储单元的一交点存储器阵列100。一字线译码器14被耦接及电性连接至多条字线16。一位线(行)译码器18被电性连接至多条位线20,以由存储器阵列100中的该相变化存储单元(未示)读取数据及写入数据。地址是经由总线22而供应至字线译码器及驱动器14与位线译码器18。在方块24中的感测放大器与数据输入结构,是经由数据总线26而耦接至位线译码器18。数据是从集成电路10的输入/输出端、或在集成电路10内部或外部的其它数据源,经由数据输入线28而传送至方块24的数据输入结构。其它电路30是包含于集成电路10之上,诸如泛用目的处理器或特殊目的应用电路,或可以提供由阵列100所支持的系统单芯片功能的模块组合。数据是从方块24中的感测放大器,经由数据输出线32而输出至集成电路10上的输入/输出端,或者传输至集成电路10内部或外部的其它数据目的地。
在本实施例中所使用的控制器34,使用了偏压调整状态机构,并控制了偏压调整供应电压36的施加,例如读取、编程、擦除、擦除确认以及编程确认电压。该控制器34可利用如熟习该项技艺者所熟知的特殊目的逻辑电路而实施。在替代实施例中,该控制器34包括了通用目的处理器,其可实施于同一集成电路上,以执行一计算机程序而控制装置的操作。在又一实施例中,该控制器34是由特殊目的逻辑电路与通用目的处理器组合而成。
此处所述的存储单元实施例包括相变化存储材料,包括硫属化物材料与其它材料。硫属化物包括下列四元素的任一者:氧(O)、硫(S)、硒(Se)、以及碲(Te),形成元素周期表上第VIA族的部分。硫属化物包括将一硫属元素与一更为正电性的元素或自由基结合而得。硫属化物合金包括将硫属化合物与其它物质如过渡金属等结合。一硫属化物合金通常包括一个以上选自元素周期表第IVA族的元素,例如锗(Ge)及锡(Sn)。通常,硫属化物合金包括下列元素中一个以上的复合物:锑(Sb)、镓(Ga)、铟(In)、及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中,包括下列合金:镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中,可以尝试大范围的合金成分。此成分可以下列特征式表示:TeaGebSb100-(a+b)。一位研究员描述了最有用的合金系为,在沉积材料中所包含的平均碲浓度是远低于70%,典型地是低于60%,并在一般型态合金中的碲含量范围从最低23%至最高58%,且最佳是介于48%至58%的碲含量。锗的浓度是高于约5%,且其在材料中的平均范围是从最低8%至最高30%,一般是低于50%。最佳地,锗的浓度范围是介于8%至40%。在此成分中所剩下的主要成分则为锑。该多个百分比是代表所组成元素的原子总数为100%时,各原子的百分比(Ovshinky5,687,112专利,栏10~11)。由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7(Noboru Yamada,「Potential ofGe-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording」,SPIEv.3109,pp.28-37(1997))。更一般地,过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金,可与锗/锑/碲结合以形成一相变化合金其包括有可编程的电阻性质。可使用的存储材料的特殊范例,是如Ovshinsky‘112专利中栏11-13所述,其范例在此被列入参考。
在一些实施例中,硫属化物及其它相变化材料掺杂杂质来修饰导电性、转换温度、熔点及使用在掺杂硫属化物存储器元件的其它特性。使用在掺杂硫属化物代表性的杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、氧化钛。可参见美国专利第6,800,504号专利及美国专利申请案第2005/0029502号。
相变化合金能在此单元主动通道区域内依其位置顺序于材料为一般非晶态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些合金至少为双稳定态。此词汇「非晶」是用以指称一相对较无次序的结构,其较一单晶更无次序性,而带有可检测的特征如较之结晶态更高的电阻值。此词汇「结晶」是用以指称一相对较有次序的结构,其较之非晶态更有次序,因此包括有可检测的特征例如比非晶态更低的电阻值。典型地,相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特性中包括,原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物,提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质亦可能随之改变。
相变化合金可通过施加一电脉冲而从一种相态切换至另一相态。先前观察指出,一较短、较大幅度的脉冲倾向于将相转换材料的相态改变成大体为非晶态。一较长、较低幅度的脉冲倾向于将相转换材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量,够大因此足以破坏结晶结构的键能,同时时间够短,因此可以防止原子再次排列成结晶态。合适的曲线是取决于经验或模拟,特别是针对一特定的相变化合金。在本文中所揭露的该相变化材料并通常被称为GST,可理解的是亦可以使用其它类型的相变化材料。在本发明中用来所实施的相变化随机存取存储器(PCRAM)是Ge2Sb2Te5
可用于本发明其它实施例中的其它可编程的存储材料包括,掺杂N2的GST、GexSby、或其它以不同结晶态转换来决定电阻的物质;PrxCayMnO3、PrxSryMnO3、ZrOx或其它利用电脉冲以改变电阻状态的材料;或其它使用一电脉冲以改变电阻状态的物质;TCNQ(7,7,8,8-tetracyanoquinodimethane)、PCBM(methanofullerene6,6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其它物质掺杂的TCNQ、或任何其它聚合物材料其包括有以一电脉冲而控制的双稳定或多稳定电阻态。
形成硫属化物的一种示范的方法可以利用PVD溅射或磁控(Magnetron)溅射方式,其反应气体为氩气、氮气、及/或氦气等、压力为1mTorr至100mTorr。此沉积步骤一般是于室温下进行。一长宽比为1~5的准直器(collimater)可用以改良其注入表现。为了改善其注入表现,亦可使用数十至数百伏特的直流偏压。另一方面,同时合并使用直流偏压以及准直器亦是可行的。
有时需要在真空中或氮气环境中进行一沉积后退火处理,以改良硫属化物材料的结晶态。此退火处理的温度典型地是介于100℃至400℃,而退火时间则少于30分钟。
硫属化物材料的厚度是随着单元结构的设计而定。一般而言,硫属化物的厚度大于8纳米者可以具有相变化特性,使得此材料展现至少双稳定的电阻态。可预期某些材料亦合适于更薄的厚度。
本发明已参照较佳实施例来加以描述,将为吾人所了解的是,本发明创作并未受限于其详细描述内容。替换方式及修改样式系已于先前描述中所建议,并且其它替换方式及修改样式将为熟习此项技艺之人士所思及。本发明的构件结合而达成与本发明实质上相同结果者均不脱离本发明权利要求所定义的范围。

Claims (20)

1、一种存储装置,其特征在于,包含多个存储单元,该多个存储单元中的每一存储单元,包含:
一二极管,包含掺杂半导体材料;
一介电间隔物,在该二极管上,且定义一开口,该介电间隔物具有与该二极管侧边自我对准的侧边;及
一存储器元件,在该介电间隔物上以及包含在该开口内与该二极管的一顶表面接触的一部份。
2、根据权利要求1所述的存储装置,其特征在于,该多个存储单元中的每一存储单元的该二极管,包含:
一第一掺杂半导体区域,具有第一导电型态;
一第二掺杂半导体区域,位于该第一掺杂半导体区域上,且具有与该第一导电型态相反的第二导电型态;及
一导电覆盖层,位于该第二掺杂半导体区域上。
3、根据权利要求2所述的存储装置,其特征在于:
该第一掺杂半导体区域包含n型掺杂半导体材料;
该第二掺杂半导体区域包含p型掺杂半导体材料;及
该导电覆盖层包含一金属硅化物。
4、根据权利要求1所述的存储装置,其特征在于,该多个存储单元中的每一存储单元的开口是自我向中安置的。
5、根据权利要求1所述的存储装置,其特征在于,更包含:
延伸于一第一方向的多条字线;
位于该多个字线上且延伸于一第二方向的多条位线,该位线与该字线交叉于交点位置;及
位于该多个交点位置上的多个存储单元,该多个存储单元中的每一存储单元电性连结于该多个字线中的对应字线及该多个位线中的对应位线。
6、根据权利要求5所述的存储装置,其特征在于:
该多个存储单元中的每一存储单元的该二极管、该介电间隔物、及该存储器元件形成一具有第一、第二、第三及第四侧边的结构;
该多个存储单元中的每一存储单元的该结构的第一及第二侧边与对应字线的侧边自我对准;及
该多个存储单元中的每一存储单元的该结构的第三及第四侧边与对应位线的侧边自我对准。
7、根据权利要求5所述的存储装置,其特征在于:
该多个字线具有字线宽度且相邻的字线是由一字线分离距离所分开;
该多个位线具有位线宽度且相邻的位线是由一位线分离距离所分开;及
该多个存储单元中的每一存储单元具有一存储单元面积,该存储单元面积具有一沿着第一方向的第一侧边及一沿着第二方向的第二侧边,该第一侧边具有等于该位线宽度与该位线分离距离总和的一长度,该第二侧边具有等于该字线宽度与该字线分离距离总和的另一长度。
8、根据权利要求7所述的存储装置,其特征在于,第一侧边的该长度等于一特征尺寸F的两倍,及第二侧边的该长度等于该特征尺寸F的两倍,如此该存储单元面积等于4F2。
9、一种存储装置的制造方法,该方法包含形成多个存储单元,该多个存储单元中的每一存储单元,其特征在于,包含:
一二极管,包含掺杂半导体材料;
一介电间隔物,在该二极管上,且定义一开口,该介电间隔物具有与该二极管侧边自我对准的侧边;及
一存储器元件,在该介电间隔物上以及包含在该开口内与该二极管的一顶表面接触的一部份。
10、根据权利要求9所述的方法,其特征在于,该多个存储单元中的每一存储单元的该二极管,包含:
一第一掺杂半导体区域,具有一第一导电型态;
一第二掺杂半导体区域,位于该第一掺杂半导体区域上及具有与该第一导电型态相反的第二导电型态;
一导电覆盖层,位于第二掺杂半导体区域上。
11、根据权利要求10所述的方法,其特征在于:
该第一掺杂半导体区域包含n型掺杂半导体材料;
该第二掺杂半导体区域包含p型掺杂半导体材料;及
该导电覆盖层包含金属硅化物。
12、根据权利要求9所述的方法,其特征在于,该多个存储单元中的每一存储单元的开口是自我向中安置的。
13、根据权利要求9所述的方法,其特征在于,更包含:
延伸于一第一方向的多条字线;
位于该多个字线上且延伸于一第二方向的多条位线,位线与字线交叉于交点位置;及
位于该多个交点位置上的多个存储单元,该多个存储单元中的每一存储单元电性连结于该多个字线中的对应字线及该多个位线中的对应位线。
14、根据权利要求13所述的方法,其特征在于:
该多个存储单元中的每一存储单元的该二极管、该介电间隔物、及该存储器元件形成一具有第一、第二、第三及第四侧边的结构;
该多个存储单元中的每一存储单元的该结构的第一及第二侧边与对应字线的侧边自我对准;及
该多个存储单元中的每一存储单元的该结构的第三及第四侧边与对应位线的侧边自我对准。
15、根据权利要求13所述的方法,其特征在于:
该多个字线具有字线宽度且相邻的字线是由一字线分离距离所分开;
该多个位线具有位线宽度且相邻的位线是由一位线分离距离所分开;及
该多个存储单元中的每一存储单元具有一存储单元面积,该存储单元面积具有一沿着第一方向的第一侧边及一沿着第二方向的第二侧边,该第一侧边具有等于该位线宽度与该位线分离距离总和的一长度,该第二侧边具有等于该字线宽度与该字线分离距离总和的另一长度。
16、根据权利要求15所述的方法,其特征在于,第一侧边的该长度等于一特征尺寸F的两倍,及第二侧边的该长度等于该特征尺寸F的两倍,如此该存储单元面积等于4F2。
17、一种存储装置的制造方法,其特征在于,该方法包含:
形成一包含字线材料、字线材料上的二极管材料、二极管材料上的介电间隔物材料、及介电间隔物材料上的第一牺牲材料的结构;
形成多个介电填充的第一沟道于该结构中,延伸于一第一方向以定义多个条状物,每一条状物包含一字线,该字线包含字线材料;
形成第二牺牲材料在条状物及该介电填充的第一沟道上;
形成多个介电填充的第二沟道下至字线,且延伸于一第二方向以定义多个包含第二牺牲材料的牺牲条状物;
移除该第一牺牲材料以定义介层孔,及移除牺牲条状物以定义介层上方的沟道且延伸至第二方向;
以介电间隔物材料形成多个介电间隔物;及
形成多个存储器元件及多条位线在介层孔及沟道内。
18、根据权利要求17所述的方法,其特征在于,更包含:
形成氧化层于位线上;
形成延伸通过氧化层以接触对应字线的导电栓塞阵列;及
形成整体字线于氧化层上,及接触导电栓塞阵列中中的对应导电栓塞。
19、根据权利要求17所述的方法,其特征在于,该形成多个介电间隔物,包含:
形成侧壁间隔物于该介层孔内;
使用该侧壁间隔物做为刻蚀掩模刻蚀介电间隔物材料,藉以形成包含介电间隔物材料的介电间隔物,及定义开口;及
移除该侧壁间隔物。
20、根据权利要求19所述的方法,其特征在于,该形成多个存储器元件及多条位线,包含:
形成存储器材料于该介层孔内及由介电间隔物定义的开口;
形成位线材料于该存储器材料上及沟道中;及
进行一平坦化工艺。
CN2009101597998A 2008-07-22 2009-07-22 一种存储装置及其制造方法 Active CN101685827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/177,533 US7932506B2 (en) 2008-07-22 2008-07-22 Fully self-aligned pore-type memory cell having diode access device
US12/177,533 2008-07-22

Publications (2)

Publication Number Publication Date
CN101685827A true CN101685827A (zh) 2010-03-31
CN101685827B CN101685827B (zh) 2011-07-20

Family

ID=41567821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101597998A Active CN101685827B (zh) 2008-07-22 2009-07-22 一种存储装置及其制造方法

Country Status (3)

Country Link
US (1) US7932506B2 (zh)
CN (1) CN101685827B (zh)
TW (1) TWI387103B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178141B2 (en) 2006-04-04 2015-11-03 Micron Technology, Inc. Memory elements using self-aligned phase change material layers and methods of manufacturing same
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
KR101486984B1 (ko) * 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
WO2010076827A1 (en) * 2008-12-30 2010-07-08 Fabio Pellizzer Method for fabricating a phase-change memory cell
US8431492B2 (en) 2010-02-02 2013-04-30 Sandisk 3D Llc Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
KR101883236B1 (ko) 2010-06-11 2018-08-01 크로스바, 인크. 메모리 디바이스를 위한 필러 구조 및 방법
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8395140B2 (en) * 2010-07-09 2013-03-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
KR20120104031A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
JP5611903B2 (ja) * 2011-08-09 2014-10-22 株式会社東芝 抵抗変化メモリ
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) * 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US8877628B2 (en) 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9256126B2 (en) 2012-11-14 2016-02-09 Irresistible Materials Ltd Methanofullerenes
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9012880B2 (en) * 2013-02-21 2015-04-21 Winbond Electronics Corp. Resistance memory device
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
KR102446863B1 (ko) 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
US10580976B2 (en) * 2018-03-19 2020-03-03 Sandisk Technologies Llc Three-dimensional phase change memory device having a laterally constricted element and method of making the same
US11417841B2 (en) * 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures

Family Cites Families (277)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
FR2774209B1 (fr) 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
WO2000057498A1 (en) 1999-03-25 2000-09-28 Energy Conversion Devices, Inc. Electrically programmable memory element with improved contacts
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100625129B1 (ko) 2001-01-30 2006-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
AU2003221003A1 (en) 2002-04-09 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile memory and manufacturing method thereof
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
ATE335289T1 (de) 2002-10-11 2006-08-15 Koninkl Philips Electronics Nv Elektrische einrichtung mit einem phasenänderungsmaterial
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR101009891B1 (ko) 2003-01-31 2011-01-20 엔엑스피 비 브이 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
CN100437983C (zh) * 2003-02-14 2008-11-26 旺宏电子股份有限公司 罩幕式只读存储器的制造方法及其结构
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
JP2004259882A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置及びその製造方法
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
CN100403519C (zh) * 2003-08-07 2008-07-16 旺宏电子股份有限公司 具有二极管存储胞光罩式只读存储器的制作方法
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 SiGe를 이용한 트렌치 커패시터 및 그 형성방법
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7202493B2 (en) 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7684225B2 (en) 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7906368B2 (en) 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory

Also Published As

Publication number Publication date
US20100019221A1 (en) 2010-01-28
TW201005936A (en) 2010-02-01
US7932506B2 (en) 2011-04-26
CN101685827B (zh) 2011-07-20
TWI387103B (zh) 2013-02-21

Similar Documents

Publication Publication Date Title
CN101685827B (zh) 一种存储装置及其制造方法
CN102013431A (zh) 具有自动对准底电极和二极管存取装置的伞状存储单元
CN101159312B (zh) 具有向周围延伸的存储元件的存储单元器件
CN101604729B (zh) 具有上下侧壁接触的相变化存储装置及其制造方法
CN101685826B (zh) 一种具有二极管驱动器的存储阵列及其制造方法
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
CN101872838B (zh) 具有埋入相变化区域的存储单元及其制造方法
CN100563040C (zh) 相变化存储单元及其制造方法
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
CN101252167B (zh) 具有自我形成间隙的可程序化电阻存储单元
CN101504967B (zh) 中心加热相变化存储器结构及其制造方法
CN100544051C (zh) 用以形成可变电阻存储阵列中的自对准热绝缘单元的方法
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
CN101197422B (zh) 在制造存储单元时产生微孔开口的方法
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
US7259038B2 (en) Forming nonvolatile phase change memory cell having a reduced thermal contact area
CN101783390B (zh) 具有改善结构稳定性的存储单元及其制造方法
CN101814521B (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
CN101236985B (zh) 一种具有共平面电极表面的存储单元装置及其制造方法
CN102290428A (zh) 一种存储装置及其制作方法
US11444127B2 (en) Memory devices
CN101728483A (zh) 介电层夹置的柱状存储装置
CN100583483C (zh) 相变化存储单元及其制造方法
CN100502084C (zh) 具有热绝缘层的薄膜相变化单元及其制造方法
EP2608209A1 (en) Resistive memory array

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant