CN101694847A - 半导体装置及显示装置 - Google Patents

半导体装置及显示装置 Download PDF

Info

Publication number
CN101694847A
CN101694847A CN200910207679A CN200910207679A CN101694847A CN 101694847 A CN101694847 A CN 101694847A CN 200910207679 A CN200910207679 A CN 200910207679A CN 200910207679 A CN200910207679 A CN 200910207679A CN 101694847 A CN101694847 A CN 101694847A
Authority
CN
China
Prior art keywords
monocrystalline silicon
film
silicon thin
substrate
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910207679A
Other languages
English (en)
Inventor
高藤裕
糸贺隆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002299577A external-priority patent/JP2004134675A/ja
Priority claimed from JP2003067109A external-priority patent/JP4837240B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101694847A publication Critical patent/CN101694847A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明公开了一种单晶硅基板、SOI基板、半导体装置、显示装置、以及半导体装置的制造方法。本发明的半导体装置在绝缘基板上具有，包含由SiO2膜、多晶硅构成的非单晶硅薄膜的MOS型的非单晶硅薄膜晶体管，具有单晶硅薄膜的MOS型的单晶硅薄膜晶体管，金属配线。由此，形成非单晶硅薄膜和单晶硅薄膜设备，提供集成高性能系统的半导体装置以及其制造方法，以及形成该半导体装置的单晶硅薄膜设备的单晶硅基板。

Description

半导体装置及显示装置
本申请是申请日为2003年9月25日、申请号为“03159798.X”、发明名称为“单晶硅及SOI基板、半导体装置及其制造方法、显示装置”的中国专利申请的分案申请
技术领域
本发明涉及例如在由TFT等驱动的有源矩阵驱动液晶显示装置等中，实现了于同一基板上将周边驱动电路或控制电路一体地集成化的液晶显示装置的电路性能改善的半导体装置以及其制造方法，以及该半导体装置制造时使用的单晶硅基板。此外，本发明涉及SOI(Silicon on Insulator，绝缘体上硅)基板，显示装置以及半导体装置的制造方法，详细地，涉及例如使用将氢离子注入的单晶硅片结合在基板上并在氢离子的注入层进行分割而得到具有单晶硅薄膜的SOI基板的显示装置以及半导体装置的制造方法。
背景技术
现有技术中，在玻璃基板上形成非晶硅(以下略计为a-Si)或多晶硅(以下略计为p-Si)的薄膜晶体管(Thin Film Transistor，以下计为TFT)，进行液晶显示面板或有机EL面板等的驱动，所谓进行有源矩阵驱动的液晶显示装置为公用技术。
特别地，使用迁移率高的高速动作的p-Si，集成有周边驱动器的设备被广泛使用。但是，为了满足要求更高性能的图像处理器或定时控制器等的系统集成化，就要求更高性能的Si设备。
这样多晶硅中，由结晶性的不完全性导致的能带隙中定域能级以及结晶晶粒边界附近的缺陷造成迁移率的低下，或S系数(亚阈值系数)的增大，因此存在晶体管的性能不足以形成高性能的Si设备的问题。
于是为了形成更高性能的硅设备，进行了预先形成由单晶硅薄膜形成的薄膜晶体管等设备，将其贴合在绝缘基板上，形成半导体装置的技术的研究(例如，参照国际公开公报W093/15589(国际公开日1993年8月5日)，J.P.Salerno，“Single Crystal Silicon AMLCDs”，Conference Record of the 1994International Display Research Conference(IDRC)P.39-44(1994)，或Q-Y.Tong&U.Goesele，SEMICONDUCTOR WAFER BONDING：SCIENCE ANDTECHNOLOGY，John Wiley&Sons Inc.，New York(1999))。
上述国际公开公报W093/15589中，记述有在玻璃基板上使用采用粘合剂将预先做成的单结晶薄膜晶体管转印的半导体装置，从而做成有源矩阵型液晶表示装置的表示面板的显示器的技术。
但是上述现有的半导体装置以及其制造方法中，为了将高性能的设备的单晶硅薄膜晶体管结合在玻璃基板上而使用了粘合剂，所以存在结合作业困难，生产性不好等问题。另外，完成的半导体装置中由于用粘着剂粘着，所以存在耐热性的问题。由于以后无法形成高品质的无机绝缘膜或TFT，制作有源矩阵基板的场合，在形成包含TFT阵列的设备后有必要结合在基板上，因此存在尺寸成本，配线形成的问题。
进而上述国际公开公报W093/15589中，只是单纯地公开了在玻璃基板上形成单晶硅薄膜设备的技术，以其构成不能得到近年来所要求的高性能高机能的半导体装置。
进而Warner，et.Al.，2002IEEE International SOI Conference：Oct，pp.123-125(2002)中记载的构成中，公开了通过红外线越过基板检测对准标记从而进行对准的技术，由于光波长较长无法提高分辨率，所以难以进行高精度的对准。
L.PAllen，et.Al.，2002 IEEE International SOI Conference：Oct，pp.192-193(2002)中，公开了以约一千五百个原子块构成的卤素气体簇离子束(Gas Cluster Ion Beam：GCIB)均一地腐蚀BOX(Burried Oxide)上的硅。
另外现有技术中也存在下述问题。薄膜晶体管技术(Thin FilmTransistor：TFT)为例如在玻璃基板上等透光性非晶体材料上形成硅膜等半导体膜，从而加工晶体管的技术。该TFT技术随着使用液晶显示器的个人电脑信息终端的普及而发展。
该TFT技术中，例如用激光等的热熔化基板上的非晶硅膜，形成多晶膜。加工该多晶膜或非晶硅膜，形成作为开关元件的MOS型TFT。这样使用由硅膜形成的设备(MOS型TFT)，制作液晶显示面板或有机EL面板等显示面板。通过MOS型的TFT，有源矩阵驱动显示面板的像素。
这样的构成被使用在TFT-液晶显示器(LCD：Liquid Crystal Display)装置，TFT-有机电致发光(OLED：Organic Light Emitting Diode)显示装置等中。
其中开关元件的有源矩阵驱动中，要求有更高性能的硅设备的同时，也要求周边驱动器，定时控制器的系统集成化。
但是现有的非晶硅膜，多晶硅膜中不能得到所需的性能。
多晶硅膜等中，由结晶性的不完全性导致的能带隙中定域能级以及结晶晶粒边界附近的缺陷能带隙内的定域能级的存在，即，如果存在该定域能级，则迁移率下降，另外由于亚阈值系数(S系数)增大，因此存在晶体管的性能不足以形成高性能的Si设备的问题
另外，硅膜的结晶性如果不完全，硅栅极绝缘膜界面上容易形成固定电荷。因此薄膜晶体管的阈值电压难以控制，并且不能得到希望的阈值电压。
另外，例如TFT液晶显示器中，通过激光的加热等将非晶硅膜加工为多晶硅膜。其中，激光照射的能量存在一定的动摇，因此得到的多晶硅膜的晶粒不一致。因此，迁移率或阈值电压中产生较大的变动。
另外采用等离子CVD(Chemical Vapor Deposition)法等成膜的非晶硅膜由激光加热后结晶的场合下，硅膜周边由于加热瞬间上升为硅的熔点附近的温度。因此在采用无碱高应变点玻璃作为基板的场合下，碱金属等从玻璃向硅处扩散。于是存在得到的晶体管的性能下降的问题。
对于该问题，在对多晶硅的结晶均一化，高性能化的研究的另外，也在进行使用单晶硅的设备的研究。
作为使用该单晶硅的设备的一个例子是SOI基板，其中SOI表示Siliconon Insulator的意思。SOI基板的SOI技术主要表示在非晶质基板上形成单晶半导体薄膜的技术。该SOI技术用语在形成多晶硅膜的场合几乎不使用。SOI技术是1980年左右开始研究的领域。
SOI基板的一个例子是SIMOX(Separation by Implanted Oxgen)基板。该SIMOX基板现在在市场上有售。SIMOX基板由在硅晶片中注入氧元素而形成。其中为了以规定深度注入比较重的氧元素，由于注入时的加速电压硅晶片的结晶受到很大的破坏。因此SIMOX基板中存在基板上得到的单晶硅的性能不好的问题。另外二氧化硅膜层的根据化学计量法的偏差的绝缘性不良。此外由于要大量注入氧元素，离子注入的成本增大。
对于该问题，例如日本国的公开专利公报“特开平5-211128(公开日：1993年8月20日)”中记载的薄的半导体材料膜的制造方法中，公开了将单晶硅片结合在以氧化硅膜覆盖的硅基板上而进行薄膜化的技术。
通过该技术，单晶硅基板上形成氧化膜，上面形成单晶硅薄膜。
此外日本国的公开专利公报“特开2000-30996号公报(公开日：2000年1月28日)”中记载了，SOI晶片的制造方法以及对于SOI晶片的硅晶片上的氧化膜厚中的膜厚变动的标准偏差。
此外日本国的公开专利公报“特开平6-268183号公报(公开日：1994年9月22日)”中记载的半导体装置的制造方法中，记述了将形成半导体装置并薄膜化的基板向其他的支持基板转印的方法。
该方法中，半导体层的一方的面上在形成半导体元件之后，薄膜化的半导体层和支持基板通过常温阳极结合结合。
但是上述构成中，基板上的氧化硅膜中由微粗糙度产生的凹凸削弱了结合力，引起了膜剥落等问题。
即通过特开平5-211128号公报的构成，硅基板上的氧化膜如果变厚，膜厚变动则变大。由此，表面凹凸变得显著，影响结合时的结合性或SOI基板的特性。
上述特开2000-30996号公报中，有膜厚变动的标准偏差变大时的单晶硅薄膜的膜厚均一性的记载。但是没有涉及结合时的空隙发生，分离、剥离时薄膜上膜剥落的问题。
此外特开平6-268183号公报中，没有薄层化的半导体层和支持基板的凹凸、平坦性的记载。
这样，透光性基板上设置的氧化硅膜的微粗糙度产生的凹凸成为了削弱结合力的要因。从而产生了分离、剥离，在基板上形成硅膜后发生膜剥落等合格率低下的问题。
发明内容
本发明为考虑到上述问题而作，其目的在于提供，将单晶硅薄膜设备在不使用粘合剂的情况下，容易地在绝缘基板上形成，形成非单晶硅薄膜和单晶硅薄膜设备，集成高性能的系统的半导体装置以及其制造方法，以及用于形成该半导体装置的单晶硅薄膜的单晶硅基板。此外本发明的其他目的在于提供，结合力提高的SOI基板、显示装置以及半导体装置的制造方法。
本发明的单晶硅基板为了达成上述目的，表面上在形成氧化膜、栅极图案、杂质离子注入部之后进行平坦化，具有以规定的深度注入规定浓度的氢离子的氢离子注入部。
通过上述构成，对于绝缘基板等单晶硅基板形成氧化膜的一侧上通过结合、热处理，基板间的结合变为原子间的结合而成为强固的结合，同时即使不使用粘合剂也可以容易地得到MOS型的单晶硅薄膜晶体管。
即本发明的单晶硅基板中，表面上形成有构成MOS型的单晶硅薄膜晶体管的一部分的氧化膜、栅极图案、杂质离子注入部，并且从表面到规定的深度具有氢离子注入部。
由此，绝缘基板等上，本发明先将栅极或源极、漏极的杂质掺杂，或者基极、基电极、发射极等的杂质的掺杂结束，以规定的深度注入规定浓度的氢离子，结合表面平坦化、亲水化的单晶硅基板，通过加热到氢离子从硅脱离的温度之上，可以增强对于绝缘基板的结合强度，同时通过以氢离子注入部为界进行剥离，即使不使用粘合剂也可容易地形成MOS型的单晶硅薄膜晶体管。
从而例如在表面上形成多晶硅薄膜等的非单晶硅薄膜晶体管的绝缘基板上，结合本发明的单晶硅基板，由于形成MOS型的单晶硅薄膜晶体管，可以容易地得到非单晶硅构成的晶体管和单晶硅构成的晶体管在一个基板上的不同区域上形成的半导体装置。
本发明的SOI基板为了达到上述目的，是在绝缘基板上具有单晶硅薄膜的SOI基板，包含结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜(本发明中的“覆盖膜”表示覆盖的膜或热氧化膜中的任意一个)的结合部，上述单晶硅基板在氢离子注入部处分断，成为上述单晶硅薄膜，上述绝缘基板为光透性基板，上述分断由热处理进行。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离从而得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
此外上述绝缘基板为光透性基板，可以用于显示装置的有源矩阵基板。
此外由于注入了质量比氧粒子轻很多的氢离子，单晶硅基板的全面的结晶质量可以保持为和注入前几乎不变，可以解决由于氧离子注入导致的硅的结晶质量低下的问题。
此外通过热处理，单晶硅薄膜的结晶质量可以返回到注入氢离子前的同等水准。该热处理在例如600℃下进行。该场合下不会发生结合部的结合性的恶化。
本发明的SOI基板为了达成上述目的，是绝缘基板上具有单基硅薄膜的SOI基板，包含结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜的结合部，上述单晶硅基板由热处理在氢离子注入部分断，成为上述单晶硅薄膜，上述结合部结合有，具有对于在上述绝缘膜表面的1到5μm见方的范围测定的高度为5nm以下的凹凸，与上述绝缘基板表面所成的角度(θ)的正切(tanθ)最大为0.06以下的表面的上述绝缘膜。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离并得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
其中正切即Tangent，特别是表示Tangent的绝对值。由此，上述构成相当于Tangent的绝对值为0以上0.06以下的值。上述绝缘膜表面上具有凹凸，该凹凸中倾斜最大的面和绝缘基板表面所成的角度的正切为0.06以下。详细地，例如绝缘膜表面的1到5μm见方的范围测定的高度为5nm以下的凹凸，最大倾斜面与绝缘基板表面所成的角度的正切约为0.06以下。
这样在凹凸较小的场合，可以增强绝缘膜和覆盖单晶硅基板的覆盖膜的结合力。
此外该正切更优选为0.04以下。该场合下可以进一步增强绝缘膜和覆盖单晶硅基板的覆盖膜的结合力。
由此，解决了由于透光性基板表面的微粗糙度导致的透光性基板和单晶硅基板的结合性的问题。
SOI基板中结合绝缘基板和单晶硅基板的绝缘膜的表面状态，例如对于绝缘基板和单晶硅基板分离得到的表面凹凸，采用AFM方法进行评价。
本发明的半导体装置为了达到上述目的，在绝缘基板的不同区域上，分别形成非单晶硅薄膜设备和单晶硅薄膜设备。
非单晶硅薄膜设备由绝缘基板上设置的非单晶硅薄膜而形成，单晶硅薄膜设备通过先设置在单晶硅基板上，将该单晶硅基板从绝缘基板上的单晶硅薄膜分断而设置在绝缘基板上。此外单晶硅薄膜设备也可由绝缘基板上设置的单晶硅薄膜形成。
由上述的构成，在例如定时控制器等要求较高性能的设备中使用单晶硅薄膜晶体管等的单晶硅薄膜设备，其余的设备中使用非单晶硅薄膜晶体管等的非单晶硅薄膜设备，可以得到一体地集成高性能、高机能的电路系统的半导体装置。
即通过单晶硅薄膜设备，利用单晶硅的特性可以形成高速且低耗电的高速逻辑电路、定时产生器、或消除了分布变动的DAC(电流缓冲器)。另一方面，多晶硅等的非单晶硅薄膜设备相比于单晶硅设备，性能、机能都要逊色，可以用来大面积地形成便宜的半导体装置。
由本发明的构成，可以在一枚基板上形成兼备上述两种硅薄膜设备的长处的半导体装置。
由此，可在基板上一体地集成化仅通过单晶硅就可实现的高性能、高机能的电路系统。从而例如与以单晶硅形成全部的设备的场合相比，可以以非常低的成本制造集成有高性能的系统的液晶面板或有机EL面板等的显示装置用的半导体装置。
此外形成具有本发明的半导体装置的单晶硅薄膜的单晶硅基板的形状限定为LSI制造装置的一般的晶片大小的6、8、12英寸的圆板。但是本发明的半导体装置的绝缘基板上共存有非单晶硅薄膜设备以及单晶硅薄膜设备，因此可以制造例如可以应用于大型的液晶显示面板或有机EL面板的大型半导体装置。
本发明的显示装置为了达成上述目的，具有形成有半导体元件构造的上述SOI基板。该SOI基板是形成半导体元件构造的半导体装置。
此外本发明涉及的显示装置为了达成上述目的，包括上述任何一种半导体装置，构成为将该半导体装置作为显示面板的有源矩阵基板而使用。
上述SOI基板的绝缘基板为透光性基板，因此在该绝缘基板上如果形成半导体构造，适用于例如显示面板用的有源矩阵基板。
采用上述SOI基板可以得到均一性的高性能的晶体管，从而可以提供高性能的显示装置。
这样可以使采用单晶硅的晶体管的特性均一化、稳定化、高性能化，可以制造例如高性能的MOS型电场效果晶体管设备。从而可以制造使用其的高性能的TFT-LCD显示装置，TFT-OLEDL显示装置或集成电路。
上述半导体元件的构造为例如显示器用开关元件的构造。此外例如SOI基板中形成半导体元件构造，也可以制造数据处理驱动器。
本发明的半导体装置的制造方法为了达成上述目的，在绝缘基板上，在由单晶硅薄膜构成的单晶硅薄膜设备和由非单晶硅薄膜构成的半导体装置的制造方法中，在绝缘基板上形成包含上述单晶硅薄膜设备的电路之后，形成上述非单晶硅薄膜。
由上述制造方法，将单晶硅薄膜设备在平坦性最好的绝缘基板上形成，之后形成非单晶硅薄膜。从而可以制造结合不良所导致的缺陷减少，有效利用率高的半导体装置。
本发明的半导体装置的制造方法为了达成上述目的，在绝缘基板上，在由单晶硅薄膜构成的单晶硅薄膜设备和由非单晶硅薄膜构成的半导体装置的制造方法中，在上述绝缘基板上形成上述非单晶硅薄膜之后，形成上述单晶硅薄膜设备。
由上述制造方法，将非单晶硅薄膜在单晶硅薄膜设备形成前形成，与在单晶硅薄膜设备形成后形成非单晶硅薄膜的场合相比，可以防止单晶硅薄膜受到污染和损伤。
本发明的半导体装置的制造方法为了达成上述目的，在包含结合绝缘基板上形成的绝缘膜和覆盖单晶硅基板覆盖膜的结合工序的半导体装置的制造方法中，在上述结合工序之前，包含调节上述绝缘膜的表面的调节工序，从而使上述表面的1到5μm见方的范围内测定的高度为5nm以下的凹凸的倾斜与上述绝缘基板表面所成的角度的正切为0.06以下
上述SOI基板在结合工序之后，单晶硅基板在氢离子的注入部处分断、剥离成为单晶硅薄膜而制造SOI基板。即上述制造方法也是SOI基板的制造方法。通过在该SOI基板上的单晶硅薄膜上形成半导体元件构造，可以保持良好的结合性，可以提高该结合的强度。从而在结合工序之后，在将单晶硅基板分断、剥离形成单晶硅薄膜时不会发生膜剥落。
本发明的其他目的、方案、以及优点，可由以下叙述得知。参照附图从下面的说明可以了解到本发明的优点。
附图说明
图1(a)为表示本发明的半导体装置的一实施例的一制造工序的剖面图；图1(b)为表示上述半导体装置的制造的其他的工序的剖面图；图1(c)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图1(d)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图1(e)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图1(f)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图1(g)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图1(h)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图1(i)为表示上述半导体装置的制造的进一步其他的工序的剖面图；
图2(a)为表示本发明的半导体装置的其他实施例的制造工序的剖面图；图2(b)为表示上述半导体装置的制造的其他的工序的剖面图；图2(c)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图2(d)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图2(e)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图2(f)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图2(g)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图2(h)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图2(i)为表示上述半导体装置的制造的进一步其他的工序的剖面图；
图3(a)为表示本发明的半导体装置的进一步其他实施例的制造工序的剖面图；图3(b)为表示上述半导体装置的制造的其他的工序的剖面图；图3(c)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图3(d)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图3(e)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图3(f)为表示上述半导体装置的制造的进一步其他的工序的剖面图；
图4为概略表示图3所示的双极型单晶硅薄膜晶体管的构成的剖面图；
图5(a)为表示本发明的半导体装置的进一步其他实施例的制造工序的剖面图；图5(b)为表示上述半导体装置的制造的其他的工序的剖面图；图5(c)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图5(d)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图5(e)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图5(f)为表示上述半导体装置的制造的进一步其他的工序的剖面图；
图6(a)为表示本发明的半导体装置的进一步其他实施例的制造工序的剖面图；图6(b)为表示上述半导体装置的制造的其他的工序的剖面图；图6(c)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图6(d)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图6(e)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图6(f)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图6(g)为表示上述半导体装置的制造的进一步其他的工序的剖面图；图6(h)为表示上述半导体装置的制造的进一步其他的工序的剖面图。
图7为表示使用本发明的半导体装置制作的有源矩阵基板的平面图；
图8为表示本发明的半导体装置中对于从室温到600℃的温度，单晶硅和玻璃基板的线膨胀的不同的图；
图9为本发明的半导体装置的制造方法中在室温下，进行单晶硅和玻璃基板的对准时的概念图；
图10为表示本发明的SOI基板的一实施例的剖面图；
图11(a)为表示上述SOI基板中包含的绝缘基板的剖面图；图11(b)为表示上述绝缘基板上层积绝缘膜的状态的剖面图；图11(c)为表示单晶硅基板的剖面图；图11(d)为表示单晶硅基板上被覆盖膜覆盖的状态的剖面图；图11(e)为表示在图11(d)的状态下注入氢离子的样子的剖面图；图11(f)为表示将图11(e)所示的单晶硅基板结合在图11(b)所示的绝缘基板上的状态的剖面图；图11(g)为表示分割、剥离单晶硅基板而制作上述SOI基板的样子的剖面图；
图12为表示上述绝缘体基板上层积的上述绝缘膜的表面凹凸的状态的剖面图；
图13为表示水对于层积有上述绝缘膜的上述绝缘基板表面的润湿状态的剖面图；
图14(a)为表示上述SOI基板中包含的绝缘基板的剖面图；图14(b)为表示上述绝缘基板上层积绝缘膜的状态的剖面图；图14(c)为表示图14(b)所示状态中层积非晶硅膜的状态的剖面图；图14(d)为表示上述非晶硅膜由受激准分子激光器的照射熔化的样子的剖面图；图14(e)为表示多晶硅膜形成的状态的剖面图；图14(f)为表示通过光刻法形成承载单晶硅基板的区域的状态的剖面图；图14(g)为表示承载上述单晶硅基板的状态的剖面图；图14(h)为表示将上述单晶硅基板分割、剥离而制作上述SOI基板的样子的剖面图；
图15为表示使用上述SOI基板制作的薄膜晶体管的一例的剖面图；
图16为表示现有的构成中基板上层积的氧化硅膜的表面凹凸的状态的剖面图；
图17为表示结合力评价法的模式剖面图；
图18为表示使用本发明的半导体装置的显示装置的一例的方框图；
图19为表示本发明的半导体装置的进一步其他的一例的制造的一个工序的剖面图；
图20为表示本发明的半导体装置的进一步其他的一例的一部分的剖面图。
具体实施方式
实施例1
以下说明本发明的单晶硅基板，半导体装置以及其制造方法的一实施例的半导体装置和其制造方法。图1(a)到图1(i)为表示本发明的半导体装置的一实施例的表示半导体装置的制造工序的剖面图。本实施例说明的半导体装置为将MOS型的非单晶硅薄膜晶体管和MOS型的单晶硅薄膜晶体管在绝缘基板上的不同区域上形成的高性能、高机能的半导体装置，通过TFT形成有源矩阵基板。
该MOS型的薄膜晶体管为，由活性半导体层，栅极，栅极绝缘膜，栅极两侧形成的高浓度杂质掺杂部(源极，漏极)构成，通过栅极调节栅极下的半导体层的载流子浓度，控制源极和漏极之间流动的电流的一般的晶体管。
MOS性的晶体管的特性为，做成COMS(互补金属氧化物半导体)的构造时，消耗的电力较少，根据电源电压可以全幅振动输出，因此适用于低耗电型的逻辑电路。
本实施例的半导体装置20如图1(i)所示，在绝缘基板2上具有，SiO2(氧化硅)膜(绝缘膜)3，包含有多晶硅构成的非单晶硅薄膜5′的MOS型的非单晶硅薄膜晶体管1a，具有单晶硅薄膜14a的MOS型单晶硅薄膜晶体管(单晶硅薄膜设备)16a，金属配线22。
绝缘基板2上，使用作为高应变点玻璃的科宁公司的code1737(碱土类-铝硼硅酸玻璃)。
SiO2膜3在绝缘基板2的整体表面上，以大约50nm的膜厚形成。
包含有非单晶硅薄膜5’的MOS型非单晶硅薄膜晶体管1a在层间绝缘膜的SiO2膜4上具有，非单晶硅薄膜5’，作为栅极绝缘膜的SiO2膜7，栅极6。
栅极6由多晶硅和W硅化物构成，也可由多晶硅，其他的硅化物或者聚合物等构成。另一方面包含单晶硅薄膜14a的MOS型的单晶硅薄膜晶体管16a具有，具有栅极12的平坦化层，作为栅极绝缘层的SiO2膜13单晶硅薄膜14a.
栅极12的材料采用重掺杂的多晶硅膜和W硅化物，材料也可单独选择多晶硅，或其他的高熔点金属或硅化物，考虑必要的抵抗以及耐热性进行选择。
此外该单晶硅薄膜晶体管16a再结合到绝缘基板2上之前在单晶硅基板上形成，成为栅极12的部分以包含栅极绝缘膜13，单晶硅薄膜14a的状态结合在绝缘基板2上。由此，单晶硅基板10a上进行形成栅极或者源极或漏极的杂质离子注入的做法相比于在绝缘基板2上形成单晶硅薄膜之后再形成薄膜晶体管的做法，可以容易地进行对单晶硅薄膜的精细加工。
本实施例的半导体装置20如上所述，在一枚的绝缘基板2上，共存有MOS型的非单晶硅薄膜晶体管1a以及MOS型的单晶硅薄膜晶体管16a，因此可以得到特性不同的将多个电路集成化的高性能、高机能的半导体装置，此外相比于在一枚的绝缘基板2上形成全部由单晶硅薄膜构成的晶体管，可以得到廉价的高性能、高机能的半导体装置。
非单晶硅薄膜5’的区域和单晶硅薄膜14a的区域至少离开0.3μm以上，优选离开0.5μm以上。从而单晶硅薄膜14a中可以防止Ni，Pt，Sn，Pd等金属原子的扩散，可以使单晶硅薄膜晶体管16a的特性稳定化。
进而本实施例中的半导体装置20中，形成有SiO2膜作为非单晶硅薄膜晶体管1a和单晶硅薄膜晶体管16a之间的层间绝缘膜。从而可以防止单晶硅薄膜14a被污染。
例如，含有本发明的半导体装置20的液晶显示装置的有源矩阵基板的场合中，进而形成液晶显示用的SiNx(氮化硅)，树脂平坦化膜，通孔，透明电极。其中非单晶硅薄膜5’的区域中形成驱动器以及显示部用的TFT，在适用于要求较高性能的设备的单晶硅薄膜14a的区域中，形成定时控制器。驱动器部也可不采用单晶硅，可考虑成本和性能决定。
这样根据单晶硅薄膜14a，非单晶硅薄膜5’构成的薄膜晶体管的各自的性能，决定各薄膜晶体管的机能，用途，可以得到高机能，高性能的薄膜晶体管。
相比于现有的非单晶硅薄膜5’的区域上形成的N通道TFT的约100cm2/V·sec的迁移率，形成本实施例的半导体装置的液晶显示用有源矩阵基板中，单晶硅薄膜14a的区域上形成的N通道TFT的迁移率约为550cm2/V·sec。由此，通过本实施例的半导体装置20的构成，可以得到相比于现有技术可以进行高速动作的TFT。
此外该液晶显示用有源矩阵基板中，与非单晶硅薄膜5’的区域上形成的设备要求7到8V的信号和电源电压相比，单晶硅薄膜14a的区域上形成的设备的定时控制器可以在2.7V下稳定地动作。
此外半导体装置20中，集成电路形成为非单晶硅薄膜5’的区域以及单晶硅薄膜14a的区域，从而可以形成符合必要的构成和特性的像素阵列。在各个区域上形成的集成电路中，可以制作动作速度或动作电源电压等性能不同的集成电路。例如可以进行使栅极长，栅极绝缘膜的膜厚，电源电压，逻辑级中至少一个在每个区域中不同的设计。
由此，可以形成按照区域具有不同特性的设备，可以得到具有更多样的机能的半导体装置。
进而半导体装置20中，集成电路中形成有非单晶硅薄膜5’的区域与单晶硅薄膜14a的区域，从而各个区域中形成的集成电路可以在各个区域按照不同的加工规则。例如短通道长的场合，单晶硅薄膜区域中没有晶界，TFT特性的变动几乎没有增加，与此相对地，多晶硅薄膜区域中由于晶界的影响变动急速地增加，有必要在各个部分改变加工规则。由此，与加工规则相符，可以在适当的区域形成集成电路。
此外本实施例的半导体装置20中，MOS型的单晶硅薄膜晶体管16a中，其金属配线图案可以按照相比于栅极图案较宽松的设计规则而形成。
由此，形成MOS型的单晶硅薄膜晶体管16a的半导体装置的金属配线或金属配线的一部分可以与大型基板上的金属配线同时进行处理，可以降低成本，提高处理能力。进而对于外部配线或者其他的电路模块或者TFT阵列的接续变得容易，降低了对于外部装置等的接续不良所导致的不合格率。
半导体装置20上形成的单晶硅薄膜14a的尺寸由LSI制造装置的晶片尺寸所决定。但是为了形成需要单晶硅薄膜14a的高速且低耗电的高速逻辑电路、定时产生器、或消除了分布变动的DAC(电流缓冲器)或者处理器，一般的LSI制造装置的晶片尺寸即可。
其中关于半导体装置20的制造方法，使用图1(a)到图1(i)进行说明。
首先在绝缘基板2的表面整体上，使用与TEOS与O2的混合气体，通过等离子CVD，堆积膜厚约为50nm的SiO2膜3。
本实施例中的半导体装置20的制造方法中，为了实现薄膜化，形成其中另外地加工有成为单晶硅薄膜晶体管16a的部分的单晶硅基板10a，将该单晶硅基板10a在绝缘基板2上形成。
具体地预先在一般的IC制造线上形成CMOS工序的一部分，即形成栅极电极12，栅极绝缘膜13，源、漏极杂质离子注入(BF3+、P+)，保护绝缘膜，平坦化膜(BPSG)之后，通过CMP(化学-机械研磨)进行平坦化处理。接着形成膜厚约10nm的SiO2膜，制作具有用5*1016/cm2的计量的氢离子以规定的能量注入的氢离子注入部15的单晶硅基板10a。之后将其在绝缘基板上的形成区域上切断为合适的规定尺寸。在氢离子注入部15处，氢离子的浓度最大。
接着如图1(b)所示，将透明绝缘基板2以及切断的单晶硅基板10a两基板SC-1洗净，活性化后，将单晶硅基板10a的氢离子注入部15侧排列，在室温下紧密结合。
该排列如图9所示通过透明基板2，这里为科宁公司的1737玻璃，从透明基板2侧利用可视光检测出单晶硅基板10a上的对准标记和透明基板2侧的对准标记而进行。图9所示例中使用向下照射的显微镜中设置的对准用CCD照相机90，检测对准台91上的单晶硅上的对准标记94，最终将其变换为电信号进行处理。
现有的红外线照射进行穿过硅基板的对准的方法中，IC等对于可视光或者UV光不透明，由于通过穿过具有为了防止吸附作用散射非镜面光的表面的硅晶片检测排列标记来检测排列，存在精度不好的问题。
其中本实施例的半导体装置中，例如穿过对于较短波长的可视光或者UV光透明，并且表面不散射光的玻璃检测对准标记93、94，所以与现有技术相比，可以进行高精度的对准。
此外本实施例中使用单晶硅的对准标记94的对准边界比透明基板2整体，或者显示区域，或者设备整体的图案的对准边界要小，从而具有高精度。
由此，以后形成非单晶硅区域(非单晶硅薄膜5’的区域)以及公共金属配线22等的时候，通过更高精度的曝光系统将接触通孔21开口，可以使用金属配线22高效容易地连接具有高精度的图案的单晶硅区域和具有低精度图案的非单晶区域。
此外单晶硅和玻璃制的透明基板2由Van der Waals力结合。之后采用400℃～600℃的温度进行处理，在这里采用约550℃的温度，进行Si-OH+-Si-OH→Si-O-Si+H2O的反应，使变为原子之间强固的结合。进而如图1(c)所示氢离子注入部15的温度升温为氢元素从单晶硅脱离的温度以上，因此，可以以氢离子注入部15为界进行切开剥离。
其中单晶硅薄膜晶体管16a对于绝缘基板2，通过无机的绝缘膜3而结合。由此，与现有的使用粘着剂的场合相比，可以可靠地防止单晶硅薄膜14a被污染。
将剥离的绝缘基板2上剩下的单晶硅薄膜14a的不要部分腐蚀除去，在将单晶硅加工成岛状后，将表面的损伤层通过各向同性等离子腐蚀或者液体腐蚀除去，其中，该层通过液体腐蚀采用氢氟酸被轻腐蚀10nm。由此，如图1(i)所示，绝缘基板2上膜厚约50nm的单晶硅薄膜14a上形成MOSTFT的一部分。
其后如图1(d)所示，绝缘基板2的全面上通过采用SiH4和N2O的混合气体的等离子CVD，堆积膜厚约为200nm的第2SiO2膜4。进而其全面上利用SiH4气体通过等离子CVD，堆积膜厚约为50nm的非晶硅膜5。
非晶硅膜5上照射受激准分子激光，并加热使其结晶化，使多晶硅层成长形成非单晶硅薄膜5’的同时，提高了单晶硅薄膜14a和绝缘膜3的结合强度。
下面如图1(f)所示，为了保存设备的活性区域的部分，通过腐蚀将不要的多晶硅膜5’除去，得到岛状的图案。
下面，使用TEOS和氧气的混合气体，通过等离子CVD堆积膜厚约为350nm的SiO2膜，将其通过各向异性腐蚀的RIE腐蚀约400nm，之后作为非单晶硅薄膜晶体管1a的栅极绝缘膜，通过使用SiH4和N2O的混合气体的等离子CVD，形成膜厚约为60nm的SiO2膜7。此时，上述单晶硅薄膜14a的图案以及非单晶硅薄膜5’的图案的端部上形成侧壁。
下面如图1(g)所示，通过采用TEOS和O2(氧气)的混合气体的P-CVD，作为层间平坦化绝缘膜(保护层间绝缘膜)，堆积膜厚约为350nm的SiO2膜8。
如图1(h)所示，将接触通孔21开口，如图1(i)所示，在接触通孔21中形成金属(AlSi)配线22。
本实施例的半导体装置的制造方法中，如上所述，将单晶硅薄膜晶体管16a在非单晶硅薄膜(多晶硅薄膜)5’形成之前形成。由此，在保持绝缘基板2的平坦性的状态下，可以结合单晶硅基板，防止了结合不良等问题。
本实施例中，增大氢离子的注入能量，氢原子的最高位置位于从表面开始的较深位置，使单晶硅薄膜14a的膜厚变厚，在厚度为50nm到100nm时没有较大变化，但在300nm到600nm时，依次地TFT的S值变大，断开电流的增加明显。由此，单晶硅薄膜14a的膜厚虽然也依靠于杂质的掺杂密度，只要为600nm以下即可，优选约500nm以下，更优选100nm以下。
其中氢离子的注入能量设定为，使从该氢离子的注入能量扣除在栅极材料中的氢离子的，与栅极电极的膜厚相当的与投射范围相对应的能量后的能量，不超过栅极电极材料中的最重原子的与该栅极氧化膜中的投射范围相对应的能量。
由此，例如MOS型的单晶硅薄膜晶体管中可以防止，对于单晶硅基板照射的氢离子通过与栅电极材料或金属配线材料的构成原子冲突，弹出的栅电极材料的构成原子通过氧化膜，到达单晶硅处，污染单晶硅部分所导致的特性或可靠性的降低。
此外作为绝缘基板2，代替科宁公司的code1737(碱土类-铝硼硅酸玻璃)而采用科宁公司的code7059(钡-硼硅酸玻璃)的场合下，虽然为同样的结合，但是劈开剥离的成功率恶化。
这是由于如图8所示，code1737从室温附近开始升温至600℃的场合的和硅的线膨胀的差约为250ppm，而code7059与硅的线膨胀的差约为800ppm。
因此从提高劈开剥离的成功率的角度出发，从室温到600℃的场合的和硅的线膨胀的差优选约为250ppm以下。
该单晶硅薄膜晶体管16a，并不限定于本实施例的构成，例如底栅极(bottom gate)构造的MOS型薄膜晶体管也可以得到上述同样的效果。
实施例2
以下对于本发明的单晶硅基板，半导体装置以及其制造方法相关的其他的实施例进行说明。图2(a)到图2(i)为表示本发明涉及的半导体装置的其他的实施例的半导体装置的制造工序的剖面图。为了方便说明，对于与实施例1的半导体装置20中说明的部件具有相同机能的部件，省略其说明。
本实施例的半导体装置30，与上述实施例1的半导体装置20同样，在绝缘基板2上的不同区域上形成MOS型的单晶硅膜薄晶体管16a与非单晶硅薄膜晶体管1a。从而，对于本实施例的半导体装置30，与实施例1的半导体装置20同样，可以得到高性能，高机能的半导体装置。
另一方面，半导体装置30中，单晶硅薄膜晶体管16a在非单晶硅薄膜晶体管1a的形成之后形成这一点与实施例1不同。
本实施例中的半导体装置30在绝缘基板2上，具有SiO2膜3，非单晶硅薄膜晶体管1a，单晶硅薄膜晶体管16a，金属配线22等。
非单晶硅薄膜晶体管1a具有，非单晶硅薄膜5’，作为栅极绝缘膜的SiO2膜7以及栅电极6。单晶硅薄膜晶体管16a如上所述，在非单晶硅薄膜晶体管1a形成的绝缘基板2上，通过层间绝缘膜7而形成。
用于制作单晶硅薄膜晶体管16a的单晶硅基板10a在绝缘基板2上形成之前，实施用于制作MOS型的单晶硅薄膜晶体管的处理。具体地，形成栅极电极，栅极绝缘膜，注入源、漏极的杂质，对于P型和N型各个通道部分进行通道注入，其中通过使用P型硅基板，可省去N型的通道注入。栅电极上进行将层间平坦化膜，这里为由CVD将SiO2和沉积后BPSG熔化并进一步由CMP平坦化的膜切断为规定形状的工序。接着，表面上形成MOS型的单晶硅薄膜晶体管14a的单晶硅基板10a通过SC1洗净液洗净，除去颗粒进行表面的活化，在室温下通过玻璃基板从玻璃基板侧，利用可见光检测出单晶硅上的对准标记和透明基板侧的对准标记，从而进行对准并结合在绝缘基板2上。其中，进行加工使栅极长为0.35μm，接触以及金属配线部分的加工规则为了与大型玻璃基板的影印精度，以及结合时的排列精度相对应，线宽和间隔宽为2μm(微米)。
本实施例的半导体装置30中，MOS型晶体管形成为非单晶硅薄膜5’的区域和单晶硅薄膜14a的区域。各区域上形成同一导电型的晶体管中，迁移率，亚阈值系数，阈值中的至少一个在各个区域中不同。从而可以根据所希望的特性，在对应的单晶硅或非单晶硅薄膜区域中形成晶体管。
其中根据图2(a)到图2(i)说明上述半导体装置30的制造方法。
首先作为绝缘基板2，采用高应变点玻璃的科宁公司的code1737(碱土类-铝硼硅酸盐)，接着如图2(a)所示，在其表面上通过使用TEOS(TetraEthoxy Silane，即Si(OC2H5)4)与O2(氧气)的混合气体的等离子CVD，通过等离子化学气相成长(Plasma Chemical Vapor Deposition，以下记作P-CVD)，堆积膜厚约为100nm的SiO2膜。
进而在其表面上使用SiH4气体通过等离子CVD堆积膜厚约为50nm的非晶硅膜5。
接着如图2(b)所示，非晶硅膜5上照射受激准分子激光，并加热结晶化，成长多晶硅层，形成非单晶硅薄膜5’。对非晶硅膜5的加热并不限于受激准分子的照射加热，例如还可以通过其它激光加热，或使用炉加热。此外为了促进结晶的成长，非晶硅膜5’上至少添加Ni，Pt，Sn，Pd中的一种。
接着如图2(c)所示，将非单晶硅薄膜5’的规定区域腐蚀除去。
下面如图2(c)所示，为了构成非单晶硅TFT，通过使用SiH4和N2O气体的等离子CVD，在堆积作为80到100nm的栅极绝缘膜的SiO2膜7之后，形成栅极电极6。
下面如图2(d)所示，这如源、漏极的杂质离子，在其表面上通过使用TEOS(Tetra Ethoxy Silane，即Si(OC2H5)4)与O2(氧气)的混合气体的等离子CVD，堆积作为层间绝缘膜的膜厚约为250nm的SiO2膜4
其中本实施例的半导体装置30中，与上述实施例1的半导体装置20同样，进行氢离子注入等，从而制作成为MOS型的单晶硅薄膜晶体管16a的晶体管的工序部分完成的单晶硅基板10a。
之后将该单晶硅基板10a与将非单晶硅薄膜5’通过腐蚀而除去的规定区域比较，并且切为较小的形状，或者由KOH等通过各向异性腐蚀切断。
为了结合结晶硅，除去非单晶硅薄膜的部分预先通过含有低能量(约3keV)的卤化物的气体的GCIB(Gas Cluster Ion Beam)平坦化，之后通过使用TEOS或者TMCTS(Tetramenthylcyclotetrasiloxane)的PECVD形成约10nm的SiO2膜，进一步改善了结合性。
非单晶硅薄膜5’形成的绝缘基板2和单晶硅基板10a在由可以除去离子并活化表面的SC-1洗净后，如图2(e)所示，将单晶硅基板10a的氢离子注入部15侧在上述腐蚀除去的区域中在室温下通过实施1同样的方法排列，并紧密结合。其中SC-1洗净为一般的被称作RCA洗净的洗净法中的一种，使用氨和过氧水和纯水形成的洗净液。
单晶硅基板10a在绝缘基板2上的形成也可以在作为栅极绝缘膜的SiO2膜7的形成后，作为层间绝缘膜的SiO2膜4的堆积前。
其后，300到600℃，这里采用550℃的温度进行热处理，将单晶硅基板10a的氢离子注入部15的温度升温至氢离子从单晶硅脱离的温度之上。从而可将单晶硅基板10a以氢离子注入部15为界进行劈开剥离。该热处理也可以通过激光照射或包括约700℃以上的最高温度的退火将单晶硅基板10a的氢离子注入部15升温。
下面剥离的绝缘基板2上剩下的单晶硅基板10a的表面的损伤层通过各向同性等离子腐蚀或者液体腐蚀除去，其中，该层通过液体腐蚀采用氢氟酸被轻腐蚀20nm。由此，如图2(f)所示，在一枚的绝缘基板2上可以分别得到膜厚约50nm的非单晶硅薄膜5’和单晶硅薄膜14a。将单晶硅基板10a在室温下结合在绝缘基板2上之后，在300到350℃下进行约30分钟热处理，在550℃进行热处理，由劈开剥离导致的伴随劈开剥离的剥落减少。
此时已经得到了充分的Si和基板的结合强度，为了进一步提高该强度，其后在约800℃下进行一分钟退火处理。该处理也可与源、漏极的注入杂质的活性化一起进行。
如图2(g)所示，作为层间平坦化绝缘膜堆积SiO2膜8，如图2(h)所示，接触通孔21开口，如图2(i)所示，形成金属配线22的工序与实施例1一样。
本实施例的半导体的制造方法中，如上所述，预先形成非单晶硅薄膜晶体管1a，之后，形成单晶硅薄膜晶体管16a，与预先形成单晶硅薄膜晶体管的实施例1的半导体装置20相比，制造工序简单，并防止了单晶硅薄膜的污染。
实施例3
以下说明本发明的单晶硅基板，半导体装置以及其制造方法的其他实施例，图3(a)到图3(f)为表示本发明的半导体装置的其他实施例的半导体装置的制造工序的剖面图。为了方便说明，对于与实施例1，2中说明的部件具有相同机能的部件，省略其说明。
本实施例的半导体装置40如图3(f)所示，与实施例1同样，为在一枚的绝缘基板2上，形成非单晶硅薄膜晶体管和单晶硅薄膜晶体管的半导体装置，非单晶硅薄膜形成前形成单晶硅薄膜晶体管，这一点相同，但是，作为单晶硅薄膜晶体管而形成的晶体管不是MOS型，而是双极性的单晶硅薄膜晶体管，这一点不同。
这样，通过形成作为非单晶硅薄膜晶体管的MOS型，作为单晶硅薄膜晶体管的双极型的晶体管，可以得到与实施例1，2中说明的半导体装置20，30具有不同特性的半导体装置40。
其中双极型薄膜晶体管为，在第一导电型的半导体的基电极和发射极之间，设置狭窄的逆导电层(基极)，通过使发射极和基极之间的偏置在顺和逆之间变化，控制从发射机向基极流入的少数载流子的个数，控制在基极扩散并流入集电极的少数载流子产生的电流的晶体管。
该双极型薄膜晶体管没有形成MOS型的栅电极，所以构造简单同时提高制造效率，此外具有饱和区域中的线性优良，反应速度快的优点，由于可以处理线性信号，因此可以用于模拟放大器，电流缓冲器，电源IC。
双极型的单晶硅薄膜晶体管中，其接线图案按照相比于基极图案松宽松的设计规则而形成。
由此，形成双极型单晶硅薄膜晶体管的半导体装置的金属配线或金属配线的一部分可以与大型基板上的金属配线同时进行处理，降低成本并提高了处理能力。同时与其他的电路模块或TFT阵列的接续变得容易，降低了对于外部装置等的接续不良所导致的不合格率。
半导体装置40如图3(f)所示，在绝缘基板2上通过，SiO2膜3，包含由多晶硅构成的非单晶硅薄膜5’的非单晶硅薄膜晶体管1a，包含单晶硅薄膜14b的双极型的单晶硅薄膜晶体管16b，以及金属配线所构成。
这样在一枚的绝缘基板2上，形成有MOS型的非单晶硅薄膜晶体管1a，以及双极型的单晶硅薄膜晶体管16b，因此分别可以发挥MOS型，双极型或者非单晶硅薄膜，单晶硅薄膜的特性，可以得到对应于多种用途的半导体装置40。
其中利用图3(a)到图3(f)说明上述半导体装置40的制造方法。
绝缘基板2上使用科宁公司的code1737(碱土类-铝硼硅酸玻璃)，如图3(a)所示，在其表面上使用TEOS以及O2的混合气体，通过等离子CVD堆积膜厚约为20nm的SiO2膜3。
其中本实施例中的半导体装置40中，与实施例1，2的半导体装置一样，在绝缘基板2上形成单晶硅薄膜晶体管16b前，预先在单晶硅基板10b上从氢离子注入部劈开剥离，作出双极型的单晶硅薄膜晶体管16b的构造，在该状态下结合到绝缘基板2上。
具体地，首先形成双极型薄膜晶体管的PNP结合或者NPN结合的结合部分。其次通过氧化表面或在表面堆积氧化膜，形成膜厚约为200nm的SiO2膜13。接着形成具有将5*1016/cm2的计量的氢离子以规定的能量注入规定的深度的氢离子注入部15的双极型单晶硅薄膜晶体管。
这样对于双极型的单晶硅薄膜晶体管16b，与MOS型相同，也形成以规定的深度注入规定浓度的氢离子的氢离子注入部。
接着将单晶硅基板10b以合适的形状切断，在绝缘基板2上形成。
将绝缘基板2以及切断的单晶硅基板10bSC-1洗净，活性化后，如图3(b)所示，将单晶硅薄膜晶体管16b的氢离子注入部15侧与绝缘基板2上的腐蚀除去区域，在室温下以与实施例1相同的方法进行对准，紧密结合。
本实施例的半导体装置40中，如图4所示在P，N各个区域内注入杂质，表示了集电极25，基极26，发射极27平面地配置的平面(Lateral)构造的双极性的薄膜晶体管，但是像现有的双极型薄膜晶体管那样，也可以为纵型构造。此外也可扩散杂质形成结合部，也可使用SIT(Static InductionTransistor)或者二极管。
但是如本实施例那样，通过形成平面型的双极型薄膜晶体管，没有必要在形成前进行平面化处理，可以简化制造工序，提高生产效率。
之后，采用400℃～600℃的温度进行处理，在这里采用约550℃的温度，将单晶硅基板10b的氢离子注入部15的温度提高到氢离子从硅脱离的温度，从而可以以氢离子注入部15为界将单晶硅基板10b的不要部分11劈开剥离，可以在绝缘基板2上制作双极型的单晶硅薄膜晶体管16b。
下面将绝缘基板2上残留的单结晶硅基板10b的表面的损伤层，通过各向同性等离子腐蚀或者液体腐蚀除去，其中，该层通过液体腐蚀采用氢氟酸被轻腐蚀20nm。由此，如图3(c)所示，绝缘基板2上形成了膜厚约为80nm的双极型的单晶硅薄膜晶体管16b.
之后如图(3)所示，在绝缘基板2的全面上通过使用SiH4和O2的混合气体的等离子CVD，堆积作为层间绝缘膜的膜厚约为200nm的SiO2膜4。进而如图3(d)所示，在其表面上通过使用SiH4气体的等离子CVD，堆积膜厚约为50nm的非晶硅膜5。
下面如图3(e)所示，由受激准分子激光照射加热非晶硅膜5，使其结晶化，使多晶硅层成长形成非单晶硅薄膜5’，此时可以提高双极型的单晶硅薄膜晶体管16b对于绝缘基板2的结合强度。
下面如图3(f)所示，留下成为非单晶硅薄膜5’的设备的活性区域的部分，将不要的硅膜通过腐蚀除去，得到岛状的图案。通过使用TEOS和氧气的混合气体的等离子CVD堆积作为栅极绝缘膜的膜厚约为350nm的SiO2膜7，进而将约350nm的光致抗蚀膜作为树脂平坦化膜全面地涂覆，通过包含氧气和CF4的气体利用各向异性腐蚀的RIE(Reactive Ion Etching)将上述树脂平坦化膜的全部和SiO2膜4的一部分腐蚀(图中未示)，平坦化之后，通过使用SiH4和N2O的混合气体的等离子CVD，堆积作为栅极绝缘膜的膜厚约为60nm的SiO2膜7。
接着形成SiO2膜7上的栅极电极6，从而可以得到由栅极电极6，作为栅极绝缘膜的SiO2膜7，以及非单晶硅薄膜5’构成非单晶硅薄膜晶体管1a。
之后的作为层间平坦化绝缘膜的SiO2膜8的形成，接触通孔21的开口，以及金属配线22的工序与上述实施例1，2相同，省去其说明。
如上所述，本实施例的半导体装置4的制造方法，在双极型的单晶硅薄膜晶体管16b形成后，形成由多晶硅薄膜构成非单晶硅薄膜晶体管1a，因此在平坦的绝缘基板上可以直接地结合，结合工序容易，可以提高双极型单晶硅薄膜晶体管16b的对于绝缘基板2的结合强度。
此外形成的单晶硅薄膜晶体管为双极性，因此不需要平坦化处理，降低了制造成本。此外与MOS型的场合同样，也可预先将金属配线的一部分形成进行平坦化处理，这样可以提高集成化密度。
本实施例的半导体装置40中，如图3(f)所示，没有分离晶体管群，如果发生漏电或干扰的问题时，当然可以进行元件分离。
实施例4
以下说明本发明的单晶硅基板，半导体装置以及其制造方法的其他实施例，图5(a)到图5(f)为表示本发明的半导体装置的其他实施例的半导体装置的制造工序的剖面图。为了方便说明，对于与实施例1到3中说明的部件具有相同机能的部件，省略其说明。
本实施例的半导体装置50在一枚的绝缘基板上，形成MOS型的单晶硅薄膜晶体管，和MOS型的非单晶硅薄膜晶体管，这一点与实施例1的半导体装置20相同，另一方面，使用连续晶界硅(Continuous Grain Silicon)作为非单晶硅薄膜，这一点与上述实施例1的半导体装置20不同。
这样作为非单晶硅薄膜使用连续晶界硅，相比于从而多晶硅构成的非单晶硅薄膜晶体管，可以得到特性高的非单晶硅薄膜晶体管1b。
本实施例的半导体装置50在绝缘基板2上具有，SiO2膜3，MOS型的非单晶硅Si薄膜晶体管1b，MOS型的单晶硅薄膜晶体管16a。
特别是非单晶硅薄膜晶体管1b作为非单晶硅薄膜52’，采用结晶成长方向一致的多晶硅，即所谓连续晶界Si(Continuous Grain Silicon)而形成。
相对于现有的连续晶界硅区域中形成的N通道TFT的约100cm2/V·sec的迁移率，形成本实施例的半导体装置50的液晶显示用有源矩阵基板中，单晶硅薄膜14a区域上形成的N通道TFT可以得到约550cm2/V·sec的迁移率，由此，可以得到相比于现有技术可以进行高速应答的有源矩阵基板。
通过该液晶表示用有源矩阵基板，相比于驱动器与非单晶硅薄膜52’的区域上形成的设备要求7到8V的信号和电源电压，单晶硅薄膜14a的区域上形成的设备的定时控制器可以在2.7V的信号和电源电压下稳定地动作。
这里利用图5(a)到图5(f)说明上述半导体装置50的制造工序。
本实施例中与上述实施例1相同，首先使用科宁公司的code1737(碱土类-铝硼硅酸玻璃)作为基板2，如图5(a)所示，在其表面整体上通过使用TEOS和O2的混合气体的等离子CVD堆积约100nm的SiO2膜3。
进而如图5(b)所示，SiO2膜的表面整体上通过使用SiH4和N2O的混合气体的等离子CVD堆积约200nm的SiO2膜52。
SiO2膜52中在规定的区域内，通过腐蚀形成开口部之后，为了控制上述开口部中非晶硅薄膜51的表面的亲水性，将非晶硅薄膜51的表面较薄地氧化并形成氧化膜(SiO2膜)，其上旋转涂覆醋酸Ni水溶液。
接着，在580℃的温度下约进行8小时的固相成长，促进结晶成长方向一致的结晶成长的多晶硅，即连续晶界硅(Continuous Grain Silicon)成长，形成连续晶界硅薄膜51’。
进而如图5(c)所示，除去连续晶界硅薄膜51’上的SiO2膜52。之后腐蚀除去连续晶界硅薄膜51’的规定区域。
其中与实施例2的场合相同，通过低能量(约3keV)的卤化物的气体的GCIB使表面平坦化，进一步改善了结合性。本实施例的半导体装置50中，与上述实施例1同样通过劈开、薄膜化，制作MOS型的单晶硅薄膜晶体管的构造，准备以规定的浓度、规定的能量注入氢离子的单晶硅基板10a。
接着如图5(d)所示，将形成连续晶界硅薄膜51’的绝缘基板2以及单晶硅基板10aSC-1洗净并活化后，将单晶硅基板10a的氢离子注入部15侧与上述腐蚀除去的区域，在室温下采用与实施例1同样的方法进行对准，紧密结合。
此时，连续晶界硅薄膜51’和单晶硅基板10a之间至少离开0.3μm，优选0.5μm以上。这样防止了后述的制造工序中使用的Ni，Pt，Sn，Pd等的金属原子向单晶硅薄膜14a的区域扩散，可使单晶硅薄膜晶体管的特性稳定化。
之后通过激光照射或者含有约700℃以上的最高温度的退火，将单晶硅基板10a的氢离子注入部15的温度升温至氢原子从单晶硅脱离的温度以上，从而如图5(e)所示，将单晶硅基板10a的不要部分11以氢离子注入部15为界劈开剥离。
下面将绝缘基板2上残余的单晶硅薄膜10a的损伤层通过各向同性等离子腐蚀或者液体腐蚀除去，其中，该层通过液体腐蚀采用氢氟酸被轻腐蚀约10nm。
由此，绝缘基板2上，可以分别形成膜厚约50nm的连续晶界硅薄膜51’和单晶硅薄膜14a。
下面将连续晶界硅薄膜51’上的不要部分腐蚀除去。
下面在设备的活性区域附近的SiO2膜处形成开口部，使用SiO2膜作为掩膜，为了促进结晶成长将添加的Ni除气，从而注入高浓度的P+离子(15keV，5*1015/cm2)，通过RTA在约800℃的温度下进行一分钟的热处理。
留出物理上的空间，使单晶硅薄膜14a中Ni原子不扩散，处理过程中具有混入极少量的Ni原子的可能性，其中，单晶硅薄膜14a的活性区域也优选进行除气，在以空间优先的场合下，可以省去作为一种设计上的选择的除气。
留下成为设备的活性区域的部分，将不要的连续晶界硅薄膜51’的不要部分和单晶硅薄膜14a腐蚀除去，得到岛状的图案。
下面使用TEOS和氧气的混合气体通过P-CVD堆积膜厚约为350nm的SiO2膜，将其通过各向异性腐蚀的RIE腐蚀约400nm，之后通过使用SiH4和N2O的混合气体的等离子CVD，形成作为栅极绝缘膜的膜厚约为60nm的SiO2膜7。
此时，连续晶界硅薄膜51’的图案以及单晶硅薄膜14a的图案的端部上形成侧壁。
之后形成作为层间平坦化绝缘膜的SiO2膜，对于接触通孔21的开口以及金属配线22的工序，因与上述实施例1，2相同所以省去其说明。
如上所述本发明的半导体装置50的制造方法在作为非单晶硅薄膜的多晶硅形成后，形成单晶硅薄膜晶体管16a，之后形成作为非单晶硅薄膜晶体管1b的栅极绝缘膜的SiO2膜7，减少了SiO2膜的数量，简化了工序。
实施例5
以下说明本发明的单晶硅基板，半导体装置以及其制造方法的其他实施例，图6(a)到图6(h)为表示本发明的半导体装置的其他实施例的半导体装置的制造工序的剖面图。为了方便说明，对于与实施例1到4中说明的部件具有相同机能的部件，省略其说明。
本实施例的半导体装置60在一枚的绝缘基板2上形成双极型的单晶硅薄膜晶体管和MOS型的非单晶硅薄膜晶体管，这一点与实施例3的半导体装置40一样。
另外作为单晶硅薄膜晶体管，形成底栅极的构造的晶体管，这一点与上述实施例3的半导体装置40不同。
本实施例的半导体装置60对于，到图2(c)所示的单晶硅基板的结合、劈开分离为止的工序，和实施例2的半导体装置30同样的制造工序，制作的半导体也与半导体装置30具有相同的构造。
之后的工序中，如图6(i)所示，单晶硅设备部分的元件分离后，整体地形成层间绝缘膜，在其上形成非晶硅的TFT以及电路而形成栅极电极6，在其上形成岛状的栅极绝缘膜62，无掺杂的非晶硅63，进而形成作为N+非晶硅薄膜64以及源、漏极的配线的金属配线65。
图中虽然未示出，为了进行液晶显示等，进而在其上形成保护绝缘膜，平坦化膜，用于显示的透明导电膜。
参照图6(a)到图6(h)说明上述半导体装置60的制造方法。
首先如图6(a)所示作为绝缘基板2，使用科宁公司的code1737(碱土类-铝硼硅酸玻璃)，在其表面整体上通过使用TEOS和O2的混合气体的等离子CVD，堆积膜厚约为50nm的SiO2膜3。
这样与上述实施例3中的半导体装置40同样，准备预先劈开薄膜化后制作成为双极型的单晶硅薄膜晶体管构造的16b的单晶硅基板10b，以规定浓度规定的能量注入氢离子后，将其以规定的尺寸切断。
将绝缘基板2和切断的单晶硅基板10bSC-1洗净活性化之后，如图6(b)所示，将单晶硅基板10b的氢离子注入部15侧用与实施例1同样的方法排列于规定的位置，在室温下使其紧密的结合。虽然图中未示，在单晶硅基板上也可以预先设定金属配线，该场合下具有高集成化的优点。
其后采用400℃～600℃的温度进行处理，在这里采用约550℃的温度，将单晶硅基板10b的氢离子注入部15的温度提高到氢离子从硅脱离的温度，如图6(c)所示，从而可以以氢离子注入部15为界将单晶硅基板10b劈开剥离。预先形成金属配线的场合下，如果忽视小丘的形成，在该温度即使金属是Al类合金，只要在熔点之下，就可以使用。
其后将绝缘基板2上残余的单晶硅薄膜14b的一部分腐蚀除去，将单晶硅薄膜14b加工为岛状之后，将表面的损伤层通过各向同性等离子腐蚀或者液体腐蚀除去，其中，该层通过液体腐蚀采用氢氟酸被轻腐蚀10nm。
这样绝缘基板2上形成了膜厚约为50nm的单晶硅薄膜14b构成的MOS型的薄膜晶体管的一部分。
之后如图6(d)所示，绝缘基板2的全面上通过采用SiH4和N2O的混合气体的等离子CVD，堆积膜厚约为200nm的SiO2膜(层间绝缘膜)61。
进而在其全表面上通过喷涂堆积TaN薄膜，加工为规定的图案，形成栅极电极6以及栅极总线等的栅极层的配线。
栅极层的配线材料不限于本材料，对应于电阻，耐热性，与后序的制造过程的适合性，可以选择Al或Al合金等种种的金属材料。
如图6(e)所示，通过采用SiH4和NH3的混合气体的等离子CVD，形成作为栅极绝缘膜的膜厚约为200nm的氮化硅膜62。接着在其上通过SiH4和PH3的混合气体，顺次连续地堆积掺杂了P的膜厚约为30nm的N+非晶硅膜64。
接着如图6(f)所示，无掺杂与掺杂P的非晶硅膜被腐蚀为岛状，并留下成为晶体管的部分，进而如图6(g)所示，作为其上用于源极总线配线的金属膜65，通过喷涂堆积T薄膜，加工为规定的图案。
用于源极总线配线的金属膜65，并不限定于Ti，对应于电阻，耐热性，与后序的制造过程的适合性，可以选择Al或Al合金等种种的金属材料。
如图6(h)所示，将非晶硅63的岛状的图案的规定(源极到漏极间的通道部分)的区域的N+层(无掺杂层的一部分也一起被腐蚀)腐蚀除去，形成非晶硅TFT。
之后通过作为保护绝缘膜的使用SiH4气体和NH3气体的等离子CVD，堆积约200nm的氮化硅膜。
之后与使用通常的非晶硅的有源矩阵基板的制造工序一样，例如树脂层间膜的形成通过显示用透明电极的形成，完成液晶显示中采用的有源矩阵基板。
本实施例的半导体装置60如下所述，作为非单晶硅薄膜晶体管1c，使用非晶体硅，使非单晶硅薄膜的制造工序简单化，半导体装置60低成本化。此外通过作为非晶硅的特征的闭合电流特性，半导体装置60可以用于低耗电型的LCD。
非单晶硅薄膜晶体管1c使用非晶硅作为非单晶硅薄膜，但并不限定于此，也可为多晶硅薄膜或者连续晶界硅薄膜。
进而非单晶硅薄膜晶体管1c的构造中，绝缘基板2侧上配置有栅极电极6，即所谓底栅极的构造。非晶硅的形成变得容易，工序简化生产率提高，并实现了半导体装置的低成本化。
非单晶硅薄膜晶体管1c为底栅极构造，但并不限于此，也可以从基板侧按照非单晶硅，栅极绝缘膜，栅极的顺序而形成。
上述实施例1到5中说明的各半导体装置如图7所示，可以作为具有显示部72的有源矩阵基板70上形成的高机能电路部(高速DAC，高速的定时控制器，图像处理电路)71而形成。另外也可将该有源矩阵基板70用于显示面板形成显示装置。
上述实施例1到5的单晶硅薄膜晶体管16a，16b，也可在其栅极层上层通过高熔点金属形成配线层。
这里使用TiW合金形成需要进行细微加工的电路部分的配线，进而通过TEOS或SiH4和N2O的气体等的CVD，PECVD形成层间绝缘膜之后，通过CMP进行平坦化，其中也可将氢离子以规定的能量规定的浓度注入。
这样在基板上预先形成金属配线的单晶硅薄膜晶体管，形成氧化膜厚通过进一步形成金属配线，可以得到双金属配线构造的半导体装置，形成进一步高集成密度的高机能电路。
其中高熔点金属的配线层如果对于单晶硅基板的劈开剥离时的热处理温度具有耐热性即可，可以使用多晶硅，各种金属的硅化物，Ti，W，Mo，TiW，TaN，Ta等材料。进而使用激光进行单晶硅基板的劈开剥离时，耐热性也可较低。
本发明不限于上述实施例中说明的内容，例如非单晶硅形成法，层间绝缘膜的材料，膜厚等，也可以采用本领域人员所公知的其他方法实现。
由单晶硅形成的半导体设备也不限定于MOS型晶体管，双极性晶体管，例如也可以为SIT，二极管等。
例如上述单晶硅薄膜设备优选具有，MOS型单晶硅薄膜晶体管，以及含有肖特基型或PN结合型的二极管的图像传感器或者CCD型图像传感器。这样的包含有CCD型图像传感器和PN结型二极管的半导体装置的一例，如图20的剖面图所示。这样使用单晶硅薄膜14c形成图像传感器17，也可以与图中未示的MOS型单晶硅薄膜晶体管一起设置在绝缘基板2上。其中运送栅极12a的材料使用与上述MOS型单晶硅薄膜晶体管的栅极材料相同的材料，由此，可以单独地在不同区域中集成化不同设计或构造的的薄膜设备，可以容易地集成现有的方法中极难共存的图像传感器等的CMOS设备与构造不同的设备，从而发明了现有技术中不可能的高机能设备。
本发明的半导体装置可以将这样的特性不同的多种的半导体设备在同一玻璃基板上一体地集成化，这即为本发明重要的优点。
此外上述实施例1到5中，列举了形成具有两种不同特性的薄膜硅晶体管的例子，本发明并不限定于此，也可在一枚基板上形成三种以上特性不同的设备。
例如构成作为单晶硅薄膜晶体管形成MOS型晶体管以及双极性晶体管，作为非单晶硅薄膜晶体管形成MOS型晶体管的半导体装置的场合下，可以在一枚基板上形成具有三种特性的半导体装置，从而得到更高性能，高机能的半导体装置。这样的半导体装置的一例如图19所示。该图19相当于上述实施例中图1(f)到图3(f)所示的制造的一工序的剖面图。
此外该半导体装置中，优选单晶硅构成的MOS型薄膜晶体管的单晶硅薄膜，相比于双极型薄膜晶体管的单晶硅薄膜的膜厚小的情况。
通常MOS型薄膜晶体管的膜厚薄时容易得到良好的特性，双极型薄膜晶体管的膜厚较厚时可以得到良好的特性。
对于单晶硅薄膜构成的MOS型薄膜晶体管，其栅极线宽优选在1μm以下。此外对于单晶硅薄膜构成的双极型薄膜晶体管，其基极宽优选在2.5μm以下。
进而基极宽更加优选在1μm以下。基极宽越窄，少数载流子的扩散通过效率越好时间越短。
由此，晶体管的开关速度加快。
实施例6
以下说明本发明的单晶硅基板，半导体装置以及其制造方法的其他实施例，为了方便说明，对于与实施例1到5中说明的部件具有相同机能的部件，省略其说明。
本发明的实施例中，在实施例1到5的半导体装置中，单晶硅基板的结合前的厚度小与100μm约为70μm，其中单晶硅基板的结合前的厚度以外都使用相同的材料，方法，玻璃基板和硅基板的结合性在任何场合下都很好，特别是大幅地降低了基板的四个角的结合不良。
本实施例中，采用IC卡中使用的研磨法将注入氢离子后的厚度减少。单晶硅的厚度从结合性的观点来看越薄越好，考虑到操作的容易性，优选50μm到100μm左右。
上述实施例1到6中，说明了MOS型的晶体管，本发明的MOS型晶体管没有限定，例如即使MIS型的晶体管，可以得到与使用MOS型的晶体管同样的效果。
这里MIS型的晶体管是指具有，使用作为栅极绝缘膜的氮化硅膜，所以通过介电常数较高的栅极绝缘膜，即使相同的膜厚电场效果也可以增强，虽然栅极的漏电增加但可以在低电压下动作等的特性晶体管。
实施例7
以下说明本发明其他的实施例。
上述实施例中说明了单晶硅基板上形成半导体元件构造之后，单晶硅基板分断(separation)成为绝缘基板上的单晶硅薄膜的情况。本发明不限于此，将没有形成半导体元件构造的单晶硅基板分断成为绝缘基板上的单晶硅薄膜，之后单晶硅薄膜上形成板弹体元件构造。
本实施例的SOI基板101如图10所示，由将透光性基板(绝缘基板)102与单晶硅薄膜基板105结合形成。
详细地，透光性基板102中积层有氧化硅膜(绝缘膜)103。该透光性基板102例如为透光性非晶硅高应变点无碱玻璃基板，使用例如科宁公司的科宁(注册商标)#1737玻璃那样的碱土类-铝硼硅酸玻璃。此外单晶硅薄膜105中覆盖有氧化硅膜(覆盖膜)104。形成结合氧化硅膜103和氧化硅膜104的结合部，这样根据图11(a)到图11(g)说明形成该SOI基板101的顺序。
对于图11(a)中所示的透光性基板102，氧化硅膜103成膜。由此，如图11(b)所示，透光性基板102上氧化硅膜103成为层积的状态。设置该氧化硅膜103是因为透光性基板102单独的润湿性(亲水性)不充分。
此外氧化硅膜103形成为约100nm的膜厚，该氧化硅103优选形成为例如40到300nm的厚度。成膜方法没有特别的限制，通过例如等离子化学气相成长法(等离子CVD(Chemical Vapor Deposition)法)，在真空室中，将TEOS(Tetra Ortho Silicate)气体和氧气混合，在320℃下通过等离子放电，形成约100nm左右(TEOS-O2等离子法)。
此外氧化硅膜103在较低的温度(300到400℃)的非热平衡下成膜，硅和氧的组成比不为正确的1∶2，例如为1∶1.9的情况，即本实施例的氧化硅膜103为所谓的氧化硅膜，SiO2类绝缘膜，再例如900℃左右氧化时，在热平衡下进行反应，硅和氧的比例为1∶2。
此时氧化硅103的表面凹凸中的凹凸的最大倾斜面与基板平面所成的角度的正切(tangent)为0.06以下。详细地，例如氧化硅膜103的表面的1到5μm见方的范围测定的高度为5nm以下的凹凸的最大倾斜面，与透光性基板102表面所成的角度的正切最大为0.06以下，对于该表面的凹凸状态在后面叙述。
另外，如图10所示单晶硅薄膜105由图11(c)所示的单晶硅基板106做成。
单晶硅基板106表面经过热处理，如图11(d)所示被氧化膜硅104覆盖。氧化硅膜104的氧化膜的厚度约为100nm，该氧化硅膜104的氧化膜厚度优选为5nm到300nm。该氧化膜厚更加优选40到300nm，该氧化硅膜104为SiO2类绝缘膜。
下面如图11(e)所示，在箭头方向将氢离子注入单晶硅基板106的规定的面(氢离子的注入面)，其中图11(e)所示，氢离子注入面(氢离子注入部)110设定在规定的深度。
接着如图11(f)所示，将图11(c)所示的透光性基板102和图11(e)所示的单晶硅基板106分别用SC1液洗净，干燥后结合，下面对于洗净干燥进行说明。
本实施例中被作为覆盖膜的氧化硅膜103覆盖的透光性基板102和，表面氧化处理并覆盖有氧化硅膜104的单晶硅基板106，无粘合剂的结合在一起，从而各个膜的的表面状态，表面的清洁度，表面的活性度非常重要。
这里无粘合剂的结合是通过van der Waals力的作用，电气双极子的作用，氢原子结合的作用而实现的。其中再结合的基板之间的上述三种作用的平衡相似的场合下，结合比较容易。
首先将由氧化硅膜103覆盖的透光性基板102和，表面氧化处理并附该氧化硅膜104的单晶硅基板106由SC1液洗净。
SC1液为将市场上的氨水(NH4OH：30％溶液)和过氧水(H2O2：30％溶液)和纯水以规定的比例制成，例如将上述各溶液以5∶12∶60的比例混合
这样做成的SC1液中，将透光性基板102和单晶硅基板106浸泡10分钟。
例如“超洁净ULSI技术”(大见忠弘著，培风馆，P.172)中所述，氨水轻腐蚀氧化硅表面，所以优选长时间浸泡。
之后通过使用纯水的流水，洗净10分钟，完成洗净。该纯水的电阻系数例如为10MΩcm以上。之后通过旋转干燥剂迅速干燥。接着将氧化硅膜103覆盖的透光性基板102和，表面氧化处理并覆盖有氧化硅膜104的单基硅基板106结合。
下面分断单晶硅基板106，形成单晶硅薄膜105的时候，在600℃，进行30分钟的电路退火或灯退火。由此，如图11(g)所示，氢离子注入面110处单晶硅基板106a分离，剥离，形成了具有单晶硅薄膜105的SOI基板101。该场合下结合部的结合性没有恶化。
SOI基板101表面的单晶硅薄膜105设定为使硅膜厚为优选的300nm。此外单晶硅薄膜105的基板面的方位设定为(100)，(110)，或(111)。由此，可以得到具有镜面的十分平坦的面，即可以制造具有无需表面研磨的平坦的硅膜面的SOI基板。
这里根据图12说明图11(b)中氧化硅膜103的表面状态。
透光性基板102上的氧化硅膜103如图12所示，表面上有凹凸。该表面像为从氧化硅膜103的表面的AFM(Atomic Force Microscope)像，抽出特定的直线上的剖面上的凹凸的数据。。
本实施例的氧化硅膜103的表面凹凸的最大倾斜角，与基板表面所成的角度的正切(tangent)为0.04以下。其中透光性基板102的表面与图12中高度为0的点划线平行。
将这样形成的氧化硅膜103和氧化硅膜104覆盖的单晶硅基板106SC1洗净，通过纯水洗净后干燥并结合，将氧化硅膜103和氧化硅膜104以较小的力结合，其中在结合时只有在最初加力，之后产生自发的结合力。该自发的结合力以下称为具有自我结合性。
其中，例如现有的构成中，使用图16表示基板上的氧化硅膜的剖面的一例。该场合下在基板上氧化硅膜以500nm以上的膜厚形成。如图16所示，表面凹凸的最大倾斜面与基板表面所成的角度的正切为0.06以上。该场合下现有的氧化硅膜的表面的凹凸的绝对值(从基板表面其垂直方向的变动)，与例如图12所示的本实施例的氧化硅膜103的表面凹凸的绝对值为相同程度或者要小一些。
这里图16所示的氧化硅膜层积的基板和，单晶硅片结合的场合下，不能自发地结合，即表面凹凸的最大倾斜角与基板所成的角的正切为0.06以上时，没有自我结合性。
单晶硅基板106上的氧化膜104是在原本平坦的单晶硅基板106上，在热平衡下形成的热氧化膜。即例如市场上的单晶硅基板106一般具有平坦性，由此，形成规定的厚度的覆盖膜的场合下的平坦度在一定程度上可以预测，该氧化硅膜104在膜厚到500nm为止，可以得到一定程度的平坦性。
这样对于由微粗糙度产生表面凹凸，结合力下降，即使改善结合前的洗净条件，也不能得到充分的结合力。从而，在剥离、分离中单晶硅薄膜的膜脱落也不可避免，即存在只靠洗净并不能解决问题的情况。
对于表面凹凸的最大倾斜角的正切为0.06以上的氧化硅膜层积的基板，利用化学机械研磨法(CMP(Chemical Mechanical Polishing))等进行表面研磨。由此，可以使覆盖的氧化硅膜的表面凹凸的最大倾斜角与基板表面所成的角度的正切减小为小于0.06，优选小于0.04。该场合下，氧化硅膜层积的基板和单晶硅片可以对接结合。
本实施例的氧化硅膜103覆盖的透光性基板102，在由SC1洗净液洗净后，测量润湿性，具体地如图13所示，利用接触角测定装置测定对于水W的接触角θ。
利用接触角测定装置，在断面观察方向上，拍摄水W滴在氧化硅膜103的表面上的瞬间的图像。其中，将水滴端部与氧化硅膜103表面接触处的切线(点划线)与透光性基板102的表面所成的角度作为接触角θ进行测定。
透光性基板102以及水滴W设定为25℃，从滴下后瞬时的图像测定接触角，滴下的水量为1微升。作为滴下的水W采用大塚制药株式会社的“注射用蒸馏水”。
具有如图12所示的表面凹凸，覆盖有本实施例的氧化硅膜103的透光性基板102，在SC1洗净后测定为对于水W具有10以下的接触角。该场合下，如上所述氧化硅膜103与透光性基板102的表面凹凸的最大倾斜角所成的角度的正切为0.04以下。
此外进行氧化处理，对于在氧化硅膜104处覆盖的单晶硅基板106，与透光性基板102同样测定润湿性。该场合下，在SC1洗净后测定为对于水W具有10以下的接触角。
接着如上所述，将氧化硅膜103和氧化硅膜104在干燥后对接，其仅靠较小的力并通过自我结合性结合在一起。
这里结合在一起后的结合力，可以如下地进行估计，即结合力的评价可以通过将结合在一起的薄膜从端部剥落的实验来进行。根据E.M.Lifshitz与L.D.Landau所著的“弹性理论”(左藤常三译东京图书)从物体上对于厚h的薄膜，在剥离面上克服表面牵引力，通过其中作用的外力进行剥离的时候，每单位长度的结合力α为
α＝{Eh3/24(1-σ2)}(θ2ζ/θx2)2
其中E为薄膜的杨氏系数，σ是薄膜的泊松比，h是薄膜的厚度，x是薄膜结合的平面的横向的轴，ζ是薄膜的法线方向的剥离位移，图17中概略地表示了其式样，如图17所示从结合面端部(x＝0)，在横向移动x的坐标处的空隙厚为ζ，ζ和x为变量。另外图17中带T起赋予从物体28剥离薄层29的力的作用。即从物体28利用带将薄层29剥离的场合下，薄层29的从结合面开始的位移ζ的2阶微分赋予结合力。这样可以通过求出ζ大小的法线方向的位移的对于x轴的2阶偏微分系数得到结合力α。
这里如上述图11(f)所示，表面凹凸的最大倾斜角与基板面所成的角度的正切(tangent)为0.06以下的透光性基板102和单晶硅基板106对接的场合下，结合力由上述方法评价，此时可以得到0.6N/m以上大小的结合力。
此外例如表面凹凸的最大倾斜角与基板所成的角度的正切(tangent)为0.06以上的场合中，没有自我结合性，该场合下的结合力仅为0.2N/m。
这里的结合力的评价是在结合之后，通过热处理增强结合力之前进行的。即例如之后通过进一步进行热处理，可以进一步提高结合力。这样本实施例的SOI基板101在氧化硅膜103和氧化硅膜104结合之后，再通过热处理增强结合力之前，结合力为0.6N/m以上。因此，例如与结合后的结合力为0.2N/m左右的SOI基板上进行热处理的场合相比，在热处理之后，可以得到更大的结合力。
此外作为透光性基板102的覆盖膜的氧化硅膜103如上所述，通过通入TEOS气体与氧气的混合气体而成膜的等离子化学气相成长法，在320℃左右的温度下制作。即通过等离子化学气相成长法成膜的氧化硅膜103是与作为覆盖膜的氧化硅膜104容易结合的膜。
此外该覆盖膜可以通过，向目标氧化硅通入氩气和氧气，并利用RF反应性喷涂而制作，该场合下，微粗糙度导致的表面凹凸所成的角的正切约为0.06以上，另外，与水W的接触角θ为10°以上。该场合下即使对接层积覆盖膜的基板和单晶硅片，也不能通过自我结合性进行结合。
如上所述本实施例中的SOI基板101为，将具有与透光性基板102的表面所成的角度的正切为0.06以下的值的表面凹凸的氧化硅膜103，与作为覆盖膜的氧化硅膜104相结合而形成。
SOI基板101构成为，使氧化硅膜103的表面和氧化硅膜104的表面对于水W的接触角θ为10°以下。
SOI基板101的氧化硅膜103通过使用TEOS气体和氧气的混合气体的等离子化学气相成长法成膜。
通过该构成氧化硅膜103和氧化硅膜104的结合力可以为0.06以上。SOI基板101由于以高结合力构成，因此不会发生剥落。此外由于不发生剥落，提高了合格率并降低了成本。
这里为了结合氧化硅膜103和氧化硅膜104，其各自的膜的表面状态，表面的清洁度，表面的活性度很重要。此外该结合力通过van der Waals力作用，电气双极子作用，氢原子结合作用而实现。当这些作用的平衡相似时，结合变得容易。通过上述构成，可在对接的表面之间使这些作用的平衡相似，从而如上所述提高结合力。
下面说明绝缘基板上除了单晶硅薄膜，还具有多晶硅膜的SOI基板的一例。该场合下，例如绝缘基板的一部分上形成了多晶硅膜，其后部分地形成了单晶硅薄膜。
图14(a)到图14(h)为表示SOI基板的制造顺序的一例的剖面图。为了制造该SOI基板，首先如图14(a)所示在透光性基板102上，如图14(b)那样层积作为绝缘膜的氧化硅膜113。
下面如图14(c)所示，通过等离子化学气相成长法，通入甲硅烷气体和氢体，形成非晶硅膜114。
接着进行脱氢退火，之后如图14(d)所示通过箭头所示的受激准分子激光的照射等将制作多晶硅TFT处熔化。之后在该熔化区域进行多晶化，如图14(e)所示，形成多晶硅膜114a。
下面，为了通过影印形成承载单晶硅片的位置，腐蚀硅膜，除去多晶硅膜114b。使余下的多晶硅膜114a如图14(f)所示成为多晶硅区域112。接着，通过SC1液，纯水洗净后，干燥。如图14(g)所示将单晶硅基板106的氧化硅膜104对接到氧化硅膜113上。
之后与上述实施例同样，通过电炉或灯进行热处理，如图14(h)所示，从氢离子注入面110处开始将单晶硅基板106剥离分离，得到单晶硅薄膜105。
这里单晶硅薄膜105的膜厚如果设定为与多晶硅区域112相同，则在制作使用该多晶硅区域112和单晶硅膜5的TFT的过程中非常有用。
这里如上制作的SOI基板111为透光性基板，特别是可以容易地应用于显示装置。例如形成使用单晶硅薄膜105的薄膜晶体管。可以将该薄膜晶体管应用于TFT液晶显示(LCD：Liquid Crystal Display)装置，TFT有机电致发光(OLED：Organic Light Emitting Diode)显示装置等显示装置中。
根据图18说明该显示装置的一例。
液晶显示装置131如图18所示，具有控制部132，栅极驱动器133，源极驱动器134，液晶显示部135所构成的液晶显示面板136，其中液晶面板136为利用上述SOI基板111制作的有源矩阵基板(半导体装置)。
相应于从液晶显示装置131的外部输入的图像输入信号，控制部132向栅极驱动器133以及源极驱动器134输送图像信号以及控制信号或时钟信号。栅极驱动器133将栅极驱动信号输出到液晶显示部135中，源极驱动器134相应于图象信号将源极驱动信号输出到液晶显示部135中。
这样使用SOI基板作为有源矩阵驱动的显示面板，可以使晶体管的特性均一化，稳定化，高性能化。此外使有源矩阵驱动器，周边驱动器，定时控制器等的系统的集成化成为可能。
使用SOI基板111制造薄膜晶体管(TFT)的顺序与通常的TFT的过程相同。
例如制造共面型的晶体管时，在SOI基板111上将硅膜岛形化，如图15所示形成作为SiO2类的绝缘膜的栅极绝缘膜122。
接着将栅电极绝缘膜123成膜，印刷电路图案之后，离子注入磷或硼，部分地得到低电阻硅膜124(n+型或p+型硅膜)。通过加热使其活性化退火之后，进行作为SiO2类绝缘膜的层间绝缘膜126的成膜。通过栅电极膜123遮盖的部分成为通道区域125。
层间绝缘膜126上开接触通孔之后，进行源极、漏极金属膜127的成膜，印刷电路图案。
这样如图15所示可以制造作为薄膜晶体管121的单晶硅TFT，或部分单晶硅TFT。
除此之外上述的多晶硅区域112中可以设置非单晶硅设备。代替多晶硅区域112，作为非单晶薄膜，可以设置非晶硅薄膜，或连续晶界硅薄膜。
此外多晶硅区域112中形成作为非单晶设备的半导体元件构造之后，也可设置单晶硅薄膜105，并形成单晶硅设备。此外基板102上设置单晶硅薄膜105之后，也可在基板102上设置非单晶硅薄膜。
上述实施例1到6的构成和本实施例的构成可以适当地组合使用。即例如可以将本实施例中说明的将绝缘基板和单晶硅薄膜间的结合力提高的构成，与上述实施例1到6的构成组合使用。
如上所述，本发明涉及制造集成电路或薄膜晶体管时使用的硅半导体，以及由硅半导体制造的晶体管设备中，使用作为形成该晶体管的半导体材料的单晶硅薄膜或者单晶硅膜和非单晶硅膜的晶体管元件的材料。详细地涉及SOI基板，显示装置以及SOI基板的制造方法。
这里在基板上集成形成晶体管等的元件构造的集成电路元件技术，随着计算机的普及发展起来。
该集成电路元件技术例如加工单晶硅基板，在基板上形成数亿个程度的晶体管。具体地将市场上的厚度不足1mm直径200mm左右的单晶硅晶片加工，在其上形成多个晶体管。
集成电路的领域中使用的SOI基板的目的在于，使由良好的晶体管制造的半导体元件的机能大幅提高，所以基板只要为绝缘膜即可，其是否透明，是否为晶质无关紧要。该领域中通过SOI基板制造晶体管时，元件完全分离，动作上没有限制，晶体管表现出了良好的高性能。
另一方面在本发明的显示装置中使用SOI基板的场合下，如上所述该SOI基板优选为透光性基板。
此外上述特开2000-30996号公报中记载的构成中，透光性基板上通过结合，分离、剥离形成透光性基板的场合下，单晶硅片的尺寸不一定与玻璃基板的尺寸一样大，最大直径为12英寸(300nm)左右。由此，通过该构成，存在基板全面上不能形成单晶硅薄膜的问题。
另一方面本发明的SOI基板中，如上述SOI基板1那样，可在大致基板全面上形成单晶硅薄膜。
本发明的半导体装置以及其制造方法的用途并不限于液晶显示装置，也可应用于有机EL等的其他的设备中，进而不仅作为显示设备，也可作为高性能集成电路而应用。
如上所述本发明的单晶硅基板在形成表面氧化膜，栅极图案，杂质离子注入部之后，进行平坦化，具有以规定的深度注入规定浓度的氢离子的氢离子注入部。
由此，绝缘基板等上，本发明先将栅极或源极、漏极的杂质掺杂，或者基极、基电极、发射极等的杂质的掺杂结束，以规定的深度注入规定浓度的氢离子，结合表面平坦化、亲水化的单晶硅基板，通过加热到氢离子从硅脱离的温度之上，可以增强对于绝缘基板的结合强度，同时通过以氢离子注入部为界进行剥离，即使不使用粘合剂也可容易地形成MOS型的单晶硅薄膜晶体管。
从而例如在表面上形成多晶硅薄膜等的非单晶硅薄膜晶体管的绝缘基板上，结合本发明的单晶硅基板，由于形成MOS型的单晶硅薄膜晶体管，可以容易地得到非单晶硅构成的晶体管和单晶硅构成的晶体管在一个基板上的不同区域上形成的半导体装置。
此外本发明的单晶硅基板具有，在表面附近注入杂质离子的具有PNP结构造或NPN结构造的杂质离子注入部或扩散区域，以及在该杂质离子注入部或者该扩散区域上堆积的氧化膜。
通过上述构成，可以得到易于在其他的绝缘膜上形成的单晶硅膜构成的双极型薄膜晶体管。
由此，例如表面上形成多晶硅薄膜等的非单晶硅薄膜晶体管的绝缘基板上，结合本发明的单晶硅基板，形成双极型的单晶硅薄膜晶体管，从而可以容易地得到非单晶硅构成晶体管和单晶硅构成的晶体管在一枚基板上的不同区域上形成的半导体装置。
此外本发明的单晶硅基板在上述构成中，优选具有以上述规定的深度注入规定浓度的氢离子的氢离子注入部。
由此，对于绝缘基板等，将单晶硅基板结合在氧化膜堆积侧，通过在氢离子注入部中的劈开剥离，可以容易地得到双极型的单晶硅薄膜晶体管。
即本发明的单晶硅基板上，形成有表面上形成了双极型单晶硅薄膜晶体管的氧化膜，杂质离子注入部。并且在结合形成侧的规定深度具有氢离子注入部。
由此，在绝缘基板等上，结合本发明的单晶硅薄膜晶体管，通过加热至氢原子从硅脱离的温度以上，提高了对于绝缘基板的结合强度的同时，通过以杂质离子注入部附近形成的氢离子注入部为界进行劈开剥离，即使不使用粘合剂，也可以容易地形成SOI构造的双极型单晶硅薄膜晶体管。
将本发明的单晶硅基板结合在，表面上形成多晶硅薄膜等的非单晶硅薄膜晶体管的绝缘基板上，形成单晶硅薄膜晶体管，从而可以容易地得到将非单晶硅构成的薄膜晶体管和单晶硅构成的薄膜晶体管，在一枚基板的不同区域上形成的半导体装置。
本发明的单晶硅基板在上述构成中，上述氧化膜优选膜厚形成为200nm以上。
通常SiO2膜等的氧化膜的膜厚越厚，由表面电荷等的影响导致的性质和变动就减小。考虑到SiO2膜形成工序的效率(氧化所需的时间)或不均匀，适当的值大致为200nm到400nm。在重视变动的场合下，适当的值为400nm以上，在重视不均匀或效率的场合下，适当的值大致在200nm到400nm，优选250nm到350nm。这是由于结合的单晶硅基板和玻璃基板等的绝缘基板界面的污染或晶格的歪斜或不完整性导致的固定电荷的影响被减轻。
通过本发明，单晶硅构成的MOS晶体管中阈值的变动，和单晶硅构成的双极型TFT中的特性变动与接通电压都分别被抑制的较小较低。可以得到与SiO2膜形成工序的效率和不均匀的平衡相适应的单晶硅基板。
此外本发明的SOI基板为绝缘基板上具有单晶硅薄膜的SOI基板，包含结合上述绝缘基板上形成上的绝缘膜和覆盖单晶硅基板的覆盖膜的结合部，上述单晶硅基板在氢离子注入部处分断成为单晶硅薄膜，上述绝缘基板为透光性基板，上述分断通过热处理进行。
上述SOI基板在绝缘基板上结合单晶硅基板，将该单晶硅基板在注入部分断、剥离成为单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到不存在变动的均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
此外上述绝缘基板为光透性基板，可以用于显示装置的有源矩阵基板。
此外由于注入了质量比氧粒子轻很多的氢离子，单晶硅基板的全面的结晶质量可以保持为和注入前几乎不变，可以解决由于氧离子注入导致的硅的结晶质量低下的问题。
此外通过热处理，单晶硅薄膜的结晶质量可以返回到注入氢离子前的同等水准。该热处理在例如600℃下进行。该场合下不会发生结合部的结合性的恶化。
本发明的SOI基板是绝缘基板上具有单基硅薄膜的SOI基板，包含结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜的结合部，上述单晶硅基板分断，成为上述单晶硅薄膜，上述结合部结合有，具有对于在上述绝缘膜表面的1到5μm见方的范围测定的高度为5nm以下的凹凸，与上述绝缘基板表面所成的角度的正切最大为0.06以下的表面的上述绝缘膜。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离并得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到不存在变动的均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
其中正切即Tangent，特别是表示Tangent的绝对值。由此，上述构成相当于Tangent的绝对值为0以上0.06以下的值。上述绝缘膜表面上具有凹凸，该凹凸中倾斜最大的面和绝缘基板表面所成的角度的正切为0.06以下。详细地，例如绝缘膜表面的1到5μm见方的范围测定的高度为5nm以下的凹凸，最大倾斜面与绝缘基板表面所成的角度的正切约为0.06以下。
这样在凹凸较小的场合，可以增强绝缘膜和覆盖单晶硅基板的覆盖膜的结合力。
此外该正切更优选为0.04以下。该场合下可以进一步增强绝缘膜和覆盖单晶硅基板的覆盖膜的结合力。
由此，解决了由于透光性基板表面的微粗糙度导致的透光性基板和单晶硅基板的结合性的问题。
SOI基板中结合绝缘基板和单晶硅基板的绝缘膜的表面状态，例如对于绝缘基板和单晶硅基板分离得到的表面凹凸，采用AFM方法进行评价。
本发明的SOI基板为绝缘基板上具有单晶硅薄膜的SOI基板，其包括结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜的结合部，上述单晶硅基板分断而形成上述单晶硅薄膜，上述绝缘膜的表面和上述覆盖膜的表面与水的接触角分别为10℃以下。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离并得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到不存在变动的均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
其中上述绝缘膜为例如覆盖上述绝缘基板的氧化硅膜。此外上述覆盖膜为例如将上述单晶硅基板氧化而形成的氧化硅膜。此外该水可以为纯水也可以为蒸馏水。接触角原本就为0°(完全润湿的场合)以上的值，上述构成相当于接触角为0°以上10°以下。
绝缘膜和覆盖膜与水的接触角为10°以下，对于水的润湿性良好。这样对于水的润湿性良好的表面具有互相良好的结合性。由此，例如绝缘膜和覆盖膜结合之后，即使通过热处理将单晶硅基板剥离分离，也不会发生结合在绝缘基板上的单晶硅薄膜的剥落。从而可以提供具有优良品质的SOI基板。
详细地，绝缘膜和覆盖膜结合时例如在无粘合剂下进行结合，该场合下各个膜的的表面状态，表面的清洁度，表面的活性度非常重要。这里无粘合剂的结合是通过van der Waals力的作用，电气双极子的作用，氢原子结合的作用而实现的。其中再结合的基板之间的上述三种作用的平衡相似的场合下，结合比较容易。由上述的构成，由于将对于水的润湿性良好的表面之间进行结合，上述作用的平衡相似，从而可以提高结合性。
如上所述绝缘膜和覆盖例如通过以氨水和过氧水和纯水稀释的洗净液进行洗净，通过这样的洗净，除去了绝缘膜和覆盖膜的结合前的表面离子，可以得到可靠的清洁表面。由此，可以将表面上与水的接触角可靠地抑制为10°以下。
本发明的SOI基板为绝缘基板上具有单晶硅薄膜的SOI基板，其包括结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜的结合部，上述单晶硅基板在氢离子注入部处通过热处理分断而形成上述单晶硅薄膜，上述绝缘膜为通过使用TEOS气体和氧气的混合气体的等离子化学气相成长法而成膜的氧化硅膜。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离并得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到不存在变动的均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
这里TEOS气体指的是Tetra Ethyl Ortho Silicate气体。
这样通过使用TEOS气体和氧气的等离子化学气相成长法成膜，得到的绝缘膜易于与覆盖膜结合，另一方面例如通过喷涂法使绝缘膜成膜的场合下，得到难以与覆盖膜结合的绝缘膜。
本发明的SOI基板，其为绝缘基板上具有单晶硅薄膜的SOI基板，其包括结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜(104)的结合部，上述单晶硅基板在氢离子注入部处通过热处理分断而形成上述单晶硅薄膜，上述结合部结合由氧化硅构成的5nm～300nm厚的上述绝缘膜。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离并得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到不存在变动的均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
上述绝缘膜为5nm～300nm厚的氧化硅膜。形成结合该绝缘膜的结合部。通过该构成，由于氧化硅膜的膜厚较厚，不易受透光性基板表面的固定电荷的影响，提高了SOI基板的单晶硅薄膜中形成的晶体管的特性。详细地，硅-栅极绝缘膜界面上即使形成固定电荷，单晶硅薄膜中也不会产生固定电荷的影响，因此可以进行适当的薄膜晶体管的阈值电压控制，并且可以得到规定的值的阈值电压。
此外上述绝缘膜的厚度更加优选为40nm到300nm。如果为该厚度，就可以可靠地抑制透光性基板表面的固定电荷的影响，确实地提高晶体管的特性。
本发明的SOI基板，其为绝缘基板上具有单晶硅薄膜的SOI基板，其包括结合上述绝缘基板上形成的绝缘膜和覆盖单晶硅基板的覆盖膜的结合部，上述单晶硅基板在氢离子注入部处通过热处理分断而形成上述单晶硅薄膜，上述结合部的结合力为0.6N/m以上。
上述SOI基板在绝缘基板上结合单晶硅基板，该单晶硅基板在注入部处分断、剥离并得到单晶硅薄膜。由此，可以形成硅膜的结晶方位一定的单晶硅薄膜。此外可以得到不存在变动的均一的高性能的晶体管。即抑制了晶体管特性(阈值电压、迁移率)的变动性并达成了高迁移率的高性能，可以制造对于变动或性能要求较高的晶体管。
这里的结合力指的是从物体上抵抗表面牵引力将薄层剥离时每单位长度必要的力。
这样如果提高结合力，就可以防止结合剥落。其中例如通过现有的构成，上述结合部的结合力为0.2N/m左右的值，但是通过本发明的构成结合力为0.6N/m，从而防止了结合剥落。
这里结合力的评价，在结合之后由热处理等强化结合力之前进行。即例如在这之后通过进一步进行热处理，可以提高结合力。
本发明的SOI基板在上述构成中也可，在上述单晶硅基板中形成单晶薄膜设备，将上述单晶硅基板分断，而形成设置上述单晶薄膜设备的上述单晶硅薄膜。
即使通过该构成，也可以实现单晶硅薄膜上设置单晶薄膜设备的SOI基板。
本发明的SOI基板也可以具有，上述单晶硅薄膜构成的单晶硅薄膜设备，与上述绝缘基板上的与上述单晶硅薄膜不同的区域上设置的非单晶硅薄膜构成的非单晶硅薄膜设备。
即使通过该构成，也可以实现单晶硅薄膜上设置单晶硅薄膜设备，非单晶硅薄膜上设置非单晶硅薄膜的SOI基板。
此外本发明的半导体装置在绝缘基板的不同的区域上，分别形成非单晶硅薄膜设备，与单晶硅薄膜设备。
通过上述构成，对于例如定时控制器等要求较高性能的设备，使用单晶硅薄膜晶体管等单晶硅薄膜设备，对于其它设备，使用非单晶硅薄膜晶体管等非单晶硅薄膜设备，可以得到将高性能，高机能的电路系统一体地集成化的半导体装置。
即通过单晶硅薄膜设备，利用单晶硅的特性可以形成高速且低耗电的高速逻辑电路、定时产生器、或消除了分布变动的DAC(电流缓冲器)。另一方面，多晶硅等的非单晶硅薄膜设备相比于单晶硅设备，性能、机能都要逊色，可以用来大面积地形成便宜的半导体装置。
由本发明的构成，可以在一枚基板上形成兼备上述两种硅薄膜设备的长处的半导体装置。
由此，可在基板上一体地集成化仅通过单晶硅就可实现的高性能、高机能的电路系统。从而例如与以单晶硅形成全部的设备的场合相比，可以以非常低的成本制造集成有高性能的系统的液晶面板或有机EL面板等的显示装置用的半导体装置。
此外形成具有本发明的半导体装置的单晶硅薄膜的单晶硅基板的形状限定为LSI制造装置的一般的晶片大小的6、8、12英寸的圆板。但是本发明的半导体装置的绝缘基板上共存有非单晶硅薄膜设备以及单晶硅薄膜设备，因此可以制造例如可以应用于大型的液晶显示面板或有机EL面板的大型半导体装置。
本发明的半导体装置在上述的构成中，上述单晶硅薄膜设备对于上述绝缘基板，优选通过无机类的绝缘膜进行结合。
由于不使用粘合剂就可将单晶硅薄膜晶体管等设备形成在绝缘基板上，从而防止了单晶硅被污染。此外结合后金属配线，无机绝缘膜的形成，或者腐蚀等易于进行。进而金属配线等在大型基板中的TFT过程的同时进行，可以形成低成本的设备。
本发明的半导体装置在上述构成中，上述非单晶硅薄膜设备以及上述单晶硅薄膜设备，优选都为MOS型或MIS型的单晶硅薄膜晶体管。
由此，例如为CMOS的构造时，可以降低耗电量以及根据电源电压进行全幅输出，从而可以得到适用于低耗电量的逻辑电路的半导体装置。
本发明的半导体装置在上述构成中，上述MOS型的单晶硅薄膜晶体管优选从上述绝缘板侧开始，按照栅极，栅极绝缘膜，硅的顺序而形成。
由此，单晶硅的MOS型薄膜晶体管中，栅极形成为配置在绝缘基板的一侧，可以得到所谓绝缘基板上形成有上下颠倒的MOS型的单晶硅薄膜晶体管的半导体装置，由此，可以采用单晶硅基板的源极漏极的形成中遮盖栅极的自我整合工序，此外可以减轻玻璃基板表面的固定电荷的影响。进而单晶硅和玻璃基板的结合界面上易于产生的固定电荷的影响通过栅极的遮蔽效果被减轻，单晶硅中由于可以应用在遮盖栅极时进行源极漏极的杂质离子注入的工序，因此具有生产率高的优点。
本发明的半导体装置在上述构成中，上述MOS型的薄膜晶体管的单晶硅薄膜的膜厚优选大致为600nm以下。
由此，上述的半导体装置的单晶硅薄膜的膜厚d对于由杂质浓度Ni决定的最大损耗长Wn，为含有变动区域的较小值，即，即使杂质密度的实用下限为1015cm-3，d的上限约为600nm以下。
这里Wm＝[4εskTln(Ni/ni)q2Ni]1/2
ni为固有载流子密度，k为玻尔茨曼常数，T为绝对温度，εs为硅的介电常数，q为电子电荷，Ni为杂质密度。
通过上述构成，单晶硅薄膜的膜厚大致在600nm以下，可以使半导体装置的S值(亚阈值系数)减少，并使闭合电流降低。
上述MOS型的薄膜晶体管的单晶硅薄膜的膜厚优选为大致100nm以下。
由此，可进一步使半导体装置的S值(亚阈值系数)减少，并使闭合电流降低。从而可以最大限度地发挥MOS型的单晶硅薄膜晶体管的特性。
特别地为了抑制栅极长0.1到0.2μm以下的短通道的TFT上产生的量子效果导致的TFT特性的低下，进而优选厚度约为20nm以下。栅极长约200nm的短通道侧，单晶硅的膜厚约为20nm左右，由此，阈值的变动变大，迁移率也增加，因此在设备中如果阈值较为重要时，就适用上述厚度。
本发明的半导体装置在上述构成中，上述MOS型的单晶硅薄膜晶体管的金属配线图案优选包括，相比于MOS型的单晶硅薄膜晶体管的栅极图案，根据较松缓的配线形成规则而形成的部分，此外优选根据大型基板上的金属配线的设计规则同程度，或者较松缓的配线形成规则而形成，进而优选根据与TFT的栅极同等的金属配线的配线形成规则同程度，或者较松缓的配线形成规则而形成。
由此，形成MOS型的单晶硅薄膜晶体管的半导体装置的金属配线或金属配线的一部分可以对应于与栅极同等的精细加工，并且可以与大型基板上的金属配线同时进行处理，降低了成本提高了处理能力，对于其它的电路模块或TFT阵列的接续变得容易，降低了由接续不良导致的不合格率。
配线形成规则松缓的意义为，形成配线时的设计规则不严，进行配线时容许的范围较广。
本发明的半导体装置在上述的构成中，上述非单晶硅薄膜设备优选为MOS型或MIS型的非单晶硅薄膜晶体管，上述单晶硅薄膜设备为双极型单晶硅薄膜晶体管。
由此，除MOS型或MIS型的非单晶硅薄膜晶体管之外，通过形成单晶硅薄膜构成的双极型薄膜晶体管，作为双极型薄膜晶体管的特性的线性信号的处理成为可能，由于没有栅极，构造简单生产率高，饱和区域中的线性性优良，因此可以得到具有进一步适用于用于模拟放大器，电流缓冲器，电源IC等优点的半导体装置。
本发明的半导体装置在上述构成中，上述非单晶硅薄膜设备为MOS型或MIS型的非单晶硅薄膜晶体管，上述单晶硅薄膜设备优选包括，MOS型以及双极性中任一方，或者双方的单晶硅薄膜晶体管。
由此，可以在一枚基板上形成具有，MOS型或者MIS型的非单晶硅薄膜晶体管以及单晶硅薄膜晶体管，双极型的单晶硅薄膜晶体管这三种特性的半导体装置。
由此，可以得到更高性能，高机能的半导体装置。
本发明的半导体装置在上述构成中，上述非晶硅薄膜设备为MOS型或MIS型的非单晶硅薄膜晶体管，上述单晶硅薄膜设备优选具有，包括MOS型单晶硅薄膜晶体管和肖特基型或者PN结型二极管的图像传感器或者CCD型图像传感器。
由此，可以单独地在不同区域中集成化不同设计或构造的的薄膜设备，可以容易地集成现有的方法中极难共存的图像传感器等的CMOS设备与构造不同的设备，从而发明了现有技术中不可能的高机能设备。
本发明的半导体装置在上述的构成中，上述单晶硅构成的MOS型薄膜晶体管的单晶硅薄膜的膜厚，优选相比于双极型薄膜晶体管的单晶硅薄膜较小。
通常MOS型薄膜晶体管的膜厚越薄越容易得到良好的特性，双极性薄膜晶体管中，膜厚较厚的可以得到良好的特性(变动小，接通电阻低的特性)。
通过本发明，通过相互比较并确定MOS型和双极型的硅的薄膜的厚度，可以得到有效地利用MOS型以及双极性双方特性的半导体装置。
本发明的半导体装置在上述构成中，上述双极型的单晶硅薄膜晶体管的基极，集电极，以及发射极区域优选在同一平面上形成，配置。
这样，没有MOS型薄膜晶体管那样的栅极，并且为平面构造的所谓水平型晶体管，因此仅仅在硅表面形成氧化膜，以规定的图案(区域)注入P和N的杂质，进行活性化退火，就可以形成表面完全平坦的硅基板，所以即使不通过CMP进行平坦化处理也可以在绝缘基板上容易地结合单晶硅基板。
由此，与MOS型或在与面的垂直方向进行结合的通常的双极型晶体管相比，可以简化制造工序。
本发明的半导体装置在上述构成中，上述双极型的单晶硅薄膜晶体管的金属配线，接线图案优选包括，相比于双极型的单晶硅薄膜晶体管的基极图案，通过较松缓的配线规则而形成的部分。进而优选根据与大型基板上的金属配线的设计规则相同或者较松缓的规则而形成。
由此，金属配线或者金属配线的一部分可以与大型基板上的金属配线同时进行处理，降低了成本提高了处理能力，此外形成双极型单晶硅薄膜晶体管的半导体装置可以容易地接续到其它电路模块或者TFT阵列中，防止了由接续不良导致的制品的生产率低下。
本发明的半导体装置在上述构成中，上述双极型单晶硅薄膜晶体管的单晶硅薄膜的膜厚优选为大致800nm以下。
由此，可以得到特性变动较小且接通电阻较低的双极型单晶硅薄膜晶体管。
本发明的半导体装置在上述构成中，上述非单晶硅薄膜为多晶硅薄膜或连续晶界硅薄膜，上述非单晶硅薄膜构成的MOS型薄膜晶体管优选从基板侧开始，按照非单晶硅，栅极绝缘膜，栅极的顺序而形成。
由此，从绝缘基板观察，通过构成MOS型薄膜晶体管使栅极形成在上面，可以应用将栅极遮蔽的自我整合工序，可以容易地制造多晶硅薄膜以及连续晶界硅薄膜晶体管，提高生产率。
本发明的半导体装置在上述构成中，上述非单晶硅薄膜为多晶硅薄膜或连续晶界硅薄膜，上述非单晶硅薄膜构成的MOS型薄膜晶体管优选从基板侧开始，按照栅极，栅极绝缘膜，非单晶硅的顺序而形成。
由此，MOS型的非单晶硅薄膜晶体管从基板观察为相反的构成，因此可以避免玻璃基板表面附近的固定电荷的影响，使特性稳定化。进而，VLSI的制造工序中可以进行精细加工或掺杂，所以通道部的掺杂分布的设定自由度变高，热电子劣化的对策变得容易，可以使用薄的更高品质的热氧化SiO2，具有可以得到相比于由CVD等在低温形成的氧化膜具有更高品质的栅极氧化膜，短通道特性优良的TFT的优点。可以变化不同的构成以得到上述同样的效果。
本发明的半导体装置在上述构成中，上述非单晶硅薄膜为非晶硅薄膜，上述非晶硅薄膜构成的MOS型或MIS型的薄膜晶体管优选从基板侧开始，按照栅极，栅极绝缘膜，非单晶硅的顺序而形成。
由此，从绝缘基板观察栅极形成在下方，构成为所谓的底栅极构造的MOS型或者MIS型薄膜晶体管，其中可以应用现有技术中广泛使用的工序，在高效率的同时实现了非晶硅薄膜的形成工序的简略化，低成本化，高生产率。此外在有源矩阵LCD中，提高了背光的遮光性，形成了可以进行高亮度显示的液晶显示设备。
此外由于非晶硅具有低断开电流特性，可以得到适用于低耗电型的LCD等的半导体装置。
本发明的半导体装置在上述构成中，构成上述单晶硅薄膜设备的单晶硅与上述绝缘基板的线膨胀的差优选，在大致室温到600℃的温度范围内约为250ppm以下。
由此，对于较大的温度上升，绝缘基板和单晶硅薄膜的线膨胀的差变小。因此，绝缘基板上形成单晶硅薄膜的工序中可以可靠地防止由热膨胀系数的差导致的从氢离子注入位置的劈开剥离工序中的绝缘基板的破损或结合界面剥离，或者结晶中的缺陷的发生。此外也可提高加热结合强度。
其中线膨胀指的是由温度变化引起的作为长度的变化的标准。
本发明的半导体装置在上述构成中，上述绝缘基板优选至少在形成上述单晶硅薄膜设备的区域的表面上，为形成有SiO2膜的碱土类-铝硼硅酸玻璃构成的高应变点玻璃。
由此，没有必要使用为了用于与单晶硅基板结合而将使用的组合调整的结晶化玻璃，绝缘基板由有源矩阵驱动的液晶显示面板等中一般使用的高应变点玻璃构成，可以制造低成本的半导体装置。
本发明的半导体装置在上述构成中，上述绝缘基板优选由钡硼硅酸玻璃、钡铝硼硅酸玻璃、碱土类-铝硼硅酸玻璃、硼硅酸玻璃、碱土类-锌-铅-铝硼硅酸玻璃以及碱土类-锌-铝硼硅酸玻璃中任何一种的玻璃而形成。
由此，绝缘基板由有源矩阵驱动的液晶显示面板等中一般使用的高应变点玻璃构成，可以以低成本制造适用于有源矩阵基板的半导体装置。
本发明的半导体装置在上述构成中，上述单晶硅的区域中至少一部分的图案的对准边界优选比母基板整体，或者显示区域，或者设备整体的图案的对准边界要小，从而具有高精度。
由此，形成与非单晶硅区域相同的金属配线图案等时，通过高精度的曝光系统，可以将图案的一部分排列在单晶硅的区域内的高精度的图案中
从而，可以将具有高精度图案的单晶硅区域和具有精度较低的图案的非单晶区域，通过金属配线图案等高效容易地接续。
本发明的半导体装置在上述构成中，上述单晶硅的区域中的对准标记以及透明基板上的对准标记优选构成为，从透明基板侧通过可见光或者比可见光波长短的光检测出上述单晶硅上形成的对准标记，并可与透明基板上形成的对准标记对准的形状。
由此，由于可以穿过玻璃基板检测出对准标记，提高了光学的分辨率，可以进行比现有技术更高精度的排列。
本发明的显示装置为了达成上述目的，具有形成半导体元件构造的上述任意的SOI基板。其中上述的SOI基板为形成半导体元件构造的半导体装置。
此外本发明的显示装置为了达成上述目的，包括上述任意的半导体装置，将该半导体装置作为显示面板的有源矩阵基板而使用。
上述SOI基板的绝缘基板为透光性基板，在该绝缘基板上形成半导体元件构造，就可以适用于例如显示面板中使用的有源矩阵基板。
此外使用上述SOI基板，可以得到没有变动，均一并高性能的晶体管，使用其可以提供高性能的显示装置。
这样使用单晶硅，可以使晶体管的特性均一化，稳定化，高性能化，可以制造例如高性能的MOS型电场效果晶体管。因此可以制造高性能的TFT-LCD显示装置，TFT-OLEDL显示装置或集成电路。
上述半导体元件构造表示作为例如显示器用开关元件的构造，或者例如SOI基板上形成半导体元件构造，制作数据处理驱动器。
上述显示装置为具有，采用将表面上覆盖氧化硅膜的透光性基板和表面氧化处理的单晶硅基板结合，并通过热处理将单晶硅基板在规定的面分离而制作的部分地形成SOI构造的绝缘基板，而制造的显示器用开关元件，数据处理驱动器等的显示装置。
此外本发明的半导体制造方法，在绝缘基板上，形成单晶硅薄膜构成的单晶硅薄膜设备与非单晶硅薄膜的半导体装置的制造方法中，优选在绝缘基板上形成包含上述单晶硅薄膜设备的电路之后，形成上述非单晶硅薄膜。
通过上述的制造方法，在平坦性最好的绝缘基板上形成单晶硅薄膜设备，之后形成非单晶硅薄膜。由此，可以制造由结合不良导致的缺陷较少，生产率高的半导体装置。
此外本发明的半导体制造方法，在上述构成中，优选在上述单晶硅薄膜设备上形成保护层间绝缘膜、接触通孔以及金属配线。
由此，在非单晶硅薄膜的形成之前形成的单晶硅薄膜设备具有金属配线，因此可以进行精细加工，可以大幅提高单晶硅薄膜上形成的电路的集成密度。进而将单晶硅薄膜设备在玻璃基板上形成之后形成的非单晶硅薄膜中也通过相同的工序设置金属配线，因此可以以高效简略的工序制造双重配线构造的半导体装置。
本发明的半导体制造方法，在上述构成中，优选在形成上述单晶硅薄膜设备之后，形成上述非单晶硅薄膜之前，形成层间绝缘膜。
由此，形成了单晶硅薄膜设备和非单晶硅薄膜设备之间的层间绝缘膜，因此可靠地防止了单晶硅薄膜的单晶硅的污染。
本发明的半导体制造方法，在绝缘基板上，形成单晶硅薄膜构成的单晶硅薄膜设备与非单晶硅薄膜的半导体装置的制造方法中，优选在上述绝缘基板上形成上述非单晶硅薄膜之后，形成上述单晶硅薄膜设备。
通过上述制造方法，非单晶硅薄膜在单晶硅薄膜设备形成之前形成，因此与在单晶硅薄膜设备形成之后形成非单晶硅薄膜相比，可以防止单晶硅薄膜受到污染或损伤。
此外绝缘基板上，形成单晶硅薄膜设备和非单晶硅薄膜设备的半导体装置的制造方法中，上述非单晶硅薄膜在上述绝缘基板上形成后，形成上述单晶硅薄膜设备的场合下，产生了除去非单晶硅并将要结合单晶硅的表面的粗糙度增加，结合力下降的问题。
与此对应地，本发明的半导体装置的制造方法，优选至少在将要结合单晶硅的区域，预先通过低能量(约3keV)的卤化物(CF4等)的GCIB(GasCluster Ion Beam)进行平坦化，进而在其上采用TEOS或TMCTS(Tetramethylcyclotetrasiloxane)通过PECVD形成约10nm的SiO2膜的场合下，可以进一步改善结合性。
此外本发明的半导体制造方法在上述构成中，上述单晶硅薄膜设备优选为MOS型的单晶硅薄膜晶体管。
由此，例如为CMOS的构造时，可以降低耗电量以及根据电源电压进行全幅输出，从而可以制造适用于低耗电量的逻辑电路的半导体装置等的具有MOS型晶体管特性的半导体装置。
此外本发明的半导体制造方法在上述构成中，上述单晶硅薄膜设备优选为双极型的单晶硅薄膜晶体管。
由此，通过在绝缘基板上形成双极型晶体管，相比于MOS型，可以简化单晶硅薄膜的构成，可以不进行平坦化处理而结合在绝缘基板上。
此外本发明的半导体制造方法在上述构成中，优选对用于形成上述单晶硅薄膜设备的单晶硅基板，以规定的深度注入规定浓度的氢离子。
由此，不使用粘合剂，可以容易地在绝缘基板上形成单晶硅薄膜。
即，通过形成注入氢离子氢离子注入部，绝缘基板上形成单晶硅薄膜设备的场合下，加热单晶硅薄膜设备至氢离子从硅脱离的温度，在增强对于绝缘基板的结合强度的同时，以氢离子注入部为界进行劈开剥离，可以容易地形成双极型的单晶硅薄膜晶体管。
上述规定的深度可以按照形成的单晶硅薄膜的目标厚度来决定。
此外本发明的半导体制造方法在上述构成中，上述氢离子的注入能量优选设定为，使从该氢离子的注入能量扣除在栅极材料中的氢离子的，与栅极电极的膜厚相当的与投射范围相对应的能量后的能量，不超过栅极电极材料中的最重的与该栅极氧化膜中的投射范围相对应的能量。
由此，可以防止如下情况的发生，MOS型的单晶硅薄膜晶体管中，对于单晶硅基板照射的氢离子，通过与栅极电极材料或金属配线材料的构成原子相冲突，弹出的栅极电极材料的构成原子通过氧化膜到达单晶硅，单晶硅部分被污染导致特性或可靠性降低。
此外本发明的半导体制造方法在上述构成中，具有上述氢离子注入部的单晶硅基板的厚度大致为100μm以下。
由此，单晶硅层可以为原来基板的约1/10，Si基板的弯曲刚性变小，对于玻璃基板侧的表面伤或颗粒所导致的细小的凹凸，即使在相同的结合能量的条件下，也进行追随并容易弯曲，难以受到其影响。
因此如果为上述厚度，不损害分断后的小且薄的硅基板的操作性，并且玻璃基板侧的表面伤或颗粒引起的结合不良被大幅降低。
上述厚度优选为70μm以下，更加优选为50μm以下。
此外本发明的半导体制造方法在上述构成中，在上述绝缘基板上形成上述非单晶硅薄膜之后，至少将除去上述非单晶硅的需要结合单晶硅的表面区域，预先通过约3keV的卤化物的GCIB(Gas Cluster Ion Beam)进行平坦化。
由此，通过低能量(约3keV)的氧气或卤化物的GCIB的照射，硅或SiO2的表面被轻轻腐蚀，并且其表面的微粗糙度被改善。
本发明的半导体装置的制造方法为了达成上述目的，在包含结合绝缘基板上形成的绝缘膜和覆盖单晶硅基板覆盖膜的结合工序的半导体装置的制造方法中，在上述结合工序之前，包含调节上述绝缘膜的表面的调节工序，从而使上述表面的1到5μm见方的范围内测定的高度为5nm以下的凹凸的倾斜与上述绝缘基板表面所成的角度的正切为0.06以下
上述SOI基板在结合工序之后，单晶硅基板在氢离子的注入部处分断、剥离成为单晶硅薄膜而制造SOI基板。即上述制造方法也是SOI基板的制造方法。通过在该SOI基板上的单晶硅薄膜上形成半导体元件构造，另外在形成半导体元件构造的单晶硅基板上设制单晶硅薄膜，而制造半导体装置。
通过上述制造方法，调节绝缘膜的表面的凹凸与绝缘基板表面所成的角的正切为0.06以下之后，绝缘膜和覆盖单晶硅基板的覆盖膜结合，可以保持良好的结合性，并可以增强该结合的强度。由此，结合工序之后，单晶硅基板分段剥离而形成单晶硅薄膜时，不会发生膜的剥落。
另一方面上述正切为0.06以上而进行结合时，结合部的结合力为0.2N/m以下。该场合下，在剥离，分离退火之后，发生了部分的膜剥落。
上述调节工序中，应该适当地设定绝缘基板上的绝缘膜的膜厚，以及成膜条件。从而使绝缘膜和绝缘基板表面所成的角度的正切为0.06以下。绝缘膜的膜厚优选为较小的值，例如作为绝缘膜的氧化硅膜成膜超过500nm时，最好在成膜后进行研磨。例如氧化硅膜的膜厚最好在100nm左右。
此外绝缘膜和绝缘基板表面所成的角度的正切优选在0.04以下。该状态下可以进一步防止膜的剥落。
上述构成中，可以提高上述绝缘膜和覆盖膜的结合性，提高结合力，进一步实现了难以剥落的SOI基板的制造方法。
另外SOI基板的制造方法也可以表示为，包括通过激光等的照射，将单晶硅基板的氢离子注入区域的温度加热至氢离子从硅脱离的温度以上，并将上述单晶硅基板沿氢离子注入面分割的工序的SOI基板的制造方法。
通过上述构成，进而通过激光等的光照射，单晶硅基板的氢离子注入区域(注入部)的温度上升，可以仅仅使氢离子注入部附近的温度上升，可以抑制单晶硅的破坏。
另外SOI基板的制造方法也可以表示为，包括进行包含大约850℃以上的最高温度的灯退火，并将单晶硅基板沿氢离子注入面分割的工序的SOI基板的制造方法。
通过上述构成，进而进行包含大约850℃以上的最高温度的作为瞬间热退火(Rapid Thermal Anneal，以下记作RTA)的灯退火，将单晶硅基板沿氢离子注入区域剥离，再进一步提高了结合强度的同时，复原了剥离面以及单晶硅薄膜内部的由于氢离子的注入导致的损伤，从而提高了晶体管的特性。
等退火的最高温度越高越能提高晶体管的特性，同时却使绝缘基板的弯曲或伸缩增大。作为一例在基板尺寸为30nm见方左右的场合，在700℃左右的温度和5分钟左右的保持时间下退火。
此外SOI基板的制造方法也可以表示为，通过注入质量比氧离子轻很多的氢离子，将上述单晶硅基板的整体的结晶质量保持为与注入前基本不变的SOI基板的制造方法。
通过上述的构成，剥离后的TFT制造工序中，进行600℃左右的热处理，单晶硅膜的结晶质量返回至氢离子注入前同等的水平，从而不会发生氧离子注入场合中硅的结晶质量低下。
本发明并不限于上述各实施例，可以在权利要求记载的范围内进行种种的变更，将不同的实施例中分别公开技术特征适当地组合而得到的实施例也属于本发明的技术范围之内。
本发明的说明书中的具体实施方式和实施例，是为了公开本发明的技术内容之用，而不应该对该具体的例子作狭隘的限定性解释，在本发明的发明构思和权利要求的范围之内，可以进行种种的变更。

Claims (22)

1.一种半导体装置，其特征在于，在绝缘基板上不同的区域分别形成非单晶硅薄膜构成的非单晶硅薄膜设备，以及单晶硅薄膜构成的单晶硅薄膜设备，作为所述非单晶硅薄膜使用连续晶界硅。
2.如权利要求1所述的半导体装置，其特征在于，上述单晶硅薄膜设备通过无机的绝缘膜结合在上述绝缘基板上。
3.如权利要求1所述的半导体装置，其特征在于，上述非单晶硅薄膜设备以及上述单晶硅薄膜设备都为MOS型或者MIS型的薄膜晶体管。
4.如权利要求3所述的半导体装置，其特征在于，上述MOS型的薄膜晶体管的非单晶硅薄膜的膜厚为600nm以下。
5.如权利要求3所述的半导体装置，其特征在于，上述MOS型的薄膜晶体管的单晶硅薄膜的膜厚为100nm以下。
6.如权利要求3所述的半导体装置，其特征在于，上述MOS型的单晶硅薄膜晶体管的金属配线图案包括，通过相比于MOS型的单晶硅薄膜晶体管的栅极图案以较宽松的配线形成规则形成的部分。
7.如权利要求2所述的半导体装置，其特征在于，
上述非单晶硅薄膜设备为MOS型或者MIS型的非单晶硅薄膜晶体管，
上述单晶硅薄膜设备包括MOS型以及双极型中任何一方，或者两方的单晶硅薄膜晶体管。
8.如权利要求2所述的半导体装置，其特征在于，
上述非单晶硅薄膜设备为MOS型或者MIS型的非单晶硅薄膜晶体管，
上述单晶硅薄膜设备具有，MOS型单晶硅薄膜晶体管，以及含有肖特基型或PN结型的二极管的图像传感器或者CCD型图像传感器。
9.如权利要求7所述的半导体装置，其特征在于，上述单晶硅构成的MOS型薄膜晶体管的单晶硅薄膜，比双极型薄膜晶体管的单晶硅薄膜膜厚要小。
10.如权利要求7或8所述的半导体装置，其特征在于，上述双极型单晶硅薄膜晶体管为基极、集电极以及发射极区域形成并设置在同一平面上的平面构造。
11.如权利要求7～9中任一项所述的半导体装置，其特征在于，上述双极型单晶硅薄膜晶体管的金属配线、接触图案包括，通过相比于双极型的单晶硅薄膜晶体管的基极图案以较宽松的配线形成规则形成的部分。
12.如权利要求7～9中任一项所述的半导体装置，其特征在于，上述双极型单晶硅薄膜晶体管的单晶硅薄膜的膜厚为800nm以下。
13.如权利要求3～9中任一项所述的半导体装置，其特征在于，上述非单晶硅薄膜构成的MOS型薄膜晶体管从基板侧开始按照非单晶硅、栅极绝缘膜、栅极的顺序而形成。
14.如权利要求3～9中任一项所述的半导体装置，其特征在于，上述非单晶硅薄膜构成的MOS型薄膜晶体管从基板侧开始按照栅极、栅极绝缘膜、非单晶硅的顺序而形成。
15.如权利要求3～9中任一项所述的半导体装置，其特征在于，上述非单晶硅薄膜为非晶硅薄膜，上述非晶硅薄膜构成的MOS型或MIS型薄膜晶体管从基板侧开始按照栅极、栅极绝缘膜、非单晶硅的顺序而形成。
16.如权利要求3～9中任一项所述的半导体装置，其特征在于，上述非单晶硅薄膜为非晶硅薄膜，上述非晶硅薄膜构成的MOS型或MIS型薄膜晶体管从基板侧开始按照非单晶硅、栅极绝缘膜、栅极的顺序而形成。
17.如权利要求1所述的半导体装置，其特征在于，构成上述单晶硅薄膜设备的单晶硅与上述绝缘基板的线膨胀的差，在室温到600℃的温度范围内为250ppm以下。
18.如权利要求1所述的半导体装置，其特征在于，上述绝缘基板至少在形成上述单晶硅薄膜设备的区域的表面上，为形成有SiO2膜的碱土类-铝硼硅酸玻璃构成的高应变点玻璃。
19.如权利要求1所述的半导体装置，其特征在于，上述绝缘基板由钡硼硅酸玻璃、钡铝硼硅酸玻璃、碱土类-铝硼硅酸玻璃、硼硅酸玻璃、碱土类-锌-铅-铝硼硅酸玻璃以及碱土类-锌-铝硼硅酸玻璃中任何一种的玻璃而形成。
20.如权利要求1所述的半导体装置，其特征在于，上述单晶硅的区域中至少一部分的图案的对准边界比母基板整体，或者显示区域，或者设备整体的图案的对准边界要小，从而具有高精度。
21.如权利要求1所述的半导体装置，其特征在于，上述单晶硅的区域中的对准标记以及透明基板上的对准标记构成为，从透明基板侧通过可见光或者比可见光波长短的光检测出上述单晶硅上形成的对准标记，并可与透明基板上形成的对准标记对准的形状。
22.一种显示装置，其特征在于，其包括半导体装置，在该半导体装置中，在绝缘基板上不同的区域分别形成非单晶硅薄膜构成的非单晶硅薄膜设备，以及单晶硅薄膜构成的单晶硅薄膜设备，作为所述非单晶硅薄膜使用连续晶界硅。
CN200910207679A 2002-09-25 2003-09-25 半导体装置及显示装置 Pending CN101694847A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002280078 2002-09-25
JP280078/02 2002-09-25
JP2002299577A JP2004134675A (ja) 2002-10-11 2002-10-11 Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
JP299577/02 2002-10-11
JP67109/03 2003-03-12
JP2003067109A JP4837240B2 (ja) 2002-09-25 2003-03-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB03159798XA Division CN100573824C (zh) 2002-09-25 2003-09-25 单晶硅及soi基板、半导体装置及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN101694847A true CN101694847A (zh) 2010-04-14

Family

ID=34279455

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB03159798XA Expired - Fee Related CN100573824C (zh) 2002-09-25 2003-09-25 单晶硅及soi基板、半导体装置及其制造方法、显示装置
CN200910207679A Pending CN101694847A (zh) 2002-09-25 2003-09-25 半导体装置及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB03159798XA Expired - Fee Related CN100573824C (zh) 2002-09-25 2003-09-25 单晶硅及soi基板、半导体装置及其制造方法、显示装置

Country Status (5)

Country Link
US (3) US7508034B2 (zh)
KR (2) KR100693881B1 (zh)
CN (2) CN100573824C (zh)
FR (1) FR2844394B1 (zh)
TW (1) TWI260746B (zh)

Families Citing this family (292)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7253040B2 (en) * 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US7414264B2 (en) * 2003-12-30 2008-08-19 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
JP4219838B2 (ja) * 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
JP4814498B2 (ja) 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
KR100612885B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
US7405152B2 (en) * 2005-01-31 2008-07-29 International Business Machines Corporation Reducing wire erosion during damascene processing
US7999400B2 (en) * 2005-03-25 2011-08-16 Sharp Kabushiki Kaisha Semiconductor device with recessed registration marks partially covered and partially uncovered
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP2008198628A (ja) * 2005-05-11 2008-08-28 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
US8549513B2 (en) * 2005-06-29 2013-10-01 Microsoft Corporation Model-based virtual system provisioning
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7532296B2 (en) * 2005-08-24 2009-05-12 Samsung Electronics Co., Ltd. Thin-film transistor substrate and liquid crystal display device having the same
US8184225B2 (en) * 2005-09-05 2012-05-22 Sharp Kabushiki Kaisha Semiconductor device, production method thereof, and display device
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP2008072095A (ja) * 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd 電子装置、表示装置、インターフェイス回路、差動増幅装置
US7516426B2 (en) * 2006-11-20 2009-04-07 International Business Machines Corporation Methods of improving operational parameters of pair of matched transistors and set of transistors
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US20080248629A1 (en) * 2007-04-06 2008-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
KR101447048B1 (ko) 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 반도체장치의 제조방법
WO2008136225A1 (en) * 2007-04-27 2008-11-13 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and manufacturing method of the same, and semiconductor device
US7851804B2 (en) * 2007-05-17 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR20080101654A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7960262B2 (en) * 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
US7626183B2 (en) * 2007-09-05 2009-12-01 Tel Epion Inc. Methods for modifying features of a workpiece using a gas cluster ion beam
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5469851B2 (ja) * 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2009084284A1 (ja) 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置用の絶縁基板、半導体装置、及び、半導体装置の製造方法
US20100270658A1 (en) * 2007-12-27 2010-10-28 Kazuo Nakagawa Semiconductor device and method for producing same
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
JP5074523B2 (ja) * 2007-12-28 2012-11-14 シャープ株式会社 半導体装置及びその製造方法
US20100252885A1 (en) * 2008-01-21 2010-10-07 Sharp Kabushiki Kaisha Semiconductor device and display device
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
KR101432716B1 (ko) * 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US20110042693A1 (en) * 2008-05-28 2011-02-24 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI514595B (zh) * 2008-09-24 2015-12-21 Semiconductor Energy Lab 光電轉換裝置及其製造方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5399730B2 (ja) * 2009-02-12 2014-01-29 株式会社Ｋｅｌｋ センサ付き基板およびセンサ付き基板の製造方法
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US7964916B2 (en) 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) * 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US7960242B2 (en) * 2009-04-14 2011-06-14 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
WO2011096265A1 (ja) * 2010-02-04 2011-08-11 シャープ株式会社 転写方法および半導体装置の製造方法並びに半導体装置
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9240357B2 (en) 2013-04-25 2016-01-19 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having preliminary stacked structure with offset oxide etched using gas cluster ion
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
KR102148935B1 (ko) * 2013-11-21 2020-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
CN111128707B (zh) * 2014-08-26 2023-06-16 株式会社尼康 元件制造方法及转印基板
CN104538433A (zh) * 2015-01-09 2015-04-22 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器基板及其制造方法
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US9768109B2 (en) * 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
WO2017052557A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Techniques for soi device formation on a virtual substrate, and associated configurations
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR7507192A (pt) * 1974-11-08 1976-08-10 Western Electric Co Celula fotovoltaica e processo para sua fabricacao
US4400451A (en) * 1981-05-04 1983-08-23 Diamond Shamrock Corporation Solar energy converter
US4396690A (en) * 1981-05-04 1983-08-02 Diamond Shamrock Corporation Device for the simultaneous production of electricity and thermal energy from the conversion of light radiation
DE69118031T2 (de) * 1990-06-29 1996-09-05 Canon Kk Verfahren zum Herstellen einer Halbleiteranordnung mit einer Ausrichtungsmarke
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JP2967126B2 (ja) 1990-09-05 1999-10-25 セイコーインスツルメンツ株式会社 平板型光弁基板用半導体集積回路装置
US5605598A (en) * 1990-10-17 1997-02-25 The Charles Stark Draper Laboratory Inc. Monolithic micromechanical vibrating beam accelerometer with trimmable resonant frequency
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3736770B2 (ja) 1992-01-22 2006-01-18 コピン・コーポレーシヨン 映写表示のための単結晶シリコンアレイデバイス
JPH0611729A (ja) * 1992-06-29 1994-01-21 Kodo Eizo Gijutsu Kenkyusho:Kk 液晶表示装置およびその製造方法
DE69329545T2 (de) * 1992-12-25 2001-05-31 Canon Kk Halbleitervorrichtung für Flüssigkristall-Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JPH06268183A (ja) 1993-03-15 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715502B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3142206B2 (ja) 1994-05-26 2001-03-07 三菱マテリアル株式会社 張り合わせ半導体基板の製造方法
US5725729A (en) * 1994-09-26 1998-03-10 The Charles Stark Draper Laboratory, Inc. Process for micromechanical fabrication
JP3109968B2 (ja) 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
AU4841896A (en) * 1995-02-15 1996-09-04 Ashfield Engineering Company (Wexford) Limited An actuator for a chair mechanism lock
US6247369B1 (en) * 1995-04-04 2001-06-19 The United States Of America As Represented By The Administrator Of The National Aeronautics Of Space Administration Multi-channel electronically scanned cryogenic pressure sensor and method for making same
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
JPH10293322A (ja) 1997-04-21 1998-11-04 Canon Inc 液晶表示装置およびその製造方法
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP3738798B2 (ja) 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP0991126B1 (en) * 1997-12-09 2006-10-18 Seiko Epson Corporation Method of manufacturing an electrooptic device
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US6245545B1 (en) * 1999-04-27 2001-06-12 New England Biolabs, Inc. Method for cloning and producing the SwaI restriction endonuclease
JP2001028354A (ja) 1999-05-12 2001-01-30 Sony Corp 半導体装置の製造方法
JP4801249B2 (ja) 1999-11-19 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP3997682B2 (ja) 2000-03-13 2007-10-24 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
JP2002217417A (ja) 2001-01-12 2002-08-02 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002244587A (ja) 2001-02-19 2002-08-30 Sony Corp 薄膜半導体装置及びその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20090117708A1 (en) * 2007-11-01 2009-05-07 Sumco Corporation Method for manufacturing soi substrate
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
KR100693881B1 (ko) 2007-03-13
US7508034B2 (en) 2009-03-24
FR2844394A1 (fr) 2004-03-12
FR2844394B1 (fr) 2007-06-08
TWI260746B (en) 2006-08-21
CN100573824C (zh) 2009-12-23
CN1492481A (zh) 2004-04-28
KR100641209B1 (ko) 2006-11-01
US20090095956A1 (en) 2009-04-16
US20040061176A1 (en) 2004-04-01
KR20040027418A (ko) 2004-04-01
US20120012972A1 (en) 2012-01-19
TW200416965A (en) 2004-09-01
KR20060004623A (ko) 2006-01-12

Similar Documents

Publication Publication Date Title
CN100573824C (zh) 单晶硅及soi基板、半导体装置及其制造方法、显示装置
US7244990B2 (en) Semiconductor device
US7488980B2 (en) Thin film semiconductor device and fabrication method therefor
JP4319078B2 (ja) 半導体装置の製造方法
CN101401195B (zh) 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
KR20030077410A (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
JP2004048005A (ja) 金属薄膜基板上に形成された薄膜トランジスタ
US20100244185A1 (en) Semiconductor device, single-crystal semiconductor thin film-including substrate, and production methods thereof
US20070176180A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
CN104078621B (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
US20120038022A1 (en) Insulating substrate for semiconductor device, and semiconductor device
TWI375282B (en) Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same
WO2009084312A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US8174078B2 (en) Flat-panel display semiconductor process for efficient manufacturing
JP2004327677A (ja) 半導体膜およびその製造方法
JP2010141246A (ja) 半導体装置の製造方法
CN100390946C (zh) 低温多晶硅薄膜晶体管的制造方法
JP2011129711A (ja) 半導体膜の製造方法および薄膜トランジスタの製造方法
JP5064343B2 (ja) 半導体装置の製造方法
JP3403927B2 (ja) 半導体装置の製造方法
JP2009064831A (ja) 半導体装置、表示装置及びそれらの製造方法
US20140159047A1 (en) Manufacturing process of oxide insulating layer and flexible structure of ltps-tft (low-temperature polycrystalline silicon thin film transistor) display
TWI466190B (zh) Preparation and Flexible Structure of Oxidized Insulating Layer for Low Temperature Polysilicon Thin Film Transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100414