CN101842844B - 非易失性多级存储器单元 - Google Patents

非易失性多级存储器单元 Download PDF

Info

Publication number
CN101842844B
CN101842844B CN2008801138577A CN200880113857A CN101842844B CN 101842844 B CN101842844 B CN 101842844B CN 2008801138577 A CN2008801138577 A CN 2008801138577A CN 200880113857 A CN200880113857 A CN 200880113857A CN 101842844 B CN101842844 B CN 101842844B
Authority
CN
China
Prior art keywords
unit
programming
programming state
assigning
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801138577A
Other languages
English (en)
Other versions
CN101842844A (zh
Inventor
有留诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101842844A publication Critical patent/CN101842844A/zh
Application granted granted Critical
Publication of CN101842844B publication Critical patent/CN101842844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

本发明包括用于操作非易失性多级存储器单元的方法、装置、模块和系统。一个方法实施例包括将第一数目的编程状态指派到耦合到行选择线的第一单元，所述第一单元可被编程到所述第一数目的编程状态。所述方法包括将第二数目的编程状态指派到耦合到所述行选择线的第二单元，所述第二单元可被编程到所述第二数目的编程状态，其中所述第二数目的编程状态大于所述第一数目的编程状态。所述方法包括在将所述第二单元编程到所述第二数目的编程状态中的一者之前，将所述第一单元编程到所述第一数目的编程状态中的一者。

Description

非易失性多级存储器单元
技术领域
本发明大体上涉及半导体装置，且更特定来说，涉及具有非易失性多级存储器单元的存储器装置。
背景技术
存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，尤其包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器装置用作范围广泛的电子应用的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单元。
快闪存储器的用途包括用于个人计算机、个人数字助理(PDA)、数码相机和蜂窝式电话的存储器。例如基本输入/输出系统(BIOS)的程序代码和系统数据通常存储于快闪存储器装置中。此信息可尤其用于个人计算机系统中。
两种常见类型的快闪存储器阵列架构为“NAND”架构和“NOR”架构，其因为各自的基本存储器单元配置布置的逻辑形式而得名。
NAND阵列架构将其浮栅存储器单元阵列布置于矩阵中，使得阵列的每一浮栅存储器单元的栅极逐行地耦合到行选择线(例如，字线)。然而，每一存储器单元并不通过其漏极直接耦合到列感测线，例如位线。而是，阵列的存储器单元在源极线与列感测线之间源极到漏极地串行耦合在一起。
在NAND阵列架构中的存储器单元可经配置(例如，编程)到所要状态。即，电荷可置于存储器单元的浮栅上或从存储器单元的浮栅移除电荷以使单元处于许多存储状态中。举例来说，单级单元(SLC)可表示两个二进制状态，例如1或0。快闪存储器单元还可存储多于两个数位，例如多个二进制状态，例如1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110和1110。此类单元可称为多状态存储器单元、多位单元或多级单元(MLC)。由于每一单元可表示一个以上位，所以MLC可允许在不增加存储器单元的数目的情况下制造较高密度的存储器。MLC可具有一个以上编程状态，例如，能够表示四个位的单元可具有15个编程状态和一擦除状态。
随着NAND快闪存储器缩放，邻近存储器单元浮栅之间的寄生电容耦合成为一问题。浮栅对浮栅(FG-FG)的干扰可在Vt分布应较紧密时导致较广的Vt分布。较广的分布可造成降级的编程性能以及其它问题。
单级单元(SLC)NAND阵列的这些问题在多级单元(MLC)NAND阵列中甚至更严重。MLC存储器通过针对所存储的每一状态使用不同阈值电平而在每一单元上存储多个位。与SLC存储器装置相比，邻近阈值电压分布之间的差异可为非常小的。因此，MLC装置中的浮栅对浮栅耦合的效应可大大增加。
发明内容
附图说明
图1为可与本发明的实施例一起使用的非易失性存储器阵列的一部分的示意图。
图2说明根据本发明的一实施例的与具有不同位指派的单元相关联的阈值电压分布图像。
图3说明根据本发明的一实施例的与具有不同位指派的单元相关联的阈值电压分布图像。
图4为根据本发明的一实施例的具有至少一个存储器装置的电子存储器系统的功能框图。
图5为根据本发明的一实施例的具有至少一个存储器装置的存储器模块的功能框图。
具体实施方式
本发明的实施例提供用于操作非易失性多级存储器单元的方法、装置和系统。一个方法实施例包括将第一数目的编程状态指派到耦合到行选择线的第一单元，所述第一单元可被编程到所述第一数目的编程状态。所述方法包括将第二数目的编程状态指派到耦合到行选择线的第二单元，所述第二单元可被编程到所述第二数目的编程状态，其中编程状态的第二数目大于编程状态的第一数目。所述方法包括在将第二单元编程到第二数目的编程状态中的一者之前将第一单元编程到第一数目的编程状态中的一者。
在一些实施例中，耦合到行选择线的第三单元经指派有第三数目的编程状态，所述第三单元可被编程到所述第三数目的编程状态。在此类实施例中，编程状态的第三数目大于编程状态的第二数目，且在第一单元和第二单元之后编程第三单元。指派到所述数目的单元的所述数目的编程状态和/或单元的位指派可基于与所述数目的单元相关联的编程序列。
在本发明的以下详细描述中，对于形成本文一部分的附图进行参考，且其中通过说明展示可如何实践本发明的各种实施例。以足够的细节描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解可利用其它实施例且在不脱离本发明的范围的情况下可作出过程、电气和/或结构的改变。
图1为可与本发明的实施例一起使用的非易失性存储器阵列100的一部分的示意图。图1的实施例说明一NAND架构非易失性存储器。然而，本文所描述的实施例并不限于此实例。如图1所示，存储器阵列100包括行选择线105-1、…、105-N和交叉的列感测线107-1、…、107-M。行选择线在本文中可称为“字线”且列感测线在本文中可称为“位线”。为了在数字环境中容易寻址，字线105-1、…、105-N的数目和位线107-1、…、107-M的数目各自均为2的某一幂，例如，256个字线乘4,096个位线。
存储器阵列100包括NAND串109-1、…、109-M。每一NAND串包括非易失性存储器单元111-1、…、111-N，其每一者定位于字线105-1、…、105-N与局部位线107-1、…、107-M的交叉处。每一NAND串109-1、…、109-M的非易失性存储器单元111-1、…、111-N在源极选择栅极(SGS)(例如，场效应晶体管(FET)113)和漏极选择栅极(SGD)(例如，FET 119)之间源极到漏极地串行连接。源极选择栅极113位于局部位线107-1与源极选择线117的交叉处，而漏极选择栅极119位于局部位线107-1与漏极选择线115的交叉处。
如图1中所说明的实施例所示，源极选择栅极113的源极连接到共同源极线123。源极选择栅极113的漏极连接到对应NAND串109-1的存储器单元111-1的源极。漏极选择栅极119的漏极在漏极触点121-1处连接到对应NAND串109-1的局部位线107-1。漏极选择栅极119的源极连接到对应NAND串109-1的最后一个存储器单元111-N(例如，浮栅晶体管)的漏极。
在各种实施例中，非易失性存储器单元111-1、…、111-N的构造包括源极、漏极、浮动栅极或电荷存储层和控制栅极。非易失性存储器单元111-1、…、111-N使其控制栅极分别耦合到字线105-1、…、105-N。一列非易失性存储器单元111-1、…、111-N(组成NAND串，例如，109-1、…、109-M)分别耦合到给定局部位线(例如，107-1、…、107-M)。一行非易失性存储器单元一般耦合到给定字线，例如105-1、…、105-N。除了存储器单元的串在选择栅极之间并列耦合之外，AND阵列架构将类似地布置。
所属领域的技术人员将了解，耦合到选定字线(例如，105-1、…、105-N)的单元的子集可作为一群组一起编程和/或读取。编程操作(例如，写入操作)可包括对选定字线施加若干编程脉冲(例如，16V-20V)以便将选定单元的阈值电压(Vt)增加到对应于所要编程状态的所要编程电压电平。读取/感测操作可包括感测耦合到选定单元的位线的电压和/或电流改变以便确定选定单元的状态。读取和/或编程验证操作可包括当将串的未选定单元偏置于足以将未选定单元置于传导状态的电压处(例如，5.5V)(与未选定单元的阈值电压无关)时，对选定字线施加一读取电压(例如，0V-5V)。可感测对应于正读取/验证的选定单元的位线以确定选定单元是否响应于施加到选定字线的特定读取电压而传导。
在各种例子中，可将位线107-1、…、107-M划分为偶数编号的位线和奇数编号的位线。在此类情况中，并如结合下文图2和图3进一步描述，对应于选定字线和偶数编号的位线的单元可一起被编程并称作数据的偶数逻辑页。类似地，对应于选定字线和奇数编号的位线的单元可一起被编程并称作数据的奇数逻辑页。耦合到交替的偶数编号的位线和奇数编号的位线的单元(例如，偶数页和奇数页)可在不同时间被编程和/或读取。举例来说，可在与选定字线相关联的奇数页之前编程和/或读取与选定字线相关联的偶数页。
所属领域的技术人员将了解，将字线105-1、…、105-N(例如，物理行)划分为若干在单独时间编程和/或读取的逻辑页可在邻近位线(例如，邻近的偶数位线和奇数位线)之间提供屏蔽，其可减少与读取和/或编程验证操作相关联的位线耦合。邻近位线耦合可在位线上产生电压噪声，其可导致不准确的读取和/或验证操作。
然而，归因于FG-FG干扰效应，在不同时间编程邻近的存储器单元可导致不合意的Vt移位。举例来说，归因于随后编程的邻近单元(例如，耦合到奇数位线的单元)的Vt增加，先前编程的单元(例如，耦合到偶数位线的单元)的Vt电平可从其所要编程电平移位。经编程单元的归因于FG-FG干扰的Vt电平移位可导致错误的数据读取。归因于存储器装置缩放，不合意的FG-FG干扰增加。即，FG-FG干扰效应随着邻近单元(例如，邻近浮动栅极)的物理接近度减小而增强。
如结合图2和图3所描述，本发明的各种实施例可通过改变指派到偶数位线单元和奇数位线单元的编程状态的数目而补偿与对应于偶数逻辑页和奇数逻辑页的交替编程和/或读取的单元相关联的FG-FG干扰效应。经指派的编程状态的数目(例如，给定单元可被编程到的不同Vt电平的数目)对应于存储器单元的位指派。在一些实施例中，位指派为非整数位指派。即，特定单元可被指派有表示非整数数目的位的位值，例如，1.5位、2.5位、3.5位、4.5位等。
在各种实施例中，指派到不同单元的编程状态的数目(例如，可由不同单元存储的二进制位的数目)是基于特定编程序列的。即，在各种实施例中，耦合到选定字线的单元的子集视子集经编程的次序而被指派有不同数目的编程状态。在此类实施例中，在时间上较先编程的单元的子集具有比在时间上较后编程的单元的子集更小数目的经指派的编程状态。将较小数目的编程状态指派到在时间上较先编程的子集和将较大数目的编程状态指派到在时间上较后编程的子集可维持或增加与非易失性多级存储器单元阵列(例如，图1所示的阵列100)相关联的存储容量，而减少与邻近单元(例如，耦合到偶数位线和奇数位线的邻近单元)相关联的不利的FG-FG干扰效应。
图2说明根据本发明的一实施例的与具有不同位指派的单元相关联的阈值电压分布图像。图2所示的实施例说明耦合到字线(WL)205的若干单元202/203。如图2所示，单元202耦合到偶数编号的位线232-1(BLe-1)、232-2(BLe-2)、…、232-N(BLe-N)且单元203耦合到奇数编号的位线233-1(BLo-1)、233-2(BLo-2)、…、233-N(BLo-N)。即，单元202沿着字线205在交替位线上与单元203交织。读者将了解，位线可耦合到可用以在操作期间确定单元202/203的Vt电平的感测电路(未图示)。尽管在图2的实施例中仅说明一个字线205，实施例可包括任何数目的字线，例如图1中所示的字线105-1到105-N。
在图2的实施例中，偶数位线单元202被作为一群组一起编程与读取，并对应于与字线205相关联的偶数页。类似地，奇数位线单元203被作为一群组一起编程与读取，并对应于与字线205相关联的奇数页。即，编程操作、验证操作，和/或读取操作可在偶数位线单元202上作为一群组执行，且可在奇数位线单元203上作为一群组执行。
图2的实施例说明对应于耦合到相应偶数位线232-1、232-2、…、232-N的单元202的若干阈值电压(Vt)分布图像234-1、234-2、…、234-N。Vt分布图像235-1、235-2、…、235-N对应于耦合到相应奇数位线233-1、233-2、…、233-N的单元203。偶数位线Vt分布图像234-1、234-2、…、234-N对应于具有三个经指派的编程状态(例如，如图所示的Vt分布L0、L1和L2)的单元202。奇数位线Vt分布图像235-1、235-2、…、235-N对应于具有六个经指派的编程状态(例如，如图所示的Vt分布L0、L1、L2、L3、L4和L5)的奇数位线单元203。即，偶数位线单元202可经编程以使得单元202的Vt在与分布图像234-1、234-2、…、234-N相关联的三个经指派的Vt分布L0、L1和L2中的一者内。类似地，奇数位线单元203可经编程以使得单元203的Vt在与分布图像235-1、235-2、…、235-N相关联的六个经指派的Vt分布L0、L1、L2、L3、L4和L5中的一者内。读者将了解，L0状态可被称为擦除状态或最低编程状态。在操作中，可在经由写入操作编程到其相应指派状态中的一者之前，将存储器单元202和203置于L0擦除状态中。
在操作期间，在耦合到选定字线205的交织奇数位线单元203之前，编程偶数位线单元202。即，在写入操作期间，耦合到偶数位线232-1、232-2、…、232-N的单元202被编程到相应Vt分布图像234-1、234-2、…、234-N中所展示的三个编程状态中的一者，且接着耦合到奇数位线233-1、233-2、…、233-N的单元203随后被编程到相应Vt分布图像235-1、235-2、…、235-N中所展示的六个编程状态中的一者。
如图2所示，Vt分布图像234-1、234-2、…、234-N对应于表示1.5位/单元的单元202，且Vt分布图像235-1、235-2、…、235-N对应于表示2.5位/单元的单元203。即，给定存储器单元202/203可被编程到的状态的指派数目对应于可由给定单元存储的二进制位的指派数目。在图2所示的实施例中，单元202和203中的每一者具有非整数位指派。举例来说，偶数位线单元202为1.5位的单元，(例如)与单元202相关联的三个经指派编程状态可表示所存储数据的1.5个二进制位。奇数位线单元203为2.5位的单元，(例如)与单元203相关联的六个经指派编程状态可表示所存储数据的2.5个二进制位。实施例不限于图2所示的实例。
举例来说，偶数位线单元和奇数位线单元可具有各种不同编程状态指派和对应的不同位指派。在一些实施例中，偶数位线单元202可编程到六种状态，例如，单元202为2.5位的单元，且奇数位线单元203可编程到12种状态，例如，单元203为3.5位的单元。在一些实施例中，偶数位线单元202可编程到三种状态，例如，单元202为1.5位的单元，且奇数位单元203可编程到24种状态，例如，单元203为4.5位的单元。本发明的实施例不限于具有非整数位指派的存储器单元。举例来说，在一些实施例中，偶数位线单元和/或奇数位线单元可为可分别编程到4种状态、8种状态、16种状态或32种状态的2位、3位、4位或5位单元。
图2所说明的实施例包括与偶数位线单元202和奇数位线单元203相关联的读取裕度。如在Vt分布图像234-1、234-2、…、234-N中所示，偶数位线单元202包括在邻近编程状态L1和L2之间的相关联读取裕度RDe。如在Vt分布图像235-1、235-2、…、235-N中所示，奇数位线单元203包括在邻近编程状态L1和L2之间的相关联读取裕度RDo。由于偶数位线单元202具有比奇数位线单元203小的经指派编程状态/位数目，所以读取裕度RDe大于读取裕度RDo。所属领域的技术人员将了解，由于存在有限的编程窗口，所以邻近编程状态之间的电压裕度随着经指派状态的数目增加而减小。随着邻近编程状态之间的读取裕度减小，准确读取目标单元的状态的能力可降低。归因于由随后编程的邻近单元对正编程到所要状态的目标单元所造成的FG-FG干扰效应，此问题可由于经编程目标单元的Vt移位而加剧。
如图2的实施例所说明，在写入操作期间在时间上较先编程的偶数位线单元202具有比在写入操作期间在耦合到字线205的交织单元202之后编程的奇数位线单元203更小数目的经指派编程状态。将比指派到邻近奇数位线单元203(其随后编程)的编程状态的数目更小数目的编程状态指派到偶数位线单元202可提供各种优势。作为一实例，指派到偶数单元和奇数单元的不同数目的编程状态可减小与交替编程的偶数位线单元202和奇数位线单元203相关联的不利FG-FG干扰效应。
举例来说，由于在奇数位线单元203之前编程偶数位线单元202，所以偶数位线单元202被指派有较小数目的编程状态，其具有比对应于奇数位线单元203的读取裕度RDo更大的邻近状态之间的对应读取裕度RDe。由于与偶数位线单元202相关联的读取裕度RDe大于与奇数位线单元203相关联的读取裕度RDo，所以偶数位线单元202较不容易出现由于与来自随后编程的邻近奇数位线单元203的FG-FG干扰相关联的Vt移位而引起的错误的数据读取。
由于在偶数位线单元202之后编程奇数位线单元203，所以奇数位线单元203被指派有较大数目的编程状态，其具有比对应于偶数位线单元202的读取裕度RDe更小的邻近状态之间的对应读取裕度RDo。由于偶数位线单元202的Vt电平经编程到所要编程状态且不通过后续的进一步编程而增加，所以奇数位线单元203较不容易出现由邻近偶数位线单元202造成的FG-FG干扰。
在本发明的各种实施例中，可响应于从与非易失性存储器单元阵列相关联的处理器或外部主机接收的数据检索请求而组合由邻近位线单元202和203存储的数据。举例来说，在图2所说明的实施例中，由具有1.5位/单元的位指派的单元202存储的数据可与由具有2.5位/单元的位指派的邻近单元203存储的数据组合，使得所组合的邻近单元202和203表示总共4个逻辑位，例如，1.5+2.5个位。
举例来说，在图2所说明的实施例中，一对邻近单元(例如，具有三种经指派编程状态的1.5位的单元202和具有六种经指派编程状态的2.5位的单元203)可映射到四个二进制位。在此类实施例中，邻近的三状态单元202和六状态单元203具有十八种可能的组合状态，例如，所组合的单元202和203可映射到表示四个二进制位的十六种数据状态和两种额外状态。
在一些实施例中，可一起感测偶数位线和奇数位线以检索来自选定字线(例如，205)的数据。在此类实施例中，耦合到位线232-1、232-2、…、232-N的单元202和耦合到位线233-1、233-2、…、233-N的单元203可表示与选定字线205相关联的数据的两个逻辑页。所属领域的技术人员将了解，与特定字线相关联的逻辑页可包括许多逻辑区段，其每一者表示(例如)512字节的数据。实施例不限于特定逻辑页大小、逻辑区段大小、或与特定字线(例如，字线205)相关联的特定数目的逻辑页和/或区段。
图3说明根据本发明的一实施例的与具有不同位指派的单元相关联的阈值电压分布图像。图3所示的实施例说明耦合到字线(WL)305的若干单元302/303/306。如图3所示，单元302耦合到偶数编号的位线的第一子集332-1(BLe-1)、332-2(BLe-3)和332-3(BLe-5)。单元306耦合到偶数编号的位线的第二子集336-1(BLe-2)和336-2(BLe-4)。单元303耦合到奇数编号的位线333-1(BLo-1)、333-2(BLo-2)、333-3(BLo-3)和333-4(BLo-4)。耦合到字线305的单元302/303/306的模式在逐位线地继续，其中单元303耦合于邻近单元302和邻近单元306之间。即，奇数位线单元303沿着字线305交织于邻近交替偶数位线单元302和306之间。
读者将了解，位线可耦合到可在操作期间用以确定单元302/303/306的Vt电平的感测电路(未图示)。尽管在图3的实施例中仅说明一个字线305，但实施例可包括任何数目的字线，例如，图1所示的字线105-1到105-N。
在图3的实施例中，偶数位线单元302的第一子集被作为一群组一起编程，偶数位线单元306的第二子集被作为一群组一起编程，且奇数位线单元303被作为一群组一起编程。在各种实施例中，奇数位线单元303被作为一群组一起读取，且对应于与字线305相关联的数据的奇数页，而偶数位线单元302和306被一起读取和组合，以对应于与字线305相关联的数据的偶数页。
图3的实施例说明对应于耦合到相应偶数位线332-1、332-2和332-3的单元302的若干阈值电压(Vt)分布图像334-1、334-2和334-3。Vt分布图像338-1和338-2对应于耦合到相应偶数位线336-1和336-2的单元306。Vt分布图像335-1、335-2、335-3和335-4对应于耦合到相应奇数位线333-1、333-2、333-3和333-4的单元303。偶数位线Vt分布图像334-1、334-2和334-3对应于具有三种经指派编程状态(例如，如所展示的Vt分布L0、L1和L2)的单元302。偶数位线Vt分布图像338-1和338-2对应于具有六种经指派编程状态(例如，如所展示的Vt分布L0、L1、L2、L3、L4和L5)的单元306。奇数位线Vt分布图像335-1、335-2、335-3和335-4对应于具有四种经指派编程状态(例如，如所展示的Vt分布L0、L1、L2和L3)的奇数位线单元303。
即，在图3所说明的实施例中，偶数位线单元302可经编程以使得单元302的Vt在与分布图像334-1、334-2和334-3相关联的三种经指派Vt分布L0、L1和L2中的一者内。类似地，偶数位线单元306可经编程以使得单元306的Vt在与分布图像338-1和338-2相关联的六种经指派Vt分布L0、L1、L2、L3、L4和L5中的一者内。奇数位线单元303可经编程以使得单元303的Vt在与分布图像335-1、335-2、335-3和335-4相关联的四种经指派Vt分布L0、L1、L2和L3中的一者内。L0状态可被称为擦除状态或最低编程状态。在操作中，可在经由写入操作编程到其相应指派状态中的一者之前，将存储器单元302、303和306置于L0擦除状态中。
在操作期间，根据包括在编程偶数位线单元306的第二子集之前且在编程交织的奇数位线单元303之前编程偶数位线单元302的第一子集的编程序列而写入耦合到选定字线305的单元302/303/306。与图3所说明的实施例相关联的编程序列包括在编程偶数位线单元306的第二子集之前编程奇数位线单元303。作为一实例，在将数据写入字线305的单元的操作期间，偶数位线单元的第一半(例如，耦合到偶数位线332-1、332-2和332-3的单元302)被编程到相应Vt分布图像334-1、334-2和334-3中所示的三种编程状态中的一者。随后，耦合到奇数位线(例如，333-1、333-2、333-3和333-4)的单元303被编程到相应Vt分布图像335-1、335-2、335-3和335-4中所示的四种编程状态中的一者。随后，偶数位线单元的第二半(例如，耦合到偶数位线336-1和336-2的单元306)被编程到相应Vt分布图像338-1和338-2中所示的六种编程状态中的一者。
如图3所示，Vt分布图像334-1、334-2和334-3对应于表示1.5位/单元的偶数位线单元302，Vt分布图像338-1和338-2对应于表示2.5位/单元的偶数位线单元306，且Vt分布图像335-1、335-2、335-3和335-4对应于表示2位/单元的单元303。即，给定存储器单元302/303/306可被编程到的状态的指派数目对应于可由给定单元存储的二进制位的指派数目。在图3所示的实施例中，偶数位线单元302和306具有非整数位指派，例如，分别为1.5位/单元和2.5位/单元，而奇数位线单元303具有整数位指派，例如，2位/单元。在一些实施例中，邻近偶数位线单元(例如，偶数位线单元302和耦合到下一邻近偶数位线的单元306)的位指派合计为奇数位线单元303的位指派的两倍的位指派。举例来说，在图3所说明的实施例中，偶数位线单元302的位指派(例如，1.5位/单元)和偶数位线单元306的位指派(例如，2.5位/单元)合计为4位/单元，其为奇数位线单元303的位指派(例如，2位/单元)的两倍。实施例不限于图3所示的实例。
在各种先前编程序列中，所有奇数位线单元被作为一群组一起编程且所有偶数位线单元被作为一群组一起编程。在此类先前方法中，偶数位线单元与奇数位线单元被指派相同数目的编程状态，例如，偶数位线单元和奇数位线单元每一单元具有相同的位指派。相反，在本发明的各种实施例中，沿着给定字线耦合到偶数和/或奇数位线的单元的许多子集可在不同时间被单独编程。举例来说，如结合图3的实施例所描述，在编程偶数位线单元的第二子集(例如，306)之前一起编程偶数位线单元的第一子集(例如，302)。在图3的实施例中，偶数位线单元302表示耦合到与给定字线相关联的偶数位线的一半(例如，BLe-1、BLe-3、BLe-5等)的单元，且偶数位线单元306表示耦合到与给定字线(例如，305)相关联的偶数位线的另一半(BLe-2、BLe-4等)的单元。实施例不限于给定字线的单元被划分为任何特定数目的子集的编程序列。举例来说，在一些实施例中，偶数位线单元和/或奇数位线单元可被划分为多于两个子集。
图3所说明的实施例包括与偶数位线单元的第一子集302、与偶数位线单元的第二子集306和与奇数位线单元303相关联的读取裕度。如在Vt分布图像334-1、334-2和334-3中所示，偶数位线单元的第一子集302包括在邻近编程状态L1和L2之间的相关联的读取裕度RDe-1。如在Vt分布图像338-1和338-2中所示，偶数位线单元的第二子集306包括在邻近编程状态L1和L2之间的相关联读取裕度RDe-2。如在Vt分布图像335-1、335-2、335-3和335-4中所示，奇数位线单元303包括在邻近编程状态L1和L2之间的相关联读取裕度RDo。
在图3所说明的实施例中，由于偶数位线单元的第一子集302具有比偶数位线单元的第二子集306和奇数位线单元303小的经指派编程状态/位的数目，所以读取裕度RDe-1大于读取裕度RDe-2和RDo。类似地，由于奇数位线单元303具有比偶数位线单元的第二子集306小的经指派编程状态/位的数目，所以读取裕度RDo大于读取裕度RDe-2。如上文所述，由于存在有限的编程窗口，所以邻近编程状态之间的电压裕度随着经指派状态的数目增加而减小。随着邻近编程状态之间的读取裕度减小，准确读取目标单元的状态的能力可降低。归因于由随后编程的邻近单元对正编程到所要状态的目标单元所造成的FG-FG干扰效应，此问题可由于经编程的目标单元的Vt移位而加剧。
如图3的实施例中所说明，偶数位线单元的第一子集302(其在写入操作期间首先编程)具有比奇数位线单元303和偶数位线单元的第二子集306(其在写入期间在耦合到字线305的交织单元302之后编程)小的数目的经指派编程状态。在图3的实施例中，奇数位线单元303(其在写入操作期间第二被编程)具有比偶数位线单元的第二子集306(其在写入期间在耦合到字线305的交织单元303之后编程)小的数目的经指派编程状态。
本发明的各种实施例包括基于与单元的数目相关联的编程序列而改变指派到耦合到给定字线(例如，字线305)的单元的编程状态的数目。在逐位线基础上改变编程状态的指派数目可减少与沿着选定字线编程邻近单元相关联的不利FG-FG干扰效应。随着邻近浮动栅极归因于非易失性存储器装置缩放而在物理上越来越靠近，此类不利FG-FG干扰效应可变得更成问题。在其中编程状态的指派数目和/或耦合到给定字线的单元的位指派在逐位线基础上改变的实施例中，向首先编程的选定字线的单元子集比向随后编程的选定字线的单元子集指派较小数目的编程状态和/或位可提供各种益处。
举例来说，在图3所说明的实施例中，由于在奇数位线单元303和偶数位线单元的第二子集306之前编程偶数位线单元的第一子集302，偶数位线单元的第一子集302被指派较小数目的编程状态，其具有比对应于相应奇数位线单元303和偶数位线单元的第二子集306的读取裕度RDo和RDe-2大的邻近状态之间的对应读取裕度RDe-1。由于与偶数位线单元302相关联的读取裕度RDe-1大于与奇数位线单元303和偶数位线单元306相关联的读取裕度RDo和RDe-2，所以偶数位线单元302较不容易出现由于与来自随后编程的邻近奇数位线单元303和/或邻近偶数位线单元306的FG-FG干扰相关联的Vt移位而引起的错误的数据读取。
在图3所说明的实施例中，由于在偶数位线单元302之后编程奇数位线单元303，所以奇数位线单元303被指派有较大数目的编程状态，其具有比对应于偶数位线单元302的读取裕度RDe-1小的在邻近状态之间的对应读取裕度RDo。由于偶数位线单元302的Vt电平被编程到所要编程状态，例如，偶数位线单元302的Vats不在单元302已达到所要编程状态后经由进一步编程而增加，所以奇数位线单元303较不容易出现由邻近偶数位线单元302的编程而造成的FG-FG干扰。
然而，在图3所说明的实施例中，在正编程到所要编程状态的邻近奇数位线单元之后编程偶数位线单元的第二子集306。由于在奇数位线单元303之后编程偶数位线单元的第二子集306，所以偶数位线单元306被指派有较大数目的编程状态，其具有比对应于奇数位线单元303的读取裕度RDo小的在邻近状态之间的对应读取裕度RDe-2。由于奇数位线单元303的Vt电平被编程到所要编程状态，例如奇数位线单元303的Vats不在单元303已达到所要编程状态后经由进一步编程而增加，所以偶数位线单元306较不容易出现由邻近奇数位线单元303的编程而造成的FG-FG干扰。
在本发明的各种实施例中，由邻近奇数位线单元303存储的数据被作为一群组一起读取且可对应于与给定字线305相关联的数据的逻辑页，例如，奇数逻辑页。在此些实施例中，偶数位线单元的第一子集302和偶数位线单元的第二子集306还可被作为一群组一起读出且可对应于与给定字线305相关联的数据的逻辑页，例如，偶数逻辑页。在偶数位线单元的第一子集302和偶数位线单元的第二子集306被一起读出的实施例中，可响应于从与非易失性存储器单元阵列相关联的处理器或外部主机接收的数据检索请求而组合由邻近偶数位线单元(例如，耦合到偶数位线332-1的单元302和耦合到偶数位线336-1的单元306)存储的数据。举例来说，在图3所说明的实施例中，由具有1.5位/单元的位指派的偶数位线单元302存储的数据可与由具有2.5位/单元的位指派的邻近偶数位线单元306存储的数据组合，使得所组合的邻近偶数位线单元302和306表示总共4个逻辑位，例如1.5+2.5个位，或2位/单元。
在图3所说明的实施例中，可将一对邻近偶数位线单元(例如，具有三种经指派编程状态的1.5位单元302和具有六种经指派编程状态的2.5位单元306)映射到四个二进制位。在此些实施例中，邻近的三状态单元302和六状态单元306具有18种可能的组合状态，例如，可将所组合的单元302和306映射到表示4个二进制位的16种数据状态和两种额外状态。在此些实施例中，还可将邻近奇数位线单元对(例如，具有四种经指派编程状态的2位单元303)映射到四个二进制位，使得与选定字线相关联的逻辑奇数页大小和逻辑偶数页大小是相同的。
在图3所说明的实施例中，耦合到单元302的偶数位线和耦合到单元306的偶数位线可被一起感测以检索来自选定字线305的数据。耦合到单元303的奇数位线还可被一起感测以检索来自选定字线305的数据。在此些实施例中，存储于字线305的偶数位线单元302和306中的数据表示数据的逻辑页，且存储于字线305的奇数位线单元303中的数据表示数据的不同的逻辑页。
图4为具有根据本发明的一实施例而编程的至少一个存储器装置420的电子存储器系统400的功能框图。存储器系统400包括耦合到非易失性存储器装置420的处理器410，所述非易失性存储器装置420包括多级非易失性单元的存储器阵列430。存储器系统400可包括单独的集成电路，或处理器410和存储器装置420两者可在同一集成电路上。处理器410可为微处理器或例如专用集成电路(ASIC)的某一其它类型的控制电路。
出于清楚起见，已简化电子存储器系统400以集中关注与本发明特定相关的特征。存储器装置420包括非易失性存储器单元阵列430，其可为具有NAND架构的浮栅快闪存储器单元。每行存储器单元的控制栅极与一字线耦合，而存储器单元的漏极区耦合到位线。与图1中所说明的相同，存储器单元的源极区耦合到源极线。所属领域的技术人员将了解，将存储器单元连接到位线和源极线的方式取决于阵列是NAND架构、NOR架构、和AND架构还是某一其它存储器阵列架构。
图4的实施例包括地址电路440，其用以锁存经由I/O电路460在I/O连接462上提供的地址信号。地址信号由列解码器444和行解码器446接收并解码以存取存储器阵列430。按照本发明，所属领域的技术人员应了解，地址输入连接的数目取决于存储器阵列430的密度和架构，且地址的数目随着存储器单元的数目增加和存储器区块和阵列的数目增加而增加。
非易失性单元的存储器阵列430根据本文所描述的实施例可包括具有变化的数目的经指派编程状态和变化的位指派的非易失性多级存储器单元。存储器装置420使用在此实施例中可为读取/锁存电路450的感测/缓冲电路通过在存储器阵列的列中感测电压和/或电流改变而在存储器阵列430中读取数据。读取/锁存电路450可读取和锁存来自存储器阵列430的一页或一行数据。包括I/O电路460以用于在I/O连接462上与处理器410进行双向数据通信。包括写入电路455以将数据写入到存储器阵列430。
控制电路470解码由来自处理器410的控制连接472提供的信号。这些信号可包括用以控制存储器阵列430上的操作(其包括数据读取、数据写入和数据擦除操作)的芯片信号、写入启用信号和地址锁存信号。在各种实施例中，控制电路470负责执行来自处理器410的指令以根据本发明的实施例执行操作和编程。控制电路470可为状态机、序列器、或某一其它类型的控制器。所属领域的技术人员将了解，可提供额外电路和控制信号，且已减少了图4的存储器装置细节以促进说明的简易性。
图5为具有根据本发明的一实施例而编程的至少一个存储器装置的存储器模块的功能框图。将存储器模块500说明为一存储器卡，但参考存储器模块500所论述的概念可适用于其它类型的可装卸或便携式存储器(例如，USB快闪驱动器)且既定在如本文所使用的“存储器模块”的范围内。另外，尽管在图5中描绘一个实例形态因子，但这些概念还适用于其它形态因子。
在一些实施例中，存储器模块500将包括外壳505(如所描绘)以封闭一个或一个以上存储器装置510(虽然此类外壳并非所有装置或装置应用所必需的)。至少一个存储器装置510包括可根据本文所描述的实施例读取的非易失性多级存储器单元阵列。在存在时，外壳505包括用于与主机装置通信的一个或一个以上触点515。主机装置的实例包括数码相机、数字记录和回放装置、PDA、个人计算机、存储器卡读卡器、接口集线器等。对于某些实施例，触点515呈标准化接口的形式。举例来说，对于USB快闪驱动器，触点515可呈USB A型公连接器的形式。对于某些实施例，触点515呈半专属接口的形式，例如可在由晟碟(SanDisk)公司特许的CompactFlashTM存储器卡、由索尼(Sony)公司特许的Memory StickTM存储器卡、由东芝(Toshiba)公司特许的SD SecureDigitalTM存储器卡等上找到的那种。然而，一般来说，触点515提供一用于在存储器模块500和具有用于触点515的兼容接受器的主机之间传递控制、地址和/或数据信号的接口。
存储器模块500可任选地包括额外电路520，其可为一个或一个以上集成电路和/或离散组件。对于某些实施例，额外电路520可包括存储器控制器(例如，控制电路)，以用于控制多个存储器装置510上的存取和/或在外部主机和存储器装置510之间提供一翻译层。举例来说，触点515的数目和连接到一个或一个以上存储器装置510的510连接的数目之间可不存在一对一对应。因此，存储器控制器可选择性地耦合存储器装置510的I/O连接(未在图5中展示)以在适当时间在适当的I/O连接处接收适当的信号或在适当时间在适当的触点515处提供适当的信号。类似地，主机与存储器模块500之间的通信协议可与存取存储器装置510所需要的通信协议不同。存储器控制器可接着将从主机接收的命令序列翻译到适当的命令序列以实现对存储器装置510的所要存取。此类翻译除了命令序列外可进一步包括改变信号电压电平。
额外电路520可进一步包括与控制存储器装置510无关的功能性，例如可由ASIC执行的逻辑功能。而且，额外电路520可包括限制对存储器模块500的读取或写入存取的电路(例如，密码保护、生物统计学等)。额外电路520可包括指示存储器模块500的状态的电路。举例来说，额外电路520可包括用以确定是否将功率供应到存储器模块500且当前是否正在存取存储器模块500的功能性，和展示其状态的指示(例如通电时的实光和存取期间的闪烁光)的功能性。额外电路520可进一步包括无源装置，例如有助于在存储器模块500内调节功率需求的去耦电容器。
结论
已展示用于操作非易失性存储器单元的方法、装置、模块和系统。一个方法实施例包括将第一数目的编程状态指派到耦合到一字线的第一单元，所述第一单元可被编程到所述第一数目的编程状态。所述方法包括将第二数目的编程状态指派到耦合到所述字线的第二单元，所述第二单元可被编程到所述第二数目的编程状态，其中编程状态的第二数目大于编程状态的第一数目。所述方法包括在将第二单元编程到第二数目的编程状态中的一者之前将第一单元编程到第一数目的编程状态中的一者。
在一些实施例中，耦合到字线的第三单元经指派有第三数目的编程状态，所述第三单元可被编程到所述第三数目的编程状态。在此些实施例中，编程状态的第三数目大于编程状态的第二数目，且在第一单元和第二单元之后编程第三单元。指派到所述数目的单元的编程状态的数目和/或单元的位指派可基于与所述数目的单元相关联的编程序列。
尽管本文中已说明并描述了特定实施例，但所属领域的技术人员将了解，可用经设计以实现相同结果的布置来代替所展示的特定实施例。本发明意欲涵盖本发明的各种实施例的更改或变化。将理解，已以说明的方式而非以限制的方式作出以上描述。当检视以上描述时，所属领域的技术人员将明白以上实施例的组合和本文中未特定描述的其它实施例。本发明的各种实施例的范围包括使用以上结构和方法的其它应用。因此，应参考所附权利要求书以及此权利要求书被赋予的均等物的完整范围来确定本发明的各种实施例的范围。
在上述具体实施方式中，出于简化本发明的目的而将各种特征在单个实施例中分组在一起。本发明的此方法将不被解释为反映本发明的所揭示实施例必须使用比每一请求项中明确陈述的特征多的特征的意图。而是，如所附权利要求书所反映，发明性标的物在于比单个所揭示实施例的所有特征少的特征。因此，所附权利要求书在此并入到具体实施方式中，其中每一请求项作为一单独实施例而单独成立。

Claims (21)

1.一种用于操作非易失性多级存储器单元阵列的方法，所述方法包含：
将第一数目的编程状态(334-1、334-2、334-3)指派到耦合到行选择线(305)的第一单元(302)，所述第一单元(302)可被编程到所述第一数目的编程状态；
将第二数目的编程状态(335-1、335-2、335-3、335-4)指派到耦合到所述行选择线(305)的第二单元(303)，所述第二单元(303)可被编程到所述第二数目的编程状态，其中所述第二数目的编程状态(335-1、335-2、335-3、335-4)大于所述第一数目的编程状态(334-1、334-2、334-3)；
将第三数目的编程状态(338-1、338-2)指派到耦合到所述行选择线(305)的第三单元(306)，所述第三单元(306)可被编程到所述第三数目的编程状态，其中所述第三数目的编程状态(338-1、338-2)大于所述第二数目的编程状态(335-1、335-2、335-3、335-4)；
其中所述指派包括将对应于所述单元的非整数位指派的一定数目的编程状态指派(334-1、338-1)指派到所述第一单元(302)和所述第三单元(306)中的每一者；且
在将所述第二单元(303)编程到所述第二数目的编程状态(335-1、335-2、335-3、335-4)中的一者之前，将所述第一单元(302)编程到所述第一数目的编程状态(334-1、334-2、334-3)中的一者。
2.根据权利要求1所述的方法，其中所述方法包括响应于数据检索请求，将由所述第一编程的单元(302)存储的数据与由所述第三编程的单元(306)存储的数据组合。
3.一种用于操作非易失性多级存储器单元阵列的方法，所述方法包含：
将第一数目的编程状态(234-1、234-2、…、234-N)指派到耦合到行选择线(205)的第一单元(202)，所述第一单元(202)可被编程到所述第一数目的编程状态；
将第二数目的编程状态(235-1、235-2、…、235-N)指派到耦合到所述行选择线(205)的第二单元(203)，所述第二单元(203)可被编程到所述第二数目的编程状态，其中所述第二数目的编程状态(235-1、235-2、…、235-N)大于所述第一数目的编程状态(234-1、234-2、…、234-N)；
其中所述指派包括将对应于所述单元的非整数位指派或整数位指派的一定数目的编程状态指派到所述第一单元(202)和所述第二单元(203)中的每一者；且
在将所述第二单元(203)编程到所述第二数目的编程状态(235-1、235-2、…、235-N)中的一者之前，将所述第一单元(202)编程到所述第一数目的编程状态(234-1、234-2、…、234-N)中的一者。
4.一种用于操作非易失性多级存储器单元阵列的方法，所述方法包含：
将第一数目的编程状态(334-1、334-2、334-3)指派到耦合到行选择线(305)的第一单元(302)，所述第一单元可被编程到所述第一数目的编程状态；
将第二数目的编程状态(335-1、335-2、335-3、335-4)指派到耦合到所述行选择线(305)的第二单元(303)，所述第二单元可被编程到所述第二数目的编程状态，其中所述第二数目的编程状态(335-1、335-2、335-3、335-4)大于所述第一数目的编程状态(334-1、334-2、334-3)；
将第三数目的编程状态(338-1、338-2)指派到耦合到所述行选择线(305)的第三单元(306)，所述第三单元可被编程到所述第三数目的编程状态，其中所述第三数目的编程状态(338-1、338-2)大于所述第二数目的编程状态(335-1、335-2、335-3、335-4)；以及
在将所述第二单元(303)编程到所述第二数目的编程状态(335-1、335-2、335-3、335-4)中的一者之前和在将所述第三单元(306)编程到所述第三数目的编程状态(338-1、338-2)中的一者之前，将所述第一单元(302)编程到所述第一数目的编程状态(334-1、334-2、334-3)中的一者；
其中所述指派包括将对应于所述单元的非整数位指派的一定数目的编程状态指派到所述第一单元(302)和所述第三单元(306)中的每一者。
5.根据权利要求4所述的方法，其中所述方法包括将所述数目的编程状态指派到所述第一单元(302)和所述第三单元(306)，使得所述第一单元(302)和所述第三单元(306)的所述非整数位指派合计为是所述第二单元(303)的位指派两倍的位指派。
6.根据权利要求5所述的方法，其中所述第二单元(303)耦合到所述第一单元(302)与所述第三单元(306)之间的所述行选择线(305)，且其中所述方法包括一起读取所述第一编程的单元(302)和所述第三经编程的单元(306)。
7.根据权利要求6所述的方法，其中所述方法包括将从所述第一经编程的单元(302)读取的数据与从所述第三经编程的单元(306)读取的数据组合，所述读取的数据对应于数据的一逻辑页。
8.一种用于操作非易失性多级存储器单元阵列的方法，所述方法包含：
将一定数目的编程状态(334-1、334-2、334-3)指派到耦合到第一行选择线(305)的一定数目的单元(302、303、306)，所述单元可被编程到所述数目的编程状态；以及
基于与所述数目的单元(302、303、306)相关联的编程序列，改变指派到所述数目的单元(302、303、306)的所述数目的编程状态(334-1、334-2、334-3)
其中所述编程序列包括在编程所述数目的单元(302、303、306)的第二子集(303)之前，编程所述数目的单元(302、303、306)的第一子集(302)，且其中改变所述数目的经指派的编程状态(334-1、334-2、334-3)包括：
将第一数目的编程状态(334-1、334-2、334-3)指派到所述第一子集(302)；以及
将第二数目的编程状态(335-1、335-2、335-3、335-4)指派到所述第二子集(303)，所述第二数目大于所述第一数目的编程状态(334-1、334-2、334-3)；
其中所述编程序列包括在编程所述数目的单元(302、303、306)的所述第二子集(303)后，编程所述数目的单元(302、303、306)的第三子集(306)，且其中改变所述数目的经指派的编程状态包括将第三数目的编程状态(338-1、338-2)指派到所述第三子集(306)，所述第三数目大于所述第二数目的编程状态(335-1、335-2、335-3、335-4)；且
其中指派所述第一数目(334-1、334-2、334-3)和所述第三数目(338-1、338-2)中的每一者包括指派对应于非整数位指派的一定数目的编程状态。
9.根据权利要求8所述的方法，其中：
单元的所述第一子集(302)耦合到偶数编号的感测线的第一子集(332-1、332-2、332-3)；且
指派所述第二数目的编程状态(335-1、335-2、335-3、335-4)包括指派对应于所述第二子集(303)的整数位指派的一定数目的编程状态，其中所述第二子集(303)的所述整数位指派大于所述第一子集(302)的所述位指派，且单元的所述第二子集(303)耦合到奇数编号的感测线(333-1、333-2、333-3、333-4)。
10.根据权利要求8所述的方法，其中：
编程所述第一子集(302)包括编程耦合到一定数目的偶数编号的感测线(332-1、332-2、332-3)的子集；
编程所述第二子集(303)包括编程耦合到一定数目的奇数编号的感测线(333-1、333-2、333-3、333-4)的子集；且
编程所述第三子集(306)包括编程耦合到不同于所述第一数目的偶数编号的感测线(332-1、332-2、332-3)的一定数目的偶数编号的感测线(336-1、336-2)的子集。
11.根据权利要求10所述的方法，其中：
指派所述第一数目的编程状态(334-1、334-2、334-3)包括指派对应于所述第一子集(302)的非整数位指派的一定数目的编程状态；且
指派所述第三数目的编程状态(338-1、338-2)包括指派对应于所述第三子集(306)的非整数位指派的一定数目的编程状态。
12.一种用于操作非易失性多级存储器单元阵列的方法，所述方法包含：
将一定数目的编程状态(234-1、234-2、…、234-N、235-1、235-2、…、235-N)指派到耦合到第一行选择线(205)的一定数目的单元(202、203)，所述单元可被编程到所述数目的编程状态；以及
基于与所述数目的单元(202、203)相关联的编程序列，改变指派到所述数目的单元(202、203)的所述数目的编程状态(234-1、234-2、…、234-N、235-1、235-2、…、235-N)；
其中所述编程序列包括在编程所述数目的单元(202、203)的第二子集(203)之前，编程所述数目的单元(202、203)的第一子集(202)，且其中改变所述数目的经指派的编程状态(234-1、234-2、…、234-N、235-1、235-2、…、235-N)包括：
将第一数目的编程状态(234-1、234-2、…、234-N)指派到所述第一子集(202)；以及
将第二数目的编程状态(235-1、235-2、…、235-N)指派到所述第二子集(203)，所述第二数目大于所述第一数目的编程状态(234-1、234-2、…、234-N)；
其中指派所述第一数目(234-1、234-2、…、234-N)和所述第二数目(235-1、235-2、…、235-N)的每一者包括指派对应于非整数位指派或整数位指派的一定数目的编程状态。
13.根据权利要求12所述的方法，其中：
单元的所述第一子集(202)耦合到偶数编号的感测线(232-1、232-2、…、232-N)；且
单元的所述第二子集(203)耦合到奇数编号的感测线(233-1、233-2、…、233-N)。
14.一种非易失性存储器装置，其包含：
非易失性存储器单元阵列，其布置于由行选择线(205)耦合的若干行和由感测线耦合的若干列中；以及
控制电路，其耦合到所述阵列且经配置以根据在逐感测线基础上执行的编程序列来编程耦合到选定的行选择线(205)的单元，其中：
耦合到所述选定的行选择线(205)且与待第一编程的一定数目的感测线(232-1、232-2、…、232-N)相关联的单元(202)具有第一经指派数目的编程状态(234-1、234-2、…、234-N)；且
耦合到所述选定的行选择线(205)且与待第二编程的一定数目的感测线(233-1、233-2、…、233-N)相关联的单元(203)具有第二经指派数目的编程状态(235-1、235-2、…、235-N)，所述第二经指派的数目大于所述第一经指派的数目；
其中所述第一经指派数目的编程状态(234-1、234-2、…、234-N)和所述第二经指派数目的编程状态(235-1、235-2、…、235-N)中的每一者对应于非整数位指派或整数位指派。
15.根据权利要求14所述的装置，其中待第一编程的所述数目的感测线对应于偶数编号的感测线(232-1、232-2、…、232-N)，且待第二编程的所述数目的感测线对应于奇数编号的感测线(233-1、233-2、…、233-N)。
16.根据权利要求14所述的装置，其中当所述第一经指派数目的编程状态(234-1、234-2、…、234-N)和所述第二经指派数目的编程状态(235-1、235-2、…、235-N)中的每一者对应于非整数位指派时，所述第一经指派数目的编程状态对应的非整数位指派为每单元至少1.5位，且所述第二经指派数目的编程状态对应的非整数位指派为每单元至少2.5位。
17.一种非易失性存储器装置，其包含：
非易失性存储器单元阵列，其布置于由行选择线(305)耦合的若干行和由感测线耦合的若干列中；以及
控制电路，其耦合到所述阵列且经配置以根据在逐感测线基础上执行的编程序列来编程耦合到选定的行选择线(305)的单元，其中：
耦合到所述选定的行选择线(305)且与待第一编程的一定数目的感测线(332-1、332-2、332-3)相关联的单元(302)具有第一经指派数目的编程状态(334-1、334-2、334-3)；
耦合到所述选定的行选择线(305)且与待第二编程的一定数目的感测线(333-1、333-2、333-3、333-4)相关联的单元具有第二经指派数目的编程状态(335-1、335-2、335-3、335-4)，所述第二经指派的数目大于所述第一经指派的数目；且
耦合到所述选定的行选择线(305)且与待第三编程的一定数目的感测线(336-1、336-2)相关联的单元具有第三经指派数目的编程状态(338-1、338-2)，所述第三经指派的数目大于所述第二经指派的数目；
其中所述第一经指派数目的编程状态(334-1、334-2、334-3)和所述第三数目的经指派编程状态(338-1、338-2)中的每一者对应于非整数位指派。
18.根据权利要求17所述的装置，其中待第一编程的所述数目的感测线对应于偶数编号的感测线的第一子集(332-1、332-2、332-3)，且待第三编程的所述数目的感测线对应于偶数编号的感测线的第二子集(336-1、336-2)。
19.根据权利要求17所述的装置，其中所述第一经指派数目的编程状态(334-1、334-2、334-3)对应于与待第一编程的所述数目的感测线(332-1、332-2、332-3)相关联的所述单元的非整数位指派，且所述第三经指派数目的编程状态(338-1、338-2)对应于与待第三编程的所述数目的感测线(336-1、336-2)相关联的所述单元的不同的非整数位指派。
20.根据权利要求19所述的装置，其中所述第二经指派数目的编程状态(335-1、335-2、335-3、335-4)对应于与待第二编程的所述数目的感测线(333-1、333-2、333-3、333-4)相关联的单元的整数位指派。
21.根据权利要求17所述的装置，其中所述控制电路(460)经配置以根据在逐感测线基础上执行的所述编程序列来编程耦合到下一后续选定的行选择线(305)的单元。
CN2008801138577A 2007-10-31 2008-10-15 非易失性多级存储器单元 Expired - Fee Related CN101842844B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/931,912 2007-10-31
US11/931,912 US7742335B2 (en) 2007-10-31 2007-10-31 Non-volatile multilevel memory cells
PCT/US2008/011834 WO2009058195A1 (en) 2007-10-31 2008-10-15 Non-volatile multilevel memory cells

Publications (2)

Publication Number Publication Date
CN101842844A CN101842844A (zh) 2010-09-22
CN101842844B true CN101842844B (zh) 2013-10-30

Family

ID=40582605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801138577A Expired - Fee Related CN101842844B (zh) 2007-10-31 2008-10-15 非易失性多级存储器单元

Country Status (7)

Country Link
US (4) US7742335B2 (zh)
EP (1) EP2208202B1 (zh)
JP (1) JP5272273B2 (zh)
KR (1) KR101121610B1 (zh)
CN (1) CN101842844B (zh)
TW (1) TWI400714B (zh)
WO (1) WO2009058195A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668012B2 (en) * 2007-10-31 2010-02-23 Micron Technology, Inc. Memory cell programming
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US7742335B2 (en) * 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
US20100180183A1 (en) * 2009-01-12 2010-07-15 Macronix International Co., Ltd. Circuit for reducing the read disturbance in memory
KR101618313B1 (ko) 2009-06-15 2016-05-09 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
JP2013030552A (ja) * 2011-07-27 2013-02-07 Toshiba Corp 不揮発性半導体記憶装置
US9240240B2 (en) 2011-11-29 2016-01-19 Micron Technology, Inc. Apparatus having indications of memory cell density and methods of their determination and use
US9190162B2 (en) * 2012-03-13 2015-11-17 Micron Technology, Inc. Nonconsecutive sensing of multilevel memory cells
JP5538658B2 (ja) * 2012-05-24 2014-07-02 三菱電機株式会社 電力変換装置
US9230655B2 (en) 2013-12-20 2016-01-05 Apple Inc. Data storage management in analog memory cells using a non-integer number of bits per cell
US9704540B2 (en) * 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
KR20170011641A (ko) * 2015-07-23 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10290346B2 (en) * 2016-12-22 2019-05-14 Western Digital Technologies, Inc. Method and apparatus for low-latency read of flash storage devices using fractional bits per cell
US11251371B2 (en) 2017-03-24 2022-02-15 Gwangju Institute Of Science And Technology Nonvolatile memory device having multi-level resistance and capacitance characteristics, and manufacturing method thereof
JP2019040655A (ja) * 2017-08-28 2019-03-14 東芝メモリ株式会社 メモリシステム
US10910044B2 (en) 2018-09-28 2021-02-02 Sandisk Technologies Llc State coding for fractional bits-per-cell memory
KR20230093708A (ko) * 2021-12-20 2023-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 스토리지 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414566A (zh) * 2001-06-27 2003-04-30 三因迪斯克公司 降低非易失性存储器存储元件间耦合效应的方法
CN1555559A (zh) * 2001-09-17 2004-12-15 ��ʥ�� 多态非易失性存储系统二进制模式下的选择性运行

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6356973B1 (en) 1993-10-15 2002-03-12 Image Telecommunications Corporation Memory device having a cyclically configured data memory and having plural data portals for outputting/inputting data
KR0172408B1 (ko) 1995-12-11 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 및 그의 구동방법
TW434552B (en) * 1999-07-21 2001-05-16 Lin Ruei Lin Pseudo-dynamic flash memory structure
JP4055103B2 (ja) 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
EP1199725B1 (en) * 2000-10-13 2010-10-06 STMicroelectronics Srl Method for storing and reading data in a multibit nonvolatile memory with a non-binary number of bits per cell
US6901007B2 (en) * 2001-01-11 2005-05-31 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
US6587372B2 (en) 2001-01-11 2003-07-01 Micron Technology, Inc. Memory device with multi-level storage cells and apparatuses, systems and methods including same
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
EP1298670B1 (en) * 2001-09-28 2007-03-07 STMicroelectronics S.r.l. Method for storing and reading data in a multilevel nonvolatile memory with a non-binary number of levels, and architecture therefor
US6967872B2 (en) 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
JP3840994B2 (ja) 2002-03-18 2006-11-01 セイコーエプソン株式会社 不揮発性半導体記憶装置
US6847550B2 (en) * 2002-10-25 2005-01-25 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
US6807610B2 (en) 2002-11-01 2004-10-19 Silicon Storage Technology, Inc. Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US7043089B2 (en) 2003-02-27 2006-05-09 Hewlett-Packard Development Company, L.P. Overflow error diffusion
JP3878573B2 (ja) 2003-04-16 2007-02-07 株式会社東芝 不揮発性半導体記憶装置
JP2005092923A (ja) 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
US20050213393A1 (en) 2004-03-14 2005-09-29 M-Systems Flash Disk Pioneers, Ltd. States encoding in multi-bit flash cells for optimizing error rate
US7071849B2 (en) 2004-04-04 2006-07-04 Guobiao Zhang Fractional-Bit Systems
US7057939B2 (en) 2004-04-23 2006-06-06 Sandisk Corporation Non-volatile memory and control with improved partial page program capability
US7180775B2 (en) 2004-08-05 2007-02-20 Msystems Ltd. Different numbers of bits per cell in non-volatile memory devices
JP2006221743A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 記憶システムと半導体記憶装置の書き込み方法
US7212436B2 (en) 2005-02-28 2007-05-01 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
JP4768298B2 (ja) 2005-03-28 2011-09-07 株式会社東芝 不揮発性半導体記憶装置
US7167109B2 (en) 2005-03-31 2007-01-23 Chenming Hu Hybrid fractional-bit systems
JP4874566B2 (ja) * 2005-04-11 2012-02-15 株式会社東芝 半導体記憶装置
US7457178B2 (en) 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
US7613883B2 (en) 2006-03-10 2009-11-03 Rambus Inc. Memory device with mode-selectable prefetch and clock-to-core timing
JP4693675B2 (ja) 2006-03-27 2011-06-01 株式会社東芝 半導体記憶装置の制御方法
US7292487B1 (en) * 2006-05-10 2007-11-06 Micron Technology, Inc. Independent polling for multi-page programming
WO2007132456A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7352628B2 (en) 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
US7518914B2 (en) 2006-08-07 2009-04-14 Micron Technology, Inc. Non-volatile memory device with both single and multiple level cells
US7457155B2 (en) * 2006-08-31 2008-11-25 Micron Technology, Inc. Non-volatile memory device and method having bit-state assignments selected to minimize signal coupling
US7911835B2 (en) 2006-10-04 2011-03-22 Samsung Electronics Co., Ltd. Programming and reading five bits of data in two non-volatile memory cells
US7518923B2 (en) 2006-12-29 2009-04-14 Sandisk Corporation Margined neighbor reading for non-volatile memory read operations including coupling compensation
KR20090017270A (ko) * 2007-08-14 2009-02-18 삼성전자주식회사 멀티 비트 프로그래밍 장치 및 방법
US7742335B2 (en) * 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US7668012B2 (en) 2007-10-31 2010-02-23 Micron Technology, Inc. Memory cell programming
US7813212B2 (en) 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414566A (zh) * 2001-06-27 2003-04-30 三因迪斯克公司 降低非易失性存储器存储元件间耦合效应的方法
CN1555559A (zh) * 2001-09-17 2004-12-15 ��ʥ�� 多态非易失性存储系统二进制模式下的选择性运行

Also Published As

Publication number Publication date
TW200929248A (en) 2009-07-01
TWI400714B (zh) 2013-07-01
JP5272273B2 (ja) 2013-08-28
EP2208202A4 (en) 2011-05-18
US7742335B2 (en) 2010-06-22
US20090109745A1 (en) 2009-04-30
WO2009058195A1 (en) 2009-05-07
US20120106248A1 (en) 2012-05-03
US8611152B2 (en) 2013-12-17
US20140160843A1 (en) 2014-06-12
US9070450B2 (en) 2015-06-30
EP2208202A1 (en) 2010-07-21
US20100226177A1 (en) 2010-09-09
KR101121610B1 (ko) 2012-02-28
JP2011502323A (ja) 2011-01-20
CN101842844A (zh) 2010-09-22
US8102707B2 (en) 2012-01-24
EP2208202B1 (en) 2012-08-15
KR20100087347A (ko) 2010-08-04

Similar Documents

Publication Publication Date Title
CN101842844B (zh) 非易失性多级存储器单元
CN101842845B (zh) 存储器装置和用于操作存储器单元阵列的方法
EP1961011B1 (en) Single level cell programming in a multiple level cell non-volatile memory device
US8130542B2 (en) Reading non-volatile multilevel memory cells
US7518914B2 (en) Non-volatile memory device with both single and multiple level cells
CN101385088B (zh) 多电平单元非易失性存储器装置中的单锁存器数据电路
CN101652815A (zh) 每级具有多于两个检验电压的非易失性多级存储器单元编程
US8264879B2 (en) Sensing memory cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20171015