CN101860336A - 使用电感相同布局的电感布局 - Google Patents

使用电感相同布局的电感布局 Download PDF

Info

Publication number
CN101860336A
CN101860336A CN201010161301.4A CN201010161301A CN101860336A CN 101860336 A CN101860336 A CN 101860336A CN 201010161301 A CN201010161301 A CN 201010161301A CN 101860336 A CN101860336 A CN 101860336A
Authority
CN
China
Prior art keywords
inductance
terminal
circuit
interconnection section
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010161301.4A
Other languages
English (en)
Inventor
马诺里斯·特洛维蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Atheros Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atheros Communications Inc filed Critical Atheros Communications Inc
Publication of CN101860336A publication Critical patent/CN101860336A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core

Abstract

一差动电路布局可以具优势地为了电感而使用相同布局以及为了电路的其余部分而使用镜像对称。互连区段可以被用以将该等电感的终端连接至在该电路中的其它构件。这些互连区段会产生自该等电感的该相同布局而至该等其它构件的该镜像对称的过渡。为了提供此过渡，一电感的该等终端以及其所相关的互连区段会形成在该电感的一中心轴上。较具优势的是，此混合对称可以消除该共模磁场(common-mode magnetic field)，降低该寄生电感耦接，以及平衡在该差动电路两侧的寄生布线电容(parasitic wiring capacitances)。

Description

使用电感相同布局的电感布局
本申请是申请人于2005年2月28日提交的、申请号为“200510052616.4”的、发明名称为“使用电感相同布局的电感布局”的发明专利申请的分案申请。
技术领域
本发明有关一种电感布局，特别地是有关一种利用电感相同布局以及其余电路的镜像对称的电感布局。
背景技术
电感可以使用于许多型态的电路中，举例而言，在无线射频(RF)电路中，电感可以被使用于电压控制振荡器(voltage-controlled oscillators，VCOs)，低噪声放大器，以及被动组件滤波器中，一般而言，一电感是一将能量储存于一磁场中的被动电子装置。
一电感物理上是是利用一或多圈的金属线所加以形成，并具有两个终端(terminals)。图1是举例说明一示范性螺旋电感100，包括一外部终端101以及一内部终端102的一布局，电感100形成为一正方形的样式，其可以对一既定的表面积提供更多的电感，并且可以轻易地利用标准集成电路技术而加以制造，而在一种技术中，电感100可以利用至少二金属层而被建立在一基板(例如，硅)之上，尤其是，一第一金属层可以被用以形成螺旋线圈103，反之，一第二金属层则是可以被用以形成一下方穿越的接触(underpass contact)104，同时，该下方穿越的接触104可以利用一通孔(Via)(未显示)而与该内部终端102相连接。
为了达成加强的线性、动态范围、以及输出功率，RF电路越来越多地会使用差动技术。在一差动电路中，具有相同强度以及相反相位的信号可利用两组构件来进行传输以及处理，尤其重要的是，两组构件皆会理想地彼此对称，而此对称则是可以被用来抑制共模耦接(common-mode coupling)，否则，其可以造成干扰以及令人不快地影响信号处理。
对一差动电路的一布局而言，通常会使用镜像对称，因为其对在该差动电路的两侧上提供相同的寄生布线电容(parasitic wiring capacitances)方面很有效，借此可以简化考虑这些电容的计算，举例而言，图2是举例说明一示范性带通滤波器200的一示意图，其包括可以利用镜像对称(例如，利用电感布局201’以及201″)而加以形成的装置，例如，电感201以及电容202与203。
然而，在一包括电感的差动电路中，电流会以相反的方向(箭头206以及207所指示的方向)流动，并且，利用已知的″右手定则″，该电感利用布局201’所产生的磁场将会进入包括该电感的平面，由符号208所显示，但不幸的是该利用布局201”的磁场也将会进入包括该电感平面，由符号209所显示(亦即，该等磁场将会处于相同的方向)，所以，位在此电感对附近的一敏感电路就会不利地受到此结合的磁场的影响。
相反地，若是使用相同布局(举例而言，若是一差动电路的两个电感皆都利用布局201’而加以实例化)，则所传输的净远场(net far field)将会由于一个电感所产生的磁场会有效地消除另一个所产生的磁场而为零，因此，敏感的电路可以被置于相同布局中的电感对的邻近区域中而不会有实质上的降级。
相似地，当使用电感相同布局时，一磁场会耦接成为一共模信号，举例而言，图3举例说明可以利用相同布局(例如，利用电感布局201’)而加以形成的带通滤波器200的一示意图，一磁场将会因此而在此电感对中产生一共模电流，并且，具有优势的是，可以因此而于实质上消除该已耦接磁场的效应。
相反地，若是在一差动电路中的电感是利用镜像对称(例如，利用电感布局201’以及201”)而加以实例化时，则一磁场将会耦接成为一差动信号，因此，来自一产生一磁场的附近电路的有害干扰将可能会导致此电感架构。
不幸的是，使用相同布局会造成在该差动电路的两侧间的寄生布线电容的平衡，因此，即出现了对能提供镜像以及相同布局两者的优点的技术以及布局的需求。
发明内容
一差动电路布局可以较具优势地为了电感而使用相同布局，以及为了电路的其余部分而使用镜像对称，互连区段可以被用以将该等电感的终端连接至在该电路中的其它构件，且这些互连区段会有利于自该等电感的该相同布局至该等其它构件的该镜像对称的过渡。
而为了提供此过渡，一电感的该等终端以及其所相关的互连区段会被形成在该电感的一中心轴之上，在一实施例中，被连接至该电感的内部终端的该互连区段以及被连接至外部终端的该互连区段会被形成于该电感的相对侧，而在一另一实施例中，这些互连区段则会被形成在该电感的同一侧之上。
本发明还提供一种产生一差动电路布局的方法，此方法包括，利用相同布局而定位一电感对，以及利用镜像对称而定位多个构件，而对每一个电感来说，可提供有一第一互连区段，以将该电感的一内部终端连接至该多个构件的一第一组，并且，也可提供一第二互连区段，以将该电感的一外部终端连接至该多个构件的一第二组，明显地，该内部终端，该外部终端，该第一互连区段，以及该第二互连区段可被放置于该电感的一中心轴之上，借此而在该步骤以及镜像对称之间提供一过渡。在一实施例中，在此方法中的该等步骤可以利用运作一软件程序的一计算机而加以执行。
在电感是使用相同布局所形成、且电路中的其它构件是使用镜像对称所形成的一差动电路中，利用一混合对称提供了相关于每一种对称型态的优点，举例而言，相关于一电感对的共模磁场(common-mode magnetic field)可以较具优势地被消除，另外，由于借由利用用于其电感的相同布局的一差动电路所传输的净磁场会比利用镜像对称的一差动电路小上许多，因此，寄生电感耦接(parasitic inductor coupling)可以较具优势地借由电感相同布局而加以降低，此外，对在该电路中的该等其它构件而言，使用镜像对称则是可以确保在一差动电路的两侧上的相同寄生布线电容(parasitic wiring capacitances)，以借此改善该电路的效能。
附图说明
图1是举例说明一示范性螺旋电感的一布局；
图2是举例说明一示范性带通滤波器的一示意图，其包括可以利用镜像对称而加以形成的装置；
图3是举例说明图2的该示范性带通滤波器包括可以利用相同布局而加以形成的装置的一示意图；
图4是举例说明包括利用相同布局所形成的电感以及利用镜像对称所形成的其它构件的一简化差动电路的一布局示意图。在此实施例中，每一个电感的内部以及外部终端会位在该电感的中间，并且，连接至该电感的该内部以及外部终端的互连区段会被提供在该电感的相对侧；
图5是举例说明包括利用相同布局所形成的电感以及利用镜像对称所形成的其它构件的另一简化差动电路的一布局示意图。在此实施例中，每一个电感的该内部以及外部终端会位在该电感的中间，并且，连接至该电感的该内部以及外部终端的互连区段会被提供在该电感的同一侧；以及
图6是举例说明一种产生一电路布局的方法的流程图，其中，该等电感是利用相同布局而加以定位，以及在该电路中的其它构件是利用镜像对称而加以定位。
具体实施方式
依照本发明的一个特点，一差动电路的电感对可以利用相同布局而加以形成，并且，在该电路中的剩余构件则是可以利用镜像对称而加以形成，再者，互连区段可以被用以将该等电感连接至在该电路中的其它构件，而这些互连会有利于自该等电感的相同布局至该电路的其它部分的镜像对称的过渡。
图4是举例说明一差动电路400的一简化布局，且其包括利用相同布局所形成的电感401，尤其重要的是，每一个电感401的一内部终端412与一外部终端413，以及它们分别所相关的互连区段411以及414，是被形成在该等电感的一中心轴之上，正如一中心轴410所标示，而在合并不同电感布局的其它实施例中，内部终端412以及外部终端413则是可以简单的被称之为第一终端412以及第二终端413，再者，互连区段411以及414允许一布局可以平顺地在电感的该相同布局至该差动电路的其余部分的该镜像对称之间过渡。
在此架构中，因为内部终端412与外部终端413，以及互连区段411与414，是沿着中心轴410而加以形成，所以，较具优势的是，在电路400中的该等其它构件可以利用镜像对称而加以形成，其中，如此的其它构件可以包括，举例而言，晶体管、电阻、电容、一般的互连、以及电压源，再者，在电路400中，互连区段411可以经由一一般互连405而将电感401的内部终端412连接至一电压源404(例如，VDD)，反之，互连区段414可以经由一般互连405而将电感401的外部终端413连接至一晶体管403。
明显地，晶体管403将会以一对称轴402作为基础、且相对于彼此地具有镜像对称(由一不同的填满样式而加以显示)，而另一个电压源406，例如，VSS，则是在一镜像耦接中(为了清晰起见，并未显示)可以被耦接至晶体管403、或是亦被耦接至在电路400中的其它构件。
上述的混合对称是可以被应用于许多不同的布局，只要该等电感终端以及它们的相关互连区段是被形成在该电感的一中心轴之上即可，举例而言，当该等内部以及外部终端是被耦接置在该电感的相同侧的构件时，如图5所示，亦可以使用混合对称，举例而言，图5是举例说明一差动电路500的一简化布局，而其包括利用相同布局所加以形成的电感501。
较具优势的是，内部终端512与外部终端513，以及它们分别所相关的互连区段511与514，会被形成在电感501的一中心轴501上，借此，有助于该电路500的剩余部分所使用的该镜像对称，而在合并不同电感布局的其它实施例中，内部终端512以及外部终端513则是可以简单的被称的为第一终端512以及第二终端513，此外，在此布局中，利用互连区段511，电感501的内部终端512是可以经由一般互连505而被连接至一电压源506，例如，VSS，并且，利用互连区段514，外部终端513是可以被连接至电容503。
要注意地是，在图5中，应该要被连接至内部终端512的互连区段511是有轻微的偏移，而此是仅是为了与连接至外部终端513的互连区段514进行区别，尤其是，在没有此偏移的情况下，互连区段511以及514将会出现为重叠，也就是，互连区段511是被形成在与互连区段514互异的一不同金属层之中，因此，由于图5是将两层金属层相互叠印，所以，在没有偏移的情形下，互连区段511、514将会具有重叠的部分515。
明显地，由于内部终端512与外部终端513，以及它们分别所相关的互连区段511与514，是沿着一中心轴510(亦即，在电感521的中间)而加以形成，因此，在电路500中的其它构件，包括电容503，一般互连505，以及电压源505，是可以以一对称轴502作为基础、并利用镜像对称而加以形成。
图6是举例说明一混合对称方法用以产生一差动电路布局的流程图。在步骤601中，电感对可以利用相同布局而加以定位，在步骤602中，在该电路中的其它构件可以利用镜像对称而加以定位，在步骤603中，互连区段可以被提供在该等电感以及在该电路中的其它构件之间，正如上述，这些互连区段会有利于自该等电感的该相同布局至该等其它构件的该镜像对称的过渡。在一实施例中，方法600的该等步骤可以利用来自一由计算机执行的程序的指示而加以执行，较具优势地是，该混合对称技术可以相关于步骤以及镜像对称两者的益处。
特别地是，相同布局可以较具优势地消除该电感对所产生的该共模磁场，同时，由利用用于其电感对的相同布局的一差动电路所传输的该净磁场会比利用于其电感对的镜像对称的一差动电路小上许多，因此，在一差动电路中的寄生电感耦接可以较具优势地利用用于电感对的相同布局而加以降低。
举例而言，在一具有在镜像对称中所实例化的电感的除法器中，一I/Q不平衡可能会在一无线LAN(WLAN)装置中产生，而此I/Q不平衡则是可以显著地减少边带抑制(sideband suppression)(例如，自40dB至30dB)，借此，可以有力地影响该WLAN装置的效能。
再者，较具优势的是，使用用于在该差动电路中的该等其它构件的镜像对称可以平衡在该电路的该两侧之间的寄生布线电容，明显地，随着一差动电路的工作频率的增加，该等寄生布线电容的该平衡可能会变得更为关键。
虽然所举例说明的实施例是已在此利用该等所附图作为参考而详尽地进行叙述，但是可以了解的是，本发明并不受限于该些刻板的实施例，它们并不是用于将本发明详尽叙述、或是限制为该等刻板的形式，就其本身而论，对熟悉本技术的人士而言，许多修饰以及变化将会是显而易见。
举例而言，该混合对称技术可以被应用于任何型态的电感，不过，要注意地是，该个电感所产生的真实电感值是取决于该电感的物理特性，例如，圈数以及线圈的总长度，因此，该等电感终端的位置，亦即，在该等中心轴上，就可以影响该个电感所产生的该电感值，此外，已知由计算机所执行的工具可以与如此的电感参数一起作用，以产生具有特殊物理特性的一适当电感，其中，一个如此的由计算机所执行的工具是CAD ASITIC工具，其是由Ali NiKnejad所发展出来。
另外，虽然电路400以及500可以在一差动放大器中执行，不过，该混合对称技术可以被使用于其它型态的装置，包括，但不限于，除法器，或是任何需要电感负载(inductive loading)的差动级(differential stage)。
据此，本发明的范围是由所附的权利要求以及它们的同等意义而加以定义。

Claims (9)

1.一种用于产生差动电路的布局的方法，该方法包括：
利用相同布局而定位一对电感，其中，每一电感具有一第一终端以及一第二终端；以及
利用镜像对称而定位多个构件，且该多个构件在操作上是与该对电感有关。
2.根据权利要求1所述的方法，其特征在于还包括：
提供一第一互连区段，将该第一终端连接至该多个构件的一第一组，而该第一终端以及该第一互连区段是设置于该每一电感的一中心轴上；以及
提供一第二互连区段，将该第二终端连接至该多个构件的一第二组，该第二终端以及该第二互连区段是设置于该每一电感的该中心轴上。
3.根据权利要求2所述的方法，其特征在于，该第一互连区段以及该第二互连区段是设置于该每一电感的相对侧。
4.根据权利要求2所述的方法，其特征在于，该第一互连区段以及该第二互连区段是设置于该每一电感的同一侧。
5.根据权利要求2所述的方法，其特征在于，该第一互连区段是由一第一金属层形成，以及该第二互连区段是由一第二金属层形成。
6.一种产生适合于在相同布局中的实例化以及与一差动电路相互连接的电感的布局的方法，该方法包括：
放置一第一终端以及一第二终端，且该第一终端以及该第二终端是设置于该电感的一中心轴。
7.根据权利要求6所述的方法，其特征在于，该第一终端以及该第二终端是设置于该电感的相对侧。
8.根据权利要求6所述的方法，其特征在于，该第一终端以及该第二终端是设置于该电感的同一侧。
9.根据权利要求6所述的方法，其特征在于，该第一终端是在一第一金属层中形成，以及该第二终端是在一第二金属层中形成。
CN201010161301.4A 2004-03-03 2005-02-28 使用电感相同布局的电感布局 Pending CN101860336A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US55000004P 2004-03-03 2004-03-03
US60/550,000 2004-03-03
US10/836,160 US7242274B2 (en) 2004-03-03 2004-04-29 Inductor layout using step symmetry for inductors
US10/836,160 2004-04-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200510052616.4A Division CN1825507B (zh) 2004-03-03 2005-02-28 使用电感相同布局的电感布局

Publications (1)

Publication Number Publication Date
CN101860336A true CN101860336A (zh) 2010-10-13

Family

ID=34915661

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010161301.4A Pending CN101860336A (zh) 2004-03-03 2005-02-28 使用电感相同布局的电感布局
CN200510052616.4A Expired - Fee Related CN1825507B (zh) 2004-03-03 2005-02-28 使用电感相同布局的电感布局

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200510052616.4A Expired - Fee Related CN1825507B (zh) 2004-03-03 2005-02-28 使用电感相同布局的电感布局

Country Status (3)

Country Link
US (2) US7242274B2 (zh)
CN (2) CN101860336A (zh)
TW (1) TWI348268B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107103990A (zh) * 2016-02-22 2017-08-29 联发科技股份有限公司 复合电感器结构

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698617B1 (ko) * 2005-02-15 2007-03-21 삼성전자주식회사 집적 인덕터를 포함한 집적회로
US20060220773A1 (en) * 2005-03-31 2006-10-05 Jun Su Spiral transformers and associated methods of operation
US7761078B2 (en) * 2006-07-28 2010-07-20 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US8219060B2 (en) * 2006-07-28 2012-07-10 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US7535330B2 (en) * 2006-09-22 2009-05-19 Lsi Logic Corporation Low mutual inductance matched inductors
TW200839798A (en) * 2007-03-20 2008-10-01 Univ Nat Taiwan Coupled- inductor structure
GB2487019B (en) 2007-05-08 2012-08-15 Scanimetrics Inc Ultra high speed signal transmission/reception
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
JP5172287B2 (ja) * 2007-11-19 2013-03-27 株式会社東芝 集積回路装置
US8423942B2 (en) * 2008-12-19 2013-04-16 Agere Systems Llc Fill patterning for symmetrical circuits
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5187363B2 (ja) * 2010-08-24 2013-04-24 株式会社Ｊｖｃケンウッド 液晶表示装置
US8742871B2 (en) 2011-03-10 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and bandpass filters therein having at least three transmission zeroes
JP2012190260A (ja) * 2011-03-10 2012-10-04 Renesas Electronics Corp 半導体装置の設計支援装置、設計支援プログラム及びレイアウト情報生成方法
US20140140028A1 (en) * 2012-11-21 2014-05-22 Cambridge Silicon Radio Limited Magnetic Coupling and Cancellation Arrangement
US9697938B2 (en) * 2014-01-17 2017-07-04 Marvell World Trade Ltd. Pseudo-8-shaped inductor
TWI524658B (zh) 2014-06-30 2016-03-01 瑞昱半導體股份有限公司 能抑制自身電磁輻射的電感電容共振腔及其製造方法
CA3099068A1 (en) * 2018-05-21 2019-11-28 Hyperfine Research, Inc. Radio-frequency coil signal chain for a low-field mri system
KR102605442B1 (ko) * 2019-01-10 2023-11-23 삼성전자주식회사 차동 신호를 처리하는 전자 회로를 포함하는 장치
TWI749398B (zh) * 2019-11-15 2021-12-11 瑞昱半導體股份有限公司 電感電容振盪器及共模共振腔

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
US5066925A (en) * 1990-12-10 1991-11-19 Westinghouse Electric Corp. Multi push-pull MMIC power amplifier
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
JP2001136045A (ja) * 1999-08-23 2001-05-18 Murata Mfg Co Ltd 積層型複合電子部品
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6512422B2 (en) * 2001-03-30 2003-01-28 Koninklijke Philips Electronics N.V. Oscillator with improved magnetic coupling rejection
US6635948B2 (en) * 2001-12-05 2003-10-21 Micron Technology, Inc. Semiconductor device with electrically coupled spiral inductors
US6661306B2 (en) * 2002-04-02 2003-12-09 Northrop Grumman Corporation Compact lumped element dual highpass/lowpass balun layout

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107103990A (zh) * 2016-02-22 2017-08-29 联发科技股份有限公司 复合电感器结构

Also Published As

Publication number Publication date
US7669312B2 (en) 2010-03-02
TW200531431A (en) 2005-09-16
US20070240298A1 (en) 2007-10-18
US20050195061A1 (en) 2005-09-08
US7242274B2 (en) 2007-07-10
CN1825507A (zh) 2006-08-30
CN1825507B (zh) 2011-05-18
TWI348268B (en) 2011-09-01

Similar Documents

Publication Publication Date Title
CN1825507B (zh) 使用电感相同布局的电感布局
EP2669906B1 (en) An integrated circuit based transformer
Zolfaghari et al. Stacked inductors and transformers in CMOS technology
Danesh et al. Differentially driven symmetric microstrip inductors
Craninckx et al. A 1.8-GHz low-phase-noise CMOS VCO using optimized hollow spiral inductors
KR101547997B1 (ko) 변압기 및 전기 회로
JP4625138B2 (ja) 差動電流信号を単一終結信号に変換する回路
US8836460B2 (en) Folded conical inductor
US8988852B2 (en) Ground shield capacitor
US7236080B2 (en) On-chip high Q inductor
US11757405B2 (en) Oscillator circuit
CN100446250C (zh) 一种电感版图结构
JP2006179596A (ja) 半導体装置
Song et al. Design and analysis of magnetically coupled coil structures for PCB-to-active interposer wireless power transfer in 2.5 D/3D-IC
Kythakyapuzha et al. Modeling of inductors and transformers
Dang et al. Design of on-chip inductors with optimized quality factor for a 24 GHz LNA
WO2007080531A1 (en) Integrated circuit inductor with small floating metal structures
WO2012056600A1 (ja) 発振器
Yang et al. A physical‐based model for on‐chip double‐layer spiral inductors with a ground shield
McCarthy et al. Integrated CMOS RF building blocks for 433-MHz sensor systems
Craninckx et al. Fully integrated low phase-noise VCOs: From special processing to standard CMOS
Huang et al. Interleaved three-dimensional on-chip differential inductors and transformers
Lim Design, modeling and characterization of on-chip transformer for silicon RFIC
Zhao Characterization, design and modeling of on-chip interleaved transformers
Kim-fling Design and Implementation of Fully Integrated Low-Voltage Low-Noise CMOS VCO

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: QUALCOMM ATHEROS TAIWAN CORPORATION

Free format text: FORMER OWNER: ATHEROS COMM INC.

Effective date: 20121213

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121213

Address after: Dover, Delaware America

Applicant after: Qualcomm Atheros Inc.

Address before: American California

Applicant before: Atheros Comm Inc.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Dover, Delaware America

Applicant after: Atheros Comm Inc.

Address before: Dover, Delaware America

Applicant before: Qualcomm Atheros Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: QUALCOMM ATHEROS TAIWAN CORPORATION TO: ATHEROS COMMUNICATION INC.

ASS Succession or assignment of patent right

Owner name: QUALCOMM INC.

Free format text: FORMER OWNER: QUALCOMM ATHEROS CO., LTD

Effective date: 20130424

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130424

Address after: American California

Applicant after: Qualcomm Inc.

Address before: Dover, Delaware America

Applicant before: Atheros Comm Inc.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101013