CN101943741B - 集成电路的测试装置 - Google Patents

集成电路的测试装置 Download PDF

Info

Publication number
CN101943741B
CN101943741B CN2010102198682A CN201010219868A CN101943741B CN 101943741 B CN101943741 B CN 101943741B CN 2010102198682 A CN2010102198682 A CN 2010102198682A CN 201010219868 A CN201010219868 A CN 201010219868A CN 101943741 B CN101943741 B CN 101943741B
Authority
CN
China
Prior art keywords
mentioned
unit
chip
pin
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102198682A
Other languages
English (en)
Other versions
CN101943741A (zh
Inventor
鹫尾贤一
长谷川昌志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Publication of CN101943741A publication Critical patent/CN101943741A/zh
Application granted granted Critical
Publication of CN101943741B publication Critical patent/CN101943741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Abstract

本发明提供一种集成电路的测试装置。该装置将芯片单元以及探针单元中的至少一方单元、与连接销以能够调整上述一方单元与连接销之间的相对按压力的方式结合起来。集成电路的测试装置包括:芯片单元,其在芯片支承体的上侧配置有测试芯片那样的多个电子零件;探针单元,其位于自芯片单元隔开间隔的下方,且在探针支承体的下侧配置有多个触头;连接单元,其将探针单元以沿上下方向贯穿销支承体的状态支承在该销支承体上,该探针单元位于自芯片单元隔开间隔的下方;结合单元,其将芯片单元、上述探针单元以及上述连接单元以能分开的方式结合起来,并且使芯片支承体以及探针支承体中的一方支承体、与销支承体沿彼此靠近或彼此分开的方向位移。

Description

集成电路的测试装置
技术领域
本发明涉及一种用于对半导体集成电路进行测试的装置,特别是作为一次或分多次对形成在晶圆上的未切割的许多个集成电路进行测试的装置而优选的测试装置。
背景技术
作为一次或分多次对形成在晶圆上的未切割的许多个集成电路进行测试的装置的1种,有如下装置,该装置包括:芯片单元,其包括芯片支承体、和配置在该芯片支承体上侧的多个测试芯片;探针单元,其位于自该芯片单元隔开间隔的下方,且包括探针支承体、和配置在该探针支承体下侧的多个触头;连接单元,其配置在上述芯片单元与上述探针单元之间,且包括销支承体和多个连接销,该连接销沿上下方向贯穿该销支承体且上端以及下端分别能够突出到上述销支承体的上方以及下方(专利文献1以及2)。
在上述以往技术中,各测试芯片具有下述功能,即、产生用于对集成电路、即被检查体进行电测试的电信号,并且接收来自被检查体的响应信号而处理响应信号。因此,采用以往技术,由于无需设置多个配置有具有测试芯片的功能的多个电路的布线基板,所以能够使在以往技术之前一直必需的测试头(test head)显著小型化,从而能够廉价地构成测试装置。
但是,上述以往技术只不过是沿芯片单元、探针单元以及连接单元的厚度方向重叠上述3个单元,并未使上述3个单元结合起来,且并未将上述3个单元支承在支承单元上。
专利文献1:日本特表平10-510682号公报
专利文献2:日本特开平11-251383号公报
发明内容
本发明的目的在于将芯片单元以及探针单元中的至少一方单元、与连接单元以能够调整上述一方单元与连接单元之间的相对按压力的方式结合起来。
本发明的集成电路的测试装置包括:芯片单元,其包括芯片支承体、和配置在该芯片支承体上侧的多个电子零件;探针单元,其位于自该芯片单元隔开间隔的下方,且包括探针支承体、和配置在该探针支承体下侧的多个触头;连接单元,其以电连接上述芯片单元以及上述探针单元的方式配置在上述芯片单元以及上述探针单元之间,且包括销支承体和多个连接销,该连接销以沿上下方向贯穿该销支承体的状态被支承在该销支承体上;结合单元,其将上述芯片单元、上述探针单元以及上述连接单元以能分开的方式结合起来,且使上述芯片单元以及上述探针单元中的至少一方单元、与上述连接单元沿彼此靠近或彼此分开的方向位移。
上述结合单元可以包括:
轴承装置,其是推力轴承装置,配置在上述芯片单元以及上述探针单元中的上述一方单元、与上述销支承体之间,用于将上述一方单元与上述销支承体以能够沿彼此靠近或彼此分开的方向位移的方式结合起来,且该轴承装置在虚拟轴线的周围延伸,该虚拟轴线经过上述芯片支承体、上述销支承体以及上述探针支承体而沿上下方向延伸;
旋转环,其以能在上述虚拟轴线的周围旋转一定角度的方式配置在上述销支承体与上述轴承装置之间;
位移机构,其用于使该旋转环在上述虚拟轴线的周围进行位移,从而使上述芯片单元以及上述探针单元中的上述一方单元、与上述销支承体沿彼此靠近或彼此分开的方向位移。
上述位移机构可以包括:凸轮从动件,其自上述芯片单元以及上述探针单元中的上述一方单元以上述虚拟轴线为中心的虚拟圆的半径方向外侧延伸;凸轮槽,其形成在上述旋转环上,且包括收纳口部和凸轮部,上述收纳口部用于自上述芯片单元以及上述探针单元中的上述一方单元侧收纳上述凸轮从动件,上述凸轮部与该收纳口部连通且自该收纳口部绕上述虚拟轴线延伸;驱动机构,其用于使上述旋转环相对于上述连接单元在上述虚拟轴线的周围位移。上述凸轮部可以具有凸轮面,该凸轮面以距离上述收纳口部越远的部位、越靠近上述芯片单元以及上述探针单元中的上述一方单元的方式相对于上述芯片单元以及上述探针单元中的上述一方单元倾斜。
上述凸轮面可以在上述虚拟轴线的周围以彼此隔开间隔的方式具有多处凹处,该凹处是向与上述芯片单元以及上述探针单元中的上述一方单元侧相反的侧凹陷形成的。
上述轴承装置可以包括:轴承保持体,其与上述芯片单元以及上述探针单元中的上述一方单元、和上述销支承体结合;推力轴承,其为环状,配置在上述芯片单元以及上述探针单元中的上述一方单元、与上述轴承保持体之间,且与上述旋转环结合。
上述轴承保持体能够以能沿上下方向发生相对位移且不能在虚拟轴线发生相对位移的方式与上述芯片单元或上述探针单元结合,上述虚拟轴线经过上述芯片支承体、上述销支承体以及上述探针支承体而沿上下方向延伸。
上述结合单元还可以包括:第2轴承装置,其配置在上述芯片单元以及上述探针单元中的另一方单元、与上述连接单元之间,且绕上述虚拟轴线延伸;第2旋转环,其配置在上述连接单元与上述第2轴承装置之间;第2位移机构,其用于使上述第2旋转环相对于上述连接单元绕上述虚拟轴线位移,从而使上述芯片单元以及上述探针单元中的上述另一方单元、和上述连接单元沿彼此靠近或彼此分开的方向位移。
上述芯片支承体可以包括:芯片基板,其为在上侧配置有上述电子零件的圆板状;第1环,其具有第1开口,该芯片基板配置在该第1开口处。上述探针支承体可以包括:探针基板,其为在下侧配置有上述触头的圆板状;第2环,其具有第2开口,该探针基板配置在该第2开口处。上述销支承体可以包括:销保持体,其为板状,上述连接销以沿上下方向贯穿该销保持体的状态配置在该销保持体上;第3环,其具有第3开口,该销保持体配置在该第3开口处。上述结合单元可以使上述第1、第2以及第3环以能沿彼此靠近或彼此分开的方向位移的方式相互结合。
上述销支承体可以包括:环,其包括环部和多个直线部,上述环部在虚拟轴线的周围延伸,该虚拟轴线经过上述芯片支承体、上述销支承体以及上述探针支承体而沿上下方向延伸,上述多个直线部自该环部朝向上述虚拟轴线延伸且在该环部的中心部彼此结合;销保持体,其由呈扇形板状的多个销支承片形成,该多个销支承片配置在由上述环部以及相邻的上述直线部形成的各空间内,且该多个销支承片分别保持多个上述连接销。
各连接销可以包括:主体部,其沿上下方向贯穿上述销保持体;上部针尖部,其与该主体部的上端一体地相连,且自上述销保持体向上突出;下部针尖部,其与上述主体部的下端一体地相连,且自上述销保持体向下突出。
各连接销可以具有探针式连接器(pogo pin),该探针式连接器包括:1对销构件,它们沿上下方向隔开间隔地配置;弹簧构件,其配置在1对销构件之间且向使该1对销构件的前端部分别自上述销支承体向后以及向下突出的方向对该1对销构件施力,上述销支承体还可以包括密封构件,该密封构件为电绝缘性、且分别配置在上述销保持体的上下表面上,并且具有容许上述销构件的前端部自该密封构件突出的孔。
测试装置还可以包括用于支承上述销支承体的外周缘部的支承基座。
各电子零件可以具有集成的测试芯片,该集成的测试芯片产生用于对被检查体进行电测试的电信号,并且接收来自被检查体的响应信号而处理该响应信号。
在本发明的测试装置中,在利用结合单元使芯片支承体以及探针支承体中的一方、和销支承体沿彼此靠近或彼此分开的方向位移时,芯片单元以及探针单元中的至少一方单元、与连接销之间的相对按压力发生变化。
因此,采用本发明,通过使芯片单元以及探针单元中的至少一方单元、与连接单元沿彼此靠近或彼此分开的方向位移,能够调整芯片单元以及探针单元中的至少一方单元、与连接销之间的相对按压力。
附图说明
图1是表示本发明的测试装置的一实施例的主视图。
图2是自斜上方观察在图1所示的测试装置中所用的测试卡组装体以及该测试卡组装体附近的立体图。
图3是自斜下方观察测试卡组装体以及该测试卡组装体附近的立体图。
图4是测试卡组装体以及该测试卡组装体附近的纵剖视图。
图5是自斜下方观察测试卡组装体的立体图。
图6是分解表示测试卡组装体的主要构成部件的纵剖视图。
图7是在拆下了芯片单元的状态下、自斜上方观察测试卡组装体的立体图。
图8是分解表示测试卡组装体所用的连接单元以及结合单元的主视图。
图9是自斜上方观察测试卡组装体所用的芯片支承体的立体图。
图10是自斜下方观察芯片支承体的立体图。
图11是表示拆下芯片单元后的、连接单元和该连接单元附近的俯视图。
图12是放大表示测试卡组装体的结合部以及该结合部附近的构件的剖视图。
图13是将图12中的连接单元以及上下的结合单元连同上述单元附近的构件一起表示的放大剖视图。
图14是将位移机构的一实施例以展开状态连同流体回路一起表示的主视图。
图15是图14所示的位移机构的按压力调整部的放大主视图。
图16是用于说明图1的测试装置所用的测试芯片的一实施例的电路图。
图17是表示图16的测试芯片中的电信号的波形的图。
图18是表示连接单元的其他实施例的俯视图。
图19是图18所示的连接单元的纵剖视图。
图20是在拆下了销支承片的状态下的、图18所示的连接单元的俯视图。
图21是图19所示的连接单元的纵剖视图。
图22是表示图18所示的连接单元所用的销支承片的一实施例的俯视图。
图23是图22所示的销支承片的主视图。
图24是表示使用了其他连接销的连接单元的一实施例的一部分的纵剖视图。
具体实施方式
关于用语
在本发明中,在图1以及图4中将上下方向称作上下方向或Z方向、将左右方向称作左右方向或X方向、将朝向纸的背面方向称作前后方向或Y方向。但是,这些方向依据将芯片单元、探针单元以及连接单元安装在测试装置的框架上后的状态下的这些单元的姿势的不同而不同。
因此,在将上述3个单元安装在框架上的状态下,本发明的测试装置也可以在上述本发明中所称的上下方向成为实际应用中的上下方向的状态、上下颠倒的状态、倾斜方向的状态等任意方向的状态下使用。
一实施例
参照图1,测试装置10以形成在圆板状的半导体晶圆12上的未切割的许多个集成电路(未图示)为被检查体,一次或分多次对上述集成电路同时进行检查、即进行测试。测试装置10的电测试对象物即各集成电路在上表面具有焊盘电极那样的多个电极(未图示),并且上述各集成电路具有多个元件(cell)。
测试装置10包括:支承单元20;检查台22,其被支承在支承单元20上,用于接受晶圆12;测试卡组装体24,其以位于检查台22上方的方式被支承在支承单元20上,用于相对于晶圆12交接电信号;外部装置26(参照图4以及图16),其具有各种电路;计算机28(参照图4以及图16),其用于控制测试装置10的各电路以及设备,并且处理信号。
支承单元20包括:基板30,其沿XY方向延伸;支柱32,其以自该基板的沿XY方向隔开间隔的多处分别向上延伸的状态安装在该基板上;支承基座34,其安装在各支柱32的上端部且与基板30平行,为板状。
支承基座34具有用于收纳测试卡组装体24的圆形的开口36。在开口36的周围规定开口36的缘部为接受并支承测试卡组装体24的朝上台阶部38(参照图1、图4、图12)。
检查台22是如下公知的机构,即、检查台22将吸盘顶部(chuck top)40支承在台移动机构42的上部,利用台移动机构42使吸盘顶部40沿XYZ方向三维移动、并使吸盘顶部40绕沿上下方向延伸的Z轴线(例如图4所示的虚拟轴线94)旋转一定角度,该吸盘顶部40以能解除对晶圆12的吸附的方式真空性地吸附晶圆12。
因此,在进行电测试之前,在将晶圆12以能被解除吸附状态的方式真空吸附在检查台22上的状态下,使晶圆12沿前后方向、左右方向以及上下方向三维移动、并绕Z轴线的周围旋转一定角度,从而以能与板状的触头44的针尖接触的方式定位集成电路的各电极。
测试卡组装体24包括圆板状的零件单元即芯片单元46、具有多个上述触头44的探针单元48、电连接上述2个单元46、48的内部布线的连接单元50、将单元46和单元50以能分开的方式结合起来的上结合单元52(参照图2~图15)、和将单元48和单元50以能分开的方式结合起来的下结合单元54(参照图2~图15),且测试卡组装体24整体为圆板状。
参照图2~图17进一步详细说明上述测试卡组装体24。
详见图12,芯片单元46的分别作为电子零件发挥作用的多个(M)测试芯片56配置在圆板状的芯片支承体58的上侧。各测试芯片56对应于多个(N)被检查体(集成电路)。
另外,各测试芯片56是为了能够产生用于对所对应的各被检查体进行电测试的电信号、且接收并处理来自所对应的各被检查体的响应信号而将形成在半导体晶圆上的集成电路切割来形成的集成电路芯片,各测试芯片56能够对所对应的各被检查体执行电测试。
芯片支承体58包括:芯片基板60,其为圆板状且在上表面配置有多个测试芯片56;环62,其绕着芯片基板60延伸。另外,环62以使芯片基板60的上下表面分别暴露于上下方的状态将该芯片基板60收纳在开口62a处(参照图6以及图12)。
上述结构的芯片基板60是利用玻璃环氧树脂、聚酰亚胺树脂那样的树脂、陶瓷、上述材料的层叠体等电绝缘材料形成的圆板状的多层布线基板,且该芯片基板60具有许多条内部布线64,并且在上表面具有与测试芯片56的电极相连接的许多个连接盘(未图示),此外该芯片基板60在下表面具有许多个另一连接盘66,且该芯片基板60在上表面还具有多个连接器68。
许多条内部布线64中的、多条内部布线64的上端部与未图示的上述连接盘相连接,该连接盘与测试芯片56的电极相连接,其余的多条内部布线64的上端部与连接器68的端子相连接。各内部布线64的下端部与连接盘66相连接。如图4所示,各连接器68与另一连接器70结合,该连接器70与外部装置26、计算机28等电连接。
环62为板状的环,且在上端内侧具有自上端部向内侧突出的朝内凸缘部62b,并且环62在沿周向隔开间隔的多处分别具有沿上下方向贯穿的定位孔62c。
利用多个定位螺钉76(参照图9),在将芯片基板60按压在凸缘部62b的下表面的状态、且使环62绕着芯片基板60与芯片基板60同轴线地延伸的状态下,将芯片基板60与环62以能分开的方式结合起来,上述定位螺钉76自凸缘部62b的上方向下贯穿而与芯片基板60螺纹接合。
在环62上以绕图4所示的虚拟轴线94隔开间隔的方式设有多个凸轮从动件72。环62的凸轮从动件72自环62的外周部向半径方向外侧延伸,且作为上接合装置52中的位移机构74(参照图2、图3、图4、图14)的一部分而发挥作用。
详见图12,探针单元48包括多个触头44、和圆板状的探针支承体78,触头44配置在该探针支承体78的下侧。探针支承体78包括在下表面配置有多个触头44的圆板状的探针基板80、和绕着在探针基板80延伸的环82。另外,环82以使探针基板80的上下表面分别暴露于上下方的状态将该探针基板80收纳在开口82a处(参照图6以及图12)。
与芯片基板60相同,上述结构的探针基板80也是利用玻璃环氧树脂、聚酰亚胺树脂那样的树脂、陶瓷、上述材料的层叠体等电绝缘材料形成的、直径尺寸与芯片基板60的直径尺寸基本相同的圆板状的布线基板,且该探针基板80具有许多条内部布线84,并且该探针基板80在上表面具有多个连接盘85,此外该探针基板80在下表面具有多个探针连接盘87。
各触头44为日本特开2006-337080号公报、日本特开2007-113946号公报、日本特开2009-115477号公报等所述的公知构件,其包括沿上下方向延伸的座部(安装区域)、自该座部的下端部沿X方向或沿Y方向延伸的臂区域、和自该臂区域的前端部向下突出的针尖区域。
在臂区域沿X方向或沿Y方向延伸且针尖区域向下突出的状态下,采用焊锡、焊接等适当的方法呈悬臂梁状地将各触头44在座部的上端部固定在探针连接盘87上。各内部布线84的上端部与连接盘85相连接,各内部布线84的下端部与探针连接盘87连接。
与环62相同,环82也为板状的环,且在下端内侧具有自下端部向内侧突出的朝内凸缘部82b,并且环82在沿周向隔开间隔的多处分别具有沿上下方向贯穿的定位孔82c。
探针基板80和环82的结合方式与芯片基板60和环62的结合方式相同,即,利用多个定位螺钉(未图示),在将探针基板80按压在凸缘部82b的上表面的状态、且使环82绕着探针基板80与探针基板80同轴线地延伸的状态下,将探针基板80与环82以能分开的方式结合起来,上述定位螺钉自凸缘部82b的下方向上贯穿而与探针基板80螺纹接合。
与环62相同,环82也以绕图4所示的虚拟轴线94隔开间隔的方式设有多个凸轮从动件72。环82的凸轮从动件72自环82的外周部向半径方向外侧延伸,且作为下接合装置54中的位移机构74的一部分而发挥作用。
详见图12,连接单元50包括将连接盘66和连接盘85电连接起来的许多个连接销86、和支承该连接销的圆板状的销支承体88。销支承体88包括销保持体90、和收纳该销保持体90的板状的环92。销保持体90以使连接销86沿上下方向贯穿圆板状的销保持体90的状态支承上述连接销86。环92将销保持体90收纳在开口92a处。
销保持体90和环92分别在外周缘部具有朝上台阶部以及朝下台阶部,且利用多个定位螺钉(未图示)在使上述台阶部相互按压的状态下、且使环92与销保持体90同轴线地绕着该销保持体90的状态下将销保持体90和环92以能分开的方式结合起来。
利用导电性材料呈细线状或板状地制作各连接销86,且各连接销86包括沿厚度方向贯穿销保持体90的主部86a、与主部86a的上部一体地相连的呈横U形的上针尖部86b、和与主部86a的下部一体地相连的呈横U形的下针尖部86c(参照图12、图13)。上针尖部86b的上端部自销保持体90向上突出,下针尖部86c的下端部自销保持体90向下突出。
利用结合单元52、54以沿上下方向延伸的虚拟轴线94(参照图4)为共用轴线将芯片支承体58、探针支承体78以及销支承体88同轴线地结合起来。
详见图12,在将环92的周缘部载置在支承基座34的朝上台阶部38上的状态下,将多个螺钉构件95插入在环92的通孔92b中而与支承基座34螺纹接合,从而使连接单元50与支承基座34以能分开的方式结合。由此,将测试卡组装体24支承在支承单元20上。
详见图12、图13,结合单元52、54除了分别具有多个上述位移机构74之外,还分别包括:推力轴承装置96,其配置在芯片支承体58与销支承体88之间、或配置在探针支承体78与销支承体88之间;旋转环98,其配置在销支承体88与推力轴承装置96之间,且自推力轴承装置96的外周侧与推力轴承装置96结合。
推力轴承装置96包括定位销104、绕虚拟轴线94延伸的环状的轴承保持体100、和绕虚拟轴线94延伸的环状的推力轴承102。轴承保持体100配置在芯片支承体58与销支承体88(更确切而言是环92)之间、或配置在探针支承体78与销支承体88(更确切而言是环92)之间,推力轴承102配置在旋转环98与轴承保持体100之间,定位销104设置在轴承保持体100的上表面或下表面的、沿周向隔开间隔的多处。
将各轴承保持体100以不能相对于环92的上表面或下表面移动的方式安装在环92的上表面或下表面上。定位销104自各轴承保持体100向上或向下突出而被收纳在定位孔62c或82c中。由此,将芯片支承体58和环92、探针支承体78和环92以能沿上下方向相对位移、以及不能绕虚拟轴线94相对位移的方式结合。
各轴承保持体100利用板形环部和较短的筒状部形成L字形或倒L字形的截面形状;上述筒状部自环92的上表面向上延伸或自环92的下表面向下延伸、且利用未图示的螺钉部件那样适当的部件以不能相对于环92移动的方式安装在环92上;上述板形环部自该筒状部的上端向外侧延伸。推力轴承102在推力轴承102的上侧或下侧的环状轨道盘(推力环)处安装在轴承保持体100的板形环部的下侧或上侧。
各旋转环98利用板形环部和较短的筒状部形成L字形或倒L字形的截面形状;上述板形环部的一部分与推力轴承102结合;上述筒状部自该板形环部的外周缘部向上或向下延伸。且各旋转环98在板形环部处安装在推力轴承102的上侧或下侧的环状轨道盘(推力环)中。由此,将各旋转环98以能够绕图4所示的虚拟轴线94旋转的方式安装在3个单元46、48、50(参照图1、图2以及图6)上。
为了使旋转环98相对于环92顺利地移动,在环92与旋转环98之间配置有环状的滑片106。
图14以及图15表示下部(探针单元48侧)的位移机构的实施例。上部(芯片单元46侧)的位移机构74具有将用于构成各位移机构的、图14以及图15中的多个凸轮从动件72、多个凸轮槽110、多个驱动机构112等构件上下颠倒后而成的形状和构造。
详见图14、图15,在各位移机构74中,多个凸轮槽110以能收纳各凸轮从动件72的方式绕图4所示的虚拟轴线94隔开间隔地形成在旋转环98中,且为了使旋转环98相对于销支承体88绕虚拟轴线94位移而绕图4所示的虚拟轴线94隔开间隔地设置多个驱动机构112。
各凸轮槽110包括用于收纳凸轮从动件72的收纳口部110a、和与收纳口部110a连通且自收纳口部110a绕虚拟轴线94延伸的凸轮部110b。
收纳口部110a以能自探针支承体78(或芯片支承体58)侧(即上侧或下侧)收纳所对应的凸轮从动件72的方式向上方或下方开放。
凸轮部110b具有凸轮面110c,该凸轮面110c以距离收纳口部110a越远、越靠近芯片支承体58或探针支承体78(即上侧或下侧)的方式相对于探针支承体78(或芯片支承体58)以角度θ倾斜。
凸轮面110c是用于限定凸轮部110b的面中的、与销支承体88侧相反的一侧的面,且该凸轮面110c具有凹陷形成在与销支承体88侧相反的一侧的多个凹处114a、114b、114c。凹处114a、114b、114c绕虚拟轴线94隔开间隔。
在图14所示的例子中,各驱动机构112采用多个作动缸机构,该作动缸机构的活塞部借助配件118与旋转环98相连结,该作动缸机构的缸体部借助配件116与支承基座34相连结。
借助压力流体源120、压力调整机构122以及阀124同时将压缩空气、压缩油那样的压力流体供给到上述驱动机构112(即作动缸机构)中。利用图4所示的计算机28控制压力流体源120、压力调整机构122以及阀124。
各驱动机构112的工作方式是:在将压力流体相对于活塞供给到一方缸室中时,活塞向伸长方向移动,从而使旋转环98向绕虚拟轴线94的一方向旋转移动;在将压力流体相对于活塞供给到另一方缸室中时,活塞向收缩方向移动,从而使旋转环98向绕虚拟轴线94的另一方向旋转移动。
由此,芯片单元46、探针单元48以及连接单元50彼此结合且能位移地与轴承保持体100结合,在该结构的作用下,凸轮部110b能够相对于凸轮从动件72绕虚拟轴线94移动。
结果,芯片单元46或探针单元48能够相对于连接单元50沿彼此靠近或彼此分开的方向(即上下方向)移动,从而改变连接盘66或85与连接销86的相对按压力。
通过使旋转环98、进一步是指凸轮部110b相对于凸轮从动件72进行上述那样的旋转移动,能够在将凸轮从动件72收纳在凹处114a、114b、114c中某处的状态下,利用驱动机构112维持旋转环98进一步是指至凸轮部110b。由此,能够将连接盘66或85与连接销86的相对按压力维持成与收纳有凸轮从动件72的凹处114a或114b或114c对应的值。
从芯片单元46或探针单元48到凹处114a、114b以及114c的距离尺寸按照凹处114a、114b、114c的顺序依次变小。因此,在凸轮从动件72被收纳在凹处114a中时,连接盘66或85与连接销86的相对按压力最小。相对于此,在凸轮从动件72被收纳在凹处114c中时,连接盘66或85与连接销86的相对按压力最大。
结果,采用结合单元52、54,通过使凸轮从动件72位移到凸轮槽110中的适当位置,能够不使连接单元50相对于芯片单元46以及探针单元48旋转地改变或调整连接盘66或85与连接销86的相对按压力。
另外,通过使凸轮从动件72位于凹处114a、114b以及114c中的任意一处中,能够防止在测试时连接盘66或85与连接销86的相对按压力发生变化。
但是,在凸轮槽110与凸轮从动件72之间的摩擦力、驱动机构的驱动力、维持力较大时、在采用其他结构的装置使凸轮从动件72位移并保持在凸轮槽110内的适当位置时等的情况下,也可以省略设置凹处114a、114b以及114c。
在进行测试时,将触头44的针尖按压在被检查体的对应电极上,在该状态下自各测试芯片56向被检查体供给测试信号,然后将来自各被检查体的响应信号输出到对应的测试芯片56中。各测试芯片56根据来自所对应的被检查体的响应信号判断该被检查体中的元件是否不良。
在能如上所述地改变或调整连接盘66与连接销86、以及连接盘85与连接销86的相对按压力时,具有下述优点。
针对连接盘66与连接销86的相对按压力、连接盘85与连接销86的相对按压力,能够依据被检查体的种类将上述按压力改变或调整成分别不同的值、或相同的值。另外,能够依据被检查体的电极与触头44的相对按压力改变或调整连接盘66与连接销86、以及连接盘85与连接销86的相对按压力。
结果,在如集成电路那样使用微弱电流、微弱电压的高频信号的被检查体的测试中,能够将上述接触部中的接触电阻值设定成最佳值。
测试芯片的实施例
参照图16以及图17进一步说明测试芯片56。
各测试芯片56分别包括:多个信号处理电路130,它们与能利用测试芯片56同时进行测试的多个被检查体(集成电路)中的1个被检查体对应地产生用于对所对应的被检查体进行电测试的测试信号即驱动信号S3,并且接收来自所对应的被检查体的响应信号(S4)而处理该响应信号;交接电路132,其用于在上述信号处理电路130与外部之间交接电信号。
上述电路130、132被计算机28控制,并自外部装置26接收各种数据以及电力而进行动作。各信号处理电路130以一对一的形式与被检查体对应,产生用于对所对应的被检查体进行电测试的驱动信号S3,并且接收来自所对应的被检查体的响应信号S4而处理该响应信号。交接电路132形成为被测试芯片56内的所有信号处理电路130共用的电路。
各信号处理电路130包括:格式器(FMA)134,其根据图像信息(pattern information)S1和时序信号(timing clock)S12产生脉冲信号S2,自图像存储器(pattern memory)156输出上述图像信息S1、且该图像信息S1是测试信号的基本信息,自时序发生器(timing generator)148输出上述时序信号S12;多个(N)驱动器136,其根据脉冲信号S2产生用于驱动被检查体的驱动信号S3;多个(N)比较电路138,其接收来自被检查体的响应信号S4,然后将显示被检查体中的元件为不良的不良信号S5输出到交接电路132中;恒压恒流产生电路(PMU)140,其用于产生在利用恒压以及恒流对被检查体进行测试时所用的、用于进行特殊测试的特殊测试信号S6;钳位加载电路142,其用于保护信号处理电路130不受自被检查体向信号处理电路130输入的过电压影响。
驱动器136、比较电路138以及后述说明的输入输出端子I/O的数量(N)均与能利用1个信号处理电路130同时进行测试的被检查体的端子的数量相同,且以相对于被检查体的1个元件一对一的方式与被检查体对应。
共用电路即交接电路132包括:频率发生器(RG)144,其用于产生测试芯片56所用的、表示基准测试频率的基准测试频率信号S10;故障俘获控制器(FCC)146,其根据自各信号处理电路130输出的不良信号S5限定出被检查体的不良元件;时序发生器(TG)148,其根据基准测试频率信号S10和来自计算机28的指令产生与基准测试频率信号S10对应的时序信号S7;测视图案信号发生器(PG)150,其基于来自计算机28的指令将用于输出(读出)图像信息S1的地址信号S8输出到图像存储器156中。
外部装置26包括:电源152,其向所有测试芯片56中的信号处理电路130以及交接电路132供电;多个(M)故障存储器154,其用于存储数据,然后将该数据以能被计算机28读出的方式存储在计算机28中,该数据是用于根据自所有测试芯片56中的FCC146输出的不良信号S11确定不良元件;图像存储器156,其存储有测试器的功能测试用的许多个测试图像、即图像信息。
计算机28根据被设定在计算机28中的各种数据以及程序控制外部装置26、各信号处理电路130以及交接电路132,且容许依据对被检查体进行的测试的种类设定信号频率以及信号电平,将用于自FCC电路146读入不良元件的相关数据的命令输出到FCC电路中,然后将上述不良元件的相关数据读入计算机28的内部存储器而存储在该内部存储器中。
以下,为了便于说明以及理解,使来自计算机28的指令含有图17的(D)所示的波形。因此,能够利用具有图17的(D)所示的波形的驱动信号(测试信号)S3驱动被检查体。
测视图案信号发生器150根据来自计算机28的指令将地址信号S8输出到图像存储器156中,该地址信号S8用于输出与上述来自计算机28的指令对应的图像信息S1。
图像存储器156产生与自测视图案信号发生器(PG)150供给的地址信号S8对应的图像信息S1,然后将该图像信息S1输出到各信号处理电路130的格式器134中。
频率发生器(RG)144将用于表示自计算机28供给的信号频率的产生期间的基准测试频率信号S10输出到测试芯片56内的各电路中。图17的(A)表示上述基准测试频率信号S10的一例。
另一方面,时序发生器148产生作为该测试芯片56所用的基本时钟的时序信号S12。
各格式器(FMA)134根据图像信息S1和时序信号S12产生脉冲信号S2,然后将该脉冲信号S2输出到对应的驱动器136中。图17的(D)表示上述脉冲信号S2的一例。
各驱动器136根据脉冲信号S2产生用于驱动被检查体的对应元件的驱动信号S3,然后通过所对应的各输入输出端子I/O将该驱动信号S3输出到被检查体的对应输入输出端子中。图17的(E)表示上述驱动信号S3的一例。输入输出端子I/O具有与能利用1个信号处理电路130同时进行测试的、被检查体的元件数量相同的数量(N)。
来自被检查体、特别是各元件的响应信号S4在所对应的驱动器136关闭时,以脉冲信号的形式通过对应的输入输出部I/O被输入到各信号处理电路130中,从而被对应的比较电路138接收。
各比较电路138包括:多个第1模拟比较器(analogcomparator)160,其用于将来自对应元件的响应信号S4与具有正侧(高电平侧)的基准信号电平的H基准信号VOH进行比较;多个第2模拟比较器162,其用于将来自对应元件的响应信号S4与具有负侧(低电平侧)的基准信号电平的L基准信号VOL进行比较;不良信号产生电路164,其根据2个模拟比较器160、162的输出与信号输出对应元件相关的不良信号S5。
在各第1模拟比较器160的比较结果是对应的响应信号S4大于H基准信号VOH时,来自对应元件的H侧的信号异常,各第1模拟比较器160针对每个元件将表示该元件为不良的异常信号输出到不良信号产生电路164中。
在各第2模拟比较器162的比较结果是对应的响应信号S4并未达到负基准信号VOL时,来自对应元件的L侧的信号异常,各第2模拟比较器162将表示该元件为不良的异常信号输出到不良信号产生电路164中。
各不良信号产生电路164在输入了对应的第1以及第2模拟比较器160、162的异常信号的基础上,将与对应元件相关的不良信号S5输出到交接电路132的故障俘获控制器(FCC)146中。因此,不良信号S5含有用于确定被检查体中的不良元件和该不良元件的坐标位置的信息。
在本实施例中,利用各信号处理电路130同时对多个(N)元件进行测试,因此,第1以及第2模拟比较器160、162在规定的时刻判断来自对应元件的响应信号S4是否不良,且产生用于表示上述H侧以及L侧的异常的信号。因此,不良信号产生电路164根据上述用于表示异常的信号自模拟比较器160或162输入的时刻确定不良元件和该不良元件的坐标位置。
每次自各信号处理电路130输出不良信号S5时,故障俘获控制器(FCC)146都确定不良元件,然后将该不良元件的坐标位置输出到外部装置26中。
如上所述,各信号处理电路130利用来自驱动器136的驱动信号S3驱动所对应的被检查体的各元件,使比较电路138接收与各元件的驱动状态对应的响应信号S4,从而判断各元件是否不良。
恒压恒流产生电路(PMU)140是用于使用高精度的直流信号(DC)进行特殊测试的测试单元,在对被检查体进行该种特殊测试的情况下,恒压恒流产生电路(PMU)140产生高精度的恒压以及恒流的特殊测试信号S6,然后将该特殊测试信号S6输出到输入输出端子I/O中,从而对被检查体进行电压电流测试。恒压恒流产生电路(PMU)140在输出了电流后,测量来自被检查体的电压,在输出了电压后,测量来自被检查体的电流。
钳位加载电路142为如下电路,即、在自被检查体输入到各信号处理电路130中的响应信号S4的电平为大于基准值的过电压的情况下,保护向信号处理电路130输入响应信号S4的、所谓的高钳位以及低钳位电路。由此,能够保护信号处理电路130不受过电压的响应信号S4影响。
连接单元的其他实施例
参照图18~图23,连接单元170的板状的环172包括:环部174,其与销支承体88的环92相同、也绕虚拟轴线94延伸;多个直线部176,其自环部174向环部174的曲率半径的中心延伸且在环部174的中心部彼此结合。
销支承体88具有多个呈扇形板状的销支承片178,该销支承片178配置在由环部174以及相邻的直线部176形成的各空间180中。在各销支承片178上以贯穿销支承片178的状态保持有多个连接销86。上述支承片彼此共同形成销保持体。
在环部174的内侧以及各直线部176的两侧部形成有用于接受销支承片178的台阶部。利用多个螺钉构件(未图示)将销支承片178安装在环部174的上述台阶部上。
采用上述连接单元170,由于销支承体88自环部174向虚拟轴线94延伸且在中心部被彼此结合的多个直线部176加强,因此即使在高温测试中,探针单元78、特别是探针基板80的中央部因热膨胀而欲向下或向上发生变形,也能抑制发生该热变形。结果,能够防止与热变形对应发生的触头44的针尖位置的变化。
连接销的其他实施例
参照图24,销支承体190将探针式连接器用作连接销192。
各探针式连接器即各连接销192包括:筒状构件194;第1销构件196,其能沿筒状构件194的长度方向移动地配置在筒状构件194的一端部;第2销构件198,其能沿筒状构件194的长度方向移动地配置在筒状构件194的另一端部;压缩螺旋弹簧200,其在筒状构件194内配置在第1销构件196以及第2销构件198之间,沿使第1销构件196以及第2销构件198的前端部分别自筒状构件194的一端部以及另一端部突出的方向(即、使第1销构件196以及第2销构件198分开的方向)对第1销构件196以及第2销构件198施力。
筒状构件194、第1销构件196以及第2销构件198、螺旋弹簧200均由导电性材料制成。将第1销构件196以及第2销构件198以不能脱落的方式保持在筒状构件194中。
将各连接销192以不能脱落的方式维持在筒状构件194中。在销保持体202的上表面以及下表面上分别固定有利用电绝缘性材料制成的保持片204。第1销构件196以及第2销构件198分别贯穿上侧以及下侧的片构件204。
但是,筒状构件194的上端以及下端是以筒状构件194不贯穿2个片构件204的方式与片构件204抵接的。由此,各连接销192的筒状构件194位于销保持体202中,从而能够防止各连接销192自销保持体202脱落。
工业实用性
在上述各实施例中,各触头44也可以是如日本特开2008-145224号公报所述具有金属细线的触头、使用了具有图24所示的形状以及构造的探针式连接器的触头等的公知的具有其他构造以及形状的构件。
本发明除可以应用在作为各电子零件56的具有上述功能的测试芯片之外,还可以应用在由使用了继电器(ralay)、电容器(condenser)、电阻器等其他零件的单元的装置中。
另外,本发明不仅能应用在上述在凸轮槽110中形成凸轮面110c的装置中,还可以应用在使用其他结构的凸轮面的装置中,例如向图15中的旋转环98的上表面的上方开放地形成的凸轮面。
此外,本发明也可以应用在使用除上述结合单元52、54、位移机构74、驱动机构112之外的结合单元、位移机构、驱动机构的装置中。
本发明并不限定于上述实施例,在不脱离技术方案所述的主旨的范围内,可以进行各种变更。

Claims (13)

1.一种集成电路的测试装置,其包括:
芯片单元,其包括芯片支承体、和配置在该芯片支承体上侧的多个电子零件;
探针单元,其位于自该芯片单元隔开间隔的下方,且该探针单元包括探针支承体、和配置在该探针支承体下侧的多个触头;
连接单元,其以电连接上述芯片单元以及上述探针单元的方式配置在上述芯片单元以及上述探针单元之间,且包括销支承体和多个连接销,该连接销以沿上下方向贯穿该销支承体的状态被支承在该销支承体上;
结合单元,其将上述芯片单元、上述探针单元以及上述连接单元以能分开的方式结合起来,且使上述芯片单元以及上述探针单元中的至少一方单元与上述连接单元沿彼此靠近或彼此分开的方向位移。
2.根据权利要求1所述的测试装置,
上述结合单元包括:
轴承装置,其是推力轴承装置,配置在上述芯片单元以及上述探针单元中的上述一方单元与上述销支承体上,用于将上述一方单元与上述销支承体以能够沿彼此靠近或彼此分开的方向位移的方式结合起来,且该轴承装置绕虚拟轴线延伸,该虚拟轴线经过上述芯片支承体、上述销支承体以及上述探针支承体而沿上下方向延伸;
旋转环,其以能绕上述虚拟轴线旋转一定角度的方式配置在上述销支承体与上述轴承装置之间;
位移机构,其用于使该旋转环绕上述虚拟轴线位移,从而使上述芯片单元以及上述探针单元中的上述一方单元与上述销支承体沿彼此靠近或彼此分开的方向位移。
3.根据权利要求2所述的测试装置,
上述位移机构包括:凸轮从动件,其自上述芯片单元以及上述探针单元中的上述一方单元向以上述虚拟轴线为中心的虚拟圆的半径方向外侧延伸;凸轮槽,其形成在上述旋转环中,且包括收纳口部和凸轮部,上述收纳口部用于自上述芯片单元以及上述探针单元中的上述一方单元侧收纳上述凸轮从动件,上述凸轮部与该收纳口部连通且自该收纳口部绕上述虚拟轴线延伸;驱动机构,其用于使上述旋转环相对于上述连接单元绕上述虚拟轴线位移,
上述凸轮部具有凸轮面,该凸轮面以距离上述收纳口部越远的部位、越靠近上述芯片单元以及上述探针单元中的上述一方单元的方式相对于上述芯片单元以及上述探针单元中的上述一方单元倾斜。
4.根据权利要求3所述的测试装置,
上述凸轮面在上述虚拟轴线的周围以彼此隔开间隔的方式具有多处凹处,该凹处是向与上述芯片单元以及上述探针单元中的上述一方单元侧相反的侧凹陷形成的。
5.根据权利要求2所述的测试装置,
上述轴承装置包括:轴承保持体,其与上述芯片单元以及上述探针单元中的上述一方单元、和上述销支承体结合;推力轴承,其为环状,配置在上述芯片单元以及上述探针单元中的上述一方单元与上述轴承保持体之间,且该推力轴承与上述旋转环结合。
6.根据权利要求5所述的测试装置,
上述轴承保持体以能沿上下方向发生相对位移且不可绕虚拟轴线发生相对位移的方式与上述芯片单元或上述探针单元结合,上述虚拟轴线经过上述芯片支承体、上述销支承体以及上述探针支承体而沿上下方向延伸。
7.根据权利要求2所述的测试装置,
上述结合单元还包括:
第2轴承装置,其配置在上述芯片单元以及上述探针单元中的另一方单元、与上述连接单元之间,且该第2轴承装置绕上述虚拟轴线延伸;
第2旋转环,其配置在上述连接单元与上述第2轴承装置之间;
第2位移机构,其用于使上述第2旋转环相对于上述连接单元绕上述虚拟轴线位移,从而使上述芯片单元以及上述探针单元中的上述另一方单元、和上述连接单元沿彼此靠近或彼此分开的方向位移。
8.根据权利要求1所述的测试装置,
上述芯片支承体包括:芯片基板,其为圆板状,在上侧配置有上述电子零件;第1环,其具有第1开口,该芯片基板配置在该第1开口处;
上述探针支承体包括:探针基板,其为圆板状,在下侧配置有上述触头;第2环,其具有第2开口,该探针基板配置在该第2开口处;
上述销支承体包括:销保持体,其为板状,上述连接销以沿上下方向贯穿该销保持体的状态配置在该销保持体上;第3环,其具有第3开口,该销保持体配置在该第3开口处;
上述结合单元使上述第1环、第2环以及第3环以能沿彼此靠近或彼此分开的方向位移的方式相互结合。
9.根据权利要求1所述的测试装置,
上述销支承体包括:
环,其包括环部和多个直线部,上述环部绕虚拟轴线延伸,该虚拟轴线经过上述芯片支承体、上述销支承体以及上述探针支承体而沿上下方向延伸,上述多个直线部自该环部朝向上述虚拟轴线延伸且在该环部的中心部彼此结合;
销保持体,其由呈扇形板状的多个销支承片形成,该多个销支承片配置在由上述环部以及相邻的上述直线部形成的各空间内,且该多个销支承片分别保持多个上述连接销。
10.根据权利要求8或9所述的测试装置,
各连接销包括:主体部,其沿上下方向贯穿上述销保持体;上部针尖部,其与该主体部的上端一体地相连,且自上述销保持体向上突出;下部针尖部,其与上述主体部的下端一体地相连,且自上述销保持体向下突出。
11.根据权利要求8或9所述的测试装置,
各连接销具有探针式连接器,该探针式连接器包括:1对销构件,它们为沿上下方向隔开间隔地配置;弹簧构件,其配置在1对销构件之间、且向使该1对销构件的前端部分别自上述销支承体向后以及向下突出的方向对该1对销构件施力;
上述销支承体还包括密封构件,该密封构件为电绝缘性、且分别配置在上述销保持体的上下表面上,并且具有容许上述销构件的前端部自该密封构件突出的孔。
12.根据权利要求1所述的测试装置,
该测试装置还包括用于支承上述销支承体的外周缘部的支承基座。
13.根据权利要求1所述的测试装置,
各电子零件具有集成的测试芯片,该集成的测试芯片产生用于对被检查体进行电测试的电信号,并且接收来自被检查体的响应信号而处理该响应信号。
CN2010102198682A 2009-07-03 2010-07-05 集成电路的测试装置 Active CN101943741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-158805 2009-07-03
JP2009158805A JP5530124B2 (ja) 2009-07-03 2009-07-03 集積回路の試験装置

Publications (2)

Publication Number Publication Date
CN101943741A CN101943741A (zh) 2011-01-12
CN101943741B true CN101943741B (zh) 2013-03-27

Family

ID=43299287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102198682A Active CN101943741B (zh) 2009-07-03 2010-07-05 集成电路的测试装置

Country Status (6)

Country Link
US (1) US8253433B2 (zh)
JP (1) JP5530124B2 (zh)
KR (1) KR101117260B1 (zh)
CN (1) CN101943741B (zh)
DE (1) DE102010025760B4 (zh)
TW (1) TWI420613B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011089891A (ja) * 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
KR101768992B1 (ko) * 2010-12-30 2017-08-17 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법
CN102841302B (zh) * 2012-08-03 2016-03-23 东莞光韵达光电科技有限公司 一种旋扣式电子芯片检测治具
CN102830340B (zh) * 2012-08-03 2015-10-28 东莞光韵达光电科技有限公司 一种翻盖式电子芯片检测治具
US8936495B2 (en) * 2013-01-08 2015-01-20 Honeywell Federal Manufacturing & Technologies, Llc Dual contact pogo pin assembly
TW201430349A (zh) * 2013-01-16 2014-08-01 Chipbond Technology Corp 智慧卡測試裝置
US20150115461A1 (en) * 2013-10-30 2015-04-30 United Microelectronics Corp. Semiconductor structure and method for forming the same
WO2015152266A1 (ja) * 2014-03-31 2015-10-08 日本ポリエチレン株式会社 エチレン・α-オレフィン共重合体及びオレフィン系樹脂組成物
US20160209237A1 (en) * 2015-01-19 2016-07-21 General Electric Company Sensor simulator and system for testing rotatable sensor signal transmitters
KR101678845B1 (ko) * 2015-02-05 2016-11-24 리노공업주식회사 검사장치
JP6823986B2 (ja) * 2016-09-28 2021-02-03 東京エレクトロン株式会社 基板検査装置及び基板検査方法
EP4075154A4 (en) * 2019-12-13 2024-01-10 Shandong Caiju Electronic Tech Co Ltd CHIP DETECTION DEVICE AND SYSTEM, AND CONTROL METHOD
TWI729822B (zh) * 2020-05-22 2021-06-01 美商第一檢測有限公司 環境控制設備及晶片測試系統
CN116469809B (zh) * 2022-08-29 2024-02-23 深圳市立能威微电子有限公司 一种具有芯片修正组件的检测装置
CN115877047B (zh) * 2023-01-18 2023-06-16 南京燧锐科技有限公司 一种微波芯片测试夹具装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
CN1808127A (zh) * 2006-01-25 2006-07-26 段超毅 集成电路测试用组合探针
CN200972480Y (zh) * 2006-11-30 2007-11-07 唐中卫 集成电路芯片测试座
CN201043991Y (zh) * 2007-05-08 2008-04-02 上海摩波彼克半导体有限公司 集成电路芯片测试平台的外管脚测试结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293934A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JP2550265Y2 (ja) * 1991-04-26 1997-10-08 横河電機株式会社 Lsiテスタ
JPH10308424A (ja) * 1997-05-08 1998-11-17 Tokyo Electron Ltd プローブカードクランプ機構及びプローブ装置
JPH11168124A (ja) * 1997-12-02 1999-06-22 Ns:Kk プローバーの上下動機構
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JP2000150596A (ja) * 1998-11-10 2000-05-30 Tokyo Seimitsu Co Ltd プローバ
KR100293601B1 (ko) * 1999-02-12 2001-06-15 로마스 엘 심스 탄성 지지체를 갖는 집적회로 소자 검사 소켓
JP4592292B2 (ja) * 2004-01-16 2010-12-01 株式会社日本マイクロニクス 電気的接続装置
WO2006126279A1 (ja) * 2005-05-23 2006-11-30 Kabushiki Kaisha Nihon Micronics プローブ組立体、その製造方法および電気的接続装置
JP2006337080A (ja) 2005-05-31 2006-12-14 Micronics Japan Co Ltd 通電試験用プローブ
JP2007113946A (ja) 2005-10-18 2007-05-10 Micronics Japan Co Ltd 通電試験用プローブ
JP2008145224A (ja) 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気的接続装置
US7471078B2 (en) * 2006-12-29 2008-12-30 Formfactor, Inc. Stiffener assembly for use with testing devices
KR200445565Y1 (ko) * 2007-02-02 2009-08-14 리노공업주식회사 반도체 칩 검사용 사각 프로브
KR200445059Y1 (ko) * 2007-03-15 2009-06-26 캐롤라인 예 회로기판 검사를 위한 테스트 프로브 장치
JP5046764B2 (ja) * 2007-07-09 2012-10-10 株式会社日本マイクロニクス プローブ組立体
JP5075585B2 (ja) 2007-11-02 2012-11-21 株式会社日本マイクロニクス 電気的接続装置
JP4731546B2 (ja) 2007-12-27 2011-07-27 三菱電機株式会社 アンテナ装置
JP5438908B2 (ja) * 2008-03-11 2014-03-12 株式会社日本マイクロニクス 電気的試験用接触子、これを用いた電気的接続装置及び接触子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
CN1808127A (zh) * 2006-01-25 2006-07-26 段超毅 集成电路测试用组合探针
CN200972480Y (zh) * 2006-11-30 2007-11-07 唐中卫 集成电路芯片测试座
CN201043991Y (zh) * 2007-05-08 2008-04-02 上海摩波彼克半导体有限公司 集成电路芯片测试平台的外管脚测试结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2006-337080A 2006.12.14
JP特开2007-113946A 2007.05.10
JP特开2008-145224A 2008.06.26

Also Published As

Publication number Publication date
JP2011013146A (ja) 2011-01-20
DE102010025760A1 (de) 2011-01-05
TW201113968A (en) 2011-04-16
US8253433B2 (en) 2012-08-28
CN101943741A (zh) 2011-01-12
TWI420613B (zh) 2013-12-21
KR20110003263A (ko) 2011-01-11
JP5530124B2 (ja) 2014-06-25
KR101117260B1 (ko) 2012-03-19
DE102010025760B4 (de) 2017-10-19
US20110001506A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
CN101943741B (zh) 集成电路的测试装置
CN102074825A (zh) 电连接装置和使用该电连接装置的试验装置
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
JP2012524905A (ja) 超小型回路試験器の導電ケルビン接点
TW202006375A (zh) 探針、檢查工具及檢查裝置
KR100486396B1 (ko) 반도체웨이퍼상의복수의집적회로테스트방법
CN104914278B (zh) 用于单层电容的测试夹具
EP2017634B1 (en) Inspection apparatus and inspection method
CN209028108U (zh) 一种晶圆同测探针卡
JP2967798B2 (ja) ウエハプローバ
TW202041873A (zh) 用於測試晶片或晶粒的設備
JP2004053409A (ja) プローブカード
KR101202779B1 (ko) 집적회로의 시험에 이용되는 테스트 칩
CN209132315U (zh) 基于pattern技术中用于并测技术的探针卡
CN108152544A (zh) 集成电路之测试探针卡
US20200088765A1 (en) Testing apparatus having a configurable probe fixture
US7292059B2 (en) Power supply assembly for a semiconductor circuit tester
US9915682B2 (en) Non-permanent termination structure for microprobe measurements
US20100330830A1 (en) Vertical probe intrface system
JP2009276090A (ja) インターポーザを備えたプローブカード
JP5342535B2 (ja) 半導体チップテスト装置
CN101497173A (zh) 研磨装置、具有研磨部件的电路基板试验装置及制造方法
CN212321785U (zh) 一种射频芯片测试设备
CN210243693U (zh) 基板用双模式检查夹具及基板用检查装置
CN114113693A (zh) 一种用于针状端子半桥型功率模块的静态测试转接装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant