CN102064102B - 形成单层纳米结构的方法和器件以及包含这种单层的器件 - Google Patents

形成单层纳米结构的方法和器件以及包含这种单层的器件 Download PDF

Info

Publication number
CN102064102B
CN102064102B CN2010102452679A CN201010245267A CN102064102B CN 102064102 B CN102064102 B CN 102064102B CN 2010102452679 A CN2010102452679 A CN 2010102452679A CN 201010245267 A CN201010245267 A CN 201010245267A CN 102064102 B CN102064102 B CN 102064102B
Authority
CN
China
Prior art keywords
nanostructure
array
ground floor
equal
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102452679A
Other languages
English (en)
Other versions
CN102064102A (zh
Inventor
D·L·希尔德
K·C·克鲁登
段镶锋
刘超
J·W·帕斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walden Technology Co ltd
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN102064102A publication Critical patent/CN102064102A/zh
Application granted granted Critical
Publication of CN102064102B publication Critical patent/CN102064102B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/845—Purification or separation of fullerenes or nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Abstract

提供了形成纳米结构阵列或对纳米结构阵列形成图案的方法。所述方法涉及在包含纳米结构缔合基团的涂层上形成阵列，用光刻胶形成图案，和/或用器件促进形成阵列。还提供了用来形成纳米结构阵列的相关器件，以及包含纳米结构阵列的器件(例如存储器)。

Description

形成单层纳米结构的方法和器件以及包含这种单层的器件
本申请是2005年6月7日提交的中国申请号为200580018709.3(国际申请号为PCT/US2005/020104)、发明名称为“形成单层纳米结构的方法和器件以及包含这种单层的器件”的中国专利申请的分案申请。
相关申请的交叉参考
本申请是一个非临时的应用专利申请，它要求以下现有临时专利申请的优先权和权益：David L.Heald等于2005年4月13日提交的题为“METHODS ANDDEVICES FOR FORMING NANOSTRUCTURE MONOLAYERS ANDDEVICES INCLUDING SUCH MONOLAYERS”的USSN 60/671134；Jeffery A.Whiteford等于2004年6月8日提交的题为“POST-DEPOSITIONENCAPSULATION OF NANOCRYSTALS：COMPOSITIONS，DEVICES ANDSYSTEMS INCORPORATING SAME”的USSN 60/578236，以及Jeffery A.Whiteford等于2004年11月30日提交的题为“POST-DEPOSITIONENCAPSULATION OF NANOSTRUCTURES：COMPOSITIONS，DEVICESAND SYSTEMS INCORPORATING SAME”的USSN 60/632570，它们均全文参考参考结合于本文，以满足各种目的。
技术领域
本发明主要涉及纳米技术领域。更具体地，本发明涉及形成(例如)预定尺寸和/或处于预定位置的纳米结构阵列，例如单层阵列的方法和器件，还涉及包含这种纳米结构阵列的器件(例如存储器)。
背景技术
单层纳米结构(例如量子点)可用作许多光电子器件，如LED和存储器的元件(例如，可参见Flagan等题为“Aerosol silicon nanoparticles for use insemiconductor device fabrication”的USPN 6586785)。产生这种单层的方法包括通过分子束外延生长法生在固体上原位生长量子点，以及利用量子点上的脂族表面活性剂与沉积在量子点上的芳族共轭有机材料之间的相分离[Coe等(2002)“Electroluminescence from single monolayers of nanocrystals inmolecular organic devices”Nature 450：800-803]。然而，前一技术很难放大，不能形成大量单层，而后一技术产生的纳米结构层嵌入在厚有机基质当中或位于该基质之上，这种基质的存在对于许多器件制造过程来说是不利的。
因此，需要能够简单并可重现形成单层纳米结构的方法。除了其他方面之外，本发明还提供了这种方法。通过研究以下内容，将能获得对本发明的完整理解。
发明内容
本文描述了形成纳米结构阵列或对纳米结构阵列形成图形的方法，所述纳米结构阵列是如有序或无序的单层阵列。所述方法涉及在含有纳米结构缔合基团的涂层上形成阵列、用光刻胶形成图案和/或用器件促进形成阵列。所述阵列任选在预定位置形成和/或具有预定的尺寸。还提供了与所述方法相关的器件，以及包含纳米结构阵列的器件。例如，一个方面，本发明提供了包含纳米结构的小单层阵列的存储器。
一类通用实施方式提供了形成纳米结构阵列的方法。所述方法中，提供第一层，该层用含有纳米结构缔合基团的组合物涂覆，从而提供经涂覆的第一层。将一批纳米结构沉积在经涂覆的第一层上，从而使纳米结构与纳米结构缔合基团缔合。除去未与纳米结构缔合基团缔合的任何纳米结构，而纳米结构单层阵列保持与经涂覆的第一层缔合。
第一层可以包含基本上任何所需的材料，包括但不限于介电材料，如氧化物[例如金属氧化物、氧化硅、氧化铪或氧化铝(Al2O3)，或这些氧化物的组合]或氮化物。第一层任选沉积在基材上，例如包含半导体的基材。在一类实施方式中，第一层的厚度约为1-10纳米，例如3-4纳米。所述基材可包含源区、漏区和位于源区与漏区之间且在纳米结构单层阵列下面的沟道区；所述方法包括将控制介电层置于每个纳米结构的单层阵列之上，将栅电极置于该控制介电层上面，从而将纳米结构阵列引入晶体管。
所述方法可用来在同一表面上形成多个纳米结构的阵列。因此，在一类实施方式中，用组合物涂覆第一层的两个或多个离散区域(例如大于或等于10个，大于或等于50个，大于或等于100个，大于或等于1000个，大于或等于1×104个，大于或等于1×106个，大于或等于1×109个，大于或等于1×1010个，大于或等于1×1011个，大于或等于1×1012个)。每个区域占据第一层上的预定位置。因此，当在第一层的涂覆区上沉积多个纳米结构并除去未与纳米结构缔合基团相缔合的纳米结构之后，两个或多个纳米结构的离散单层阵列保持与经涂覆的第一层相缔合。
一个方面，纳米结构的缔合基团与纳米结构表面相互作用。在一类示例性实施方式中，纳米结构缔合基团包含硫醇基团。因此，所述经涂覆的第一层包含例如含硫醇化合物的自聚集的(self-assembled)单层。所述组合物可包含例如巯基烷基三氯硅烷、巯基烷基三甲氧基硅烷或巯基烷基三乙氧基硅烷，例如其中的烷基包含3-18个碳原子(例如12-巯基十二烷基三甲氧基硅烷)。所述组合物任选包含两种或多种不同化合物的混合物。例如，所述组合物可包含长链巯基硅烷(例如巯基烷基三氯硅烷、巯基烷基三甲氧基硅烷或巯基烷基三乙氧基硅烷，其中烷基包含8-18个碳原子)和短链巯基硅烷(例如巯基烷基三氯硅烷、巯基烷基三甲氧基硅烷或巯基烷基三乙氧基硅烷，其中烷基包含8个或更少的碳原子)，其中长链巯基硅烷中的烷基至少比短链巯基硅烷中的烷基都含一个以上的碳原子。此例子中，可以改变长链和短链巯基硅烷的比例，以调节在纳米结构上的表面。例如，长链巯基硅烷与短链巯基硅烷之摩尔比在约1∶10-1∶10000之间(例如摩尔比约为1∶100或1∶1000)。
纳米结构任选与表面活性剂或其他表面配体缔合。在一类实施方式中，各纳米结构包含一个涂层，该涂层包含与纳米结构表面缔合的配体，例如包含硅倍半氧烷配体。
一个方面，各纳米结构包含一个涂层，该涂层含有与纳米结构表面缔合的配体，纳米结构的缔合基团与该配体相互作用。在一些实施方式中，配体包含硅倍半氧烷。
在一类实施方式中，配体与纳米结构缔合基团之间的相互作用是非共价性的。举例而言，该组合物可包含3-氨基丙基三乙氧基硅烷(APTES)、十二烷基三氯硅烷、十八烷基三氯硅烷、十二烷基三乙氧基硅烷或十八烷基三乙氧基硅烷。
在另一类实施方式中，纳米结构缔合基团与配体形成共价键。该组合物任选可以光活化，这样只需要进行曝光后，在配体与纳米结构缔合基团之间形成共价键。在这种实施方式中，所述方法包括将第一涂覆层的一个或多个离散区域(例如，大于或等于2个，大于或等于10个，大于或等于50个，大于或等于100个，大于或等于1000个，大于或等于1×104个，大于或等于1×106个，大于或等于1×109个，大于或等于1×1010个，大于或等于1×1011个，大于或等于1×1012个)曝光，每个区域都在第一涂覆层上占据预定的位置。本领域已知有大量的可光活化的化合物，它们均可用于本发明的实施。例如，该组合物可包含苯基叠氮基，该基团在被光活化时可与(例如)硅倍半氧烷配体形成共价键，其中硅倍半氧烷配体包含一个与纳米结构表面缔合的涂层。
在一类实施方式中，涂覆第一层的组合物包含硅烷。可一步或分多步施涂组合物，形成涂层。例如，在某些实施方式中，用组合物涂覆第一层的步骤涉及先用第一化合物涂覆第一层，然后用第二化合物涂覆第一层，所述第二化合物与第一化合物发生相互作用，且包含纳米结构的缔合基团。例如，第一层可先用作为第一化合物的3-氨基丙基三乙氧基硅烷(APTES)涂覆，然后用作为第二化合物的N-5-叠氮基-2-硝基苯甲酰氧基琥珀酰亚胺(ANB-NOS)涂覆。
在一类实施方式中，将纳米结构分散在至少一种溶剂中形成溶液，将该溶液沉积在经涂覆的第一层上，从而将一批纳米结构沉积在经涂覆的第一层上。可以利用(例如)蒸发将溶剂从沉积的纳米结构上部分或完全清除，但不是必须清除。可以通过(例如)用至少一种溶剂洗涤，方便地清除所有未与纳米结构的缔合基团相缔合的纳米结构。
一个方面，由上述方法形成的纳米结构单层阵列(或多个阵列中的每一个阵列)包括有序阵列，例如六方密堆积的单层阵列。然而，对许多应用并不需要有序阵列。例如，对用于存储器件的阵列来说，只要无序阵列中的纳米结构达到足够的密度，它们就不必形成有序的阵列。因此，另一个方面，纳米结构的单层阵列包括无序阵列。
在一类实施方式中，所述阵列(或者通过所述方法产生的多个阵列中的每个阵列)具有高密度的纳米结构。例如，纳米结构的单层阵列的密度任选大于约1×1010个纳米结构/厘米2，大于约1×1011个纳米结构/厘米2，大于约1×1012个纳米结构/厘米2，甚至大于约1×1013个纳米结构/厘米2。
在一类实施方式中，纳米结构包含大致呈球形的纳米结构或量子点。纳米结构基本上可包含任何所需的材料，例如，可以根据所得纳米结构的单层阵列的用途进行选择。例如，纳米结构可包含导电材料、非导电材料、半导体材料和/或类似材料。一个方面，纳米结构的功函约为4.5电子伏特或更高。
由本发明方法生产或者可用于实施本发明方法的器件也是本发明的一个特征。因此，另一类通用实施方式提供了包含经涂覆的第一层和沉积在经涂覆的第一层上的纳米结构单层阵列的器件。经涂覆的第一层所包含的第一层涂有含纳米结构的缔合基团的组合物，纳米结构与纳米结构的缔合基团相缔合。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、基材、用来涂覆第一层的组合物、纳米结构的缔合基团和纳米结构。值得指出，纳米结构的单层阵列可包含有序阵列或无序阵列，并且经涂覆的第一层任选包含两个或多个离散的区域，每个区域占据预定的位置(所以该器件任选包含置于经涂覆的第一层上的两个或多个纳米结构单层阵列)。还值得指出，该器件任选包含快闪晶体管(浮动栅存储器MOSFET)或存储器。因此，在某些实施方式中，第一层包含介电材料，如氧化物[例如，金属氧化物、氧化硅、氧化铪、氧化铝(Al2O3)或这些氧化物的组合]、氮化物，绝缘聚合物或另一种非导电性材料。在这一类实施方式中，第一层(用作隧沟介电层)优选较薄(例如，其厚度约为1-10纳米，例如3-4纳米)，且位于含有半导体的基材上(例如Si基材)。所述基材通常包含源区、漏区和位于源区与漏区之间且位于纳米结构单层阵列下面的沟道区。控制介电层位于纳米结构的单层阵列之上，栅电极位于该控制介电层上面。控制介电层包含介电材料、绝缘聚合物或另一种非导电性材料，所述介电材料是如氧化物(例如金属氧化物、SiO2或Al2O3，或者这些氧化物的组合)。
一类通用实施方式提供了用光刻胶为纳米结构单层形成图案的方法。这些方法中，提供位于第一层上的纳米结构单层。将光刻胶施加在纳米结构的单层上，形成光刻胶层，将光刻胶层上的预定图案进行曝光(例如暴露于光、电子束、X射线等)，在光刻胶层的至少第一区域得到经曝光的光刻胶，在光刻胶层的至少第二区域得到未经曝光的光刻胶。接下来，或(1)除去经曝光的光刻胶和它下面的纳米结构，然后除去未经曝光的光刻胶但保留第一层中未曝光光刻胶下面的纳米结构；或(2)除去未经曝光的光刻胶和它下面的纳米结构，然后除去经曝光的光刻胶但保留它下面的纳米结构。至少由第一区域限定的纳米结构单层阵列保留在第一层上。
纳米结构单层可采用任何方便的技术制造。例如，可将纳米结构的溶液旋涂在第一单层上，然后通过(例如)洗涤除去未与第一层接触的所有纳米结构。第一层可以但非必须包含带有如上所述的纳米结构缔合基团的涂层。类似地，纳米结构任选包含如上所述的配体。在一类实施方式中，在纳米结构单层上施加介电层，然后在该介电层上施加光刻胶。
所述方法可用来产生几乎任意数量的单层阵列。例如，当采用选择项(1)时，可在光刻胶层的大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的第二离散区域提供未经曝光的光刻胶，这样可以在第一层上保留同样数目的离散纳米结构单层阵列。可以除去经曝光的光刻胶(例如PMMA)和它下面的纳米结构，方法是例如通过除去未经曝光的光刻胶(例如用有机溶剂)，然后通过接触HF水溶液除去下面的纳米结构，同时(例如)通过与至少一种溶剂接触来除去未经曝光的光刻胶。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、第一层在基材上的沉积、基材的组成、将阵列引入晶体管、纳米结构的形状和组成、阵列的尺寸和密度等。值得指出，单层阵列(或多个阵列的每一个单层阵列)可包括有序阵列或无序阵列。
另一类通用实施方式还提供了为纳米结构单层形成图案的方法。这些方法中，提供了其上含有光刻胶层的第一层。允许光刻胶层的至少第一区域保留光刻胶，而从光刻胶层的至少第二区域除去光刻胶。将一批纳米结构施加在光刻胶层和第一层上；纳米结构接触第一区域中的光刻胶和第二区域中的第一层。从第一区域除去光刻胶及其下面的纳米结构，并从第二区域除去未与第一层接触的任何纳米结构，留下至少一个纳米结构单层阵列保留在第一层上。显然，阵列的位置、尺寸、形状等对应于第二区域的位置、尺寸、形状等，而所形成阵列的数量等于第二区域的数量。从第一区域除去光刻胶及其下面的纳米结构，并除去未与第一层(例如在第二区域)接触的任何纳米晶体任选同时进行，例如用至少第一溶剂洗涤。与上述方法相关的几乎所有特征都适用于这些实施方式。
如上所述，由本发明方法制造或者可用于本发明方法的器件也是本发明的一个特征。因此，另一类通用实施方式提供了包含第一层、位于第一层上的纳米结构的单层阵列和位于第一层上的光刻胶的器件。在一类实施方式中，光刻胶包含位于纳米结构单层阵列上的光刻胶层。在另一类实施方式中，光刻胶占据第一层的第一区域，纳米结构单层阵列占据第一层上与第一区域相邻的第二区域。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、第一层的涂层、第一层在基材上的沉积、基材的组成、将阵列引入晶体管、纳米结构的形状和组成、纳米结构配体、阵列的尺寸和密度等。值得指出，单层阵列(或多个阵列的每个阵列)可包含有序阵列或无序阵列。
本发明一方面提供了器件和用所述器件形成纳米结构阵列的方法。因此，一类通用实施方式提供了包含第一层、第二层、第一和第二层之间的空穴、一个或多个间隔结构和至少一个孔的器件。一个或多个间隔结构位于第一和第二层之间，使第一和第二之间保持一定距离。所述至少一个孔将空穴与外部环境连通起来。所述空穴由许多纳米结构所占据。
如下面将要更详细描述的，该器件可用来形成纳米结构阵列。简而言之，将纳米结构的溶液导入空穴，将溶剂从空穴蒸发。随着溶剂的蒸发，纳米结构聚集在第一层上成为阵列。蒸发速度可以加以控制并减慢，以便纳米结构聚集成有序阵列。
因此，在一类实施方式中，纳米结构(例如基本上呈球形的纳米结构或量子点)分散在至少一种溶剂中，而在其他实施方式中，纳米结构基本上不用溶剂。纳米结构任选包含位于第一层上的阵列。该阵列可包含无序阵列，但在某些实施方式中，该阵列包括有序阵列。该阵列优选包含单层，例如有序的单层，如六方密堆积的单层，但任选包含一个以上的单层。
第一和第二层通常基本上是平的，并且基本上相互平行。适用于第一层的材料包括但不限于上面描述的那些；例如，介电材料，如氧化物(例如氧化硅、氧化铪和氧化铝)或氮化物。第一层任选包含有纳米结构的缔合基团的组合物的涂层。示例性的涂层组合物和纳米结构的缔合基团在上面已经描述。
第一层可位于基材上。示例性基材在上面也已经描述；例如，如果所得的纳米结构阵列要被引入晶体管或类似器件，可以采用半导体基材。显然，可在单一的基材上施加多个器件，用来在基材的预定位置同时产生几乎所有所需数量和/或尺寸的纳米结构阵列(例如，大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的阵列)。
第二层和/或间隔结构基本上可包含任何合适的材料。例如，第二层和/或间隔结构可包含金属或介电材料(例如铝、镍、铬、钼、ITO、氮化物或氧化物)。
第一和第二层之间的距离大于纳米结构的平均直径，且任选小于纳米结构平均直径的约2倍。器件可以是基本上任何所需的尺寸和/或形状。在一类实施方式中，第一层有四个边。两个间隔结构将第一和第二层隔分，间隔结构沿第一层的两个相对边缘排列。沿第一层余下两个相对边缘排布的两个孔将空穴与外部环境连通起来，例如允许溶剂在蒸发时可以逸出。
沿空穴施加电场，可促进纳米结构阵列的形成。因此，在一类实施方式中，第一层包含第一导电材料或位于第一导电材料上，第二层包含第二导电材料或位于第二导电材料上。
采用本发明器件的方法构成本发明的另一个特征。因此，一类通用实施方式提供形成纳米结构阵列的方法。这些方法中，提供包含第一层、第二层、位于第一和第二层之间的空穴的器件。将纳米结构分散在至少一种溶剂中形成溶液，将所得溶液导入空穴。至少部分溶剂从空穴蒸发，由此纳米结构在第一层上聚集成阵列。
与上述器件相关的几乎所有特征都适用于这些方法；例如，关于器件的构型；第一层和/或间隔结构的组成；纳米结构的类型；所得阵列的构型；和/或类似方面。
一个方面，提供器件包括：在第一层上施加第三层，在第三层上施加第二层，除去至少一部分第三层，从而在第一和第二层之间形成空穴。可通过(例如)用蚀刻剂，例如各向异性蚀刻剂除去第三层或其一部分。例如，第三层可包含多晶硅、无定形硅、钼或钛，蚀刻剂可包含XeF2。
显然，所除去的第三层的厚度决定了在第一和第二层之间产生的空穴的高度。因此，第三层的厚度大于纳米结构的平均直径，任选小于纳米结构平均直径的约2倍。
第一层任选包含涂层，该涂层包含带纳米结构的缔合基团的组合物。因此，该方法任选包括用带纳米结构的缔合基团的组合物涂覆第一层，然后在第一层上放置第三层。示例性涂层组合物和纳米结构的缔合基团在上面已经描述。
可方便地将纳米结构导入空穴，例如通过毛细作用。在一类实施方式中，将器件浸在过量的纳米结构溶液中，通过毛细作用将溶液吸入空穴，由此将纳米结构溶液导入空穴，然后将器件从过量的溶液中取出。
蒸发掉部分或几乎全部溶剂。控制溶剂的蒸发速率，用来例如控制阵列的形成。例如，缓慢蒸发溶剂可逐步提高纳米结构的浓度，有利于形成有序纳米结构阵列，例如有序单层，如六方密堆积的单层。
将溶液导入空穴之后(例如在蒸发溶剂之前或与之同时)，任选沿空穴施加AC电压。当蒸发和阵列的形成进行到所需程度，除去第二层。还可任选(例如)通过洗涤除去任何无关的纳米结构(例如任何大于一个单层的纳米结构)和/或任何残留的溶剂。
另一类通用实施方式提供了包含固体载体的器件，所述载体在其表面包含至少一个垂直的不连续部分。所述不连续部分包含表面上的突起或凹陷。突起或凹陷处于固体载体上的预定位置。该器件还包含位于突起上或凹陷中的许多纳米结构。
如下面将要更详细讨论的，该器件可用来形成纳米结构阵列。简而言之，将纳米结构的溶液沉积在固体载体上，然后蒸发溶剂。随着溶剂的蒸发，纳米结构聚集到在突起上或凹陷中成为阵列。可以控制蒸发速度为较慢，以便纳米结构聚集成有序阵列。
因此，在一类实施方式中，纳米结构分散在至少一种溶剂中，而在其他实施方式中，纳米结构基本上不用溶剂。纳米结构任选包含位于突起上或凹陷中的阵列。该阵列可包括无序阵列，但在某些实施方式中，该阵列包含有序阵列。所述阵列优选包含单层，例如有序单层，如六方密堆积的单层，但也任选包含多个单层。
在一类优选实施方式中，固体载体包含第一层。固体载体还任选包含其上设置了第一层的基材。在一类实施方式中，第一层包含一个涂层，该涂层包含带纳米结构缔合基团的组合物。用于第一层和基材的示例性材料，以及示例性涂层组合物和纳米结构缔合基团在上面已经描述。与上述实施方式相关的几乎所有特征都适用于这些实施方式；例如，关于纳米结构的类型(例如短纳米棒、基本上呈球形的纳米结构、量子点等)。
如上所述，采用本发明器件的方法构成本发明的另一特征。因此，一类通用实施方式提供了形成纳米结构阵列的方法。这些方法中，提供在其表面上包含至少一个垂直不连续部分的固体载体。该不连续部分包含表面上的突起或凹陷，突起或凹陷处于固体载体上的预定位置。将纳米结构分散在至少一种溶剂中形成溶液，将该溶液沉积在固体载体上。蒸发至少一部分溶剂，从而纳米结构在突起上或凹陷中聚集成阵列。
与上述器件相关的几乎所有特征都适用于这些方法；例如，关于器件的构型、纳米结构的类型、所得阵列的构型和/或类似方面。
在一类优选实施方式中，固体载体包含第一层。固体载体还任选包含在其上施加第一层的基材。第一层任选包含一个涂层，该涂层包含带纳米结构缔合基团的组合物。因此，这些方法任选包含用带纳米结构缔合基团的组合物涂覆第一层，然后将溶液沉积在第一层上。用于第一层和基材的示例性材料，以及示例性涂层组合物和纳米结构缔合基团在上面已经描述。
可用任何技术将包含纳米结构的溶液沉积在固体载体上，所述技术包括(例如)将溶液旋涂在固体载体上，将溶液浸涂在固体载体上，将固体载体浸在过量溶液中，或者用溶液喷涂固体载体。
蒸发掉部分或几乎所有溶剂。控制溶剂的蒸发速率，例如用来控制阵列的形成。例如，缓慢蒸发溶剂可逐步提高纳米结构的浓度，这有利于形成纳米结构的有序的阵列，例如有序单层，如六方密堆积单层。
本发明的方法和器件可用来在预定位置产生纳米结构阵列，举例而言，这些阵列可被引入各种光电子器件。因此，本发明一个方面提供了包含纳米结构阵列的器件，包括处于预定位置和/或具有预定尺寸的阵列。
一类通用实施方式提供了包含基材和位于基材上的两个或多个纳米结构阵列的器件。各纳米结构阵列位于基材(例如半导体、石英基材或硅晶片，或其一部分)的预定位置。
在一类实施方式中，第一层位于纳米结构阵列和基材之间。用于第一层的示例性材料在上面已经描述。第一层任选包含一个涂层，该涂层包含带纳米结构缔合基团的组合物；示例性组合物和纳米结构缔合基团在上面已经有类似的描述。
在一类实施方式中，第一层包含介电材料，其厚度约为1-10纳米，例如3-4纳米。在一些实施方式中，对于每个纳米结构单层阵列，该基材包含源区、漏区和位于源区与漏区之间且位于纳米结构单层阵列下面的沟道区；控制介电层位于纳米结构的每个单层阵列上面，栅电极位于各控制介电层上。
所述器件基本上包含任何数量的纳米结构阵列，例如，大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的纳米结构阵列。类似地，所述阵列基本上具有任何所需尺寸和/或形状。例如，每个纳米结构的面积约小于或等于104微米2、约小于或等于103微米2、约小于或等于102微米2、约小于或等于10微米2、约小于或等于1微米2、约小于或等于105纳米2、约小于或等于104纳米2，甚至约小于或等于4225纳米2、约小于或等于2025纳米2、约小于或等于1225纳米2、约小于或等于625纳米2、约小于或等于324纳米2。每个纳米结构阵列的尺寸任选为约小于或等于45×45纳米，约小于或等于35×35纳米，约小于或等于25×25纳米，或约小于或等于18×18纳米。
一个方面，每个纳米结构阵列包含有序阵列和/或单层，例如六方密堆积的单层。然而，许多应用并不要求有序阵列。例如，对用于存储器的阵列来说，只要纳米结构能达到足够的密度，它们就不必形成有序的阵列。因此，另一个方面，每个纳米结构阵列包含无序阵列，例如无序单层阵列。
在一类实施方式中，所述阵列具有高密度的纳米结构。例如，每个纳米结构阵列的密度任选大于约1×1010个纳米结构/厘米2，大于约1×1011个纳米结构/厘米2，大于约1×1012个纳米结构/厘米2，甚至大于约1×1013个纳米结构/厘米2。
在一类实施方式中，纳米结构包含大致呈球形的纳米结构或量子点。纳米结构可包含基本上任何所需的材料，例如，可以根据所需用途进行选择。例如，纳米结构可包含导电材料、非导电材料、半导体材料和/或类似材料。一个方面，构成阵列的纳米结构的功函约为4.5电子伏特或更高。构成阵列的纳米结构通常在排入阵列之前预形成，即合成。例如，一个方面，纳米结构是胶体状纳米结构。在一类实施方式中，构成阵列的各纳米结构包含有与纳米结构表面缔合的配体，例如硅倍半氧烷配体的涂层。在相关的一类实施方式中，构成阵列的纳米结构被SiO2或其它绝缘材料包封。
另一类通用实施方式提供了包含至少一个晶体管(例如MOSFET)的存储器，所述晶体管包含被纳米结构单层阵列所占据的栅区，栅区的面积为8100纳米2或更小。栅区面积任选为约小于或等于4225纳米2，约小于或等于2025纳米2，约小于或等于1225纳米2，约小于或等于625纳米2，甚至约小于或等于324纳米2。栅区的尺寸任选为约小于或等于65×65纳米，约小于或等于45×45纳米，约小于或等于35×35纳米，约小于或等于25×25纳米，或约小于或等于18×18纳米。
所述器件可包含基本上任何数量的这种晶体管。例如，存储器可包含大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个晶体管。
与上述实施方式相关的几乎所有特征都适用于这些实施方式。例如，构成单层阵列的纳米结构任选包含基本上呈球形的纳米结构或量子点，其功函约为4.5电子伏特或更高，所述纳米结构预形成(例如呈胶体状)和/或被SiO2或其他绝缘壳包封。类似地，单层阵列可包括有序阵列(例如六方密堆积的单层)或无序阵列。单层阵列(无论有序还是无序)的密度任选大于约1×1010个纳米结构/厘米2，大于约1×1011个纳米结构/厘米2，大于约1×1012个纳米结构/厘米2，或大于约1×1013个纳米结构/厘米2。
附图说明
图1中A-C示意性示出在经涂覆的第一层上形成纳米结构单层阵列的过程，其中涂覆了第一层的离散区域。
图2中A-D示意性示出在经涂覆的第一层上形成纳米结构单层阵列的过程，其中涂层组合物可光活化，第一层的离散区域被曝光，引发该组合物与纳米结构上的配体发生交联反应。
图3A所示为示例性的单硫醇基硅倍半氧烷配体，而图3B所示为示例性三硫醇基硅倍半氧烷配体。R可以是有机基团或氢原子。例如，R可以是烃基、烷基(例如环烷基，或碳原子数少于20甚至少于10的短链烷基)、芳基、烷基芳基、烯基或炔基。例如，在一些实施方式中，R是异丁基、甲基、己基或环戊基。在某些实施方式中，R是环己基。
图4示意性示出包含纳米结构单层阵列的快闪晶体管的制造过程，其中包括用光刻胶为单层形成图案。
图5中A-D示意性示出用本发明器件形成纳米结构单层阵列的过程。图5中A-C是该器件的侧视图。
图6中A-B示意性示出用来形成纳米结构阵列的器件的制造过程。所示为该器件的侧视图。
图7中A-C示意性示出本发明的示例性器件。图7A是器件的顶视图。图7B是图7A所示器件的截面图，并绘制了用该器件形成纳米结构单层阵列的过程。图7C是另一示例性器件的截面图。
这些图不一定是按比例绘制的。
具体实施方式
定义
除非另有限定，本说明书使用的所有技术和科学术语都具有本发明所属领域的普通技术人员通常所理解的含义。以下定义是对本领域相关定义的补充，它们仅适用于当前申请而不可推及任何相关或无关案例，例如推及任何共同享有的专利或申请。虽然类似于或等价于本说明书所介绍的任何方法和材料均可在实际操作中用来测试本发明，但本说明书所介绍的是优选的材料和方法。因此，本说明书所用术语只是为了描述特定的实施方式，而不是用于限制。
本说明书和附属权利要求所用的单数形式“一个”、“一种”和“该”等包括其复数指向，除非相关内容明确表明取单数词义。因此，例如，“一个纳米结构”包括两个或多个纳米结构的组合；等等。
本文所用术语“约”表示给定的量值可以在该值的+/-10％变化，或者任选在该值的+/-5％，或者在某些实施方式中，在所述量值的+/-1％变化。
本文所用术语“纳米结构”指具有至少一个区域或特征尺寸的结构，所述特征尺寸小于约500纳米，例如小于约200纳米，小于约100纳米，小于约50纳米，甚至小于约20纳米。所述的区域或特征尺寸通常是沿该结构最小轴的方向的区域或尺寸。这种结构的例子包括纳米线、纳米棒、纳米管、分支的纳米结构、纳米四脚结构、纳米三脚结构、纳米双脚结构、纳米晶体、纳米点、量子点、纳米粒子等。举例而言，纳米结构可以基本是晶态的、基本是单晶态的、多晶态的、无定形的或它们的组合。一个方面，纳米结构三个尺寸中的任何一个尺寸小于约500纳米，例如小于约200纳米，小于约100纳米，小于约50纳米，甚至小于约20纳米。
“长径比”是纳米结构第一轴的长度与纳米结构第二和第三轴的平均长度之比，其中第二和第三轴是长度彼此最接近的两个轴。例如，完美棒的长径比是其长轴的长度与垂直于(正交于)长轴的横截面的直径之比。
本文所用纳米结构的“直径”是指正交于纳米结构第一轴的横截面的直径，其中第一轴的长度与第二和第三轴的差异最大(第二和第三轴是长度彼此最接近的两个轴)。第一轴不一定是纳米结构最长的轴；例如，对于盘形纳米结构，横截面是正交于盘的纵向短轴的基本上呈圆形的横截面。如果横截面不是圆形的，直径是该横截面主副轴的平均值。对于伸长的或高长径比的纳米结构，如纳米线或纳米棒，通常在垂直于纳米线或纳米棒最长轴的横截面上测得直径。对于诸如量子点这样的球形纳米结构，直径是从球的一侧穿过中心到另一侧测得的。
当用来描述纳米结构时，术语“晶态”或“基本上呈晶态”是指这样一个实事，即纳米结构沿该结构的一个或多个尺寸通常表现出长程有序性。本领域的技术人员将能理解，术语“长程有序”要取决于具体纳米结构的绝对尺寸，因为单晶的有序性不可能超出该晶体的边界。在这种情况下，“长程有序”是指该纳米结构的至少大部分尺寸上是基本有序的。在某些情况下，纳米结构可能含有氧化物或其他涂层，或者可能由一个核和至少一个壳组成。在这种情况下，应当理解，氧化物、壳或其他涂层不需要表现出这种有序性(例如，它可以是无定形的、多晶态的，等等)。在这种情况下，词语“晶态”、“基本上呈晶态”、“基本上呈单晶态”或“单晶态”是指纳米结构中心核的情况(不包括涂层或壳)。本文所用术语“晶态”或“基本上呈晶态”意指还包含这样的结构，即可以包含各种缺陷、堆积缺点、原子取代等的结构，只要该结构基本上表现出长程有序性(例如纳米结构或其核的至少一个轴在至少约80％的长度上有序)。此外，应当理解，纳米结构的核与外侧之间，或核与相邻壳之间，或壳与第二相邻壳之间的界面可包含非晶态区域，甚至可以是无定形的。这不妨碍将纳米结构归入这里定义的晶态或基本上呈晶态。
当用来描述纳米结构时，术语“单晶态”表明该纳米结构基本上是晶态的，且基本上包含单晶。当用来描述包含一个核和一个或多个壳的纳米结构的异质结构时，“单晶态”是指其核基本上是晶态的，且基本上包含单晶。
“纳米晶体”是基本上呈单晶态的纳米结构。因此，纳米晶体具有至少一个区域或特征尺寸，其尺寸小于约500纳米，例如小于约200纳米，小于约100纳米，小于约50纳米，甚至小于约20纳米。术语“纳米晶体”意在包括基本上呈单晶态的纳米结构，这种结构可包含各种缺陷、堆积缺点、原子取代等，以及不包含这种缺陷、缺点或取代的基本上呈单晶态的纳米结构。对于包含一个核和一个或多个壳的纳米晶体的异质结构，纳米晶体的核通常基本上呈单晶态，但壳不必如此。一方面，纳米晶体三个尺寸中各尺寸小于约500纳米，例如小于约200纳米，小于约100纳米，小于约50纳米，甚至小于约20纳米。纳米晶体的例子包括但不限于基本上呈球形的纳米晶体、分支的纳米晶体，以及基本上呈单晶态的纳米线、纳米棒、纳米点、量子点、纳米四脚结构、纳米三脚结构、纳米双脚结构和分支的四脚结构(例如无机树枝状大分子)。
“基本上呈球形的纳米结构”是长径比约为0.8-1.2的纳米结构。例如，“基本上呈球形的纳米晶体”是长径比约为0.8-1.2的纳米晶体。
“纳米结构阵列”是指纳米结构的聚集体。该聚集体在空间上可以是有序的(“有序阵列”)或是无序的(“无序阵列”)。在纳米结构的“单层阵列”中，纳米结构聚集体包含单层。
本说明书还定义了其他许多术语，或通过其他方式描述了它们的特征。
发明详述
一个方面，本发明提供了形成纳米结构阵列，例如有序或无序的纳米结构单层阵列的方法。这些阵列任选形成在预定位置上且/或具有预定的尺寸。还提供了与这些方法相关的器件以及包含纳米结构阵列的器件。例如，一个方面，本发明提供了包含纳米结构的小型单层阵列的存储器。
在化学涂层上形成单层
可以在要形成纳米结构阵列的表面上涂覆化学组合物，例如对纳米结构的亲和力高于表面本身的组合物。例如，这种涂层能促进纳米结构附着到表面上，因而促进单层的形成。
因此，一类实施方式提供了形成纳米结构阵列的方法。所述方法中，提供第一层，并用含有纳米结构缔合基团的组合物进行涂覆，从而提供经涂覆的第一层。在经涂覆的第一层上沉积许多纳米结构，从而使纳米结构与纳米结构缔合基团相缔合。除去所有未与纳米结构缔合基团相缔合的纳米结构，而使纳米结构单层阵列保持与经涂覆的第一层缔合。
第一层可包含基本上任何所需材料，例如可根据所得纳米结构单层阵列的用途进行选择(例如导电材料、非导电材料、半导体材料等)。任选将第一层沉积在基材上。类似地，所述基材基本上可包含任何所需材料，例如可根据纳米结构阵列的目标用途选择。合适的基材包括但不限于：均质基材，例如固体材料晶片，如硅或其他半导体材料、玻璃、石英、聚合物等；大块刚性固体材料板，例如玻璃、石英、塑料(如聚碳酸酯、聚苯乙烯等)；弹性基材，如塑料卷材，如聚烯烃、聚酰胺等和其它材料；或者透明基材。可以采用这些特征材料的组合。基材任选包含构成最终所需器件一部分的其他组成元件或结构元件。这种元件的特定例子包括电路元件，如电接触器、其他电线或导电路径，包括纳米线或其他纳米级导电元件；光学和/或光电元件(例如激光器、LED等)；以及结构元件(例如微悬臂、坑、壁、柱等)。
例如，在将纳米结构单层阵列引入快闪晶体管或存储器的实施方式中，第一层包含介电材料，如氧化物[例如金属氧化物、氧化硅、氧化铪或氧化铝(Al2O3)，或这些氧化物的组合]、氮化物(例如Si3N4)、绝缘聚合物或另一种非导电材料。在这类实施方式中，第一层(在这些实施方式中用作隧道介电层)优选较薄(例如厚度约为1-10纳米，例如3-4纳米)，并将其置于包含半导体的基材上。该基材通常包含源区、漏区和位于源区与漏区之间且位于纳米结构单层阵列下面的沟道区。所述方法包括将控制介电层置于纳米结构单层阵列上面，将栅电极置于控制介电层上面，从而将纳米结构阵列引入晶体管。控制介电层包含介电材料，例如，氧化物(例如金属氧化物、SiO2或Al2O3，或者这些氧化物的组合)、绝缘聚合物或另一种非导电性材料。
所述方法可用来在同一表面上形成多个纳米结构阵列。因此，在一类实施方式中，用组合物涂覆第一层的两个或多个离散区域。每个区域占据第一层上的预定位置(例如，可对应于基材上要设置第一层的预定位置)。因此，当在第一层的涂覆区上沉积许多纳米结构并除去未与纳米结构缔合基团相缔合的纳米结构之后，两个或多个离散的纳米结构单层阵列保持与经涂覆的第一层相缔合。通过这种方法基本上可产生任何数量的纳米结构阵列。例如，可用组合物涂覆第一层上大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的离散区域，由此在第一层上的预定位置形成大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的离散单层纳米结构阵列。
所述区域基本上可以是任何所需尺寸。例如，每个区域(因此每个所得纳米结构单层阵列)的面积约为小于或等于104微米2、约小于或等于103微米2、约小于或等于102微米2、约小于或等于10微米2、约小于或等于1微米2、小于或等于约105纳米2、约小于或等于104纳米2，甚至约4225纳米2或以下、约2025纳米2或以下、约1225纳米2或以下、约625纳米2或以下、约324纳米2或以下。显然，如果需要，每个所得阵列均可引入晶体管或其他器件。
可用来涂覆第一层上离散区域的技术在本领域已有介绍。例如，可在第一层上涂覆光刻胶(例如光致抗蚀剂)，该光刻胶按所需图案进行曝光和显影，以露出第一层上的所需区域，然后在这些区域涂覆组合物。作为另一个例子，可用组合物涂覆第一层，然后涂覆光刻胶，再按所需图案的倒图案进行曝光和显影。除去未受光刻胶保护的组合物，再除去保留的光刻胶，将组合物留在所需区域。作为又一个例子，可简单地将组合物印刷在所需区域的第一层上。在另一类实施方式中，可先形成单层然后形成图案，例如采用在下面题为“用光刻胶为单层形成图案”的那一节描述的光刻胶。
如上所述，用来涂覆第一层的组合物包含纳米结构缔合基团(例如可通过共价或非共价方式与纳米结构表面和/或涂覆纳米结构表面的配体发生相互作用的化学基团)。本领域已知有大量合适的基团，它们均可用来实施本发明。示例性纳米结构缔合基团包括但不限于硫醇、胺、醇、膦酰基、羧基、冰片基(boronyl)、氟或其他非碳的杂原子、氧膦基、烷基、芳基等基团。
在一类实施方式中，所述组合物包含硅烷。例如，硅烷可以是有机硅烷，例如三氯硅烷、三甲氧基硅烷或三乙氧基硅烷。作为另一个例子，硅烷可包含具有化学式[X3Si-间隔基团-纳米结构缔合基团]的结构，其中X是Cl、OR、烷基、芳基、其他烃基、杂原子或这些基团的组合物，间隔基团是烷基、芳基和/或杂原子组合。硅烷可与氧化硅第一层表面上的游离羟基反应，例如在第一层上形成单层涂层。
一个方面，纳米结构缔合基团与纳米结构表面发生相互作用。在一类示例性实施方式中，纳米结构缔合基团包括硫醇基团。因此，经涂覆的第一层包含例如包含硫醇化合物的自聚集的单层。例如，所述组合物可包含巯基烷基三氯硅烷、巯基烷基三甲氧基硅烷或巯基烷基三乙氧基硅烷，例如，其中的烷基包含3-18个碳原子(例如12-巯基十二烷基三甲氧基硅烷)。所述组合物任选包含两种或多种化合物的混合物。例如，所述组合物可包含长链巯基硅烷(例如巯基烷基三氯硅烷、巯基烷基三甲氧基硅烷或巯基烷基三乙氧基硅烷，其中的烷基包含8-18个碳原子)和短链巯基硅烷(例如巯基烷基三氯硅烷、巯基烷基三甲氧基硅烷或巯基烷基三乙氧基硅烷，其中的烷基包含8个或更少的碳原子)，其中长链巯基硅烷中的烷基至少比短链巯基硅烷中的烷基多含一个碳原子。此例中，可改变长链和短链巯基硅烷之比，以调节提供给纳米结构的表面。例如，长链巯基硅烷与短链巯基硅烷之摩尔比约为1∶10-1∶10000(例如摩尔比约为1∶100或1∶1000)。作为另一个例子，所述组合物可包含长链巯基硅烷和短链巯基硅烷的混合物，而无须包含纳米结构的缔合基团(例如烷基三氯硅烷、烷基三甲氧基硅烷或烷基三乙氧基硅烷，其中的烷基包含8个或更少的碳原子)。
纳米结构任选与表面活性剂或其他表面配体相缔合。在一类实施方式中，纳米结构各自包含具有与纳米结构表面缔合的配体的涂层，所述配体例如硅倍半氧烷配体，如Whiteford等于2004年11月30日提交的题为“POST-DEPOSITION ENCAPSULATION OF NANOSTRUCTURES：COMPOSITIONS，DEVICES AND SYSTEMS INCORPORATING SAME”的美国专利申请60/632570所述的那些，或者如图3所示的那些。配体任选控制阵列中相邻纳米结构之间的间距。纳米结构缔合基团可以置换配体和/或插在相邻配体分子之间，以到达纳米结构的表面。
一个示例性实施方式示意性示于图1。此例中，第一层103(例如SiO2层)位于基材120上(例如硅基材)。图中所示第一层连续分布在基材上，但是显然，第一层也可任选位于基材上的多个离散区域。用含有纳米结构缔合基团105(例如硫醇基团)的组合物104(例如长链和短链巯基硅烷的混合物)涂覆第一层，在离散区域119中形成经涂覆的第一层102。将涂覆有配体111(例如硅倍半氧烷配体)的许多纳米结构110(例如Pd量子点)沉积在经过覆的第一层上，例如通过旋涂法涂覆(图1A)。纳米结构与插在涂覆纳米结构的配体之间的纳米结构缔合基团相缔合，在第一层上形成略超过单层的层(图1B)。除去(例如用溶剂洗涤)未与纳米结构缔合基团相缔合的纳米结构，留下与经涂覆的第一层缔合的纳米结构的单层阵列109(图1C)。
代以(或另外)置换或插入纳米结构上的配体，以与纳米结构表面相互作用，纳米结构缔合基团与配体作用。因此，一个方面，纳米结构各自包含具有与纳米结构表面缔合的配体的涂层，纳米结构缔合基团与配体相互作用。在一些实施方式中，配体包括硅倍半氧烷。示例性配体包含但不限于美国专利申请60/632570(同上)所述的那些，或者如图3所示的那些。
配体与纳米结构缔合基团之间的相互作用可以是共价性的或非共价性的。因此，在一类实施方式中，该相互作用是非共价性的。例如，所述组合物可包含3-氨基丙基三乙氧基硅烷(APTES)、十二烷基三氯硅烷、十八烷基三氯硅烷、十二烷基三乙氧基硅烷、十八烷基三乙氧基硅烷或任何类似的化合物。如上所述，硅烷例如可与SiO2第一层表面上的游离羟基相结合。十二烷基和十八烷基提供了疏水性表面，例如与纳米结构上的疏水性配体相互作用，而APTES提供了极性表面，例如用来与配体相互作用，所述配体与APTES的氨基形成氢键。
在另一类实施方式中，纳米结构缔合基团与配体形成共价键。该组合物任选是可光活化的，这样配体与纳米结构缔合基团之间的共价键只有在曝光后才形成。在这种实施方式中，所述方法包括将经涂覆的第一层上的一个或多个离散区域曝光，所述各区域占据经涂覆的第一层上的预定位置。
通过这种方法基本上可产生任何数量的纳米结构阵列。例如，经涂覆的第一层上有大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个离散区域进行曝光，由此在第一层上的预定位置(并因此在施加了第一层的任何基材上的预定位置)形成同样数目的离散单层纳米结构单层阵列。类似地，每个区域基本上可具有任何所需尺寸。例如，各区域(因此是各所得纳米结构单层阵列)的面积可约小于或等于104微米2、小于或等于约103微米2、约小于或等于102微米2、约小于或等于10微米2、约小于或等于1微米2、约小于或等于105纳米2、约小于或等于104纳米2，甚至约小于或等于4225纳米2、约小于或等于2025纳米2、约小于或等于1225纳米2、约小于或等于625纳米2、约小于或等于324纳米2。显然，如果需要，所得阵列各自可以引入晶体管或其他器件。因此，用可光活化组合物能够提供方便地形成图案的方法，从而产生所需数量、尺寸和/或形状的单层纳米结构阵列。
本领域已知大量的可光活化化合物，它们均可用于实施本发明。例如，该组合物可包含苯基叠氮基，所述基团被光照活化时可与例如硅倍半氧烷配体形成共价键，其中硅倍半氧烷配体包含与纳米结构表面相缔合的涂层。示例性可光活化组合物包括但不限于含有芳基叠氮基(例如苯基叠氮基、羟苯基叠氮基或硝基苯基叠氮基)、补骨脂素或二烯。
可以一步或分多步施涂所述组合物来形成涂层。例如，在某些实施方式中，用组合物涂覆第一层的步骤涉及先用第一化合物涂覆第一层，然后用第二化合物涂覆第一层，其中第二化合物与第一化合物发生相互作用，且包含纳米结构缔合基团。例如，第一层(例如SiO2第一层)可先用作为第一化合物的3-氨基丙基三乙氧基硅烷(APTES)涂覆，然后用作为第二化合物的N-5-叠氮基-2-硝基苯甲酰氧基琥珀酰亚胺(ANB-NOS)涂覆。(ANB-NOS有一个胺活性的N-羟基琥珀酰亚胺酯基，该基团与APTES氨基反应；还有一个硝基苯基叠氮基，该基团可以光解，例如在320-350纳米光下。)
一个示例性实施方式示意性示于图2。此例中，第一层203(例如SiO2层)位于基材220上(例如硅基材)。用组合物204(例如APTES和ANB-NOS)涂覆第一层，形成经涂覆的第一层202(图2A)，其中的组合物204包含可光活化的纳米结构缔合基团205(例如苯基叠氮基)。将涂覆有配体211(例如硅倍半氧烷配体)的许多纳米结构210(例如Pd量子点)沉积在经涂覆的第一层上，例如通过旋涂，形成稍稍超出一个单层的纳米结构(图2B)。经涂覆的第一层上的离散区域219进行曝光230，同时用掩模231保护经涂覆的第一层其余部分，防止这些部分曝光(图3C)。除去(例如，用溶剂如己烷洗涤)未与纳米结构缔合基团形成共价连接的纳米结构，留下与经涂覆的第一层相缔合的纳米结构单层阵列209(图2D)。
在一类实施方式中，将纳米结构分散在至少一种溶剂中形成溶液，将该溶液沉积在经涂覆的第一层上，从而将许多纳米结构沉积在经涂覆的第一层上。纳米结构溶液可用任何方便的技术进行沉积，例如旋涂、浸涂、浸泡、喷涂或类似技术。溶剂可以但并不是必须从沉积的纳米结构中部分或完全除去，例如通过蒸发。未与纳米结构缔合基团相缔合的任何纳米结构可以通过例如用至少一种溶剂洗涤而方便地除去。
一个方面，通过所述方法形成的纳米结构单层阵列(或多个阵列中的每个阵列)包括有序阵列，例如包含基本上呈球形的纳米晶体的六方密堆积的单层阵列，或者包含立方纳米晶体的四方阵列。然而，许多应用并不要求有序阵列。例如，对用于存储器的阵列，只要纳米结构能达到足够的密度，它们就不必是有序的阵列。因此，另一个方面，纳米结构单层阵列包括无序阵列。
在一类实施方式中，所述阵列(或者通过所述方法产生的多个阵列中的每个阵列)具有高密度的纳米结构。例如，纳米结构单层阵列的密度任选大于约1×1010个纳米结构/厘米2，大于约1×1011个纳米结构/厘米2，大于约1×1012个纳米结构/厘米2，甚至大于约1×1013个纳米结构/厘米2。
在一类实施方式中，纳米结构包含大致呈球形的纳米结构或量子点。纳米结构基本上可包含任何所需的材料，例如，可以根据所得纳米结构单层阵列的用途进行选择。例如，纳米结构可包含导电材料、非导电材料、半导体材料和/或类似材料。一个方面，纳米结构的功函约为4.5电子伏特或更高。例如，这种纳米结构可用于制造存储器，此时若纳米结构的功函不够高，存储在纳米结构中的电子就有可能穿过隧道介电层返回，导致存储对象丢失。因此，纳米结构(例如基本上呈球形的纳米结构或量子点)任选包含诸如钯(Pd)、铱(Ir)、镍(Ni)、铂(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、碲(Te)、铁铂合金(FePt)等材料。纳米结构将在下面题为“纳米结构”的部分更详细地描述。
采用本发明方法制造或可用于实施本发明的器件也是本发明的一个特征。因此，另一类通用实施方式提供了包含经涂覆的第一层和位于经涂覆的第一层上的纳米结构单层阵列的器件。经涂覆的第一层包含涂有一种组合物的第一层，该组合物包含纳米结构的缔合基团，并且纳米结构与纳米结构缔合基团相缔合。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、基材、用来涂覆第一层的组合物、纳米结构缔合基团和纳米结构。值得指出，纳米结构单层阵列可包含有序阵列或无序阵列，并且经涂覆的第一层任选包含两个或多个离散的区域，每个区域占据预定的位置(所以该器件任选包含两个或多个位于经涂覆的第一层上的纳米结构单层阵列)。还值得指出，该器件任选包含快闪晶体管(浮动栅存储器MOSFET)或存储器。因此，在某些实施方式中，第一层包含介电材料，如氧化物[例如，金属氧化物、氧化硅、氧化铪或氧化铝(Al2O3)]、氮化物、绝缘聚合物或另一种非导电性材料。在这一类实施方式中，第一层(用作隧道介电层)优选为较薄(例如，其厚度约为1-10纳米，例如3-4纳米)，且位于包含半导体的基材上(例如Si基材)。所述基材通常包含源区、漏区和位于源区与漏区之间且位于纳米结构单层阵列下面的沟道区。控制介电层位于纳米结构单层阵列之上，栅电极位于控制介电层之上。控制介电层包含介电材料、绝缘聚合物或另一种非导电性材料，所述的介电材料例如是氧化物(例如金属氧化物、SiO2或Al2O3)。例如，栅电极可包含多晶硅、金属硅化物(例如硅化镍或硅化钨)、钌、氧化钌或Cr/Au。类似地，源电极和漏电极任选包含金属硅化物(例如硅化镍或硅化钨)或任何阻挡金属(barrier metal)或金属氮化物如TiN，并与诸如铜或铝这样的其他金属相连。
示例性实施方式示意性示于图1C。此例中，器件101包含经涂覆的第一层102和位于离散区域119的经涂覆第一层102上的纳米结构110的单层阵列109。经涂覆的第一层102包含涂有组合物104的第一层103，该组合物包含纳米结构缔合基团105。第一层位于基材120上。
一个相关示例性实施方式示意性示于图2D。此例中，器件201包含经涂覆的第一层202和位于离散区域219的经涂覆第一层上的纳米结构210的单层阵列209。经涂覆的第一层202包含涂有组合物204的第一层203，该组合物包含纳米结构缔合基团205。第一层位于基材220上。在此实施方式中，纳米结构缔合基团205通过共价键与纳米结构上的配体211结合。
用光刻胶对单层形成图案
上述方法允许事先确定所得单层纳米结构阵列的尺寸、形状和/或位置。用光刻胶，例如光致抗蚀剂，也可以促进这种对单层阵列形成图案。
一类通用实施方式提供了对纳米结构单层形成图案的方法。在这些方法中，提供位于第一层上的单层纳米结构。将光刻胶施加在单层纳米结构上，形成光刻胶层，并使光刻胶层上的预定图案进行曝光(例如暴露于光、电子束、X射线等)，在光刻胶层的至少第一区域提供经曝光的光刻胶，并在光刻胶层的至少第二区域提供未经曝光的光刻胶。如果采用正性光刻胶，则除去经曝光的光刻胶和它下面的纳米结构，然后除去第一层上未经曝光的光刻胶，但不从第一层除去未曝光的光刻胶下面的纳米结构。如果换用负性光刻胶，则除去未曝光的光刻胶和它下面的纳米结构，然后除去经曝光的光刻胶，但不除去它下面的纳米结构。无论用正性光刻胶还是负性光刻胶，由第一区域确定的至少一个纳米结构单层阵列保留在第一层上。显然，如果用正性光刻胶，则阵列的位置对应于第二区域(即第一区域的倒相区域)；而如果采用负性光刻胶，则阵列的位置对应于第一区域。因此，纳米结构单层阵列的边界由第一区域的边界决定。
单层纳米结构可采用任何方便的技术制造。例如，可用纳米结构溶液旋涂第一层，然后通过(例如)洗涤除去任何未与第一层接触的纳米结构。也可通过(例如)浸泡或浸涂第一层，或者利用可商购的Langmuir-Blodgett设备形成单层。
第一层可以但并非必须包含一个具有如上所述纳米结构缔合基团的涂层，用来例如提高纳米结构与第一层的附着力。类似地，纳米结构任选包含如上所述的那些配体。
光刻胶可以直接施用(例如通过旋涂或本领域已知的其他技术)在单层纳米结构上。或者，可在光刻胶与单层之间施用一个或多个另外的层。例如，在一类实施方式中，可在单层纳米结构上施用介电层，然后在介电层上施用光刻胶。
采用上述方法基本上可产生任何数量的单层阵列。例如，当采用正性光刻胶时，可在光刻胶层的大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的第二离散区域提供未曝光的光刻胶，从而有大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的离散纳米结构单层阵列保留在第一层上。类似地，当采用负性光刻胶时，可在光刻胶层的大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的第一离散区域上提供经曝光的光刻胶，从而在第一层上保留相同数量的离散纳米结构单层阵列。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、第一层在基材上的沉积、基材的组成、将阵列引入晶体管、纳米结构的形状和组成、阵列的尺寸和密度等。值得指出，单层阵列(或多个阵列的每一个单层阵列)可包括有序阵列或无序阵列。
另一个示例性实施方式示意性示于图4。此例子中，第一层420(例如3-4纳米厚的SiO2或其他氧化物、氮化物或其他非导电性材料层)位于基材421上(例如Si基材或其他半导体基材)。在步骤401中，将纳米结构的单层422(例如Pd量子点)放置在第一层上。在步骤402中，将控制介电层423(例如氧化物，如SiO2或Al2O3，绝缘聚合物或其他非导电性材料)放置在该单层上。(例如，可通过原子层沉积放置Al2O3层，或者通过化学气相沉积施用SiO2层。)在步骤403，控制介电层上涂覆正性光刻胶，在步骤404进行掩蔽和曝光，并在步骤405进行显影，除去经曝光的光刻胶。在步骤406至408中，通过离子植入(步骤406)、剥离未曝光的光刻胶(步骤407)和活化(步骤408)，在基材421上形成源区430和漏区431，它们被沟道区437所分隔。在步骤409中用正性光刻胶[例如聚甲基丙烯酸甲酯(PMMA)]再次涂覆控制介电层，形成光刻胶层432。在照相平版印刷步骤410中，第一区域433中的光刻胶(例如通过电子束或远UV)进行曝光，同时在第二区域434中的光刻胶被掩模435保护，使之免于曝光。在步骤411除去经曝光的光刻胶(例如用有机溶剂进行显影)，然后在步骤412中除去(例如通过浸渍在氢氟酸中)部分控制介电层和第一层以及位于第一区域433中曝光的光刻胶下面的纳米结构，留下纳米结构的单层阵列445。阵列445的边界对应于第二区域434的边界，因而由第一区域433的边界所决定。在步骤413中，施用金属层以形成源电极440和漏电极441。在步骤414中，除去未曝光的光刻胶，但不打乱控制介电层或其下面的纳米结构(例如，使未曝光的光刻胶接触至少一种溶剂例如丙酮接触)。然后，在步骤415中，将栅电极442[例如Cr/Au或另一种合适的材料，包括但不限于多晶硅、金属硅化物(例如硅化镍或硅化钨)、钌或氧化钌]放置在控制介电层上，制得晶体管450。
另一类通用实施方式还提供了对纳米结构单层形成图案的方法。所述方法中，提供了其上含有光刻胶层的第一层。允许光刻胶保留在光刻胶层的至少第一区域，而从光刻胶层的至少第二区域除去光刻胶。在光刻胶层和第一层上施用许多纳米结构；纳米结构在第一区域与光刻胶接触，而在第二区域与第一层接触。从第一区域除去光刻胶及其下面的纳米结构，从第二区域除去所有未与第一层接触的纳米结构，将至少一个纳米结构单层阵列保留在第一层上。显然，阵列的位置、尺寸、形状等对应于第二区域的位置、尺寸、形状等，形成的阵列数量等于第二区域的数量。
光刻胶可采用本领域已知的平板印刷技术进行施用、曝光和除去。从第一区域除去光刻胶及其下面的纳米结构以及除去所有未与第一层接触的纳米结构(例如在第二区域)任选同时进行，例如通过用至少第一溶剂洗涤进行。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、第一层的涂覆、第一层在基材上的施加、基材的组成、将阵列引入晶体管、纳米结构的形状和组成、纳米结构配体、阵列的尺寸和密度等。值得指出，单层阵列(或多个阵列的每一个单层阵列)可包括有序阵列或无序阵列。
如上所述，采用本发明方法制造或可用于实施本发明的器件也是本发明的一个特征。因此，另一类通用实施方式提供了包含第一层、位于第一层上的纳米结构单层阵列和位于第一层上的光刻胶的器件。在另一类实施方式中，光刻胶包含位于纳米结构单层阵列上的光刻胶层。例如，参见图4中的器件460。在另一类实施方式中，光刻胶占据第一层的第一区域，纳米结构单层阵列占据第一层与第一区域相连的第二区域。
与上述方法相关的几乎所有特征都适用于这些实施方式；例如，关于第一层的组成、第一层的涂覆、第一层在基材上的施加、基材的组成、将阵列引入晶体管、纳米结构的形状和组成、纳米结构配体、阵列的尺寸和密度等。值得指出，单层阵列(或多个阵列的每一个单层阵列)可包括有序阵列或无序阵列。
形成单层的器件
本发明一个方面提供了器件和用所述器件形成纳米结构阵列的方法。因此，一类通用实施方式提供了包含第一层、第二层、第一层与第二层之间的空穴、一个或多个间隔结构和至少一个孔的器件。一个或多个间隔结构位于第一和第二层之间，使第一和第二之间保持一定距离。所述至少一个孔将空穴与外部气氛连通。所述空穴被许多纳米结构占据。
如下面将要详细描述的，该器件可用来形成纳米结构阵列。简言之，将包含纳米结构的溶液导入空穴，将溶剂从空穴蒸发。随着溶剂的蒸发，纳米结构聚集在第一层上成为阵列。可以控制蒸发速度为较慢，以便纳米结构聚集成有序阵列。
因此，在一类实施方式中，纳米结构分散在至少一种溶剂中，而在其他实施方式中，纳米结构基本上没有溶剂。纳米结构任选构成位于第一层上的阵列。该阵列可包括无序阵列，但在某些实施方式中，所述阵列包括有序阵列。阵列优选包含一个单层，例如有序的单层，如六方密堆积单层，但任选包含一个以上的单层。
第一和第二层通常基本上是平的，并且基本上相互平行。适用于第一层的材料包括但不限于上面描述的那些；例如，介电材料，如氧化物(例如氧化硅、氧化铪和氧化铝)或氮化物。第一层任选包含一个含有一定组合物的涂层，该组合物包含纳米结构缔合基团。示例性的涂层组合物和纳米结构缔合基团在上面已经描述。
第一层可位于基材上。示例性基材在上面也已经描述；例如，如果将所得纳米结构阵列装入晶体管或类似器件，可以采用半导体基材。显然，可在单片基材上放置多个器件，用来在基材上的预定位置同时产生几乎任何所需数量和/或尺寸的纳米结构阵列(例如，大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的阵列)。
第二层和/或间隔结构可基本上包含任何合适的材料。例如，第二层和/或间隔结构可包含金属或介电材料(例如铝、镍、铬、钼、ITO、氮化物或氧化物)。
第一和第二层之间的距离大于纳米结构的平均直径。虽然为了促进单层纳米结构的形成，所述距离可约为纳米结构平均直径的2倍或以上，但在某些实施方式中，第一和第二层之间的距离小于纳米结构平均直径的约2倍。例如，对于平均直径约为3-5纳米的量子点，所述距离小于约6-10纳米。
该器件基本上可具有任何所需的尺寸和/或形状。在一类实施方式中，第一层具有四个边缘。由两个间隔结构将第一层和第二层隔开，间隔结构沿第一层的两个相对边缘排列。沿第一层其余两个相对边缘排列的两个孔将空穴与外部环境连通，例如允许溶剂在蒸发时可以逸出。显然，也可采用许多其他的构形。现仅另举一例，所述单层可具有四个边缘和四个角，每个角上有一个间隔结构，且沿每个边缘有一个孔，或者该器件也可以是圆形、不规则形状等。
通过在空穴上施加电场，可促进纳米结构阵列的形成[例如，可参见Zhang和Liu(2004)“In situ observation of colloidal monolayer nucleation driven by analternating electric field”Nature 429：739-743]。因此，在一类实施方式中，第一层包含第一导电材料或位于第一导电材料上，第二层包含第二导电材料或位于第二导电材料上。导电材料包括但不限于金属、半导体、ITO等。注意，空穴的任意一面或两个面上存在绝缘层(例如第一介电层)并不排除这种电场的应用。
纳米结构可包含例如短纳米棒、基本呈球形的纳米结构或量子点，并且可基本包含任何所需材料。纳米结构将在下面题为“纳米结构”的部分更详细地描述。
一个示例性实施方式示意性示于图5A-C。此例中，器件501包含第一层502、第二层503、位于第一和第二层之间的空穴504、两个间隔结构505。间隔结构位于第一和第二层之间，使两层之间保持距离506。两个孔510将空穴504与外部环境513连通。空穴被许多纳米结构511作占据。在图5的A和B中，纳米结构分散在溶剂512中，而在图5C中，它们包含位于第一层上的阵列515。
如上所述，采用本发明器件的方法构成本发明的另一个特征。因此，一类通用实施方式提供了形成纳米结构阵列的方法。这些方法中，提供包含第一层、第二层、位于第一和第二层之间的空穴的器件。将纳米结构分散在至少一种溶剂中形成溶液，将所得溶液导入空穴。至少部分溶剂从空穴蒸发掉，由此在第一层上纳米结构聚集成阵列。
一个示例性方法示意性示于图5，其中图5中的A图显示了包含分散在溶剂中的纳米结构的空穴。随着溶剂的蒸发，纳米结构吸附到一起(图5中的B图)，在第一层上聚集成阵列(图5中C图)。除去第二层(图5中D图)；此例中，还要除去间隔结构，留下位于第一层上的纳米结构阵列。
任选将该阵列引入器件，例如存储器中；例如，纳米结构阵列可包括快闪晶体管的栅区。显然，所述方法可用来在预定位置同时形成几乎任何数量的纳米结构阵列(例如大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个)。
与上述器件相关的几乎所有特征都适用于这些方法；例如，关于器件的构型；第一层和/或间隔结构的组成；纳米结构的类型；所得阵列的构型；和/或类似方面。
所述器件可采用(例如)常规平板印刷技术、MEMS和/或集成电路技术制造。一个方面，提供器件的步骤包括在第一层上施用第三层，在第三层上施用第二层，除去至少一部分的第三层，从而在第一和第二层之间形成空穴。可通过(例如)用蚀刻剂，例如各向异性蚀刻剂除去第三层或其一部分。例如，第三层可包含多晶硅、无定形硅、钼或钛，蚀刻剂可包括XeF2。
显然，所除去的第三层的厚度决定了在第一和第二层之间形成的空穴的高度。因此，第三层的厚度大于纳米结构的平均直径。虽然为了促进单层纳米结构的形成，第三层的厚度可约为纳米结构平均直径的约2倍或以上，但在某些实施方式中，第三层的厚度小于纳米结构平均直径的约2倍。
通常可用一个或多个间隔结构将第一和第二层分开，当除去第三层时，间隔结构可维持第一和第二层之间的距离。如上所述，所得器件可基本上具有任何尺寸和/或形状，因而第一、第二和第三层以及间隔结构可具有许多构形。例如，在一类实施方式中，第一层具有四个边缘。两个间隔结构将第一和第二层隔开，间隔结构沿第一层的两个相对边缘排列。因此，所得器件具有两个沿其余两个相对边缘排列的孔。或者，所述器件可具有更多或更少的间隔结构，间隔结构可位于角上而不是边缘上，可以是圆形或不规则形状，等等。
用来提供器件的一个示例性方法示意性示于图6中A图。此例中，提供较厚的层610，该层所含的材料(例如)与位于基材611(例如Si或其他半导体基材)上的所需第一层(例如SiO2或另一种介电材料)相同。在步骤601中，对层610进行掩蔽并对其蚀刻成条状。在步骤602中，施用一薄层材料，形成第一层612。在步骤603中，在第一层612上施用第三层613(例如可通过化学气相沉积法施用多晶硅的第三层)。在步骤604中，在第三层613上施用第二层614(例如可在第三层上蒸镀第二金属薄层)。厚层610剩余的部分包含间隔结构615。在步骤605中，蚀刻掉第三层，在器件620中留下空穴616。此例中，可在同一基材上同时制造两个器件。
用来提供器件的另一个示例性方法示意性示于图6中B图。此例中，在基材661上提供了薄层660。在步骤651中，在第一层660上施用第三层662。在步骤652中，第三层662被掩蔽并将其蚀刻成条状。在步骤653中，沉积金属，形成第二层665和间隔结构666。任选掩蔽该器件，蚀刻成条状，所得条纹垂直于原先所形成的条纹，由此提供自由边缘，以便蚀刻剂从相对两侧到达第三层。在步骤654中，蚀刻除去第三层，在器件671中留下空穴670。同样，此例在同一基材上同时制造了两个器件。
第一层任选包含一个涂层，该涂层包含具有纳米结构缔合基团的组合物。因此，该方法任选包括用具有纳米结构缔合基团的组合物涂覆第一层，然后在第一层上施加第三层。示例性涂层组合物和纳米结构缔合基团在上面已经描述。
通过例如毛细管作用可方便地将纳米结构导入空穴。在一类实施方式中，将器件浸在过量的纳米结构溶液中，通过毛细作用将溶液吸入空穴，由此将纳米结构溶液导入空穴，然后将器件从过量的溶液中取出。
蒸发部分或几乎全部溶剂。控制溶剂的蒸发速率，例如用来控制阵列的形成。例如，缓慢蒸发溶剂可逐步提高纳米结构的浓度，这有利于形成有序纳米结构阵列，例如有序的单层，如六方密堆积的单层。
蒸发溶剂的过程可使纳米结构产生横向运动，这有助于形成有序阵列。例如，在将溶液导入空穴之后(例如在蒸发溶剂之前或与之同时)，沿空穴施加AC电压可激发纳米结构产生额外的运动。见Zhang和Liu(同上)，他们的研究表明AC电压可在溶液中产生涡流，引起纳米结构的横向运动，从而有助于有序阵列的形成(例如六方密堆积单层)。
当蒸发和阵列的形成进行到所需程度时，除去第二层。还可任选(例如)通过洗涤除去任何无关的纳米结构(例如任何超出一个单层的纳米结构)和/或任何残留的溶剂。例如，可以蚀刻掉第二层，或蚀刻掉间隔结构，并例如通过溶剂洗涤掀除第二层，而纳米结构阵列不受影响。类似地，可在第二层下面的间隔结构上或者第一层上的间隔结构下面施加光刻胶层，以促进通过浸入在合适的溶剂中而掀除第二层。
另一类通用实施方式提供了包含固体载体的器件，所述载体在其表面包含至少一个垂直的不连续部分。所述不连续部分包含表面上的突起或凹陷。突起或凹陷处于固体载体上的预定位置。该器件还包含位于突起上或凹陷中的许多纳米结构。
如下面将要更详细讨论的，该器件可用来形成纳米结构阵列。简言之，将纳米结构溶液沉积在固体载体上，然后蒸发溶剂。随着溶剂的蒸发，纳米结构在突起上或凹陷中聚集成阵列。蒸发速度可以控制得较慢，以便纳米结构聚集成有序阵列。
因此，在一类实施方式中，将纳米结构分散在至少一种溶剂中，而在其他实施方式中，纳米结构基本上没有溶剂。纳米结构任选包含位于突起上或凹陷中的阵列。所述阵列可包括无序阵列，但在某些实施方式中，阵列包括有序阵列。阵列优选包含单层，例如有序的单层，如六方密堆积单层，但也任选包含多个单层。
在一类优选实施方式中，固体载体包含第一层。固体载体还任选包含用来施加第一层的基材。在一类实施方式中，第一层包含具有纳米结构缔合基团的组合物的涂层。适用于第一层和基材的示例性材料，以及示例性涂层组合物和纳米结构缔合基团，在上面已经描述。与上述实施方式相关的几乎所有特征都适用于这些实施方式；例如，关于纳米结构的类型(例如短纳米棒、基本上呈球形的纳米结构、量子点等)。
显然，单个固体载体上可包含多个器件，用来在固体载体上的预定位置同时产生几乎任何所需数量和/或尺寸的纳米结构阵列(例如包含该载体的基材上形成如大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个的阵列)。
示例性实施方式示意性示于图7A-C。在一个例子中，器件701包含固体载体702，所述载体包含第一层708和基材709。固体载体702的表面703包含许多垂直的不连续部分704，所述不连续部分包含表面上的突起705(图7中A和B图)。图7中B图还示出了许多纳米结构710，它们分散在溶剂711中或在阵列713中，位于突起705上。在第二个例子中，器件751(图7中C图)包含固体载体752，所述载体包含第一层758和基材759。固体载体752的表面753包含许多垂直的不连续部分754，所述不连续部分包含表面上的凹陷755。
所述器件可采用例如常规平版印刷技术、MEMS和/或集成电路技术制造，例如通过掩蔽和蚀刻第一层。
如上所述，采用本发明器件的方法构成本发明的另一特征。因此，一类通用实施方式提供了形成纳米结构阵列的方法。这些方法中，提供在其表面包含至少一个垂直不连续部分的固体载体。该不连续部分包含表面上的突起或凹陷，突起或凹陷处于固体载体上的预定位置。将纳米结构分散在至少一种溶剂中形成溶液，将所得溶液沉积在固体载体上。蒸发至少部分溶剂，从而纳米结构在突起上或凹陷中聚集成阵列。
一个示例性方法示意性示于图7中B图。在步骤721中，将纳米结构710分散溶剂711中形成溶液，将该溶液沉积在固体载体702上，所述载体包含表面703上的突起705。随着溶剂的蒸发，纳米结构的浓度提高。溶剂最终在某些区域干掉，附着在突起部分，而突起之间的区域脱湿。此时溶剂的分离开的液滴内部的对流使纳米结构产生横向运动，促进它们的自聚集。最后，随着蒸发的进行，溶剂表面张力使得溶剂液滴保留在突起的顶部(步骤722)。基本上所有的溶剂都被蒸发掉，或者在纳米结构的自聚集达到所需阶段时，可停止蒸发。除去任何残留的溶剂，以及任选除去超出单层的任何纳米结构和/或残留在突起之间的任何纳米结构，可以在突起上留下纳米结构阵列713(步骤723)。
任选将该阵列加入到器件，例如存储器中；例如，纳米结构阵列可包含快闪晶体管的栅区。显然，所述方法可用来在预定位置同时形成几乎任何数量的纳米结构阵列，例如大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012个阵列。
与上述器件相关的几乎所有特征都适用于这些方法；例如，关于器件的构型、纳米结构的类型、所得阵列的类型和/或类似方面。
在一类优选实施方式中，固体载体包含第一层。固体载体还任选包含在其上施加第一层的基材。第一层任选包含涂层，该涂层包含具有纳米结构缔合基团的组合物。因此，这些方法任选包含用具有纳米结构缔合基团的组合物涂覆第一层，然后将溶液沉积在第一层上。用于第一层和基材的示例性材料，以及示例性涂层组合物和纳米结构缔合基团在上面已经描述。
可采用任何技术将包含纳米结构的溶液沉积在固体载体上，所述技术包括例如，将溶液旋涂在固体载体上，将溶液浸涂在固体载体上，将固体载体浸入在过量溶液中，或者用溶液喷涂固体载体。
蒸发部分或几乎所有溶剂。可以控制溶剂的蒸发速率，例如用来控制阵列的形成。例如，缓慢蒸发溶剂可逐步提高纳米结构的浓度，这有利于形成有序纳米结构阵列，例如有序的单层，如六方密堆积单层。
包含纳米结构阵列的器件
上述方法和器件可用来在预定位置产生纳米结构阵列，这些阵列可引入各种器件，如存储器、LED等。因此，本发明一个方面提供了包含纳米结构阵列的器件，包括处于预定位置和/或具有预定尺寸的阵列。
一类通用实施方式提供了包含基材和位于基材上的两个或多个纳米结构阵列的器件。各纳米结构阵列位于基材上的预定位置。如上所述，所述器件任选采用本发明方法制造；示例性器件示意性示于图1(器件101)和图2(器件201)。
所述基材基本上可包含任何所需材料，可根据例如纳米结构阵列的目标用途选择。合适的基材包括但不限于：半导体；均质基材，例如固体材料晶片，如硅或其他半导体材料、玻璃、石英、聚合物等；大块刚性固体材料板，例如玻璃、石英、塑料(如聚碳酸酯、聚苯乙烯等)；弹性基材，如塑料卷材，如聚烯烃、聚酰胺等；或者透明基材。可以采用这些特征材料的组合。基材任选包含构成最终所需器件一部分的其他组成元件或结构元件。这种元件的特定例子包括电路元件，如电接触器、其他电线或导电路径，包括纳米线或其他纳米级导电元件；光学和/或光电元件(例如激光器、LED等)；以及结构元件(例如微悬臂、坑、壁、柱等)。
纳米结构可以但并非必须与基材存在物理接触。因此，在一类实施方式中，第一层位于纳米结构阵列与基材之间。用于第一层的示例性材料在上面已经描述。第一层任选包含涂层，该涂层包含具有纳米结构缔合基团的组合物；示例性组合物和纳米结构缔合基团同样在上面已经描述。
在一类实施方式中，第一层包含介电材料，其厚度约为1-10纳米，例如3-4纳米。在要将纳米结构阵列引入(例如)快闪晶体管或存储器的实施方案中，第一层可用作隧道介电层。因此，在一些实施方式中，对各纳米结构单层阵列，基材通常包含源区、漏区和位于源区与漏区之间且位于纳米结构单层阵列下面的沟道区；控制介电层位于各纳米结构单层阵列之上；栅电极位于各控制介电层之上。
所述器件可基本上包含任何数量的纳米结构阵列，例如，大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010、大于或等于1×1011个、大于或等于1×1012个纳米结构阵列。类似地，所述阵列可基本上具有任何所需尺寸和/或形状。例如，各纳米结构的面积可约小于或等于104微米2、约小于或等于1103微米2、约小于或等于102微米2、约小于或等于10微米2、约小于或等于1微米2、约小于或等于105纳米2、约小于或等于104纳米2，甚至约小于或等于4225纳米2、约小于或等于2025纳米2、约小于或等于1225纳米2、约小于或等于625纳米2、约小于或等于324纳米2。各纳米结构阵列的尺寸任选为约小于或等于45×45纳米，约小于或等于35×35纳米，约小于或等于25×25纳米，或约小于或等于18×18纳米。
一个方面，各纳米结构阵列包含有序阵列和/或单层，例如六方密堆积的单层。然而，许多应用并不要求有序阵列。例如，对用于存储器的阵列，只要无序阵列中的纳米结构达到足够的密度，它们就不必形成有序的阵列。因此，另一个方面，各纳米结构阵列包含无序阵列，例如无序的单层阵列。
在一类实施方式中，所述阵列具有高密度的纳米结构。例如，各纳米结构阵列的密度任选大于约1×1010个纳米结构/厘米2，大于约1×1011个纳米结构/厘米2，大于约1×1012个纳米结构/厘米2，甚至大于约1×1013个纳米结构/厘米2。
显然，这里描述的任何特征基本上都适用于任何相关组合；例如，一个器件具有两个或多个无序的单层阵列，每个单层阵列的密度大于约1×1011个纳米结构/厘米2，且位于基材上的预定位置，这样的器件也是本发明的特征。
在一类实施方式中，纳米结构包含大致呈球形的纳米结构或量子点。纳米结构可基本上包含任何所需的材料，例如，可以根据目标用途选择。例如，纳米结构可包含导电材料、非导电材料、半导体材料和/或类似材料。一方面，构成阵列的纳米结构的功函约为4.5电子伏特或更高。这种纳米结构例如可用于制造存储器件，此时若纳米结构的功函不够高，存储在纳米结构中的电子就有可能穿过隧道介电层返回，导致存储对象丢失。因此，纳米结构(例如基本上呈球形的纳米结构或量子点)任选包含诸如钯(Pd)、铱(Ir)、镍(Ni)、铂(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、碲(Te)、铁铂合金(FePt)等材料。构成阵列的纳米结构通常在排成阵列之前预形成，即合成。例如，一方面，纳米结构是胶体状纳米晶体。在一类实施方式中，各构成阵列的包含纳米结构包含一个涂层，该涂层包含与纳米结构表面相缔合的配体，例如硅倍半氧烷配体，如美国专利申请60/632570(同上)所述的那些或者如图3所示的那些。在一类相关实施方式中，构成阵列的纳米结构被SiO2或其他绝缘壳所包封，所述SiO2或其他绝缘壳由(例如)硅倍半氧烷涂层形成(参见美国专利申请60/632570)。这种配体或壳任选控制阵列中相邻纳米结构之间的间距。纳米结构将在下面题为“纳米结构”的部分更详细地描述。
用纳米结构作为存储器中的存储元件，与用常规集成电路制造技术相比，有利于产生更小的节点。因此，另一类通用实施方式提供了包含至少一个晶体管(例如MOSFET)的存储器件，所述晶体管包含一个为纳米结构单层阵列所占据的栅区，栅区的面积为小于或等于8100纳米2。栅区的面积任选为约小于或等于4225纳米2，约小于或等于2025纳米2，约小于或等于1225纳米2，约小于或等于625纳米2，甚至约小于或等于324纳米2。栅区的面积任选为约小于或等于65×65纳米，约小于或等于45×45纳米，约小于或等于35×35纳米，约小于或等于25×25纳米，或约小于或等于18×18纳米。
所述器件可基本上包含任何数量的这种晶体管。例如，存储器可包含大于或等于2个、大于或等于10个、大于或等于50个、大于或等于100个、大于或等于1000个、大于或等于1×104个、大于或等于1×106个、大于或等于1×109个、大于或等于1×1010个、大于或等于1×1011个、大于或等于1×1012的晶体管。
与上述实施方式相关的几乎所有特征都适用于这些实施方式。例如，包含构成单层阵列的纳米结构任选包括基本上呈球形的纳米结构或量子点，其功函约为4.5电子伏特或更高，能预形成(例如呈胶体状)且/或被SiO2或其他绝缘壳包封。类似地，单层阵列可包括有序阵列(例如六方密堆积单层)或无序阵列。单层阵列(无论有序还是无序)的密度任选大于约1×1010个纳米结构/厘米2，大于约1×1011个纳米结构/厘米2，大于约1×1012个纳米结构/厘米2，或大于约1×1013个纳米结构/厘米2。
一个示例性实施方式示意性示于图4，其中存储器件/晶体管450包含占据栅区449的纳米结构的单层阵列445。
有关基于纳米结构的存储器、晶体管等的其他细节可参见Xiangfeng Duan等于2004年12月21日提交的题为“Nano-enabled memory devices andanisotropic charge carrying arrays”的美国专利申请11/018572。
纳米结构
在所述方法和器件中采用的单个纳米结构包括但不限于：纳米晶体、量子点、纳米点、纳米粒子、纳米线、纳米棒、纳米管、纳米四脚结构、三脚结构、双脚结构、分支的纳米晶体或分支的四脚结构。一个方面，所述方法和器件包括球形、近似球形和/或各向同性的纳米晶体，如纳米点和/或量子点，例如平均直径小于约10纳米，任选小于约8纳米、6纳米、5纳米或4纳米的近似球形的纳米晶体或量子点。
本发明方法和器件所采用的纳米结构可基本上由任何常规材料制备。例如，纳米晶体可包含无机材料，例如金属，包括如Pd、Ir、Ni、Pt、Au、Ru、Co、W、Te、Ag、Ti、Sn、Zn、Fe、FePt等；或者选自第II-VI族、第III-V族或第IV族的半导体材料；还包括(例如)含有第一元素和第二元素的材料，其中所述第一元素选自元素周期表第II族，第二元素选自第VI族，这种材料例如ZnS、ZnO、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、HgSe、HgTe、MgS、MgSe、MgTe、CaS、CaSe、CaTe、SrS、SrSe、SrTe、BaS、BaSe、BaTe等材料；包含第一和第二元素的材料，其中第一元素选自第III族，第二元素选自第V族，这种材料例如GaN、GaP、GaAs、GaSb、InN、InP、InAs、InSb等材料)；包含第IV族元素的材料(Ge、Si等材料)；诸如PbS、PbSe、PbTe、AlS、AlP和AlSb之类的材料；或者它们的合金或混合物。纳米结构可包含p型掺杂或n型掺杂的半导体材料。在其他实施方式中，纳米结构可包含绝缘材料(例如金属氧化物)、聚合物、有机材料(例如碳)和/或类似材料。
一个方面，纳米结构可以预形成，即在将它们用于上述方法或引入上述器件之前制备。例如，纳米结构可以是胶体状纳米结构。胶体状金属纳米结构的合成(例如Pd、Pt和Ni纳米结构)见述于Jeffery A.Whiteford等于2004年12月16日提交的题为“Process for group can metal nanostructure synthesis andcompositions made using same”的美国专利申请60/637409。合成胶体状III-V半导体纳米结构的合成见述于Erik C.Scher等于2004年11月15日提交的题为“Process for group III-V semiconductor nanostructure synthesis and compositionsmade using same”的美国专利申请60/628455。有关纳米结构合成的其他细节见述于文献(例如，可参见以下文献)。
可采用适合于不同材料的任何便捷方法制造纳米结构并控制它们的尺寸。例如，各种组成的纳米晶体的合成见述于Peng等(2001)“Shape control of CdSenanocrystals”Nature 404，59-61；Puntes等(2001)“Colloidal nanocrystal shapeand size control：The case of cobalt”Science 291，2115-2117；Alivisatos等(2001年10月23日)题为“Process for forming shaped group III-V semiconductornanocrystals，and product formed using process”的USPN 6306736；Alivisatos等(2001年5月1日)题为“Process for forming shaped group II-VI semiconductornanocrystals，and product formed using process”的USPN 6225198；Alivisatos等(1996年4月9日)题为“Preparation of III-V semiconductor nanocrystals”的USPN 5505928；Alivisatos等(1998年5月12日)题为“Semiconductornanocrystals covalently bound to solid inorganic surfaces using self-assembledmonolayers”的USPN 5751018；Gallagher等(2000年4月11日)题为“Encapsulated quantum sized doped semiconductor particles and method ofmanufacturing same”的USPN 6048616；Weiss等(1999年11月23日)题为“Organo luminescent semiconductor nanocrystal probes for biologicalapplications and process for making and using such probes”的USPN 5990479。
具有各种长径比的纳米线，包括直径受控的纳米线的生长见述于(例如)Gudiksen等(2000)“Diameter-selective synthesis of semiconductor nanowires”J.Am.Chem.Soc.122，8801-8802；Cui等(2001)“Diameter-controlled synthesisof single-crystal silicon nanowires”Appl.Phys.Lett.78，2214-2216；Gudiksen等(2001)“Synthetic control of the diameter and length of single crystalsemiconductor nanowires”J.Phys.Chem.B 105，4062-4064；Morales等(1998)“A laser ablation method for the synthesis of crystalline semiconductornanowires”Science 279，208-211；Duan等(2000)“General synthesis ofcompound semiconductor nanowires”Adv.Mater.12，298-302；Cui等(2000)“Doping and electrical transport in silicon nanowires”J.Phys.Chem.B 104，5213-5216；Peng等(2000)“Shape control of CdSe nanocrystals”Nature 404，59-61；Puntes等(2001)“Colloidal nanocrystal shape and size control：The caseof cobalt”Science 291，2115-2117；Alivisatos等(2001年10月23日)题为“Process for forming shaped group III-V semiconductor nanocrystals，and productformed using process”的USPN 6306736；Alivisatos等(2001年5月1日)题为“Process for forming shaped group II-VI semiconductor nanocrystals，andproduct formed using process”的USPN 6225198；Lieber等(2000年3月14日)题为“Method of producing metal oxide nanorods”的USPN 6036744；Lieber等(1999年4月27日)题为“Metal oxide nanorods”的USPN 5897945；Lieber等(1999年12月7日)题为“Preparation of carbide nanorods”的USPN 5997832；Urbau等(2002)“Synthesis of single-crystalline perovskite nanowires composedof barium titanate and strontium tatanate”J.Am.Chem.Soc.，124，1186；Yun等(2002)“Ferroelectric properties of Individual Barium Titanate NanowiresInvestigated by Scanned Probe Microscopy”Nanoletters 2，447。
分支的纳米线(例如纳米四脚结构、三脚结构、双脚结构和分支的四脚结构)的生长见述于(例如)Jun等(2001)“Controlled synthesis of multi-armedCdSe nanorod architectures using monosurfactant system”J.Am.Chem.Soc.123，5150-5151；Manna等(2000)“Synthesis of Soluble and Processable Rod-，Arrow-，Teardrop-，and Tetrapod-Shaped CdSe Nanocrystals”J.Am.Chem.Soc.122，12700-12706。
纳米粒子的合成见述于Clark Jr.等(1997年11月25日)题为“Method forproducing semiconductor particles”的USPN 5690807；El-Shall等(2000年10月24日)题为“Nanoparticles of silicon oxide alloys”的USPN 6136156；Ying等(2002年7月2日)题为“Synthesis of nanometer-sized particles by reversemicelle mediated techniques”的USPN 6413489；Liu等(2001)“Sol-Gel Synthesisof Free-Standing Ferroelectric Lead Zirconate Titanate Nanoparticles”J.Am.Chem.Soc.123，4344。
纳米结构任选包含核-壳构造。核-壳异质结构纳米结构，即纳米晶体和纳米线(例如纳米棒)的核-壳异质结构纳米结构的合成见述于(例如)Peng等(1997)“Epitaxial growth of highly luminescent CdSe/CdS core/shellnanocrystals with photostability and electronic accessibility”J.Am.Chem.Soc.119，7017-7029；Dabbousi等(1997)“(CdSe)ZnS core-shell quantum dots：Synthesis and characterization of a size series of highly luminescentnanocrystallites”J.Phys.Chem.B 101，9463-9475；Manna等(2002)“Epitaxialgrowth and photochemical annealing of graded CdS/ZnS shells on colloidal CdSenanorods”J.Am.Chem.Soc.124，7136-7145；Cao等(2000)“Growth andproperties of semiconductor core/shell nanocrystals with InAs cores”J.Am.Chem.Soc.122，9692-9702。类似方法可应用于其他核-壳纳米结构的生长。
不同材料沿纳米线长轴分布于不同位置的纳米线的异质结构的生长见述于(例如)Gudiksen等(2002)“Growth of nanowire superlattice structures fornanoscale photonics and electronics”Nature 415，617-620；Bjok等(2002)“One-dimensional steeplechase for electrons realized”Nano Letters 2，86-90；Wu等(2002)“Block-by-block growth of single-crystalline Si/SiGe superlatticenanowires”Nano Letters 2，83-86；Empedocles题为“Nanowire heterostructuresfor encoding information”的美国专利申请60/370095(2002年4月2日)。类似方法可应用于其他异质结构的生长。
在某些实施方式中，纳米结构的集合或总体在尺寸和/或形状上基本是单分散的。例如，可参见Bawendi等题为“Preparation of nanocrystallites”的美国专利申请20020071952。
用于纳米结构的硅倍半氧烷和其他配体涂层、SiO2壳和金属纳米结构的氧化见述于美国专利60/632570(同上)。
虽然出于清楚理解的目的，虽然在前面对本发明进行了较为详细的描述，但本领域的技术人员阅读本说明书后应当理解，在不背离本发明的真正范围内，可以在形式和细节上作出各种改变。例如，上述所有技术和设备可以各种组合形式使用。本申请引用的所有出版物、专利、专利申请和/或其他文献都全文参考结合于本文，以满足各种目的，就如同每份出版物、专利、专利申请和/或其他文献为满足各种目的而分别参考一样。

Claims (23)

1.一种形成纳米结构阵列的方法，该方法包括：
提供固体载体，所述载体在其表面包含至少一个垂直的不连续部分，所述不连续部分包含表面上的突起或凹陷，突起或凹陷处在于固体载体的预定位置，
所述固体载体包含第一层，用含纳米结构缔合基团的组合物涂覆该第一层；
在固体载体上沉积溶液，所述溶液包含分散在至少一种溶剂中的纳米结构；
蒸发至少部分溶剂，使纳米结构聚集在突起上或凹陷中成阵列。
2.如权利要求1所述的方法，其特征在于，第一层包含选自以下的材料：介电材料、氧化物、氮化物、氧化硅、氧化铪和氧化铝。
3.如权利要求1所述的方法，其特征在于，固体载体包含其上设置第一层的基材。
4.如权利要求1所述的方法，其特征在于，在固体载体上沉积溶液的步骤包括将溶液旋涂在固体载体上，将溶液浸涂在固体载体上，或者将固体载体浸在过量的溶液中。
5.如权利要求1所述的方法，其特征在于，纳米结构包含呈球形的纳米结构或量子点。
6.如权利要求1所述的方法，其特征在于，蒸发至少部分溶剂的步骤包括蒸发上所有溶剂。
7.如权利要求1所述的方法，其特征在于，所述阵列包括有序阵列。
8.如权利要求1所述的方法，其特征在于，所述阵列包含单层。
9.如权利要求8所述的方法，其特征在于，所述阵列包含六方密堆积单层。
10.如权利要求1所述的方法，其特征在于，所述阵列包括无序阵列。
11.如权利要求1所述的方法，其特征在于，每个纳米结构包括涂层，所述涂层包括与所述纳米结构的表面缔合的配体，且所述纳米结构缔合基团与所述配体相互作用，由此所述纳米结构与所述纳米结构缔合基团缔合。
12.一种具有纳米结构阵列的器件，包括：
在其表面包含至少一个垂直的不连续部分的固体载体，所述不连续部分包含表面上的突起或凹陷，突起或凹陷处于固体载体的预定位置，所述固体载体包含第一层，第一层包含涂层，该涂层包含带纳米结构缔合基因的组合物；
位于突起上或凹陷中的许多纳米结构。
13.如权利要求12所述的器件，其特征在于，纳米结构分散在至少一种溶剂中。
14.如权利要求12所述的器件，其特征在于，纳米结构上没有溶剂。
15.如权利要求12所述的器件，其特征在于，纳米结构构成位于突起或凹陷中的阵列。
16.如权利要求15所述的器件，其特征在于，所述阵列包括有序阵列。
17.如权利要求15所述的器件，其特征在于，所述阵列包含单层。
18.如权利要求17所述的器件，其特征在于，所述阵列包含六方密堆积单层。
19.如权利要求14所述的器件，其特征在于，所述阵列包括无序阵列。
20.如权利要求12所述的器件，其特征在于，第一层包含选自以下的材料：介电材料、氧化物、氮化物、氧化硅、氧化铪和氧化铝。
21.如权利要求12所述的器件，其特征在于，固体载体包含其上设置了第一层的基材。
22.如权利要求12所述的器件，其特征在于，纳米结构包含呈球形的纳米结构或量子点。
23.如权利要求12所述的器件，其特征在于，每个纳米结构包括涂层，所述涂层包括与所述纳米结构的表面缔合的配体，且所述纳米结构缔合基团与所述配体相互作用，由此所述纳米结构与所述纳米结构缔合基团缔合。
CN2010102452679A 2004-06-08 2005-06-07 形成单层纳米结构的方法和器件以及包含这种单层的器件 Expired - Fee Related CN102064102B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US57823604P 2004-06-08 2004-06-08
US60/578,236 2004-06-08
US63257004P 2004-11-30 2004-11-30
US60/632,570 2004-11-30
US67113405P 2005-04-13 2005-04-13
US60/671,134 2005-04-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800187093A Division CN101076880B (zh) 2004-06-08 2005-06-07 形成单层纳米结构的方法和器件以及包含这种单层的器件

Publications (2)

Publication Number Publication Date
CN102064102A CN102064102A (zh) 2011-05-18
CN102064102B true CN102064102B (zh) 2013-10-30

Family

ID=35503818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102452679A Expired - Fee Related CN102064102B (zh) 2004-06-08 2005-06-07 形成单层纳米结构的方法和器件以及包含这种单层的器件

Country Status (7)

Country Link
US (2) US7501315B2 (zh)
EP (1) EP1797584A4 (zh)
JP (1) JP5000510B2 (zh)
CN (1) CN102064102B (zh)
AU (1) AU2005253604B2 (zh)
CA (1) CA2567930A1 (zh)
WO (1) WO2005122235A2 (zh)

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2417992C (en) 2000-08-22 2010-10-19 President And Fellows Of Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
CA2430888C (en) 2000-12-11 2013-10-22 President And Fellows Of Harvard College Nanosensors
US7083586B2 (en) * 2003-02-03 2006-08-01 Dj Orthopedics, Llc Patellofemoral brace
US7742322B2 (en) 2005-01-07 2010-06-22 Invisage Technologies, Inc. Electronic and optoelectronic devices with quantum dot films
US7326908B2 (en) 2004-04-19 2008-02-05 Edward Sargent Optically-regulated optical emission using colloidal quantum dot nanocrystals
US7773404B2 (en) 2005-01-07 2010-08-10 Invisage Technologies, Inc. Quantum dot optical devices with enhanced gain and sensitivity and methods of making same
US7746681B2 (en) 2005-01-07 2010-06-29 Invisage Technologies, Inc. Methods of making quantum dot films
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
US8088483B1 (en) 2004-06-08 2012-01-03 Nanosys, Inc. Process for group 10 metal nanostructure synthesis and compositions made using same
TWI406890B (zh) * 2004-06-08 2013-09-01 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
US7776758B2 (en) * 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
WO2007044034A2 (en) 2004-12-06 2007-04-19 President And Fellows Of Harvard College Nanoscale wire-based data storage
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
CA2519608A1 (en) 2005-01-07 2006-07-07 Edward Sargent Quantum dot-polymer nanocomposite photodetectors and photovoltaics
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
US7862793B2 (en) * 2005-04-08 2011-01-04 The Regents Of The University Of California Growth of and defect reduction in nanoscale materials
US20100227382A1 (en) 2005-05-25 2010-09-09 President And Fellows Of Harvard College Nanoscale sensors
WO2006132659A2 (en) 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
KR100641060B1 (ko) * 2005-07-22 2006-11-01 삼성전자주식회사 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법
US7976646B1 (en) * 2005-08-19 2011-07-12 Nanosys, Inc. Electronic grade metal nanostructures
US7598021B2 (en) * 2005-10-17 2009-10-06 Micron Technology, Inc. High resolution printing technique
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
US9105776B2 (en) 2006-05-15 2015-08-11 Stion Corporation Method and structure for thin film photovoltaic materials using semiconductor materials
US7544546B2 (en) * 2006-05-15 2009-06-09 International Business Machines Corporation Formation of carbon and semiconductor nanomaterials using molecular assemblies
US8017860B2 (en) * 2006-05-15 2011-09-13 Stion Corporation Method and structure for thin film photovoltaic materials using bulk semiconductor materials
US7655272B1 (en) * 2006-05-19 2010-02-02 The Board Of Trustees Of The Leland Stanford Junior University Nanoparticles with controlled growth
DE602007012248D1 (de) 2006-06-12 2011-03-10 Harvard College Nanosensoren und entsprechende technologien
US7560769B2 (en) * 2006-08-03 2009-07-14 Micron Technology, Inc. Non-volatile memory cell device and methods
US7955935B2 (en) * 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US8058640B2 (en) 2006-09-11 2011-11-15 President And Fellows Of Harvard College Branched nanoscale wires
US20080121987A1 (en) * 2006-11-06 2008-05-29 Yijian Chen Nanodot and nanowire based MOSFET structures and fabrication processes
JP5009993B2 (ja) 2006-11-09 2012-08-29 ナノシス・インク． ナノワイヤの配列方法および堆積方法
WO2008127314A1 (en) 2006-11-22 2008-10-23 President And Fellows Of Harvard College High-sensitivity nanoscale wire sensors
US20080161887A1 (en) * 2006-12-28 2008-07-03 Cvrx, Inc. Noble metal electrodes with nanostructures
US7763511B2 (en) * 2006-12-29 2010-07-27 Intel Corporation Dielectric barrier for nanocrystals
WO2008136882A2 (en) * 2007-02-14 2008-11-13 The Board Of Trustees Of The Leland Stanford Junior University Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
DE102007008266A1 (de) * 2007-02-20 2008-08-21 Siemens Ag Piezoaktor und Verfahren zum Herstellen eines Piezoaktors
US20100110728A1 (en) 2007-03-19 2010-05-06 Nanosys, Inc. Light-emitting diode (led) devices comprising nanocrystals
US7804149B2 (en) 2007-04-02 2010-09-28 The University Of Utah Research Foundation Nanostructured ZnO electrodes for efficient dye sensitized solar cells
US7659210B2 (en) * 2007-05-14 2010-02-09 Micron Technology, Inc. Nano-crystal etch process
US8071179B2 (en) * 2007-06-29 2011-12-06 Stion Corporation Methods for infusing one or more materials into nano-voids if nanoporous or nanostructured materials
US7919400B2 (en) * 2007-07-10 2011-04-05 Stion Corporation Methods for doping nanostructured materials and nanostructured thin films
US8759671B2 (en) 2007-09-28 2014-06-24 Stion Corporation Thin film metal oxide bearing semiconductor material for single junction solar cell devices
US8287942B1 (en) 2007-09-28 2012-10-16 Stion Corporation Method for manufacture of semiconductor bearing thin film material
US8614396B2 (en) 2007-09-28 2013-12-24 Stion Corporation Method and material for purifying iron disilicide for photovoltaic application
US8058092B2 (en) * 2007-09-28 2011-11-15 Stion Corporation Method and material for processing iron disilicide for photovoltaic application
US7998762B1 (en) 2007-11-14 2011-08-16 Stion Corporation Method and system for large scale manufacture of thin film photovoltaic devices using multi-chamber configuration
JP4655083B2 (ja) * 2007-11-16 2011-03-23 セイコーエプソン株式会社 微小電気機械装置
US7723186B2 (en) * 2007-12-18 2010-05-25 Sandisk Corporation Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer
US8193055B1 (en) * 2007-12-18 2012-06-05 Sandisk Technologies Inc. Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution
FR2927467B1 (fr) * 2008-02-08 2011-09-23 Commissariat Energie Atomique Procede de realisation d'une grille flottante ayant une alternance de lignes en premier et second materiaux
US8440903B1 (en) 2008-02-21 2013-05-14 Stion Corporation Method and structure for forming module using a powder coating and thermal treatment process
US8772078B1 (en) 2008-03-03 2014-07-08 Stion Corporation Method and system for laser separation for exclusion region of multi-junction photovoltaic materials
US8075723B1 (en) 2008-03-03 2011-12-13 Stion Corporation Laser separation method for manufacture of unit cells for thin film photovoltaic materials
US8598569B2 (en) * 2008-04-30 2013-12-03 International Business Machines Corporation Pentacene-carbon nanotube composite, method of forming the composite, and semiconductor device including the composite
US7939454B1 (en) 2008-05-31 2011-05-10 Stion Corporation Module and lamination process for multijunction cells
US8642138B2 (en) 2008-06-11 2014-02-04 Stion Corporation Processing method for cleaning sulfur entities of contact regions
US9087943B2 (en) 2008-06-25 2015-07-21 Stion Corporation High efficiency photovoltaic cell and manufacturing method free of metal disulfide barrier material
US8003432B2 (en) 2008-06-25 2011-08-23 Stion Corporation Consumable adhesive layer for thin film photovoltaic material
US8207008B1 (en) 2008-08-01 2012-06-26 Stion Corporation Affixing method and solar decal device using a thin film photovoltaic
US8138102B2 (en) * 2008-08-21 2012-03-20 International Business Machines Corporation Method of placing a semiconducting nanostructure and semiconductor device including the semiconducting nanostructure
US7713753B2 (en) * 2008-09-04 2010-05-11 Seagate Technology Llc Dual-level self-assembled patterning method and apparatus fabricated using the method
US7855089B2 (en) 2008-09-10 2010-12-21 Stion Corporation Application specific solar cell and method for manufacture using thin film photovoltaic materials
US8394662B1 (en) 2008-09-29 2013-03-12 Stion Corporation Chloride species surface treatment of thin film photovoltaic cell and manufacturing method
US8476104B1 (en) 2008-09-29 2013-07-02 Stion Corporation Sodium species surface treatment of thin film photovoltaic cell and manufacturing method
US8026122B1 (en) 2008-09-29 2011-09-27 Stion Corporation Metal species surface treatment of thin film photovoltaic cell and manufacturing method
US8236597B1 (en) 2008-09-29 2012-08-07 Stion Corporation Bulk metal species treatment of thin film photovoltaic cell and manufacturing method
US8008112B1 (en) 2008-09-29 2011-08-30 Stion Corporation Bulk chloride species treatment of thin film photovoltaic cell and manufacturing method
US8008110B1 (en) 2008-09-29 2011-08-30 Stion Corporation Bulk sodium species treatment of thin film photovoltaic cell and manufacturing method
US8501521B1 (en) 2008-09-29 2013-08-06 Stion Corporation Copper species surface treatment of thin film photovoltaic cell and manufacturing method
US8425739B1 (en) 2008-09-30 2013-04-23 Stion Corporation In chamber sodium doping process and system for large scale cigs based thin film photovoltaic materials
US7947524B2 (en) 2008-09-30 2011-05-24 Stion Corporation Humidity control and method for thin film photovoltaic materials
US7863074B2 (en) 2008-09-30 2011-01-04 Stion Corporation Patterning electrode materials free from berm structures for thin film photovoltaic cells
US7910399B1 (en) 2008-09-30 2011-03-22 Stion Corporation Thermal management and method for large scale processing of CIS and/or CIGS based thin films overlying glass substrates
US8383450B2 (en) 2008-09-30 2013-02-26 Stion Corporation Large scale chemical bath system and method for cadmium sulfide processing of thin film photovoltaic materials
US8741689B2 (en) 2008-10-01 2014-06-03 Stion Corporation Thermal pre-treatment process for soda lime glass substrate for thin film photovoltaic materials
US20110018103A1 (en) 2008-10-02 2011-01-27 Stion Corporation System and method for transferring substrates in large scale processing of cigs and/or cis devices
US8003430B1 (en) 2008-10-06 2011-08-23 Stion Corporation Sulfide species treatment of thin film photovoltaic cell and manufacturing method
US8435826B1 (en) 2008-10-06 2013-05-07 Stion Corporation Bulk sulfide species treatment of thin film photovoltaic cell and manufacturing method
USD625695S1 (en) 2008-10-14 2010-10-19 Stion Corporation Patterned thin film photovoltaic module
US8168463B2 (en) 2008-10-17 2012-05-01 Stion Corporation Zinc oxide film method and structure for CIGS cell
WO2010050936A1 (en) * 2008-10-29 2010-05-06 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
US8344243B2 (en) 2008-11-20 2013-01-01 Stion Corporation Method and structure for thin film photovoltaic cell using similar material junction
US8343575B2 (en) 2008-12-30 2013-01-01 Nanosys, Inc. Methods for encapsulating nanocrystals and resulting compositions
US10214686B2 (en) 2008-12-30 2019-02-26 Nanosys, Inc. Methods for encapsulating nanocrystals and resulting compositions
US11198270B2 (en) 2008-12-30 2021-12-14 Nanosys, Inc. Quantum dot films, lighting devices, and lighting methods
DE102009022902B4 (de) * 2009-03-30 2023-10-26 Pictiva Displays International Limited Organisches optoelektronisches Bauteil und Verfahren zur Herstellung eines organischen optoelektronischen Bauteils
US20120135158A1 (en) 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
USD628332S1 (en) 2009-06-12 2010-11-30 Stion Corporation Pin striped thin film solar module for street lamp
USD662040S1 (en) 2009-06-12 2012-06-19 Stion Corporation Pin striped thin film solar module for garden lamp
USD632415S1 (en) 2009-06-13 2011-02-08 Stion Corporation Pin striped thin film solar module for cluster lamp
USD652262S1 (en) 2009-06-23 2012-01-17 Stion Corporation Pin striped thin film solar module for cooler
USD662041S1 (en) 2009-06-23 2012-06-19 Stion Corporation Pin striped thin film solar module for laptop personal computer
US8507786B1 (en) 2009-06-27 2013-08-13 Stion Corporation Manufacturing method for patterning CIGS/CIS solar cells
USD627696S1 (en) 2009-07-01 2010-11-23 Stion Corporation Pin striped thin film solar module for recreational vehicle
US8383479B2 (en) 2009-07-21 2013-02-26 Sandisk Technologies Inc. Integrated nanostructure-based non-volatile memory fabrication
US8398772B1 (en) 2009-08-18 2013-03-19 Stion Corporation Method and structure for processing thin film PV cells with improved temperature uniformity
WO2011038228A1 (en) 2009-09-24 2011-03-31 President And Fellows Of Harvard College Bent nanowires and related probing of species
US8809096B1 (en) 2009-10-22 2014-08-19 Stion Corporation Bell jar extraction tool method and apparatus for thin film photovoltaic materials
US8859880B2 (en) 2010-01-22 2014-10-14 Stion Corporation Method and structure for tiling industrial thin-film solar devices
US8263494B2 (en) 2010-01-25 2012-09-11 Stion Corporation Method for improved patterning accuracy for thin film photovoltaic panels
US9096930B2 (en) 2010-03-29 2015-08-04 Stion Corporation Apparatus for manufacturing thin film photovoltaic devices
US8461061B2 (en) 2010-07-23 2013-06-11 Stion Corporation Quartz boat method and apparatus for thin film thermal treatment
US8628997B2 (en) 2010-10-01 2014-01-14 Stion Corporation Method and device for cadmium-free solar cells
EP2636069B1 (en) * 2010-11-03 2021-07-07 L. Pierre De Rochemont Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
JP5940079B2 (ja) 2010-11-10 2016-06-29 ナノシス・インク． ディスプレイバックライトユニット及びディスプレイバックライトユニットの形成方法
US8728200B1 (en) 2011-01-14 2014-05-20 Stion Corporation Method and system for recycling processing gas for selenization of thin film photovoltaic materials
US8998606B2 (en) 2011-01-14 2015-04-07 Stion Corporation Apparatus and method utilizing forced convection for uniform thermal treatment of thin film devices
US8436445B2 (en) 2011-08-15 2013-05-07 Stion Corporation Method of manufacture of sodium doped CIGS/CIGSS absorber layers for high efficiency photovoltaic devices
JP5490071B2 (ja) * 2011-09-12 2014-05-14 株式会社東芝 エッチング方法
JP2013197269A (ja) 2012-03-19 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置
US9214393B2 (en) * 2012-04-02 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Surface tension modification using silane with hydrophobic functional group for thin film deposition
US8822288B2 (en) 2012-07-02 2014-09-02 Sandisk Technologies Inc. NAND memory device containing nanodots and method of making thereof
US8823075B2 (en) 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
US9035272B2 (en) 2013-01-16 2015-05-19 Hewlett-Packard Development Company, L.P. Nanoparticle-based memristor structure
US8877586B2 (en) 2013-01-31 2014-11-04 Sandisk 3D Llc Process for forming resistive switching memory cells using nano-particles
US9123890B2 (en) 2013-02-14 2015-09-01 Sandisk 3D Llc Resistance-switching memory cell with multiple raised structures in a bottom electrode
US9437813B2 (en) 2013-02-14 2016-09-06 Sandisk Technologies Llc Method for forming resistance-switching memory cell with multiple electrodes using nano-particle hard mask
US8987802B2 (en) 2013-02-28 2015-03-24 Sandisk Technologies Inc. Method for using nanoparticles to make uniform discrete floating gate layer
US9331181B2 (en) 2013-03-11 2016-05-03 Sandisk Technologies Inc. Nanodot enhanced hybrid floating gate for non-volatile memory devices
US10386551B2 (en) * 2013-05-09 2019-08-20 Nanotech Security Corp. Nanostructure array diffractive optics for motion and animation display
AU2014262358B2 (en) 2013-05-10 2018-08-09 Idit Technologies Corp. Nanostructure array diffractive optics for RGB and CMYK color displays
US9177808B2 (en) 2013-05-21 2015-11-03 Sandisk Technologies Inc. Memory device with control gate oxygen diffusion control and method of making thereof
US8969153B2 (en) 2013-07-01 2015-03-03 Sandisk Technologies Inc. NAND string containing self-aligned control gate sidewall cladding
US9922713B2 (en) * 2013-10-31 2018-03-20 The University Court Of The University Of Glasgow Memory device
KR101802293B1 (ko) * 2014-02-27 2017-11-28 서울대학교산학협력단 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법
KR101881195B1 (ko) * 2015-04-01 2018-07-23 성균관대학교산학협력단 나노 복합체를 이용한 변형률 감지센서 및 이의 제조방법
US9881786B2 (en) * 2015-04-02 2018-01-30 Micron Technology, Inc. Methods of forming nanostructures using self-assembled nucleic acids, and nanostructures thereof
US9892910B2 (en) * 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US20170066965A1 (en) 2015-09-09 2017-03-09 Nanosys, Inc. Highly luminescent cadmium-free nanocrystals with blue emission
EP3405550B1 (en) 2016-01-19 2021-04-21 Nanosys, Inc. Method of producing inp quantum dots with gap and alp shells
CA3015622A1 (en) 2016-02-26 2017-08-31 Nanosys, Inc. Low cadmium content nanostructure compositions and uses thereof
JP6972014B2 (ja) 2016-04-26 2021-11-24 ナノシス・インク． 厚いシェルコーティングを有する安定したＩｎＰ量子ドット及びこれを生成する方法
AU2017267735B2 (en) 2016-05-19 2021-11-04 Shoei Chemical Inc. Method to improve the morphology of core/shell quantum dots for highly luminescent nanostructures
CN109312489A (zh) 2016-06-06 2019-02-05 纳米系统公司 在高温下合成核壳纳米晶体的方法
WO2019084135A1 (en) 2017-10-25 2019-05-02 Nanosys, Inc. STABLE INP QUANTUM POINTS HAVING THICK ENVELOPE COATING AND PROCESS FOR PRODUCTION THEREOF
WO2019173259A1 (en) 2018-03-05 2019-09-12 Nanosys, Inc. Decreased photon reabsorption in emissive quantum dots
CN108467009A (zh) * 2018-03-06 2018-08-31 西安交通大学 一种利用化学自组装制造线宽可控的swnt规模阵列的方法
WO2019231828A1 (en) 2018-05-30 2019-12-05 Christian Ippen METHOD FOR SYNTHESIS OF BLUE-EMITTING ZnSe1-xTex ALLOY NANOCRYSTALS
US11615900B2 (en) * 2018-05-30 2023-03-28 Raytheon Company Method of virtually adhering materials to surfaces prior to encapsulation
US11434423B2 (en) 2018-06-29 2022-09-06 Nanosys, Inc. Wavelength tuning of ZnSe quantum dots using In3+ salts as dopants
EP3898885B1 (en) 2019-01-24 2023-12-27 Shoei Chemical Inc. Small molecule passivation of quantum dots for increased quantum yield
WO2020154323A1 (en) 2019-01-24 2020-07-30 Nanosys, Inc. Thin shell quantum dots for enhanced blue light absorption
WO2020163075A1 (en) 2019-02-05 2020-08-13 Nanosys, Inc. Methods for synthesis of inorganic nanostructures using molten salt chemistry
CN113710773A (zh) 2019-04-15 2021-11-26 纳米系统公司 提高磷化铟量子点量子产率的方法
CN113840895B (zh) 2019-06-20 2022-11-15 纳米系统公司 基于亮银的四元纳米结构
CN114867818A (zh) 2019-08-12 2022-08-05 纳米系统公司 具有低半峰全宽的蓝光发射ZnSe1-xTex合金纳米晶体的合成
WO2021050641A1 (en) 2019-09-11 2021-03-18 Nanosys, Inc. Nanostructure ink compositions for inkjet printing
WO2021141945A1 (en) 2020-01-06 2021-07-15 Nanosys, Inc. Rohs compliant mixed quantum dot films
KR20210133328A (ko) * 2020-04-27 2021-11-08 고려대학교 산학협력단 금속 산화물 박막의 캐리어 도핑 방법 및 이에 의해 제조된 반도체층을 포함하는 전자 소자
KR20230036133A (ko) 2020-07-08 2023-03-14 나노시스, 인크. 박형 금속 산화물 코팅들을 포함하는 qd들을 갖는 디바이스들의 성능을 개선하는 방법
CN111769200A (zh) * 2020-07-09 2020-10-13 京东方科技集团股份有限公司 量子点发光器件、量子点层图案化的方法及显示装置
KR20230074177A (ko) 2020-09-28 2023-05-26 나노시스, 인크. 펜던트 가용화 모이어티를 갖는 열적으로 안정된 폴리티올 리간드
TW202229159A (zh) 2020-12-22 2022-08-01 美商納諾西斯有限公司 包含亮銀基底的四級奈米結構的膜
KR20240004308A (ko) 2021-04-01 2024-01-11 나노시스, 인크. 안정한 aigs 필름
US20230229087A1 (en) 2022-01-19 2023-07-20 Nanosys, Inc. Uv-curable quantum dot formulations
WO2023183619A1 (en) 2022-03-25 2023-09-28 Nanosys, Inc. Silica composite microparticles comprising nanostructures
KR20230139665A (ko) 2022-03-28 2023-10-05 삼성에스디아이 주식회사 경화성 조성물, 상기 조성물을 이용하여 제조된 경화막, 상기 경화막을 포함하는 컬러필터 및 상기 컬러필터를 포함하는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
CN1323051A (zh) * 2001-05-28 2001-11-21 东南大学 硅基片上有序纳米碳管阵列的制备方法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514320A (en) 1969-02-10 1970-05-26 William H Vaughan Method of forming single crystal films by nonepitaxial growth
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
EP0613585A4 (en) * 1991-11-22 1995-06-21 Univ California SEMICONDUCTOR NANOCRYSTALS COVALENTLY LINKED TO SOLID INORGANIC SURFACES USING SELF-ASSEMBLED MONO-LAYERS.
US5505928A (en) * 1991-11-22 1996-04-09 The Regents Of University Of California Preparation of III-V semiconductor nanocrystals
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6048616A (en) * 1993-04-21 2000-04-11 Philips Electronics N.A. Corp. Encapsulated quantum sized doped semiconductor particles and method of manufacturing same
KR0153311B1 (ko) 1994-04-06 1998-12-15 가나이 쯔도무 자기 저항 효과형 박막 자기 헤드 및 그 제조 방법
US5609907A (en) * 1995-02-09 1997-03-11 The Penn State Research Foundation Self-assembled metal colloid monolayers
US5690807A (en) * 1995-08-03 1997-11-25 Massachusetts Institute Of Technology Method for producing semiconductor particles
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6036774A (en) * 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
US5897945A (en) * 1996-02-26 1999-04-27 President And Fellows Of Harvard College Metal oxide nanorods
EP0792688A1 (en) * 1996-03-01 1997-09-03 Dow Corning Corporation Nanoparticles of silicon oxide alloys
JP3707856B2 (ja) 1996-03-07 2005-10-19 富士通株式会社 レジストパターンの形成方法
US5764568A (en) 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
JP4162280B2 (ja) * 1996-11-15 2008-10-08 株式会社日立製作所 メモリデバイスおよびメモリアレイ回路
US5997832A (en) * 1997-03-07 1999-12-07 President And Fellows Of Harvard College Preparation of carbide nanorods
US6413489B1 (en) * 1997-04-15 2002-07-02 Massachusetts Institute Of Technology Synthesis of nanometer-sized particles by reverse micelle mediated techniques
US6054349A (en) * 1997-06-12 2000-04-25 Fujitsu Limited Single-electron device including therein nanocrystals
AU3360897A (en) 1997-07-04 1999-01-25 Universiteit Utrecht A metal particle, its preparation and use, and a material or device comprising the metal particle
US6107008A (en) 1997-08-29 2000-08-22 Lockheed Martin Energy Research Ionizing radiation post-curing of objects produced by stereolithography and other methods
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6322901B1 (en) * 1997-11-13 2001-11-27 Massachusetts Institute Of Technology Highly luminescent color-selective nano-crystalline materials
US5990479A (en) * 1997-11-25 1999-11-23 Regents Of The University Of California Organo Luminescent semiconductor nanocrystal probes for biological applications and process for making and using such probes
JP2000022129A (ja) * 1998-04-30 2000-01-21 Mitsubishi Chemicals Corp ウエットプロセスによって作製したパターニングされた発光または光学的偏光特性を有する半導体ナノ粒子配列からなる多色デバイス
US6139626A (en) * 1998-09-04 2000-10-31 Nec Research Institute, Inc. Three-dimensionally patterned materials and methods for manufacturing same using nanocrystals
US6332901B1 (en) 1998-10-12 2001-12-25 Toyota Jidosha Kabushiki Kaisha Carbon monoxide reducing device for reducing carbon monoxide in a reformate gas
US6936484B2 (en) * 1998-10-16 2005-08-30 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing semiconductor device and semiconductor device
JP3595718B2 (ja) * 1999-03-15 2004-12-02 株式会社東芝 表示素子およびその製造方法
JP2000349275A (ja) * 1999-06-01 2000-12-15 Nec Corp 単一電子素子とその製造方法
US6477532B1 (en) * 1999-06-30 2002-11-05 Net4Music S.A. Process for the remote publishing of musical scores
EP1194960B1 (en) * 1999-07-02 2010-09-15 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
WO2001006570A1 (de) * 1999-07-20 2001-01-25 Infineon Technologies Ag Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US6597496B1 (en) * 1999-10-25 2003-07-22 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle stimulated emission devices
US6984842B1 (en) * 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
JP2001168317A (ja) * 1999-12-13 2001-06-22 Nec Corp 金属微粒子秩序構造形成方法
US6225198B1 (en) * 2000-02-04 2001-05-01 The Regents Of The University Of California Process for forming shaped group II-VI semiconductor nanocrystals, and product formed using process
US6306736B1 (en) * 2000-02-04 2001-10-23 The Regents Of The University Of California Process for forming shaped group III-V semiconductor nanocrystals, and product formed using process
US6320784B1 (en) * 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
US6471761B2 (en) * 2000-04-21 2002-10-29 University Of New Mexico Prototyping of patterned functional nanostructures
US6413819B1 (en) * 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
WO2002003430A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
CA2417992C (en) 2000-08-22 2010-10-19 President And Fellows Of Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
US6872249B2 (en) * 2000-10-04 2005-03-29 The Board Of Trustees Of The University Of Arkansas Synthesis of colloidal nanocrystals
AU2002227138A1 (en) * 2000-10-24 2002-05-06 Molecular Electronics Corporation Three-terminal field-controlled molecular devices
US6576291B2 (en) * 2000-12-08 2003-06-10 Massachusetts Institute Of Technology Preparation of nanocrystallites
CA2430888C (en) 2000-12-11 2013-10-22 President And Fellows Of Harvard College Nanosensors
US6562633B2 (en) * 2001-02-26 2003-05-13 International Business Machines Corporation Assembling arrays of small particles using an atomic force microscope to define ferroelectric domains
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
GB0107410D0 (en) 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Electronic devices comprising thin-film transistors,and their manufacture
US6680505B2 (en) * 2001-03-28 2004-01-20 Kabushiki Kaisha Toshiba Semiconductor storage element
CN1140907C (zh) 2001-04-02 2004-03-03 中国科学院长春应用化学研究所 可控纳米导线的物理化学制备方法
US20020171125A1 (en) * 2001-05-17 2002-11-21 Zhenan Bao Organic semiconductor devices with short channels
GB2377026A (en) 2001-06-29 2002-12-31 Imp College Innovations Ltd Electrically addressable electrochemical cell array
US7186381B2 (en) * 2001-07-20 2007-03-06 Regents Of The University Of California Hydrogen gas sensor
CA2455938C (en) * 2001-07-30 2012-04-17 The Board Of Trustees Of The University Of Arkansas Colloidal nanocrystals with high photoluminescence quantum yields and methods of preparing the same
US6891319B2 (en) * 2001-08-29 2005-05-10 Motorola, Inc. Field emission display and methods of forming a field emission display
US7070472B2 (en) * 2001-08-29 2006-07-04 Motorola, Inc. Field emission display and methods of forming a field emission display
JP4171268B2 (ja) * 2001-09-25 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法
JP2004038142A (ja) 2002-03-03 2004-02-05 Shipley Co Llc ポリシロキサンを製造する方法及びそれを含むフォトレジスト組成物
AU2003218452C1 (en) * 2002-03-29 2009-07-23 Massachusetts Institute Of Technology Light emitting device including semiconductor nanocrystals
US20040026684A1 (en) * 2002-04-02 2004-02-12 Nanosys, Inc. Nanowire heterostructures for encoding information
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US7201315B2 (en) * 2002-05-06 2007-04-10 Gilbarco Inc. Service station car wash
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
US6967172B2 (en) * 2002-07-03 2005-11-22 Honeywell International Inc. Colloidal silica composite films for premetal dielectric applications
US7311943B2 (en) * 2002-07-17 2007-12-25 Massachusetts Institute Of Technology Templated monolayer polymerization and replication
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
JP2004087615A (ja) * 2002-08-23 2004-03-18 Fujitsu Ltd 半導体レーザの製造方法
CA2497451A1 (en) * 2002-09-05 2004-03-18 Nanosys, Inc. Organic species that facilitate charge transfer to or from nanostructures
TW200425530A (en) * 2002-09-05 2004-11-16 Nanosys Inc Nanostructure and nanocomposite based compositions and photovoltaic devices
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
GB2395059B (en) 2002-11-05 2005-03-16 Imp College Innovations Ltd Structured silicon anode
ATE486277T1 (de) * 2002-11-19 2010-11-15 Univ Rice William M Feldeffektransistor mit funktionalisierter kohlenstoffnanoröhre und dessen herstellungsfervahren
US6893966B2 (en) * 2002-11-27 2005-05-17 International Business Machines Corporation Method of patterning the surface of an article using positive microcontact printing
JP2006521278A (ja) 2003-03-11 2006-09-21 ナノシス・インコーポレイテッド ナノクリスタルを生成するためのプロセスおよびそれによって生成されるナノクリスタル
US6858372B2 (en) * 2003-03-24 2005-02-22 The United States Of America As Represented By The Secretary Of The Navy Resist composition with enhanced X-ray and electron sensitivity
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US20070160936A1 (en) 2003-06-23 2007-07-12 Gardner Geoffrey B Adhesion method using gray-scale photolithography
CA2532991A1 (en) 2003-08-04 2005-02-24 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
KR20060079209A (ko) 2003-09-04 2006-07-05 나노시스, 인크. 나노결정의 처리 방법과, 나노결정을 포함하는 조성물,장치 및 시스템
EP1671365B1 (en) * 2003-10-06 2018-12-05 Massachusetts Institute Of Technology Non-volatile memory device
US6927454B2 (en) * 2003-10-07 2005-08-09 International Business Machines Corporation Split poly-SiGe/poly-Si alloy gate stack
KR100697511B1 (ko) 2003-10-21 2007-03-20 삼성전자주식회사 광경화성 반도체 나노결정, 반도체 나노결정 패턴형성용 조성물 및 이들을 이용한 반도체 나노결정의 패턴 형성 방법
US20050139867A1 (en) * 2003-12-24 2005-06-30 Saito Shin-Ichi Field effect transistor and manufacturing method thereof
US20050151126A1 (en) * 2003-12-31 2005-07-14 Intel Corporation Methods of producing carbon nanotubes using peptide or nucleic acid micropatterning
US7595528B2 (en) * 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US20050202615A1 (en) * 2004-03-10 2005-09-15 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
CA2567930A1 (en) 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
TWI406890B (zh) 2004-06-08 2013-09-01 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
JP4880603B2 (ja) 2004-08-11 2012-02-22 ダウ・コーニング・コーポレイション センサ応用のための半透膜を形成する光重合性シリコーン物質
KR100620223B1 (ko) * 2004-12-31 2006-09-08 동부일렉트로닉스 주식회사 스플릿 게이트 플래쉬 이이피롬의 제조방법
US7851784B2 (en) * 2007-02-13 2010-12-14 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array electronic devices
US7723186B2 (en) * 2007-12-18 2010-05-25 Sandisk Corporation Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
CN1323051A (zh) * 2001-05-28 2001-11-21 东南大学 硅基片上有序纳米碳管阵列的制备方法

Also Published As

Publication number Publication date
EP1797584A4 (en) 2014-08-13
CA2567930A1 (en) 2005-12-22
US8143703B2 (en) 2012-03-27
EP1797584A2 (en) 2007-06-20
AU2005253604A1 (en) 2005-12-22
WO2005122235A2 (en) 2005-12-22
US7501315B2 (en) 2009-03-10
AU2005253604B2 (en) 2011-09-08
JP5000510B2 (ja) 2012-08-15
CN102064102A (zh) 2011-05-18
US20090065764A1 (en) 2009-03-12
WO2005122235A3 (en) 2007-06-21
JP2008502169A (ja) 2008-01-24
US20050287717A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
CN102064102B (zh) 形成单层纳米结构的方法和器件以及包含这种单层的器件
CN101076880B (zh) 形成单层纳米结构的方法和器件以及包含这种单层的器件
CN101512754B (zh) 用来形成纳米结构单层的方法和器件，以及包括该单层的器件
US7968273B2 (en) Methods and devices for forming nanostructure monolayers and devices including such monolayers
Kolliopoulou et al. Hybrid silicon–organic nanoparticle memory device
US7295419B2 (en) Nanofiber surface based capacitors
CN101711421A (zh) 用于印刷对准的纳米线及其它电装置的方法及系统
EP1769530A2 (en) Systems and methods for harvesting and integrating nanowires
US20080202579A1 (en) Methods of Making Functionalized Nanorods
NL1031939C2 (nl) Werkwijze voor fotolithografie bij het vervaardigen van een halfgeleider.
US6984845B2 (en) Single-electron transistor using nanoparticles

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SANDISK CORPORATION

Free format text: FORMER OWNER: NANOSYS INC.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121017

Address after: California, USA

Applicant after: SANDISK Corp.

Address before: California, USA

Applicant before: Nanosys, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160601

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES Inc.

Address before: California, USA

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: SANDISK TECHNOLOGIES Inc.

TR01 Transfer of patent right

Effective date of registration: 20220224

Address after: Delaware

Patentee after: Walden Technology Co.,Ltd.

Address before: Texas, USA

Patentee before: SANDISK TECHNOLOGIES LLC

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030